[go: up one dir, main page]

JP2011166394A - Imaging device, imaging method and image input device - Google Patents

Imaging device, imaging method and image input device Download PDF

Info

Publication number
JP2011166394A
JP2011166394A JP2010026096A JP2010026096A JP2011166394A JP 2011166394 A JP2011166394 A JP 2011166394A JP 2010026096 A JP2010026096 A JP 2010026096A JP 2010026096 A JP2010026096 A JP 2010026096A JP 2011166394 A JP2011166394 A JP 2011166394A
Authority
JP
Japan
Prior art keywords
signal
photoelectric conversion
conversion element
electrons
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010026096A
Other languages
Japanese (ja)
Inventor
Takeshi Suzuki
毅 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010026096A priority Critical patent/JP2011166394A/en
Publication of JP2011166394A publication Critical patent/JP2011166394A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】信号伝送系で混入するノイズを低減する。
【解決手段】PD1は電磁波の入射によって電子と正孔を対で発生する。4つのNMOS(4〜7)と4つのPMOS(11〜14)の2つの増幅回路は、電子と正孔を別々に増幅する。電子信号線8と正孔信号線15は、2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置されている。合成回路18は、電子信号線8から電子信号を、正孔信号線15から正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する。
【選択図】図1
Noise reduced in a signal transmission system is reduced.
PD1 generates electrons and holes in pairs by the incidence of electromagnetic waves. Two amplifier circuits of four NMOS (4-7) and four PMOS (11-14) amplify electrons and holes separately. The electronic signal line 8 and the hole signal line 15 are arranged as a pair of transmission lines for separately transmitting the electronic signal and the hole signal from the two amplifier circuits. The synthesizing circuit 18 inputs an electronic signal from the electronic signal line 8 and a hole signal from the hole signal line 15, and synthesizes common mode noise on the transmission line by obtaining a synthesized signal equivalent to the difference in signal potential. Exclude from signal.
[Selection] Figure 1

Description

本発明は、光電変換により発生した電子と正孔を個別にデバイス内で伝送して処理後に出力するCMOS(Complementary Metal Oxide Semiconductor)センサなどの撮像デバイスに関する。また、本発明は、内部伝送や処理の手法を含む撮像方法に関する。さらに本発明は、上記撮像デバイスを画像入力部内に含む画像入力装置に関する。   The present invention relates to an imaging device such as a CMOS (Complementary Metal Oxide Semiconductor) sensor that individually transmits electrons and holes generated by photoelectric conversion within the device and outputs them after processing. The present invention also relates to an imaging method including internal transmission and processing techniques. Furthermore, the present invention relates to an image input apparatus that includes the imaging device in an image input unit.

一般に固体撮像デバイスは、入射光を電気信号に変換するフォトダイオードにおいて電子と正孔を対で発生するが、電子のみを撮像信号として取り出し、正孔の信号は使用していないのが現状である。   In general, solid-state imaging devices generate electrons and holes in pairs in photodiodes that convert incident light into electrical signals, but currently only electrons are taken out as imaging signals and no hole signals are used. .

1つのフォトダイオードから、電子と正孔の信号を取り出し増幅することで、信号の振幅を従来の2倍にする技術が報告されている(特許文献1および2参照)。   Techniques have been reported in which the amplitude of a signal is doubled compared to the prior art by extracting and amplifying the signals of electrons and holes from one photodiode (see Patent Documents 1 and 2).

特願平10−234088号公報Japanese Patent Application No. 10-234088 特開2008−147486号公報JP 2008-147486 A

撮像デバイスは、通常カメラなどで、電磁波(通常は可視光または赤外線等の非可視光)の大きさを電気信号に変換するために使われる。通常、撮像デバイスはモータを使ってレンズ等を動かすフォーカス装置などのそばに置かれる。この場合、例えばフォーカス装置から発生する磁場が撮像デバイスを形成する閉回路の中に飛び込み、誘導起電力によるノイズを発生させることがある。
また、微細化による低電圧化が進むと撮像デバイス回路から発生する電磁波に起因したノイズが撮像信号の外乱要因となる。
An imaging device is usually used by a camera or the like to convert the magnitude of electromagnetic waves (usually invisible light such as visible light or infrared light) into an electrical signal. Usually, the imaging device is placed near a focus device that moves a lens or the like using a motor. In this case, for example, a magnetic field generated from the focus device may jump into a closed circuit that forms the imaging device and generate noise due to induced electromotive force.
Further, when the voltage is reduced due to miniaturization, noise caused by electromagnetic waves generated from the imaging device circuit becomes a disturbance factor of the imaging signal.

上記特許文献1および2は、画素信号を2倍とすることで高解像度化ができるが、このとき外部から入るノイズの低減は考慮されていない。
また、1つのフォトダイオードから電子と正孔の信号を取り出すことでしか、信号を2倍とする効果は得られない。
また、特許文献に開示されたフォトダイオードの構造では、正孔信号をケアするHAD構造になっていない。HAD構造では、フォトダイオードの表面に形成するホールアキュミュレーション領域においてフォトダイオード表面領域で発生する電子暗電流の低減を行う。この電子暗電流低減のためにフォトダイオード表面領域で正孔が蓄積されると、画素信号が2倍となる利点があるが、不利益として偽色の発生をもたらしている。
In Patent Documents 1 and 2, the resolution can be increased by doubling the pixel signal, but reduction of noise entering from the outside is not considered at this time.
Further, the effect of doubling the signal can be obtained only by taking out the electron and hole signals from one photodiode.
In addition, the photodiode structure disclosed in the patent document does not have a HAD structure that cares for hole signals. In the HAD structure, the electron dark current generated in the photodiode surface region is reduced in the hole accumulation region formed on the surface of the photodiode. When holes are accumulated in the surface area of the photodiode to reduce the electron dark current, there is an advantage that the pixel signal is doubled. However, as a disadvantage, a false color is generated.

本発明は、信号伝送系で混入するノイズを低減する撮像デバイスと、その動作方法を提供するものである。また、本発明は、かかる撮像デバイスを有する画像入力装置を提供するものである。   The present invention provides an imaging device that reduces noise mixed in a signal transmission system and an operation method thereof. The present invention also provides an image input apparatus having such an imaging device.

本発明に関わる撮像デバイスは、光電変換素子と、2つの増幅回路と、2つの信号線と、合成回路とを有する。
前記光電変換素子は、電磁波の入射によって電子と正孔を対で発生する。
前記2つの増幅回路は、電子と正孔を別々に増幅する。
前記2つの信号線は、前記2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置されている。
前記合成回路は、前記2つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する。
An imaging device according to the present invention includes a photoelectric conversion element, two amplifier circuits, two signal lines, and a synthesis circuit.
The photoelectric conversion element generates electrons and holes in pairs by incidence of electromagnetic waves.
The two amplifier circuits amplify electrons and holes separately.
The two signal lines are arranged as a pair of transmission lines for separately transmitting an electronic signal and a hole signal from the two amplifier circuits.
The synthesizing circuit inputs an electronic signal and a hole signal from the two signal lines, and obtains a synthesized signal equivalent to the difference in signal potential, thereby eliminating common mode noise on the transmission line from the synthesized signal.

本発明に関わる撮像方法は、射電磁波を光電変換して電子と正孔を対で発生し、発生した電子と正孔を別々に増幅し、増幅により得られた電子信号と正孔信号を別々に伝送する対の伝送線として配置された2つの信号線で伝送し、伝送後の電子信号と正孔信号の一方を反転させて両者を合成することで伝送線にのるコモンモードノイズを合成信号から排除する。   The imaging method according to the present invention photoelectrically converts a radiated electromagnetic wave to generate electrons and holes in pairs, amplifies the generated electrons and holes separately, and separates the electron signal and hole signal obtained by the amplification separately. The signal is transmitted through two signal lines arranged as a pair of transmission lines that are transmitted to each other, and one of the post-transmission electron signal and hole signal is inverted and synthesized to synthesize the common mode noise on the transmission line. Exclude from signal.

本発明に関わる画像入力装置は、上記構成を示し本発明が適用された撮像デバイスを、光学系とともに画像入力部に含む。   An image input apparatus according to the present invention includes an imaging device having the above-described configuration and the present invention applied to an image input unit together with an optical system.

以上の構成によれば、光電変換素子において発生する電子信号と正孔信号は極性が逆であるがほぼ同じ振幅をもつ。このことに着目して本発明では電子信号と正孔信号を対にして伝送線(2つの対の信号線)を形成している。これにより電子信号が流れる閉回路と、正孔信号が流れる閉回路の面積がほぼ同じとなる。このため伝送線の対(2つの信号線)には、ノイズ(コモンモードノイズ)が等しく入る。
伝送後の電子信号と正孔信号は合成回路で、そのいずれかの信号を反転させてから合成する。これにより電子信号線と正孔信号線に等しく入るノイズ(コモンモードノイズ)がほぼ完全にキャンセルされる。
According to the above configuration, the electronic signal and the hole signal generated in the photoelectric conversion element have substantially the same amplitude although their polarities are opposite. In view of this, in the present invention, a transmission line (two pairs of signal lines) is formed by pairing an electronic signal and a hole signal. As a result, the closed circuit in which the electronic signal flows and the closed circuit in which the hole signal flows have substantially the same area. For this reason, noise (common mode noise) equally enters the pair of transmission lines (two signal lines).
The electronic signal and hole signal after transmission are synthesized by inverting one of the signals in a synthesis circuit. As a result, noise (common mode noise) that equally enters the electronic signal line and the hole signal line is almost completely canceled.

本発明によれば、外部電磁場等により、信号の伝送経路で入るコモンモードノイズをキャンセルすることが可能な撮像デバイス、撮像方法および画像入力装置を提供することができる。   According to the present invention, it is possible to provide an imaging device, an imaging method, and an image input apparatus capable of canceling common mode noise that enters a signal transmission path by an external electromagnetic field or the like.

1つのPDから正孔と電子を取り出す、第1の実施形態に関わる撮像デバイスの画素回路を含む構成図である。It is a block diagram including the pixel circuit of the imaging device concerning 1st Embodiment which takes out a hole and an electron from one PD. 図1に示す構成の画素回路の概略平面図である。FIG. 2 is a schematic plan view of a pixel circuit configured as shown in FIG. 1. 電子用信号線と正孔用信号線を伝播する信号の概念図である。It is a conceptual diagram of the signal which propagates the signal line for electrons and the signal line for holes. 電子用信号線と正孔用信号線を伝播する信号から合成した信号の概念図である。It is a conceptual diagram of the signal synthesize | combined from the signal which propagates the signal line for electrons and the signal line for holes. 正孔と電子を取り出す場合の透明電極を有するPD概略断面図である。It is PD schematic sectional drawing which has a transparent electrode in the case of taking out a hole and an electron. 正孔と電子を取り出す場合の負電荷絶縁膜を有するPD概略断面図である。It is PD schematic sectional drawing which has a negative charge insulating film in the case of taking out a hole and an electron. 電子信号線と正孔信号線に固定電位配線(または浮遊電位配線)を付加して用いる場合の回路図である。It is a circuit diagram in the case where a fixed potential wiring (or floating potential wiring) is added to an electronic signal line and a hole signal line. 電子用と正孔用の2つのPDから正孔と電子を取り出す、第2の実施形態に関わる撮像デバイスの画素回路を含む構成図である。It is a block diagram including the pixel circuit of the imaging device concerning 2nd Embodiment which takes out a hole and an electron from two PD for electrons and holes. 図8に示す構成の画素回路の概略平面図である。FIG. 9 is a schematic plan view of the pixel circuit having the configuration shown in FIG. 8. 第2の実施形態で用いることができる電子を取り出すためのPDの概略断面図である。It is a schematic sectional drawing of PD for taking out the electron which can be used in 2nd Embodiment. 第2の実施形態で用いることができる正孔を取り出すためのPDの概略断面図である。It is a schematic sectional drawing of PD for taking out the hole which can be used in 2nd Embodiment. 有機光電変換膜構造を光電変換素子としてもつ撮像デバイスの構造図である。It is a structural diagram of an imaging device having an organic photoelectric conversion film structure as a photoelectric conversion element. 有機光電変換膜構造を光電変換素子としてもつ撮像デバイスの他の構造図である。It is another structural drawing of the imaging device which has an organic photoelectric conversion film structure as a photoelectric conversion element. 第4の実施形態に関わる撮像デバイスを使用した画像入力装置(例えばカメラ)の概念的ブロック図である。It is a conceptual block diagram of the image input device (for example, camera) using the imaging device concerning 4th Embodiment.

本発明の実施形態を、本発明をCMOSセンサに適用した場合を例として、図面を参照して以下の順に説明する。
1.第1の実施の形態:単一のPD。
2.第2の実施の形態:2つのPD。
3.第3の実施の形態:有機光電変換膜。
4.第4の実施の形態:画像入力装置。
Embodiments of the present invention will be described in the following order with reference to the drawings, taking as an example the case where the present invention is applied to a CMOS sensor.
1. First embodiment: a single PD.
2. Second embodiment: two PDs.
3. Third Embodiment: Organic photoelectric conversion film.
4). Fourth Embodiment: Image input device.

<1.第1の実施の形態>
図1は、第1の実施形態に関わるCMOSセンサの画素回路を含む構成図である。
<1. First Embodiment>
FIG. 1 is a configuration diagram including a pixel circuit of a CMOS sensor according to the first embodiment.

図1に示す画素回路PIXは、入力した光を光電変換する“光電変換素子”としてのフォトダイオード(PD)1と、4つのNMOSトランジスタ(4〜7)と、4つのPMOSトランジスタ(11〜14)とを有する。   A pixel circuit PIX shown in FIG. 1 includes a photodiode (PD) 1 as a “photoelectric conversion element” that photoelectrically converts input light, four NMOS transistors (4 to 7), and four PMOS transistors (11 to 14). ).

PD1は、そのカソードが転送トランジスタ4のソースに接続されている。転送トランジスタ4のドレインは、フローティング・ディフュージョン部に接続されている。
リセットトランジスタ7が、ノードNDと電源電圧Vddの供給線との間に接続されている。リセットトランジスタ7のゲートは電子リセット線10に接続されている。リセットトランジスタ7は、ノードNDをフローティング状態から電源電圧Vddの供給線である電源電圧Vddの供給線15への接続状態に切り替え、ノードNDに電源電圧Vddを充電する。
The cathode of PD1 is connected to the source of the transfer transistor 4. The drain of the transfer transistor 4 is connected to the floating diffusion portion.
A reset transistor 7 is connected between the node ND and the supply line of the power supply voltage Vdd. The gate of the reset transistor 7 is connected to the electronic reset line 10. The reset transistor 7 switches the node ND from a floating state to a connection state to the supply line 15 of the power supply voltage Vdd that is a supply line of the power supply voltage Vdd, and charges the node ND with the power supply voltage Vdd.

電源電圧Vddの供給線と電子信号線8との間に、増幅トランジスタ5と選択トランジスタ6が直列接続されている。
増幅トランジスタ5のゲートはノードNDに接続され、選択トランジスタ6のゲートは電子垂直選択線9に接続されている。電子垂直選択線9は、電子リセット線10と同様、同一行内の画素に共通な配線である。
転送トランジスタ4は、リセット後に再びフローティング状態となったノードNDにフォトダイオードPDの蓄積電荷(この回路部では電子)を転送する。増幅トランジスタ5は、ノードNDに転送された蓄積電荷に応じた画素信号を増幅する。選択トランジスタ6は、増幅トランジスタ5の出力の電子信号線8への出力を制御する。
An amplification transistor 5 and a selection transistor 6 are connected in series between the supply line of the power supply voltage Vdd and the electronic signal line 8.
The gate of the amplification transistor 5 is connected to the node ND, and the gate of the selection transistor 6 is connected to the electron vertical selection line 9. Similar to the electronic reset line 10, the electronic vertical selection line 9 is a wiring common to pixels in the same row.
The transfer transistor 4 transfers the charge accumulated in the photodiode PD (electrons in this circuit portion) to the node ND that is again in a floating state after reset. The amplifying transistor 5 amplifies a pixel signal corresponding to the accumulated charge transferred to the node ND. The selection transistor 6 controls the output of the output of the amplification transistor 5 to the electronic signal line 8.

以上説明した回路部分は、電子の取り出しに関する部分であり、電子と正孔が対で発生したフォトダイオード1から、電子信号が転送トランジスタ4を通じて増幅トランジスタ5で増幅され、選択トランジスタ6を通じて電子信号線8に出力される。   The circuit portion described above is a portion relating to extraction of electrons, and an electronic signal is amplified by the amplification transistor 5 through the transfer transistor 4 from the photodiode 1 in which electrons and holes are generated in pairs, and the electronic signal line is transmitted through the selection transistor 6. 8 is output.

画素回路PIXの残る4つのPMOSトランジスタ(11〜14)は、フォトダイオード1のアノード側に接続され、正孔取り出しのための回路部分を構成する。
具体的には、転送トランジスタ4と同様な機能(但し、扱う電荷極性が逆、以下同じ)をもつ転送トランジスタ11が設けられている。また、リセットトランジスタ7と同様な機能をもつリセットトランジスタ14が設けられている。リセットトランジスタ14は、電子垂直選択線9と対で行方向に配線された正孔リセット線17に接続されている。同じく、増幅トランジスタ5に対応する増幅トランジスタ12、選択トランジスタ6に対応する選択トランジスタ13が設けられている。リセット電位は基準電圧Vssの供給線電位(例えば0[V])であり、また、増幅トランジスタ12および選択トランジスタ13のバイアス電位も、例えば0[V]となる。
選択トランジスタ13のドレインが正孔信号線15に接続されている。
The remaining four PMOS transistors (11 to 14) of the pixel circuit PIX are connected to the anode side of the photodiode 1 and constitute a circuit portion for extracting holes.
Specifically, a transfer transistor 11 having a function similar to that of the transfer transistor 4 (however, the charge polarity to be handled is reversed and the same applies hereinafter) is provided. A reset transistor 14 having the same function as the reset transistor 7 is provided. The reset transistor 14 is connected to a hole reset line 17 wired in the row direction as a pair with the electron vertical selection line 9. Similarly, an amplification transistor 12 corresponding to the amplification transistor 5 and a selection transistor 13 corresponding to the selection transistor 6 are provided. The reset potential is a supply line potential (eg, 0 [V]) of the reference voltage Vss, and the bias potentials of the amplification transistor 12 and the selection transistor 13 are also 0 [V], for example.
The drain of the selection transistor 13 is connected to the hole signal line 15.

以上の正孔取り出し回路において、フォトダイオード1で発生した正孔は転送トランジスタ11を通って増幅トランジスタ12で増幅され、選択トランジスタ13を通じて、正孔信号線15に送られる。不要になった電荷はリセットトランジスタ7または14を動作させることで放出される。   In the hole extraction circuit described above, holes generated in the photodiode 1 are amplified by the amplification transistor 12 through the transfer transistor 11 and sent to the hole signal line 15 through the selection transistor 13. The electric charge that is no longer needed is released by operating the reset transistor 7 or 14.

電子信号線8と正孔信号線15は対の伝送線として互いに近傍に配置し配線されている。これにより、磁場などの外部からのノイズが電子信号線8と正孔信号線15に等しく入るようになる。電子信号線8と正孔信号線15の間にできる電界による信号線のクロストークを緩和するために電子信号線8と正孔信号線15の間に、電位を固定電位に固定しているか、電気的に浮遊している配線を配置してもよい。   The electronic signal line 8 and the hole signal line 15 are arranged and wired near each other as a pair of transmission lines. As a result, external noise such as a magnetic field enters the electron signal line 8 and the hole signal line 15 equally. Whether the potential is fixed at a fixed potential between the electron signal line 8 and the hole signal line 15 in order to reduce crosstalk of the signal line due to the electric field generated between the electron signal line 8 and the hole signal line 15; An electrically floating wiring may be arranged.

図2は、図1に回路図を上面から見たパターン図である。
大きなNウェル内の中央付近に、フォトダイオード1の受光部を構成し、例えばHAD構造の表面の正孔蓄積層が再表面層であるPウェル(“1PD”と表記)が形成されている。また、その矩形の1つの隅側に、転送トランジスタ4のドレインD(4)を形成するため小さなPウェル(“4TrN”と表記)と、増幅トランジスタ5と選択トランジスタ6を形成するための縦長のPウェルが形成されている。
FIG. 2 is a pattern diagram of the circuit diagram of FIG. 1 viewed from above.
Near the center of the large N-well, a light-receiving portion of the photodiode 1 is formed, and for example, a P-well (denoted as “1PD”) in which the hole accumulation layer on the surface of the HAD structure is a resurface layer is formed. Further, a small P well (denoted as “4TrN”) for forming the drain D (4) of the transfer transistor 4 and a vertically long for forming the amplification transistor 5 and the selection transistor 6 at one corner of the rectangle. A P-well is formed.

Pウェル(4TrN)内に転送トランジスタ4のドレインD(4)が形成され、ゲートG(4)のコーナと平面視で重なっている。転送トランジスタ4は、このコーナを電流チャネルとする。
ソース(4)となる大きなPウェルの他のコーナに転送トランジスタ11のゲートG(11)が配置され、それよりPウェル内側に転送トランジスタ11のソースS(11)が、コーナ外側のNウェル内に転送トランジスタ11のドレインD(11)が形成されている。
The drain D (4) of the transfer transistor 4 is formed in the P well (4TrN) and overlaps with the corner of the gate G (4) in plan view. The transfer transistor 4 uses this corner as a current channel.
The gate G (11) of the transfer transistor 11 is arranged at another corner of the large P well serving as the source (4), and the source S (11) of the transfer transistor 11 is located inside the P well inside the N well outside the corner. The drain D (11) of the transfer transistor 11 is formed.

ドレインD(4)は不図示の(但し結線のみ示す)ノードNDの配線により増幅トランジスタ5のゲートG(5)と接続されている。ゲートG(5)は縦長のPウェル内に配置され、その幅方向の片側のn型領域が電源電圧Vddにバイアスされ、他方側のソース・ドレイン領域(S/D)が選択トランジスタ6と共有されている。選択トランジスタ6のゲートG(6)に隣接する他の不純物領域が電子信号線8と不図示のコンタクトを介して接続される。   The drain D (4) is connected to the gate G (5) of the amplification transistor 5 through a wiring of a node ND (not shown) (not shown). The gate G (5) is arranged in a vertically long P-well, the n-type region on one side in the width direction is biased to the power supply voltage Vdd, and the source / drain region (S / D) on the other side is shared with the selection transistor 6 Has been. Another impurity region adjacent to the gate G (6) of the selection transistor 6 is connected to the electronic signal line 8 via a contact (not shown).

ドレインD(11)は不図示の(但し結線のみ示す)ノードNDの配線により増幅トランジスタ12のゲートG(12)と接続されている。ゲートG(12)はNウェル内に配置され、その幅方向の片側のn型領域が基準電圧Vssにバイアスされ、他方側のソース・ドレイン領域(S/D)が選択トランジスタ13と共有されている。選択トランジスタ13のゲートG(13)に隣接する他の不純物領域が正孔信号線15と不図示のコンタクトを介して接続される。   The drain D (11) is connected to the gate G (12) of the amplification transistor 12 by a wiring of a node ND (not shown) (not shown). The gate G (12) is disposed in the N well, the n-type region on one side in the width direction is biased to the reference voltage Vss, and the source / drain region (S / D) on the other side is shared with the selection transistor 13. Yes. Another impurity region adjacent to the gate G (13) of the selection transistor 13 is connected to the hole signal line 15 via a contact (not shown).

電子信号線8と正孔信号線15は、ペア伝送線として、ここでは平面視で水平に並行する。
このように図2では電子信号線8と正孔信号線15は半導体基板面と平行な面内で横並びにペア配線されるが、半導体基板面と垂直な方向で平行な積層ペア配線としてもよい。
The electronic signal line 8 and the hole signal line 15 are parallel to each other as a pair transmission line in the plan view here.
As described above, in FIG. 2, the electron signal lines 8 and the hole signal lines 15 are paired side by side in a plane parallel to the semiconductor substrate surface, but may be a stacked pair wiring parallel to the direction perpendicular to the semiconductor substrate surface. .

図3に、対で信号が送られた電子信号と正孔信号に外部から電磁波として飛来ノイズ(または誘導ノイズ)が重畳された波形図を示す。図3(A)が電子信号線8の電子信号、図3(B)が正孔信号線15の正孔信号についてのものである。
電子信号と正孔信号は、位相が逆(180度反転)なった信号として転送される。その一方、電子信号線8と正孔信号線15がペア伝送線として配置されていることは位相が等しく振幅も同等のコモンモードノイズが2つの信号に同じように重畳されている。
FIG. 3 shows a waveform diagram in which flying noise (or induction noise) is superimposed as an electromagnetic wave from the outside on the electronic signal and hole signal to which signals are sent in pairs. 3A shows the electronic signal of the electronic signal line 8, and FIG. 3B shows the hole signal of the hole signal line 15.
The electronic signal and the hole signal are transferred as signals whose phases are reversed (180 ° inversion). On the other hand, the arrangement of the electronic signal line 8 and the hole signal line 15 as a pair transmission line means that common mode noise having the same phase and the same amplitude is superimposed on the two signals in the same manner.

図1に示すように、電子信号線8と正孔信号線15のペア伝送線の他端には合成回路(厳密には、差分出力回路)18が設けられている。この回路は、当該撮像デバイスがカラムごとの処理回路を有する場合に、その初段からADC(ADコンバータ)の入力までの処理回路経路内に設けられることが望ましい。   As shown in FIG. 1, a synthesis circuit (strictly, a differential output circuit) 18 is provided at the other end of the pair transmission line of the electronic signal line 8 and the hole signal line 15. This circuit is desirably provided in the processing circuit path from the first stage to the input of the ADC (AD converter) when the imaging device has a processing circuit for each column.

図4に、合成回路18の出力における合成信号の波形図を示す。この波形は、図3との位相関係では、電子信号線8の電子信号から正孔信号線15の正孔信号を差し引いた信号と等価となる。これにより、以後は、合成信号を従来の画素信号と同じ扱いで、他の処理を実行する。   FIG. 4 shows a waveform diagram of the synthesized signal at the output of the synthesis circuit 18. This waveform is equivalent to a signal obtained by subtracting the hole signal of the hole signal line 15 from the electron signal of the electronic signal line 8 in the phase relationship with FIG. Thereby, thereafter, the combined signal is handled in the same way as the conventional pixel signal, and other processing is executed.

なお、電子信号と正孔信号の合成は信号のAD変換後でもよい。AD変換を行った後に信号を合成する場合は、コンパレータの仕様によっては、合成回路は差分回路ではなく加算回路としてよい。   Note that the synthesis of the electronic signal and the hole signal may be performed after AD conversion of the signal. When signals are combined after AD conversion, the combining circuit may be an adding circuit instead of a difference circuit depending on the specifications of the comparator.

図5は、図1および図2の構成において、PD1の断面構造図である。
図2に平面パターンを示すPウェル20は、不図示の半導体基板に形成されており、そのPウェル20内に、信号電荷である電子の主な蓄積層であるN型領域19が形成されている。
N型領域19およびPウェル20の表面には、絶縁体21を介して透明電極22が積層されている。透明電極22は、ITOやIZOなどの透明電極材料からなり、通常、全画素に電位的に共通な電極として設けられる。
FIG. 5 is a cross-sectional structure diagram of the PD 1 in the configuration of FIGS.
A P well 20 having a planar pattern shown in FIG. 2 is formed on a semiconductor substrate (not shown), and an N-type region 19 which is a main storage layer of electrons as signal charges is formed in the P well 20. Yes.
Transparent electrodes 22 are stacked on the surfaces of the N-type region 19 and the P well 20 with an insulator 21 interposed therebetween. The transparent electrode 22 is made of a transparent electrode material such as ITO or IZO, and is usually provided as an electrode common in potential to all pixels.

本実施形態では、必須ではないが好ましい構成として、透明電極22に負電位を印加することで、フォトダイオード表面に正孔蓄積層23を形成する。   In the present embodiment, although not essential, as a preferred configuration, a negative potential is applied to the transparent electrode 22 to form the hole accumulation layer 23 on the surface of the photodiode.

あるいは、他の好ましい構成として、図6のようにフォトダイオードの上に負の固定電荷を持つ絶縁膜(以下、負電荷絶縁膜24と呼ぶ)を堆積する。負電荷絶縁膜24は、例えばハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも1つの元素を含む絶縁材料(HfOx等)を堆積したものである。これによって、フォトダイオード表面に正孔蓄積層23を形成することで、正孔のバッファ領域を最小限に抑え、偽色の発生を抑制する。
なお、同様な効果を得ることを目的として、フォトダイオードの不純物導電型が上記と逆の場合、正の固定電荷をもつ絶縁膜をフォトダイオードの上に堆積してよい。
図6に示す負電荷絶縁膜24あるいは正電荷絶縁膜は、比誘電率が5以上の材料の膜が望ましい。
Alternatively, as another preferred configuration, an insulating film having a negative fixed charge (hereinafter referred to as negative charge insulating film 24) is deposited on the photodiode as shown in FIG. The negative charge insulating film 24 is formed by depositing an insulating material (HfOx or the like) containing at least one element among, for example, hafnium, zirconium, aluminum, tantalum, titanium, yttrium, and lanthanoid elements. Accordingly, the hole accumulation layer 23 is formed on the surface of the photodiode, thereby minimizing the hole buffer region and suppressing the generation of false color.
For the purpose of obtaining the same effect, when the impurity conductivity type of the photodiode is opposite to the above, an insulating film having a positive fixed charge may be deposited on the photodiode.
The negative charge insulating film 24 or the positive charge insulating film shown in FIG. 6 is preferably a film made of a material having a relative dielectric constant of 5 or more.

また、図7のように、電子信号線8と正孔信号線15の間に電位をグランド等の固定電位に固定した固定電位配線VL1を配置することにより、電子信号線8と正孔信号線15の信号間のクロストークを抑制できる。   Further, as shown in FIG. 7, by arranging a fixed potential wiring VL <b> 1 whose potential is fixed at a fixed potential such as ground between the electronic signal line 8 and the hole signal line 15, the electronic signal line 8 and the hole signal line are arranged. Crosstalk between 15 signals can be suppressed.

また、図7の固定電位配線VL1に代えて、電子信号線8と正孔信号線15の間に電位を浮遊させた浮遊電位配線VL2を配置することにより、電子信号線8と正孔信号線15の信号間のクロストークを抑制できる。   Further, in place of the fixed potential wiring VL1 of FIG. 7, by arranging the floating potential wiring VL2 in which the potential is floated between the electron signal line 8 and the hole signal line 15, the electronic signal line 8 and the hole signal line are arranged. Crosstalk between 15 signals can be suppressed.

なお、図5〜図7の構成は、それより前の図1および図2に示す構成の好ましい変形例であるが、どれかの構成1つ、または、任意に組み合わせてよい。図7に示すVL1と浮遊電位配線VL2を両方用いる場合、浮遊電位配線VL2を信号線間に配置し、両外側に2本の固定電位配線VL1を配置してシールドすることも可能である。なお、シールドすればノイズの重畳そのものを抑圧できるが、このような簡易配線のシールドでは十分でないので本発明適用の効果は十分見込める。   5-7 is a preferable modification of the structure shown in FIG. 1 and FIG. 2 prior to that, any one of the structures or any combination thereof may be used. When both VL1 and the floating potential wiring VL2 shown in FIG. 7 are used, the floating potential wiring VL2 can be disposed between the signal lines, and two fixed potential wirings VL1 can be disposed on both outer sides to be shielded. Although the noise superimposition itself can be suppressed by using a shield, the effect of the present invention can be sufficiently expected because such a simple wiring shield is not sufficient.

本実施形態によれば、外部電磁場等により、信号の伝送経路で入るコモンモードノイズをキャンセルすることが可能になる。特に、本実施形態では、1つの光電変換素子から電子信号と正孔信号を取り出していることから、得ることができる信号の振幅は2倍になる。そのため、理想的にはS/N比は√2倍になる。   According to the present embodiment, it is possible to cancel common mode noise that enters the signal transmission path due to an external electromagnetic field or the like. In particular, in this embodiment, since an electronic signal and a hole signal are taken out from one photoelectric conversion element, the amplitude of a signal that can be obtained is doubled. Therefore, ideally, the S / N ratio is √2.

<2.第2の実施の形態>
図8は、本発明の構成の例を示す画素回路を含む構成図である。
図8を図1と比較すると、図8では電子取り出しのためのPD2(第1光電変換素子)と、正孔取り出しのためのPD3(第2光電変換素子)とを有する。他のトランジスタ回路部の構成自体は、図1と図8でほぼ同じとなる。
<2. Second Embodiment>
FIG. 8 is a configuration diagram including a pixel circuit showing an example of the configuration of the present invention.
Comparing FIG. 8 with FIG. 1, FIG. 8 includes PD2 (first photoelectric conversion element) for extracting electrons and PD3 (second photoelectric conversion element) for extracting holes. The configuration of the other transistor circuit section itself is substantially the same in FIGS.

電子用のPD2に入射した光は電子と正孔を対で発生する。電子は転送トランジスタ4を通じて増幅トランジスタ5で増幅され、選択トランジスタ6を通じて電子信号線8に転送される。なお、信号は電子と正孔の信号から取り出すので、電子用のPD2の面積は従来のフォトダイオードの面積の半分でもよい。   Light incident on the electron PD 2 generates electrons and holes in pairs. The electrons are amplified by the amplification transistor 5 through the transfer transistor 4 and transferred to the electronic signal line 8 through the selection transistor 6. Since the signal is extracted from the electron and hole signals, the area of the PD2 for electrons may be half the area of the conventional photodiode.

同様に、正孔用のPD3で発生した正孔は転送トランジスタ11を通って増幅トランジスタ12で増幅され、選択トランジスタ13を通じて、正孔信号線15に送られる。不要になった電荷はリセットトランジスタ14(電子の場合は7)を動作させることで放出される。なお、信号は電子と正孔の信号から取り出すので、正孔用フォトダイオードの面積は従来のフォトダイオードの面積の半分でもよい。   Similarly, holes generated in the hole PD 3 are amplified by the amplification transistor 12 through the transfer transistor 11, and sent to the hole signal line 15 through the selection transistor 13. The unnecessary charge is released by operating the reset transistor 14 (7 in the case of electrons). Since the signal is extracted from the electron and hole signals, the area of the hole photodiode may be half the area of the conventional photodiode.

図9は、図8に示す構成の画素回路PIXの平面図である。なお、図9は電子信号線8と正孔信号線15を平面視で並べたものであるが、図2の説明で述べたように半導体基板に垂直な方向に絶縁層を介して2つの信号線を重ねて配線してもよい。
図9の下半分が電子取り出し画素部分であり、上半分が正孔取り出し画素部である。
2つの画素部はP型とN型の不純物導電型が異なるのみで回路パターンとしては線対称図形をもつ。そこで、電子用を説明すると、その回路部のほぼ中央に、図2のドレインD(4)、つまり転送トランジスタ4のドレイン領域が配置されている。このドレインD(4)は、4つの色画素で共有されている。ここの電位は固定電位となるから、このような共有構造が可能である。なお、通常、この1色が割り当てられたものを画素と呼ぶ場合と、色配列の基本単位(RGB、RGBG、RGBW等)の画素ユニットを画素と呼び、その1つの単位をサブ画素と呼ぶ場合がある。ここでは色画素と呼ぶ。
FIG. 9 is a plan view of the pixel circuit PIX having the configuration shown in FIG. FIG. 9 shows the electron signal line 8 and the hole signal line 15 arranged in a plan view. As described in the explanation of FIG. 2, two signals are passed through the insulating layer in the direction perpendicular to the semiconductor substrate. You may wire by overlapping a line.
The lower half of FIG. 9 is an electron extraction pixel portion, and the upper half is a hole extraction pixel portion.
The two pixel portions differ only in the P-type and N-type impurity conductivity types, and have line-symmetric figures as circuit patterns. Thus, for electronic use, the drain D (4) of FIG. 2, that is, the drain region of the transfer transistor 4 is arranged in the approximate center of the circuit portion. The drain D (4) is shared by the four color pixels. Since the potential here is a fixed potential, such a shared structure is possible. Normally, a pixel assigned with one color is called a pixel, a pixel unit of a basic unit of color arrangement (RGB, RGBG, RGBW, etc.) is called a pixel, and one unit is called a sub-pixel. There is. Here, it is called a color pixel.

ここではRGBGのベイヤ配列を例示する。但し、それは電子用と正孔用を独立にみたときの配列であり、実際には、電子用の赤画素のフォトダイオードと正孔用の赤画素のフォトダイオードとは隣接配置され、このことは他の色でも同様である。なお、出力側のトランジスタ回路は、電子用と正孔用の2回路分のみ示すが、他の色画素用のトランジスタ回路も対象に設けられている。
なお、基本的なパターン間接続関係は図2に示して説明したものと基本的には同じであるため、ここでの説明を省略する。電子用の赤画素と正孔用の赤画素は、本来の1つの赤画素に対応するものである。
Here, an RGBG Bayer array is illustrated. However, it is an arrangement when the electron and hole are viewed independently, and actually, the electron red pixel photodiode and the hole red pixel photodiode are arranged adjacent to each other. The same applies to other colors. Note that the transistor circuit on the output side is shown only for two circuits for electrons and holes, but transistor circuits for other color pixels are also provided.
The basic inter-pattern connection relationship is basically the same as that shown in FIG. 2 and will not be described here. The red pixel for electrons and the red pixel for holes correspond to one original red pixel.

このように、本実施形態では、電位固定の不純物領域が電子用と正孔用のそれぞれの画素配置領域内で4つの色画素に共有され、同一色の電子用の色画素と正孔用の色画素からの出力がペア伝送される。
電子信号線8と正孔信号線15は対にして近傍に配置することで、磁場などの外部からのノイズが等しく入るようになる。電子信号線8と正孔信号線15の間にできる電界による信号線のクロストークを緩和するために電子信号線8と正孔信号線15の間に、電位をグランド等の固定電位に固定した配線、電気的に浮遊している配線もしくは両者を組み合わせたものを配置してもよい。
As described above, in the present embodiment, the potential-fixed impurity region is shared by the four color pixels in the electron and hole pixel arrangement regions, and the electron color pixel and the hole color for the same color are used. The output from the color pixel is transmitted in pairs.
By arranging the electronic signal line 8 and the hole signal line 15 in the vicinity of each other, noise from the outside such as a magnetic field is equally input. In order to alleviate signal line crosstalk caused by the electric field generated between the electron signal line 8 and the hole signal line 15, the potential is fixed between the electron signal line 8 and the hole signal line 15 at a fixed potential such as ground. Wiring, electrically floating wiring, or a combination of both may be arranged.

対で信号が送られた電子信号と正孔信号は信号の振幅の差分を取る差分回路(合成回路18:図8)で差をとる。これにより、合成後の信号は、最終的な画素信号として、従来の画素信号と同様の処理を行われ処理できるようになる。フォトダイオードの面積が同じ場合、合成した後の信号強度は実施例1のように2倍にはならないが、従来と同程度の信号強度が得られる。   A difference circuit (synthesizing circuit 18: FIG. 8) takes a difference between the electronic signal and the hole signal sent as a pair and a difference in signal amplitude. As a result, the combined signal can be processed by performing the same processing as the conventional pixel signal as the final pixel signal. When the areas of the photodiodes are the same, the combined signal intensity is not doubled as in the first embodiment, but a signal intensity comparable to the conventional one can be obtained.

なお、電子用のPD2の構造としては、図10のように、Pウェル25内のN型領域26の上に、不純物濃度の濃いP型半導体領域である正孔蓄積層27を浅く形成したものが望ましい。また、図5や図6のような構造も採用可能である。   As shown in FIG. 10, the electron PD2 has a structure in which a hole accumulation layer 27, which is a P-type semiconductor region having a high impurity concentration, is shallowly formed on an N-type region 26 in a P-well 25. Is desirable. Further, a structure as shown in FIGS. 5 and 6 can also be employed.

正孔用フォトダイオードの構造としては、図11のように、Pウェル25の中にN型領域28を形成し、その中にP型領域29を形成し、その上に、不純物濃度の濃いN型半導体領域である電子蓄積領域30を浅く形成したものが望ましい。また、図5と図6の構成において不純物導電型を逆にした構造も可能である。   As shown in FIG. 11, the hole photodiode has a structure in which an N-type region 28 is formed in a P-well 25, a P-type region 29 is formed in the N-type region 28, and an N-type impurity having a high impurity concentration. The electron storage region 30 which is a type semiconductor region is preferably formed shallow. Further, a structure in which the impurity conductivity type is reversed in the configurations of FIGS. 5 and 6 is also possible.

<3.第3の実施の形態>
本実施形態は、フォトダイオードの代わりに有機光電変換膜を使って、入射光から電子と正孔生成を生成する撮像デバイスに関する。
<3. Third Embodiment>
The present embodiment relates to an imaging device that generates electrons and holes from incident light using an organic photoelectric conversion film instead of a photodiode.

図12に、光電変換部の積層膜構造を示す。
図12に図解する有機光電変換膜構造を使用する場合は、有機光電変換膜34、38、42(キナゾリン誘導体やキナクリドン誘導体等)を挟む透明電極33、36、37、39、41、43に電圧を印加する。
あるいは、図13に図解するように、有機光電変換膜34、38、42に有機n型半導体44、46、48と有機p型半導体45、47、49を導入することで電子と正孔を別々の電極から取り出す。取り出した電子と正孔は、それぞれを転送トランジスタから増幅トランジスタに転送し増幅した後、電子信号と正孔信号を上記ペア伝送線(電子信号線8と正孔信号線15)で転送する。その後、前記した他の実施形態と同様に、片方の信号の振幅を反転させた後、合成することが可能である。有機n型半導体と有機p型半導体の位置関係は入れ替わっても構わない。
本実施形態においても、電子信号線8と正孔信号線15の間にできる電界による信号線のクロストークを緩和するために電子信号線8と正孔信号線15の間に、電位をグランド等の固定電位に固定した配線、電気的に浮遊している配線もしくは両者を組み合わせたものを配置してもよい(図7等参照)。
FIG. 12 shows a laminated film structure of the photoelectric conversion portion.
When the organic photoelectric conversion film structure illustrated in FIG. 12 is used, voltage is applied to the transparent electrodes 33, 36, 37, 39, 41, 43 sandwiching the organic photoelectric conversion films 34, 38, 42 (quinazoline derivatives, quinacridone derivatives, etc.). Apply.
Alternatively, as illustrated in FIG. 13, electrons and holes are separated by introducing organic n-type semiconductors 44, 46, 48 and organic p-type semiconductors 45, 47, 49 into the organic photoelectric conversion films 34, 38, 42. Remove from the electrode. The extracted electrons and holes are transferred from the transfer transistor to the amplification transistor and amplified, and then the electron signal and hole signal are transferred through the pair transmission line (electron signal line 8 and hole signal line 15). Thereafter, as in the other embodiments described above, the amplitude of one signal can be inverted and then combined. The positional relationship between the organic n-type semiconductor and the organic p-type semiconductor may be switched.
Also in this embodiment, in order to alleviate the signal line crosstalk caused by the electric field generated between the electron signal line 8 and the hole signal line 15, the potential is grounded between the electron signal line 8 and the hole signal line 15. A wiring fixed at a fixed potential, a wiring that is electrically floating, or a combination of both may be arranged (see FIG. 7 and the like).

<4.第4の実施の形態>
図14は、本発明のような撮像デバイスを採用した画像入力装置100(ここではカメラを例示)に関する。図14に示すように、撮像素子101(不図示の画像入力部の一部)、画像信号処理部102、カメラコントロール部103、画像信号記録部104および画像信号出力部105を有する。
ここで撮像素子101の近くには光学系が配置され、その光学系の結像面を受光面とするように撮像素子101が配設されている。撮像素子101は、上記第1〜第3の実施形態およびその変形例に関わるものが使用される。
そのため、外部の電磁場の影響を受けにくく、ノイズの少ない映像を記録することが可能である。よって、本実施形態によれば、CMOSセンサ等の撮像デバイスを用いた、低ノイズカメラシステムが実現となる。
<4. Fourth Embodiment>
FIG. 14 relates to an image input apparatus 100 (here, a camera is illustrated) that employs an imaging device like the present invention. As shown in FIG. 14, the image sensor 101 (a part of an image input unit (not shown)), an image signal processing unit 102, a camera control unit 103, an image signal recording unit 104, and an image signal output unit 105 are included.
Here, an optical system is disposed in the vicinity of the image sensor 101, and the image sensor 101 is disposed so that an imaging surface of the optical system is a light receiving surface. As the imaging device 101, the ones related to the first to third embodiments and the modifications thereof are used.
Therefore, it is possible to record an image with less noise and less affected by an external electromagnetic field. Therefore, according to the present embodiment, a low noise camera system using an imaging device such as a CMOS sensor is realized.

本発明の考案に際して、本発明者は、信号伝送の際に、信号の伝送線と信号を反転させた信号の伝送線、グランド線の3つからなる信号配線を用いて信号を伝送すると、信号の伝送過程で入るコモンモードノイズをキャンセルすることを検討した。
撮像デバイスの信号伝送過程に上記手法を用いれば、前記の外部電磁波によって発生するノイズをなくすことはできるが、画素の1つ1つに、信号と反転信号を発生させる装置を付加すると、撮像デバイスそのものがカメラ等に収まらない程巨大になってしまうという問題がある。
In devising the present invention, the inventor transmits a signal using a signal transmission line including a signal transmission line, a signal transmission line obtained by inverting the signal, and a ground line during signal transmission. We studied to cancel the common mode noise that enters during the transmission process.
If the above method is used in the signal transmission process of the imaging device, the noise generated by the external electromagnetic wave can be eliminated, but if an apparatus for generating a signal and an inverted signal is added to each pixel, the imaging device There is a problem that it becomes too large to fit in the camera.

本発明は、1画素あたりの面積が従来よりも多少大きくなる構成も含むが、それよりもノイズキャンセルの効果を得たい場合に特に有効であり、リーズナブルな撮像デバイスのサイズで、画像信号の伝送系ノイズをキャンセルすることができる。   The present invention includes a configuration in which the area per pixel is slightly larger than the conventional one. However, the present invention is particularly effective when it is desired to obtain a noise canceling effect, and image signal transmission can be performed with a reasonable imaging device size. System noise can be canceled.

一方で、1つのフォトダイオードから、電子と正孔の信号を取り出す場合、フォトダイオードの表面で発生する電子や正孔による暗電流をケアする必要がある。   On the other hand, when taking out the signal of an electron and a hole from one photodiode, it is necessary to care about the dark current by the electron and the hole which generate | occur | produce on the surface of a photodiode.

通常の撮像デバイスでは、電子しか信号として使わないため、フォトダイオードの表面が正孔リッチになるようにP+の不純物領域(HAD領域)を厚く(0.1ミクロン程度)形成する。このHAD領域があると、発生した正孔がここに流れ込み、正孔を蓄積するバッファとなるため、全ての正孔信号を取り出すのが難しくなる。但し、フォトダイオード表面は正孔リッチとなっているため、熱平衡状態では、フォトダイオード表面領域での正孔発生による暗電流は抑制されるものと推定される。   In a normal imaging device, only electrons are used as signals. Therefore, a P + impurity region (HAD region) is formed thick (about 0.1 μm) so that the surface of the photodiode becomes rich in holes. When this HAD region is present, the generated holes flow here and become a buffer for accumulating holes, so that it is difficult to extract all hole signals. However, since the photodiode surface is rich in holes, it is presumed that dark current due to generation of holes in the photodiode surface region is suppressed in a thermal equilibrium state.

本発明の実施形態では、厚いHAD構造の代わりにフォトダイオード表面を透明電極が発生する電界で極薄い正孔蓄積状態か、フォトダイオードに固定電荷を持つ絶縁膜を堆積する。これにより、極薄い正孔蓄積状態を形成して、フォトダイオード表面領域での電子と正孔の発生を抑制し、正孔や電子のバッファ層としての領域を最小限に抑える。その結果として、単一のフォトダイオードから暗電流が少なく偽色の少ない電子信号と正孔信号の取り出しが可能となる。このことは偽色抑圧だけでなくノイズ抑圧にも効果がある。   In the embodiment of the present invention, instead of a thick HAD structure, an extremely thin hole accumulation state is deposited on the surface of the photodiode by an electric field generated by a transparent electrode, or an insulating film having a fixed charge is deposited on the photodiode. This forms an extremely thin hole accumulation state, suppresses generation of electrons and holes in the photodiode surface region, and minimizes the region as a hole or electron buffer layer. As a result, it is possible to extract an electronic signal and a hole signal with a small dark current and a small false color from a single photodiode. This is effective not only for false color suppression but also noise suppression.

本発明の実施形態では、これらの技術を使うことにより、CMOSセンサ等の撮像デバイスの信号伝送系で混入するノイズ低減が可能になる。また、ノイズ抑圧処理(合成処理)を経ても、合成後の信号を用いて色処理を行っても偽色がなく、あるいは、十分に偽色が抑圧された画像が得られる。   In the embodiment of the present invention, by using these techniques, it is possible to reduce noise mixed in a signal transmission system of an imaging device such as a CMOS sensor. Further, even if noise suppression processing (synthesis processing) is performed or color processing is performed using the combined signal, an image with no false color or a sufficiently suppressed false color can be obtained.

1…PD、2…電子用のPD、3…正孔用のPD、4…転送トランジスタ、5…増幅トランジスタ、6…選択トランジスタ、7…リセットトランジスタ、8…電子信号線、9…電子垂直選択線、10…電子リセット線、11…転送トランジスタ、12…増幅トランジスタ、13…選択トランジスタ、14…リセットトランジスタ、15…正孔信号線、18…合成回路、20…Pウェル、21…絶縁体、22…透明電極、23…正孔蓄積層、24…負電荷絶縁膜、25…Pウェル、26…電子用のPD、27…正孔蓄積層、28…N型領域、29…P型領域、30…電子蓄積領域、100…画像入力装置。   DESCRIPTION OF SYMBOLS 1 ... PD, 2 ... Electron PD, 3 ... Hole PD, 4 ... Transfer transistor, 5 ... Amplification transistor, 6 ... Selection transistor, 7 ... Reset transistor, 8 ... Electron signal line, 9 ... Electron vertical selection Lines 10, electronic reset lines 11, transfer transistors, 12 amplification transistors, 13 selection transistors, 14 reset transistors, 15 hole signal lines, 18 synthesis circuits, 20 P-wells, 21 insulators, 22 ... Transparent electrode, 23 ... Hole accumulation layer, 24 ... Negative charge insulating film, 25 ... P well, 26 ... PD for electrons, 27 ... Hole accumulation layer, 28 ... N-type region, 29 ... P-type region, 30 ... an electronic storage area, 100 ... an image input device.

Claims (16)

電磁波の入射によって電子と正孔を対で発生する光電変換素子と、
電子と正孔を別々に増幅する2つの増幅回路と、
前記2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置された2つの信号線と、
前記2つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する合成回路と、
を有する撮像デバイス。
A photoelectric conversion element that generates a pair of electrons and holes by incidence of electromagnetic waves;
Two amplifier circuits for amplifying electrons and holes separately;
Two signal lines arranged as a pair of transmission lines for separately transmitting an electronic signal and a hole signal from the two amplifier circuits;
A synthesis circuit that inputs an electronic signal and a hole signal from the two signal lines and obtains a synthesized signal equivalent to the difference between the signal potentials to eliminate common mode noise on the transmission line from the synthesized signal;
An imaging device.
前記2つの信号線の間に一定電位を保持する配線が配置されている
請求項1に記載の撮像デバイス。
The imaging device according to claim 1, wherein a wiring that holds a constant potential is disposed between the two signal lines.
前記2つの信号線の間に浮遊電位の配線が配置されている
請求項1に記載の撮像デバイス。
The imaging device according to claim 1, wherein a wiring having a floating potential is disposed between the two signal lines.
1つの前記光電変換素子から電子と正孔を取り出して前記2つの増幅回路で別々に増幅する
請求項1〜3の何れかに記載の撮像デバイス。
The imaging device according to claim 1, wherein electrons and holes are taken out from one photoelectric conversion element and are separately amplified by the two amplifier circuits.
電子を取り出すための第1光電変換素子と正孔を取り出すための第2光電変換素子とを有し、前記第1光電変換素子から取り出した電子信号を前記2つの増幅回路の一方に入力し、前記第2光電変換素子から取り出した正孔信号を他方の増幅回路に入力する
請求項1〜3の何れかに記載の撮像デバイス。
A first photoelectric conversion element for extracting electrons and a second photoelectric conversion element for extracting holes, and an electronic signal extracted from the first photoelectric conversion element is input to one of the two amplifier circuits; The imaging device according to claim 1, wherein the hole signal extracted from the second photoelectric conversion element is input to the other amplifier circuit.
前記光電変換素子の上に形成され光電変換素子に入射光を導く透明電極を有し、
前記透明電極に電圧を印加することにより光電変換素子の表面に極薄のアキュミュレーション層を形成する
請求項1〜5の何れかに記載の撮像デバイス。
A transparent electrode that is formed on the photoelectric conversion element and guides incident light to the photoelectric conversion element;
The imaging device according to claim 1, wherein a voltage is applied to the transparent electrode to form an extremely thin accumulation layer on the surface of the photoelectric conversion element.
前記光電変換素子の上に形成され光電変換素子に入射光を導く導波路内部に、負または正の固定電荷を有する絶縁膜を含むものを有し、
前記固定電荷により光電変換素子の表面に極薄のアキュミュレーション層を形成する
請求項1〜5の何れかに記載の撮像デバイス。
Including an insulating film having a negative or positive fixed charge inside a waveguide formed on the photoelectric conversion element and guiding incident light to the photoelectric conversion element,
The imaging device according to claim 1, wherein an extremely thin accumulation layer is formed on a surface of the photoelectric conversion element by the fixed charge.
前記絶縁膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも1つの元素を含む絶縁材料から成る
請求項7に記載の撮像デバイス。
The imaging device according to claim 7, wherein the insulating film is made of an insulating material containing at least one element selected from hafnium, zirconium, aluminum, tantalum, titanium, yttrium, and a lanthanoid element.
前記光電変換素子が、電磁波の入射によって電子と正孔とを発生するフォトダイオードである
請求項1〜8の何れかに記載の撮像デバイス。
The imaging device according to claim 1, wherein the photoelectric conversion element is a photodiode that generates electrons and holes by incidence of electromagnetic waves.
前記光電変換素子が、電磁波の入射によって電子と正孔とを発生する有機光電変換膜を含む
請求項1〜8の何れかに記載の撮像デバイス。
The imaging device according to claim 1, wherein the photoelectric conversion element includes an organic photoelectric conversion film that generates electrons and holes by incidence of electromagnetic waves.
入射電磁波を光電変換して電子と正孔を対で発生し、
発生した電子と正孔を別々に増幅し、
増幅により得られた電子信号と正孔信号を別々に伝送する対の伝送線として配置された2つの信号線で伝送し、
伝送後の電子信号と正孔信号の一方を反転させて両者を合成することで伝送線にのるコモンモードノイズを合成信号から排除する
撮像方法。
Incident electromagnetic waves are photoelectrically converted to generate electrons and holes in pairs,
Amplifies the generated electrons and holes separately,
Transmit through two signal lines arranged as a pair of transmission lines that separately transmit the electronic signal and hole signal obtained by amplification,
An imaging method that eliminates common mode noise on a transmission line from a synthesized signal by inverting one of the electronic signal and hole signal after transmission and synthesizing both.
一定電位を保持する配線を前記2つの信号線の間に配置し信号の相互干渉を抑制する
請求項11に記載の撮像方法。
The imaging method according to claim 11, wherein a wiring that holds a constant potential is arranged between the two signal lines to suppress mutual interference of signals.
浮遊電位を保持する配線を前記2つの信号線の間に配置し信号の相互干渉を抑制する
請求項11に記載の撮像方法。
The imaging method according to claim 11, wherein a wiring that holds a floating potential is arranged between the two signal lines to suppress mutual interference of signals.
1つの光電変換素子から電子と正孔を取り出して別々に増幅する
請求項11〜13の何れかに記載の撮像方法。
The imaging method according to any one of claims 11 to 13, wherein electrons and holes are extracted from one photoelectric conversion element and are separately amplified.
電子を取り出すための光電変換素子から出力する電子と、正孔を取り出すための他の光電変換素子から出力する正孔とを別々に増幅する
請求項11〜13の何れかに記載の撮像方法。
The imaging method according to claim 11, wherein electrons output from a photoelectric conversion element for extracting electrons and holes output from another photoelectric conversion element for extracting holes are separately amplified.
光電変換素子と、光電変換素子に電磁波を導く光学系とを含む画像入力部を備え、
前記光電変換素子は、
電磁波の入射によって電子と正孔を対で発生する光電変換素子と、
電子と正孔を別々に増幅する2つの増幅回路と、
前記2つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置された2つの信号線と、
前記2つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する合成回路と、
を有する画像入力装置。
An image input unit including a photoelectric conversion element and an optical system for guiding electromagnetic waves to the photoelectric conversion element,
The photoelectric conversion element is
A photoelectric conversion element that generates a pair of electrons and holes by incidence of electromagnetic waves;
Two amplifier circuits for amplifying electrons and holes separately;
Two signal lines arranged as a pair of transmission lines for separately transmitting an electronic signal and a hole signal from the two amplifier circuits;
A synthesis circuit that inputs an electronic signal and a hole signal from the two signal lines and obtains a synthesized signal equivalent to the difference between the signal potentials to eliminate common mode noise on the transmission line from the synthesized signal;
An image input device.
JP2010026096A 2010-02-09 2010-02-09 Imaging device, imaging method and image input device Pending JP2011166394A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010026096A JP2011166394A (en) 2010-02-09 2010-02-09 Imaging device, imaging method and image input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010026096A JP2011166394A (en) 2010-02-09 2010-02-09 Imaging device, imaging method and image input device

Publications (1)

Publication Number Publication Date
JP2011166394A true JP2011166394A (en) 2011-08-25

Family

ID=44596571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010026096A Pending JP2011166394A (en) 2010-02-09 2010-02-09 Imaging device, imaging method and image input device

Country Status (1)

Country Link
JP (1) JP2011166394A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151793A1 (en) * 2014-03-31 2015-10-08 ソニー株式会社 Imaging element, imaging method, and electronic device
WO2017047422A1 (en) * 2015-09-17 2017-03-23 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging element, electronic device and method for manufacturing solid-state imaging element
US9876047B2 (en) 2015-12-15 2018-01-23 Canon Kabushiki Kaisha Photoelectric conversion apparatus and information processing apparatus
JP2019154057A (en) * 2019-04-26 2019-09-12 株式会社ニコン Image sensor
US11290668B2 (en) 2017-03-10 2022-03-29 Sony Semiconductor Solutions Corporation Imaging element and imaging apparatus

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015151793A1 (en) * 2014-03-31 2015-10-08 ソニー株式会社 Imaging element, imaging method, and electronic device
CN106105180A (en) * 2014-03-31 2016-11-09 索尼公司 Imageing sensor, formation method and electronic equipment
CN106105180B (en) * 2014-03-31 2019-09-13 索尼公司 Image sensor, imaging method and electronic device
JPWO2015151793A1 (en) * 2014-03-31 2017-04-13 ソニー株式会社 Imaging device, imaging method, electronic device
TWI643500B (en) * 2014-03-31 2018-12-01 日商新力股份有限公司 Imaging element, imaging method and electronic device
US9930275B2 (en) 2014-03-31 2018-03-27 Sony Corporation Image sensor, imaging method, and electronic apparatus
CN107924929A (en) * 2015-09-17 2018-04-17 索尼半导体解决方案公司 Solid-state imaging device, electronic device, and method for manufacturing solid-state imaging device
JPWO2017047422A1 (en) * 2015-09-17 2018-07-05 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device, electronic device, and manufacturing method of solid-state imaging device
WO2017047422A1 (en) * 2015-09-17 2017-03-23 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging element, electronic device and method for manufacturing solid-state imaging element
US10475831B2 (en) 2015-09-17 2019-11-12 Sony Semiconductor Solutions Corporation Solid-state image sensing device, electronic device, and method for manufacturing solid-state image sensing device
CN107924929B (en) * 2015-09-17 2022-10-18 索尼半导体解决方案公司 Solid-state imaging device, electronic apparatus, and method for manufacturing solid-state imaging device
US9876047B2 (en) 2015-12-15 2018-01-23 Canon Kabushiki Kaisha Photoelectric conversion apparatus and information processing apparatus
US11290668B2 (en) 2017-03-10 2022-03-29 Sony Semiconductor Solutions Corporation Imaging element and imaging apparatus
JP2019154057A (en) * 2019-04-26 2019-09-12 株式会社ニコン Image sensor

Similar Documents

Publication Publication Date Title
US10727264B2 (en) Imaging element, electronic device, manufacturing apparatus, and manufacturing method
KR102545845B1 (en) Semiconductor device and electronic apparatus
US20200075645A1 (en) Solid-state image sensor and camera
US9548328B2 (en) Solid-state image sensor and camera
EP2765608B1 (en) Solid-state image pickup element and electronic apparatus
US9236406B2 (en) Photoelectric conversion apparatus with gate control lines and wiring at same height
CN107949913B (en) Solid-state imaging element
US9806120B2 (en) Solid-state image pickup apparatus and electronic apparatus
JP6003291B2 (en) Solid-state imaging device and electronic apparatus
US11594568B2 (en) Image sensor and electronic device
JP2023099596A (en) Photodetector and electronic device
WO2013098952A1 (en) Image pickup apparatus
TWI496467B (en) Solid-state camera
JP2011166394A (en) Imaging device, imaging method and image input device
US20220337766A1 (en) Pixel array and image sensor including the same
US20140191347A1 (en) Solid-state imaging device
JPWO2018056232A1 (en) Photoelectric conversion element and solid-state imaging device
US8502897B2 (en) Solid-state imaging device having a cell structure of parallel circuits each including series connected charged coupled devices
US8952476B2 (en) Solid-state image pickup device
JP7511187B2 (en) Imaging device
JP7411916B2 (en) Imaging device
JP6775206B2 (en) Imaging device
CN107046626B (en) Image pickup apparatus
US20140110771A1 (en) Solid-state imaging device and semiconductor device
US20240194701A1 (en) Light-receiving element, x-ray imaging element, and electronic apparatus