[go: up one dir, main page]

JP2011165950A - パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プログラム及びパターン検証装置 - Google Patents

パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プログラム及びパターン検証装置 Download PDF

Info

Publication number
JP2011165950A
JP2011165950A JP2010027745A JP2010027745A JP2011165950A JP 2011165950 A JP2011165950 A JP 2011165950A JP 2010027745 A JP2010027745 A JP 2010027745A JP 2010027745 A JP2010027745 A JP 2010027745A JP 2011165950 A JP2011165950 A JP 2011165950A
Authority
JP
Japan
Prior art keywords
pattern
resist
template
verified
dangerous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010027745A
Other languages
English (en)
Inventor
Michiya Takimoto
道也 瀧本
Takeshi Koshiba
健 小柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010027745A priority Critical patent/JP2011165950A/ja
Priority to US13/023,332 priority patent/US20110194751A1/en
Publication of JP2011165950A publication Critical patent/JP2011165950A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

【課題】インプリント法を用いて所望のパターンを形成するためのパターン検証方法等を
提供する。
【解決課題】テンプレートパターンを有するテンプレートを基板上のレジストに転写して
レジストパターンを形成し、前記レジストパターンをマスクに前記基板を加工して被加工
パターンを形成するパターン形成方法における、前記被加工パターンの設計パターン、前
記レジストパターンのターゲットパターン及び前記テンプレートパターンのターゲットパ
ターン、のいずれかを被検証パターンとして抽出する工程と、前記被検証パターンの特徴
量と予め用意した危険パターンの特徴量とを照らし合わせて、前記被検証パターンが危険
パターンであるか否かを検証する工程と、を有することを特徴とするパターン検証方法。
【選択図】図4

Description

本発明は、パターンの検証方法等に関する。
近年、半導体装置、HDD及びフォトアレイ等のデバイスの製造において、被転写基板に
原版の型を転写するインプリント法が注目されている。インプリント法は、転写すべきパ
ターンを形成した原版の型(テンプレート)を、基板上に塗布されている硬化性有機材料
層(レジスト)に押し付け、テンプレートのパターンに充填されたレジストを硬化させ、
テンプレートをレジストから離型することで基板上にパターンを形成する方法である(例
えば、特許文献1参照。)。
しかしながら、このインプリント法では、パターンに充填されるレジストが不十分となっ
たり、硬化したレジストからテンプレートを離型する際、テンプレートにレジストが密着
したまま基板から剥がれたりすることがあり、基板上に所望のパターンが形成することが
できなくなる場合がある。
米国特許第6334960号明細書
本発明は、インプリント法を用いたデバイス製造において所望のパターンを形成するた
めの、パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プログラ
ム及びパターン検証装置を提供することを目的とする。
本発明の一態様に係るパターン検証方法は、テンプレートパターンを有するテンプレート
を基板上のレジストに転写してレジストパターンを形成し、前記レジストパターンをマス
クに前記基板を加工して被加工パターンを形成するパターン形成方法における、前記被加
工パターンの設計パターン、前記レジストパターンのターゲットパターン及び前記テンプ
レートパターンのターゲットパターン、のいずれかを被検証パターンとして抽出する工程
と、前記被検証パターンの特徴量と予め用意した危険パターンの特徴量とを照らし合わせ
て、前記被検証パターンが危険パターンであるか否かを検証する工程と、を有することを
特徴とする。
本発明の一態様に係るパターン生成方法は、テンプレートパターンを有するテンプレート
を基板上のレジストに転写してレジストパターンを形成し、前記レジストパターンをマス
クに前記基板を加工して被加工パターンを形成するパターン形成方法における、前記被加
工パターンの設計パターン、前記レジストパターンのターゲットパターン及び前記テンプ
レートパターンのターゲットパターン、のいずれかを被検証パターンとして抽出する工程
と、前記被検証パターンの特徴量と予め用意した危険パターンの特徴量とを照らし合わせ
て、前記被検証パターンが危険パターンであるか否かを検証する工程と、前記検証の結果
、前記被検証パターンが危険パターンでない場合は前記被検証パターンを採用し、前記被
検証パターンが危険パターンである場合は、前記被検証パターンが危険パターンとならな
いように前記被検証パターンを補正し、補正された前記被検証パターンを採用する工程と
、を有することを特徴とする。
本発明の一態様に係るデバイス製造方法は、テンプレートパターンを有するテンプレート
を基板上のレジストに転写してレジストパターンを形成し、前記レジストパターンをマス
クに前記基板を加工して被加工パターンを形成するパターン形成方法における、前記被加
工パターンの設計パターン、前記レジストパターンのターゲットパターン及び前記テンプ
レートパターンのターゲットパターン、のいずれかを被検証パターンとして抽出する工程
と、前記被検証パターンの特徴量と予め用意した危険パターンの特徴量とを照らし合わせ
て、前記被検証パターンが危険パターンであるか否かを検証する工程と、前記検証の結果
、前記被検証パターンが危険パターンでない場合は前記被検証パターンを採用し、前記被
検証パターンが危険パターンである場合は、前記被検証パターンが危険パターンとならな
いように前記被検証パターンを補正し、補正された前記被検証パターンを採用する工程と
、を有することを特徴とするパターン生成方法により採用された前記被検証パターンに基
づいてデバイスを製造することを特徴とする。
本発明の一態様に係るパターン検証プログラムは、テンプレートパターンを有するテンプ
レートを基板上のレジストに転写してレジストパターンを形成し、前記レジストパターン
をマスクに前記基板を加工して被加工パターンを形成するパターン形成方法における、前
記被加工パターンの設計パターン、前記レジストパターンのターゲットパターン及び前記
テンプレートパターンのターゲットパターン、のいずれかを含む被検証パターンの特徴量
と予め用意した危険パターンの特徴量とを照らし合わせて、前記被検証パターンが危険パ
ターンであるか否かを検証する手順をコンピュータに実行させることを特徴とする。
本発明の一態様に係るパターン検証装置は、テンプレートパターンを有するテンプレート
を基板上のレジストに転写してレジストパターンを形成し、前記レジストパターンをマス
クに前記基板を加工して被加工パターンを形成するパターン形成方法における、前記被加
工パターンの設計パターン、前記レジストパターンのターゲットパターン及び前記テンプ
レートパターンのターゲットパターン、のいずれかを含む被検証パターンの特徴量と予め
用意した危険パターンの特徴量とを照らし合わせて、前記被検証パターンが危険パターン
であるか否かを検証することを特徴とする。
本発明によれば、インプリント法を用いたデバイス製造において所望のパターンを形成
するための、パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プ
ログラム及びパターン検証装置を提供することができる。
本発明の実施形態1に係るテンプレートの製造方法を説明する工程断面図。 本発明の実施形態1に係るインプリント法を用いたデバイス製造方法を説明する工程断面図。 本発明の実施形態1に係るパターン生成方法を説明するフローチャート。 本発明の実施形態1に係るパターン検証方法を説明するフローチャート。 本発明の実施形態1に係る危険パターンの特徴量抽出方法を説明するフローチャート。 本発明の実施形態1に係る危険パターンの特徴量抽出方法を説明する説明図。 本発明の実施形態2に係るパターン検証方法を説明するフローチャート。 本発明の実施形態2に係る危険パターンの特徴量抽出方法を説明するフローチャート。 本発明の実施形態3に係るパターン検証方法を説明するフローチャート。 本発明の実施形態3に係る危険パターンの特徴量抽出方法を説明するフローチャート。 本発明の実施形態4に係るパターン検証装置の構成を示す概略図。
以下、図面を参照して本発明の実施形態等について詳細に説明する。
(実施形態1)
図1を参照して、実施形態1に係るテンプレートの製造方法を説明する。図1は、本実施
形態に係るテンプレートの製造方法を説明する工程断面図である。
まず、テンプレート基板に形成すべきパターンを形成するための描画パターン(データ)
を用意する。この描画パターンは、ウェハ等のデバイス基板上に形成すべき回路パターン
の設計パターンに、プロセス近接効果補正等の所定の補正処理やダミーパターンを加えて
生成される。
次に、図1(a)に示すように、テンプレート基板100を用意する。テンプレート基板
100は、石英基板であり、上層にハードマスク(被加工膜)101及びEBパターン描
画用のEBレジスト102が順次形成されている。このテンプレート基板100は、イン
プリント法を用いてウェハ上にパターンを形成する量産時に利用するテンプレート(コピ
ーテンプレート)のマスターとなるマスターテンプレートの基板である。ただし、マスタ
ーテンプレートを用いたインプリント法によりウェハ上にパターンを形成することも可能
である。
続いて、描画装置を用いて、描画パターンデータに基づき、EBレジスト102にパター
ンを描画する。エネルギー照射してレジスト102にパターンを描画した後、現像液をレ
ジスト102に供給することによりレジストパターンを形成する。
次に、図1(b)に示すように、EBレジストパターン102をマスクに、下地のハード
マスク(HM)101のエッチング加工処理を行い、ハードマスクパターン(HMパター
ン)101を形成する。ハードマスクパターン101を形成後、EBレジストパターン1
02を除去する。
次いで、図1(c)に示すように、ハードマスクパターン101をマスクに、下地のテン
プレート基板100のエッチング加工処理を行い、マスターテンプレート基板100にパ
ターンを形成する。マスターテンプレート基板100にパターンを形成後、ハードマスク
パターン101を除去する。
以上の工程により、所定のパターンを有するマスターテンプレートを製造することができ
る。引き続いて、インプリント法を用いてデバイス量産時に利用するテンプレート(コピ
ーテンプレート)を製造する方法を説明する。
図1(d)に示すように、コピーテンプレート基板103を用意する。コピーテンプレー
ト基板103は、石英基板であり、上層にハードマスク(被加工膜)101及びインプリ
ント用レジスト104が順次形成されている。さらに、マスターテンプレート100のパ
ターンを、インプリントプロセスにより、インプリント用レジスト104に転写して、レ
ジストパターンを形成する。
このインプリントプロセスは、一般的なインプリントプロセスである。すなわち、コピー
テンプレート基板103に塗布されているレジスト(硬化性有機材料層)104にマスタ
ーテンプレート100のパターン面を接触させて、マスターテンプレート100のパター
ン内にレジスト104を充填し、充填されたレジスト104に光照射等を行ってレジスト
104を硬化し、マスターテンプレート101をレジスト104から離型した後、基板1
03上全面に薄く残存するレジスト残膜104をエッチング除去することにより、レジス
トパターン104を形成するプロセスである。
続いて、図1(e)に示すように、インプリント法で形成したレジストパターン104を
マスクに、下地のハードマスク(HM)101のエッチング加工処理を行い、ハードマス
クパターン(HMパターン)を形成する。ハードマスクパターン101を形成後、レジス
トパターン104を除去する。
次いで、図1(f)に示すように、ハードマスクパターン101をマスクに、下地のコピ
ーテンプレート基板103のエッチング加工処理を行い、コピーテンプレート103にパ
ターンを形成する。コピーテンプレート103にパターンを形成後、ハードマスクパター
ン101を除去する。
以上の工程により、インプリント法を用いてデバイスを製造する際に用いるテンプレート
を形成することができる。
続いて、図2を参照して、本実施形態に係るインプリント法を用いたデバイス製造方法を
説明する。図2は、本実施形態に係るインプリント法を用いたデバイス製造方法を説明す
る工程断面図である。
まず、図2(a)に示すように、被処理基板(デバイス基板)200、例えば半導体ウェ
ハ上にインプリント用レジスト204を塗布する。レジスト204が塗布される基板20
0上には被加工膜やハードマスクが形成されていてもよい。
続いて、図2(b)に示すように、用意したテンプレート201を基板200上のレジス
ト204に接触させて、テンプレート201の凹部パターンにレジスト204を充填する
。テンプレート201としては、図1(f)に示す工程によりパターンを形成したコピー
テンプレートを用いる。ただし、図1(c)に示す工程によりパターンを作成したマスタ
ーテンプレートを用いることも可能である。
次いで、図2(c)に示すように、光照射等によりレジスト204を硬化させた後、テン
プレート201をレジスト204から離型することにより、レジストパターン204を形
成する。
次に、図2(d)に示すように、基板200上のレジストパターン204の下部に薄く残
存しているレジスト残膜204をエッチバックして除去する。これにより、基板200上
にレジストパターン204を形成することができる。
さらに、図2(e)に示すように、レジストパターン204をマスクに基板200をエッ
チング加工することにより、基板200に被加工パターンを形成することができる。基板
200に形成する被加工パターンは、例えば半導体装置のゲートパターン等である。
以上の工程により、テンプレートを用いたインプリント法により半導体装置等のデバイス
を製造することができる。
続いて、図3を参照して、本実施形態に係るパターン生成方法のフローを説明する。図3
は、本実施例に係る各種パターン生成のフローチャートである。
まず、図3のステップ1(S1)に示すように、デバイス基板上へ形成する被加工パター
ンの設計パターンを生成する。設計パターンは、設計ツールにより生成され、例えばGD
Sデータ等である。図2(e)に示した基板上の被加工パターンの設計パターンである。
例えば、半導体装置のラインアンドスペース形状のゲートパターンの設計パターンである
続いて、図3のステップ2(S2)に示すように、設計パターンに基づいてレジストター
ゲットパターンを生成する。レジストターゲットパターンは、基板上のレジストに形成す
べきパターンであり、図2(d)に示したようなレジストパターンの目標値である。
図2(d)及び図2(e)に示したように、インプリント法では、レジストパターンをマ
スクに基板をエッチング加工することで基板にパターンを形成する。この際、レジストパ
ターンの各種特徴量(パターン間距離、パターン密度、パターン形状、パターン周囲長、
パターン寸法及びパターン深さ)やエッチング条件(エッチング時間・ガス種)や被加工
膜となる基板材料(絶縁膜、金属膜、ポリシリコン膜等)等の条件に応じて、エッチング
後のパターンが変動する。すなわち、レジストパターンとエッチングにより基板上に加工
形成した被加工パターンとの間において、パターン寸法や形状等の差異が生じる。
このレジストターゲットパターンの生成工程では、エッチングによるパターン変動が考慮
される。例えば、エッチングプロセスによる近接効果補正を実施してレジストターゲット
パターンを生成する。補正は、ルールベース補正によっても、シミュレーションベース補
正によっても実施することができる。
ルールベース補正では、予めインプリント法の実験やシミュレーションを繰り返してエッ
チング前後のパターン変動のルールを求めておき、そのルールを参照して設計パターンを
補正することでレジストターゲットパターンを求める。ルールは、レジストパターンの各
種特徴量(パターン間距離、パターン密度、パターン形状、パターン寸法またはパターン
深さなど)とエッチングによるパターン変動量(レジストパターンと被加工パターンとの
差分)との関係を規定する。すなわち、隣接パターンまでの距離(パターン間距離)が4
0nmのレジストパターンをマスクにエッチング加工すると、基板上に形成されるパター
ンの線幅が18nmとなることが確認された場合、パターン間距離が40nmのレジスト
パターンをマスクにエッチングを実施すると、エッチングによりパターンが2nm減少す
ることがルールとして規定される。このルールを参照して、パターン間距離が40nm程
度の設計パターンに対して、線幅が2nm大きくなるようにレジストターゲットパターン
を生成することができる。パターン間距離の異なる設計パターンに対しても同様のルール
を求めておき、ルールに従って設計パターンからレジストターゲットパターンを生成する
ことができる。
一方、シミュレーションベース補正では、補正すべき設計パターン毎にエッチングシミュ
レーションを実施してパターン変動量を求め、求められたパターン変動量を考慮してレジ
ストターゲットパターンを生成する。例えば、所定の設計パターンに一致するようにエッ
チングにより被加工パターンを形成する場合に、エッチングシミュレーションを実施して
レジストパターンをマスクに用いたエッチングによりパターンが2nm減少することが確
認された場合、レジストターゲットパターンを設計パターンよりも2nm大きくなるよう
に生成する。
また、エッチングによるパターン変動を抑えるため、設計パターンにダミーパターンを追
加してレジストターゲットパターンを設けることもできる。ダミーパターンは、デバイス
パターン(例えば、回路パターン)と電気的に独立して形成されるパターンであることが
好ましく、デバイスの特性に影響しないパターンであることが好ましい。エッチングプロ
セスでは、マスクとなるレジストパターンの密度に応じて、エッチング後の基板上パター
ンの寸法や形状が変動する場合がある。このため、レジストターゲットパターンの密度が
所定の範囲で一定になるように、ダミーパターンを設計パターンに追加してレジストター
ゲットパターンを生成する。例えば、所定の周期で生成されたラインアンドスペースの設
計パターンに対して、ラインアンドスペースの最端ライン部の外側に所定の周期を維持す
るようにライン上のダミーパターンを1本または複数本追加したレジストターゲットパタ
ーンを生成することで、設計パターンのラインアンドスペースの最端部と中央部に位置す
るパターンの密度を近づけることができる。これにより、エッチングにより基板上に形成
するラインアンドスペースパターンの寸法、形状及び周期を一定にすることができる。
続いて、図3のステップ3(S3)に示すように、レジストターゲットパターンに基づい
てテンプレートターゲットパターンを生成する。テンプレートターゲットパターンは、イ
ンプリント法に用いるテンプレート基板に形成すべきパターンであり、図2(a)に示し
たテンプレートに形成されたパターンの目標値である。
図2(a)〜図2(c)または図2(d)に示したように、インプリント法では、テンプ
レートパターンをレジストに転写してレジストパターンを形成する。
この際、テンプレートパターンの各種特徴量(パターン間距離、パターン密度、パターン
周囲長、パターン形状、パターン寸法またはパターン深さ)や図2(a)に示すレジスト
の塗布量、塗布分布に応じて、図2(b)に示したテンプレートパターンへのレジストの
充填特性が影響を受ける場合がある。例えば、レジスト塗布量が少なければ、テンプレー
トパターンへ充填されるレジストが不足し、充填されたレジストの寸法が小さくなること
がある。充填されたレジストの寸法が小さくなれば、図2(c)又は(d)に示すレジス
トパターンの寸法が小さくなる。このように、テンプレートに形成されたパターンとレジ
ストパターンとの間では、レジストの塗布量や塗布分布等のプロセス条件に応じて、パタ
ーンが変動する場合がある。
このテンプレートターゲットパターンの生成工程では、テンプレートパターンの各種特徴
量やレジストの塗布量、塗布分布によるパターン変動を考慮することができる。すなわち
、レジストの塗布量や塗布分布に応じて、ルールベース補正やシミュレーションベース補
正を実施して、レジストターゲットパターンからテンプレートターゲットパターンを求め
る。
例えば、予め、図2(a)〜図2(c)または図2(d)に示したインプリント工程の実
験またはシミュレーションを実施して、レジストの塗布量や塗布分布に応じて、テンプレ
ートパターンとレジストパターン間で生じるパターン変動の相関関係を求めておき、この
相関関係を参照してインプリント法を用いて形成するレジストパターンがレジストターゲ
ットパターンと一致するように、テンプレートターゲットパターンを生成することができ
る。例えば、所定の塗布量及び分布でレジストを塗布した場合、基板上に形成されるレジ
ストパターンがテンプレートパターンから3nm減少することが確認された場合、テンプ
レートターゲットパターンをレジストターゲットパターンよりも3nm大きくなるように
生成する。
また、図2(b)に示したように、テンプレートパターンへのレジストの充填特性は、テ
ンプレートのレジストへの接触圧力、接触速度、接触角度及びレジストへの接触後レジス
ト硬化処理開始までのテンプレート保持時間等のプロセス条件によっても影響をうけるた
め、これらのプロセス条件もパターン変動要因となる。したがって、レジストの塗布量や
塗布分布と同様、テンプレートのレジストへの接触圧力、接触速度、接触角度やテンプレ
ート保持時間等のプロセス条件によるパターン変動への影響を考慮して、レジストターゲ
ットパターンからテンプレートターゲットパターンを求める。具体的には、ルールベース
補正やシミュレーション補正を実施することにより、レジストターゲットパターンからテ
ンプレートターゲットパターンを求めることができる。
さらに、図2(c)に示したように、レジスト硬化工程におけるレジストの硬化縮小や、
テンプレートのレジストからの離型に伴うパターン変動も考慮することができる。レジス
トの硬化収縮によるパターン変動を考慮する際は、レジスト材料、レジストの硬化に用い
る光の波長、光の照射時間、レジストの硬化率等のプロセス条件と硬化前後のパターン変
動量を対応付けることができる。テンプレートの離型によるパターン変動を考慮する際は
、テンプレートの離型速度、離型角度、離型応力等のプロセス条件とパターン変動量を対
応付けることができる。これらの対応をルールベース補正やシミュレーション補正を実施
することに求め、パターン変動量を考慮して、レジストターゲットパターンからテンプレ
ートターゲットパターンを求めることができる。
また、図2(d)に示したようなレジスト残膜のエッチバックに伴う、エッチバック前後
のレジストパターン変動量も考慮することができる。レジスト残膜のエッチバックによる
パターン変動を考慮する際は、エッチバック前のレジストパターンの各種特徴量(パター
ン間距離、パターン密度、パターン形状、パターン寸法またはパターン深さ)やレジスト
材料、エッチバック条件(エッチングガス種、エッチング時間など)等のプロセス条件と
エッチバックによるパターン変動量を対応付けることができる。この対応をルールベース
補正やシミュレーション補正を実施することに求め、パターン変動量を考慮して、レジス
トターゲットパターンからテンプレートターゲットパターンを求めることができる。
以上のような各種パターン変動要因に基づくパターン変動量を加えることで総合的なパタ
ーン変動量を求め、総合的なパターン変動量に基づきレジストターゲットパターンからテ
ンプレートターゲットパターンを求めることができる。
また、レジストターゲットパターンにダミーパターンを追加してテンプレートターゲット
パターンを生成することもできる。例えば、テンプレートパターンへのレジスト充填特性
やテンプレートのレジストからの離型時の応力をテンプレート全面で均一化させてパター
ン変動量をテンプレート面内で統一するため、又はレジスト残膜のエッチバック時のパタ
ーン変動量を面内で均一化するために、レジストターゲットパターンのパターン密度を面
内で一定に近づけるよう、ダミーパターンを生成することができる。
続いて、図3のステップ4(S4)に示すように、テンプレートターゲットパターンから
描画パターンを求める。描画パターンは描画装置に入力され、図1(a)に示したように
、入力された描画パターンに基づき描画装置を作動させることでテンプレート基板上にパ
ターンを描く。
図1で示したテンプレートの製造工程において最終的に形成されるテンプレートパターン
とテンプレートターゲットパターンとの差分が許容範囲内に収まるように、描画パターン
に基づきテンプレート基板にテンプレートパターンが形成される。このため、テンプレー
トターゲットパターンから描画パターンを求める際には、テンプレート製造における各種
プロセスに起因するパターン変動分を求め、このパターン変動分を考慮して描画パターン
を求める必要がある。ここで、最終的に形成されるテンプレートパターンとは、デバイス
製造に用いられるコピーテンプレート(図1(f)で示したテンプレート)に形成された
パターンであるが、マスターテンプレート(図1(c)で示したテンプレート)を用いて
デバイスを製造する場合には、マスターテンプレートに形成されたパターンのことを指す
コピーテンプレートをデバイスの製造に用いる場合には、図1(a)乃至図1(f)で示
した各種プロセス(描画プロセス、レジスト現像プロセス、エッチングプロセス及びイン
プリントプロセス)に基づくパターン変動分を考慮して、テンプレートターゲットパター
ンを補正して描画パターンを求める。マスターテンプレートをデバイスの製造に用いる場
合には、図1(a)乃至図1(c)で示した各種プロセス(描画プロセス、レジスト現像
プロセス及びエッチングプロセス)に基づくパターン変動分を考慮して、テンプレートタ
ーゲットパターンを補正して描画パターンを求める。補正方法としては、前述のようなル
ールベース補正方法やシミュレーションベース補正方法を用いることができる。
以上のように描画パターンを生成した後、この描画パターンに基づいて、テンプレートを
製造することができる。さらに、製造したテンプレートを用いてインプリント法を実施す
ることにより、デバイス基板上にパターンを形成し、デバイスを製造することができる。
テンプレート及びデバイスの製造方法については、図1及び図2を用いた前述の説明のと
おりである。
次に、図4を参照して、本実施形態に係るパターンの検証方法を説明する。図4は、本実
施形態に係るパターンの検証方法を説明するフローチャートである。
まず、図4ステップ1(S1)に示すように、設計パターンを生成する。設計パターンは
、インプリント法を用いてデバイス基板上に形成する被加工パターンの設計パターンであ
る。
続いて、図4ステップ2(S2)に示すように、設計パターンの中から、検証対象となる
被検証パターンを抽出する。被検証パターンは、設計パターン中で所定条件を満たすパタ
ーンである。ここで、所定条件は任意に設定することができるが、例えば、一定の範囲内
に配置されることを条件としたり、パターン間隔またはパターン幅が所定値よりも小さい
ことを条件にしたりすることができる。
次に、図4ステップ3(S3)に示すように、抽出した被検証パターンの危険性を検証す
る。危険性の検証では、被検証パターンとして抽出した設計パターンに基づきインプリン
ト法を用いてデバイス基板上にパターンを形成した際に、基板上のパターンが所望の条件
を満たさない場合、又はこの基板上パターンを有するデバイスの特性が所望の条件を満た
さない場合に、被検証パターンが危険パターンであると判断することができる。さらには
、被検証パターンの基板上への形成プロセスにおけるプロセスマージンが所望のマージン
を満たさない場合にも、被検証パターンが危険パターンであると判断することができる。
基板上のパターンが所望の条件を満たさない場合とは、例えば、基板上パターンが、オー
プン不良やショート不良となる場合、さらには基板上パターンの寸法、密度、間隔及び形
状の少なくとも一つが所望の条件を満たさない場合をいう。デバイス特性が所望の条件を
満たさない場合とは、デバイス動作時に信号遅延等が発生する場合である。
被検証パターンの危険性検証ステップでは、被検証パターンに基づいて基板上に形成され
るパターンが所望の条件を満たすか否か、又はこの基板上パターンを有するデバイスの機
能が所望の条件を満たすか否か等について、実際に被検証パターンに基づいて基板上にパ
ターンを形成したり、シミュレーションにより基板上に形成されるパターンを予測したり
するのではなく、被検証パターンが危険パターンとなるパターン特徴量を有しているか否
かを判断することにより被検証パターンの危険性を検証する。パターン特徴量とは、パタ
ーンの形状、寸法(長さ、幅、径など)、密度、周囲長、隣接パターンとの間隔及びテン
プレートの深さ、のいずれか一つを含む評価指標である。被検証パターンが所定のパター
ン特徴量を有するとき、被検証パターンを危険パターンと判断する。この所定のパターン
特徴量を、危険パターンとなる特徴量(危険パターンの特徴量)という。
このように、基板上へのパターン形成を省略して、被検証パターンが危険パターンとなる
特徴量を有しているか否かのみをもとに危険性を検証するため、被検証パターンの良否を
迅速に検証することができる。なお、危険パターンとなるパターン特徴量は、検証を実施
する前に予め求めておく。危険パターンとなるパターン特徴量の求め方については、図5
を参照して後述する。
検証の結果、被検証パターンが危険パターンであるとの検証結果が得られた場合、図4ス
テップ4(S4)に示したように、被検証パターンである設計パターンを補正する。続い
て、補正した設計パターンを用いて再度設計パターンを生成し(S1)、補正した設計パ
ターンを被検証パターンとして抽出し(S2)、被検証パターンの検証ステップ(S3)
を繰り返す。この補正と検証の繰り返しは、被検証パターンの検証(S3)において、被
検証パターンが危険パターンではないと判断されるまで実行する。
被検証パターンの補正方法は、任意であるが、例えば、S3における危険パターンの特徴
量との比較により、基板上に形成されるパターンがオープン不良となると判断できる場合
には、被検証パターンの線幅を増加させるようなパターン補正を実施することができ、一
方、基板上に形成されるパターンがショート不良となると判断できる場合は被検証パター
ンの線幅を減少させるような補正を実施することができる。また、プロセスマージンが低
くなると判断できる場合には、隣接パターンとの間隔を広げる補正を実施することができ
る。
図4ステップ5(S5)に示すように、被検証パターンの危険性検証の結果、被検証パタ
ーンが危険パターンではないと判断された場合には、被検証パターンをデバイス製造用の
設計パターンとして採用する。以後、この設計パターンに基づいて、デバイスを製造する
ことができる。例えば、設計パターンに対応する回路パターンを半導体基板上に形成し、
半導体装置を製造することができる。製造方法については、図1及び図2を用いて説明し
たテンプレートの製造方法及びデバイス製造方法を利用することができる。
続いて、図5を参照して、図4のステップ3で示した被検証パターンの検証ステップで参
照される危険パターンの特徴量の取得方法について説明する。
まず、図5ステップ1(S1)に示すように、テストサンプルである設計サンプルパター
ンを用意する。設計サンプルパターンとして、パターン特徴量の異なる複数のパターンを
用意する。
続いて、図5ステップ(S2)に示すように、設計サンプルパターンに基づき、レジスト
ターゲットサンプルパターンを生成する。図3(S2)を用いて説明したレジストターゲ
ットパターンの生成方法と同様の方法により、レジストターゲットサンプルパターンを生
成する。つまり、レジストパターンとレジストパターンをマスクにエッチングした後のパ
ターンとのパターン変動量を考慮してレジストターゲットサンプルパターンを生成する。
続いて、図5ステップ3(S3)に示すように、レジストターゲットサンプルパターンに
基づき、テンプレートターゲットサンプルパターンを生成する。図3(S3)を用いて説
明したテンプレートターゲットパターンの生成方法と同様の方法により、テンプレートタ
ーゲットサンプルパターンを生成する。つまり、テンプレートパターンとこのテンプレー
トパターンが形成されたテンプレートを用いてインプリント法により基板上に形成したレ
ジストパターンとのパターン変動量を考慮して、レジストターゲットサンプルパターンか
らテンプレートターゲットサンプルパターンを生成する。
続いて、図5ステップ4(S4)に示すように、テンプレートターゲットサンプルパター
ンから描画サンプルパターンを生成する。図3(S4)を用いて説明した描画パターンの
生成方法と同様の方法により、描画サンプルパターンを生成する。つまり、描画パターン
と描画パターンに基づいてテンプレートに形成したテンプレートパターンとのパターン変
動量を考慮して描画サンプルパターンを生成する。
続いて、図5ステップ5(S5)に示すように、描画サンプルパターンに基づいてサンプ
ルテンプレートを製造する。図1を用いて説明したマスターテンプレートあるいはコピー
テンプレートの製造方法と同様の方法により、描画サンプルパターンに基づきサンプルテ
ンプレートを製造する。
続いて、図5ステップ6(S6)に示すように、サンプルテンプレートを用いたインプリ
ント法により、デバイス基板上にサンプルパターンを形成する。図2を用いて説明した基
板上パターンの形成方法と同様の方法により、インプリント法を用いて基板上にサンプル
パターンを形成する。
なお、図5のS5、S6に示したサンプルテンプレートの製造工程及び基板上サンプルパ
ターンの形成工程では、製造プロセスを実際に実施する例を説明したが、これらプロセス
をシミュレートしたシミュレーションを用いてサンプルテンプレート及び基板上サンプル
パターンを予測して求めることもできる。
続いて、図5ステップ7(S7)に示したように、実験又はシミュレーションにより得ら
れた基板上のサンプルパターンのうち危険箇所を抽出する。危険箇所は、基板上サンプル
パターンのオープン不良箇所、ショート不良箇所、及び寸法、密度、間隔及び形状の少な
くとも一つが所望の条件を満たさない箇所をいう。また、基板上サンプルパターンによっ
て構成されるデバイスの特性が所望の条件を満たさなくなる場合の、デバイス特性不良原
因となる基板上サンプルパターン箇所を危険箇所とすることもできる。さらには、プロセ
スマージンが所望の条件を満たさないサンプルパターン箇所を危険箇所とすることもでき
る。
続いて、図5ステップ8(S8)に示したように、危険箇所に対応する設計サンプルパタ
ーン箇所を危険パターン箇所として抽出する。危険箇所に対応する設計サンプルパターン
箇所は、危険箇所と判断された基板上のサンプルパターン箇所を形成する際の元となる設
計サンプルパターン箇所をいう。
最後に、図5ステップ9(S9)に示すように、危険パターン箇所の特徴量を抽出する。
すなわち、危険パターン箇所のパターン形状、寸法、密度、周囲長、パターン輪郭からの
距離及び隣接パターンとの間隔の少なくとも一つの特徴量を抽出する。さらに、抽出した
危険パターン箇所の特徴量をデータベース化、テーブル化、さらには関数化することがで
きる。関数化とは、危険パターン箇所となる場合の設計パターンの特徴量について複数の
サンプルを取得し、取得したサンプルを近似した一定の関数によって危険パターン箇所と
なるか否かを表現することである。なお、関数化する場合は、複数の特徴量種を用いて危
険性を表現する関数を作成することができる。例えば、特徴量のうちパターン寸法及び隣
接パターンとの間隔を組み合わせた指標を用いて危険パターン箇所を表現する関数を作成
することができる。
また、パターン危険箇所の特性(すなわち、ショート不良やオープン不良といった危険性
の種類)と特徴量を対応付けてデータベース化等を行うことが好ましい。
図6を参照して、設計サンプルパターンの危険パターン箇所の特徴量を抽出する方法を説
明する。図6は、設計サンプルパターンの危険パターン箇所の特徴量を抽出する方法を説
明する説明図である。
まず、図6に示したように、設計サンプルパターン600をメッシュ状に区画し、メッシ
ュ601毎に特徴量を算出する。図6(a)では、メッシュ601内のパターン密度(被
服率)を特徴量として算出し、図6(b)では、メッシュ601内のパターンの周囲長の
合計を特徴量として算出している。一方で、設計サンプルパターン600の危険パターン
箇所を抽出し、危険パターン箇所がどのメッシュ601内のパターンに存在するかを判断
する。図6では、黒線枠で囲われたメッシュ601内に危険パターン箇所が存在している
ことを示している。さらに、危険パターン箇所とその危険パターン箇所が含まれるメッシ
ュの特徴量を対応付けることにより、設計サンプルパターン600の危険パターン箇所の
特徴量を求めることができる。図6(a)では、所定のパターン密度以上の設計サンプル
パターン領域を危険パターン箇所として判断し、図6(b)では、所定のパターン周囲長
以上の設計サンプルパターン領域を危険パターン箇所として判断している。
以上のように、本実施形態にかかるパターン検証方法では、設計パターンを検証する際に
、設計パターンがどのような特徴量を有するときに危険パターンとなるかを基に検証する
ことができる。すなわち、インプリント法を用いてデバイス基板上にパターンを形成する
際、設計パターンの特徴量と危険パターンの特徴量とを照らし合わせることにより、設計
パターンの良否を容易かつ迅速に検証することができる。
また、この危険パターンの特徴量は、インプリント法に基づきデバイス基板上にパターン
を形成する場合における各種プロセスによる基板上パターンの変動を考慮して、算出され
ている。したがって、本実施形態に係るパターン検証方法により検証されたパターンに基
づきデバイスを製造することにより、デバイス基板上に所望のパターンを形成することが
できる。
(実施形態2)
図7を参照して、実施形態2に係るパターン検証方法を説明する。図7は、本実施形態に
係るパターン検証方法を説明するフローチャートである。本実施形態に係るパターン検証
方法は、レジストターゲットパターンを生成し、レジストターゲットパターンから被検証
パターンを抽出し、必要に応じて補正する点で実施形態1に係るパターン検証方法(図4
参照)と異なるが、その他のフローはほぼ同様であるため詳細な説明を省略する。
まず、図7ステップ1(S1)に示すように、デバイス基板上に形成する被加工パターン
の設計パターンを生成する。
続いて、図7ステップ2(S2)に示すように、設計パターンに基づいてレジストターゲ
ットパターンを生成する。図3(S2)を用いて説明した方法と同様の方法により、レジ
ストターゲットパターンを生成する。つまり、レジストパターンとレジストパターンをマ
スクにエッチングした後のパターンとのパターン変動量を考慮してレジストターゲットパ
ターンを生成する。
続いて、図7ステップ3(S3)に示すように、レジストターゲットパターンから被検証
パターンを抽出する。被検証パターンは、レジストターゲットパターン中で所定条件を満
たすパターンである。ここで、所定条件は任意に設定することができるが、例えば、パタ
ーン密度や周囲長が所定値よりも小さい又は大きいことを条件にすることができる。
続いて、図7ステップ4(S4)に示すように、抽出した被検証パターンの危険性を検証
する。実施形態1と同様、予め用意した危険パターンの特徴量と被検証オパターンの特徴
量を照らし合わせて被検証パターンが危険パターンの特徴量を有するか否かを判断し、被
検証パターンが危険パターンであるか否かを検証する。すなわち、被検証パターンが危険
パターンの特徴量を有する場合は、被検証パターンが危険パターンであると判断する。
検証の結果、被検証パターンが危険パターンであるとの検証結果が得られた場合、図7ス
テップ5(S5)に示したように、被検証パターンであるレジストターゲットパターンを
補正する。続いて、補正したレジストターゲットパターンを用いて再度レジストターゲッ
トパターンを生成し(S2)、補正したレジストターゲットパターンを被検証パターンと
して抽出し(S3)、被検証パターンの検証ステップ(S4)を繰り返す。この補正と検
証の繰り返しは、被検証パターンの検証(S4)において、被検証パターンが危険パター
ンではないと判断されるまで実行する。被検証パターンの補正方法は、実施形態1で説明
した被検証パターンの補正方法と同様の方法を利用できる。
図7ステップ6(S6)に示すように、被検証パターンの危険性検証の結果、被検証パタ
ーンが危険パターンではないと判断された場合には、被検証パターンをデバイス製造用の
レジストターゲットパターンとして採用する。以後、このレジストターゲットパターンに
基づいて、デバイスを製造することができる。例えば、レジストターゲットパターンに対
応するレジストパターンを半導体基板上に形成し、レジストパターンをマスクに基板をエ
ッチング加工することにより、半導体装置を製造することができる。
次に、図8を参照して、図7ステップ4で示した被検証パターンの検証ステップで参照さ
れる危険パターンの特徴量の取得方法について説明する。本実施形態に係る危険パターン
の特徴量の抽出方法は、レジストターゲットパターンから危険パターンを抽出する点で実
施形態1に係る危険パターンの特徴量の抽出方法と異なるが、その他の工程はほぼ同様で
あるので、詳細説明を省略する。
まず、図8ステップ1(S1)に示すように、レジストターゲットのサンプルパターンを
生成する。続いて、図8ステップ2(S2)に示すように、レジストターゲットサンプル
パターンに基づき、テンプレートターゲットサンプルパターンを生成する。続いて、図8
ステップ3(S3)に示すように、テンプレートターゲットサンプルパターンから描画サ
ンプルパターンを生成する。続いて、図8ステップ4(S4)に示すように、描画サンプ
ルパターンに基づいてサンプルテンプレートを製造する。続いて、図8ステップ5(S5
)に示すように、サンプルテンプレートを用いたインプリント法により、デバイス基板上
にサンプルパターンを形成する。
なお、図8のS4、S5に示したサンプルテンプレートの製造工程及び基板上サンプルパ
ターンの形成工程では、製造プロセスを実際に実施する例を説明したが、これらプロセス
をシミュレートしたシミュレーションを用いてサンプルテンプレート及び基板上サンプル
パターンを予測して求めることもできる。
続いて、図8ステップ6(S6)に示したように、実験又はシミュレーションにより得ら
れた基板上のサンプルパターンの中から危険箇所を抽出する。
続いて、図8ステップ7(S7)に示したように、危険箇所に対応するレジストターゲッ
トサンプルパターン箇所を危険パターン箇所として抽出する。危険箇所に対応するレジス
トターゲットサンプルパターン箇所は、危険箇所と判断された基板上のサンプルパターン
箇所をエッチング処理により形成する際のマスクとなるレジストパターン箇所のターゲッ
トパターン箇所をいう。
最後に、図8ステップ8(S8)に示すように、危険パターン箇所の特徴量を抽出する。
すなわち、危険パターン箇所のパターン形状、寸法、密度、周囲長、パターン輪郭からの
距離、隣接パターンとの間隔及びパターン深さの少なくとも一つを特徴量として抽出する
以上のように、本実施形態にかかるパターン検証方法では、レジストターゲットパターン
を検証する際に、レジストターゲットパターンがどのような特徴量を有するときに危険パ
ターンとなるかを基に検証することができる。すなわち、インプリント法を用いてデバイ
ス基板上にパターンを形成する際、レジストターゲットパターンの特徴量と危険パターン
の特徴量とを照らし合わせることにより、レジストターゲットパターンの良否を容易かつ
迅速に検証することができる。
また、この危険パターンの特徴量は、インプリント法に基づきデバイス基板上にパターン
を形成する場合における各種プロセスによる基板上パターンの変動を考慮して、算出され
ている。したがって、本実施形態に係るパターン検証方法により検証されたパターンに基
づきデバイスを製造することにより、デバイス基板上に所望のパターンを形成することが
できる。
さらに、本実施形態に係るパターン検証方法では、設計パターンを補正せずにレジストタ
ーゲットパターンのみを補正するため、実施形態1に比較して、より設計者の補正負担を
低減することができる。ただし、より精度の高いレジストターゲットパターンを生成する
ために、図7(S4)の検証工程で被検証パターンに危険パターンが含まれると判断され
た場合に、設計パターンを補正することもできる。この場合、設計パターン補正後に再度
レジストターゲットを生成し、被検証パターンに危険パターンが含まれないと判断される
まで、図7(S1)〜(S4)の工程を繰り返し実施する。
(実施形態3)
図9を参照して、実施形態3に係るパターン検証方法を説明する。図9は、本実施形態に
係るパターン検証方法のフローチャートである。本実施形態に係るパターン検証方法は、
テンプレートターゲットパターンを生成し、テンプレートターゲットパターンを被検証パ
ターンとして抽出し、必要に応じて補正する点で実施形態1に係るパターン検証方法(図
4参照)と異なるが、その他のフローはほぼ同様であるため詳細な説明を省略する。
まず、図9ステップ1(S1)に示すように、デバイス基板上に形成するパターンの設計
パターンを生成する。
続いて、図9ステップ2(S2)に示すように、設計パターンに基づいてレジストターゲ
ットパターンを生成する。図3(S2)を用いて説明した方法と同様の方法により、レジ
ストターゲットパターンを生成する。つまり、レジストパターンとレジストパターンをマ
スクにエッチングした後のパターンとのパターン変動量を考慮してレジストターゲットパ
ターンを生成する。
続いて、図9ステップ3(S3)に示すように、レジストターゲットパターンに基づいて
テンプレートターゲットパターンを生成する。図3(S3)を用いて説明した方法と同様
の方法により、テンプレートターゲットパターンを生成する。つまり、テンプレートパタ
ーンとテンプレートパターンが形成されたテンプレートを用いたインプリント法により基
板上に形成したレジストパターンとのパターン変動量を考慮してテンプレートターゲット
パターンを生成する。
続いて、図9ステップ4(S4)に示すように、テンプレートターゲットパターンから被
検証パターンを抽出する。被検証パターンは、テンプレートターゲットパターンのなかか
ら任意に抽出することができるが、インプリント工程中でレジストからテンプレートを離
型する際に負荷がかかりやすいパターン箇所、例えば、パターン密度や周囲長が所定値よ
りも大きいパターン、すなわちレジストとの接触面積が所定値よりも大きくなるパターン
を抽出することができる。これらの箇所では、離型時にレジストからの影響を大きく受け
るため、パターン欠陥が生じやすくなる。
続いて、図9ステップ5(S5)に示すように、抽出した被検証パターンの危険性を検証
する。実施形態1と同様、被検証パターンが危険パターンであるか否かを判断して検証す
る。
検証の結果、被検証パターンが危険パターンであるとの検証結果が得られた場合、図9ス
テップ6(S6)に示したように、被検証パターンであるテンプレートターゲットパター
ンを補正する。続いて、補正したテンプレートターゲットパターンを用いて再度テンプレ
ートターゲットパターンを生成し(S3)、補正したテンプレートターゲットパターンを
被検証パターンとして抽出し(S4)、被検証パターンの検証ステップ(S5)を繰り返
す。この補正と繰り返しは、被検証パターンの検証(S5)において、被検証パターンが
危険パターンではないと判断されるまで実施する。被検証パターンの補正方法は、実施形
態1で説明した被検証パターンの補正方法と同様の方法を採用できる。
図9ステップ7(S7)に示すように、被検証パターンの危険性検証の結果、被検証パタ
ーンが危険パターンではないと判断された場合には、被検証パターンをデバイス製造用の
テンプレートに形成すべきテンプレートターゲットパターンとして採用する。以後、この
テンプレートターゲットパターンに基づいて、テンプレートを製造後、テンプレートを用
いたインプリント法により半導体装置等のデバイスを製造することができる。
次に、図10を参照して、図9(S5)で示した被検証パターンの検証ステップで参照さ
れる危険パターンの特徴量の取得方法について説明する。本実施形態に係る危険パターン
の特徴量の抽出方法は、テンプレートターゲットパターンから危険パターンを抽出する点
で実施形態1に係る危険パターンの特徴量の抽出方法と異なるが、その他の工程はほぼ同
様であるので、詳細説明を省略する。
まず、図10ステップ1(S1)に示すように、テンプレートターゲットパターンのサン
プルパターンを生成する。続いて、図10ステップ2(S2)に示すように、テンプレー
トターゲットサンプルパターンから描画サンプルパターンを生成する。続いて、図10ス
テップ3(S3)に示すように、描画サンプルパターンに基づいてサンプルテンプレート
を製造する。続いて、図10ステップ4(S4)に示すように、サンプルテンプレートを
用いたインプリント法により、デバイス基板上にサンプルパターンを形成する。なお、図
10のS3、S4に示したサンプルテンプレートの製造工程及び基板上サンプルパターン
の形成工程では、製造プロセスを実際に実施する例を説明したが、これらプロセスをシミ
ュレートしたシミュレーションを用いてサンプルテンプレート及び基板上サンプルパター
ンを予測して求めることもできる。
続いて、図10ステップ5(S5)に示したように、実験又はシミュレーションにより得
られた基板上のサンプルパターンのうち危険箇所を抽出する。
続いて、図10ステップ6(S6)に示したように、危険箇所に対応するテンプレートタ
ーゲットサンプルパターン箇所を危険パターン箇所として抽出する。危険箇所に対応する
テンプレートターゲットサンプルパターン箇所は、危険箇所と判断された基板上のサンプ
ルパターン箇所をテンプレートを用いたインプリント法により形成する際、その危険箇所
に対応するテンプレートパターンのターゲットパターン箇所をいう。
最後に、図10ステップ7(S7)に示すように、危険パターン箇所の特徴量を抽出する
。すなわち、危険パターン箇所のパターン形状、寸法、密度、周囲長、パターン輪郭から
の距離、隣接パターンとの間隔及びパターン深さの少なくとも一つを特徴量として抽出す
る。
以上のように、本実施形態にかかるパターン検証方法では、テンプレートターゲットパタ
ーンを検証する際に、テンプレートターゲットパターンがどのような特徴量を有するとき
に危険パターンとなるかを基に検証することができる。すなわち、インプリント法を用い
てデバイス基板上にパターンを形成する際、テンプレートターゲットパターンの特徴量と
危険パターンの特徴量とを照らし合わせることにより、テンプレートターゲットパターン
の良否を容易かつ迅速に検証することができる。
また、この危険パターンの特徴量は、インプリント法に基づきデバイス基板上にパターン
を形成する場合における各種プロセスによる基板上パターンの変動を考慮して、算出され
ている。したがって、本実施形態に係るパターン検証方法により検証されたパターンに基
づきデバイスを製造することにより、デバイス基板上に所望のパターンを形成することが
できる。
さらに、本実施形態に係るパターン検証方法では、設計パターンを補正せずにテンプレー
トターゲットパターンのみを補正するため、実施形態1に比較して、より設計者の補正負
担を低減することができる。ただし、より精度の高いテンプレートターゲットパターンを
生成するために、図7(S4)の検証工程で被検証パターンに危険パターンが含まれると
判断された場合に、設計パターンやレジストターゲットパターンを補正することもできる
。設計パターンを補正する場合、設計パターン補正後に再度レジストターゲットパターン
及びテンプレートターゲットパターンを生成し、被検証パターンに危険パターンが含まれ
ないと判断されるまで、図9(S1)〜(S5)の工程を繰り返し実施する。レジストタ
ーゲットパターンを補正する場合、レジストターゲットパターン補正後に再度テンプレー
トターゲットパターンを生成し、被検証パターンに危険パターンが含まれないと判断され
るまで、図9(S2)〜(S5)の工程を繰り返し実施する。
(実施形態4)
図11を参照して、実施形態1乃至3に係るパターン検証方法を実施する際に用いられる
パターン検証装置を説明する。図11は、実施形態1乃至3に係るパターン検証方法を実
施する際に用いられるパターン検証装置の構成を示すハードウェア構成図である。
パターン検証装置90は、CPU(Central Processing Unit)91、ROM(Read O
nly Memory)92、RAM(Random Access Memory)93、出力部94、入力部95
を有している。パターン検証装置90では、これらのCPU91、ROM92、RAM9
3、出力部94、入力部95がバスラインを介して接続されている。
CPU91は、コンピュータプログラムであるパターン検証プログラムを用いて被検証パ
ターンが危険パターンであるか否かを検証する。パターン検証は、危険パターンの特徴量
を参照して実施される。
入力部95は、マウスやキーボードを備えて構成され、被検証パターン等が入力される。
入力部95へ入力された情報は、CPU91へ送られる。危険パターンの特徴量は、RO
M92としてパターン検証装置内に記憶されるか又はRAM93内で記憶される。
パターン検証プログラムは、ROM92内に格納されており、バスラインを介してRA
M93へロードされる。図11では、パターン検証プログラムがRAM93へロードされ
た状態を示している。なお、パターン検証プログラムは、装置90に格納される前には、
装置外部の記憶媒体(CD−ROM等)に保存されている。
CPU91はRAM93内にロードされたパターン検証プログラムを実行する。具体的
には、パターン検証装置90では、使用者による入力部95への指示入力に従って、CP
U91がROM92内からパターン検証プログラムを読み出してRAM93内のプログラ
ム格納領域に展開して各種処理を実行する。CPU91は、この各種処理に際して生じる
各種データをRAM93内に形成されるデータ格納領域に一時的に記憶させておく。
出力部94は、パターン検証プログラムによって検証されたパターンを出力する。
以上のような構成を有するパターン検証装置90を用いることで、実施形態1乃至3に
係るパターン検証方法を実施することができる。
100、103、201・・・テンプレート
104、204・・・レジスト
90・・・パターン検証装置

Claims (8)

  1. テンプレートパターンを有するテンプレートを基板上のレジストに転写してレジストパタ
    ーンを形成し、前記レジストパターンをマスクに前記基板を加工して被加工パターンを形
    成するパターン形成方法における、前記被加工パターンの設計パターン、前記レジストパ
    ターンのターゲットパターン及び前記テンプレートパターンのターゲットパターン、のい
    ずれかを被検証パターンとして抽出する工程と、
    前記被検証パターンの特徴量と予め用意した危険パターンの特徴量とを照らし合わせて、
    前記被検証パターンが危険パターンであるか否かを検証する工程と、
    を有することを特徴とするパターン検証方法。
  2. 前記パターンの特徴量は、パターンの形状、寸法、密度、周囲長、隣接パターンとの間隔
    、及びパターンの深さのいずれか一つ以上を含むことを特徴とする請求項1記載のパター
    ン検証方法。
  3. 前記被検証パターンが危険パターンであるか否かを検証する工程は、
    前記被検証パターンの特徴量と、前記危険パターンのパターン形状、寸法、密度、周囲長
    、隣接パターンとの間隔、及びパターンの深さのうちの複数の特徴量を用いて危険性を表
    現した関数とを照らし合わせて、前記被検証パターンが危険パターンであるか否かを検証
    する工程を含むことを特徴とする請求項2記載のパターン検証方法。
  4. 前記危険パターンの特徴量は、
    前記被検証パターンのサンプルパターンを用意し、
    前記サンプルパターンに基づき作成されたサンプルテンプレートを用いてインプリント法
    を実施することで得られる基板上パターンを実験又はシミュレーションにより求め、
    前記基板上パターンの危険箇所を抽出し、
    前記危険箇所に対応するサンプルパターン箇所のパターン特徴量を求める、
    ことによって取得することを特徴とする請求項1又は2記載のパターン検証方法。
  5. テンプレートパターンを有するテンプレートを基板上のレジストに転写してレジストパタ
    ーンを形成し、前記レジストパターンをマスクに前記基板を加工して被加工パターンを形
    成するパターン形成方法における、前記被加工パターンの設計パターン、前記レジストパ
    ターンのターゲットパターン及び前記テンプレートパターンのターゲットパターン、のい
    ずれかを被検証パターンとして抽出する工程と、
    前記被検証パターンの特徴量と予め用意した危険パターンの特徴量とを照らし合わせて、
    前記被検証パターンが危険パターンであるか否かを検証する工程と、
    前記検証の結果、前記被検証パターンが危険パターンでない場合は前記被検証パターンを
    採用し、前記被検証パターンが危険パターンである場合は、前記被検証パターンが危険パ
    ターンとならないように前記被検証パターンを補正し、補正された前記被検証パターンを
    採用する工程と、
    を有することを特徴とするパターン生成方法。
  6. 請求項4記載のパターン生成方法において採用された被検証パターンに基づいてデバイス
    を製造するデバイス製造方法。
  7. テンプレートパターンを有するテンプレートを基板上のレジストに転写してレジストパタ
    ーンを形成し、前記レジストパターンをマスクに前記基板を加工して被加工パターンを形
    成するパターン形成方法における、前記被加工パターンの設計パターン、前記レジストパ
    ターンのターゲットパターン及び前記テンプレートパターンのターゲットパターン、のい
    ずれかを含む被検証パターンの特徴量と予め用意した危険パターンの特徴量とを照らし合
    わせて、前記被検証パターンが危険パターンであるか否かを検証する手順をコンピュータ
    に実行させることを特徴とするパターン検証プログラム。
  8. テンプレートパターンを有するテンプレートを基板上のレジストに転写してレジストパタ
    ーンを形成し、前記レジストパターンをマスクに前記基板を加工して被加工パターンを形
    成するパターン形成方法における、前記被加工パターンの設計パターン、前記レジストパ
    ターンのターゲットパターン及び前記テンプレートパターンのターゲットパターン、のい
    ずれかを含む被検証パターンの特徴量と予め用意した危険パターンの特徴量とを照らし合
    わせて、前記被検証パターンが危険パターンであるか否かを検証することを特徴とするパ
    ターン検証装置。
JP2010027745A 2010-02-10 2010-02-10 パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プログラム及びパターン検証装置 Pending JP2011165950A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010027745A JP2011165950A (ja) 2010-02-10 2010-02-10 パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プログラム及びパターン検証装置
US13/023,332 US20110194751A1 (en) 2010-02-10 2011-02-08 Pattern verification method, pattern generating method, device fabrication method, pattern verification program, and pattern verification system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010027745A JP2011165950A (ja) 2010-02-10 2010-02-10 パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プログラム及びパターン検証装置

Publications (1)

Publication Number Publication Date
JP2011165950A true JP2011165950A (ja) 2011-08-25

Family

ID=44353763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010027745A Pending JP2011165950A (ja) 2010-02-10 2010-02-10 パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プログラム及びパターン検証装置

Country Status (2)

Country Link
US (1) US20110194751A1 (ja)
JP (1) JP2011165950A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037152A (ja) * 2013-08-15 2015-02-23 株式会社東芝 モールド製造方法、モールド製造装置及びパターン形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI526777B (zh) 2012-08-06 2016-03-21 Asml荷蘭公司 用於藉由嵌段共聚物之自我組裝在一基板上提供微影特徵之方法
JP6060796B2 (ja) * 2013-04-22 2017-01-18 大日本印刷株式会社 インプリントモールド及びダミーパターン設計方法
US8972907B1 (en) * 2013-09-10 2015-03-03 Kabushiki Kaisha Toshiba Layout correcting method, recording medium and design layout correcting apparatus
CN104681743B (zh) * 2013-11-29 2017-02-15 清华大学 有机发光二极管的制备方法
KR102850033B1 (ko) * 2019-12-19 2025-08-22 삼성전자주식회사 광학 근접 보상 검증 방법 및 이를 포함하는 반도체 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004012779A (ja) * 2002-06-06 2004-01-15 Sony Corp マスクの検査方法およびマスク欠陥検査装置
JP2004085864A (ja) * 2002-08-27 2004-03-18 Sanyo Electric Co Ltd 半導体装置の製造方法およびそれに用いるフォトマスクの製造方法
JP2005301156A (ja) * 2004-04-15 2005-10-27 Sony Corp マスク欠陥検査方法、マスク欠陥検査装置、並びにマスク検査基準作成方法
JP2007210191A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd モールドの欠陥修正方法及びモールド
JP2008098588A (ja) * 2006-10-16 2008-04-24 Elpida Memory Inc 半導体装置のレイアウト設計・検証におけるホットスポット抽出方法
JP2008198746A (ja) * 2007-02-09 2008-08-28 Toppan Printing Co Ltd インプリントモールド、これを用いたインプリント評価装置、レジストパターン形成方法及びインプリントモールドの製造方法
JP2009282319A (ja) * 2008-05-22 2009-12-03 Toshiba Corp パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法
JP2010039382A (ja) * 2008-08-07 2010-02-18 Toshiba Corp 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法
JP2010177374A (ja) * 2009-01-28 2010-08-12 Toshiba Corp パターン検証方法および半導体装置の製造方法
JP2011124389A (ja) * 2009-12-10 2011-06-23 Toshiba Corp パターン作成方法、プロセス決定方法およびデバイス製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004012779A (ja) * 2002-06-06 2004-01-15 Sony Corp マスクの検査方法およびマスク欠陥検査装置
JP2004085864A (ja) * 2002-08-27 2004-03-18 Sanyo Electric Co Ltd 半導体装置の製造方法およびそれに用いるフォトマスクの製造方法
JP2005301156A (ja) * 2004-04-15 2005-10-27 Sony Corp マスク欠陥検査方法、マスク欠陥検査装置、並びにマスク検査基準作成方法
JP2007210191A (ja) * 2006-02-09 2007-08-23 Toppan Printing Co Ltd モールドの欠陥修正方法及びモールド
JP2008098588A (ja) * 2006-10-16 2008-04-24 Elpida Memory Inc 半導体装置のレイアウト設計・検証におけるホットスポット抽出方法
JP2008198746A (ja) * 2007-02-09 2008-08-28 Toppan Printing Co Ltd インプリントモールド、これを用いたインプリント評価装置、レジストパターン形成方法及びインプリントモールドの製造方法
JP2009282319A (ja) * 2008-05-22 2009-12-03 Toshiba Corp パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法
JP2010039382A (ja) * 2008-08-07 2010-02-18 Toshiba Corp 評価パターン作成方法、評価パターン作成プログラムおよびパターン検証方法
JP2010177374A (ja) * 2009-01-28 2010-08-12 Toshiba Corp パターン検証方法および半導体装置の製造方法
JP2011124389A (ja) * 2009-12-10 2011-06-23 Toshiba Corp パターン作成方法、プロセス決定方法およびデバイス製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015037152A (ja) * 2013-08-15 2015-02-23 株式会社東芝 モールド製造方法、モールド製造装置及びパターン形成方法

Also Published As

Publication number Publication date
US20110194751A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
US7475383B2 (en) Method of fabricating photo mask
US8307310B2 (en) Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method
TWI594067B (zh) 在半導體製程的晶片設計佈局中發現未知問題圖案的系統與方法
JP4282051B2 (ja) 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
US9389513B2 (en) Method of forming pattern, system for calculating resist coating distribution and program for calculating the same
JP2011165950A (ja) パターン検証方法、パターン生成方法、デバイス製造方法、パターン検証プログラム及びパターン検証装置
US9208275B2 (en) Methods for fabricating integrated circuits including generating photomasks for directed self-assembly
JP2011124389A (ja) パターン作成方法、プロセス決定方法およびデバイス製造方法
US20110057333A1 (en) Method for the real-time monitoring of integrated circuit manufacture through localized monitoring structures in opc model space
CN102385242A (zh) 掩膜版制作方法及系统
JP5289006B2 (ja) パターン形成方法およびプログラム
JP5395340B2 (ja) プロセスモデル作成方法、プロセスモデル作成プログラム及びパターン補正方法
WO2008135810A2 (en) Method and apparatus for designing an integrated circuit
US20120227017A1 (en) Multifeature test pattern for optical proximity correction model verification
JP4621485B2 (ja) パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
KR101033225B1 (ko) 패턴 레이아웃을 광근접효과보정하는 방법
JP4333799B2 (ja) 半導体集積回路の設計方法、半導体集積回路の設計装置、記録媒体、およびマスク製造方法
US7732108B2 (en) Method for OPC model generation
US9885949B2 (en) Method for designing a lithographic mask
US9165095B2 (en) Target point generation for optical proximity correction
US20090239177A1 (en) Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program
JP2008235553A (ja) パターン作成方法、パターン検証方法およびプログラム
US8336004B2 (en) Dimension assurance of mask using plurality of types of pattern ambient environment
JP2008098588A (ja) 半導体装置のレイアウト設計・検証におけるホットスポット抽出方法
CN118898090A (zh) 用于dsa工艺生成先导图形opc图形库的方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140613