JP2011160570A - スイッチング制御装置 - Google Patents

Abstract

【課題】昇圧コンバータＣＶと、昇圧コンバータＣＶの出力する直流電力を交流電力に変換して第１モータジェネレータ１０ａおよび第２モータジェネレータ１０ｂに出力するインバータＩＶ１，ＩＶ２とを操作するものにあって、スイッチング状態の切り替えに伴うサージが大きくなりやすいこと。
【解決手段】ＰＷＭ信号発生装置２０は、昇圧コンバータＣＶの操作信号Ｃｐｉ，Ｃｎｉを同時スイッチング抑制装置３０に出力する。３相ＰＷＭ信号発生装置２２，２４は、インバータＩＶ１、ＩＶ２の操作信号Ｕｐｉ，Ｕｎｉ，Ｖｐｉ，Ｖｎｉ，Ｗｐｉ，Ｗｎｉを同時スイッチング抑制装置３０に出力する。同時スイッチング抑制装置３０では、昇圧コンバータＣＶのスイッチング状態の切り替えタイミングとインバータＩＶ１、ＩＶ２のスイッチング状態の切り替えタイミングとが重ならないように入力信号を補正する。
【選択図】 図１

Description

本発明は、昇圧コンバータと、該昇圧コンバータの出力する直流電力を交流電力に変換して回転機に出力する直流交流変換回路とを操作するスイッチング制御装置に関する。

電気自動車やハイブリッド自動車等に搭載される主機として、一般に３相回転機が用いられている。３相回転機への電力供給は、高電圧バッテリから供給される直流電力を交流電力に変換するインバータを介して行われるのが一般的である。ここで、インバータのスイッチング素子のスイッチング状態が切り替えられると、サージ電圧が発生する。このサージ電圧は、インバータの入力電圧に重畳され、オフ状態とされるスイッチング素子の入力端子および出力端子間に印加される。このため、インバータの入力電圧とサージ電圧との和がスイッチング素子の耐圧を超えることがないように、スイッチング状態の切替速度が調節されている。これは、サージの大きさが電流の変化速度と正の相関を有するものであることに鑑みたものである。ただし、スイッチング速度を遅くすることでサージを小さくすることはできるものの、スイッチング損失が増大するため、エネルギ利用効率が低下する。

そこで従来、例えば下記特許文献１に見られるように、インバータのスイッチング素子のスイッチング状態の切り替え指令タイミングが重なる場合、指令タイミングの遅延処理を行なうことで、スイッチング状態の切り替えタイミングの重なりを回避する技術も提案されている。

国際公開第２００５／０８１３８９号

ところで、近年、インバータの出力電圧を上昇させるべく、高電圧バッテリの電圧を昇圧コンバータによって昇圧してインバータに入力することも実用化されている。しかし、昇圧コンバータを採用する場合、そのスイッチング状態の切り替えタイミングとインバータのスイッチング状態の切り替えタイミングとが重なることでサージが増大する問題が生じる。

本発明は、上記課題を解決するためになされたものであり、その目的は、昇圧コンバータと、該昇圧コンバータの出力する直流電力を交流電力に変換して回転機に出力する直流交流変換回路とを操作するものにあって、スイッチング状態の切り替えに伴うサージをより好適に低減することのできるスイッチング制御装置を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

請求項１記載の発明は、昇圧コンバータと、該昇圧コンバータの出力する直流電力を交流電力に変換して回転機に出力する直流交流変換回路とを操作するスイッチング制御装置において、前記昇圧コンバータのスイッチング素子のスイッチング状態の切替指令に同期して所定期間にわたって前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止する変換回路用禁止手段を備えることを特徴とする。

上記発明では、変換回路用禁止手段を備えることで、直流交流変換回路のスイッチング状態の切り替えと、昇圧コンバータのスイッチング状態の切り替えとが重なることを好適に回避することができる。

請求項２記載の発明は、請求項１記載の発明において、前記直流交流変換回路は、回転機の各端子のそれぞれを前記昇圧コンバータの正極側出力端子および負極側出力端子のそれぞれに接続する高電位側スイッチング素子および低電位側スイッチング素子の直列接続体であって且つ、スイッチング状態の切替指令タイミングが互いに相違しうる複数の直列接続体を備え、前記複数の直列接続体のスイッチング状態の切替指令タイミング同士の重なりを許容することを特徴とする。

昇圧コンバータは、直流交流変換回路の直列接続体を介して回転機に出力される電流の総量を出力するため、直流交流変換回路の１の直列接続体を流れる電流よりも大きな電流を流す。したがって、昇圧コンバータと直流交流変換回路とでスイッチング状態の切替速度に大きな差がないなら、スイッチング状態の切り替えに伴う電流の変化速度は昇圧コンバータの方が直流交流変換回路よりも大きくなる。このため、昇圧コンバータのスイッチング状態の切り替えに伴うサージが最も大きくなる傾向がある。上記発明では、この点に着目し、昇圧コンバータのスイッチング状態の切り替えと直流交流変換回路のスイッチング状態の切り替えとの重複を回避する一方、直流交流変換回路内でのスイッチング状態の切り替えタイミング同士の重なりについてはこれを許容する。これにより、スイッチング状態の切り替えタイミング同士の重なりの禁止の影響を極力抑制することとサージの増大を抑制することとの好適な両立を図ることができる。

請求項３記載の発明は、請求項１または２記載の発明において、前記変換回路用禁止手段は、前記昇圧コンバータのスイッチング素子にスイッチング状態の切替指令を出力するに先立ち、該出力のタイミングを中間に含む所定期間にわたって前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止すべく、前記禁止する処理を開始することを特徴とする。

上記発明では、昇圧コンバータへのスイッチング状態の切替指令の出力タイミングよりも前から直流交流変換回路へのスイッチング状態の切替指令の出力を禁止するため、昇圧コンバータのスイッチング状態の切り替えを禁止することなく、昇圧コンバータと直流交流変換回路とのスイッチング状態の切り替えが重なることを回避することができる。

請求項４記載の発明は、請求項３記載の発明において、前記昇圧コンバータのスイッチング素子の操作信号を入力する手段と、該入力される操作信号を所定時間遅延させて前記スイッチング素子に出力する出力手段とを備え、前記変換回路用禁止手段は、前記出力手段から出力される操作信号による前記スイッチング状態の切替指令の出力タイミングを間に含む所定期間にわたって前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止することを特徴とする。

上記発明では、操作信号を遅延させることで、スイッチング状態の切替指令の出力タイミングを中間に含む所定期間にわたって禁止する処理を行なうことができる。

請求項５記載の発明は、請求項３記載の発明において、前記昇圧コンバータは、そのスイッチング素子のオン・オフの一周期に対するオン時間の比率である時比率が操作されることで出力電圧が制御されるものであり、前記時比率に関する情報を取得する手段を更に備え、前記変換回路用禁止手段は、前記取得された情報と前記オン・オフの周波数情報とに基づき前記昇圧コンバータのスイッチング素子へのスイッチング状態の切替指令の出力タイミングを予測することで該タイミングを間に含む所定期間にわたって前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止することを特徴とする。

昇圧コンバータのスイッチング状態の切替指令の出力タイミングは、時比率情報とスイッチング周波数情報とによって定まる。上記発明では、この点に鑑み、スイッチング状態の切替指令の出力タイミングを予測することで、スイッチング状態の切替指令の出力タイミングを中間に含む所定期間にわたって上記禁止する処理を行なうことができる。

請求項６記載の発明は、請求項３〜５のいずれか１項に記載の発明において、前記昇圧コンバータは、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備えて構成され、前記昇圧コンバータおよび前記直流交流変換回路は、１の直列接続体を構成する高電位側のスイッチング素子および低電位側のスイッチング素子が交互にオン・オフされるものであり、前記中間に含む所定期間は、前記昇圧コンバータのスイッチング素子にオフ状態への切替指令を出力するタイミングを中間に含む所定期間であり、前記変換回路用禁止手段は、前記中間に含む所定期間の前および後の少なくとも一方において前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止する期間を更に設けることを特徴とする。

上記発明では、１の直列接続体を構成する高電位側のスイッチング素子および低電位側のスイッチング素子が交互にオン・オフされるため、昇圧コンバータと直流交流変換回路とのスイッチング状態の重なりは、次の４つのパターンが考えられる。
ａ．昇圧コンバータのオフ状態への切り替えと直流交流変換回路のオン状態への切り替え
ｂ．昇圧コンバータのオフ状態への切り替えと直流交流変換回路のオフ状態への切り替え
ｃ．昇圧コンバータのオン状態への切り替えと直流交流変換回路のオン状態への切り替え
ｄ．昇圧コンバータのオン状態への切り替えと直流交流変換回路のオフ状態への切り替え
ここで、上記ａの事象や、上記ｄの事象を回避するように上記所定期間を設定すると、所定期間が過度に長くなるおそれがある。この点、上記発明では、所定期間とは別に禁止する期間を設けることで、上記事象を回避しつつも、禁止される合計時間を極力短くすることができる。

請求項７記載の発明は、請求項１または２記載の発明において、前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力タイミングから所定期間にわたって前記昇圧コンバータのスイッチング素子へのスイッチング状態の切替指令の出力を禁止するコンバータ用禁止手段を更に備えることを特徴とする。

上記発明では、変換回路用禁止手段とコンバータ用禁止手段との協働によって、直流交流変換回路のスイッチング状態の切り替えと昇圧コンバータのスイッチング状態の切り替えとの重なりを確実に回避することができる。

請求項８記載の発明は、請求項１〜７のいずれか１項に記載の発明において、前記禁止手段によってスイッチング状態の切替指令の出力が禁止される場合、当該切替指令の出力タイミングを前記禁止される１の期間の終了タイミングに補正する補正手段を更に備えることを特徴とする。

上記発明では、禁止された切替指令の出力が、禁止の解除後に実際になされるまでに要する時間を極力短くすることができる。

請求項９記載の発明は、請求項１〜８のいずれか１項に記載の発明において、前記禁止手段は、前記昇圧コンバータの出力電圧が所定電圧以上であることを条件に前記スイッチング状態の切替指令の出力を禁止する処理を行なうことを特徴とする。

スイッチング素子の入力端子および出力端子間に印加される電圧は、直流交流変換回路の入力電圧（昇圧コンバータの出力電圧）と、サージ電圧との和となる。このため、サージがある程度大きくても、昇圧コンバータの出力電圧が低い場合には、スイッチング素子の入力端子および出力端子間に印加される電圧は大きくならない。上記発明では、この点に鑑み、禁止手段による禁止処理を制限することで、スイッチング制御を極力妨げないようにすることができる。

請求項１０記載の発明は、請求項１〜９のいずれか１項に記載の発明において、前記スイッチング素子の温度に関する信号を入力する手段を更に備え、前記禁止手段は、前記温度に応じて前記スイッチング状態の切替指令の出力を禁止する時間の長さを可変設定することを特徴とする。

スイッチング素子の耐圧は、温度に依存する。上記発明では、この点に鑑み、禁止する時間の長さを温度に応じて可変設定することで、スイッチング制御を極力妨げないようにすることができる。

請求項１１記載の発明は、請求項１〜１０のいずれか１項に記載の発明において、前記直流交流変換回路は、回転機の各端子のそれぞれを前記昇圧コンバータの正極側出力端子および負極側出力端子のそれぞれに接続する高電位側スイッチング素子および低電位側スイッチング素子の直列接続体であって且つ、スイッチング状態の切替指令の出力タイミングが互いに相違しうる複数の直列接続体を備え、前記直流交流変換回路のスイッチング素子は、電圧制御形のスイッチング素子であって且つ、その導通制御端子は、オン状態への切替指令およびオフ状態への切替指令に応じて充放電されるものであり、該充放電の速度は、スイッチング状態の切替指令の出力タイミングが互いに相違しうる直列接続体間で互いに相違するように設定されていることを特徴とする。

変換回路用禁止手段による禁止処理がなされることで、直流交流変換回路において、スイッチング状態の切替指令の出力タイミングが互いに相違すべき直列接続体のスイッチング状態の切替指令の出力タイミングが同一タイミングに補正されるおそれがある。この点、上記発明では、充放電速度を相違させることで、スイッチング状態の切替指令の出力タイミングが一致した場合であっても実際に電流量が変化するタイミングを互いにずらすことが可能となる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかる同時スイッチング抑制処理を例示するタイムチャート。 同実施形態にかかる同時スイッチング抑制処理の手順を示す流れ図。 同実施形態にかかる同時スイッチング抑制処理の手順を示す流れ図。 第２の実施形態にかかる同時スイッチング抑制処理を例示するタイムチャート。 同実施形態にかかる同時スイッチング抑制処理の手順を示す流れ図。 第３の実施形態にかかるシステム構成図。 相補信号の設定手法を示すタイムチャート。 第４の実施形態にかかる同時スイッチング抑制処理を例示するタイムチャート。 第５の実施形態にかかる同時スイッチング禁止処理の実行の有無の判断処理の手順を示す流れ図。 第６の実施形態にかかる遮蔽期間の設定処理の手順を示す流れ図。 第７の実施形態にかかるゲート抵抗の調整手法を示す図。

（第１の実施形態）
以下、本発明にかかるスイッチング制御装置をハイブリッド車に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステム構成を示す。図示される第１モータジェネレータ１０ａおよび第２モータジェネレータ１０ｂは、車載主機としての回転機である。第１モータジェネレータ１０ａおよび第２モータジェネレータ１０ｂはそれぞれ、インバータＩＶ１，ＩＶ２を介して、高電圧バッテリ１２の端子電圧を昇圧して出力する昇圧コンバータＣＶに接続されている。ここで、第１モータジェネレータ１０ａ、第２モータジェネレータ１０ｂ、インバータＩＶ１，ＩＶ２、昇圧コンバータＣＶおよび高電圧バッテリ１２は、車載低電圧システムから絶縁された車載高電圧システムを構成するものである。

上記インバータＩＶ１は、パワースイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、パワースイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、パワースイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備え、これらの接続点がそれぞれ第１モータジェネレータ１０ａのＵ相，Ｖ相，Ｗ相に接続されるものである。また、インバータＩＶ２は、パワースイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、パワースイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、パワースイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備え、これらの接続点がそれぞれ第２モータジェネレータ１０ｂのＵ相，Ｖ相，Ｗ相に接続されるものである。昇圧コンバータＣＶは、パワースイッチング素子Ｓｃｐ、Ｓｃｎの直列接続体と、この直列接続体に並列接続されたコンデンサＣと、直列接続体の接続点と高電圧バッテリ１２の正極との間に接続されるリアクトルＬとを備えている。

なお、インバータＩＶ１，ＩＶ２のパワースイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎや昇圧コンバータＣＶのパワースイッチング素子Ｓｃｐ，Ｓｃｎは、いずれも絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）によって構成されている。

ＰＷＭ信号発生装置２０は、昇圧コンバータＣＶの出力電圧を制御すべく、パワースイッチング素子Ｓｃｐ，Ｓｃｎの操作信号Ｃｐｉ，Ｃｎｉを生成して出力する。詳しくは、昇圧コンバータＣＶの出力電圧を制御すべく、パワースイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフ操作の一周期に対するオン時間の比率（時比率）を操作する。

３相ＰＷＭ信号発生装置２２は、第１モータジェネレータ１０ａの制御量を制御すべく、インバータＩＶ１のパワースイッチング素子Ｓｃｐ，Ｓｃｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎの操作信号Ｕｐｉ，Ｕｎｉ，Ｖｐｉ，Ｖｎｉ,Ｗｐｉ，Ｗｎｉを生成して出力する。これにより、例えば第１モータジェネレータ１０ａに擬似正弦波形状の電圧や矩形波形状の電圧を印加すべく、インバータＩＶ１が操作される。３相ＰＷＭ信号発生装置２４は、第２モータジェネレータ１０ｂの制御量を制御すべく、インバータＩＶ１のパワースイッチング素子Ｓｃｐ，Ｓｃｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎの操作信号Ｕｐｉ，Ｕｎｉ，Ｖｐｉ，Ｖｎｉ,Ｗｐｉ，Ｗｎｉを生成して出力する。これにより、例えば第２モータジェネレータ１０ｂに擬似正弦波形状の電圧や矩形波形状の電圧を印加すべく、インバータＩＶ１が操作される。なお、これらＰＷＭ信号発生装置２０、３相ＰＷＭ信号発生装置２２、３相ＰＷＭ信号発生装置２４は、車載高電圧システムから絶縁された低電圧システムを構成するものとしてもよい。

同時スイッチング抑制装置３０は、ＰＷＭ信号発生装置２０、３相ＰＷＭ信号発生装置２２、３相ＰＷＭ信号発生装置２４の出力する操作信号を入力信号とし、これを適宜補正して昇圧コンバータＣＶやインバータＩＶ１，ＩＶ２に出力する。ここで、ＰＷＭ信号発生装置２０の出力する操作信号Ｃｐｉ，Ｃｐｎは、同時スイッチング抑制装置３０によって補正されることで、操作信号Ｃｐｏ，Ｃｎｏとなり、ドライブユニットＤＵを介してパワースイッチング素子Ｓｃｐ，ＳｃｎのＩＧＢＴに出力される。また、３相ＰＷＭ信号発生装置２２の出力する操作信号Ｕｐｉ，Ｕｎｉ，Ｖｐｉ，Ｖｎｉ,Ｗｐｉ，Ｗｎｉは、操作信号Ｕｐｏ，Ｕｎｏ，Ｖｐｏ，Ｖｎｏ,Ｗｐｏ，Ｗｎｏとなり、ドライブユニットＤＵを介してインバータＩＶ１の各パワースイッチング素子に出力される。また、３相ＰＷＭ信号発生装置２４の出力する操作信号Ｕｐｉ，Ｕｎｉ，Ｖｐｉ，Ｖｎｉ,Ｗｐｉ，Ｗｎｉは、操作信号Ｕｐｏ，Ｕｎｏ，Ｖｐｏ，Ｖｎｏ,Ｗｐｏ，Ｗｎｏとなり、ドライブユニットＤＵを介してインバータＩＶ２の各パワースイッチング素子に出力される。

ちなみに、昇圧コンバータＣＶのドライブユニットＤＵと、インバータＩＶ１，ＩＶ２のドライブユニットＤＵとは、互いにパワースイッチング素子のゲート充放電速度が同一となるように設定されている。

図２に、本実施形態にかかる同時スイッチング抑制装置３０の処理を示す。詳しくは、図２（ａ）は、昇圧コンバータＣＶのパワースイッチング素子Ｓｃｐの操作信号ＣＰｉの推移を示し、図２（ｂ）は、インバータＩＶ１（ＩＶ２）のＵ相のパワースイッチング素子Ｓｕｐの操作信号Ｕｐｉの推移を示し、図２（ｃ）は、インバータＩＶ１（ＩＶ２）のＶ相のパワースイッチング素子Ｓｖｐの操作信号Ｖｐｉの推移を示し、図２（ｄ）は、インバータＩＶ１（ＩＶ２）のＷ相のパワースイッチング素子Ｓｗｐの操作信号Ｗｐｉの推移を示す。また、図２（ｅ）は、インバータＩＶ１、ＩＶ２のスイッチング状態の切り替えを禁止する期間（インバータ遮蔽期間）を示し、図２（ｆ）は、昇圧コンバータＣＶのスイッチング状態の切り替えを禁止する期間（コンバータ遮蔽期間）を示す。さらに、図２（ｇ）は、昇圧コンバータＣＶのパワースイッチング素子Ｓｃｐの操作信号Ｃｐｏの推移を示し、図２（ｈ）は、インバータＩＶ１（ＩＶ２）のＵ相のパワースイッチング素子Ｓｕｐの操作信号Ｕｐｏの推移を示し、図２（ｉ）は、インバータＩＶ１（ＩＶ２）のＶ相のパワースイッチング素子Ｓｖｐの操作信号Ｖｐｏの推移を示し、図２（ｊ）は、インバータＩＶ１（ＩＶ２）のＷ相のパワースイッチング素子Ｓｗｐの操作信号Ｗｐｏの推移を示す。

図示されるように、同時スイッチング抑制装置３０に入力される昇圧コンバータＣＶの操作信号Ｃｐｉがスイッチング状態の切替指令を示す場合（時刻ｔ１）、同時スイッチング抑制装置３０から出力される操作信号Ｃｐｏもスイッチング状態の切替指令を示すものとなり、この切替指令タイミングから所定時間Ｔ１に渡ってインバータ遮蔽期間が設定される。このため、このインバータ遮蔽期間中にインバータの操作信号Ｕｐｉがスイッチング状態の切替指令を示す場合、同時スイッチング抑制装置３０の出力する操作信号Ｕｐｏがスイッチング状態の切替指令を示すタイミングは、インバータ遮蔽期間の終了時点に補正される。

一方、操作信号Ｕｐｏがスイッチング状態の切替指令を示すことで、この切り替え指令タイミングから所定時間Ｔ２に渡ってコンバータ遮蔽期間が設定される。ただし、このコンバータ遮蔽期間においては、インバータＩＶ１，ＩＶ２の他のスイッチング素子のスイッチング状態の切替指令の出力は許容される。コンバータ遮蔽期間内に昇圧コンバータの操作信号Ｃｐｉがスイッチング状態の切替指令を示す場合、操作信号Ｃｐｏがスイッチング状態の切替指令を示すタイミングは、コンバータ遮蔽期間の終了時点に補正される。なお、昇圧コンバータＣＶの操作信号Ｃｐｏがスイッチング状態の切替指令を示すことで、インバータ遮蔽期間が上記と同様に設定されることとなる。

図３に本実施形態にかかるインバータ遮蔽期間の設定処理の手順を示す。この処理は、同時スイッチング抑制装置３０によって例えば所定周期で繰り返し実行される。

この一連の処理では、まずステップＳ１０において、インバータ遮蔽期間が設定されている旨を示すインバータ遮蔽フラグがオンであるか否かを判断する。そして、オンでないと判断される場合、ステップＳ１２に移行し、昇圧コンバータＣＶの操作信号Ｃ＃ｏ（＃＝ｐ、ｎ）が論理反転したか否かを判断する。そして、論理反転したと判断される場合、ステップＳ１４においてインバータ遮蔽フラグをオンとする。

上記ステップＳ１０において肯定判断される場合や、ステップＳ１４の処理が完了する場合には、ステップＳ１６に移行する。ステップＳ１６では、タイマＴｃの計時動作を行なう。続くステップＳ１８では、タイマＴｃがインバータ遮蔽期間の長さを示す所定時間Ｔ１以上であるか否かを判断する。そして、所定時間Ｔ１以上である場合、ステップＳ２０において、インバータ遮蔽フラグをオフとするとともに、タイマＴｃをリセットする。

なお、上記ステップＳ２０の処理が完了する場合や、ステップＳ１２、Ｓ１８において否定判断される場合には、この一連の処理を一旦終了する。

図４に本実施形態にかかるコンバータ遮蔽期間の設定処理の手順を示す。この処理は、同時スイッチング抑制装置３０によって例えば所定周期で繰り返し実行される。

この一連の処理では、まずステップＳ３０において、コンバータ遮蔽期間が設定されている旨を示すコンバータ遮蔽フラグがオンであるか否かを判断する。そして、オンでないと判断される場合、ステップＳ３２に移行し、インバータＩＶ１，ＩＶ２の操作信号＊＃ｏ（＊＝Ｕ，Ｖ，Ｗ：＃＝ｐ、ｎ）が論理反転したか否かを判断する。そして、論理反転したと判断される場合、ステップＳ３４においてコンバータ遮蔽フラグをオンとする。

上記ステップＳ３０において肯定判断される場合や、ステップＳ３４の処理が完了する場合には、ステップＳ３６に移行する。ステップＳ３６では、タイマＴｉの計時動作を行なう。続くステップＳ３８では、タイマＴｉがコンバータ遮蔽期間の長さを示す所定時間Ｔ２以上であるか否かを判断する。そして、所定時間Ｔ２以上である場合、ステップＳ４０において、コンバータ遮蔽フラグをオフとするとともに、タイマＴｉをリセットする。

なお、上記ステップＳ４０の処理が完了する場合や、ステップＳ３２、Ｓ３８において否定判断される場合には、この一連の処理を一旦終了する。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）昇圧コンバータＣＶのスイッチング素子へのスイッチング状態の切替指令の出力タイミングに同期して所定時間Ｔ１にわたってインバータＩＶ１，ＩＶ２のスイッチング素子へのスイッチング状態の切替指令の出力を禁止した。これにより、インバータＩＶ１、ＩＶ２のスイッチング状態の切り替えと、昇圧コンバータＣＶのスイッチング状態の切り替えとが重なることを好適に回避することができる。

（２）インバータＩＶ１のパワースイッチング素子とインバータＩＶ２のパワースイッチング素子同士や、インバータＩＶ１（ＩＶ２）の異なる相同士でのスイッチング状態の切り替えの重なりを許容した。これにより、サージの増大の抑制とスイッチングによる制御量の制御性の低下の抑制との好適な両立を図ることができる。すなわち、本実施形態の場合、昇圧コンバータＣＶとインバータＩＶ１，ＩＶ２とでスイッチング状態の切替速度（ゲート充放電速度）を等しく設定しているため、パワースイッチング素子に流れる電流量が大きい昇圧コンバータＣＶの方がスイッチング状態の切り替えに伴う電流の変化速度が大きくなる。このため、昇圧コンバータＣＶのスイッチング状態の切り替えに伴って生じるサージが一番大きくなるため、これと他のスイッチング状態の切り替えとの重なりを回避することで、スイッチング状態の切り替えに伴うサージの最大値を効果的に低減することができる。

（３）インバータＩＶ１，ＩＶ２へのスイッチング状態の切替指令の出力タイミングから所定時間Ｔ２にわたって昇圧コンバータＣＶへのスイッチング状態の切替指令の出力を禁止した。これにより、インバータＩＶ１，ＩＶ２のスイッチング状態の切り替えと昇圧コンバータＣＶのスイッチング状態の切り替えとの重なりを確実に回避することができる。

（４）スイッチング状態の切替指令の出力が禁止される場合、当該切替指令の出力タイミングを、禁止される期間の終了タイミングに補正した。これにより、切替指令の出力が実際になされるまでに要する時間を極力短くすることができる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図５に、本実施形態にかかる同時スイッチング抑制装置３０の処理を示す。なお、図５（ａ）〜図５（ｅ）、図５（ｇ）〜図５（ｊ）は、図２（ａ）〜図２（ｅ）、図２（ｇ）〜図２（ｊ）に対応している。

本実施形態では、同時スイッチング抑制装置３０に入力されるコンバータＣＶの操作信号Ｃｐｉ，Ｃｎｉのスイッチング状態の切替指令タイミングを所定時間Ｔｔ遅延補正して操作信号Ｃｐｏ，Ｃｎｏとして出力するとともに、操作信号Ｃｐｏ，Ｃｎｏのスイッチング状態の切替指令タイミングを中間に含む所定時間にわたってインバータ遮蔽期間を設ける。図では、操作信号Ｃｐｉのオン状態への切替指令タイミングに対し操作信号Ｃｐｏのオン状態への切替指令タイミングを所定時間Ｔｔだけ遅延し、このタイミングを中間に含む所定時間をインバータ遮蔽期間とする例を示した。

ここで、インバータ遮蔽期間は、インバータＩＶ１，ＩＶ２のスイッチング状態の切り替えと、昇圧コンバータＣＶのスイッチング状態の切り替えとが重なることがない最小期間程度に設定される。これにより、インバータＩＶ１，ＩＶ２のスイッチング状態の切り替え後にコンバータ遮蔽期間を設ける必要を回避しつつ、昇圧コンバータＣＶとインバータＩＶ１，ＩＶ２とのスイッチング状態の切り替えが重なることを好適に回避することができる。

図６に、本実施形態にかかるインバータ遮蔽期間の設定処理の手順を示す。この処理は、同時スイッチング抑制装置３０によって、昇圧コンバータＣＶの操作信号Ｃ＃ｉの論理が反転することをトリガとして実行される。

この一連の処理では、まずステップＳ５０において、インバータ遮蔽フラグがオンとなっているか否かを判断する。そして否定判断される場合には、ステップＳ５２において、昇圧コンバータＣＶの操作信号Ｃ＃ｉの論理が反転するタイミングからの時間を計時するタイマＴｐが所定時間Ｔ３以上であるか否かを判断する。そして、所定時間Ｔ３以上であると判断される場合、ステップＳ５４においてインバータ遮蔽フラグをオンとする。

上記ステップＳ５０において肯定判断される場合や、ステップＳ５４の処理が完了する場合、さらにはステップＳ５２において否定判断される場合には、ステップＳ５６に移行する。ステップＳ５６においては、タイマＴｐの計時動作を行なう。続くステップＳ５８では、タイマＴｐが所定時間Ｔｔであるか否かを判断する。そして、所定時間Ｔｔであると判断される場合、ステップＳ６０において操作信号Ｃ＃ｉのスイッチング状態の切替指令を操作信号Ｃ＃ｏとして出力し、ステップＳ５０に戻る。

一方、ステップＳ５８において否定判断される場合、ステップＳ６２において、タイマＴｐが所定時間Ｔ４以上であるか否かを判断する。そして、ステップＳ６２において否定判断される場合には、ステップＳ５０に戻る一方、肯定判断される場合には、ステップＳ６４においてインバータ遮蔽フラグをオフとしタイマＴｐをリセットする。

なお、ステップＳ６４の処理が完了する場合には、この一連の処理を一旦終了する。

以上説明した本実施形態によれば、先の第１の実施形態の上記（２）、（４）の効果に加えて、更に以下の効果が得られるようになる。

（５）入力される昇圧コンバータＣＶの操作信号Ｃｐｉ、Ｃｎｉを所定時間遅延させてパワースイッチング素子Ｓｃｐ，Ｓｃｎに出力するとともに、操作信号Ｃｐｏ、Ｃｎｏによるスイッチング状態の切替指令タイミングを間に含む所定期間にわたってインバータＩＶ１，ＩＶ２へのスイッチング状態の切替指令の出力を禁止した。これにより、昇圧コンバータＣＶのスイッチング状態の切替指令の出力を禁止することなく、昇圧コンバータＣＶとインバータＩＶ１，ＩＶ２とのスイッチング状態の切り替えが重なることを回避することができる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図７に、本実施形態にかかるシステム構成を示す。なお、図７において、先の図１に示した部材に対応する部材については便宜上同一の符号を付している。

本実施形態では、ＰＷＭ信号発生装置２０の代わりに、昇圧コンバータＣＶの出力電圧を制御するための操作量としての時比率（Ｄｕｔｙ）を設定するＤｕｔｙ発生装置２０ａを備える。そして、Ｄｕｔｙ発生装置２０ａから出力される時比率信号は、同時スイッチング抑制装置３０に入力される。同時スイッチング抑制装置３０は、時比率信号に基づき操作信号Ｃｐｏ，Ｃｎｏを生成して昇圧コンバータＣＶのパワースイッチング素子Ｓｃｐ，Ｓｃｎに出力する。ちなみに、同時スイッチング抑制装置３０は、昇圧コンバータＣＶのスイッチング周波数についての情報を有している。

これにより、同時スイッチング抑制装置３０は、昇圧コンバータＣＶのスイッチング状態の切替指令を出力する以前に、そのタイミングを把握（予測）することができる。このため、上記第２の実施形態と同様、スイッチング状態の切替指令タイミングを中間に含む所定時間に渡ってインバータ遮蔽期間を設定することができる。

（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、インバータＩＶ１，ＩＶ２の同一レッグ内の一対のパワースイッチング素子や、昇圧コンバータＣＶの一対のパワースイッチング素子Ｓｃｐ，Ｓｃｎを、交互にオン・オフする。詳しくは、図８に一対の操作信号＊ｐｉ，＊ｎｉ（＊＝Ｃ，Ｕ，Ｖ、Ｗ）を示すように、いずれか一方のオフ状態への切り替え指令からデッドタイムＴＤが経過することで他方のオン状態への切り替え指令を出力する。ここで、デッドタイムＴＤは、オフ操作指令タイミングから実際にオフ状態に切り替わるまでのタイミングの遅延時間Ｔｄ１±Δ１と、オン操作指令タイミングから実際にオン状態に切り替わるまでのタイミングの遅延時間Ｔｄ２±Δ２とに基づき、一対のパワースイッチング素子が同時にオン状態となることを回避するように設定される。

図９に、本実施形態にかかる同時スイッチング抑制装置３０の処理を示す。詳しくは、図９（ａ）は、昇圧コンバータＣＶの操作信号Ｃｐｉの推移を示し、図９（ｂ）は、昇圧コンバータＣＶの操作信号Ｃｎｉの推移を示し、図９（ｃ）は、昇圧コンバータＣＶの操作信号Ｃｐｏの推移を示し、図９（ｄ）は、昇圧コンバータＣＶの操作信号Ｃｎｏの推移を示し、図９（ｅ）は、インバータ遮蔽期間の推移を示す。

図示されるように、本実施形態においては、オフ状態への切替指令タイミングが所定時間Ｔｔだけ遅延されて出力される。そして、この遅延補正されたオフ状態への切替指令タイミングを中間に含む所定期間Ｂと、その前後の所定期間Ａ，Ｃがインバータ遮蔽期間として設定される。以下では、これら３つのインバータ遮蔽期間の設定手法を示す。

所定期間Ａの設定
この期間は、昇圧コンバータＣＶの実際のオフ状態への切り替えとインバータＩＶ１，ＩＶ２の実際のオン状態への切り替えとが重なることを回避するためのものである。昇圧コンバータＣＶのオフ状態への切り替えは、オフ状態への切り替え指令タイミングを基準とすると、「Ｔｔ＋Ｔｄ１±Δ１」となる。一方、期間ＡにおいてインバータＩＶ１，ＩＶ２の特定のレッグでオフ状態への切り替えがなされた後の同一レッグのパワースイッチング素子のオン状態への切り替えタイミングは、上記基準およびデッドタイムＴＤを用いると、「Ａ＋ＴＤ＋Ｔｄ２±Δ２」となる。このため、上記昇圧コンバータＣＶのオフ状態への切り替えタイミングとインバータＩＶ１，ＩＶ２のオン状態への切り替えタイミングとが重なる条件は以下の式（ｃ１）となる。

Ｔｔ＋Ｔｄ１±Δ１＝Ａ＋ＴＤ＋Ｔｄ２±Δ２ …（ｃ１）
したがって、期間Ａは、以下の式（ｃ２）となる。

Ａ＝Ｔｔ−ＴＤ＋Ｔｄ１±Δ１−Ｔｄ２±Δ２ …（ｃ２）
所定期間Ｂの設定
この期間は、昇圧コンバータＣＶの実際のオフ状態への切り替えとインバータＩＶ１，ＩＶ２の実際のオフ状態への切り替えとが重なること（第１の条件）と、昇圧コンバータＣＶの実際のオン状態への切り替えとインバータＩＶ１，ＩＶ２の実際のオン状態への切り替えとが重なること（第２の条件）とを回避するためのものである。ここで、第１の条件は、以下の式（ｃ３）となる。

Ｔｔ＋Ｔｄ１±Δ１＝Ｂ＋Ｔｄ１±Δ１ …（ｃ３）
したがって、第１の条件から定まる所定期間Ｂは、以下の式（ｃ４）となる。

Ｂ＝Ｔｔ±２Δ１ …（ｃ４）
また、第２の条件は、以下の式（ｃ５）となる。

Ｔｔ＋ＴＤ＋Ｔｄ２±Δ２＝Ｂ＋ＴＤ＋Ｔｄ２±Δ２ …（ｃ５）
したがって、第２の条件から定まる所定期間Ｂは、以下の式（ｃ６）となる。

Ｂ＝Ｔｔ±２Δ２ …（ｃ６）
実際の所定期間Ｂは、上記の式（ｃ４）から定まる期間と上記の式（ｃ６）から定まる期間との和集合である。

所定期間Ｃの設定
この期間は、昇圧コンバータＣＶの実際のオン状態への切り替えとインバータＩＶ１，ＩＶ２の実際のオフ状態への切り替えとが重なることを回避するためのものであり、以下の式（ｃ７）が条件となる。

Ｔｔ＋ＴＤ＋Ｔｄ２±Δ２＝Ｃ＋Ｔｄ１±Δ１ …（ｃ７）
したがって、所定期間Ｃは、以下の式（ｃ８）となる。

Ｃ＝Ｔｔ＋ＴＤ＋Ｔｄ２±Δ２−Ｔｄ１ …（ｃ８）
以上説明した本実施形態によれば、先の第１の実施形態の上記（２）、（４）の効果に加えて、更に以下の効果が得られるようになる。

（６）昇圧コンバータＣＶのオフ状態への切替指令の出力タイミングを中間に含む所定期間Ｂに加えて、その前後の所定期間Ａ，ＣについてもインバータＩＶ１，ＩＶ２のスイッチング素子へのスイッチング状態の切替指令の出力を禁止した。これにより、昇圧コンバータＣＶとインバータＩＶ１、ＩＶ２とのスイッチング状態の切り替えタイミングの重なりを回避しつつも、禁止される合計時間を極力短くすることができる。

（第５の実施形態）
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１０に、本実施形態にかかるインバータ遮蔽期間やコンバータ遮蔽期間の設定処理の手順を示す。この処理は、同時スイッチング抑制装置３０によって例えば所定周期で繰り返し実行される。

この一連の処理では、まずステップＳ７０において、昇圧コンバータＣＶの出力電圧Ｖｏｕｔが所定電圧Ｖｔｈよりも低いか否かを判断する。この処理は、昇圧コンバータＣＶとインバータＩＶ１，ＩＶ２とのスイッチング状態の切り替えが重なることで増大するサージによって、インバータＩＶ１，ＩＶ２等のパワースイッチング素子の入力端子および出力端子間に印加される電圧がその耐圧を越える等、過度に高くなるおそれがないか否かを判断するためのものである。すなわち、パワースイッチング素子の入力端子および出力端子間に印加される電圧は、昇圧コンバータＣＶの出力電圧Ｖｏｕｔにサージ電圧を加算したものとなるため、出力電圧Ｖｏｕｔが低い場合には、サージ電圧が大きくても上記入力端子および出力端子間に印加される電圧が過度に高くなることはない。

ステップＳ７０において肯定判断される場合、ステップＳ７２においてインバータ遮蔽期間およびコンバータ遮蔽期間をゼロとする。換言すれば、インバータＩＶ１，ＩＶ２や昇圧コンバータＣＶへのスイッチング状態の切替指令の出力を禁止する処理を行わない。これにより、インバータＩＶ１，ＩＶ２と昇圧コンバータＣＶとのスイッチング状態の切り替えタイミングが重なることで増大するサージ電圧によってもパワースイッチング素子の入力端子および出力端子間に印加される電圧が過度に高くならない場合、制御量の制御性を優先することができる。

なお、ステップＳ７２の処理が完了する場合や、ステップＳ７０において否定判断される場合には、この一連の処理を一旦終了する。

以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。

（７）昇圧コンバータＣＶの出力電圧Ｖｏｕｔが所定電圧Ｖｔｈ以上であることを条件にスイッチング状態の切替指令の出力を禁止する処理を行った。これにより、スイッチング制御を極力妨げないようにすることができる。

（第６の実施形態）
以下、第６の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１１に、本実施形態にかかるインバータ遮蔽期間やコンバータ遮蔽期間の設定処理の手順を示す。この処理は、同時スイッチング抑制装置３０によって例えば所定周期で繰り返し実行される。

この一連の処理では、まずステップＳ８０において、パワースイッチング素子の温度検出値ＴＨを取得する。続くステップＳ８２においては、温度検出値ＴＨが閾値温度ＴＨｔｈ以上であるか否かを判断する。この処理は、スイッチング状態の切り替えに伴うサージ電圧が小さくなる状況であるか否かを判断するためのものである。すなわち、パワースイッチング素子の温度が低いほどスイッチング状態の切り替えに伴う電流の変化速度が大きくなり、ひいてはサージが大きくなる。上記ステップＳ８２において閾値温度ＴＨｔｈ以上であると判断される場合、ステップＳ８４においてインバータ遮蔽期間およびコンバータ遮蔽期間をゼロとする。換言すれば、インバータＩＶ１，ＩＶ２や昇圧コンバータＣＶへのスイッチング状態の切替指令の出力を禁止する処理を行わない。これにより、インバータＩＶ１，ＩＶ２と昇圧コンバータＣＶとのスイッチング状態の切り替えタイミングが重なることで増大するサージ電圧によってもパワースイッチング素子の入力端子および出力端子間に印加される電圧が過度に高くならない場合、制御量の制御性を優先することができる。

なお、ステップＳ８４の処理が完了する場合や、ステップＳ８２において否定判断される場合には、この一連の処理を一旦終了する。

以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（４）の効果に加えて、更に以下の効果が得られるようになる。

（８）パワースイッチング素子の温度に応じてスイッチング状態の切替指令の出力を禁止する処理の実行の有無を判断した。これにより、スイッチング制御を極力妨げないようにすることができる。

（第７の実施形態）
以下、第７の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。

図１２に、本実施形態にかかるドライブユニットＤＵにおけるゲート抵抗の設定手法を示す。図示されるように、インバータＩＶｍ（ｍ＝１，２）のパワースイッチング素子Ｓ＊＃（＊＝ｕ，ｖ，ｗ：＃＝ｐ，ｎ）のゲート抵抗値Ｒ＊ｍは、それぞれ互いに相違するように設定される。これは、インバータ遮蔽期間を設けることで、インバータＩＶ１，ＩＶ２のスイッチング状態の切り替えタイミングがインバータ遮蔽期間の終了タイミングに集中する傾向が生じることに鑑みたものである。ゲート抵抗値Ｒ＊ｍを相違させることで、インバータ遮蔽期間の終了タイミングに同時に複数のパワースイッチング素子のスイッチング状態の切替指令が生じたとしても、実際にスイッチング状態が切り替えられるタイミングを互いにずらすことができる。

以上説明した本実施形態によれば、先の第２の実施形態の効果に加えて、更に以下の効果が得られるようになる。

（９）インバータＩＶ１、ＩＶ２のパワースイッチング素子のゲート充放電速度を互いに相違させた。これにより、スイッチング状態の切替指令の出力タイミングが一致した場合であっても実際に電流量が変化するタイミングを互いにずらすことが可能となる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

＜遮蔽期間の事前設定処理について＞
遮蔽期間の事前設定処理としては、上記第２〜第４の実施形態で例示したものに限らない。例えば第４の実施形態において、同時スイッチング抑制装置３０に入力される操作信号のスイッチング状態の切替指令タイミングよりも後に所定期間Ａを設けるよう所定時間Ｔｔを設定してもよい。また例えば第４の実施形態において、所定期間Ａと所定期間Ｂとがつながるようにしたり、所定期間Ｂと所定期間Ｃとがつながるようにしたりしてもよい。また、第４の実施形態において、昇圧コンバータＣＶとインバータＩＶ１，ＩＶ２との少なくとも一方が、相補信号を用いず、パワースイッチング素子に電流が流れる場合に限ってパワースイッチング素子をオン操作するものとしてもよい。この場合であっても、上記第４の実施形態において例示した要領で所定期間を適宜設定すればよい。

＜インバータの同時スイッチングについて＞
上記各実施形態では、インバータＩＶ１，ＩＶ２の同時スイッチングを全て許容したがこれに限らない。例えば３つ以上のスイッチング状態の切り替えタイミングが重なることを禁止してもよい。また例えば、昇圧コンバータＣＶのスイッチング周波数の設定等によって、隣接する遮蔽期間の間の期間において、インバータＩＶ１、ＩＶ２の全てのスイッチング状態の切り替えを重ならないようにすることを可能として且つ、全てのスイッチング状態の切り替えの重なりを禁止してもよい。

＜遮蔽期間内のスイッチング状態の切替指令の補正について＞
上記各実施形態では、遮蔽期間内にスイッチング状態の切替指令が生じた場合、これを遮蔽期間の終了時に補正したがこれに限らない。例えば、遮蔽期間内にスイッチング状態の切替指令が複数生じた場合、これらに対応する切替指令タイミングをずらすように切替指令を補正してもよい。

＜ゲート充放電速度を相違させる手法について＞
インバータＩＶ１，ＩＶ２の各レッグ間でゲートの充放電速度を相違させる手法としては、ゲート抵抗値を相違させるものに限らない。例えば、ゲート印加電圧を相違させるものであってもよい。

＜温度に応じた禁止処理について＞
パワースイッチング素子の温度に応じた禁止処理としては、閾値温度ＴＨｔｈ以上となることで遮蔽期間の長さをゼロとするものに限らない。例えば、温度に応じて、遮蔽期間の開始タイミング、終了タイミングの少なくとも一方を可変設定するものであってもよい。

＜昇圧コンバータの出力電圧が印加される直流交流変換回路について＞
昇圧コンバータＣＶの出力電圧が印加される直流交流変換回路としては、一対のインバータＩＶに限らない。例えば１つのインバータであってもよく、また例えば３つ以上のインバータであってもよい。

また、直流交流変換回路に接続される回転機としては、ハイブリッド車の主機に限らず、電気自動車の主機等であってもよい。もっとも、主機としての回転機に接続されるものにも限らない。

＜その他＞
・スイッチング素子としては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタ等の電界効果トランジスタであってもよい。

・第１の実施形態に対する第５の実施形態の変更点によって、第２〜第４、第６、第７の実施形態を変更してもよい。

・上記第１の実施形態に対する第６の実施形態の変更点によって、第２〜５、第７の実施形態を変更してもよい。

１０ａ、１０ｂ…モータジェネレータ、１２…高電圧バッテリ、３０…同時スイッチング抑制装置、ＩＶ…インバータ、ＣＶ…コンバータ。

Claims (11)

1. 昇圧コンバータと、該昇圧コンバータの出力する直流電力を交流電力に変換して回転機に出力する直流交流変換回路とを操作するスイッチング制御装置において、
   前記昇圧コンバータのスイッチング素子のスイッチング状態の切替指令に同期して所定期間にわたって前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止する変換回路用禁止手段を備えることを特徴とするスイッチング制御装置。
2. 前記直流交流変換回路は、回転機の各端子のそれぞれを前記昇圧コンバータの正極側出力端子および負極側出力端子のそれぞれに接続する高電位側スイッチング素子および低電位側スイッチング素子の直列接続体であって且つ、スイッチング状態の切替指令タイミングが互いに相違しうる複数の直列接続体を備え、
   前記複数の直列接続体のスイッチング状態の切替指令タイミング同士の重なりを許容することを特徴とする請求項１記載のスイッチング制御装置。
3. 前記変換回路用禁止手段は、前記昇圧コンバータのスイッチング素子にスイッチング状態の切替指令を出力するに先立ち、該出力のタイミングを中間に含む所定期間にわたって前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止すべく、前記禁止する処理を開始することを特徴とする請求項１または２記載のスイッチング制御装置。
4. 前記昇圧コンバータのスイッチング素子の操作信号を入力する手段と、
   該入力される操作信号を所定時間遅延させて前記スイッチング素子に出力する出力手段とを備え、
   前記変換回路用禁止手段は、前記出力手段から出力される操作信号による前記スイッチング状態の切替指令の出力タイミングを間に含む所定期間にわたって前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止することを特徴とする請求項３記載のスイッチング制御装置。
5. 前記昇圧コンバータは、そのスイッチング素子のオン・オフの一周期に対するオン時間の比率である時比率が操作されることで出力電圧が制御されるものであり、
   前記時比率に関する情報を取得する手段を更に備え、
   前記変換回路用禁止手段は、前記取得された情報と前記オン・オフの周波数情報とに基づき前記昇圧コンバータのスイッチング素子へのスイッチング状態の切替指令の出力タイミングを予測することで該タイミングを間に含む所定期間にわたって前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止することを特徴とする請求項３記載のスイッチング制御装置。
6. 前記昇圧コンバータは、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備えて構成され、
   前記昇圧コンバータおよび前記直流交流変換回路は、１の直列接続体を構成する高電位側のスイッチング素子および低電位側のスイッチング素子が交互にオン・オフされるものであり、
   前記中間に含む所定期間は、前記昇圧コンバータのスイッチング素子にオフ状態への切替指令を出力するタイミングを中間に含む所定期間であり、
   前記変換回路用禁止手段は、前記中間に含む所定期間の前および後の少なくとも一方において前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力を禁止する期間を更に設けることを特徴とする請求項３〜５のいずれか１項に記載のスイッチング制御装置。
7. 前記直流交流変換回路のスイッチング素子へのスイッチング状態の切替指令の出力タイミングから所定期間にわたって前記昇圧コンバータのスイッチング素子へのスイッチング状態の切替指令の出力を禁止するコンバータ用禁止手段を更に備えることを特徴とする請求項１または２記載のスイッチング制御装置。
8. 前記禁止手段によってスイッチング状態の切替指令の出力が禁止される場合、当該切替指令の出力タイミングを前記禁止される１の期間の終了タイミングに補正する補正手段を更に備えることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング制御装置。
9. 前記禁止手段は、前記昇圧コンバータの出力電圧が所定電圧以上であることを条件に前記スイッチング状態の切替指令の出力を禁止する処理を行なうことを特徴とする請求項１〜８のいずれか１項に記載のスイッチング制御装置。
10. 前記スイッチング素子の温度に関する信号を入力する手段を更に備え、
    前記禁止手段は、前記温度に応じて前記スイッチング状態の切替指令の出力を禁止する時間の長さを可変設定することを特徴とする請求項１〜９のいずれか１項に記載のスイッチング制御装置。
11. 前記直流交流変換回路は、回転機の各端子のそれぞれを前記昇圧コンバータの正極側出力端子および負極側出力端子のそれぞれに接続する高電位側スイッチング素子および低電位側スイッチング素子の直列接続体であって且つ、スイッチング状態の切替指令の出力タイミングが互いに相違しうる複数の直列接続体を備え、
    前記直流交流変換回路のスイッチング素子は、電圧制御形のスイッチング素子であって且つ、その導通制御端子は、オン状態への切替指令およびオフ状態への切替指令に応じて充放電されるものであり、
    該充放電の速度は、スイッチング状態の切替指令の出力タイミングが互いに相違しうる直列接続体間で互いに相違するように設定されていることを特徴とする請求項１〜１０のいずれか１項に記載のスイッチング制御装置。

Images