JP2011154060A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2011154060A JP2011154060A JP2010013789A JP2010013789A JP2011154060A JP 2011154060 A JP2011154060 A JP 2011154060A JP 2010013789 A JP2010013789 A JP 2010013789A JP 2010013789 A JP2010013789 A JP 2010013789A JP 2011154060 A JP2011154060 A JP 2011154060A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- level
- horizontal
- video signal
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Picture Signal Circuits (AREA)
Abstract
【課題】映像の開始エッジと終了エッジが近い位相でレベル遷移する映像信号に対して自動位相調整を行う。
【解決手段】表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段の量子化クロックの位相を調整する。位相調整手段は、量子化クロックの位相変化に対するレベル遷移波形を取得し、レベル遷移波形から、アナログ映像信号が第１のレベルからより高い第２のレベルへの遷移を終了する第１の位相、第２のレベルから第１のレベルへの遷移を開始する第２の位相、第１のレベルから第２のレベルへの遷移を開始する第３の位相および第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する。第１の位相と第４の位相のうち大きい方の重複期間開始位置と第２の位相と第３の位相のうち小さい方の重複期間終了位置との間の位相を量子化クロックの位相として設定する。
【選択図】図２
【解決手段】表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段の量子化クロックの位相を調整する。位相調整手段は、量子化クロックの位相変化に対するレベル遷移波形を取得し、レベル遷移波形から、アナログ映像信号が第１のレベルからより高い第２のレベルへの遷移を終了する第１の位相、第２のレベルから第１のレベルへの遷移を開始する第２の位相、第１のレベルから第２のレベルへの遷移を開始する第３の位相および第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する。第１の位相と第４の位相のうち大きい方の重複期間開始位置と第２の位相と第３の位相のうち小さい方の重複期間終了位置との間の位相を量子化クロックの位相として設定する。
【選択図】図２
Description
本発明は、プロジェクタやディスプレイ等の表示装置に関する。
コンピュータによって作成される文書やグラフィック等のアナログ映像信号を表示装置により表示する場合、映像信号の量子化クロックや有効映像領域をコンピュータと表示装置とで一致させる必要がある。表示装置では、水平および垂直同期信号の周波数や極性等の属性と量子化クロックや有効映像領域を関連付けた信号フォーマットテーブルを保有する。そして、コンピュータから出力される同期信号の属性を読み取ることで、信号フォーマットの判別が可能となる。
表示装置において、コンピュータからのアナログ映像信号を量子化する際に必要となる量子化クロックは、通常は水平同期信号を逓倍することによって生成される。この量子化クロックの周波数は、先に述べた同期信号の情報から適切な値を知ることが可能である。しかし、位相に関してはコンピュータ毎に適切値が異なる。これは、コンピュータから伝送される水平同期信号と映像信号には、コンピュータ毎に異なる時間差が生じているためである。
そのため、良好な量子化を行うためには、表示装置側で上記の時間差を補償する自動位相調整機能が必要となる。
特許文献１には、量子化クロックの位相の自動調整機能として以下の技術が開示されている。まず、水平映像開始・終了座標での各クロック位相における映像レベルを検出し、同位相のレベルを合成する。これにより、入力されたアナログ映像信号における立ち上がり期間と立下り期間を反映させた映像レベルデータを得る。そして、この映像レベルデータが最大となっているクロック位相を映像レベルの変化が少ない安定部分と見なし、そこにクロック位相を合わせることで量子化クロックの自動位相調整を行う。
特許文献２には、以下の技術が開示されている。まず、１フレームの入力映像信号において、隣接する１組または２組以上の画素データの絶対差分値を取得する処理を各位相に対して実行する。そして、取得された絶対差分値が最大となるようにクロックの周波数と位相を調整する。
表示装置において、コンピュータからのアナログ映像信号を量子化する際に必要となる量子化クロックは、通常は水平同期信号を逓倍することによって生成される。この量子化クロックの周波数は、先に述べた同期信号の情報から適切な値を知ることが可能である。しかし、位相に関してはコンピュータ毎に適切値が異なる。これは、コンピュータから伝送される水平同期信号と映像信号には、コンピュータ毎に異なる時間差が生じているためである。
そのため、良好な量子化を行うためには、表示装置側で上記の時間差を補償する自動位相調整機能が必要となる。
特許文献１には、量子化クロックの位相の自動調整機能として以下の技術が開示されている。まず、水平映像開始・終了座標での各クロック位相における映像レベルを検出し、同位相のレベルを合成する。これにより、入力されたアナログ映像信号における立ち上がり期間と立下り期間を反映させた映像レベルデータを得る。そして、この映像レベルデータが最大となっているクロック位相を映像レベルの変化が少ない安定部分と見なし、そこにクロック位相を合わせることで量子化クロックの自動位相調整を行う。
特許文献２には、以下の技術が開示されている。まず、１フレームの入力映像信号において、隣接する１組または２組以上の画素データの絶対差分値を取得する処理を各位相に対して実行する。そして、取得された絶対差分値が最大となるようにクロックの周波数と位相を調整する。
しかしながら、特許文献１にて開示された技術では、映像開始エッジおよび映像終了エッジがそれぞれ、１量子化クロックの前半と後半にレベル遷移することが前提となっている。このため、図１３に示すように、ほぼ同位相でレベル遷移を開始する映像信号には対応できない。
また、特許文献２にて開示された技術では、映像レベルの変化の傾きが画素毎に反転する箇所がある程度存在することを前提としており、その箇所が多いほど調整精度が良くなる。そのため、プレゼンテーションのタイトルでよく使う映像では、映像レベルの変化の傾きが画素毎に反転する箇所が少ないため、隣接画素との絶対差分値の差はほとんどつかず、自動位相調整を正しく行えない。
本発明は、映像開始エッジと映像終了エッジが近い位相でレベル遷移する映像信号に対して自動位相調整することを可能にした表示装置を提供する。また、本発明は、映像レベルの変化の傾きが画素毎に反転する箇所が少ない映像に対しても、他の映像と同等の自動位相調整精度を有する表示装置を提供する。
また、特許文献２にて開示された技術では、映像レベルの変化の傾きが画素毎に反転する箇所がある程度存在することを前提としており、その箇所が多いほど調整精度が良くなる。そのため、プレゼンテーションのタイトルでよく使う映像では、映像レベルの変化の傾きが画素毎に反転する箇所が少ないため、隣接画素との絶対差分値の差はほとんどつかず、自動位相調整を正しく行えない。
本発明は、映像開始エッジと映像終了エッジが近い位相でレベル遷移する映像信号に対して自動位相調整することを可能にした表示装置を提供する。また、本発明は、映像レベルの変化の傾きが画素毎に反転する箇所が少ない映像に対しても、他の映像と同等の自動位相調整精度を有する表示装置を提供する。
本発明の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、水平方向における映像の開始位置であってＡＤ変換手段の出力値が最小となる水平開始位置と該水平開始位置の垂直位置とを示す水平開始座標を検出する水平開始座標検出手段と、水平方向における映像の終了位置であってＡＤ変換手段の出力値が最大となる水平終了位置と該水平終了位置の垂直位置とを示す水平終了座標を検出する水平終了座標検出手段と、指定された水平位置および垂直位置において画素レベルを検出する指定画素レベル検出手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始座標および水平終了座標のそれぞれを含む範囲において指定画素レベル検出手段に画素レベルを逐次検出させ、水平開始位置および水平終了位置のそれぞれを含む範囲における量子化クロックの位相に対するレベル遷移波形を取得する波形取得処理と、水平開始位置を含む範囲のレベル遷移波形から、アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、水平終了位置を含む範囲のレベル遷移波形から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理と、水平開始位置を含む範囲におけるレベル遷移波形から、アナログ映像信号が第１のレベルから第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、水平終了位置を含む範囲におけるレベル遷移波形から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理と、第１の位相と第４の位相のうち大きい方の位相である重複期間開始位置、および第２の位相と第３の位相のうち小さい方の位相である重複期間終了位置を算出する重複期間位置算出処理とを行う。そして、位相調整手段は、重複期間開始位置と重複期間終了位置との間の位相区間に含まれる位相を量子化クロックの位相として設定することを特徴とする。
また、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてＡＤ変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、映像の水平方向においてＡＤ変換手段の出力値が閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、閾値レベルを調整する閾値レベル調整手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始位置を変化させる開始位置変化位相および水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも２段階の閾値レベルに対して取得する位相取得処理と、開始位置変化位相から、アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、終了位置変化位相から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理と、開始位置変化位相から、アナログ映像信号が第１のレベルから第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、終了位置変化位相から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理と、第１の位相と第４の位相のうち大きい方の位相である重複期間開始位置、および第２の位相と第３の位相のうち小さい方の位相である重複期間終了位置を算出する重複期間位置算出処理とを行う。そして、位相調整手段は、重複期間開始位置と重複期間終了位置との間の位相区間に含まれる位相を量子化クロックの位相として設定することを特徴とする。
また、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、水平方向における映像の開始位置であってＡＤ変換手段の出力値が最小となる水平開始位置と該水平開始位置の垂直位置とを示す水平開始座標を検出する水平開始座標検出手段と、水平方向における映像の終了位置であってＡＤ変換手段の出力値が最大となる水平終了位置と該水平終了位置の垂直位置とを示す水平終了座標を検出する水平終了座標検出手段と、指定された水平位置および垂直位置において画素レベルを検出する指定画素レベル検出手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始座標および水平終了座標のそれぞれを含む範囲において指定画素レベル検出手段に画素レベルを逐次検出させ、水平開始位置および水平終了位置のそれぞれを含む範囲における量子化クロックの位相に対するレベル遷移波形を取得する波形取得処理と、水平開始位置を含む範囲のレベル遷移波形から、アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、水平終了位置を含む範囲のレベル遷移波形から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理とを行う。そして、位相調整手段は、第１の位相と第２の位相との間の位相区間に含まれる位相を量子化クロックの位相として設定することを特徴とする。
さらに本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてＡＤ変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、映像の水平方向においてＡＤ変換手段の出力値が閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、閾値レベルを調整する閾値レベル調整手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始位置を変化させる開始位置変化位相および水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも２段階の閾値レベルに対して取得する位相取得処理と、開始位置変化位相から、アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、終了位置変化位相から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理とを行う。そして、位相調整手段は、第１の位相と第２の位相との間の位相区間に含まれる位相を量子化クロックの位相として設定することを特徴とする。
また、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、水平方向における映像の開始位置であってＡＤ変換手段の出力値が最小となる水平開始位置と該水平開始位置の垂直位置とを示す水平開始座標を検出する水平開始座標検出手段と、水平方向における映像の終了位置であってＡＤ変換手段の出力値が最大となる水平終了位置と該水平終了位置の垂直位置とを示す水平終了座標を検出する水平終了座標検出手段と、指定された水平位置および垂直位置において画素レベルを検出する指定画素レベル検出手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始座標および水平終了座標のそれぞれを含む範囲において指定画素レベル検出手段に画素レベルを逐次検出させ、水平開始位置および水平終了位置のそれぞれを含む範囲における量子化クロックの位相に対するレベル遷移波形を取得する波形取得処理と、水平開始位置を含む範囲の前記レベル遷移波形から、アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、水平終了位置を含む範囲のレベル遷移波形から、前記アナログ映像信号が第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理とを行う。そして、位相調整手段は、第３の位相と第４の位相との間の位相区間に含まれる位相を量子化クロックの位相として設定する。
また、本発明のさらに他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてＡＤ変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、映像の水平方向においてＡＤ変換手段の出力値が閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、閾値レベルを調整する閾値レベル調整手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始位置を変化させる開始位置変化位相および水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも２段階の閾値レベルに対して取得する位相取得処理と、開始位置変化位相から、アナログ映像信号が第１のレベルから第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、終了位置変化位相から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理とを行う。そして、位相調整手段は、第３の位相と第４の位相との間の位相区間に含まれる位相を量子化クロックの位相として設定することを特徴とする。
また、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてＡＤ変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、映像の水平方向においてＡＤ変換手段の出力値が閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、閾値レベルを調整する閾値レベル調整手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始位置を変化させる開始位置変化位相および水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも２段階の閾値レベルに対して取得する位相取得処理と、開始位置変化位相から、アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、終了位置変化位相から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理と、開始位置変化位相から、アナログ映像信号が第１のレベルから第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、終了位置変化位相から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理と、第１の位相と第４の位相のうち大きい方の位相である重複期間開始位置、および第２の位相と第３の位相のうち小さい方の位相である重複期間終了位置を算出する重複期間位置算出処理とを行う。そして、位相調整手段は、重複期間開始位置と重複期間終了位置との間の位相区間に含まれる位相を量子化クロックの位相として設定することを特徴とする。
また、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、水平方向における映像の開始位置であってＡＤ変換手段の出力値が最小となる水平開始位置と該水平開始位置の垂直位置とを示す水平開始座標を検出する水平開始座標検出手段と、水平方向における映像の終了位置であってＡＤ変換手段の出力値が最大となる水平終了位置と該水平終了位置の垂直位置とを示す水平終了座標を検出する水平終了座標検出手段と、指定された水平位置および垂直位置において画素レベルを検出する指定画素レベル検出手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始座標および水平終了座標のそれぞれを含む範囲において指定画素レベル検出手段に画素レベルを逐次検出させ、水平開始位置および水平終了位置のそれぞれを含む範囲における量子化クロックの位相に対するレベル遷移波形を取得する波形取得処理と、水平開始位置を含む範囲のレベル遷移波形から、アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、水平終了位置を含む範囲のレベル遷移波形から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理とを行う。そして、位相調整手段は、第１の位相と第２の位相との間の位相区間に含まれる位相を量子化クロックの位相として設定することを特徴とする。
さらに本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてＡＤ変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、映像の水平方向においてＡＤ変換手段の出力値が閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、閾値レベルを調整する閾値レベル調整手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始位置を変化させる開始位置変化位相および水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも２段階の閾値レベルに対して取得する位相取得処理と、開始位置変化位相から、アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、終了位置変化位相から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理とを行う。そして、位相調整手段は、第１の位相と第２の位相との間の位相区間に含まれる位相を量子化クロックの位相として設定することを特徴とする。
また、本発明の他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、水平方向における映像の開始位置であってＡＤ変換手段の出力値が最小となる水平開始位置と該水平開始位置の垂直位置とを示す水平開始座標を検出する水平開始座標検出手段と、水平方向における映像の終了位置であってＡＤ変換手段の出力値が最大となる水平終了位置と該水平終了位置の垂直位置とを示す水平終了座標を検出する水平終了座標検出手段と、指定された水平位置および垂直位置において画素レベルを検出する指定画素レベル検出手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始座標および水平終了座標のそれぞれを含む範囲において指定画素レベル検出手段に画素レベルを逐次検出させ、水平開始位置および水平終了位置のそれぞれを含む範囲における量子化クロックの位相に対するレベル遷移波形を取得する波形取得処理と、水平開始位置を含む範囲の前記レベル遷移波形から、アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、水平終了位置を含む範囲のレベル遷移波形から、前記アナログ映像信号が第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理とを行う。そして、位相調整手段は、第３の位相と第４の位相との間の位相区間に含まれる位相を量子化クロックの位相として設定する。
また、本発明のさらに他の一側面としての表示装置は、アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、アナログ映像信号に対するＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、映像の水平方向においてＡＤ変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、映像の水平方向においてＡＤ変換手段の出力値が閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、閾値レベルを調整する閾値レベル調整手段とを有する。位相調整手段は、量子化クロックの位相調整値を順次変更して、水平開始位置を変化させる開始位置変化位相および水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも２段階の閾値レベルに対して取得する位相取得処理と、開始位置変化位相から、アナログ映像信号が第１のレベルから第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、終了位置変化位相から、アナログ映像信号が第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理とを行う。そして、位相調整手段は、第３の位相と第４の位相との間の位相区間に含まれる位相を量子化クロックの位相として設定することを特徴とする。
本発明によれば、映像開始エッジと映像終了エッジが近い位相でレベル遷移する映像信号に対して自動位相調整を行うことができる。さらに、本発明によれば、映像レベルの変化の傾きが画素毎に反転する箇所が少ない映像に対して自動位相調整の精度を向上させることができる。
以下、本発明の実施例について図面を参照しながら説明する。
以下、図１〜図４を参照して、本発明の実施例１である表示装置について説明する。まず、本実施例の表示装置の構成について図２を用いて説明する。
制御部１は、メモリ２に格納された各種プログラムに従って、表示装置内の各部の動作を制御する。
Ｄ−Ｓｕｂ１５ピン端子３は、コンピュータ等のＲＧＢアナログ映像信号用の入力端子である。
同期信号検出器４は、同期信号の有無の判定と、水平同期信号の周期と、垂直同期信号一周期における水平同期信号のカウント数（垂直ライン数）の検出とを行う。また、同期信号検出器４は、垂直同期信号に同期した割り込み信号を制御部１に対して出力する。
クロック生成器５は、水平同期信号を制御部１により設定される倍率で逓倍した量子化クロックを生成して出力する。量子化クロックの位相は、制御部１にて設定できる。本実施例では、位相について、例として、０〜３１の３２段階の設定ができるものとする。
ＡＤ変換器６は、アナログ映像信号をクロック生成器５より出力される量子化クロックでＡＤ変換し、ＲＧＢデジタル映像信号とクロック信号とを出力する。
水平開始終了座標検出器（水平開始座標検出手段、水平終了座標検出手段）７は、水平方向の映像有効領域の開始位置（水平開始位置）とその垂直位置からなる開始座標（水平開始座標）を検出する。また、水平開始終了座標検出器７は、該映像有効領域の終了位置（水平終了位置）とその垂直位置からなる終了座標（水平終了座標）を検出する。開始位置および終了位置の判定は、制御部１により設定される閾値レベルに基づいて行われる。
すなわち、水平開始終了座標検出器７は、水平同期信号が到来してからクロックをカウントし、ＲＧＢの何れかのチャンネルにてＡＤ変換器６の出力値が初めて所定の閾値レベルを上回った位置を開始位置とする。また、ＡＤ変換器６の出力値が最後に閾値レベルを上回る位置を終了位置とする。そして、水平開始終了座標検出器７は、次期垂直同期信号が到来するまで、開始位置での最小値と終了位置での最大値の保持を続ける。また、垂直同期信号が到来してから水平同期信号のカウントも同時に行っており、最後に開始位置および終了位置を記録した際の垂直位置の保持も行う。
記憶される値は垂直同期信号によりリセットされ、制御部１からの取得要求に対しては、水平開始終了座標検出器７は、前フレームの開始位置および終了位置におけるそれぞれの水平／垂直座標を出力する。
指定画素レベル検出器８は、入力されるＲＧＢデジタル映像信号から、制御部１により指定された水平／垂直座標およびＲＧＢチャンネルにおける画素レベルの検出を行う。記憶される値はフレーム毎に更新され、指定画素レベル検出器８は、制御部１からの取得要求に対して前フレームの画素レベルを出力する。
映像信号処理部９は、ＲＧＢデジタル映像信号に適切な変換処理を行い、図示していない表示部に対し出力し、そこで映像を表示する。
次に、位相調整手段としての制御部１がクロック生成器５に設定する位相、すなわち量子化クロック位相の自動調整機能（自動調整処理）について、図１を用いて説明する。
メインルーチンの動作から説明する。ｆ１０１において、制御部１は、各種変数の定義を行う。レベル遷移波形である水平開始波形Ｓｗｆ［］および水平終了波形Ｅｗｆ［］はそれぞれ要素数９６の配列を有し、水平開始位置の近傍範囲および水平終了位置の近傍範囲のレベル遷移の様子（波形）を表すデータを格納する。
白安定期間開始位置（第１の位相）Ｗｓは、高レベル遷移（第１のレベルから該第１のレベルより高い第２のレベルへの遷移）を終了する位相、すなわち該高レベル遷移後の信号安定期間の開始位相を格納する。また、白安定期間終了位置（第２の位相）Ｗｅは、高レベル遷移後の信号安定期間の終了位相、すなわち低レベル遷移（第２のレベルから第１のレベルへの遷移）を開始する位相を格納する。
同様に、黒安定期間開始位置（第４の位相）Ｂｓは、低レベル遷移が終了する位相、すなわち該低レベル遷移後の信号安定期間の開始位相を格納する。また、黒安定期間終了位置（第３の位相）Ｂｅは、低レベル遷移終了後の信号安定期間の終了位相、すなわち高レベル遷移を開始する位相を格納する。適切位相Ｂｐは、できるだけ又は最も良好な、すなわち適切な量子化クロック位相を格納する。
ｆ１０２では、制御部１は、後述する水平開始波形および水平終了波形取得処理（サブルーチン１）を実行し、水平開始波形Ｓｗｆ［０］〜Ｓｗｆ［９５］と水平終了波形Ｅｗｆ［０］〜Ｅｗｆ［９５］の各値を取得する。
ｆ１０３では、制御部１は、後述する白安定期間および黒安定期間算出処理ａ（サブルーチン２）を実行する。これにより、先の処理で取得した各レベル遷移波形から、白安定期間開始位置Ｗｓ、白安定期間終了位置Ｗｅ、黒安定期間開始位置Ｂｓおよび黒安定期間終了位置Ｂｅを算出する。
ｆ１０４では、制御部１は、後述する適切位相算出処理（サブルーチン３）を実行し、先の処理で取得した各位置から、適切位相Ｂｐを算出する。
ｆ１０５では、制御部１は、適切位相Ｂｐをクロック生成器５に設定して本処理を終了する。
水平開始波形および水平終了波形取得処理（サブルーチン１）について説明する。
ｆ１０６において、制御部１は、各種変数の定義を行う。位相ループ変数ｎはループ変数であり、クロック生成器５に設定される位相の値としても使用される。水平開始水平位置Ｓｈおよび水平開始垂直位置Ｓｖはそれぞれ、水平開始終了座標検出器７から取得できる水平開始位置およびそれを記録した垂直位置を格納する。同様に、水平終了水平位置Ｅｈおよび水平終了垂直位置Ｅｖはそれぞれ、水平開始終了座標検出器７から取得できる水平終了位置およびそれを記録した垂直位置を格納する。
ｆ１０７において、制御部１は、クロック生成器５の位相を０に設定し、その後、水平開始終了座標検出器７の出力に反映されるまでの時間として、同期検出器４より出力される垂直同期割り込みを最低２回待つ。その後、制御部１は、水平開始終了座標検出器７により水平開始位置および水平終了位置の値とそれを記憶した時の垂直位置とを取得する。さらに、それぞれを、Ｓｈ（水平開始水平位置）、Ｅｈ（水平終了水平位置）、Ｓｖ（水平開始垂直位置）、Ｅｖ（水平終了垂直位置）に格納する。
ｆ１０８〜ｆ１１０ｂでは、制御部１は位相ループ処理を行う。ここでは、位相ループ変数をｎとし、ｆ１０９での処理の後にｆ１１０ａにおいてｎを１ずつ増加し、ｆ１１０ｂにてｎ＝３２になった時点でループを終了する。
位相ループ処理は、以下の通りである。ｆ１０９において、制御部１は、クロック生成器５の位相をｎに設定し、その後、指定画素レベル検出器８の出力に反映されるまでの時間として、同期検出器４より出力される垂直同期割り込みを最低２回待つ。その後、指定画素レベル検出器８より座標（Ｓｈ， Ｓｖ）、（Ｓｈ−１， Ｓｖ）、（Ｓｈ−２， Ｓｖ）、（Ｅｈ＋１， Ｅｖ）、（Ｅｈ， Ｅｖ）、（Ｅｈ−１， Ｅｖ）の画素レベルを取得する。そして、それぞれを、Ｓｗｆ［６４＋ｎ］、Ｓｗｆ［３２＋ｎ］、Ｓｗｆ［ｎ］、Ｅｗｆ［６４＋ｎ］、Ｅｗｆ［３２＋ｎ］、Ｅｗｆ［ｎ］に格納する。
このようにして、位相調整手段としての制御部１は、量子化クロックの位相調整値を順次変更して、水平開始座標および水平終了座標のそれぞれを含む範囲において指定画素レベル検出器８に画素レベルを逐次検出させる。そして、水平開始位置および水平終了位置のそれぞれを含む所定の範囲（近傍範囲）における量子化クロックの位相に対するレベル遷移波形を取得する。
元のアナログ映像信号と位相ループ処理で取得される画素レベルとの関係を図３に示す。位相ループ処理がｎ＝３１まで終了すると、図４（ａ）に示すような３量子化クロック期間におけるレベル遷移過程が、水平開始位置においてはＳｗｆ［０］〜Ｓｗｆ［９５］に、水平終了位置においてはＥｗｆ［０］〜Ｅｗｆ［９５］に記憶される。３量子化クロックの期間において画素レベルを取得する理由は、アナログ映像信号、水平開始終了座標検出器７の閾値およびｎ＝０の時の量子化クロックとの関係に依存せずに遷移の開始点と終了点を確実に取り込むためである。
白安定期間および黒安定期間の算出処理ａ（サブルーチン２）について説明する。算出処理ａは、第１の位置算出処理、第２の位置算出処理、第３の位置算出処理および第４の位置算出処理に相当する。
ここでは、先の処理ｆ１０２で取得した黒レベル（第１のレベル）から高レベル（第２のレベル）への遷移と高レベルから黒レベルへの遷移が始終する位相は、他のレベルから他のレベルへの遷移であっても遷移区間が大きく伸びることはないとの前提に基づく。すなわち、全てのレベル遷移が始終する位相は、先の処理ｆ１０２で取得した水平開始波形Ｓｗｆ［］と水平終了波形Ｅｗｆ［］の遷移が始終する位相で代用することができる。
以下、水平開始波形Ｓｗｆ［］と水平終了波形Ｅｗｆ［］から、白安定期間開始位置Ｗｓと白安定期間終了位置Ｗｅ、黒安定期間開始位置Ｂｓおよび黒安定期間終了位置Ｂｅを算出する処理について説明する。
ｆ１１１において、制御部１は、水平開始波形Ｓｗｆ［］のレベル遷移開始後１／８および７／８の二点を結ぶ直線で遷移傾斜を近似し、その直線が最高レベルと交わる位相を白安定期間開始位置Ｗｓとする。
ｆ１１２において、制御部１は、水平終了波形Ｅｗｆ［］のレベル遷移開始後７／８および１／８の二点を結ぶ直線で遷移傾斜を近似する。そして、その直線が最高レベルと交わる位相に、白安定期間開始位置Ｗｓとの関係を考慮して、１クロック分に相当する３２を足した値を白安定期間終了位置Ｗｅとする。白安定期間のイメージを図４（ｂ）に示す。
ｆ１１３において、制御部１は、水平終了波形Ｅｗｆ［］のレベル遷移開始後７／８および１／８の二点を結ぶ直線で遷移傾斜を近似し、その直線が黒レベルと交わる位相を黒安定期間開始位置Ｂｓとする。
ｆ１１４において、制御部１は、水平開始波形Ｓｗｆ［］のレベル遷移開始後１／８および７／８の二点を結ぶ直線で遷移傾斜を近似する。そして、その直線が黒レベルに交わる位相に、黒安定期間開始位置Ｂｓとの関係を考慮して、１クロック分に相当する３２を足した値を黒安定期間終了位置Ｂｅとする。黒安定期間のイメージを図４（ｃ）に示す。
なお、ここでは、位相が０のときに遷移が終了しているものとして説明してきたが、位相が０のときに遷移中である場合は、ｆ１０７で取得する水平開始終了座標について、遷移の前後関係が開始と終了で一致しない場合が生じる。この状態を補償するために、制御部１は、ｆ１１５〜ｆ１１８で各安定開始終了位置の修正を行う。
ｆ１１５では、制御部１は、黒安定期間を示すＢｅ−Ｂｓが１クロックに納まるかどうかの判定を行う。１クロックに納まらないと判定した場合は、制御部１は、ｆ１１６に進み、水平開始波形Ｓｗｆ［］から算出した黒安定期間終了位置Ｂｅと白安定期間開始位置Ｗｓを１クロック分シフトさせる。一方、ｆ１１５においてＢｅ−Ｂｓが１クロックに納まると判定した場合は、制御部１は、以下の白安定期間の確認に移る。
ｆ１１７では、制御部１は、白安定期間を示すＷｅ−Ｗｓが１クロックに納まるかどうかの判定を行う。１クロックに納まらないと判定した場合は、制御部１は、ｆ１１８に進み、水平終了波形Ｅｗｆ［］から算出した白安定期間終了位置Ｗｅと黒安定期間開始位置Ｂｓを１クロック分シフトさせる。
次に、重複期間位置算出処理および適切位相の算出処理（サブルーチン３）について説明する。
ｆ１１９において、制御部１は、各種変数の定義を行う。制御部１は、重複安定期間開始位置（重複期間開始位置）Ｏｓおよび重複安定期間終了位置（重複期間終了位置）Ｏｅに、白安定期間と黒安定期間の重複期間の開始位置および終了位置をそれぞれ格納する。
ｆ１２０〜ｆ１２２（重複期間位置算出処理）において、制御部１は、黒安定期間開始位置（第４の位相）Ｂｓと白安定期間開始位置（第１の位相）Ｗｓのうち大きい方の値（位相）を重複安定期間開始位置Ｏｓに格納する。
ｆ１２３〜ｆ１２５（重複期間位置算出処理）において、制御部１は、黒安定期間終了位置（第３の位相）Ｂｅと白安定期間終了位置（第２の位相）Ｗｅのうち小さい方の値（位相）を重複安定期間終了位置Ｏｅに代入する。
ｆ１２６において、制御部１は、重複安定期間開始位置Ｏｓと重複安定期間終了位置Ｏｅとの間の重複安定期間（位相区間）に含まれる位相、ここでは重複安定期間の中点を求める。そして、それを１クロック分に相当する位相周期３２で割った余りを、量子化クロックの適切位相Ｂｐに格納（設定）する。
ここまでは、各安定期間が存在することを前提として説明してきたが、高周波クロックの映像フォーマットにおいては１クロックではレベル遷移が完了しない、つまり、安定期間が存在しないものもある。このような場合においても、この適切位相算出処理（サブルーチン３）をそのまま適用することができ、遷移が最も進んだ位置が適切位相となる。
以上説明したように、量子化クロック位相の自動調整を行うと、黒レベルから高レベルへの遷移および高レベルから黒レベルへの遷移のいずれにおいても、遷移が終了した後の安定期間で良好な量子化が行える。
本実施例では、白安定期間および黒安定期間の算出処理ａ（サブルーチン２）において二点間の直線近似を用いたが、他の近似手法を用いてもよい。また、本実施例では、適切位相算出処理（サブルーチン３）において、重複安定期間開始位置と終了位置との間の位相区間の中点を適切位相として設定したが、該位相区間内で十分なマージンを持っていればいずれの位置を適切位相としてもよい。
制御部１は、メモリ２に格納された各種プログラムに従って、表示装置内の各部の動作を制御する。
Ｄ−Ｓｕｂ１５ピン端子３は、コンピュータ等のＲＧＢアナログ映像信号用の入力端子である。
同期信号検出器４は、同期信号の有無の判定と、水平同期信号の周期と、垂直同期信号一周期における水平同期信号のカウント数（垂直ライン数）の検出とを行う。また、同期信号検出器４は、垂直同期信号に同期した割り込み信号を制御部１に対して出力する。
クロック生成器５は、水平同期信号を制御部１により設定される倍率で逓倍した量子化クロックを生成して出力する。量子化クロックの位相は、制御部１にて設定できる。本実施例では、位相について、例として、０〜３１の３２段階の設定ができるものとする。
ＡＤ変換器６は、アナログ映像信号をクロック生成器５より出力される量子化クロックでＡＤ変換し、ＲＧＢデジタル映像信号とクロック信号とを出力する。
水平開始終了座標検出器（水平開始座標検出手段、水平終了座標検出手段）７は、水平方向の映像有効領域の開始位置（水平開始位置）とその垂直位置からなる開始座標（水平開始座標）を検出する。また、水平開始終了座標検出器７は、該映像有効領域の終了位置（水平終了位置）とその垂直位置からなる終了座標（水平終了座標）を検出する。開始位置および終了位置の判定は、制御部１により設定される閾値レベルに基づいて行われる。
すなわち、水平開始終了座標検出器７は、水平同期信号が到来してからクロックをカウントし、ＲＧＢの何れかのチャンネルにてＡＤ変換器６の出力値が初めて所定の閾値レベルを上回った位置を開始位置とする。また、ＡＤ変換器６の出力値が最後に閾値レベルを上回る位置を終了位置とする。そして、水平開始終了座標検出器７は、次期垂直同期信号が到来するまで、開始位置での最小値と終了位置での最大値の保持を続ける。また、垂直同期信号が到来してから水平同期信号のカウントも同時に行っており、最後に開始位置および終了位置を記録した際の垂直位置の保持も行う。
記憶される値は垂直同期信号によりリセットされ、制御部１からの取得要求に対しては、水平開始終了座標検出器７は、前フレームの開始位置および終了位置におけるそれぞれの水平／垂直座標を出力する。
指定画素レベル検出器８は、入力されるＲＧＢデジタル映像信号から、制御部１により指定された水平／垂直座標およびＲＧＢチャンネルにおける画素レベルの検出を行う。記憶される値はフレーム毎に更新され、指定画素レベル検出器８は、制御部１からの取得要求に対して前フレームの画素レベルを出力する。
映像信号処理部９は、ＲＧＢデジタル映像信号に適切な変換処理を行い、図示していない表示部に対し出力し、そこで映像を表示する。
次に、位相調整手段としての制御部１がクロック生成器５に設定する位相、すなわち量子化クロック位相の自動調整機能（自動調整処理）について、図１を用いて説明する。
メインルーチンの動作から説明する。ｆ１０１において、制御部１は、各種変数の定義を行う。レベル遷移波形である水平開始波形Ｓｗｆ［］および水平終了波形Ｅｗｆ［］はそれぞれ要素数９６の配列を有し、水平開始位置の近傍範囲および水平終了位置の近傍範囲のレベル遷移の様子（波形）を表すデータを格納する。
白安定期間開始位置（第１の位相）Ｗｓは、高レベル遷移（第１のレベルから該第１のレベルより高い第２のレベルへの遷移）を終了する位相、すなわち該高レベル遷移後の信号安定期間の開始位相を格納する。また、白安定期間終了位置（第２の位相）Ｗｅは、高レベル遷移後の信号安定期間の終了位相、すなわち低レベル遷移（第２のレベルから第１のレベルへの遷移）を開始する位相を格納する。
同様に、黒安定期間開始位置（第４の位相）Ｂｓは、低レベル遷移が終了する位相、すなわち該低レベル遷移後の信号安定期間の開始位相を格納する。また、黒安定期間終了位置（第３の位相）Ｂｅは、低レベル遷移終了後の信号安定期間の終了位相、すなわち高レベル遷移を開始する位相を格納する。適切位相Ｂｐは、できるだけ又は最も良好な、すなわち適切な量子化クロック位相を格納する。
ｆ１０２では、制御部１は、後述する水平開始波形および水平終了波形取得処理（サブルーチン１）を実行し、水平開始波形Ｓｗｆ［０］〜Ｓｗｆ［９５］と水平終了波形Ｅｗｆ［０］〜Ｅｗｆ［９５］の各値を取得する。
ｆ１０３では、制御部１は、後述する白安定期間および黒安定期間算出処理ａ（サブルーチン２）を実行する。これにより、先の処理で取得した各レベル遷移波形から、白安定期間開始位置Ｗｓ、白安定期間終了位置Ｗｅ、黒安定期間開始位置Ｂｓおよび黒安定期間終了位置Ｂｅを算出する。
ｆ１０４では、制御部１は、後述する適切位相算出処理（サブルーチン３）を実行し、先の処理で取得した各位置から、適切位相Ｂｐを算出する。
ｆ１０５では、制御部１は、適切位相Ｂｐをクロック生成器５に設定して本処理を終了する。
水平開始波形および水平終了波形取得処理（サブルーチン１）について説明する。
ｆ１０６において、制御部１は、各種変数の定義を行う。位相ループ変数ｎはループ変数であり、クロック生成器５に設定される位相の値としても使用される。水平開始水平位置Ｓｈおよび水平開始垂直位置Ｓｖはそれぞれ、水平開始終了座標検出器７から取得できる水平開始位置およびそれを記録した垂直位置を格納する。同様に、水平終了水平位置Ｅｈおよび水平終了垂直位置Ｅｖはそれぞれ、水平開始終了座標検出器７から取得できる水平終了位置およびそれを記録した垂直位置を格納する。
ｆ１０７において、制御部１は、クロック生成器５の位相を０に設定し、その後、水平開始終了座標検出器７の出力に反映されるまでの時間として、同期検出器４より出力される垂直同期割り込みを最低２回待つ。その後、制御部１は、水平開始終了座標検出器７により水平開始位置および水平終了位置の値とそれを記憶した時の垂直位置とを取得する。さらに、それぞれを、Ｓｈ（水平開始水平位置）、Ｅｈ（水平終了水平位置）、Ｓｖ（水平開始垂直位置）、Ｅｖ（水平終了垂直位置）に格納する。
ｆ１０８〜ｆ１１０ｂでは、制御部１は位相ループ処理を行う。ここでは、位相ループ変数をｎとし、ｆ１０９での処理の後にｆ１１０ａにおいてｎを１ずつ増加し、ｆ１１０ｂにてｎ＝３２になった時点でループを終了する。
位相ループ処理は、以下の通りである。ｆ１０９において、制御部１は、クロック生成器５の位相をｎに設定し、その後、指定画素レベル検出器８の出力に反映されるまでの時間として、同期検出器４より出力される垂直同期割り込みを最低２回待つ。その後、指定画素レベル検出器８より座標（Ｓｈ， Ｓｖ）、（Ｓｈ−１， Ｓｖ）、（Ｓｈ−２， Ｓｖ）、（Ｅｈ＋１， Ｅｖ）、（Ｅｈ， Ｅｖ）、（Ｅｈ−１， Ｅｖ）の画素レベルを取得する。そして、それぞれを、Ｓｗｆ［６４＋ｎ］、Ｓｗｆ［３２＋ｎ］、Ｓｗｆ［ｎ］、Ｅｗｆ［６４＋ｎ］、Ｅｗｆ［３２＋ｎ］、Ｅｗｆ［ｎ］に格納する。
このようにして、位相調整手段としての制御部１は、量子化クロックの位相調整値を順次変更して、水平開始座標および水平終了座標のそれぞれを含む範囲において指定画素レベル検出器８に画素レベルを逐次検出させる。そして、水平開始位置および水平終了位置のそれぞれを含む所定の範囲（近傍範囲）における量子化クロックの位相に対するレベル遷移波形を取得する。
元のアナログ映像信号と位相ループ処理で取得される画素レベルとの関係を図３に示す。位相ループ処理がｎ＝３１まで終了すると、図４（ａ）に示すような３量子化クロック期間におけるレベル遷移過程が、水平開始位置においてはＳｗｆ［０］〜Ｓｗｆ［９５］に、水平終了位置においてはＥｗｆ［０］〜Ｅｗｆ［９５］に記憶される。３量子化クロックの期間において画素レベルを取得する理由は、アナログ映像信号、水平開始終了座標検出器７の閾値およびｎ＝０の時の量子化クロックとの関係に依存せずに遷移の開始点と終了点を確実に取り込むためである。
白安定期間および黒安定期間の算出処理ａ（サブルーチン２）について説明する。算出処理ａは、第１の位置算出処理、第２の位置算出処理、第３の位置算出処理および第４の位置算出処理に相当する。
ここでは、先の処理ｆ１０２で取得した黒レベル（第１のレベル）から高レベル（第２のレベル）への遷移と高レベルから黒レベルへの遷移が始終する位相は、他のレベルから他のレベルへの遷移であっても遷移区間が大きく伸びることはないとの前提に基づく。すなわち、全てのレベル遷移が始終する位相は、先の処理ｆ１０２で取得した水平開始波形Ｓｗｆ［］と水平終了波形Ｅｗｆ［］の遷移が始終する位相で代用することができる。
以下、水平開始波形Ｓｗｆ［］と水平終了波形Ｅｗｆ［］から、白安定期間開始位置Ｗｓと白安定期間終了位置Ｗｅ、黒安定期間開始位置Ｂｓおよび黒安定期間終了位置Ｂｅを算出する処理について説明する。
ｆ１１１において、制御部１は、水平開始波形Ｓｗｆ［］のレベル遷移開始後１／８および７／８の二点を結ぶ直線で遷移傾斜を近似し、その直線が最高レベルと交わる位相を白安定期間開始位置Ｗｓとする。
ｆ１１２において、制御部１は、水平終了波形Ｅｗｆ［］のレベル遷移開始後７／８および１／８の二点を結ぶ直線で遷移傾斜を近似する。そして、その直線が最高レベルと交わる位相に、白安定期間開始位置Ｗｓとの関係を考慮して、１クロック分に相当する３２を足した値を白安定期間終了位置Ｗｅとする。白安定期間のイメージを図４（ｂ）に示す。
ｆ１１３において、制御部１は、水平終了波形Ｅｗｆ［］のレベル遷移開始後７／８および１／８の二点を結ぶ直線で遷移傾斜を近似し、その直線が黒レベルと交わる位相を黒安定期間開始位置Ｂｓとする。
ｆ１１４において、制御部１は、水平開始波形Ｓｗｆ［］のレベル遷移開始後１／８および７／８の二点を結ぶ直線で遷移傾斜を近似する。そして、その直線が黒レベルに交わる位相に、黒安定期間開始位置Ｂｓとの関係を考慮して、１クロック分に相当する３２を足した値を黒安定期間終了位置Ｂｅとする。黒安定期間のイメージを図４（ｃ）に示す。
なお、ここでは、位相が０のときに遷移が終了しているものとして説明してきたが、位相が０のときに遷移中である場合は、ｆ１０７で取得する水平開始終了座標について、遷移の前後関係が開始と終了で一致しない場合が生じる。この状態を補償するために、制御部１は、ｆ１１５〜ｆ１１８で各安定開始終了位置の修正を行う。
ｆ１１５では、制御部１は、黒安定期間を示すＢｅ−Ｂｓが１クロックに納まるかどうかの判定を行う。１クロックに納まらないと判定した場合は、制御部１は、ｆ１１６に進み、水平開始波形Ｓｗｆ［］から算出した黒安定期間終了位置Ｂｅと白安定期間開始位置Ｗｓを１クロック分シフトさせる。一方、ｆ１１５においてＢｅ−Ｂｓが１クロックに納まると判定した場合は、制御部１は、以下の白安定期間の確認に移る。
ｆ１１７では、制御部１は、白安定期間を示すＷｅ−Ｗｓが１クロックに納まるかどうかの判定を行う。１クロックに納まらないと判定した場合は、制御部１は、ｆ１１８に進み、水平終了波形Ｅｗｆ［］から算出した白安定期間終了位置Ｗｅと黒安定期間開始位置Ｂｓを１クロック分シフトさせる。
次に、重複期間位置算出処理および適切位相の算出処理（サブルーチン３）について説明する。
ｆ１１９において、制御部１は、各種変数の定義を行う。制御部１は、重複安定期間開始位置（重複期間開始位置）Ｏｓおよび重複安定期間終了位置（重複期間終了位置）Ｏｅに、白安定期間と黒安定期間の重複期間の開始位置および終了位置をそれぞれ格納する。
ｆ１２０〜ｆ１２２（重複期間位置算出処理）において、制御部１は、黒安定期間開始位置（第４の位相）Ｂｓと白安定期間開始位置（第１の位相）Ｗｓのうち大きい方の値（位相）を重複安定期間開始位置Ｏｓに格納する。
ｆ１２３〜ｆ１２５（重複期間位置算出処理）において、制御部１は、黒安定期間終了位置（第３の位相）Ｂｅと白安定期間終了位置（第２の位相）Ｗｅのうち小さい方の値（位相）を重複安定期間終了位置Ｏｅに代入する。
ｆ１２６において、制御部１は、重複安定期間開始位置Ｏｓと重複安定期間終了位置Ｏｅとの間の重複安定期間（位相区間）に含まれる位相、ここでは重複安定期間の中点を求める。そして、それを１クロック分に相当する位相周期３２で割った余りを、量子化クロックの適切位相Ｂｐに格納（設定）する。
ここまでは、各安定期間が存在することを前提として説明してきたが、高周波クロックの映像フォーマットにおいては１クロックではレベル遷移が完了しない、つまり、安定期間が存在しないものもある。このような場合においても、この適切位相算出処理（サブルーチン３）をそのまま適用することができ、遷移が最も進んだ位置が適切位相となる。
以上説明したように、量子化クロック位相の自動調整を行うと、黒レベルから高レベルへの遷移および高レベルから黒レベルへの遷移のいずれにおいても、遷移が終了した後の安定期間で良好な量子化が行える。
本実施例では、白安定期間および黒安定期間の算出処理ａ（サブルーチン２）において二点間の直線近似を用いたが、他の近似手法を用いてもよい。また、本実施例では、適切位相算出処理（サブルーチン３）において、重複安定期間開始位置と終了位置との間の位相区間の中点を適切位相として設定したが、該位相区間内で十分なマージンを持っていればいずれの位置を適切位相としてもよい。
図５〜図７を参照して、本発明の実施例２である表示装置について説明する。まず、図５を用いて本実施例の表示装置の構成について説明する。実施例１との違いは、ＡＤ変換器６の前段にＬＰＦ１０が追加された点である。
ＬＰＦ１０は、ＲＧＢアナログ映像信号から高周波ノイズ成分を減衰させるためのローパスフィルタ処理を行う。周波数特性が異なる複数のフィルタが存在し、制御部１により選択が可能である。その他の構成は、実施例１と同様であるため説明を省略する。
次に、本実施例における量子化クロック位相の自動調整処理について説明する。基本的には実施例１と同じであるが、ＬＰＦ１０が追加されたことで、図１に記したｆ１２６での適切位相の算出方法が異なる。
図６に示すように、ＬＰＦ１０のローパスフィルタ処理により、高周波ノイズに対する耐性は強くなるが、アナログ映像信号の高周波成分に対しても減衰させてしまう。その結果、取得される水平開始波形および水平終了波形は、図７（ａ）に示すようになり、白および黒安定期間は、図７（ｂ）および（ｃ）のようになる。これらの図からも分かるように、画素レベルが頻繁に遷移するような映像では、白安定期間および黒安定期間がともに終了位置に近い方が元の映像信号のレベルに近づく。そこで、図１におけるｆ１２６の適切位相Ｂｐの求め方を次式のように、重複安定期間終了位置Ｏｅに近づくようにずらす。
ＬＰＦ１０は、ＲＧＢアナログ映像信号から高周波ノイズ成分を減衰させるためのローパスフィルタ処理を行う。周波数特性が異なる複数のフィルタが存在し、制御部１により選択が可能である。その他の構成は、実施例１と同様であるため説明を省略する。
次に、本実施例における量子化クロック位相の自動調整処理について説明する。基本的には実施例１と同じであるが、ＬＰＦ１０が追加されたことで、図１に記したｆ１２６での適切位相の算出方法が異なる。
図６に示すように、ＬＰＦ１０のローパスフィルタ処理により、高周波ノイズに対する耐性は強くなるが、アナログ映像信号の高周波成分に対しても減衰させてしまう。その結果、取得される水平開始波形および水平終了波形は、図７（ａ）に示すようになり、白および黒安定期間は、図７（ｂ）および（ｃ）のようになる。これらの図からも分かるように、画素レベルが頻繁に遷移するような映像では、白安定期間および黒安定期間がともに終了位置に近い方が元の映像信号のレベルに近づく。そこで、図１におけるｆ１２６の適切位相Ｂｐの求め方を次式のように、重複安定期間終了位置Ｏｅに近づくようにずらす。
このように、アナログ映像信号から減衰される成分は、ＬＰＦ１０のカットオフ周波数が量子化クロックの周波数に近づくほど多くなる。このため、カットオフ周波数が量子化クロックの周波数に近いほど、量子化クロックの位相を重複安定期間終了位置（重複安定期間の終端）に近づける。これにより、元の映像信号に近い信号が得られ、より良好な量子化を行うことが可能となる。
本実施例では、適切位相の演算において、カットオフ周波数／クロック周波数が１．５のときに重複安定期間の３／４の位置となるように設定したが、他の設定を用いてもよい。
本実施例では、適切位相の演算において、カットオフ周波数／クロック周波数が１．５のときに重複安定期間の３／４の位置となるように設定したが、他の設定を用いてもよい。
次に、図８〜図１２を参照して、本発明の実施例３である表示装置について説明する。まず、本実施例の表示装置の構成について、図８を用いて説明する。実施例１との違いは、指定画素レベル検出器８が無い点と、水平開始終了座標検出器７に代わって水平開始終了位置検出器１１が追加された点である。その他の構成は、実施例１と同様であるため説明を省略する。
水平開始終了位置検出器（水平開始位置検出手段および水平終了位置検出手段）１１は、水平方向の映像有効領域の開始位置と終了位置の検出を行う。開始位置および終了位置の判定は、制御部１により設定される閾値レベルに基づいて行われる。閾値レベルは、白レベルに対して、１／８、２／８、…、８／８のレベルでの設定を可能とする。水平開始終了位置検出器１１は、水平同期信号が到来してからクロックをカウントし、ＲＧＢの何れかのチャンネルにおいて初めて閾値レベルを上回った位置を開始位置とし、最後に閾値を上回った位置を終了位置とする。
そして、水平開始終了位置検出器１１は、次期垂直同期信号が到来するまで、開始位置での最小値と終了位置での最大値の保持を続ける。記憶される値は垂直同期信号によりリセットされ、制御部１からの取得要求に対して、水平開始終了位置検出器１１は、前フレームの開始位置および終了位置を出力する。また、閾値レベルを超える値（画素レベル）の画素が存在しない場合は０を出力する。
次に、量子化クロック位相の自動調整処理について、図９を用いて説明する。メインルーチンの動作から説明する。
ｆ３０１において、位相調整手段としての制御部１は、各種変数の定義を行う。開始位置変化位相Ｓｔｈ［］は、要素数７の配列を有し、水平開始終了位置検出器１１が各閾値レベルにて出力する水平開始位置が連続する位相間で変化する開始位置変化位相を格納する。終了位置変化位相Ｅｔｈ［］は、要素数７の配列を有し、水平開始終了位置検出器１１が各閾値レベルにて出力する水平終了位置が連続する位相間で変化する終了位置変化位相を格納する。
制御部１は、白安定期間開始位置Ｗｓ、白安定期間終了位置Ｗｅ、黒安定期間開始位置Ｂｓ、黒安定期間終了位置Ｂｅおよび適切位相Ｂｐに、実施例１と同様の値を格納する。
ｆ３０２では、制御部１は、後述する開始位置変化位相取得処理（サブルーチン４）を実行し、開始位置変化位相Ｓｔｈ［０］〜Ｓｔｈ［６］の各値を取得する。
ｆ３０３では、制御部１は、後述する終了位置変化位相取得処理（サブルーチン５）を実行し、終了位置変化位相Ｅｔｈ［０］〜Ｅｔｈ［６］の各値を取得する。
ｆ３０４では、制御部１は、後述する白安定期間および黒安定期間算出処理ｂ（サブルーチン６）を実行する。これにより、先の処理で取得した各変化位相から、白安定期間開始位置Ｗｓ、白安定期間終了位置Ｗｅ、黒安定期間開始位置Ｂｓおよび黒安定期間終了位置Ｂｅを算出する。
ｆ３０５では、制御部１は、適切位相算出処理（図１のサブルーチン３と同じ処理）を実行し、先の処理ｆ３０４で取得された各位置から適切位相Ｂｐを算出する。
ｆ３０６において、制御部１は、適切位相Ｂｐをクロック生成器５に設定し、本処理を終了する。
開始位置変化位相取得処理（サブルーチン４）について説明する。
ｆ３０７において、閾値レベル調整手段としての制御部１は、各種変数の定義を行う。位相変数ｎは、クロック生成器５に設定される位相を管理するための変数（位相調整値）であり、１クロックに相当する３２が初期値として与えられている。閾値変数ｍは、水平開始終了位置検出器１１に設定される閾値レベルを管理するための変数であり、０が初期値として与えられている。現在水平開始位置Ｐｃは、現位相設定における水平開始終了位置検出器１１から取得される水平開始位置を格納する。前回水平開始位置Ｐｐは、前回位相設定において水平開始終了位置検出器１１から取得された水平開始位置を格納する。
ｆ３０８において、制御部１は、クロック生成器５の位相を０に設定する。
ｆ３０９において、制御部１は、水平開始終了位置検出器１１に対し、閾値レベルを（ｍ＋１）／８に設定した後、出力に反映されるまでの時間として同期検出器４より出力される垂直同期割り込みを最低２回待ってから水平開始位置を取得してＰｃに格納する。
ｆ３１０では、制御部１は、先の処理ｆ３０９で取得した水平開始位置Ｐｃが０以外であるかどうかの判定を行う。０であると判定した場合は、制御部１は、ｆ３１１に進み、閾値レベルを上回る値の画素が存在しないことを示す−１を開始位置変化位相Ｓｔｈ［ｍ］に代入する。一方、水平開始位置Ｐｃが０以外であると判定した場合は、制御部１は、ｆ３１２に進み、位相を巡回させながら水平開始位置が変化する位相の検出処理に移る。
ｆ３１２において、制御部１は、次の位相設定での水平開始位置を取得するために、ｎを１増加させ、現在水平開始位置Ｐｃを前回水平開始位置Ｐｐにコピーする。
ｆ３１３において、制御部１は、クロック生成器５の位相にｎを３２で割った余りを設定する。その後、出力に反映されるまでの時間として同期検出器４より出力される垂直同期割り込みを最低２回待ってから水平開始終了位置検出器１１の水平開始位置を取得してＰｃに格納する。
ｆ３１４では、制御部１は、ｎが６４のときは、ＰｐとＰｃが等しいか否かを判定する。また、ｎが６４以外のときは、Ｐｐ−Ｐｃが１であるか否かを判定する。どちらも満たさない場合はｆ３１２に戻り、条件を満たすｎを探し続ける。この条件は、図１０に示すように、位相変数がｎとｎ−１であるときにそれぞれ設定される位相間で、アナログ入力映像信号が閾値レベルに到達したか否かを判定しているに等しい。ｎが６４のときの位相を別扱いする理由は、該位相が、水平開始終了位置検出器１１がカウントを開始するクロックの変わり目に相当する位相だからである。ｆ３１４の条件を満たす場合は、ｆ３１５に進む。
ｆ３１５では、制御部１は、そのときのｎをＳｔｈ［ｍ］に格納し、次の閾値レベルでの検出を行うためにｎを１戻してｍを１増加させる。ｎを１戻す理由は、次の閾値レベルにおける開始位置変化位相の検出処理をｎから開始する準備のためである。
ｆ３１６では、制御部１は、開始位置変化位相の検出処理が最大閾値レベルである６まで終了したか否かを判定する。終了していない場合はｆ３０９に戻り、次の閾値レベルでの検出を行う。以上の処理により、低レベルから高レベルへの遷移における各閾値レベルに到達する位相が、開始位置変化位相Ｓｔｈ［］に格納される。
終了位置変化位相取得処理（サブルーチン５）について説明する。開始位置変化位相取得処理（サブルーチン４）と異なる点は、レベル遷移の傾斜が逆向きになるため、位相変数ｎの初期値が６３となり、減少方向へ巡回していく点である。他の動作はほぼ同じであるため、詳細な説明は省略する。
この処理により、高レベルから低レベルへの遷移における各閾値レベルまで降下する位相が、終了位置変化位相Ｅｔｈ［］に格納される。開始位置変化位相Ｓｔｈ［］および終了位置変化位相Ｅｔｈ［］を図１１（ａ），（ｂ）に示す。
白安定期間および黒安定期間算出処理ｂ（サブルーチン６）について説明する。
ｆ３２７において、制御部１は、各種変数の定義を行う。開始位置最大閾値Ｓｍおよび終了位置最大閾値Ｅｍはそれぞれ、開始位置変化位相Ｓｔｈ［］および終了位置変化位相Ｅｔｈ［］において有効な位置が格納されている要素の最大値を格納する。
ｆ３２８において、制御部１は、開始位置最大閾値Ｓｍおよび終了位置最大閾値Ｅｍにそれぞれ、Ｓｔｈ［ｍ］およびＥｔｈ［ｍ］が−１でない最大のｍを格納する。
ｆ３２９において、制御部１は、高レベル遷移における最大閾値レベルに到達する位相であるＳｔｈ［Ｓｍ］に、１閾値レベル遷移分に相当する位相増加分の概算値である（Ｓｔｈ［Ｓｍ］−Ｓｔｈ［０］）／Ｓｍを足した位相を白安定期間開始位置Ｗｓとする。
ｆ３３０において、低レベル遷移における最大閾値レベルにまで降下する位相であるＥｔｈ［Ｅｍ］から、１閾値レベル遷移分に相当する位相増加分の概算値である（Ｅｔｈ［０］−Ｅｔｈ［Ｅｍ］）／Ｅｍを減じる。そして、これに１クロックシフトに相当する３２を足した位相を白安定期間終了位置Ｗｅとする。白安定期間のイメージを図１２（ａ）に示す。
ｆ３３１において、制御部１は、低レベル遷移における最小閾値レベルまで降下する位相であるＥｔｈ［０］に、１閾値レベル遷移分に相当する位相増加分の概算値である（Ｅｔｈ［０］−Ｅｔｈ［Ｅｍ］）／Ｅｍを足した位相を黒安定期間開始位置Ｂｓとする。
ｆ３３２において、制御部１は、高レベルへの遷移における最小閾値レベルに到達する位相であるＳｔｈ［０］から、１閾値レベル遷移分に相当する位相増加分の概算値である（Ｓｔｈ［Ｓｍ］−Ｓｔｈ［０］）／Ｓｍを減じる。そして、これに１クロックシフトに相当する３２を足した位相を黒安定期間終了位置Ｂｅとする。黒安定期間のイメージを図１２（ｂ）に示す。
本実施例では、位相が０のときには遷移が終了しているものとして説明してきたが、位相が０のときに遷移中であった場合は、水平開始位置と水平終了位置について、遷移の前後関係が開始と終了で一致しない場合が生じる。この状態を補償するために、制御部１は、図１のｆ１１４〜ｆ１１７と同様の処理をｆ３２３〜ｆ３２６で行う。
以上のように量子化クロック位相の自動調整を行うと、黒レベルから高レベルへの遷移においても、高レベルから黒レベルへの遷移においても、遷移が終了した後の安定期間による良好な量子化が行える。
本実施例では、白安定期間および黒安定期間算出処理ｂ（サブルーチン６）において、二点間の直線近似を用いたが、他の近似手法を用いてもよい。
また、本実施例では、適切位相算出処理（サブルーチン３）において、重複安定期間開始位置と終了位置との間の位相区間の中点を適切位相として設定したが、該位相区間内で十分なマージンを持っていればいずれの位置を適切位相としてもよい。さらに、実施例２にて説明したようにＬＰＦを設け、適切位相を中点よりも安定期間終了位置側に近づけて設定してもよい。
さらに、上記各実施例では、白安定期間と黒安定期間の重複期間に含まれる位相を適切位相として設定する場合について説明した。しかし、実施例１〜３と同様の処理を行う中で、第１の位相である白安定期間開始位置と白安定期間終了位置との間の位相区間に含まれる位相を適切位相として設定してもよい。また、第３の位相である黒安定期間終了位置と第４の位相である黒安定期間開始位置との間の位相区間に含まれる位相を適切位相として設定してもよい。
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
水平開始終了位置検出器（水平開始位置検出手段および水平終了位置検出手段）１１は、水平方向の映像有効領域の開始位置と終了位置の検出を行う。開始位置および終了位置の判定は、制御部１により設定される閾値レベルに基づいて行われる。閾値レベルは、白レベルに対して、１／８、２／８、…、８／８のレベルでの設定を可能とする。水平開始終了位置検出器１１は、水平同期信号が到来してからクロックをカウントし、ＲＧＢの何れかのチャンネルにおいて初めて閾値レベルを上回った位置を開始位置とし、最後に閾値を上回った位置を終了位置とする。
そして、水平開始終了位置検出器１１は、次期垂直同期信号が到来するまで、開始位置での最小値と終了位置での最大値の保持を続ける。記憶される値は垂直同期信号によりリセットされ、制御部１からの取得要求に対して、水平開始終了位置検出器１１は、前フレームの開始位置および終了位置を出力する。また、閾値レベルを超える値（画素レベル）の画素が存在しない場合は０を出力する。
次に、量子化クロック位相の自動調整処理について、図９を用いて説明する。メインルーチンの動作から説明する。
ｆ３０１において、位相調整手段としての制御部１は、各種変数の定義を行う。開始位置変化位相Ｓｔｈ［］は、要素数７の配列を有し、水平開始終了位置検出器１１が各閾値レベルにて出力する水平開始位置が連続する位相間で変化する開始位置変化位相を格納する。終了位置変化位相Ｅｔｈ［］は、要素数７の配列を有し、水平開始終了位置検出器１１が各閾値レベルにて出力する水平終了位置が連続する位相間で変化する終了位置変化位相を格納する。
制御部１は、白安定期間開始位置Ｗｓ、白安定期間終了位置Ｗｅ、黒安定期間開始位置Ｂｓ、黒安定期間終了位置Ｂｅおよび適切位相Ｂｐに、実施例１と同様の値を格納する。
ｆ３０２では、制御部１は、後述する開始位置変化位相取得処理（サブルーチン４）を実行し、開始位置変化位相Ｓｔｈ［０］〜Ｓｔｈ［６］の各値を取得する。
ｆ３０３では、制御部１は、後述する終了位置変化位相取得処理（サブルーチン５）を実行し、終了位置変化位相Ｅｔｈ［０］〜Ｅｔｈ［６］の各値を取得する。
ｆ３０４では、制御部１は、後述する白安定期間および黒安定期間算出処理ｂ（サブルーチン６）を実行する。これにより、先の処理で取得した各変化位相から、白安定期間開始位置Ｗｓ、白安定期間終了位置Ｗｅ、黒安定期間開始位置Ｂｓおよび黒安定期間終了位置Ｂｅを算出する。
ｆ３０５では、制御部１は、適切位相算出処理（図１のサブルーチン３と同じ処理）を実行し、先の処理ｆ３０４で取得された各位置から適切位相Ｂｐを算出する。
ｆ３０６において、制御部１は、適切位相Ｂｐをクロック生成器５に設定し、本処理を終了する。
開始位置変化位相取得処理（サブルーチン４）について説明する。
ｆ３０７において、閾値レベル調整手段としての制御部１は、各種変数の定義を行う。位相変数ｎは、クロック生成器５に設定される位相を管理するための変数（位相調整値）であり、１クロックに相当する３２が初期値として与えられている。閾値変数ｍは、水平開始終了位置検出器１１に設定される閾値レベルを管理するための変数であり、０が初期値として与えられている。現在水平開始位置Ｐｃは、現位相設定における水平開始終了位置検出器１１から取得される水平開始位置を格納する。前回水平開始位置Ｐｐは、前回位相設定において水平開始終了位置検出器１１から取得された水平開始位置を格納する。
ｆ３０８において、制御部１は、クロック生成器５の位相を０に設定する。
ｆ３０９において、制御部１は、水平開始終了位置検出器１１に対し、閾値レベルを（ｍ＋１）／８に設定した後、出力に反映されるまでの時間として同期検出器４より出力される垂直同期割り込みを最低２回待ってから水平開始位置を取得してＰｃに格納する。
ｆ３１０では、制御部１は、先の処理ｆ３０９で取得した水平開始位置Ｐｃが０以外であるかどうかの判定を行う。０であると判定した場合は、制御部１は、ｆ３１１に進み、閾値レベルを上回る値の画素が存在しないことを示す−１を開始位置変化位相Ｓｔｈ［ｍ］に代入する。一方、水平開始位置Ｐｃが０以外であると判定した場合は、制御部１は、ｆ３１２に進み、位相を巡回させながら水平開始位置が変化する位相の検出処理に移る。
ｆ３１２において、制御部１は、次の位相設定での水平開始位置を取得するために、ｎを１増加させ、現在水平開始位置Ｐｃを前回水平開始位置Ｐｐにコピーする。
ｆ３１３において、制御部１は、クロック生成器５の位相にｎを３２で割った余りを設定する。その後、出力に反映されるまでの時間として同期検出器４より出力される垂直同期割り込みを最低２回待ってから水平開始終了位置検出器１１の水平開始位置を取得してＰｃに格納する。
ｆ３１４では、制御部１は、ｎが６４のときは、ＰｐとＰｃが等しいか否かを判定する。また、ｎが６４以外のときは、Ｐｐ−Ｐｃが１であるか否かを判定する。どちらも満たさない場合はｆ３１２に戻り、条件を満たすｎを探し続ける。この条件は、図１０に示すように、位相変数がｎとｎ−１であるときにそれぞれ設定される位相間で、アナログ入力映像信号が閾値レベルに到達したか否かを判定しているに等しい。ｎが６４のときの位相を別扱いする理由は、該位相が、水平開始終了位置検出器１１がカウントを開始するクロックの変わり目に相当する位相だからである。ｆ３１４の条件を満たす場合は、ｆ３１５に進む。
ｆ３１５では、制御部１は、そのときのｎをＳｔｈ［ｍ］に格納し、次の閾値レベルでの検出を行うためにｎを１戻してｍを１増加させる。ｎを１戻す理由は、次の閾値レベルにおける開始位置変化位相の検出処理をｎから開始する準備のためである。
ｆ３１６では、制御部１は、開始位置変化位相の検出処理が最大閾値レベルである６まで終了したか否かを判定する。終了していない場合はｆ３０９に戻り、次の閾値レベルでの検出を行う。以上の処理により、低レベルから高レベルへの遷移における各閾値レベルに到達する位相が、開始位置変化位相Ｓｔｈ［］に格納される。
終了位置変化位相取得処理（サブルーチン５）について説明する。開始位置変化位相取得処理（サブルーチン４）と異なる点は、レベル遷移の傾斜が逆向きになるため、位相変数ｎの初期値が６３となり、減少方向へ巡回していく点である。他の動作はほぼ同じであるため、詳細な説明は省略する。
この処理により、高レベルから低レベルへの遷移における各閾値レベルまで降下する位相が、終了位置変化位相Ｅｔｈ［］に格納される。開始位置変化位相Ｓｔｈ［］および終了位置変化位相Ｅｔｈ［］を図１１（ａ），（ｂ）に示す。
白安定期間および黒安定期間算出処理ｂ（サブルーチン６）について説明する。
ｆ３２７において、制御部１は、各種変数の定義を行う。開始位置最大閾値Ｓｍおよび終了位置最大閾値Ｅｍはそれぞれ、開始位置変化位相Ｓｔｈ［］および終了位置変化位相Ｅｔｈ［］において有効な位置が格納されている要素の最大値を格納する。
ｆ３２８において、制御部１は、開始位置最大閾値Ｓｍおよび終了位置最大閾値Ｅｍにそれぞれ、Ｓｔｈ［ｍ］およびＥｔｈ［ｍ］が−１でない最大のｍを格納する。
ｆ３２９において、制御部１は、高レベル遷移における最大閾値レベルに到達する位相であるＳｔｈ［Ｓｍ］に、１閾値レベル遷移分に相当する位相増加分の概算値である（Ｓｔｈ［Ｓｍ］−Ｓｔｈ［０］）／Ｓｍを足した位相を白安定期間開始位置Ｗｓとする。
ｆ３３０において、低レベル遷移における最大閾値レベルにまで降下する位相であるＥｔｈ［Ｅｍ］から、１閾値レベル遷移分に相当する位相増加分の概算値である（Ｅｔｈ［０］−Ｅｔｈ［Ｅｍ］）／Ｅｍを減じる。そして、これに１クロックシフトに相当する３２を足した位相を白安定期間終了位置Ｗｅとする。白安定期間のイメージを図１２（ａ）に示す。
ｆ３３１において、制御部１は、低レベル遷移における最小閾値レベルまで降下する位相であるＥｔｈ［０］に、１閾値レベル遷移分に相当する位相増加分の概算値である（Ｅｔｈ［０］−Ｅｔｈ［Ｅｍ］）／Ｅｍを足した位相を黒安定期間開始位置Ｂｓとする。
ｆ３３２において、制御部１は、高レベルへの遷移における最小閾値レベルに到達する位相であるＳｔｈ［０］から、１閾値レベル遷移分に相当する位相増加分の概算値である（Ｓｔｈ［Ｓｍ］−Ｓｔｈ［０］）／Ｓｍを減じる。そして、これに１クロックシフトに相当する３２を足した位相を黒安定期間終了位置Ｂｅとする。黒安定期間のイメージを図１２（ｂ）に示す。
本実施例では、位相が０のときには遷移が終了しているものとして説明してきたが、位相が０のときに遷移中であった場合は、水平開始位置と水平終了位置について、遷移の前後関係が開始と終了で一致しない場合が生じる。この状態を補償するために、制御部１は、図１のｆ１１４〜ｆ１１７と同様の処理をｆ３２３〜ｆ３２６で行う。
以上のように量子化クロック位相の自動調整を行うと、黒レベルから高レベルへの遷移においても、高レベルから黒レベルへの遷移においても、遷移が終了した後の安定期間による良好な量子化が行える。
本実施例では、白安定期間および黒安定期間算出処理ｂ（サブルーチン６）において、二点間の直線近似を用いたが、他の近似手法を用いてもよい。
また、本実施例では、適切位相算出処理（サブルーチン３）において、重複安定期間開始位置と終了位置との間の位相区間の中点を適切位相として設定したが、該位相区間内で十分なマージンを持っていればいずれの位置を適切位相としてもよい。さらに、実施例２にて説明したようにＬＰＦを設け、適切位相を中点よりも安定期間終了位置側に近づけて設定してもよい。
さらに、上記各実施例では、白安定期間と黒安定期間の重複期間に含まれる位相を適切位相として設定する場合について説明した。しかし、実施例１〜３と同様の処理を行う中で、第１の位相である白安定期間開始位置と白安定期間終了位置との間の位相区間に含まれる位相を適切位相として設定してもよい。また、第３の位相である黒安定期間終了位置と第４の位相である黒安定期間開始位置との間の位相区間に含まれる位相を適切位相として設定してもよい。
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
映像信号に対する自動位相調整を行うプロジェクタやディスプレイ等の表示装置を提供できる。
１ 制御部
５ クロック生成器
６ ＡＤ変換器
７ 水平開始終了座標検出器
８ 指定画素レベル検出器
９ 映像信号処理部
５ クロック生成器
６ ＡＤ変換器
７ 水平開始終了座標検出器
８ 指定画素レベル検出器
９ 映像信号処理部
Claims (7)
- アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、
前記アナログ映像信号に対する前記ＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、
水平方向における映像の開始位置であって前記ＡＤ変換手段の出力値が最小となる水平開始位置と該水平開始位置の垂直位置とを示す水平開始座標を検出する水平開始座標検出手段と、
水平方向における前記映像の終了位置であって前記ＡＤ変換手段の出力値が最大となる水平終了位置と該水平終了位置の垂直位置とを示す水平終了座標を検出する水平終了座標検出手段と、
指定された水平位置および垂直位置において画素レベルを検出する指定画素レベル検出手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始座標および前記水平終了座標のそれぞれを含む範囲において前記指定画素レベル検出手段に前記画素レベルを逐次検出させ、前記水平開始位置および前記水平終了位置のそれぞれを含む範囲における前記量子化クロックの位相に対するレベル遷移波形を取得する波形取得処理と、
前記水平開始位置を含む範囲の前記レベル遷移波形から、前記アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、
前記水平終了位置を含む範囲の前記レベル遷移波形から、前記アナログ映像信号が前記第２のレベルから前記第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理と、
前記水平開始位置を含む範囲における前記レベル遷移波形から、前記アナログ映像信号が前記第１のレベルから前記第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、
前記水平終了位置を含む範囲における前記レベル遷移波形から、前記アナログ映像信号が第２のレベルから第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理と、
前記第１の位相と前記第４の位相のうち大きい方の位相である重複期間開始位置、および前記第２の位相と第３の位相のうち小さい方の位相である重複期間終了位置を算出する重複期間位置算出処理とを行い、
前記重複期間開始位置と前記重複期間終了位置との間の位相区間に含まれる位相を前記量子化クロックの位相として設定することを特徴とする表示装置。 - アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、
前記アナログ映像信号に対する前記ＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、
映像の水平方向において前記ＡＤ変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、
前記映像の水平方向において前記ＡＤ変換手段の出力値が前記閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、
前記閾値レベルを調整する閾値レベル調整手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始位置を変化させる開始位置変化位相および前記水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも２段階の前記閾値レベルに対して取得する位相取得処理と、
前記開始位置変化位相から、前記アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、
前記終了位置変化位相から、前記アナログ映像信号が前記第２のレベルから前記第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理と、
前記開始位置変化位相から、前記アナログ映像信号が前記第１のレベルから前記第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、
前記終了位置変化位相から、前記アナログ映像信号が前記第２のレベルから前記第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理と、
前記第１の位相と前記第４の位相のうち大きい方の位相である重複期間開始位置、および前記第２の位相と前記第３の位相のうち小さい方の位相である重複期間終了位置を算出する重複期間位置算出処理とを行い、
前記重複期間開始位置と前記重複期間終了位置との間の位相区間に含まれる位相を前記量子化クロックの位相として設定することを特徴とする表示装置。 - アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、
前記アナログ映像信号に対する前記ＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、
水平方向における映像の開始位置であって前記ＡＤ変換手段の出力値が最小となる水平開始位置と該水平開始位置の垂直位置とを示す水平開始座標を検出する水平開始座標検出手段と、
水平方向における前記映像の終了位置であって前記ＡＤ変換手段の出力値が最大となる水平終了位置と該水平終了位置の垂直位置とを示す水平終了座標を検出する水平終了座標検出手段と、
指定された水平位置および垂直位置において画素レベルを検出する指定画素レベル検出手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始座標および前記水平終了座標のそれぞれを含む範囲において前記指定画素レベル検出手段に前記画素レベルを逐次検出させ、前記水平開始位置および前記水平終了位置のそれぞれを含む範囲における前記量子化クロックの位相に対するレベル遷移波形を取得する波形取得処理と、
前記水平開始位置を含む範囲の前記レベル遷移波形から、前記アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、
前記水平終了位置を含む範囲の前記レベル遷移波形から、前記アナログ映像信号が前記第２のレベルから前記第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理とを行い、
前記第１の位相と前記第２の位相との間の位相区間に含まれる位相を前記量子化クロックの位相として設定することを特徴とする表示装置。 - アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、
前記アナログ映像信号に対する前記ＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、
映像の水平方向において前記ＡＤ変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、
前記映像の水平方向において前記ＡＤ変換手段の出力値が前記閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、
前記閾値レベルを調整する閾値レベル調整手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始位置を変化させる開始位置変化位相および前記水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも２段階の前記閾値レベルに対して取得する位相取得処理と、
前記開始位置変化位相から、前記アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を終了する第１の位相を算出する第１の位置算出処理と、
前記終了位置変化位相から、前記アナログ映像信号が前記第２のレベルから前記第１のレベルへの遷移を開始する第２の位相を算出する第２の位置算出処理とを行い、
前記第１の位相と前記第２の位相との間の位相区間に含まれる位相を前記量子化クロックの位相として設定することを特徴とする表示装置。 - アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、
前記アナログ映像信号に対する前記ＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、
水平方向における映像の開始位置であって前記ＡＤ変換手段の出力値が最小となる水平開始位置と該水平開始位置の垂直位置とを示す水平開始座標を検出する水平開始座標検出手段と、
水平方向における前記映像の終了位置であって前記ＡＤ変換手段の出力値が最大となる水平終了位置と該水平終了位置の垂直位置とを示す水平終了座標を検出する水平終了座標検出手段と、
指定された水平位置および垂直位置において画素レベルを検出する指定画素レベル検出手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始座標および前記水平終了座標のそれぞれを含む範囲において前記指定画素レベル検出手段に前記画素レベルを逐次検出させ、前記水平開始位置および前記水平終了位置のそれぞれを含む範囲における前記量子化クロックの位相に対するレベル遷移波形を取得する波形取得処理と、
前記水平開始位置を含む範囲の前記レベル遷移波形から、前記アナログ映像信号が第１のレベルから該第１のレベルより高い第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、
前記水平終了位置を含む範囲の前記レベル遷移波形から、前記アナログ映像信号が前記第２のレベルから前記第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理とを行い、
前記第３の位相と前記第４の位相との間の位相区間に含まれる位相を前記量子化クロックの位相として設定することを特徴とする表示装置。 - アナログ映像信号をデジタル映像信号に変換するＡＤ変換手段と、
前記アナログ映像信号に対する前記ＡＤ変換手段での量子化クロックの位相を調整する位相調整手段と、
映像の水平方向において前記ＡＤ変換手段の出力値が所定の閾値レベルを上回る最小値となる水平開始位置を検出する水平開始位置検出手段と、
前記映像の水平方向において前記ＡＤ変換手段の出力値が前記閾値レベルを上回る最大値となる水平終了位置を検出する水平終了位置検出手段と、
前記閾値レベルを調整する閾値レベル調整手段とを有し、
前記位相調整手段は、
前記量子化クロックの位相調整値を順次変更して、前記水平開始位置を変化させる開始位置変化位相および前記水平終了位置を変化させる終了位置変化位相をそれぞれ少なくとも２段階の前記閾値レベルに対して取得する位相取得処理と、
前記開始位置変化位相から、前記アナログ映像信号が前記第１のレベルから前記第２のレベルへの遷移を開始する第３の位相を算出する第３の位置算出処理と、
前記終了位置変化位相から、前記アナログ映像信号が前記第２のレベルから前記第１のレベルへの遷移を終了する第４の位相を算出する第４の位置算出処理とを行い、
前記第３の位相と前記第４の位相との間の位相区間に含まれる位相を前記量子化クロックの位相として設定することを特徴とする表示装置。 - 前記ＡＤ変換手段の前段に、ローパスフィルタ処理を行うフィルタ処理手段を有し、
前記位相調整手段は、前記フィルタ処理手段におけるローパスフィルタのカットオフ周波数が前記量子化クロックの周波数に近いほど、前記位相区間の終端に近い位相を前記量子化クロックの位相として設定することを特徴とする請求項１から６のいずれか１つに記載の表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010013789A JP2011154060A (ja) | 2010-01-26 | 2010-01-26 | 表示装置 |
| CN201110023636.4A CN102136263B (zh) | 2010-01-26 | 2011-01-21 | 自动量化时钟相位调整显示装置 |
| EP20110152145 EP2360672A1 (en) | 2010-01-26 | 2011-01-25 | Automatic quantization clock phase adjustable display apparatus |
| US13/013,297 US8421920B2 (en) | 2010-01-26 | 2011-01-25 | Automatic quantization clock phase adjustable display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010013789A JP2011154060A (ja) | 2010-01-26 | 2010-01-26 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011154060A true JP2011154060A (ja) | 2011-08-11 |
| JP2011154060A5 JP2011154060A5 (ja) | 2013-03-07 |
Family
ID=43797681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010013789A Pending JP2011154060A (ja) | 2010-01-26 | 2010-01-26 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8421920B2 (ja) |
| EP (1) | EP2360672A1 (ja) |
| JP (1) | JP2011154060A (ja) |
| CN (1) | CN102136263B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8730073B1 (en) * | 2012-12-18 | 2014-05-20 | Broadcom Corporation | Pipelined analog-to-digital converter with dedicated clock cycle for quantization |
| CN109787716B (zh) * | 2018-12-19 | 2020-12-29 | 惠科股份有限公司 | 数据的传输方法及装置 |
| CN110321279A (zh) * | 2019-05-21 | 2019-10-11 | 福建联迪商用设备有限公司 | 一种测试扫描时间的方法及终端 |
| CN111987746B (zh) * | 2020-08-11 | 2021-05-04 | 山东国瑞电力科技有限公司 | 一种工频三相电能的矢量同步方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1063234A (ja) * | 1996-04-26 | 1998-03-06 | Matsushita Electric Ind Co Ltd | デジタル画像表示装置 |
| JP2000047649A (ja) * | 1998-05-27 | 2000-02-18 | Matsushita Electric Ind Co Ltd | デジタル画像表示装置 |
| JP2000122624A (ja) * | 1998-10-20 | 2000-04-28 | Hitachi Ltd | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
| JP2002023725A (ja) * | 2000-07-06 | 2002-01-25 | Mitsubishi Electric Corp | 映像信号処理装置及び映像出力機器 |
| JP2008224770A (ja) * | 2007-03-08 | 2008-09-25 | Funai Electric Co Ltd | デジタル画像表示装置 |
| JP2011141397A (ja) * | 2010-01-06 | 2011-07-21 | Canon Inc | 表示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269776A (ja) * | 1985-09-20 | 1987-03-31 | Nec Corp | Ｐｌｌ装置 |
| US4905085A (en) * | 1988-09-29 | 1990-02-27 | E. I. Du Pont De Nemours And Company | Synchronous sampling system |
| US5717469A (en) * | 1994-06-30 | 1998-02-10 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
| JPH11177847A (ja) | 1997-12-10 | 1999-07-02 | Matsushita Electric Ind Co Ltd | 画像調整方法および自動画像調整装置 |
| EP0961261A1 (en) | 1998-05-27 | 1999-12-01 | Matsushita Electric Industrial Co., Ltd. | Method and circuit for automatic phase and frequency adjustment of a regenerated clock in a digital image display apparatus |
| DE60126165T2 (de) * | 2000-02-03 | 2007-10-25 | Sanyo Electric Co., Ltd., Moriguchi | Bildelement-Taktgenerator für eine Anzeige |
| US7719529B2 (en) * | 2004-09-28 | 2010-05-18 | Honeywell International Inc. | Phase-tolerant pixel rendering of high-resolution analog video |
-
2010
- 2010-01-26 JP JP2010013789A patent/JP2011154060A/ja active Pending
-
2011
- 2011-01-21 CN CN201110023636.4A patent/CN102136263B/zh not_active Expired - Fee Related
- 2011-01-25 EP EP20110152145 patent/EP2360672A1/en not_active Withdrawn
- 2011-01-25 US US13/013,297 patent/US8421920B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1063234A (ja) * | 1996-04-26 | 1998-03-06 | Matsushita Electric Ind Co Ltd | デジタル画像表示装置 |
| JP2000047649A (ja) * | 1998-05-27 | 2000-02-18 | Matsushita Electric Ind Co Ltd | デジタル画像表示装置 |
| JP2000122624A (ja) * | 1998-10-20 | 2000-04-28 | Hitachi Ltd | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
| JP2002023725A (ja) * | 2000-07-06 | 2002-01-25 | Mitsubishi Electric Corp | 映像信号処理装置及び映像出力機器 |
| JP2008224770A (ja) * | 2007-03-08 | 2008-09-25 | Funai Electric Co Ltd | デジタル画像表示装置 |
| JP2011141397A (ja) * | 2010-01-06 | 2011-07-21 | Canon Inc | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102136263B (zh) | 2014-01-22 |
| CN102136263A (zh) | 2011-07-27 |
| US20110181777A1 (en) | 2011-07-28 |
| US8421920B2 (en) | 2013-04-16 |
| EP2360672A1 (en) | 2011-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011154060A (ja) | 表示装置 | |
| JP2011154060A5 (ja) | ||
| JPH11289500A (ja) | アナログ画像信号の信号処理方法 | |
| JP2000122624A (ja) | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 | |
| JP5398554B2 (ja) | 表示装置 | |
| JP2011141397A5 (ja) | ||
| JP3532117B2 (ja) | 映像信号処理装置 | |
| CN110753195B (zh) | 一种高稳定性的视频触发方法及数字示波器 | |
| JP5473007B2 (ja) | 映像表示装置および映像表示方法 | |
| JP6137464B2 (ja) | 画像処理装置および画像処理プログラム | |
| CN102148920B (zh) | 同步信号限幅装置与同步信号限幅方法 | |
| JP2011232067A (ja) | 信号処理装置および電波時計 | |
| US7250981B2 (en) | Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock | |
| JPH0666861A (ja) | 計測波形判定方法 | |
| JP3960716B2 (ja) | 画素対応表示装置におけるクロック位相自動調整装置 | |
| JP4787470B2 (ja) | 画像表示装置の動作方法および画像表示装置 | |
| CN113125826B (zh) | 一种示波功率分析仪的瞬态功率运算及触发方法 | |
| JP2012247446A (ja) | 表示装置 | |
| JPH11282399A (ja) | ドットクロック再生装置 | |
| JP2000101870A (ja) | デジタル信号処理回路 | |
| JP2003330445A (ja) | 表示装置 | |
| TWI404417B (zh) | 同步訊號截波裝置與同步訊號截波方法 | |
| JP4944943B2 (ja) | 位相比較器、及びこれを用いたクロック生成回路、映像表示装置及び再生信号処理装置 | |
| JPH11224073A (ja) | 映像信号処理方法及び装置 | |
| JP2008147825A (ja) | 信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140121 |