JP2011151224A - Laminated ceramic capacitor, and method of manufacturing the same - Google Patents
Laminated ceramic capacitor, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011151224A JP2011151224A JP2010011679A JP2010011679A JP2011151224A JP 2011151224 A JP2011151224 A JP 2011151224A JP 2010011679 A JP2010011679 A JP 2010011679A JP 2010011679 A JP2010011679 A JP 2010011679A JP 2011151224 A JP2011151224 A JP 2011151224A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- internal
- dummy
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000919 ceramic Substances 0.000 claims abstract description 69
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 230000005684 electric field Effects 0.000 abstract description 23
- 239000000758 substrate Substances 0.000 abstract description 13
- 238000013508 migration Methods 0.000 abstract description 11
- 230000005012 migration Effects 0.000 abstract description 11
- 230000000052 comparative effect Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 11
- 230000002950 deficient Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 239000000843 powder Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000002040 relaxant effect Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層セラミックコンデンサに関する。 The present invention relates to a multilayer ceramic capacitor.
近年、電装市場において、ECU（電子制御ユニット）をエンジンルームに設置する等の理由から、高温での使用が保障された電子部品およびその実装方法が求められている。 In recent years, in the electrical equipment market, electronic components that are guaranteed to be used at high temperatures and their mounting methods have been demanded for reasons such as installing an ECU (electronic control unit) in an engine room.
しかしながら、１５０℃以上での使用に耐える半田が存在しないため、エンジンルーム内に設置される電子部品の実装には、高温での使用に耐える導電性接着剤が用いられている。そして、現在、使用されている導電性接着剤に含有されている導電性粉末の主成分には、Agが用いられることが多い。 However, since there is no solder that can withstand use at 150 ° C. or higher, a conductive adhesive that can withstand use at high temperatures is used to mount electronic components installed in the engine room. In addition, Ag is often used as the main component of the conductive powder contained in the currently used conductive adhesive.
また、電子部品の外部電極の主成分にも、経時的な酸化を抑制することを考慮して、Agが用いられることがある。特に、導電性粉末の主成分にAgを使用した導電性接着剤を用いて実装する場合には、電子部品の外部電極の主成分をAgにすれば、外部電極と導電性接着剤との接続抵抗を小さくできるという効果もある。 In addition, Ag may be used as a main component of the external electrode of the electronic component in consideration of suppressing the oxidation over time. In particular, when mounting using a conductive adhesive using Ag as the main component of the conductive powder, if the main component of the external electrode of the electronic component is Ag, the connection between the external electrode and the conductive adhesive There is also an effect that the resistance can be reduced.
しかしながら、電子部品の外部電極の端部と、その外部電極と異なる極性を有する内部電極の端部との間には高い電界強度が発生するため、Agを主成分とする導電性粉末を含有する導電性接着剤を用いて電子部品を基板等に実装した場合、すなわち、Agを主成分とする導電性粉末を含有する導電性接着剤を用いて電子部品の外部電極を基板等の電極パターンに接合した場合、導電性接着剤中のAgが電子部品のセラミック素子を通過して前記内部電極の端部にまで達するマイグレーションが生じ絶縁抵抗が低下するという問題があった。また、電子部品の外部電極がAgを主成分としている場合には、そのAgがマイグレーションの原因になることもあった。そして、これらのマイグレーションにより、セラミック素子にクラックが生じることもあった。 However, since a high electric field strength is generated between the end of the external electrode of the electronic component and the end of the internal electrode having a polarity different from that of the external electrode, it contains conductive powder mainly composed of Ag. When an electronic component is mounted on a substrate or the like using a conductive adhesive, that is, an external electrode of the electronic component is formed into an electrode pattern such as a substrate using a conductive adhesive containing a conductive powder mainly composed of Ag. When bonded, there is a problem in that Ag in the conductive adhesive passes through the ceramic element of the electronic component and reaches the end of the internal electrode, resulting in a decrease in insulation resistance. Further, when the external electrode of the electronic component contains Ag as a main component, the Ag may cause migration. These migrations may cause cracks in the ceramic element.
これらのマイグレーションへの対策を講じた積層セラミック電子部品として、特許文献１に開示された積層セラミックコンデンサがある。図１１から図１３は、この積層セラミックコンデンサを示す。なお、図１１は、この積層セラミックコンデンサを側面方向から見た断面図であり、図１２は図１１におけるＡ−Ａ'部分を矢印方向に見た断面図であり、図１３は図１１におけるＢ−Ｂ'部分を矢印方向に見た断面図である。 As a multilayer ceramic electronic component taking measures against such migration, there is a multilayer ceramic capacitor disclosed in Patent Document 1. 11 to 13 show this multilayer ceramic capacitor. 11 is a cross-sectional view of the multilayer ceramic capacitor as viewed from the side, FIG. 12 is a cross-sectional view of the AA ′ portion in FIG. 11 as viewed in the direction of the arrow, and FIG. It is sectional drawing which looked at -B 'part in the arrow direction.
図１１から図１３に示すように、特許文献１の積層セラミックコンデンサは、セラミック素子１０１の両端に一対の外部電極１０２、１０３が形成されるとともに、セラミック素子１０１の内部には、外部電極１０２に接続された複数の内部電極１０４と、外部電極１０３に接続された複数の内部電極１０５とが、セラミック層１０６を介して交互に配置されている。また、最下層の内部電極１０４のさらに下には、内部電極１０４、１０５よりも長さが短かく、内部電極１０４、１０５と平行な位置関係にあり、外部電極１０３に接続されて容量形成に寄与するとともに、外部電極１０３の端部と、最下層の内部電極１０４の端部との間の電界集中を緩和してマイグレーションの発生防止にも寄与する内部電極兼水平ダミー電極１０７が形成されている。さらに、最上層の内部電極１０４のさらに上にも、同様に、内部電極兼水平ダミー電極１０７が形成されている。 As shown in FIGS. 11 to 13, the multilayer ceramic capacitor of Patent Document 1 has a pair of external electrodes 102 and 103 formed at both ends of the ceramic element 101, and the external electrode 102 is formed inside the ceramic element 101. A plurality of connected internal electrodes 104 and a plurality of internal electrodes 105 connected to the external electrode 103 are alternately arranged via the ceramic layer 106. Further, below the lowermost internal electrode 104, the length is shorter than the internal electrodes 104 and 105, and the positional relationship is parallel to the internal electrodes 104 and 105, and the capacitor is formed by being connected to the external electrode 103. An internal electrode / horizontal dummy electrode 107 that contributes to the prevention of migration by relaxing the electric field concentration between the end of the external electrode 103 and the end of the lowermost internal electrode 104 is formed. Yes. Further, an internal electrode / horizontal dummy electrode 107 is also formed on the uppermost internal electrode 104 in the same manner.
また、セラミック層６を介して交互に配置された内部電極１０４、１０５の側面方向の両側には、内部電極１０４、１０５と垂直な位置関係にある、外部電極１０２に接続された一対の垂直ダミー電極１０８と、外部電極１０３に接続された一対の垂直ダミー電極１０９が形成されている。 Further, a pair of vertical dummies connected to the external electrode 102, which are in a positional relationship perpendicular to the internal electrodes 104, 105, are disposed on both sides in the side surface direction of the internal electrodes 104, 105 arranged alternately via the ceramic layer 6. An electrode 108 and a pair of vertical dummy electrodes 109 connected to the external electrode 103 are formed.
この特許文献１に開示された積層セラミックコンデンサは、実装する基板に対し、内部電極１０４、１０５が水平となるように実装された場合には、高い電界強度が発生する、外部電極１０３の端部と最下層の内部電極１０４の端部との間を内部電極兼水平ダミー電極１０７が遮るため、マイグレーションの発生を防止することができる。また、この積層セラミックコンデンサが、実装する基板に対し、内部電極１０４、１０５が垂直となるように実装された場合には、高い電界強度が発生する、外部電極１０２の端部と内部電極１０５の端部との間を垂直ダミー電極１０８が、外部電極１０３の端部と内部電極１０４の端部との間を垂直ダミー電極１０９が遮るため、マイグレーションの発生を防止することができる。 The multilayer ceramic capacitor disclosed in Patent Document 1 has an end portion of the external electrode 103 that generates a high electric field strength when the internal electrodes 104 and 105 are mounted horizontally with respect to the substrate to be mounted. Since the internal electrode / horizontal dummy electrode 107 blocks between the uppermost layer and the end portion of the lowermost internal electrode 104, migration can be prevented. Further, when this multilayer ceramic capacitor is mounted such that the internal electrodes 104 and 105 are perpendicular to the substrate to be mounted, a high electric field strength is generated, and the end of the external electrode 102 and the internal electrode 105 Since the vertical dummy electrode 108 blocks between the ends and the vertical dummy electrode 109 blocks between the end of the external electrode 103 and the end of the internal electrode 104, the occurrence of migration can be prevented.
しかしながら、上述した先行技術にかかる積層セラミックコンデンサには、次のような問題があった。 However, the multilayer ceramic capacitor according to the prior art described above has the following problems.
すなわち、電界集中を有効に緩和するためには、積層された内部電極のうちの最下層の内部電極と、さらにこの下に設けられた内部電極兼水平ダミー電極との間、および積層された内部電極のうちの最上層の内部電極と、さらにこの上に設けられた内部電極兼水平ダミー電極との間は、常に異なった極性となるように異なった外部電極に接続しなければならず、内部電極の設計自由度に制約があり、必要な容量値を調整するのが難しかった。たとえば、図１１からわかるように、一対の内部電極兼水平ダミー電極１０７がともに外部電極１０３に接続されているため、最下層の内部電極１０４と最上層の内部電極１０４はともに外部電極１０２に接続しなければならず、内部電極の設計自由度に制約があり、必要な容量値を調整するのが難しかった。 That is, in order to effectively alleviate electric field concentration, the lowermost internal electrode of the stacked internal electrodes and the internal electrode / horizontal dummy electrode provided below this and the stacked internal electrodes Between the uppermost internal electrode of the electrodes and the internal / horizontal dummy electrode provided thereon, it must be connected to different external electrodes so as to always have different polarities. The degree of freedom in electrode design is limited, making it difficult to adjust the required capacitance value. For example, as can be seen from FIG. 11, since the pair of internal and horizontal dummy electrodes 107 are both connected to the external electrode 103, the lowermost internal electrode 104 and the uppermost internal electrode 104 are both connected to the external electrode 102. Therefore, the degree of freedom in designing the internal electrode is limited, and it is difficult to adjust the required capacitance value.
また、内部電極兼水平ダミー電極１０７の長さが、内部電極１０４、１０５の長さと異なっているため、この積層セラミックコンデンサに用いられるセラミックス素子を、表面に所定形状の導電ペーストが塗布された複数のグリーンシートを積層し、その積層体を焼成して形成する場合に、内部電極１０４、１０５用のグリーンシートと、内部電極兼水平ダミー電極１０７用のグリーンシートとを、同一のマザーグリーンシートから取り出すことができないという問題もあった。 In addition, since the length of the internal electrode / horizontal dummy electrode 107 is different from the length of the internal electrodes 104 and 105, a plurality of ceramic elements used in this multilayer ceramic capacitor are coated with a predetermined shape of conductive paste on the surface. When the green sheet is laminated and the laminate is fired, the green sheet for the internal electrodes 104 and 105 and the green sheet for the internal and horizontal dummy electrode 107 are formed from the same mother green sheet. There was also a problem that it could not be taken out.
本発明は、上述した先行技術の問題点を解決するためになされたものであり、実装する基板に対し、内部電極が水平となるように実装した場合にも、垂直となるように実装した場合にも、電界の集中を緩和してマイグレーションの発生を防止することができ、かつ必要な容量を得るための内部電極の配置設計が容易な積層セラミックコンデンサを提供することを目的とする。 The present invention was made to solve the above-described problems of the prior art, and when mounted so that the internal electrodes are horizontal with respect to the substrate to be mounted, Another object of the present invention is to provide a multilayer ceramic capacitor that can reduce the concentration of the electric field and prevent the occurrence of migration, and that can easily arrange the internal electrodes to obtain the required capacitance.
そこで本発明の積層セラミックコンデンサは、一対の端面とその端面を結ぶ側面とを有する略直方体状のセラミック素子の両端面および各端面から延びる側面の一部を覆うようにそれぞれ外部電極が形成されるとともに、セラミック素子の内部に、一方の外部電極に接続された複数の内部電極と、他方の外部電極に接続された複数の内部電極とが、交互に、セラミック層を介して一定面積の重なりをもって積層され、その重なった内部電極と、その重なった内部電極間に存在するセラミック層とで容量形成部が構成された積層セラミックコンデンサにおいて、セラミック素子の内部に、容量形成部の周囲を囲むように配置されるダミー電極として、一方および他方の外部電極のぞれぞれに接続され、その面内方向が内部電極の面内方向と平行な位置関係にある一対の平行ダミー電極と、その面内方向が内部電極の面内方向と垂直な位置関係にある一対の垂直ダミー電極とを形成し、 また、セラミック素子の側面上に形成された外部電極の先端と、その外部電極と極性が異なる直近の内部電極の最も近い部分とを結ぶラインにその先端が接するか、あるいは当該ラインを遮るように、平行ダミー電極または垂直ダミー電極を配置し、また、容量形成部をセラミック素子のいずれか一方の端面側から見た場合に、内部電極の幅で規定される容量形成部の幅ｗ、内部電極のうちの積層方向の最も下に位置する内部電極と、内部電極のうちの積層方向の最も上に位置する内部電極との距離で規定される容量形成部の高さｔ、平行ダミー電極の幅ｂ、および垂直ダミー電極の幅ｃを、
0.20ｗ≦ｂ
0.20ｔ≦ｃ
の関係にし、かつ、平行ダミー電極が容量形成部の幅ｗの中点を覆うとともに、垂直ダミー電極が容量形成部の高さｔの中点を覆うようにした。
Therefore, in the multilayer ceramic capacitor of the present invention, external electrodes are formed so as to cover both end faces of a substantially rectangular parallelepiped ceramic element having a pair of end faces and side faces connecting the end faces and a part of the side faces extending from each end face. In addition, a plurality of internal electrodes connected to one external electrode and a plurality of internal electrodes connected to the other external electrode are alternately overlapped with each other with a certain area through the ceramic layer inside the ceramic element. In a laminated ceramic capacitor in which a capacitor forming portion is formed by stacking and overlapping internal electrodes and a ceramic layer existing between the overlapping internal electrodes, so as to surround the periphery of the capacitor forming portion inside the ceramic element. As a dummy electrode to be arranged, it is connected to one and the other external electrodes, and the in-plane direction is parallel to the in-plane direction of the internal electrodes. A pair of parallel dummy electrodes in a positional relationship and a pair of vertical dummy electrodes whose in-plane direction is perpendicular to the in-plane direction of the internal electrode are formed, and are formed on the side surface of the ceramic element. A parallel dummy electrode or a vertical dummy electrode is placed so that the tip contacts the line connecting the tip of the external electrode and the closest part of the nearest internal electrode that has a polarity different from that of the external electrode, or the line is blocked. In addition, when the capacitance forming portion is viewed from one end face side of the ceramic element, the width w of the capacitance forming portion defined by the width of the internal electrode is positioned at the lowest of the internal electrodes in the stacking direction. The height t of the capacitance forming portion, the width b of the parallel dummy electrode, and the width c of the vertical dummy electrode defined by the distance between the internal electrode and the internal electrode located on the top of the internal electrodes in the stacking direction,
0.20w ≦ b
0.20t ≦ c
In addition, the parallel dummy electrode covers the midpoint of the width w of the capacitance forming portion, and the vertical dummy electrode covers the midpoint of the height t of the capacitance forming portion.
なお、平行ダミー電極および垂直ダミー電極の寸法は、次の関係にするとさらに効果が大きくなるため、より好ましい。すなわち、 平行ダミー電極および垂直ダミー電極の長さは、外部電極のセラミック素子の側面上に形成された先端と、その外部電極と極性が異なる直近の内部電極の最も近い部分とを結ぶラインを遮るものであることが好ましい。また、容量形成部の幅ｗ、容量形成部の高さｔ、平行ダミー電極の幅ｂ、および垂直ダミー電極の幅ｃは、
0.30ｗ≦ｂ
0.30ｔ≦ｃ
の関係にあることが好ましい。
Note that the dimensions of the parallel dummy electrode and the vertical dummy electrode are more preferable because the effect is further increased when the following relationship is satisfied. That is, the lengths of the parallel dummy electrode and the vertical dummy electrode block the line connecting the tip formed on the side surface of the ceramic element of the external electrode and the closest part of the nearest internal electrode having a polarity different from that of the external electrode. It is preferable. Further, the width w of the capacitance forming portion, the height t of the capacitance forming portion, the width b of the parallel dummy electrode, and the width c of the vertical dummy electrode are:
0.30w ≦ b
0.30t ≦ c
It is preferable that the relationship is
また、一方の外部電極に接続された水平ダミー電極と他方の外部電極に接続された水平ダミー電極との間隔は、次の関係にあることが好ましい。すなわち、一方の外部電極に接続された内部電極と他方の端面との間隔、および他方の外部電極に接続された内部電極と一方の端面との間隔をＧ1とし、互いに対向するように形成された一対の水平ダミー電極の先端の間隔をＧ2とした場合に、Ｇ2＝２Ｇ1の関係にあることが好ましい。 The distance between the horizontal dummy electrode connected to one external electrode and the horizontal dummy electrode connected to the other external electrode is preferably in the following relationship. That is, the interval between the inner electrode and the other connected to one external electrode of the end face, and the other internal electrode and the one connected to the external electrodes the distance between the end surface and G 1, is formed so as to face each other the spacing of the tips of the pair of horizontal dummy electrodes when the G 2 has, it is preferable that a relationship of G 2 = 2G 1.
さらに本発明は、積層セラミックコンデンサの製造方法にも向けられる。本発明の積層セラミックコンデンサの製造方法においては、セラミック素子を、表面に内部電極を形成するための導電ペーストが塗布された内部電極用グリーンシートと、表面に水平ダミー電極を形成するための導電ペーストが塗布された水平ダミー電極用グリーンシートと、表面に導電ペーストが塗布されていない保護層用グリーンシートとを、所望の順番に所望の枚数積層して積層体を形成し、その積層体を焼成して形成するにあたり、内部電極用グリーンシートと水平ダミー電極用グリーンシートとを、同一のマザーグリーンシートあるいは同一種類のマザーグリーンシートから取り出すようにした。 Furthermore, the present invention is also directed to a method for manufacturing a multilayer ceramic capacitor. In the method for manufacturing a multilayer ceramic capacitor according to the present invention, the ceramic element has a green sheet for an internal electrode coated with a conductive paste for forming an internal electrode on the surface, and a conductive paste for forming a horizontal dummy electrode on the surface. Is formed by laminating a desired number of green sheets for a horizontal dummy electrode coated with a green sheet for a protective layer without a conductive paste on the surface in a desired order, and firing the laminated body. In the formation, the internal electrode green sheet and the horizontal dummy electrode green sheet were taken out from the same mother green sheet or the same type of mother green sheet.
本発明の積層セラミックコンデンサは、上述のとおり、セラミック素子の内部に、一方の外部電極に接続された一対の平行ダミー電極と一対の垂直ダミー電極と、他方の外部電極に接続された一対の平行ダミー電極と一対の垂直ダミー電極とを形成し、これらのダミー電極で容量形成部の周囲を囲むようにし、かつ平行ダミー電極および垂直ダミー電極の寸法を所定の値としたため、基板に対し、内部電極が水平となるように実装された場合にも、垂直となるように実装された場合にも、平行ダミー電極または垂直ダミー電極のいずれかで、高い電界強度が発生する外部電極の端部と、その外部電極と異なる極性を有する内部電極との間でマイグレーションが発生するのを防止することができる。 As described above, the multilayer ceramic capacitor of the present invention has a pair of parallel dummy electrodes connected to one external electrode, a pair of vertical dummy electrodes, and a pair of parallel electrodes connected to the other external electrode inside the ceramic element. A dummy electrode and a pair of vertical dummy electrodes are formed, these dummy electrodes surround the periphery of the capacitance forming portion, and the dimensions of the parallel dummy electrode and the vertical dummy electrode are set to predetermined values. Whether the electrodes are mounted horizontally or vertically, either the parallel dummy electrode or the vertical dummy electrode and the end of the external electrode that generates high electric field strength Further, migration can be prevented between the external electrode and the internal electrode having a different polarity.
また、一対の外部電極の両側から平行ダミー電極が延出されているため、内部電極の配置設計の自由度が高く、最下層の内部電極と最上層の内部電極とを同一の外部電極に接続するようにしても良いし、最下層の内部電極と最上層の内部電極とを異なる外部電極に接続するようにしても良い。この結果、所望の容量を調整するための内部電極の配置設計が非常に容易である。 In addition, parallel dummy electrodes are extended from both sides of the pair of external electrodes, so the degree of freedom in the internal electrode layout design is high, and the lowermost internal electrode and the uppermost internal electrode are connected to the same external electrode. Alternatively, the lowermost internal electrode and the uppermost internal electrode may be connected to different external electrodes. As a result, the arrangement design of the internal electrodes for adjusting the desired capacitance is very easy.
また、一方の外部電極に接続される水平ダミー電極と他方の外部電極に接続される水平ダミー電極との間隔を、上述した好ましい関係にした場合には、水平ダミー電極用のグリーンシートと、一方の外部電極に接続される内部電極用のグリーンシートと、他方の外部電極に接続される内部電極用のグリーンシートとを、同一のマザーグリーンシート、あるいは同一種類のマザーグリーンシートから取り出すことができる。すなわち、積層セラミックコンデンサの製造方法の１つとして、大きなマザーグリーンシートに複数枚分のグリーンシートを一括して形成しておき、これを予め各グリーンシートにカットし、あるいは各グリーンシートにカットしながら、グリーンシートを積層する方法があるが、この方法を採用した場合に、カット位置を変えるだけで、水平ダミー用のグリーンシートと、一方の外部電極に接続される内部電極用のグリーンシートと、他方の外部電極に接続される内部電極用のグリーンシートとを、同一のマザーグリーンシート、あるいは同一種類のマザーグリーンシートから取り出すことができる。マザーグリーンシートを兼用できることは、積層セラミックコンデンサの生産性向上に大きく貢献する。 In addition, when the distance between the horizontal dummy electrode connected to one external electrode and the horizontal dummy electrode connected to the other external electrode has the above-described preferable relationship, the green sheet for the horizontal dummy electrode and one The internal electrode green sheet connected to the external electrode and the internal electrode green sheet connected to the other external electrode can be taken out from the same mother green sheet or the same type of mother green sheet. . That is, as one method of manufacturing a multilayer ceramic capacitor, a plurality of green sheets are formed on a large mother green sheet and cut into green sheets in advance or cut into green sheets. However, there is a method of laminating green sheets, but when this method is adopted, just by changing the cutting position, a green sheet for horizontal dummy and a green sheet for internal electrodes connected to one external electrode The internal electrode green sheet connected to the other external electrode can be taken out from the same mother green sheet or the same type of mother green sheet. The ability to also use the mother green sheet greatly contributes to improving the productivity of multilayer ceramic capacitors.
以下、図面を参照しつつ本発明を実施するための形態について説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings.
〔第１の実施形態〕
図１〜３は、本発明の第１の実施形態にかかる積層セラミックコンデンサを示す。なお、図１はこの積層セラミックコンデンサを側面方向から見た断面図、図２は図１のＣ−Ｃ'部分の断面図、図３は図１のＤ−Ｄ'部分の断面図である。
[First Embodiment]
1 to 3 show a multilayer ceramic capacitor according to a first embodiment of the present invention. 1 is a cross-sectional view of the multilayer ceramic capacitor as viewed from the side, FIG. 2 is a cross-sectional view of the CC ′ portion of FIG. 1, and FIG. 3 is a cross-sectional view of the DD ′ portion of FIG.
この積層セラミックコンデンサにおいて、１はセラミック素子であり、チタン酸バリウムを主成分にする誘電体セラミックからなり、長さＬを有する直方体状からなる。なお、誘電体セラミックの主成分の種類は任意であり、チタン酸バリウムには限定されない。 In this multilayer ceramic capacitor, reference numeral 1 denotes a ceramic element, which is made of a dielectric ceramic mainly composed of barium titanate and has a rectangular parallelepiped shape having a length L. The type of the main component of the dielectric ceramic is arbitrary and is not limited to barium titanate.
セラミック素子１の両端には、Agを主成分とする一対の外部電極２、３が形成されている。外部電極２、３は、回り込み長さｓをもって、その先端２ａ、３ａがセラミック素子１の側面に回り込んでいる。本実施形態においては、外部電極２、３の回り込み長さｓをセラミック素子１の長さＬの0.15倍、すなわち、ｓ＝0.15Ｌとした。なお、外部電極２、３の主成分は任意であり、Agには限定されない。また、異なる材料を用いて多層に形成しても良い。 A pair of external electrodes 2 and 3 mainly composed of Ag are formed on both ends of the ceramic element 1. The external electrodes 2 and 3 have a wraparound length s, and their tips 2 a and 3 a wrap around the side surface of the ceramic element 1. In this embodiment, the wraparound length s of the external electrodes 2 and 3 is 0.15 times the length L of the ceramic element 1, that is, s = 0.15L. The main component of the external electrodes 2 and 3 is arbitrary and is not limited to Ag. Moreover, you may form in a multilayer using a different material.
セラミック素子１の内部には、Niを主成分とする、外部電極２に接続された複数の内部電極４と、外部電極３に接続された複数の内部電極５とが、交互に、セラミック層６を介して一定面積の重なりをもって積層され、その重なった内部電極４、５と、その間に存在するセラミック層６とで容量形成部Ｍを構成している。なお、内部電極４、５の主成分は任意であり、Niには限定されない。 In the ceramic element 1, a plurality of internal electrodes 4 mainly composed of Ni and connected to the external electrode 2 and a plurality of internal electrodes 5 connected to the external electrode 3 are alternately arranged in the ceramic layer 6. The capacitor forming part M is composed of the stacked internal electrodes 4 and 5 and the ceramic layer 6 existing between them. The main components of the internal electrodes 4 and 5 are arbitrary and are not limited to Ni.
本実施形態においては、内部電極４、５の長さｘは、セラミック素子１の長さＬの0.85倍、すなわちｘ＝0.85Ｌとした。この結果、内部電極４の先端と外部電極３との間、および内部電極５の先端と外部電極２との間の間隔Ｇ1は、セラミック素子１の長さＬの0.15倍、すなわち、Ｇ1＝0.15Ｌとなる。 In the present embodiment, the length x of the internal electrodes 4 and 5 is 0.85 times the length L of the ceramic element 1, that is, x = 0.85L. As a result, the gap G 1 between the tip of the internal electrode 4 and the external electrode 3 and between the tip of the internal electrode 5 and the external electrode 2 is 0.15 times the length L of the ceramic element 1, that is, G 1. = 0.15L.
容量形成部Ｍは、図３に示すように、外部電極２、３のいずれか一方側から見た場合に、内部電極４、５の幅で規定される幅ｗと、最下層の内部電極５の下面と、最上層の内部電極４の上面との距離で規定される高さｔとを有している。 As shown in FIG. 3, the capacitance forming portion M has a width w defined by the width of the internal electrodes 4 and 5 and the lowermost internal electrode 5 when viewed from either one of the external electrodes 2 and 3. And a height t defined by the distance between the upper surface of the inner electrode 4 and the upper surface of the uppermost internal electrode 4.
また、セラミック素子１の内部には、容量形成部Ｍの最下層の内部電極５のさらに下に、外部電極２に接続された水平ダミー電極７と、外部電極３に接続された水平ダミー電極８が形成されている。また、容量形成部Ｍの最上層の内部電極４のさらに上に、外部電極２に接続された水平ダミー電極７と、外部電極３に接続された水平ダミー電極８が形成されている。水平ダミー電極７、８は、いずれもNiを主成分としている。ただし、水平ダミー電極７、８の主成分は任意であり、Ni には限定されない。 Further, in the ceramic element 1, a horizontal dummy electrode 7 connected to the external electrode 2 and a horizontal dummy electrode 8 connected to the external electrode 3 are further provided below the internal electrode 5 in the lowermost layer of the capacitance forming portion M. Is formed. Further, a horizontal dummy electrode 7 connected to the external electrode 2 and a horizontal dummy electrode 8 connected to the external electrode 3 are formed on the uppermost internal electrode 4 of the capacitance forming portion M. The horizontal dummy electrodes 7 and 8 both have Ni as a main component. However, the main components of the horizontal dummy electrodes 7 and 8 are arbitrary and are not limited to Ni.
水平ダミー電極７、８はいずれも長さａ、幅ｂからなり、水平ダミー電極７と水平ダミー電極８との間には、間隔Ｇ2が設けられている。なお、本実施形態においては、水平ダミー電極７、８の長さａはセラミック素子１の長さＬの0.20倍、すなわちａ＝0.20Ｌとし、幅ｂは容量形成部Ｍの幅ｗと同じ、すなわちｂ＝1.00ｗとした。また、ａ＝0.20Ｌとしたため、間隔Ｇ2＝0.60Ｌとなっている。 Each of the horizontal dummy electrodes 7 and 8 has a length a and a width b, and a gap G 2 is provided between the horizontal dummy electrode 7 and the horizontal dummy electrode 8. In this embodiment, the length a of the horizontal dummy electrodes 7 and 8 is 0.20 times the length L of the ceramic element 1, that is, a = 0.20 L, and the width b is the same as the width w of the capacitance forming portion M. That is, b = 1.00w. Moreover, because of the a = 0.20 L, it has a distance G 2 = 0.60L.
水平ダミー電極７、８は、基本的には電界の集中を防止し、マイグレーションの発生を防止するためのものであるが、異なる極性を有する内部電極４または５との間、たとえば本実施形態では、外部電極３に接続された最下層の内部電極５と、さらにその下に形成された水平ダミー電極７との間、および外部電極２に接続された最上層の内部電極４と、さらにその上に形成された水平ダミー電極８との間では、容量を形成する機能もはたしている。 The horizontal dummy electrodes 7 and 8 are basically for preventing concentration of electric field and occurrence of migration, but between the internal electrodes 4 or 5 having different polarities, for example, in the present embodiment. The lowermost internal electrode 5 connected to the external electrode 3 and the horizontal dummy electrode 7 formed therebelow, and the uppermost internal electrode 4 connected to the external electrode 2, and further above A function of forming a capacitance is also provided with the horizontal dummy electrode 8 formed in the above.
さらに、セラミック素子１の内部には、容量形成部Ｍの側面方向の両側に、外部電極２に接続された一対の垂直ダミー電極９と、外部電極３に接続された一対の垂直ダミー電極１０とがそれぞれ形成されている。垂直ダミー電極９、１０は、いずれもNiを主成分としている。ただし、垂直ダミー電極９、１０の主成分は任意であり、Ni には限定されない。 Further, inside the ceramic element 1, a pair of vertical dummy electrodes 9 connected to the external electrode 2 and a pair of vertical dummy electrodes 10 connected to the external electrode 3 are provided on both sides of the capacitance forming portion M in the lateral direction. Are formed respectively. The vertical dummy electrodes 9 and 10 are mainly composed of Ni. However, the main components of the vertical dummy electrodes 9 and 10 are arbitrary, and are not limited to Ni.
垂直ダミー電極９、１０はいずれも、長さａ、幅ｃからなり、垂直ダミー電極９と垂直ダミー電極１０との間には、間隔Ｇ3が設けられている。なお、本実施形態においては、垂直ダミー電極９、１０の長さａは水平ダミー電極７、８と同じ長さとし（符号も同じａを使用）、セラミック素子１の長さＬの0.20倍、すなわちａ＝0.20Ｌとした。この結果、垂直ダミー電極９と１０の間隔Ｇ3も、水平ダミー電極７と８の間隔Ｇ2と同じ0.60Ｌとなり、間隔Ｇ2＝間隔Ｇ3＝0.60Ｌとなっている。一方、垂直ダミー電極９、１０の幅ｃは、容量形成部Ｍの高さｔと同じ、すなわちｃ＝1.00ｔとした。 The vertical dummy electrodes 9 and 10 each have a length a and a width c, and a gap G 3 is provided between the vertical dummy electrode 9 and the vertical dummy electrode 10. In this embodiment, the length a of the vertical dummy electrodes 9 and 10 is the same as that of the horizontal dummy electrodes 7 and 8 (the same sign is also used), and is 0.20 times the length L of the ceramic element 1, that is, It was set to a = 0.20L. As a result, the gap G 3 between the vertical dummy electrodes 9 and 10 is also 0.60 L, which is the same as the gap G 2 between the horizontal dummy electrodes 7 and 8, and the gap G 2 = the gap G 3 = 0.60 L. On the other hand, the width c of the vertical dummy electrodes 9 and 10 is the same as the height t of the capacitance forming portion M, that is, c = 1.00t.
本実施形態にかかる積層セラミックコンデンサにおいては、図１に示すように、最上層の内部電極４の先端４ａと、その直近の、外部電極３の先端３ａとの間を結ぶラインLinを、水平ダミー電極８が遮っている。同様に、最下層の内部電極５の先端５ａと、その直近の、外部電極２の先端２ａとの間を結ぶラインLinを、水平ダミー電極７が遮っている。すなわち、内部電極４と外部電極３との間および内部電極５と外部電極２との間の間隔Ｇ1＝0.15Ｌ、外部電極２、３のセラミック素子１の側面への回り込み長さｓ＝0.15Ｌ、水平ダミー電極７、８の長さａ＝2.0Ｌであるため、ラインLinを水平ダミー電極７または８が遮っている。この結果、ラインLin部分に発生する高い電界強度を、水平ダミー電極７または８によって緩和することができる。なお、後の実験例で明らかにするが、少なくとも水平ダミー電極７、８の先端がラインLinに接していれば、電界強度緩和の効果がある。 In the multilayer ceramic capacitor according to the present embodiment, as shown in FIG. 1, a line Lin connecting the tip 4a of the uppermost internal electrode 4 and the tip 3a of the outer electrode 3 in the immediate vicinity is provided as a horizontal dummy. The electrode 8 is blocking. Similarly, the horizontal dummy electrode 7 blocks a line Lin connecting the front end 5a of the lowermost internal electrode 5 and the front end 2a of the external electrode 2 in the immediate vicinity thereof. That is, the distance G 1 = 0.15 L between the internal electrode 4 and the external electrode 3 and between the internal electrode 5 and the external electrode 2, and the wraparound length s = 0.15 of the external electrodes 2 and 3 to the side surface of the ceramic element 1 Since L and the length a of the horizontal dummy electrodes 7 and 8 are 2.0L, the horizontal dummy electrode 7 or 8 blocks the line Lin. As a result, the high electric field strength generated in the line Lin portion can be reduced by the horizontal dummy electrode 7 or 8. As will be clarified in a later experimental example, if at least the tips of the horizontal dummy electrodes 7 and 8 are in contact with the line Lin, there is an effect of reducing the electric field strength.
また、本実施形態においては、図２に示すように、内部電極４の角部４ｂと、その直近の、外部電極３の先端３ａとの間を結ぶラインLinを、垂直ダミー電極１０が遮っている。図示しないが、同様に、内部電極５の角部５ｂと、その直近の、外部電極２の先端２ａとの間を結ぶラインLinを、垂直ダミー電極９が遮っている。すなわち、内部電極４と外部電極３との間および内部電極５と外部電極２との間の間隔Ｇ1＝0.15Ｌ、外部電極２、３のセラミック素子１の側面への回り込み長さｓ＝0.15Ｌ、垂直ダミー電極９、１０の長さａ＝2.0Ｌであるため、ラインLinを垂直ダミー電極９または１０が遮っている。この結果、ラインLin部分に発生する高い電界強度を、垂直ダミー電極９または１０によって緩和することができる。なお、後の実験例で明らかにするが、少なくとも垂直ダミー電極９、１０の先端がラインLinに接していれば、電界強度緩和の効果がある。 In the present embodiment, as shown in FIG. 2, the vertical dummy electrode 10 blocks the line Lin connecting the corner 4b of the internal electrode 4 and the tip 3a of the external electrode 3 in the immediate vicinity. Yes. Although not shown, the vertical dummy electrode 9 similarly blocks a line Lin connecting the corner portion 5b of the internal electrode 5 and the tip 2a of the external electrode 2 in the immediate vicinity thereof. That is, the distance G 1 = 0.15 L between the internal electrode 4 and the external electrode 3 and between the internal electrode 5 and the external electrode 2, and the wraparound length s = 0.15 of the external electrodes 2 and 3 to the side surface of the ceramic element 1 Since the length a of the L and vertical dummy electrodes 9 and 10 is 2.0L, the vertical dummy electrode 9 or 10 blocks the line Lin. As a result, the high electric field strength generated in the line Lin portion can be relaxed by the vertical dummy electrode 9 or 10. As will be clarified in a later experimental example, if at least the tips of the vertical dummy electrodes 9 and 10 are in contact with the line Lin, there is an effect of reducing the electric field strength.
また、本実施形態においては、図３に示すように、水平ダミー電極７（８）の幅ｂは容量形成部Ｍの幅ｗと同じになっており、ｂ＝1.00ｗとなっている。また、水平ダミー電極７（８）が、容量形成部Ｍの幅ｗの中点を覆っている。この結果、水平ダミー電極７（８）による電界強度緩和の効果は十分なものになっている。なお、後の実験例で明らかにするが、水平ダミー電極７、８の幅ｂが容量形成部Ｍの幅ｗに対し、少なくとも0.20ｗ≦ｂの関係にあれば電界強度緩和の効果があり、さらに0.30ｗ≦ｂの関係にあればより大きな電界強度緩和の効果がある。なお、水平ダミー電極７、８が容量形成部Ｍの幅ｗの中点を覆うようにしたのは、水平ダミー電極７、８が所定の幅を備えていたとしても、容量形成部Ｍからずれた位置に形成されていた場合、最も電界の強い中心部分を遮ることができず、十分に効果を奏することができないからである。 In the present embodiment, as shown in FIG. 3, the width b of the horizontal dummy electrode 7 (8) is the same as the width w of the capacitance forming portion M, and b = 1.00w. Further, the horizontal dummy electrode 7 (8) covers the midpoint of the width w of the capacitance forming portion M. As a result, the effect of reducing the electric field strength by the horizontal dummy electrode 7 (8) is sufficient. As will be clarified in a later experimental example, if the width b of the horizontal dummy electrodes 7 and 8 is at least 0.20 w ≦ b with respect to the width w of the capacitance forming portion M, there is an effect of reducing the electric field strength. Further, if there is a relationship of 0.30w ≦ b, there is a larger electric field strength relaxation effect. The horizontal dummy electrodes 7 and 8 are configured to cover the midpoint of the width w of the capacitance forming portion M even if the horizontal dummy electrodes 7 and 8 have a predetermined width. This is because the central portion with the strongest electric field cannot be blocked and the effect cannot be sufficiently obtained.
同様に、垂直ダミー電極９（１０）の幅ｃは容量形成部Ｍの高さｔと同じになっており、ｃ＝1.00ｔとなっている。また、垂直ダミー電極９（１０）が、容量形成部Ｍの高さｔの中点を覆っている。この結果、垂直ダミー電極９（１０）による電界強度緩和の効果は十分なものになっている。なお、後の実験例で明らかにするが、垂直ダミー電極９、１０の幅ｃが容量形成部Ｍの高さｔに対し、少なくとも0.20ｔ≦ｃの関係にあれば電界強度緩和の効果があり、さらに0.30ｔ≦ｃの関係にあればより大きな電界強度緩和の効果がある。なお、垂直ダミー電極９、１０が容量形成部Ｍの高さｔの中点を覆うようにしたのは、垂直ダミー電極９、１０が所定の幅を備えていたとしても、容量形成部Ｍからずれた位置に形成されていた場合、最も電界の強い中心部分を遮ることができず、十分に効果を奏することができないからである。 Similarly, the width c of the vertical dummy electrode 9 (10) is the same as the height t of the capacitance forming portion M, and c = 1.00t. Further, the vertical dummy electrode 9 (10) covers the midpoint of the height t of the capacitance forming portion M. As a result, the effect of reducing the electric field strength by the vertical dummy electrode 9 (10) is sufficient. As will be clarified in a later experimental example, if the width c of the vertical dummy electrodes 9 and 10 is at least 0.20 t ≦ c with respect to the height t of the capacitance forming portion M, there is an effect of relaxing the electric field strength. Further, if the relationship of 0.30 t ≦ c is satisfied, there is a greater effect of relaxing the electric field strength. The reason why the vertical dummy electrodes 9 and 10 cover the middle point of the height t of the capacitance forming portion M is that the capacitance forming portion M is used even if the vertical dummy electrodes 9 and 10 have a predetermined width. This is because, if it is formed at a shifted position, the central portion with the strongest electric field cannot be blocked, and the effect cannot be sufficiently achieved.
以上のように、本発明にかかる積層セラミックコンデンサは、容量形成部Ｍの上下両側に、所定の寸法を備えた二対の水平ダミー電極７、８が形成され、容量形成部Ｍの左右両側に、同じく所定の寸法を備えた二対の垂直ダミー電極９、１０が形成され、合計８枚のダミー電極で容量形成部Ｍを取り囲んでいる。 As described above, in the multilayer ceramic capacitor according to the present invention, the two pairs of horizontal dummy electrodes 7 and 8 having predetermined dimensions are formed on the upper and lower sides of the capacitance forming portion M, and the left and right sides of the capacitance forming portion M are formed. Similarly, two pairs of vertical dummy electrodes 9 and 10 having predetermined dimensions are formed, and the capacitance forming portion M is surrounded by a total of eight dummy electrodes.
本発明にかかる積層セラミックコンデンサは、実装される基板に対し内部電極４、５が水平となるように実装された場合には、水平ダミー電極７、８により、実装される基板に対し内部電極４、５が垂直となるように実装された場合には、垂直ダミー電極９、１０により、極性が異なり高い電界強度が発生する、外部電極の端部と内部電極の端部の間の電界強度を緩和することができ、マイグレーションの発生を防止することができる。すなわち、どの側面を用いて実装されても、上記機能を十分に発揮することができる。 When the multilayer ceramic capacitor according to the present invention is mounted so that the internal electrodes 4 and 5 are horizontal with respect to the substrate to be mounted, the internal electrodes 4 are connected to the substrate to be mounted by the horizontal dummy electrodes 7 and 8. 5 is mounted vertically, the vertical dummy electrodes 9 and 10 generate different electric field strengths with different polarities, and the electric field strength between the end portions of the external electrode and the internal electrode is It can be mitigated and migration can be prevented. That is, the above functions can be sufficiently exhibited regardless of which side is used for mounting.
また、本発明にかかる積層セラミックコンデンサは、一対の外部電極２、３の両側から平行ダミー電極７、８が延出されているため、内部電極４、５の配置設計の自由度が高い。すなわち、図１からわかるように、本実施形態では、最下層の内部電極として外部電極３に接続された内部電極５、最上層の内部電極として外部電極２に接続された内部電極４を配置しているが、最下層および最上層ともに外部電極３に接続された内部電極５としても良いし、あるいは最下層および最上層ともに外部電極２に接続された内部電極４としても良い。内部電極の配置設計の自由度が高いことは、必要な容量を調整する上で非常に有利である。 In the multilayer ceramic capacitor according to the present invention, since the parallel dummy electrodes 7 and 8 are extended from both sides of the pair of external electrodes 2 and 3, the degree of freedom in designing the arrangement of the internal electrodes 4 and 5 is high. That is, as can be seen from FIG. 1, in this embodiment, the internal electrode 5 connected to the external electrode 3 as the lowermost internal electrode and the internal electrode 4 connected to the external electrode 2 as the uppermost internal electrode are arranged. However, both the lowermost layer and the uppermost layer may be the internal electrode 5 connected to the external electrode 3, or both the lowermost layer and the uppermost layer may be the internal electrode 4 connected to the external electrode 2. A high degree of freedom in the arrangement design of the internal electrodes is very advantageous in adjusting the required capacity.
以下に、図４〜７を用いて、本実施形態にかかる積層セラミックコンデンサの製造方法の一例を示す。なお、図７はこの積層セラミックコンデンサに用いる保護層用のグリーンシートを示す平面図、図５は水平ダミー電極用のグリーンシートを示す平面図、図６、７は内部電極用のグリーンシートを示す平面図である。 Below, an example of the manufacturing method of the multilayer ceramic capacitor concerning this embodiment is shown using FIGS. 7 is a plan view showing a green sheet for a protective layer used in this multilayer ceramic capacitor, FIG. 5 is a plan view showing a green sheet for horizontal dummy electrodes, and FIGS. 6 and 7 show green sheets for internal electrodes. It is a top view.
まず、所定のグリーンシートを、所定の枚数、所定の順番で積層して、未焼成セラミック積層体を形成する。 First, a predetermined number of green sheets are stacked in a predetermined order and in a predetermined order to form an unfired ceramic laminate.
最初に、図４に示す、保護層用のグリーンシート２１ａを、所定の枚数用意し、積層する。グリーンシート２１ａは、長方形状で、表面には何も形成されていない。グリーンシート２１ａは、主成分であるセラミック粉末を有機バインダーに分散させたものであり、この後説明するグリーンシート２１ｂ、２１ｃ、２１ｄと共通の材質が用いられている。 First, a predetermined number of protective layer green sheets 21a shown in FIG. 4 are prepared and laminated. The green sheet 21a has a rectangular shape, and nothing is formed on the surface. The green sheet 21a is obtained by dispersing ceramic powder as a main component in an organic binder, and the same material as the green sheets 21b, 21c, and 21d described later is used.
次に、最も上に積層された保護層用のグリーンシート２１ａの上に、図５に示す、水平ダミー電極用のグリーンシート２１ｂを積層する。グリーンシート２１ｂの表面には、水平ダミー電極７、８を形成するための一対の導電ペースト２７、２８がそれぞれ矩形に塗布されている。 Next, the green sheet 21b for the horizontal dummy electrode shown in FIG. 5 is laminated on the green sheet 21a for the protective layer laminated on the top. On the surface of the green sheet 21b, a pair of conductive pastes 27 and 28 for forming the horizontal dummy electrodes 7 and 8 are respectively applied in a rectangular shape.
次に、水平ダミー電極用のグリーンシート２１ｂの上に、図６に示す、内部電極用のグリーンシート２１ｃを積層する。グリーンシート２１ｃの表面には、内部電極５を形成するための導電ペースト２５が矩形に塗布されている。また、グリーンシート２１ｃは、導電ペースト２５の周囲に４つの貫通溝が形成され、それらの貫通溝の中に、垂直ダミー電極９を形成するための導電ペースト２９、および垂直ダミー電極１０を形成するための導電ペースト３０が充填されている。なお、グリーンシート２１ｃへの、導電ペースト２５の塗布と、貫通溝の形成と、貫通溝への導電ペースト２９、３０の充填との順番は任意である。たとえば、先にグリーンシート２１ｃへ導電ペースト２５を塗布しておき、次に貫通溝を形成し、最後に貫通溝へ導電ペースト２９、３０を充填しても良い。あるいは、先にグリーンシート２１ｃへ貫通溝を形成しておき、次に貫通溝へ導電ペースト２９、３０を充填し、最後に導電ペースト２５を塗布しても良い。あるいは、先にグリーンシート２１ｃへ貫通溝を形成しておき、その後、導電ペースト２５の塗布と、貫通溝への導電ペースト２９、３０の充填とを同時におこなっても良い。 Next, an internal electrode green sheet 21c shown in FIG. 6 is laminated on the horizontal dummy electrode green sheet 21b. On the surface of the green sheet 21c, a conductive paste 25 for forming the internal electrode 5 is applied in a rectangular shape. The green sheet 21c has four through grooves formed around the conductive paste 25, and the conductive paste 29 for forming the vertical dummy electrodes 9 and the vertical dummy electrodes 10 are formed in the through grooves. The conductive paste 30 is filled. The order of applying the conductive paste 25 to the green sheet 21c, forming the through grooves, and filling the through grooves with the conductive pastes 29 and 30 is arbitrary. For example, the conductive paste 25 may be applied to the green sheet 21c first, a through groove may be formed next, and finally the conductive pastes 29 and 30 may be filled into the through groove. Alternatively, the through grooves may be formed in the green sheet 21c first, the conductive pastes 29 and 30 may be filled in the through grooves, and the conductive paste 25 may be finally applied. Alternatively, the through groove may be formed in the green sheet 21c first, and then the application of the conductive paste 25 and the filling of the conductive pastes 29 and 30 into the through groove may be performed simultaneously.
次に、内部電極用のグリーンシート２１ｃの上に、図７に示す、内部電極用のグリーンシート２１ｄを積層する。グリーンシート２１ｄの表面には、内部電極４を形成するための導電ペースト２４が矩形に塗布されている。また、グリーンシート２１ｄは、導電ペースト２４の周囲に４つの貫通溝が形成され、それらの貫通溝の中に、垂直ダミー電極９を形成するための導電ペースト２９、および垂直ダミー電極１０を形成するための導電ペースト３０が充填されている。 Next, the internal electrode green sheet 21d shown in FIG. 7 is laminated on the internal electrode green sheet 21c. On the surface of the green sheet 21d, a conductive paste 24 for forming the internal electrode 4 is applied in a rectangular shape. Further, the green sheet 21 d has four through grooves formed around the conductive paste 24, and the conductive paste 29 for forming the vertical dummy electrode 9 and the vertical dummy electrode 10 are formed in the through grooves. The conductive paste 30 is filled.
次に、内部電極用のグリーンシート２１ｄの上に、図６に示す内部電極用のグリーンシート２１ｃと、図７に示す内部電極用のグリーンシート２１ｄとを、交互に所定の枚数積層し、さらにその上に、図５に示す水平ダミー電極用のグリーンシート２１ｂを積層する。 Next, a predetermined number of the internal electrode green sheets 21c shown in FIG. 6 and the internal electrode green sheets 21d shown in FIG. 7 are alternately laminated on the internal electrode green sheets 21d. A green sheet 21b for the horizontal dummy electrode shown in FIG. 5 is laminated thereon.
そして、水平ダミー電極用のグリーンシート２１ｂの上に、図４に示す保護層用のグリーンシート２１ｃを、所定の枚数、積層する。 Then, a predetermined number of the protective layer green sheets 21c shown in FIG. 4 are laminated on the horizontal dummy electrode green sheets 21b.
以上のように、グリーンシート２１ａ（複数枚）、２１ｂ、２１ｃ、２１ｄ、２１ｃ・・・・・２１ｄ、２１ｃ、２１ｄ、２１ｂ、２１ａ（複数枚）を順に積層し、未焼成セラミック積層体が形成される。 As described above, the green sheets 21a (plural sheets), 21b, 21c, 21d, 21c... 21d, 21c, 21d, 21b, and 21a (plural sheets) are sequentially laminated to form an unfired ceramic laminate. Is done.
次に、未焼成セラミック積層体に圧力を加え、全体を一体化する。なお、加圧は、グリーンシート２１ａ（複数枚）、２１ｂ、２１ｃ、２１ｄ、２１ｃ・・・・・２１ｄ、２１ｃ、２１ｄ、２１ｂ、２１ａ（複数枚）を積層する度に、逐次、おこなっても良い。 Next, pressure is applied to the unfired ceramic laminate to integrate the whole. It should be noted that the pressurization may be performed sequentially each time the green sheets 21a (plural sheets), 21b, 21c, 21d, 21c... 21d, 21c, 21d, 21b, 21a (plural sheets) are stacked. good.
次に、一体化された未焼成セラミック積層体を、所定のプロファイルで焼成する。未焼成セラミック積層体は、焼成されることにより、図１から図３に示すような、内部に、内部電極４、５、水平ダミー電極７、８、垂直ダミー電極９、１０を備えたセラミック素子１となる。 Next, the integrated unfired ceramic laminate is fired with a predetermined profile. The unfired ceramic laminate is fired to provide a ceramic element having internal electrodes 4 and 5, horizontal dummy electrodes 7 and 8, and vertical dummy electrodes 9 and 10, as shown in FIGS. 1 to 3. 1
次に、セラミック素子１の両端面に、外部電極用の導電ペーストを塗布し、焼付けて外部電極２、３を形成することにより、本実施形態にかかる積層セラミックコンデンサは完成する。 Next, a conductive paste for external electrodes is applied to both end faces of the ceramic element 1 and baked to form the external electrodes 2 and 3, thereby completing the multilayer ceramic capacitor according to this embodiment.
（実験例）
本発明の技術的範囲に含まれる実施例として、水平ダミー電極７、８および垂直ダミー電極９、１０の長さａ、水平ダミー電極７、８の幅ｂ、垂直ダミー電極９、１０の幅ｃを変化させて、複数種類の積層セラミックコンデンサを作成した。また、比較例として、水平ダミー電極および垂直ダミー電極を有さない積層セラミックコンデンサを作成した。
(Experimental example)
As examples included in the technical scope of the present invention, the length a of the horizontal dummy electrodes 7 and 8 and the vertical dummy electrodes 9 and 10, the width b of the horizontal dummy electrodes 7 and 8, and the width c of the vertical dummy electrodes 9 and 10. Various types of monolithic ceramic capacitors were created by changing the above. As a comparative example, a multilayer ceramic capacitor having no horizontal dummy electrode and no vertical dummy electrode was prepared.
以下、図１から図３を適宜参照しながら説明する。 Hereinafter, description will be made with reference to FIGS. 1 to 3 as appropriate.
実施例において、セラミック素子１の幅Ｗ、高さＴ、長さＬは、Ｗ＝1.00mm、Ｔ＝1.00mm、Ｌ＝2.00mmとした。また、比較例のセラミック素子の大きさも同様とした。 In the example, the width W, height T, and length L of the ceramic element 1 were W = 1.00 mm, T = 1.00 mm, and L = 2.00 mm. The size of the ceramic element of the comparative example was also the same.
また、実施例において、内部電極４、５の長さｘは、ｘ＝1.70ｍｍ＝0.85Ｌとした。この結果、内部電極４の先端とセラミック素子１の一方の端面との間、および内部電極５の先端とセラミック素子１の他方の端面との間の間隔Ｇ1は、Ｇ1＝0.15Ｌとなった。 In the example, the length x of the internal electrodes 4 and 5 was set to x = 1.70 mm = 0.85L. As a result, the distance G 1 between the tip of the internal electrode 4 and one end face of the ceramic element 1 and between the tip of the internal electrode 5 and the other end face of the ceramic element 1 is G 1 = 0.15L. It was.
また、容量形成部Ｍの幅ｗ、高さｔは、ｗ＝ｔ＝0.60mmとした。比較例の容量形成部Ｍの幅ｗ、高さｔも同様とした。 Further, the width w and height t of the capacity forming portion M were set to w = t = 0.60 mm. The same applies to the width w and height t of the capacitance forming portion M of the comparative example.
また、実施例において、外部電極５、６の先端５ａ、６ａがセラミック素子１の側面への回り込み長さｓは、ｓ＝0.30mm＝0.15Ｌとした。比較例の回り込み長さｓも同様にした。 In the example, the length s of the external electrodes 5 and 6 where the tips 5a and 6a wrap around the side surface of the ceramic element 1 is s = 0.30 mm = 0.15L. The wraparound length s of the comparative example was the same.
さらに、実施例において、水平ダミー電極７、８および垂直ダミー電極９、１０の長さａは、セラミック素子１の長さＬとの比において、ａ=0.15Ｌ（外部電極５、６のセラミック素子１の側面への回り込み長さｓと同じ場合）、ａ=0.20Ｌ、ａ=0.25Ｌ、ａ=0.30Ｌ、ａ=0.35Ｌ、ａ=0.40Ｌ、ａ=0.45Ｌの7種類とした。また、水平ダミー電極７、８の幅ｂ、垂直ダミー電極９、１０の幅ｃは、ｂ＝ｃとし、容量形成部Ｍの幅ｗ、高さｔとの比において、ｂ=0.20ｗ（ｃ=0.20ｔ）、ｂ=0.30ｗ（ｃ=0.30ｔ）、ｂ=0.40ｗ（ｃ=0.40ｔ）、ｂ=0.50ｗ（ｃ=0.50ｔ）、ｂ=0.60ｗ（ｃ=0.60ｔ）、ｂ=0.70ｗ（ｃ=0.70ｔ）、ｂ=0.80ｗ（ｃ=0.80ｔ）、ｂ=0.90ｗ（ｃ=0.90ｔ）、ｂ=1.00ｗ（ｃ=1.00ｔ）の9種類とした。なお、比較例は水平ダミー電極および垂直ダミー電極を有さないため、ａ=0.00Ｌ、ｂ＝0.00ｗ（ｃ＝0.00ｔ）となる。 Further, in the embodiment, the length a of the horizontal dummy electrodes 7, 8 and the vertical dummy electrodes 9, 10 is a = 0.15 L (ceramic element of the external electrodes 5, 6) in the ratio to the length L of the ceramic element 1. 1) (same as the wraparound length s to the side surface 1), a = 0.20L, a = 0.25L, a = 0.30L, a = 0.35L, a = 0.40L, a = 0.45L. Further, the width b of the horizontal dummy electrodes 7 and 8 and the width c of the vertical dummy electrodes 9 and 10 are set to b = c, and b = 0.20w (c) in the ratio between the width w and the height t of the capacitance forming portion M. = 0.20t), b = 0.30w (c = 0.30t), b = 0.40w (c = 0.40t), b = 0.50w (c = 0.50t), b = 0.60w (c = 0.60t), b N = 0.70w (c = 0.70t), b = 0.80w (c = 0.80t), b = 0.90w (c = 0.90t), b = 1.00w (c = 1.00t). Since the comparative example does not have a horizontal dummy electrode and a vertical dummy electrode, a = 0.00L and b = 0.00w (c = 0.00t).
実施例として、水平ダミー電極７、８および垂直ダミー電極９、１０の長さａと、水平ダミー電極７、８の幅ｂと、垂直ダミー電極９、１０の幅ｃ（ただしｂ＝ｃ）とを変更した６３種類の積層セラミックコンデンサを各２００個ずつ作成した。また、比較例として、水平ダミー電極および垂直ダミー電極を有さない積層セラミックコンデンサを２００個作成した。 As an example, the length a of the horizontal dummy electrodes 7, 8 and the vertical dummy electrodes 9, 10; the width b of the horizontal dummy electrodes 7, 8; and the width c of the vertical dummy electrodes 9, 10 (where b = c) 200 types of 63 types of multilayer ceramic capacitors each having a different structure were prepared. As a comparative example, 200 multilayer ceramic capacitors having no horizontal dummy electrode and no vertical dummy electrode were prepared.
各実施例および比較例の積層セラミックコンデンサ、それぞれ１００個を、Agを主成分とする導電性接着剤を用いてガラスエポキシ基板に形成されたAu電極パターンに実装し、１４０℃のオーブンで３０分間加熱して導電性接着剤を硬化させた。なお、実施例および比較例のいずれにおいても、内部電極４、５が実装する基板に対して水平に実装された個数と、垂直に実装された個数は、ほぼ５０％：５０％であると推定される。 100 laminated ceramic capacitors of each example and comparative example were each mounted on an Au electrode pattern formed on a glass epoxy substrate by using a conductive adhesive mainly composed of Ag, and 30 minutes in an oven at 140 ° C. The conductive adhesive was cured by heating. In both the examples and the comparative examples, the number of the internal electrodes 4 and 5 mounted horizontally with respect to the substrate on which the internal electrodes 4 and 5 are mounted and the number mounted vertically are estimated to be approximately 50%: 50%. Is done.
その後、７０℃／９５Ｒ.Ｈ／１ＷＶの条件で１０００時間放置し、信頼性を評価した。信頼性の評価は、実装された積層セラミックコンデンサの絶縁抵抗を測定し、１０8Ω以上の場合を良品、１０8Ωに満たない場合を不良品として、その良品率をみた。 Then, it was left to stand for 1000 hours under the condition of 70 ° C./95 R.H / 1 WV, and the reliability was evaluated. For the evaluation of reliability, the insulation resistance of the mounted multilayer ceramic capacitor was measured, and when it was 10 8 Ω or more, the non-defective product was evaluated as a non-defective product when it was less than 10 8 Ω.
表１に、信頼性試験（１０００時間）の結果を示す。 Table 1 shows the results of the reliability test (1000 hours).
水平ダミー電極および垂直ダミー電極を有さない比較例の積層セラミックコンデンサの良品率は８１％であった。ここれに対し、水平ダミー電極７、８および垂直ダミー電極９、１０を有する実施例の良品率は全て１００％であった。 The yield rate of the multilayer ceramic capacitor of the comparative example having no horizontal dummy electrode and no vertical dummy electrode was 81%. On the other hand, the non-defective rate of the examples having the horizontal dummy electrodes 7 and 8 and the vertical dummy electrodes 9 and 10 was 100%.
このことより、外部電極２、３のセラミック素子１の側面に回り込んだ先端２ａ、３ａと、その外部電極２、３と極性が異なる直近の内部電極４、５の最も近い部分とを結ぶラインに、平行ダミー電極７、８または垂直ダミー電極９、１０の先端が接しているか（ａ=0.15Ｌの場合）、あるいは当該ラインを平行ダミー電極７、８または垂直ダミー電極９、１０が遮っており（ａ＝0.20Ｌ、0.25Ｌ、0.30Ｌ、0.35Ｌ、0.40Ｌ、0.45Ｌの場合）、かつ、平行ダミー電極７、８の幅ｂ、垂直ダミー電極９、１０の幅ｃが、0.20ｗ≦ｂ、0.20ｔ≦ｃの関係にあれば、平行ダミー電極および垂直ダミー電極を備えない比較例に比べて良品率が改善することがわかった。 Thus, the lines connecting the distal ends 2a and 3a of the external electrodes 2 and 3 that wrap around the side surface of the ceramic element 1 and the closest portions of the nearest internal electrodes 4 and 5 that are different in polarity from the external electrodes 2 and 3. In addition, the tips of the parallel dummy electrodes 7 and 8 or the vertical dummy electrodes 9 and 10 are in contact with each other (when a = 0.15L), or the parallel dummy electrodes 7 and 8 or the vertical dummy electrodes 9 and 10 block the line. (When a = 0.20L, 0.25L, 0.30L, 0.35L, 0.40L, 0.45L), the width b of the parallel dummy electrodes 7, 8 and the width c of the vertical dummy electrodes 9, 10 are 0.20 w. It was found that the non-defective product ratio was improved as compared with the comparative example having no parallel dummy electrode and no vertical dummy electrode if the relationship was ≦ b and 0.20t ≦ c.
次に、試験時間を１０００時間から２０００時間に延ばして信頼性試験をおこなった。 Next, a reliability test was performed by extending the test time from 1000 hours to 2000 hours.
上述した１０００時間の信頼性試験と同様に、各実施例および比較例の積層セラミックコンデンサ、それぞれ１００個を、Agを主成分とする導電性接着剤を用いてガラスエポキシ基板に形成されたAu電極パターンに実装し、１４０℃のオーブンで３０分間加熱して導電性接着剤を硬化させた。 Similar to the 1000-hour reliability test described above, each of the multilayer ceramic capacitors of the examples and comparative examples, each of which is an Au electrode formed on a glass epoxy substrate using a conductive adhesive mainly composed of Ag. The conductive adhesive was cured by mounting in a pattern and heating in an oven at 140 ° C. for 30 minutes.
その後、７０℃／９５Ｒ.Ｈ／１ＷＶの条件で２０００時間放置し、信頼性を評価した。（１０００時間の信頼性試験と同様に、１０8Ω以上の場合を良品、１０8Ωに満たない場合を不良品とした。）
表２に、信頼性試験（２０００時間）の結果を示す。
Then, it was left to stand for 2000 hours under the condition of 70 ° C./95 R.H / 1 WV, and the reliability was evaluated. (Similar to the 1000-hour reliability test, the case of 10 8 Ω or more was judged as a non-defective product when it was less than 10 8 Ω.)
Table 2 shows the results of the reliability test (2000 hours).
水平ダミー電極および垂直ダミー電極を有さない比較例の積層セラミックコンデンサの良品率は８１％であった。 The yield rate of the multilayer ceramic capacitor of the comparative example having no horizontal dummy electrode and no vertical dummy electrode was 81%.
外部電極２、３のセラミック素子１の側面に回り込んだ先端２ａ、３ａと、その外部電極２、３と極性が異なる直近の内部電極４、５の最も近い部分とを結ぶラインに、平行ダミー電極７、８または垂直ダミー電極９、１０の先端が接している場合、すなわちａ=0.15Ｌの場合は、良品率は８５〜９９％であった。 A parallel dummy is connected to the line connecting the distal ends 2a and 3a of the external electrodes 2 and 3 that wrap around the side surface of the ceramic element 1 and the closest portions of the external electrodes 2 and 3 and the nearest internal electrodes 4 and 5 having different polarities. When the tips of the electrodes 7 and 8 or the vertical dummy electrodes 9 and 10 were in contact with each other, that is, when a = 0.15 L, the yield rate was 85 to 99%.
また、平行ダミー電極７、８の幅ｂ、垂直ダミー電極９、１０の幅ｃが、容量形成部Ｍの幅ｗ、高さｔとの比較において、0.20ｗ＝ｂ、0.20ｔ＝ｃの場合は、良品率は８５〜９９％であった。 Further, when the width b of the parallel dummy electrodes 7 and 8 and the width c of the vertical dummy electrodes 9 and 10 are 0.20 w = b and 0.20 t = c in comparison with the width w and height t of the capacitance forming portion M, respectively. The yield rate was 85-99%.
これに対し、外部電極２、３のセラミック素子１の側面に回り込んだ先端２ａ、３ａと、その外部電極２、３と極性が異なる直近の内部電極４、５の最も近い部分とを結ぶラインを、平行ダミー電極７、８または垂直ダミー電極９、１０が遮っており（ａ＝0.20Ｌ、0.25Ｌ、0.30Ｌ、0.35Ｌ、0.40Ｌ、0.45Ｌの場合）、かつ、平行ダミー電極７、８の幅ｂ、垂直ダミー電極９、１０の幅ｃが、0.30ｗ≦ｂ、0.30ｔ≦ｃの場合は、良品率は全て１００％であった。 On the other hand, the lines connecting the distal ends 2a and 3a of the external electrodes 2 and 3 that wrap around the side surface of the ceramic element 1 and the closest portions of the nearest internal electrodes 4 and 5 that are different in polarity from the external electrodes 2 and 3 Are interrupted by the parallel dummy electrodes 7 and 8 or the vertical dummy electrodes 9 and 10 (when a = 0.20L, 0.25L, 0.30L, 0.35L, 0.40L, 0.45L), and the parallel dummy electrodes 7, When the width b of 8 and the width c of the vertical dummy electrodes 9 and 10 were 0.30w ≦ b and 0.30t ≦ c, the non-defective rate was 100%.
このことより、外部電極２、３のセラミック素子１の側面に回り込んだ先端２ａ、３ａと、その外部電極２、３と極性が異なる直近の内部電極４、５の最も近い部分とを結ぶラインを、平行ダミー電極７、８または垂直ダミー電極９、１０が遮っており、かつ、平行ダミー電極７、８の幅ｂ、垂直ダミー電極９、１０の幅ｃが、0.30ｗ≦ｂ、0.30ｔ≦ｃの関係にあれば、長時間の信頼性試験においても不良品が発生することがなく、より好ましいことがわかった。 Thus, the lines connecting the distal ends 2a and 3a of the external electrodes 2 and 3 that wrap around the side surface of the ceramic element 1 and the closest portions of the nearest internal electrodes 4 and 5 that are different in polarity from the external electrodes 2 and 3. Are blocked by the parallel dummy electrodes 7, 8 or the vertical dummy electrodes 9, 10, and the width b of the parallel dummy electrodes 7, 8 and the width c of the vertical dummy electrodes 9, 10 are 0.30w ≦ b, 0.30t. It was found that a relationship of ≦ c is more preferable because a defective product does not occur even in a long-term reliability test.
〔第２の実施形態〕
図８は、本発明の第２の実施形態にかかる積層セラミックコンデンサを示す断面図である。
[Second Embodiment]
FIG. 8 is a cross-sectional view showing a multilayer ceramic capacitor according to the second embodiment of the present invention.
この積層セラミックコンデンサにおいては、内部電極４と外部電極３との間隔、および内部電極５と外部電極２との間隔であるＧ1と、水平ダミー電極７と水平ダミー電極８との間隔であるＧ2とを、Ｇ2＝２Ｇ1の関係にしたことを特徴としている。その他の構成については、基本的には、第１の実施形態と同様にした。 In this multilayer ceramic capacitor, G 1 which is the distance between the internal electrode 4 and the external electrode 3, G 1 which is the distance between the internal electrode 5 and the external electrode 2, and G which is the distance between the horizontal dummy electrode 7 and the horizontal dummy electrode 8. 2 and G 2 = 2G 1 . Other configurations are basically the same as those in the first embodiment.
この積層セラミックコンデンサにおいては、水平ダミー電極用のグリーンシートと、一方の外部電極に接続される内部電極用のグリーンシートと、他方の外部電極に接続される内部電極用のグリーンシートとを、同一のマザーグリーンシート、あるいは同一種類のマザーグリーンシートをカットして、取り出すことができる。 In this multilayer ceramic capacitor, the green sheet for horizontal dummy electrodes, the green sheet for internal electrodes connected to one external electrode, and the green sheet for internal electrodes connected to the other external electrode are the same. The mother green sheet or the same type of mother green sheet can be cut and taken out.
すなわち、図９に示すように、マザーグリーンシート２００に、Ｇ2の間隔を間欠的にあけて導電ペースト３００を塗布しておき、内部電極用のグリーンシート２１ｃとグリーンシート２１ｄとを、それぞれＧ1の導電ペースト非塗布部分を設けて交互に取り出してゆき、水平ダミー電極用のグリーンシート２１ｂが必要な場合には、中央にＧ2の間隔を有するグリーンシート２１ｂを取り出すことができる。 That is, as shown in FIG. 9, the conductive paste 300 is applied to the mother green sheet 200 at intervals of G 2 , and the internal electrode green sheet 21 c and the green sheet 21 d are respectively connected to the G green sheet 200. Yuki removed alternately provided with one of the conductive paste uncoated portion, if the green sheet 21b for horizontal dummy electrode is required, can be taken out green sheet 21b having a spacing of G 2 in the center.
図１０に、未焼成セラミック積層体を形成する際の、各グリーンシートの積層位置を示す。なお、最下層および最上層に積層されるべき、保護層用のグリーンシート２１ａは図示を省略している。また、内部電極用のグリーンシート２１ｃおよび２１ｄは、各３枚を積層する場合を示している、実際の製品においては、必要に応じて増減される。（通常、内部電極は、数十枚から数百枚積層されることが多い。）
以上のように、内部電極４と外部電極３との間隔、および内部電極５と外部電極２との間隔であるＧ1と、水平ダミー電極７と水平ダミー電極８との間隔であるＧ2とを、Ｇ2＝２Ｇ1の関係に積層セラミックコンデンサを設計しておけば、水平ダミー電極用のグリーンシート２１ａと、内部電極用のグリーンシート２１ｂ、２１ｃとを、同一のマザーグリーンシートから取り切り出すことができる。マザーグリーンシートを兼用できることは、積層セラミックコンデンサの生産性向上に大きく貢献する。
In FIG. 10, the lamination position of each green sheet at the time of forming an unbaking ceramic laminated body is shown. In addition, the green sheet 21a for protective layers which should be laminated | stacked on the lowest layer and the top layer is abbreviate | omitting illustration. Further, the green sheets 21c and 21d for internal electrodes are shown in the case where three sheets are laminated, and in an actual product, the number is increased or decreased as necessary. (Normally, dozens to hundreds of internal electrodes are often stacked.)
As described above, the distance between the internal electrodes 4 and the external electrodes 3, and the G 1 is a distance between the internal electrode 5 and external electrode 2, and G 2 is the distance between the horizontal dummy electrode 7 and the horizontal dummy electrodes 8 If the multilayer ceramic capacitor is designed so that G 2 = 2G 1 , the green sheet 21a for horizontal dummy electrodes and the green sheets 21b and 21c for internal electrodes are cut out from the same mother green sheet. be able to. The ability to also use the mother green sheet greatly contributes to improving the productivity of multilayer ceramic capacitors.
１：セラミック素子
２、３：外部電極
４、５：内部電極
６：セラミック層
７、８：水平ダミー電極
９、１０：垂直ダミー電極
Ｍ：容量形成部
２１ａ、２１ｂ、２１ｃ、２１ｄ：セラミックグリーンシート
２００：マザーグリーンシート
３００：導電ペースト
1: Ceramic element 2, 3: External electrode 4, 5: Internal electrode 6: Ceramic layer 7, 8: Horizontal dummy electrode 9, 10: Vertical dummy electrode M: Capacitance forming portions 21a, 21b, 21c, 21d: Ceramic green sheet 200: Mother green sheet 300: Conductive paste
Claims (4)
前記セラミック素子の内部に、前記容量形成部の周囲を囲むように配置されるダミー電極として、前記一方および他方の外部電極のぞれぞれに接続され、その面内方向が前記内部電極の面内方向と平行な位置関係にある一対の平行ダミー電極と、その面内方向が前記内部電極の面内方向と垂直な位置関係にある一対の垂直ダミー電極とが形成されており、
前記セラミック素子の側面上に形成された前記外部電極の先端と、当該外部電極と極性が異なる直近の内部電極の最も近い部分とを結ぶラインにその先端が接するか、あるいは当該ラインを遮るように、前記平行ダミー電極または前記垂直ダミー電極が配置され、
前記容量形成部を前記セラミック素子のいずれか一方の端面側から見た前記内部電極の幅で規定される前記容量形成部の幅ｗ、前記内部電極のうちの積層方向の最も下に位置する内部電極と、前記内部電極のうちの積層方向の最も上に位置する内部電極との距離で規定される前記容量形成部の高さｔ、前記平行ダミー電極の幅ｂ、および前記垂直ダミー電極の幅ｃが、
0.20ｗ≦ｂ
0.20ｔ≦ｃ
の関係にあり、かつ、前記平行ダミー電極が前記容量形成部の幅ｗの中点を覆うとともに、前記垂直ダミー電極が前記容量形成部の高さｔの中点を覆うことを特徴とする積層セラミックコンデンサ。 External electrodes are formed so as to cover both ends of the substantially rectangular parallelepiped ceramic element having a pair of end faces and a side face connecting the end faces and a part of the side face extending from each end face, and inside the ceramic element, A plurality of internal electrodes connected to one external electrode and a plurality of internal electrodes connected to the other external electrode are alternately stacked with a certain area overlap through a ceramic layer, and the overlapping internal electrodes In a multilayer ceramic capacitor in which a capacitance forming part is configured with a ceramic layer existing between the overlapping internal electrodes,
A dummy electrode disposed inside the ceramic element so as to surround the capacitance forming portion is connected to each of the one and other external electrodes, and an in-plane direction thereof is a surface of the internal electrode. A pair of parallel dummy electrodes in a positional relationship parallel to the inward direction and a pair of vertical dummy electrodes in which the in-plane direction is perpendicular to the in-plane direction of the internal electrode are formed,
The tip of the external electrode formed on the side surface of the ceramic element is in contact with a line connecting the tip of the nearest internal electrode having a polarity different from that of the external electrode, or the tip is in contact with the line. The parallel dummy electrode or the vertical dummy electrode is disposed,
A width w of the capacitance forming portion defined by a width of the internal electrode when the capacitance forming portion is viewed from one end face side of the ceramic element, and an innermost position in the stacking direction of the internal electrodes. A height t of the capacitance forming portion, a width b of the parallel dummy electrode, and a width of the vertical dummy electrode defined by the distance between the electrode and the inner electrode located on the top of the inner electrodes in the stacking direction c is
0.20w ≦ b
0.20t ≦ c
And the parallel dummy electrode covers the midpoint of the width w of the capacitance forming portion, and the vertical dummy electrode covers the midpoint of the height t of the capacitance forming portion. Ceramic capacitor.
前記容量形成部の幅ｗ、前記容量形成部の高さｔ、前記平行ダミー電極の幅ｂ、および前記垂直ダミー電極の幅ｃが、
0.30ｗ≦ｂ
0.30ｔ≦ｃ
の関係にあること、を特徴とする請求項１に記載された積層セラミックコンデンサ。 The parallel dummy electrode or the vertical dummy electrode blocks a line connecting the tip of the external electrode formed on the side surface of the ceramic element and the nearest part of the nearest internal electrode having a polarity different from that of the external electrode. And
The width w of the capacitance forming portion, the height t of the capacitance forming portion, the width b of the parallel dummy electrode, and the width c of the vertical dummy electrode are:
0.30w ≦ b
0.30t ≦ c
The multilayer ceramic capacitor according to claim 1, wherein:
Ｇ2＝２Ｇ1の関係にあることを特徴とする、請求項１または請求項２に記載された積層セラミックコンデンサ。 The interval between the internal electrode connected to the one external electrode and the other end surface, and the interval between the internal electrode connected to the other external electrode and the one end surface are set as G 1 and face each other. the formation interval of tips of the pair of horizontal dummy electrode as in the case of the G 2,
The multilayer ceramic capacitor according to claim 1 , wherein G 2 = 2G 1 is satisfied.
前記セラミック素子が、表面に前記内部電極を形成するための導電ペーストが塗布された内部電極用グリーンシートと、表面に前記水平ダミー電極を形成するための導電ペーストが塗布された水平ダミー電極用グリーンシートと、表面に導電ペーストが塗布されていない保護層用グリーンシートとが、所望の順番に所望の枚数積層されて積層体が形成され、当該積層体が焼成されることにより形成されるものであり、
前記内部電極用グリーンシートと前記水平ダミー電極用グリーンシートとが、同一のマザーグリーンシートあるいは同一種類のマザーグリーンシートから取り出されたものであることを特徴とする積層セラミックコンデンサの製造方法。 A method for manufacturing a multilayer ceramic capacitor according to any one of claims 1 to 3,
The ceramic element has a green sheet for internal electrodes coated with a conductive paste for forming the internal electrodes on the surface, and a green for horizontal dummy electrodes coated with a conductive paste for forming the horizontal dummy electrodes on the surface. A sheet and a green sheet for a protective layer on which a conductive paste is not applied are laminated in a desired order to form a laminate, and the laminate is fired. Yes,
The method for manufacturing a multilayer ceramic capacitor, wherein the green sheet for internal electrodes and the green sheet for horizontal dummy electrodes are taken from the same mother green sheet or the same type of mother green sheet.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010011679A JP2011151224A (en) | 2010-01-22 | 2010-01-22 | Laminated ceramic capacitor, and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010011679A JP2011151224A (en) | 2010-01-22 | 2010-01-22 | Laminated ceramic capacitor, and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011151224A true JP2011151224A (en) | 2011-08-04 |
Family
ID=44537940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010011679A Pending JP2011151224A (en) | 2010-01-22 | 2010-01-22 | Laminated ceramic capacitor, and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011151224A (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013093374A (en) * | 2011-10-24 | 2013-05-16 | Murata Mfg Co Ltd | Electronic component |
| US20140233150A1 (en) * | 2013-02-18 | 2014-08-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic device |
| JP2016025301A (en) * | 2014-07-24 | 2016-02-08 | 株式会社村田製作所 | Capacitor element and method for manufacturing the same |
| US20170345569A1 (en) * | 2016-05-31 | 2017-11-30 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| US20180114645A1 (en) * | 2016-10-26 | 2018-04-26 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor |
| CN112151272A (en) * | 2019-06-26 | 2020-12-29 | 三星电机株式会社 | Multilayer ceramic electronic component |
| KR20210056170A (en) * | 2019-11-08 | 2021-05-18 | 주식회사 아모텍 | Broadband capacitor |
| KR20210056171A (en) * | 2019-11-08 | 2021-05-18 | 주식회사 아모텍 | Broadband capacitor |
| JP2022104177A (en) * | 2020-12-28 | 2022-07-08 | Tdk株式会社 | Electronic components |
| JP2022104174A (en) * | 2020-12-28 | 2022-07-08 | Tdk株式会社 | Electronic components |
| CN114762067A (en) * | 2019-11-08 | 2022-07-15 | 阿莫技术有限公司 | Wideband capacitor |
| CN115917683A (en) * | 2020-05-27 | 2023-04-04 | 阿莫技术有限公司 | broadband capacitor |
| JP2023048494A (en) * | 2021-09-28 | 2023-04-07 | Tdk株式会社 | Electronic component |
| JP2023085167A (en) * | 2021-12-08 | 2023-06-20 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | Multilayer electronic component |
| WO2023238807A1 (en) * | 2022-06-07 | 2023-12-14 | 京セラ株式会社 | Multilayer ceramic electronic component, and method for producing multilayer ceramic electronic component |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235976A (en) * | 2004-02-19 | 2005-09-02 | Matsushita Electric Ind Co Ltd | Multilayer ceramic capacitor and manufacturing method thereof |
| JP2008211181A (en) * | 2007-01-05 | 2008-09-11 | Avx Corp | Multi-layer parts with extremely small external dimensions |
| WO2009066507A1 (en) * | 2007-11-22 | 2009-05-28 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic part |
| JP2009527919A (en) * | 2006-02-22 | 2009-07-30 | ヴィシャイ スプレイグ，インコーポレイテッド | Improved high voltage capacitor |
-
2010
- 2010-01-22 JP JP2010011679A patent/JP2011151224A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235976A (en) * | 2004-02-19 | 2005-09-02 | Matsushita Electric Ind Co Ltd | Multilayer ceramic capacitor and manufacturing method thereof |
| JP2009527919A (en) * | 2006-02-22 | 2009-07-30 | ヴィシャイ スプレイグ，インコーポレイテッド | Improved high voltage capacitor |
| JP2008211181A (en) * | 2007-01-05 | 2008-09-11 | Avx Corp | Multi-layer parts with extremely small external dimensions |
| WO2009066507A1 (en) * | 2007-11-22 | 2009-05-28 | Murata Manufacturing Co., Ltd. | Laminated ceramic electronic part |
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013093374A (en) * | 2011-10-24 | 2013-05-16 | Murata Mfg Co Ltd | Electronic component |
| US20140233150A1 (en) * | 2013-02-18 | 2014-08-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic device |
| US9349537B2 (en) * | 2013-02-18 | 2016-05-24 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic device including crack guide patterns having different structures |
| CN103996533B (en) * | 2013-02-18 | 2017-03-01 | 三星电机株式会社 | multilayer ceramic device |
| JP2016025301A (en) * | 2014-07-24 | 2016-02-08 | 株式会社村田製作所 | Capacitor element and method for manufacturing the same |
| US9666374B2 (en) | 2014-07-24 | 2017-05-30 | Murata Manufacturing Co., Ltd. | Capacitor component |
| US20170345569A1 (en) * | 2016-05-31 | 2017-11-30 | Taiyo Yuden Co., Ltd. | Multilayer ceramic capacitor |
| US20180114645A1 (en) * | 2016-10-26 | 2018-04-26 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor |
| US10460876B2 (en) * | 2016-10-26 | 2019-10-29 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor |
| CN112151272B (en) * | 2019-06-26 | 2023-03-28 | 三星电机株式会社 | Multilayer ceramic electronic component |
| US11705279B2 (en) | 2019-06-26 | 2023-07-18 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| CN112151272A (en) * | 2019-06-26 | 2020-12-29 | 三星电机株式会社 | Multilayer ceramic electronic component |
| US11257621B2 (en) | 2019-06-26 | 2022-02-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
| KR102536171B1 (en) * | 2019-11-08 | 2023-05-24 | 주식회사 아모텍 | Broadband capacitor |
| CN114762067A (en) * | 2019-11-08 | 2022-07-15 | 阿莫技术有限公司 | Wideband capacitor |
| KR20210056171A (en) * | 2019-11-08 | 2021-05-18 | 주식회사 아모텍 | Broadband capacitor |
| KR102536166B1 (en) * | 2019-11-08 | 2023-05-24 | 주식회사 아모텍 | Broadband capacitor |
| KR20210056170A (en) * | 2019-11-08 | 2021-05-18 | 주식회사 아모텍 | Broadband capacitor |
| US11908624B2 (en) | 2019-11-08 | 2024-02-20 | Amotech Co., Ltd. | Broadband capacitor |
| CN115917683A (en) * | 2020-05-27 | 2023-04-04 | 阿莫技术有限公司 | broadband capacitor |
| JP2022104174A (en) * | 2020-12-28 | 2022-07-08 | Tdk株式会社 | Electronic components |
| JP2022104177A (en) * | 2020-12-28 | 2022-07-08 | Tdk株式会社 | Electronic components |
| JP2024060101A (en) * | 2020-12-28 | 2024-05-01 | Tdk株式会社 | Electronic component |
| JP7656749B2 (en) | 2020-12-28 | 2025-04-03 | Tdk株式会社 | Electronic Components |
| JP7584296B2 (en) | 2020-12-28 | 2024-11-15 | Tdk株式会社 | Electronic Components |
| JP7519292B2 (en) | 2020-12-28 | 2024-07-19 | Tdk株式会社 | Electronic Components |
| JP2023048494A (en) * | 2021-09-28 | 2023-04-07 | Tdk株式会社 | Electronic component |
| JP7671218B2 (en) | 2021-09-28 | 2025-05-01 | Tdk株式会社 | Electronic Components |
| US12293874B2 (en) | 2021-09-28 | 2025-05-06 | Tdk Corporation | Electronic component |
| JP2023085167A (en) * | 2021-12-08 | 2023-06-20 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | Multilayer electronic component |
| JP7797950B2 (en) | 2021-12-08 | 2026-01-14 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | Multilayer electronic components |
| JPWO2023238807A1 (en) * | 2022-06-07 | 2023-12-14 | ||
| WO2023238807A1 (en) * | 2022-06-07 | 2023-12-14 | 京セラ株式会社 | Multilayer ceramic electronic component, and method for producing multilayer ceramic electronic component |
| TWI869872B (en) * | 2022-06-07 | 2025-01-11 | 日商京瓷股份有限公司 | Laminated ceramic electronic component and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011151224A (en) | Laminated ceramic capacitor, and method of manufacturing the same | |
| JP5653886B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP5420619B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| US10741331B2 (en) | Composite electronic component and resistor | |
| JP4374041B2 (en) | Multilayer capacitor | |
| US9214283B2 (en) | Multilayer capacitor and method of manufacturing same | |
| JP5313289B2 (en) | Multilayer ceramic capacitor | |
| KR101933416B1 (en) | Capacitor Component | |
| KR101983128B1 (en) | Multilayer Ceramic Electronic Component | |
| JP6413259B2 (en) | Multilayer ceramic capacitor and mounting structure | |
| JP2011100830A (en) | Multilayer capacitor, mounting structure thereof, and method of manufacturing same | |
| US9842693B2 (en) | Multilayer ceramic capacitor | |
| JP6867745B2 (en) | Multilayer capacitor and mounting structure of multilayer capacitor | |
| JP3233090B2 (en) | High voltage multilayer capacitors | |
| JP2016149426A (en) | Stack penetration capacitor | |
| TWI474352B (en) | Multilayer ceramic capacitor | |
| JP6232836B2 (en) | Capacitor element | |
| KR20240106561A (en) | Multilayered electronic component | |
| JP6380065B2 (en) | Multilayer ceramic capacitor | |
| JP2023099436A (en) | Multilayer electronic component | |
| CN209087594U (en) | A chip multilayer ceramic capacitor | |
| JP5131264B2 (en) | Multilayer capacitor | |
| WO2013190718A1 (en) | Laminated ceramic capacitor | |
| JP2012015177A (en) | Ceramic multilayer substrate | |
| TWI587334B (en) | Multilayer ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140225 |