JP2011151274A - 回路モジュール及び回路モジュールの製造方法 - Google Patents

Abstract

【課題】 電子部品間の干渉を防止するシールドを有し、かつより低背化することが可能な回路モジュールを提供する。
【解決手段】 回路モジュール１は、電子部品１１が実装されたプリント基板１０と、該プリント基板１０のグランドパターン１０ｇに取付けられた複数の導電チップ部品１２と、プリント基板１０上に実装された電子部品１１及び導電チップ部品１２を覆うように形成されるとともに、上面と導電チップ部品１２とを繋ぐ貫通孔２１が厚み方向に形成された樹脂封止部材２０と、樹脂封止部材２０の外表面に塗布されるとともに、貫通孔２１に充填された導電性ペーストにより形成されたシールド層３０とを備える。隣り合う２つの貫通孔２１の間隔Ｘは、遮断する信号の波長の１／２又は１／４に設定される。
【選択図】 図１

Description

本発明は、シールドを備えた回路モジュール、及び該回路モジュールの製造方法に関する。

従来から、電子機器を小型化するために、特定の機能を持つ電子回路を構成する複数の電子部品を集積して高密度実装した回路モジュールが用いられている。特に、携帯電話やテレビチューナなどの通信機器に用いられる回路モジュールでは、モジュール基板の上に実装された電子部品から発生する電磁波の漏洩を防止し、あるいは外部から侵入する電磁波を遮断するために、周囲を電磁シールドで覆った構造の回路モジュールが知られている（例えば、特許文献１、特許文献２参照）。

ここで、特許文献１には、回路モジュールの回路基板面におけるシールド対象部分を覆ってシールドする金属性のシールドケースを有するシールド構造が開示されている（図７参照）。また、特許文献１には、シールドケースの上面に切込みを形成し、該切込み部を回路基板側に折曲げることにより折曲げ壁部を形成した構造も開示されている（図８参照）。一方、特許文献２には、基板に実装した電子部品を樹脂層に埋設して絶縁し、その上に導電性のシールド層を設けて電子部品をシールドするようにした回路モジュールが記載されている（図９参照）。

特開２００７−１１６１０４号公報 特開２００９−２７７９５９号公報

ところで、近年、電子機器の小型化、薄型化に伴い、回路モジュールのさらなる低背化が要望されている。しかしながら、基板に実装されている電子部品の中にはシールドケースとショートさせてはならないものが有るため、特許文献１に開示されているシールドケースを被せる構造では、電子部品とシールドケースとの間に適切なクリアランスを設ける必要がある。また、シールドケースの板厚や、組み立ての誤差・ばらつきも考慮する必要がある。そのため、シールドケースを被せる構造では、回路モジュールのさらなる低背化は困難である。

これに対して、特許文献２に開示されている、樹脂で封止した上に導電性ペーストをコーティングしてシールド層を形成する構造では、樹脂材料が絶縁性を持つため、電子部品に若干でも（例えば１０μｍ程度）樹脂材料が被さっていればショートの危険性はなくなる。加えて導電性ペーストにより形成されたシールド層も数μｍ程度の厚みでシールド効果を発揮することができる。そのため、この構造は、回路モジュールの低背化には有利である。一方、例えば、通信機器に用いられるベースバンド部（回路）とＲＦ部（回路）とが混在した回路モジュールなどでは、両回路を構成する電子部品間の干渉を防止することが要求される。しかしながら、特許文献２に開示されているシールド構造では、樹脂封止された回路モジュールを導電性ペーストで全体的にコーティングするため、干渉を防止したい電子部品（回路）をシールドで分離することができないという問題がある。なお、特許文献１に開示されているシールドケースを用いるシールド構造では、上述したように、部分的な折り曲げ構造を用いて仕切り板（折曲げ壁部）を形成することにより、電子部品間のシールド（回路の分離）が可能である。

本発明は、上記問題点を解消する為になされたものであり、電子部品間の干渉を防止するシールドを有し、かつ、より低背化することが可能な回路モジュール及びその回路モジュールの製造方法を提供することを目的とする。

本発明に係る回路モジュールは、電子部品が実装された回路基板と、回路基板のグランドパターンに取付けられた導電性を有する導電部材と、回路基板上に実装された電子部品及び導電部材を覆うように形成されるとともに、外表面と導電部材とを繋ぐ貫通孔が形成された樹脂封止部材と、樹脂封止部材の外表面に塗布されるとともに、貫通孔に充填された導電性ペーストにより形成されたシールド層とを備えることを特徴とする。

また、本発明に係る回路モジュールの製造方法は、回路基板に電子部品を実装する実装工程と、回路基板のグランドパターンに、導電性を有する導電部材を取付ける取付工程と、回路基板上に実装された電子部品及び導電部材を覆うように樹脂封止部材を形成する樹脂封止工程と、樹脂封止部材の外表面と導電部材とを繋ぐ貫通孔を形成する貫通孔形成工程と、導電性ペーストを樹脂封止部材の外表面に塗布するとともに、貫通孔に充填し、シールド層を形成するシールド層形成工程とを備えることを特徴とする。

本発明に係る回路モジュール又は回路モジュールの製造方法によれば、樹脂封止部材の外表面に導電性ペーストが塗布されてシールド層が形成されるため、シールドケースを被せる構造よりも、回路モジュールを低背化することができる。また、グランドパターンに取付けられた導電部材と樹脂封止部材の外表面との間に形成された貫通孔に導電性ペーストが充填されることにより、樹脂封止部材の内部にシールドを形成することができる。そのため、例えば、干渉を防止したい電子部品間、すなわち分離したい回路間に導電部材を配置するとともに、導電部材と対応した位置に貫通孔を形成して導電性ペーストを充填することにより、電子部品間の干渉を防止するようにシールドを形成することができる。その結果、電子部品間の干渉を防止するシールドを有しつつ、回路モジュールをより低背化することが可能となる。なお、樹脂封止部材の外表面に形成されたシールド層は、貫通孔に充填された導電性ペースト及び導電部材を介してグランドに接続される。

本発明に係る回路モジュールでは、導電部材が、複数のブロック状のチップ部材から構成され、貫通孔が、複数のチップ部材それぞれに対応して、樹脂封止部材の厚み方向に形成されていることが好ましい。

また、本発明に係る回路モジュールの製造方法では、導電部材が、複数のブロック状のチップ部材から構成され、貫通孔形成工程において、複数のチップ部材それぞれに対応して、樹脂封止部材の厚み方向に貫通孔が形成されることが好ましい。

このようにすれば、チップ部材の製造が容易となり、製造コストを低減することができる。また、チップコンデンサやチップ抵抗等のチップ型電子部品と同様の形状とすることにより、実装の際にチップ型電子部品のマウンタを利用することができるため、実装機対応が容易であり、生産性を向上させることができる。さらに、複数のチップ部材それぞれに対応して形成された貫通孔に導電性ペーストが充填されることにより、回路基板の実装面から樹脂封止部材の厚み方向（すなわち樹脂封止部材の内部）にシールドを形成することができる。

ここで、上記複数のチップ部材それぞれは、外形寸法が同一であることが好ましい。このように、取付けるチップ部材をすべて同じ外形寸法、例えば、０６０３サイズ（０．６×０．３ｍｍ）又は１００５サイズ（１．０×０．５ｍｍ）に統一することにより、チップ部材の標準化が可能となる。その結果、チップ部材の管理が容易になり、また、コストをさらに低減することができる。

本発明に係る回路モジュールでは、隣り合う２つの貫通孔の間隔が、遮断する信号の波長の１／２以下に設定されていることが好ましい。

また、本発明に係る回路モジュールの製造方法では、貫通孔形成工程において、隣り合う２つの貫通孔の間隔が遮断する信号の波長の１／２以下となるように貫通孔が形成されることが好ましい。

このような間隔で貫通孔を形成すれば、シールド効果により信号（ノイズ）を効果的に遮断することが可能となる。よって、例えば、ベースバンド部（回路）とＲＦ部（回路）とが混在した回路モジュールなどでは、両回路を構成する電子部品間の干渉を適切に防止することができる。

本発明に係る回路モジュールの製造方法では、貫通孔形成工程において、レーザにより貫通孔を形成することが好ましい。このように貫通孔の加工にレーザを用いることにより、貫通孔が形成される際に導電部材などに対して加わるストレスを低減することができる。また、貫通孔を形成する際に、切り屑が出ないため、加工がし易くなる。

本発明によれば、電子部品間の干渉を防止するシールドを有し、かつ、回路モジュールをより低背化することが可能となる。

実施形態に係る回路モジュールの構成を示す縦断面図である。 回路モジュールの製造工程を示す図である。 実装／取付工程が終了した時点のプリント基板を示す斜視図である。 樹脂封止工程が終了した時点のプリント基板を示す斜視図である。 貫通孔形成工程が終了した時点のプリント基板を示す斜視図である。 シールド層形成工程が終了した時点の回路モジュールを示す斜視図である。 従来の、シールドケースを被せる構造の回路モジュールを示す斜視図である。 従来の、仕切り板が形成されたシールドケースを被せる構造の回路モジュールを示す斜視図である。 従来の、樹脂層の上に導電性ペーストがコーティングされてシールド層が形成された構造の回路モジュールを示す斜視図である。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図において、同一要素には同一符号を付して重複する説明を省略する。

まず、図１を用いて、実施形態に係る回路モジュール１の構成について説明する。図１は、回路モジュール１の構成を示す縦断面図である。なお、より詳細には、図１は、図６のI−I線に沿った断面図である。

回路モジュール１は、絶縁性の樹脂やセラミックスから形成された矩形のプリント基板（特許請求の範囲に記載の回路基板に相当）１０を備えている。プリント基板１０の実装面には、銅箔などからなる回路パターン１０ｃ、電源パターン（図示省略）、グランドパターン１０ｇがエッチングなどの方法によって形成されている。なお、プリント基板１０は単層構造のものでも多層構造のものでもよい。

プリント基板１０には、複数の電子部品１１がはんだ付けなどによって実装されている。実装される電子部品１１としては、例えば、チップ状のコンデンサや抵抗、コイル、ダイオード、トランジスタ、ＩＣ等が挙げられる。なお、電子部品１１の実装には、はんだ付けに代えて、例えば、バンプを用いたフェースダウン実装などの方法を用いてもよい。

また、プリント基板１０のグランドパターン（ランド）１０ｇには、金属性のブロック状の導電チップ部品（特許請求の範囲に記載のチップ部材に相当）１２がハンダ付けなどによって取付けられている。導電チップ部品１２は、干渉を防止したい電子部品１１間、すなわちシールドで分離したい回路と回路との境界に沿って、所定の間隔を空けて並べて配置される。なお、所定の間隔は、遮断したい信号の波長λに応じて設定される。詳細については後述する。また、すべての導電チップ部品１２は、外形寸法（サイズ）が同一にされている。より具体的には、導電チップ部品１２のサイズは、例えばチップ部品で採用されている、０６０３サイズ（０．６×０．３×０．３ｍｍ）又は１００５サイズ（１．０×０．５×０．５ｍｍ）などの標準サイズに統一されている。

プリント基板１０の実装面には、実装された電子部品１１及び導電チップ部品１２を包み込むように樹脂封止部材２０が形成されている。樹脂封止部材２０は、例えば熱硬化性樹脂又は熱硬化性樹脂と無機フィラーとの混合物よりなる樹脂組成物である。樹脂封止部材２０の厚みは電子部品１１の最大高さよりも約１０μｍ程度厚く（図１中の”L”）形成されている。また、上面は平坦面に形成されている。

また、樹脂封止部材２０には、実装されている複数の導電チップ部品１２それぞれに対応して、樹脂封止部材２０の上面と導電チップ部品１２とを繋ぐ円形断面の貫通孔２１が樹脂封止部材２０の厚み方向に複数形成されている。貫通孔２１は、レーザにより形成することが好ましい。ここで、隣り合う２つの貫通孔２１の間隔Ｘは、遮断したい信号の波長λの１／２以下に、好ましくは、λ／２又はλ／４に設定される。このように設定されることにより、後述する銀ペーストなどが充填されることによってシールド効果が発揮され、電子部品１１間の干渉が防止される。なお、貫通孔２１の径は、後述する銀ペーストなどを導電チップ部品１２まで確実に充填することができる大きさに設定される。

樹脂封止部材２０の外表面及び複数の貫通孔２１には、例えば銀ペーストなどの導電性ペーストが塗布、充填されて形成されたシールド層３０が設けられている。すなわち、樹脂封止部材２０の外表面全体、及び、プリント基板１０の実装面から樹脂封止部材２０の厚み方向、すなわち樹脂封止部材２０の内部にシールド層３０が形成されている。樹脂封止部材２０の外表面に形成されたシールド層３０は、貫通孔２１に充填された導電性ペースト及び導電チップ部品１２を介してグランドに接続されている。なお、樹脂封止部材２０の外表面に形成されるシールド層３０の厚みＴは、数μｍ程度に設定される。

次に、図２〜６を併せて参照しつつ、回路モジュール１の製造方法について説明する。図２は、回路モジュール１の製造工程を説明するための工程図である。図２に示されるように、回路モジュール１の製造工程は、実装／取付工程Ｓ１００、樹脂封止工程S１１０、貫通孔形成工程Ｓ１２０、シールド層形成工程Ｓ１３０からなっている。以下、各工程について詳細に説明する。

（実装／取付工程）
実装／取付工程Ｓ１００では、プリント基板１０に電子部品１１が実装されるとともに、プリント基板１０のグランドパターン（ランド）１０ｇに、導電性を有する複数の導電チップ部品１２がはんだ付けされて取付けられる。ここで、電子部品１１及び導電チップ部品１２が実装されたプリント基板１０の一例を図３に示す。複数（図３では４つ）の導電チップ部品１２は、干渉を防止したい電子部品１１間、すなわちシールドで分離したい回路と回路との境界（図３の一点鎖線参照）に沿って、遮断したい信号の波長λの１／２又は１／４の間隔を空けて並べて取付けられる。ここで、すべての導電チップ部品１２は、０６０３サイズ（０．６×０．３×０．３ｍｍ）又は１００５サイズ（１．０×０．５×０．５ｍｍ）などの標準サイズに統一されており、すなわちチップ状の電子部品１１と同じサイズに統一されており、チップ状の電子部品１１と同じマウンタを用いて実装される。

（樹脂封止工程）
次に、樹脂封止工程Ｓ１１０では、プリント基板１０上に実装された電子部品１１及び導電チップ部品１２を例えば熱硬化性の液状樹脂で覆い、該熱硬化性樹脂を熱硬化させて樹脂封止部材２０が形成される。ここで、熱硬化性樹脂で封止された、すなわち、樹脂封止工程Ｓ１１０が終了した時点のプリント基板１０を図４に示す。なお、樹脂封止部材２０の厚みは電子部品１１の最大高さよりも約１０μｍ程度厚く（図１中の”L”参照）形成されている。また、上面及び側面は平坦に形成される。

（貫通孔形成工程）
続いて、貫通孔形成工程Ｓ１２０では、樹脂封止部材２０の上面と導電チップ部品１２とを繋ぐ複数の貫通孔２１が形成される。より具体的には、貫通孔形成工程Ｓ１２０では、樹脂封止部材２０の上方から導電チップ部品１２に向けてレーザが照射されて樹脂封止部材２０の厚み方向に貫通孔２１が形成される。ここで、樹脂封止部材２０に貫通孔２１が形成された、すなわち、貫通孔形成工程Ｓ１２０が終了した時点のプリント基板１０の一例を図５に示す。図５に示されるように、複数（図５では４つ）の貫通孔２１が、プリント基板１０に取付けられた複数の導電チップ部品１２それぞれに対応して形成されている。また、貫通孔形成工程Ｓ１２０では、隣り合う２つの貫通孔２１の間隔Ｘが、遮断する信号の波長λの１／２又は１／４となるように貫通孔２１が形成される。

（シールド層形成工程）
続くシールド層形成工程Ｓ１３０では、銀ペーストなどの導電性ペーストが樹脂封止部材２０の外表面に塗布されるとともに、複数の貫通孔２１に充填され、シールド層３０が形成される。より具体的には、シールド層形成工程Ｓ１３０では、真空引きした低圧力雰囲気下で、銀ペーストなどの導電性ペーストがスピンコートによって塗布される。そのため、樹脂封止部材２０の外表面に塗布される導電性ペーストの厚みＴを均一（数μｍ程度）にでき、かつ、導電性ペーストを貫通孔２１に完全に充填することができる。ここで、導電性ペーストが塗布されシールド層３０が形成された、すなわち、シールド層形成工程Ｓ１３０が終了した時点の回路モジュール１を図６に示す。

以上により、樹脂封止部材２０の外表面全体、及び、プリント基板１０の実装面から樹脂封止部材２０の厚み方向、すなわち樹脂封止部材２０の内部にシールド層３０が形成された回路モジュール１が得られる。なお、樹脂封止部材２０の外表面に形成されたシールド層３０は、貫通孔２１に充填された導電性ペースト及び導電チップ部品１２を介してグランドに接続される。

本実施形態によれば、樹脂封止部材２０の外表面に導電性ペーストが塗布されてシールド層３０が形成されるため、シールドケースを被せる構造よりも、回路モジュール１を低背化することができる。また、グランドパターン１０ｇに取付けられた導電チップ部品１２と樹脂封止部材２０の上面との間に形成された貫通孔２１に導電性ペーストが充填されることにより、プリント基板１０の実装面から樹脂封止部材２０の厚み方向に（すなわち樹脂封止部材２０の内部に）シールド層３０を形成することができる。そのため、例えば、干渉を防止したい電子部品１１間、すなわち分離したい回路間に導電チップ部品１２を配置するとともに、導電チップ部品１２と対応した位置に貫通孔２１を形成して導電性ペーストを充填することにより、電子部品１１間の干渉を防止するようにシールド層３０を形成することができる。その結果、電子部品１１間の干渉を防止するシールド層３０を有しつつ、回路モジュール１をより低背化することが可能となる。

特に、本実施形態に係る回路モジュール１を携帯電話やＴＶチューナなどの通信機器に用いた場合には、携帯電話などをより薄型化することができ、かつ、ベースバンド部とＲＦ部とを効果的に分離することができる。そのため、ベースバンド部のノイズがデータラインや電源／ＧＮＤラインを経由してＲＦ部に伝導することにより生じる感度抑圧を防止でき、ＢＥＲ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ）の劣化を抑制することが可能となる。

本実施形態によれば、ブロック状の導電チップ部品１２が用いられるため、導電チップ部品１２の製造が容易となり、製造コストを低減することができる。また、チップコンデンサやチップ抵抗等のチップ型電子部品と同様の形状とすることにより、実装の際にチップ型電子部品のマウンタを利用することができるため、実装機対応が容易であり、生産能力を向上させることができる。

本実施形態によれば、取付ける導電チップ部品１２をすべて同じ外形寸法、例えば、０６０３サイズ（０．６×０．３ｍｍ）又は１００５サイズ（１．０×０．５ｍｍ）に統一されているため、導電チップ部品１２の標準化が可能となる。その結果、チップ部材の管理が容易になり、また、コストをさらに低減することができる。

本実施形態によれば、隣り合う２つの貫通孔２１の間隔Ｘが、遮断する信号の波長λの１／２又は１／４に設定されているためシールド効果により信号（ノイズ）を効果的に遮断することが可能となる。よって、例えば、ベースバンド部（回路）とＲＦ部（回路）とが混在した通信機器用の回路モジュールとして用いる場合にも、１つの回路モジュール内で両回路を構成する電子部品間の干渉を適切に防止することができる。

本実施形態によれば、貫通孔２１の加工にレーザを用いているため、貫通孔２１が形成される際に導電チップ部品１２などに対して加わるストレスを低減することができる。また、貫通孔２１を形成する際に、切り屑が出ないため、加工がし易くなる。

以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態では、貫通孔２１を丸穴としたが、貫通孔２１は、例えば角穴やスリット状の長孔でもよい。また、貫通孔２１を形成する際に、レーザに代えて、例えばドリルなどを用いてもよい。

また、上記実施形態では、樹脂封止部材２０を形成する際に、熱硬化性樹脂を用いたが、熱硬化性樹脂に代えて、例えば紫外線硬化性樹脂などを利用することもできる。

上記実施形態では、導電部材として複数の導電チップ部品１２を用いたが、これに代えて、導電性を有する金属性の棒状の部材を用いてもよい。

１ 回路モジュール
１０ プリント基板
１０ｇ グランドパターン
１１ 電子部品
１２ 導電チップ部品
２０ 樹脂封止部材
２１ 貫通孔
３０ シールド層

Claims (9)

1. 電子部品が実装された回路基板と、
   前記回路基板のグランドパターンに取付けられた導電性を有する導電部材と、
   前記回路基板上に実装された電子部品及び導電部材を覆うように形成されるとともに、外表面と前記導電部材とを繋ぐ貫通孔が形成された樹脂封止部材と、
   前記樹脂封止部材の外表面に塗布されるとともに、前記貫通孔に充填された導電性ペースト材により形成されたシールド層と、を備えることを特徴とする回路モジュール。
2. 前記導電部材は、複数のブロック状のチップ部材から構成され、
   前記貫通孔は、前記複数のチップ部材それぞれに対応して、前記樹脂封止部材の厚み方向に形成されていることを特徴とする請求項１に記載の回路モジュール。
3. 前記複数のチップ部材それぞれは、外形寸法が同一であることを特徴とする請求項２に記載の回路モジュール。
4. 隣り合う２つの前記貫通孔の間隔は、遮断する信号の波長の１／２以下に設定されていることを特徴とする請求項２又は３に記載の回路モジュール。
5. 回路基板に電子部品を実装する実装工程と、
   前記回路基板のグランドパターンに、導電性を有する導電部材を取付ける取付工程と、
   前記回路基板上に実装された電子部品及び導電部材を覆うように樹脂封止部材を形成する樹脂封止工程と、
   前記樹脂封止部材の外表面と前記導電部材とを繋ぐ貫通孔を形成する貫通孔形成工程と、
   導電性ペーストを前記樹脂封止部材の外表面に塗布するとともに、前記貫通孔に充填し、シールド層を形成するシールド層形成工程と、を備えることを特徴とする回路モジュールの製造方法。
6. 前記貫通孔形成工程では、レーザにより前記貫通孔が形成されることを特徴とする請求項５に記載の回路モジュールの製造方法。
7. 前記導電部材は、複数のブロック状のチップ部材から構成され、
   前記貫通孔形成工程では、前記貫通孔が、前記複数のチップ部材それぞれに対応して、前記樹脂封止部材の厚み方向に形成されることを特徴とする請求項５又は６に記載の回路モジュールの製造方法。
8. 前記複数のチップ部材それぞれは、外形寸法が同一であることを特徴とする請求項７に記載の回路モジュールの製造方法。
9. 前記貫通孔形成工程では、隣り合う２つの前記貫通孔の間隔が遮断する信号の波長の１／２以下となるように前記貫通孔が形成されることを特徴とする請求項７又は８に記載の回路モジュールの製造方法。
   

Images