[go: up one dir, main page]

JP2011142174A - Film forming method and semiconductor device - Google Patents

Film forming method and semiconductor device Download PDF

Info

Publication number
JP2011142174A
JP2011142174A JP2010001336A JP2010001336A JP2011142174A JP 2011142174 A JP2011142174 A JP 2011142174A JP 2010001336 A JP2010001336 A JP 2010001336A JP 2010001336 A JP2010001336 A JP 2010001336A JP 2011142174 A JP2011142174 A JP 2011142174A
Authority
JP
Japan
Prior art keywords
film
substrate
plasma
potential
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010001336A
Other languages
Japanese (ja)
Inventor
Fumihiko Mochizuki
文彦 望月
Kenichi Umeda
賢一 梅田
Atsushi Tanaka
淳 田中
Masayuki Suzuki
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010001336A priority Critical patent/JP2011142174A/en
Priority to KR1020100136611A priority patent/KR20110081042A/en
Publication of JP2011142174A publication Critical patent/JP2011142174A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P14/22
    • H10P14/3434
    • H10P14/44
    • H10P14/6319
    • H10P14/6329
    • H10P14/6514
    • H10P95/90

Landscapes

  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】スパッタ法により、酸化物半導体膜上に薄膜を成膜する際に、酸化物半導体膜のプラズマダメージを膜面内均一性良く抑制して成膜する。
【解決手段】基板B上に成膜された、Inと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体膜1上に、基板BとターゲットTとを対向させて、プラズマを用いるスパッタ法によりターゲットTの構成元素を含む薄膜2を形成する成膜方法において、薄膜2の成膜時のプラズマ中のプラズマ電位Vs(V)と、基板Bの基板電位Vsub(V)との電位差を0V超20V以下とする。
【選択図】図1A
When a thin film is formed on an oxide semiconductor film by sputtering, plasma damage of the oxide semiconductor film is suppressed with good in-plane uniformity.
An oxide semiconductor film including In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd, and Ge, formed on a substrate B. In the film forming method of forming the thin film 2 containing the constituent elements of the target T by sputtering using plasma with the substrate B and the target T facing each other, the plasma potential Vs in the plasma when forming the thin film 2 is formed. The potential difference between (V) and the substrate potential Vsub (V) of the substrate B is set to be more than 0V and 20V or less.
[Selection] Figure 1A

Description

本発明は、スパッタ法により、IGZO等の酸化物半導体膜下地上に薄膜を成膜する成膜方法および該方法を用いて得られた半導体装置に関するものである。   The present invention relates to a film forming method for forming a thin film on a base of an oxide semiconductor film such as IGZO by a sputtering method, and a semiconductor device obtained by using the method.

近年、液晶ディスプレイや有機エレクトロルミネッセンス(有機EL)ディスプレイ等の駆動素子として、薄膜トランジスタ(TFT)等の半導体装置が広く使用されている。薄膜トランジスタにおける半導体膜としては、アモルファスシリコンや低温ポリシリコン等が一般的に用いられているが、これらの半導体膜の成膜には高温プロセスが不可欠であり、樹脂基板等耐熱性の低いフレキシブル基板上への成膜は困難である。   In recent years, semiconductor devices such as thin film transistors (TFTs) have been widely used as drive elements for liquid crystal displays and organic electroluminescence (organic EL) displays. As a semiconductor film in a thin film transistor, amorphous silicon, low-temperature polysilicon, or the like is generally used. However, a high-temperature process is indispensable for the formation of these semiconductor films, and a flexible substrate with low heat resistance such as a resin substrate is used. It is difficult to form a film.

そこで、低温成膜が可能な半導体膜としてIGZO等の酸化物半導体膜が注目されている。酸化物半導体膜は、樹脂基板の耐熱温度以下の温度でも成膜できるため、フレキシブルELディスプレイ等に用いる薄膜トランジスタや薄膜センサ等の半導体膜として期待されている。   Thus, an oxide semiconductor film such as IGZO has attracted attention as a semiconductor film that can be formed at a low temperature. Since an oxide semiconductor film can be formed even at a temperature lower than the heat resistant temperature of the resin substrate, it is expected as a semiconductor film such as a thin film transistor or a thin film sensor used for a flexible EL display or the like.

この酸化物半導体膜上に絶縁膜等の薄膜を成形する際に、高温処理を用いずに薄膜形成可能なスパッタ法(スパッタリング法)が主に用いられる。スパッタ法は、高真空中でプラズマ放電により生成されるArイオン等のプラズマイオンをターゲットに衝突させて、これによりたたき出されたターゲットの構成原子或いは粒子(以下、スパッタ粒子という。)を成膜基板の表面に堆積させることにより成膜する方法である。   When forming a thin film such as an insulating film on the oxide semiconductor film, a sputtering method (sputtering method) capable of forming a thin film without using high-temperature treatment is mainly used. In the sputtering method, plasma ions such as Ar ions generated by plasma discharge in a high vacuum are collided with a target, and the constituent atoms or particles (hereinafter referred to as sputtered particles) of the target knocked out by this are formed. In this method, the film is deposited on the surface of the substrate.

スパッタ法により酸化物半導体膜上に薄膜を形成する際に、プラズマイオンは、ターゲットだけではなく、基板上に成膜された酸化物半導体膜にも衝突し、酸化物半導体膜にプラズマダメージを与えることが問題となっている。非特許文献1のFig.2には(図8)、IGZO膜へのArプラズマ照射時間に対する、IGZO膜の電気抵抗への影響が示されている。非特許文献1のFig.2には、Arイオンを照射する時間が長い程、IGZO膜の電気抵抗率が減少し、キャリア密度が高くなることが示されている。   When a thin film is formed on an oxide semiconductor film by a sputtering method, plasma ions collide not only with the target but also with the oxide semiconductor film formed on the substrate and cause plasma damage to the oxide semiconductor film. Is a problem. FIG. 2 (FIG. 8) shows the influence of the IGZO film on the electrical resistance with respect to the Ar plasma irradiation time to the IGZO film. FIG. 2 shows that the longer the time of irradiation with Ar ions, the lower the electrical resistivity of the IGZO film and the higher the carrier density.

特許文献1の段落[0022]には、通常、酸化物半導体の電気伝導度や電子キャリア密度は成膜時の酸素分圧により制御され、主として薄膜中の酸素欠損量を制御することにより電子キャリア密度を制御することが記載されている。特許文献1には、上記酸素欠損を抑制するために、スパッタ法による薄膜成膜時に酸素を流入する方法が開示されている。   In paragraph [0022] of Patent Document 1, the electric conductivity and electron carrier density of an oxide semiconductor are usually controlled by the oxygen partial pressure during film formation, and mainly by controlling the amount of oxygen vacancies in the thin film. Controlling the density is described. Patent Document 1 discloses a method of flowing oxygen when forming a thin film by sputtering in order to suppress the above oxygen deficiency.

また、非特許文献1には、IGZO膜上にSiO保護膜を成膜する際の酸素条件によって、得られる薄膜トランジスタの閾値電圧をシフトさせ、電気特性に影響を及ぼすことが記載されている(非特許文献1、Fig.5)。 Further, Non-Patent Document 1 describes that the threshold voltage of the obtained thin film transistor is shifted depending on the oxygen condition when the SiO 2 protective film is formed on the IGZO film, thereby affecting the electrical characteristics ( Non-Patent Document 1, FIG. 5).

特開2008−218495号公報JP 2008-218495 A

“Improvements in the device characteristics of amorphous indium gallium zinc oxide thin-film transistors by Ar plasma treatment”, Sumsung SDI Co. Ltd., Applied Physics Letters 90, 262106 2007.“Improvements in the device characteristics of amorphous indium gallium zinc oxide thin-film transistors by Ar plasma treatment”, Sumsung SDI Co. Ltd., Applied Physics Letters 90, 262106 2007. “World’s Largest(15-inch) XGA AMLCD Panel Using IGZO Oxide TFT”, Sumsung Electronics Co. Ltd., SID08 DIGEST, p.625-628“World ’s Largest (15-inch) XGA AMLCD Panel Using IGZO Oxide TFT”, Sumsung Electronics Co. Ltd., SID08 DIGEST, p.625-628

しかしながら、特許文献1の、成膜ガス中の酸素流量により調整する方法では、酸素のフローむらより、酸化物半導体膜表面の位置によって成膜ガス中の酸素量が異なり、酸素導入による効果を均一に得ることが難しく、このため、膜面内において均一なキャリア密度を有する信頼性の高い膜を得ることが難しい。半導体膜の信頼性は、それを用いた薄膜素子の素子特性に大きく影響を与え、例えば、薄膜トランジスタでは、キャリア密度の信頼性の低い半導体膜を用いると、Vg−Id特性において、ドレイン電流が立ち上がるゲート印加電圧および閾値電圧が負側にシフトし、薄膜トランジスタ特性上好ましくない性質を示すことが、特許文献1にも記載されている。   However, in the method of adjusting the oxygen flow rate in the film forming gas in Patent Document 1, the amount of oxygen in the film forming gas varies depending on the position of the surface of the oxide semiconductor film due to the uneven flow of oxygen, and the effect of oxygen introduction is uniform. Therefore, it is difficult to obtain a highly reliable film having a uniform carrier density in the film surface. The reliability of a semiconductor film greatly affects the element characteristics of a thin film element using the semiconductor film. For example, in a thin film transistor, when a semiconductor film with low carrier density is used, a drain current rises in Vg-Id characteristics. Patent Document 1 also describes that the gate application voltage and the threshold voltage are shifted to the negative side, which shows undesirable properties in terms of thin film transistor characteristics.

非特許文献1には、酸素条件の制御方法については一切記載されていないため、具体的な成膜条件が不明である。   Non-Patent Document 1 does not describe any method for controlling oxygen conditions, so the specific film forming conditions are unknown.

本発明は上記問題に鑑みてなされたものであり、スパッタ法により酸化物半導体膜上へ薄膜を成膜する際に、下地となるIGZO等の酸化物半導体膜のキャリア密度を膜面内において均一性高く維持することが可能な成膜方法を提供することを目的とするものである。   The present invention has been made in view of the above problems. When a thin film is formed on an oxide semiconductor film by a sputtering method, the carrier density of an oxide semiconductor film such as IGZO as a base is uniform in the film plane. It is an object of the present invention to provide a film forming method capable of maintaining high performance.

また、本発明は、上記成膜方法を用いて得られた、素子特性及び信頼性の良好な半導体装置を提供することを目的とするものである。   It is another object of the present invention to provide a semiconductor device having good element characteristics and reliability obtained by using the above film forming method.

本発明の成膜方法は、基板上に成膜された、Inと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体膜上に、前記基板とターゲットとを対向させて、プラズマを用いるスパッタ法により前記ターゲットの構成元素を含む薄膜を形成する成膜方法において、
該薄膜の成膜時のプラズマ中のプラズマ電位Vs(V)と、前記基板の基板電位Vsub(V)との電位差|Vs−Vsub|が下記式(1)を満足するように前記電位差を制御して前記薄膜を成膜することを特徴とするものである。本発明の成膜方法において、下記式(2)を満足するように前記電位差を制御して前記薄膜を成膜することが好ましい。
0<|Vs−Vsub|(V)≦20 ・・・(1)、
0<|Vs−Vsub|(V)≦16 ・・・(2)
The film forming method of the present invention includes an oxide formed on a substrate and containing In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd, and Ge. In a film formation method for forming a thin film containing a constituent element of the target on a semiconductor film by a sputtering method using plasma with the substrate and the target facing each other,
The potential difference is controlled so that the potential difference | Vs−Vsub | between the plasma potential Vs (V) in the plasma during the deposition of the thin film and the substrate potential Vsub (V) of the substrate satisfies the following formula (1). Then, the thin film is formed. In the film forming method of the present invention, the thin film is preferably formed by controlling the potential difference so as to satisfy the following formula (2).
0 <| Vs−Vsub | (V) ≦ 20 (1),
0 <| Vs−Vsub | (V) ≦ 16 (2)

ここで、プラズマ電位とは、成膜ガスがスパッタ装置内において電離したプラズマイオンの電位の絶対値の最大値を意味する。例えば、成膜ガスとしてArガスを用いる場合は、Arイオン電位の最大値を意味するものとする。 Here, the plasma potential means the maximum absolute value of the potential of plasma ions ionized in the sputtering apparatus. For example, when Ar gas is used as the film forming gas, it means the maximum value of Ar + ion potential.

本明細書において、「電位」は、ラングミュアプローブを用いてシングルプローブ法あるいはトリプルプローブ法により測定するものとする。原理的に測定可能であれば他の手法でも構わない。   In this specification, “potential” is measured by a single probe method or a triple probe method using a Langmuir probe. Other methods may be used as long as they can be measured in principle.

また、成膜時の電位差|Vs−Vsub|を20(V)以下となるように制御する期間は、酸化物半導体膜上に薄膜を形成する工程の中の全期間である必要はなく、薄膜の膜厚が下地の酸化物半導体膜表面へのスパッタによる影響が無視できる範囲となるまで制御すればよい。   Further, the period for controlling the potential difference | Vs−Vsub | at the time of film formation to be 20 (V) or less is not necessarily the entire period in the step of forming the thin film over the oxide semiconductor film. The film thickness may be controlled until the influence of sputtering on the surface of the underlying oxide semiconductor film is negligible.

また、電位差|Vs−Vsub|は、プラズマ電位Vsと基板電位Vsubの差を相対的に変化させればよいが、成膜速度に大きく影響を与えずに変化させることができることから、基板電位Vsubにバイアス印加して変化させることが好ましい。成膜速度に大きく影響を与えない範囲内であれば、プラズマ電位Vsと基板電位Vsubのどちらか、又は両方を変化させてもよい。プラズマイオンが正イオンでありプラズマ電位Vsが0Vより大きく50V以下である場合は、前記基板に正電圧をバイアス印加して電位差|Vs−Vsub|を制御することが好ましい。また、本発明の成膜方法は、前記酸化物半導体膜が、下記一般式(P1)で表される1種または複数種の酸化物からなる(不可避不純物を含んでもよい)場合に好適に適用することができる。
(In2−xGa)O・(ZnO)・・・(P1)
(式中0<x<2かつmは自然数)
Further, the potential difference | Vs−Vsub | is only required to relatively change the difference between the plasma potential Vs and the substrate potential Vsub. However, the potential difference | Vs−Vsub | It is preferable to change by applying a bias. Either or both of the plasma potential Vs and the substrate potential Vsub may be changed as long as the film deposition rate is not significantly affected. When the plasma ions are positive ions and the plasma potential Vs is greater than 0V and 50V or less, it is preferable to control the potential difference | Vs−Vsub | by applying a positive voltage to the substrate. In addition, the film forming method of the present invention is suitably applied when the oxide semiconductor film is made of one or more kinds of oxides represented by the following general formula (P1) (may contain inevitable impurities). can do.
(In 2-x Ga x) O 3 · (ZnO) m ··· (P1)
(Where 0 <x <2 and m is a natural number)

本発明の成膜方法において、前記成膜時の基板温度Tsが300℃以下であり、前記基板と前記ターゲットとの距離Dが40mm以上150mm以下であり、成膜圧力Pが0.1Pa以上5Pa以下であることが好ましく、成膜圧力Pは0.1Pa以上1.0Pa以下であることがより好ましい。   In the film formation method of the present invention, the substrate temperature Ts during the film formation is 300 ° C. or less, the distance D between the substrate and the target is 40 mm or more and 150 mm or less, and the film formation pressure P is 0.1 Pa or more and 5 Pa. The film forming pressure P is preferably 0.1 Pa or more and 1.0 Pa or less.

また、本発明の成膜方法において、前記薄膜が絶縁体膜である場合に好適に適用することができる。   Moreover, the film forming method of the present invention can be suitably applied when the thin film is an insulator film.

本発明の薄膜素子は、基板上に成膜された、Inと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体膜と、上記本発明の成膜方法により成膜された薄膜とを備えたことを特徴とするものである。かかる薄膜素子としては、前記酸化物半導体膜からなる活性層と、前記薄膜からなるゲート絶縁膜とを備えた薄膜トランジスタ等の半導体装置が挙げられる。   The thin film element of the present invention is an oxide semiconductor containing In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd and Ge, formed on a substrate. A film and a thin film formed by the film forming method of the present invention are provided. Examples of such a thin film element include a semiconductor device such as a thin film transistor provided with an active layer made of the oxide semiconductor film and a gate insulating film made of the thin film.

上記本発明の薄膜素子は、基板を用意し、該基板上にInと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体膜を成膜する工程と、
該酸化物半導体膜上に、上記本発明の成膜方法により絶縁膜を形成する工程と、
前記酸化物半導体膜に電圧を印加する、又は、該酸化物半導体膜から電流を取り出す電極を形成する工程とを有する薄膜素子の製造方法により製造することができる。
The thin film element of the present invention is provided with a substrate, and an oxidation containing In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd and Ge on the substrate. Forming a physical semiconductor film;
Forming an insulating film on the oxide semiconductor film by the film forming method of the present invention;
It can be manufactured by a method for manufacturing a thin film element including a step of applying a voltage to the oxide semiconductor film or forming an electrode for taking out current from the oxide semiconductor film.

また、本発明の薄膜素子の製造方法において、前記電極を、上記本発明の成膜方法を用いて形成することが好ましい。   In the method for manufacturing a thin film element of the present invention, the electrode is preferably formed using the film forming method of the present invention.

本発明の成膜方法は、基板上に成膜されたIGZO等の酸化物半導体膜上に、プラズマを用いるスパッタ法により、薄膜を形成する際に、成膜時のプラズマ中のプラズマ電位Vs(V)と基板電位Vsub(V)との電位差|Vs−Vsub|を20(V)以下となるように制御して成膜している。かかる構成によれば、酸化物半導体膜のプラズマダメージによる酸素欠損を、膜面内において均一性高く抑制することができる。従って、本発明によれば、下地となるIGZO等の酸化物半導体膜のキャリア密度を膜面内において均一性高く維持することができる。   In the film formation method of the present invention, when a thin film is formed on an oxide semiconductor film such as IGZO formed on a substrate by a sputtering method using plasma, the plasma potential Vs ( V) and the substrate potential Vsub (V) are formed such that the potential difference | Vs−Vsub | is controlled to be 20 (V) or less. According to such a configuration, oxygen vacancies due to plasma damage of the oxide semiconductor film can be suppressed with high uniformity in the film plane. Therefore, according to the present invention, the carrier density of the underlying oxide semiconductor film such as IGZO can be maintained with high uniformity in the film plane.

また、プラズマ電位Vsが正であり、基板に正電圧をバイアス印加して電位差を制御する構成では、成膜レートを大きく低下させることなく電位差|Vs−Vsub|を制御することができる。   In the configuration in which the plasma potential Vs is positive and the potential difference is controlled by applying a positive voltage to the substrate, the potential difference | Vs−Vsub | can be controlled without significantly reducing the film formation rate.

本発明の成膜方法好適なRFスパッタ成膜装置の概略断面図Schematic sectional view of an RF sputtering film forming apparatus suitable for the film forming method of the present invention スパッタ成膜中の様子を模式的に示す図A diagram schematically showing the state during sputter deposition RFスパッタ装置内のArプラズマ空間中における基板―ターゲット間の電位の分布の様子を示す模式図Schematic diagram showing the state of potential distribution between substrate and target in the Ar + plasma space in the RF sputtering system 本発明に係る一実施形態の半導体装置(薄膜素子)の製造工程を示す断面図(その1)Sectional drawing which shows the manufacturing process of the semiconductor device (thin film element) of one Embodiment which concerns on this invention (the 1) 本発明に係る一実施形態の半導体装置の製造工程を示す断面図(その2)Sectional drawing which shows the manufacturing process of the semiconductor device of one Embodiment which concerns on this invention (the 2) 本発明に係る一実施形態の半導体装置の製造工程を示す断面図(その3)Sectional drawing which shows the manufacturing process of the semiconductor device of one Embodiment which concerns on this invention (the 3) 本発明に係る一実施形態の半導体装置の製造工程を示す断面図(その4)Sectional drawing which shows the manufacturing process of the semiconductor device of one Embodiment which concerns on this invention (the 4) 実施例1の薄膜素子サンプルの上面図Top view of thin film element sample of Example 1 図4AのA−A’断面図A-A 'sectional view of FIG. 4A 電位差|Vs−Vsub|と酸化物半導体膜のキャリア密度の関係を示す図FIG. 11 is a graph showing the relationship between the potential difference | Vs−Vsub | and the carrier density of the oxide semiconductor film. ターゲット投入電力と基板電位の関係を示す図Diagram showing the relationship between target input power and substrate potential 圧力と基板電位の関係を示す図Diagram showing the relationship between pressure and substrate potential 非特許文献1のFig.2FIG. 2

「薄膜の成膜方法」
図面を参照して、本発明に係る一実施形態の成膜方法について説明する。本発明の成膜方法は、基板上に成膜された、InGaZnO(IGZO)等の酸化物半導体膜上に、プラズマを用いるスパッタ法により薄膜を成膜するものである。
"Thin film deposition method"
A film forming method according to an embodiment of the present invention will be described with reference to the drawings. In the film formation method of the present invention, a thin film is formed on an oxide semiconductor film such as InGaZnO 4 (IGZO) formed on a substrate by a sputtering method using plasma.

プラズマを用いるスパッタ法としては、特に制限されないが、2極スパッタリング法、3極スパッタリング法、直流スパッタリング法、高周波スパッタリング法(RFスパッタ法)、ECRスパッタリング法、マグネトロンスパッタリング法、対向ターゲットスパッタリング法、及びパルススパッタ法等が挙げられる。   A sputtering method using plasma is not particularly limited, but a bipolar sputtering method, a three-pole sputtering method, a direct current sputtering method, a high frequency sputtering method (RF sputtering method), an ECR sputtering method, a magnetron sputtering method, a counter target sputtering method, and Examples include a pulse sputtering method.

本実施形態では、RFスパッタ法を例に説明をする。図1Aは装置の全体構成を示す断面図であり、図1Bは成膜中の様子を模式的に示す図である。視認しやすくするために各部の縮尺は適宜変更してある。本実施形態では高周波スパッタリング装置(RFスパッタリング装置)を例として説明する。   In this embodiment, an RF sputtering method will be described as an example. FIG. 1A is a cross-sectional view showing the overall configuration of the apparatus, and FIG. 1B is a view schematically showing a state during film formation. In order to facilitate visual recognition, the scale of each part is changed as appropriate. In the present embodiment, a high frequency sputtering apparatus (RF sputtering apparatus) will be described as an example.

図1Aに示す成膜装置100は、内部に、基板Bが装着可能であり、装着された基板Bを所定温度に加熱することが可能な基板ホルダ11と、ターゲットTが装着可能なターゲットホルダ12とが備えられた真空容器10から概略構成されている。本実施形態の装置では、真空容器10内が成膜室となっている。真空容器10内において、基板ホルダ11とターゲットホルダ12とは互いに対向するように離間配置されている。真空容器10はステンレス等の導電体からなり、接地されている。   A film forming apparatus 100 shown in FIG. 1A can have a substrate B mounted therein, a substrate holder 11 capable of heating the mounted substrate B to a predetermined temperature, and a target holder 12 capable of mounting a target T. The vacuum vessel 10 is provided with a schematic configuration. In the apparatus of this embodiment, the inside of the vacuum vessel 10 is a film forming chamber. Within the vacuum vessel 10, the substrate holder 11 and the target holder 12 are spaced apart so as to face each other. The vacuum vessel 10 is made of a conductor such as stainless steel and is grounded.

基板Bは特に制限されず、Si基板、酸化物基板、ガラス基板、及び各種フレキシブル基板など、用途に応じて適宜選択することができる。基板Bはかかる基板に電極等の膜が形成されたものでもよい。ターゲットTの組成は、成膜する膜の組成に応じて選定される。   The substrate B is not particularly limited, and can be appropriately selected depending on applications such as a Si substrate, an oxide substrate, a glass substrate, and various flexible substrates. The substrate B may be a substrate on which a film such as an electrode is formed. The composition of the target T is selected according to the composition of the film to be formed.

成膜装置100においては、プラズマ電極(本実施形態ではターゲットホルダ12がプラズマ電極として機能する。)の放電により真空容器10内に導入されたガスGがプラズマ化され、Arイオン等のプラスイオンが生成する。生成したプラスイオンはターゲットTをスパッタする。プラスイオンにスパッタされたターゲットTの構成元素は、ターゲットから放出され中性あるいはイオン化された状態で基板Bに成膜される。図中、符号Pがプラズマ空間を模式的に示している。   In the film forming apparatus 100, the gas G introduced into the vacuum vessel 10 is discharged by the discharge of the plasma electrode (in this embodiment, the target holder 12 functions as a plasma electrode), and positive ions such as Ar ions are generated. Generate. The generated positive ions sputter the target T. The constituent elements of the target T sputtered by the positive ions are deposited on the substrate B in a neutral or ionized state released from the target. In the figure, the symbol P schematically shows the plasma space.

成膜装置100には、真空容器10内にプラズマ化させるガスGを導入するガス導入手段が設けられている。ガス導入手段は、プラズマ化させるガスGの供給源(図示略)と、供給源から供給されたガスGを真空容器10内に導入するガス導入管18とから構成されている。   The film forming apparatus 100 is provided with gas introduction means for introducing the gas G to be converted into plasma into the vacuum vessel 10. The gas introduction means includes a supply source (not shown) of the gas G to be converted into plasma and a gas introduction pipe 18 for introducing the gas G supplied from the supply source into the vacuum vessel 10.

成膜装置100には、真空ポンプ等の排気手段(図示略)に接続され、真空容器10内のガスの排気Vを行うガス排出管19が備えられている。真空容器10に対するこれらガス導入管18とガス排出管19との接続箇所は適宜設計でき、これらガス導入管18とガス排出管19は真空容器10内のガス濃度がなるべく均一になるように設けられることが好ましい。ガスGとしては特に制限なく、Ar、又はAr/O混合ガス等が使用される。 The film forming apparatus 100 includes a gas discharge pipe 19 that is connected to an exhaust means (not shown) such as a vacuum pump and exhausts the gas V in the vacuum vessel 10. The connection location of the gas introduction pipe 18 and the gas exhaust pipe 19 with respect to the vacuum vessel 10 can be designed as appropriate, and the gas introduction pipe 18 and the gas exhaust pipe 19 are provided so that the gas concentration in the vacuum vessel 10 is as uniform as possible. It is preferable. There is not any specific restriction on the gas G, Ar, or Ar / O 2 mixed gas is used.

図1Bに模式的に示すように、プラズマ電極12の放電により真空容器10内に導入された成膜ガスGがプラズマ化され、Arイオン等のプラスイオンIpが生成する。生成したプラスイオンIpはターゲットTをスパッタする。プラスイオンIpにスパッタされたターゲットTの構成原子或いは粒子(スパッタ粒子)Tpは、ターゲットから放出され中性あるいはイオン化された状態で成膜基板B(あるいは成膜基板B上に既に成膜されている薄膜表面)に蒸着される。図中、符号Pがプラズマ空間を示している。   As schematically shown in FIG. 1B, the deposition gas G introduced into the vacuum vessel 10 by the discharge of the plasma electrode 12 is turned into plasma, and positive ions Ip such as Ar ions are generated. The generated positive ions Ip sputter the target T. The constituent atoms or particles (sputtered particles) Tp of the target T sputtered by the positive ions Ip are already deposited on the deposition substrate B (or on the deposition substrate B) in a neutral or ionized state released from the target. On the surface of the thin film). In the figure, the symbol P indicates the plasma space.

プラズマ空間Pの電位は、成膜時のプラズマ中のプラズマ電位Vs(V)となる。成膜基板Bの電位は基板電位Vsub(V)となる。このプラズマ空間Pの電位と成膜基板Bの電位との電位差|Vs−Vsub|の加速電圧により、ターゲットTと成膜基板Bとの間にあるスパッタ粒子Tpは、運動エネルギーを得て成膜基板B上に成膜された酸化物半導体膜1上に薄膜として堆積する。なお、酸化物半導体膜1と成膜基板Bはほぼ同じ電位と考えられる。   The potential of the plasma space P becomes the plasma potential Vs (V) in the plasma during film formation. The potential of the deposition substrate B becomes the substrate potential Vsub (V). Due to the acceleration voltage of the potential difference | Vs−Vsub | between the potential of the plasma space P and the potential of the film formation substrate B, the sputtered particles Tp between the target T and the film formation substrate B obtain kinetic energy and form a film. A thin film is deposited on the oxide semiconductor film 1 formed on the substrate B. Note that the oxide semiconductor film 1 and the deposition substrate B are considered to have substantially the same potential.

基板ホルダ11は、基板Bが載置される板状のホルダ本体11Aと、ホルダ本体11Aに取り付けられ、基板Bの端部を固定する固定部材11Bとから概略構成されている。基板ホルダ11は、真空容器10の内底面に取り付けられた保持部材15により保持されている。   The substrate holder 11 is schematically configured from a plate-shaped holder main body 11A on which the substrate B is placed, and a fixing member 11B attached to the holder main body 11A and fixing the end of the substrate B. The substrate holder 11 is held by a holding member 15 attached to the inner bottom surface of the vacuum vessel 10.

ホルダ本体11A、固定部材11B、及び保持部材15はいずれもステンレス等の導電体からなり、保持部材15と真空容器10とは絶縁材を介して互いに絶縁されている(絶縁材については図示略)。基板ホルダ11は真空容器10の外部に配置された直流電流印加ユニット(電位調整手段)17に電気的に接続されており、基板ホルダ11に電位が印加可能であると共に、その電位が調整可能に構成されている。直流電流印加ユニット17は、直流電源17Aと整合回路17Bとから概略構成されている。整合回路17Bは必要に応じて設けられるものであり、直流電源17Aと基板ホルダ11との間に整合回路17Bを介在させることで、基板ホルダ11の電位調整が容易となり、好ましい。   The holder body 11A, the fixing member 11B, and the holding member 15 are all made of a conductor such as stainless steel, and the holding member 15 and the vacuum vessel 10 are insulated from each other via an insulating material (the insulating material is not shown). . The substrate holder 11 is electrically connected to a direct current application unit (potential adjusting means) 17 disposed outside the vacuum vessel 10, so that a potential can be applied to the substrate holder 11 and the potential can be adjusted. It is configured. The direct current application unit 17 is generally configured by a direct current power source 17A and a matching circuit 17B. The matching circuit 17B is provided as necessary, and by interposing the matching circuit 17B between the DC power source 17A and the substrate holder 11, it is easy to adjust the potential of the substrate holder 11, which is preferable.

本実施形態では、ホルダ本体11A、固定部材11B、及び保持部材15が同電位となっている。基板ホルダ11に直流バイアス電流を印加する本実施形態では、基板自体が導電体である、あるいは基板は絶縁体であっても基板表面に電極等の導電体膜が形成されていることが好ましい。かかる構成では、基板Bと基板ホルダ11とを効果的に同電位にすることができ、好ましい。圧電体膜等の成膜では、通常下地に下部電極が形成されているので、基板電位と基板ホルダ11とを同電位にすることができる。   In the present embodiment, the holder main body 11A, the fixing member 11B, and the holding member 15 are at the same potential. In the present embodiment in which a DC bias current is applied to the substrate holder 11, it is preferable that the substrate itself is a conductor, or a conductor film such as an electrode is formed on the substrate surface even if the substrate is an insulator. Such a configuration is preferable because the substrate B and the substrate holder 11 can be effectively at the same potential. In the formation of a piezoelectric film or the like, since the lower electrode is usually formed on the base, the substrate potential and the substrate holder 11 can be set to the same potential.

本実施形態では、基板ホルダ11のホルダ本体11Aのサイズが、基板Bの外周から基板Bの側方に10mm以上大きく設計されていることが好ましい。   In the present embodiment, the size of the holder main body 11A of the substrate holder 11 is preferably designed to be larger by 10 mm or more from the outer periphery of the substrate B to the side of the substrate B.

ターゲットホルダ12はターゲットTが載置される板状のホルダ本体からなり、真空容器10に取り付けられた保持部材16により保持されている。保持部材16と真空容器10とは絶縁材を介して互いに絶縁されている。保持部材16は真空容器10の外部に配置された高周波電源(RF電源)13に接続されており、ターゲットホルダ12がプラズマを発生させるためのプラズマ電極(カソード電極)となっている。高周波電源13のターゲットホルダ接続側と反対側は接地されている。   The target holder 12 includes a plate-shaped holder body on which the target T is placed, and is held by a holding member 16 attached to the vacuum vessel 10. The holding member 16 and the vacuum vessel 10 are insulated from each other via an insulating material. The holding member 16 is connected to a high frequency power source (RF power source) 13 disposed outside the vacuum vessel 10, and the target holder 12 serves as a plasma electrode (cathode electrode) for generating plasma. The side opposite to the target holder connection side of the high frequency power supply 13 is grounded.

本実施形態では、真空容器10内にプラズマを発生させるプラズマ発生手段14として、高周波電源13及びプラズマ電極(カソード電極)として機能するターゲットホルダ12が備えられている。   In the present embodiment, a high frequency power source 13 and a target holder 12 that functions as a plasma electrode (cathode electrode) are provided as plasma generating means 14 for generating plasma in the vacuum vessel 10.

背景技術において述べたように、プラズマを用いるスパッタ法により、IGZO等の酸化物半導体膜1上に薄膜2を成膜する際に、プラズマダメージにより酸化物半導体膜1のキャリア密度が高くなり、電気特性を低下させること、そして、通常、キャリア密度は、膜中の酸素欠損量により制御されることを述べた。   As described in the background art, when the thin film 2 is formed on the oxide semiconductor film 1 such as IGZO by the sputtering method using plasma, the carrier density of the oxide semiconductor film 1 is increased due to plasma damage, and the electric It has been stated that the properties are degraded and that the carrier density is usually controlled by the amount of oxygen vacancies in the film.

特許文献1及び非特許文献1、2より、スパッタ法におけるプラズマダメージによるキャリア密度の増大は、酸化物半導体膜1へのプラズマイオンの衝突により酸化物半導体膜中1の酸素がスパッタされて膜中から抜ける、酸素欠損によるものと考えられる。   According to Patent Document 1 and Non-Patent Documents 1 and 2, the increase in carrier density due to plasma damage in the sputtering method is caused by oxygen in the oxide semiconductor film being sputtered by collision of plasma ions with the oxide semiconductor film 1 in the film. This is thought to be due to oxygen deficiency.

膜中の酸素量によりキャリア密度が変化することは本発明者も確認している。本発明者は、IGZO膜のスパッタ成膜時の成膜ガス中の酸素量を変化させて、膜中の酸素量とキャリア密度との関係を調べた。その結果、酸素量が多くなるほどキャリア密度が低くなること、そして、成膜ガス中の酸素の体積分率を約0.8%とすることにより、薄膜トランジスタの半導体膜として用いる場合に、0V近辺で立ち上がる良好な特性を有するキャリア密度(1×1014〜1×1015(個/cm))が得られることを確認している。 The inventor has also confirmed that the carrier density varies depending on the amount of oxygen in the film. The inventor examined the relationship between the amount of oxygen in the film and the carrier density by changing the amount of oxygen in the film forming gas during sputtering of the IGZO film. As a result, the carrier density decreases as the amount of oxygen increases, and the volume fraction of oxygen in the film forming gas is set to about 0.8%. It has been confirmed that a carrier density (1 × 10 14 to 1 × 10 15 (pieces / cm 3 )) having good characteristics to rise can be obtained.

酸素欠損を補う方法としては、特許文献1では酸素を真空容器中に流入させて積極的に酸素元素を膜中に注入する方法が開示されているが、既に述べたようにフローむらにより、酸素欠損抑制効果が膜面内にて均一に得られないことから、膜質が不均一となり、酸化物半導体膜としての信頼性が低いものとなってしまう。更に、酸素を真空容器中に流入させると成膜速度に大きく影響を及ぼし良好な生産性を維持することが難しい。   As a method for compensating for oxygen deficiency, Patent Document 1 discloses a method in which oxygen is allowed to flow into a vacuum vessel and oxygen element is positively injected into the film. Since the defect suppressing effect cannot be obtained uniformly in the film plane, the film quality becomes non-uniform and the reliability as an oxide semiconductor film becomes low. Furthermore, when oxygen is allowed to flow into the vacuum vessel, the film formation rate is greatly affected, and it is difficult to maintain good productivity.

本発明者は、下地となる酸化物半導体膜のキャリア密度の面内均一性を保って酸素欠損を補う方法について鋭意検討を行った。   The inventor has intensively studied a method for compensating for oxygen vacancies while maintaining in-plane uniformity of carrier density of an oxide semiconductor film serving as a base.

上記のように、酸化物半導体膜1への酸素欠損(プラズマダメージ)は、酸化物半導体膜1がスパッタされることにより生じる現象である。プラズマイオンは、自分自身の電位と、スパッタするターゲットあるいは基板との電位差によりエネルギーを得てターゲットあるいは基板をスパッタする。   As described above, oxygen deficiency (plasma damage) to the oxide semiconductor film 1 is a phenomenon that occurs when the oxide semiconductor film 1 is sputtered. The plasma ions obtain energy from the potential difference between their own potential and the target or substrate to be sputtered to sputter the target or substrate.

図2は、RFスパッタ装置内のArプラズマ空間中において基板を接地した場合の、基板―ターゲット間の電位の分布の様子を示す模式図である。図2に示されるように、ArガスはプラズマによりArと電子に電離しており、ターゲット側はArと電子のRFの反応速度の違いによる自己バイアスにより負電位(−100〜−150V程度)となっている。プラズマ電位は、基板―ターゲット間のプラズマ空間においてAr+の電位(最大電位)となり、接地されている基板では0Vとなっている。 FIG. 2 is a schematic diagram showing a state of potential distribution between the substrate and the target when the substrate is grounded in the Ar + plasma space in the RF sputtering apparatus. As shown in FIG. 2, Ar gas is ionized into Ar + and electrons by plasma, and the target side has a negative potential (about −100 to −150 V) due to self-bias due to the difference in the reaction rate of RF between Ar + and electrons. ). The plasma potential is Ar + potential (maximum potential) in the plasma space between the substrate and the target, and is 0 V in the grounded substrate.

Arプラズマイオンは陽イオンであるため、負電位のターゲット側に加速してターゲットに衝突するが、ターゲットの構成元素のスパッタ閾値以上のエネルギーを有している場合にその元素は叩き出され(スパッタされ)、対向配置されている基板側に成膜される。プラズマのエネルギーは、プラズマイオンとスパッタされる側の電位差が大きいほど大きくなる。 Since Ar + plasma ions are positive ions, they accelerate to the negative potential target side and collide with the target. However, when the energy exceeds the sputtering threshold of the constituent elements of the target, the element is knocked out ( The film is formed on the opposite substrate side. The energy of plasma increases as the potential difference between the plasma ions and the sputtered side increases.

一方、図示されるように、基板電位Vsubとプラズマ電位Vsとにも電位差があるため、その電位差に応じたエネルギーで基板側の表面はスパッタされ、これがプラズマダメージの要因となると考えられる。従って、酸化物半導体膜のプラズマダメージを抑制するためには、酸化物半導体膜の電位、つまり、基板電位Vsubと、プラズマ電位Vsとの電位差|Vs―Vsub|(V)を小さくすることにより、酸化物半導体膜表面に衝突するプラズマエネルギーが小さくなり、酸素のスパッタを抑制することができると考えられる。かかる方法では、膜面内において均一性高く、酸化物半導体膜のプラズマダメージによる酸素欠損を抑制することができる。なお、|Vs―Vsub|(V)はそのまま電子温度(eV)に変換することができる。電子温度1eV=11600K(Kは絶対温度)に相当する。   On the other hand, as shown in the figure, since there is a potential difference between the substrate potential Vsub and the plasma potential Vs, the surface on the substrate side is sputtered with energy corresponding to the potential difference, which is considered to cause plasma damage. Therefore, in order to suppress the plasma damage of the oxide semiconductor film, by reducing the potential of the oxide semiconductor film, that is, the potential difference | Vs−Vsub | (V) between the substrate potential Vsub and the plasma potential Vs, It is considered that plasma energy colliding with the surface of the oxide semiconductor film is reduced, and oxygen sputtering can be suppressed. In such a method, oxygen vacancies due to plasma damage of the oxide semiconductor film can be suppressed with high uniformity in the film surface. Note that | Vs−Vsub | (V) can be directly converted into an electron temperature (eV). This corresponds to an electron temperature of 1 eV = 11600 K (K is an absolute temperature).

本発明者は、酸化物半導体膜のプラズマダメージによる酸素欠損を、膜面において均一性高く抑制することができる電位差|Vs−Vsub|について好適な範囲を見出した。   The present inventor has found a suitable range for the potential difference | Vs−Vsub | that can suppress oxygen vacancies due to plasma damage of the oxide semiconductor film with high uniformity on the film surface.

すなわち、本発明の成膜方法は、基板B上に成膜された、Inと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体膜1上に、基板BとターゲットTとを対向させて、プラズマを用いるスパッタ法によりターゲットTの構成元素を含む薄膜2を形成する成膜方法であって、成膜時のプラズマ中のプラズマ電位Vs(V)と、基板Bの基板電位Vsub(V)との電位差|Vs−Vsub|が下記式(1)を満足するようにこの電位差を制御して薄膜2を成膜することを特徴とするものである。
0<|Vs−Vsub|(V)≦20 ・・・(1)
That is, the film forming method of the present invention includes In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd, and Ge formed on the substrate B. A film forming method for forming a thin film 2 containing a constituent element of a target T by a sputtering method using plasma with a substrate B and a target T facing each other over the oxide semiconductor film 1 including the plasma. The thin film 2 is formed by controlling this potential difference so that the potential difference | Vs−Vsub | between the plasma potential Vs (V) in the substrate and the substrate potential Vsub (V) of the substrate B satisfies the following formula (1). It is characterized by this.
0 <| Vs−Vsub | (V) ≦ 20 (1)

後記実施例の図5に、本発明者が見いだした|Vs−Vsub|と、酸化物半導体膜のキャリア密度との関係を示してある。一般に、半導体膜のキャリア密度は、キャリア密度が約1X1014〜1X1015(個/cm)が好適であるとされている。図5には、スパッタ法によって酸化物半導体膜1上に成膜する際、電位差|Vs−Vsub|が上記式(1)を満足する範囲内であれば、酸化物半導体膜1のキャリア密度を半導体装置等に用いる半導体膜として好適な範囲に維持し、酸化膜半導体膜上に薄膜2を成膜することができることが示されている。 FIG. 5 of an example described later shows a relationship between | Vs−Vsub | found by the present inventor and the carrier density of the oxide semiconductor film. Generally, the carrier density of the semiconductor film is preferably about 1 × 10 14 to 1 × 10 15 (pieces / cm 3 ). FIG. 5 shows the carrier density of the oxide semiconductor film 1 when the potential difference | Vs−Vsub | is within the range satisfying the above formula (1) when the film is formed on the oxide semiconductor film 1 by the sputtering method. It has been shown that the thin film 2 can be formed on the oxide semiconductor film while maintaining a range suitable for a semiconductor film used for a semiconductor device or the like.

さらに、下記式(2)を満足する場合には、薄膜2形成後の酸化物半導体膜1のキャリア密度は、薄膜2形成前の10倍以内に抑えられており、酸化物半導体膜1のキャリア密度の変化をさらに良好に抑制でき、好ましい。|Vs−Vsub|の値は、求められる半導体膜のキャリア密度により設定すればよい。すなわち、|Vs−Vsub|は、求められる半導体膜のキャリア密度が得られる閾値以下に設定すればよい。   Furthermore, when the following formula (2) is satisfied, the carrier density of the oxide semiconductor film 1 after the formation of the thin film 2 is suppressed within 10 times that before the formation of the thin film 2, and the carrier of the oxide semiconductor film 1 is reduced. The change in density can be suppressed more favorably, which is preferable. The value of | Vs−Vsub | may be set according to the required carrier density of the semiconductor film. That is, | Vs−Vsub | may be set to be equal to or less than a threshold value at which the required carrier density of the semiconductor film is obtained.

0<|Vs−Vsub|(V)≦16 ・・・(2)
本実施形態の酸化物半導体膜1上に薄膜2を成膜する方法によれば、酸化物半導体膜1上に薄膜2を成膜する際に電位差|Vs−Vsub|を好適化することによりプラズマダメージを抑制するため、特許文献1に示される成膜ガス中に酸素を混合する方法に比して、酸化物半導体膜1で得られる酸素欠乏抑制効果の膜面内均一性が高く、その結果、酸化物半導体のキャリア密度を均一且つ良好に維持して、薄膜2を成膜することができる。
0 <| Vs−Vsub | (V) ≦ 16 (2)
According to the method of forming the thin film 2 on the oxide semiconductor film 1 of this embodiment, the plasma is obtained by optimizing the potential difference | Vs−Vsub | when forming the thin film 2 on the oxide semiconductor film 1. Compared with the method of mixing oxygen in the film forming gas shown in Patent Document 1 to suppress damage, the in-film uniformity of the oxygen deficiency suppressing effect obtained in the oxide semiconductor film 1 is high, and as a result The thin film 2 can be formed while maintaining the carrier density of the oxide semiconductor uniformly and satisfactorily.

電位差|Vs−Vsub|は、プラズマ電位Vsと基板電位Vsubの差を相対的に変化させればよく、例えば、プラズマ電位Vsと基板電位Vsubのどちらかを変化させてもよく、両方を変化させてもよい。   The potential difference | Vs−Vsub | is only required to relatively change the difference between the plasma potential Vs and the substrate potential Vsub. For example, either the plasma potential Vs or the substrate potential Vsub may be changed. May be.

本実施形態の成膜装置100では、基板ホルダ11に直流電流印加ユニット(電位調整手段)17が電気的に接続されており、基板ホルダ11に電位が印加可能であると共に、その電位が調整可能に構成されている。かかる構成では、基板Bに電圧を印加して基板電位Vsubを制御することにより、電位差|Vs−Vsub|を制御することが好ましい。プラズマ電位Vsが正電位である場合は、Vsubとして基板Bに正電圧をバイアス印加して電位差|Vs−Vsub|を制御する。   In the film forming apparatus 100 of the present embodiment, a direct current application unit (potential adjusting means) 17 is electrically connected to the substrate holder 11 so that a potential can be applied to the substrate holder 11 and the potential can be adjusted. It is configured. In such a configuration, it is preferable to control the potential difference | Vs−Vsub | by applying a voltage to the substrate B and controlling the substrate potential Vsub. When the plasma potential Vs is a positive potential, a positive voltage is biased to the substrate B as Vsub to control the potential difference | Vs−Vsub |.

基板Bにバイアス印加することにより、電位差|Vs−Vsub|を制御する構成では、成膜速度や、膜質等に影響を及ぼすプラズマ電位を変化させない上、成膜ガスに酸素を等の反応速度を低下させるガスを混合しないため成膜速度の低下を抑制し、生産効率よく成膜を実施することができる。   In the configuration in which the potential difference | Vs−Vsub | is controlled by applying a bias to the substrate B, the film formation rate and the plasma potential affecting the film quality are not changed, and the reaction rate such as oxygen is used as the film formation gas. Since the gas to be reduced is not mixed, the film formation rate can be suppressed and the film formation can be performed with high production efficiency.

また、既に述べたように、上記式(1)を満足するように|Vs−Vsub|の制御する期間は、酸化物半導体膜上に薄膜を形成する工程の中の全期間であってもよいし、薄膜の膜厚が下地の酸化物半導体膜表面へのスパッタによる影響が無視できる範囲となるまでの一部の期間としてもよい。例えば、酸化物半導体膜1上に薄膜2を成膜する期間のうち、膜2が所定の厚み、例えば数nm程度になるまで、電位差|Vs−Vsub|を20(V)以下に制御し、その後電位差|Vs−Vsub|を20(V)以上の値(従来の成膜条件による電位差)に戻して薄膜2の成膜を行ってもよい。   Further, as described above, the period for controlling | Vs−Vsub | so as to satisfy the above formula (1) may be the entire period in the step of forming a thin film over the oxide semiconductor film. The thin film thickness may be a part of the period until the influence of sputtering on the surface of the underlying oxide semiconductor film is negligible. For example, in the period in which the thin film 2 is formed over the oxide semiconductor film 1, the potential difference | Vs−Vsub | is controlled to 20 (V) or less until the film 2 has a predetermined thickness, for example, about several nm. Thereafter, the potential difference | Vs−Vsub | may be returned to a value of 20 (V) or more (potential difference depending on the conventional deposition conditions) to form the thin film 2.

また、式(1)を満足する範囲内に制御する期間中において、電位差|Vs−Vsub|は一定値に維持してもよく、電位差|Vs−Vsub|を複数の値に連続的に、あるいは断続的に変化させてもよい。なお、電位差|Vs−Vsub|を成膜途中に変更することにより、薄膜2の種類によっては、膜特性に影響を及ぼす可能性がある。従って、電位差|Vs−Vsub|を途中変更する構成は、膜特性への影響を無視できる範囲で行うことが好ましい。   Further, the potential difference | Vs−Vsub | may be kept constant during the period of control within the range satisfying the expression (1), and the potential difference | Vs−Vsub | It may be changed intermittently. Note that by changing the potential difference | Vs−Vsub | during film formation, depending on the type of the thin film 2, the film characteristics may be affected. Therefore, it is preferable that the configuration in which the potential difference | Vs−Vsub | is changed halfway is performed in a range in which the influence on the film characteristics can be ignored.

電位差|Vs−Vsub|の制御は、上記基板電位をバイアス印加により変化させる方法に限らず、電位差|Vs−Vsub|の制御が行える方法であれば種々の方法を適用できる。   Control of the potential difference | Vs−Vsub | is not limited to the method of changing the substrate potential by bias application, and various methods can be applied as long as the method can control the potential difference | Vs−Vsub |.

例えば、後記実施例2に示されるように、ターゲット投入電力、成膜圧力により制御することも可能である。しかしながら、後記実施例2の図6、図7に示されるように、成膜圧力及びターゲット投入電力を変化させることにより、プラズマ電位Vsを変化させることは可能であるが、図示されるように変化率が小さく、例えば、Arイオンを用いる場合には、ターゲット投入電力により|Vs−Vsub|を20V以下とするのは難しく、また、成膜圧力により|Vs−Vsub|を20V以下とするには、10Pa以上の圧力が必要となり、成膜速度が非常に遅くなるため生産性の点で好ましくない。   For example, as shown in Example 2 described later, it is also possible to control by target input power and film formation pressure. However, as shown in FIGS. 6 and 7 of Example 2 described later, it is possible to change the plasma potential Vs by changing the film formation pressure and the target input power, but the change is made as shown in the figure. For example, when Ar ions are used, it is difficult to set | Vs−Vsub | to 20 V or less due to target input power, and to make | Vs−Vsub | A pressure of 10 Pa or more is required, and the film formation rate becomes very slow, which is not preferable in terms of productivity.

一般に、スパッタ法においては、ターゲット投入電力は4W以上、成膜圧力は0.1Pa以上5Pa以下、より好ましくは1Pa以下で成膜を実施しなければ生産性上現実的ではない。成膜圧力は、元素の種類によってその値は異なるが、大きすぎるとターゲットTからたたき出された粒子が散乱等の影響により基板Bに到達する割合が少なくなり成膜が難しくなる。また、小さすぎても安定したプラズマ空間を得ることができない。   In general, in sputtering, it is not practical in terms of productivity unless film formation is performed at a target input power of 4 W or more and a film formation pressure of 0.1 Pa to 5 Pa, more preferably 1 Pa or less. The value of the film formation pressure varies depending on the type of element, but if it is too large, the rate at which the particles knocked out from the target T reach the substrate B due to the influence of scattering or the like decreases and film formation becomes difficult. Moreover, even if it is too small, a stable plasma space cannot be obtained.

従って、成膜圧力及びターゲット投入電力による制御は、生産性を良好に保つことができるプラズマイオン種を用いている構成、基板のバイアス印加と組み合わせる構成、あるいは、薄膜の膜厚が下地の酸化物半導体膜1表面へのスパッタによる影響が無視できる範囲となるまでの最短期間の制御とする構成が好適であると考えられる)。
薄膜2の|Vs−Vsub|以外の成膜条件としては、成膜装置内のプラズマが安定して発生可能であれば特に制限されないが、良好な生産性で成膜が実施できる条件であることが好ましい。上記酸化物半導体膜1が、フレキシブルデバイスとして好適であることから、使用する基板の耐熱温度以下の温度にて、好適に成膜可能な条件とすることが好ましい。一般に、樹脂基板の耐熱温度は、ポリイミド等の耐熱性の高いもので300℃程度であることから、成膜温度Tsは300℃以下であることが好ましい。
Therefore, the control by the deposition pressure and the target input power is controlled by a configuration using plasma ion species capable of maintaining good productivity, a configuration combined with substrate bias application, or a thin film thickness of the underlying oxide. A configuration in which the shortest period of time until the influence of sputtering on the surface of the semiconductor film 1 is in a negligible range is considered preferable.
The film forming conditions other than | Vs−Vsub | for the thin film 2 are not particularly limited as long as the plasma in the film forming apparatus can be stably generated. However, the film forming conditions can be performed with good productivity. Is preferred. Since the said oxide semiconductor film 1 is suitable as a flexible device, it is preferable to set it as the conditions which can form into a film suitably at the temperature below the heat-resistant temperature of the board | substrate to be used. In general, since the heat resistance temperature of the resin substrate is about 300 ° C. with high heat resistance such as polyimide, the film formation temperature Ts is preferably 300 ° C. or less.

基板−ターゲット間距離Dは、長いほど成膜速度が遅くなるが、成膜される膜の均一性等は良好になる。また、短すぎるとプラズマの安定性を損なうことから、基板−ターゲット間距離Dは40mm以上150mm以下であることが好ましい。
以下に、上記本発明の成膜方法を適用するに好適な材料構成について説明する。
The longer the substrate-target distance D, the slower the film formation speed, but the better the uniformity of the film formed. Moreover, since the stability of plasma will be impaired when too short, it is preferable that the substrate-target distance D is 40 mm or more and 150 mm or less.
Hereinafter, a material configuration suitable for applying the film forming method of the present invention will be described.

本実施形態において、基板Bは特に制限されず、Si基板、ガラス基板、各種フレキシブル基板等、用途に応じて選択すればよい。本発明では、樹脂基板の耐熱温度以下の温度で成膜が可能な酸化物半導体膜を備えた構成としている。従って、成膜基板Bは、樹脂基板等のフレキシブル基板を使用することができる。   In this embodiment, the board | substrate B is not restrict | limited in particular, What is necessary is just to select according to uses, such as a Si substrate, a glass substrate, and various flexible substrates. In the present invention, an oxide semiconductor film that can be formed at a temperature lower than the heat resistant temperature of the resin substrate is provided. Therefore, a flexible substrate such as a resin substrate can be used as the film formation substrate B.

フレキシブル基板としては、ポリビニルアルコール系樹脂,ポリカーボネート誘導体(帝人(株):WRF),セルロース誘導体(セルローストリアセテート,セルロースジアセテート),ポリオレフィン系樹脂(日本ゼオン(株):ゼオノア、ゼオネックス),ポリサルホン系樹脂(ポリエーテルサルホン,ポリサルホン),ノルボルネン系樹脂(JSR(株): アートン),ポリエステル系樹脂(PET,PEN,架橋フマル酸ジエステル)ポリイミド系樹脂,ポリアミド系樹脂,ポリアミドイミド系樹脂,ポリアリレート系樹脂,アクリル系樹脂,エポキシ系樹脂,エピスルフィド系樹脂,フッ素系樹脂,シリコーン系樹脂フィルム,ポリベンズアゾ-ル系樹脂,シアネート系樹脂,芳香族エーテル系樹脂(ポリエーテルケトン),マレイミド−オレフィン系樹脂等の樹脂基板、液晶ポリマー基板、
また、これら樹脂基板中に酸化ケイ素粒子,金属ナノ粒子,無機酸化物ナノ粒子,無機窒化物ナノ粒子, 金属系・無機系のナノファイバー又はマイクロファイバー,カーボン繊維,カーボンナノチューブ,ガラスフェレーク,ガラスファイバー,ガラスビーズ,粘土鉱物、雲母派生結晶構造を含んだ複合樹脂基板、
薄いガラスと上記単独有機材料との間に少なくとも1回の接合界面を有する積層プラスチック材料、無機層(ex.SiO, Al, SiO)と有機層(上記)を交互に積層することで少なくとも1回以上の接合界面を有するバリア性能を有する複合材料、
ステンレス基板、あるいはステンレスと異種金属を積層した金属多層基板、アルミニウム基板、あるいは、表面に酸化処理(例えば、陽極酸化処理)を施すことで、表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板等を挙げることができる。
As flexible substrates, polyvinyl alcohol resins, polycarbonate derivatives (Teijin Limited: WRF), cellulose derivatives (cellulose triacetate, cellulose diacetate), polyolefin resins (Nippon Zeon Co., Ltd .: ZEONOR, ZEONEX), polysulfone resins (Polyethersulfone, polysulfone), norbornene resin (JSR Corporation: Arton), polyester resin (PET, PEN, cross-linked fumaric acid diester) polyimide resin, polyamide resin, polyamideimide resin, polyarylate resin Resin, acrylic resin, epoxy resin, episulfide resin, fluorine resin, silicone resin film, polybenzazole resin, cyanate resin, aromatic ether resin (polyether ketone), Imide - a resin substrate such as an olefin-based resin, liquid crystal polymer substrate,
In these resin substrates, silicon oxide particles, metal nanoparticles, inorganic oxide nanoparticles, inorganic nitride nanoparticles, Metal / inorganic nanofibers or microfibers, carbon fibers, carbon nanotubes, glass ferkes, glass fibers, glass beads, clay minerals, composite resin substrates containing mica-derived crystal structures,
A laminated plastic material having at least one bonding interface between a thin glass and the single organic material, an inorganic layer (ex. SiO 2 , Al 2 O 3 , SiO x N y ) and an organic layer (above) alternately A composite material having a barrier performance having at least one bonding interface by laminating,
Stainless steel substrate, metal multilayer substrate in which different metals are laminated with stainless steel, aluminum substrate, or aluminum with an oxide film whose surface insulation is improved by subjecting the surface to oxidation treatment (eg anodizing treatment) A substrate etc. can be mentioned.

酸化物半導体膜1としては、Inと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体からなる(不可避不純物を含んでもよい)ものであれば特に制限されないが、下記一般式(P1)で表されるInGaZnO(IGZO)等のホモロガス化合物が一例として挙げられる。
(In2−xGa)O・(ZnO)・・・(P1)
(式中0<x<2かつm>0)
The oxide semiconductor film 1 is made of an oxide semiconductor containing In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd, and Ge (including inevitable impurities). However, a homologous compound such as InGaZnO 4 (IGZO) represented by the following general formula (P1) can be given as an example.
(In 2-x Ga x) O 3 · (ZnO) m ··· (P1)
(Where 0 <x <2 and m> 0)

酸化物半導体膜1の成膜方法は特に制限されず、気相法、液相法など、用いる基板や酸化物半導体の種類に応じて好適な成膜方法を用いてよい。   The method for forming the oxide semiconductor film 1 is not particularly limited, and a suitable film forming method such as a vapor phase method or a liquid phase method may be used depending on the type of the substrate and the oxide semiconductor to be used.

酸化物半導体膜1上に成膜する薄膜2としては特に制限されず、導電体膜、半導体膜、絶縁体膜、及び誘電体膜等の任意の組成の膜の成膜に適用することができる。薄膜トランジスタの半導体層として酸化物半導体膜1を用いる場合には、保護膜やゲート絶縁膜、層間絶縁膜等の絶縁膜、及びソース/ドレイン電極等が挙げられる。   The thin film 2 formed over the oxide semiconductor film 1 is not particularly limited, and can be applied to film formation of any composition such as a conductor film, a semiconductor film, an insulator film, and a dielectric film. . In the case where the oxide semiconductor film 1 is used as a semiconductor layer of a thin film transistor, a protective film, a gate insulating film, an insulating film such as an interlayer insulating film, a source / drain electrode, and the like can be given.

薄膜トランジスタのこれらの絶縁膜としては、Ga、SiO、Al、SiON、SiN、HfO、Y、Ta、MgO等の酸化物からなる(不可避不純物を含んでもよい。)絶縁膜が挙げられる。 These insulating films of the thin film transistor are made of an oxide such as Ga 2 O 3 , SiO 2 , Al 2 O 3 , SiON, SiN, HfO 2 , Y 2 O 3 , Ta 2 O 5 , MgO (inevitable impurities). An insulating film may be used.

また、ソース/ドレイン電極としては、Pt,Au,Pd,Cr,Ni,Mo,Ag,W,Cu,Ti,In,Sn等の金属又はこれらの合金、錫酸化物、酸化インジウム、インジウム錫酸化物(ITO)等が挙げられる。   Further, as source / drain electrodes, metals such as Pt, Au, Pd, Cr, Ni, Mo, Ag, W, Cu, Ti, In, Sn, alloys thereof, tin oxide, indium oxide, indium tin oxide are used. A thing (ITO) etc. are mentioned.

Inと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体においては、構成元素のスパッタされやすさ(スパッタ率)は酸素が格段に高い(スパッタ閾値が格段に低いことと同意)。従って、上記酸化物半導体膜においては、その上に成膜する膜のスパッタ成膜時に、膜表面から抜けて欠損を生じる元素は酸素の割合が格段に大きく、酸素欠損はキャリア密度へ大きく影響を及ぼす要因となる。上記Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeのスパッタ率は、Znが大きいが、今回、酸化物半導体膜上に成膜する各種膜(保護膜、絶縁膜、電極等)の成膜条件下においては、これらの元素についてはほぼ同様と考えてよく、酸素欠損による影響を考慮すればよい。ここで、「スパッタ率」とは、入射イオンの数とそれによってスパッタされた原子数との比で定義されるものであり、その単位は(atoms/ion)である。例えば、「真空ハンドブック」((株)アルバック編、オーム社発行)の表8.1.7には、Arイオン300eVの条件におけるスパッタ率が記載されている。   In an oxide semiconductor containing In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd and Ge, the easiness of sputtering of the constituent elements (sputtering rate) is Oxygen is much higher (agrees that the sputter threshold is much lower). Therefore, in the above oxide semiconductor film, when the film to be formed thereon is sputtered, an element that escapes from the surface of the film and has a defect has a remarkably large proportion of oxygen, and the oxygen defect greatly affects the carrier density. It will be a factor. The sputtering rate of Ga, Zn, Mg, Al, Sn, Sb, Cd, and Ge is large in Zn, but various films (protective films, insulating films, electrodes, etc.) formed on the oxide semiconductor film this time are used. Under the film forming conditions, these elements may be considered to be almost the same, and the influence of oxygen vacancies may be considered. Here, the “sputter rate” is defined by the ratio between the number of incident ions and the number of atoms sputtered thereby, and its unit is (atoms / ion). For example, Table 8.1.7 of “Vacuum Handbook” (published by ULVAC, Inc., issued by Ohm) describes the sputtering rate under the condition of Ar ion of 300 eV.

本発明の成膜方法は、基板B上に成膜されたIGZO等の酸化物半導体膜1上に、プラズマを用いるスパッタ法により、薄膜2を形成する際に、成膜時のプラズマ中のプラズマ電位Vs(V)と基板電位Vsub(V)との電位差|Vs−Vsub|を、20(V)以下となるように制御して成膜している。かかる構成によれば、酸化物半導体膜1のプラズマダメージによる酸素欠損を、膜面内において均一性高く抑制することができる。従って、本発明によれば、下地となるIGZO等の酸化物半導体膜1のキャリア密度を膜面内において均一性高く維持して薄膜2を成膜することができる。   In the film forming method of the present invention, when the thin film 2 is formed on the oxide semiconductor film 1 such as IGZO formed on the substrate B by the sputtering method using plasma, the plasma in the plasma during the film forming is formed. The film is formed by controlling the potential difference | Vs−Vsub | between the potential Vs (V) and the substrate potential Vsub (V) to be 20 (V) or less. According to such a configuration, oxygen vacancies due to plasma damage of the oxide semiconductor film 1 can be suppressed with high uniformity in the film plane. Therefore, according to the present invention, the thin film 2 can be formed while maintaining the carrier density of the underlying oxide semiconductor film 1 such as IGZO with high uniformity in the film plane.

また、プラズマ電位Vsが正であり、基板Bに正電圧をバイアス印加して電位差|Vs−Vsub|を制御する構成では、成膜速度を大きく低下させることなく電位差を制御することができ、好ましい。   Further, the configuration in which the plasma potential Vs is positive and the potential difference | Vs−Vsub | is controlled by applying a positive voltage to the substrate B is preferable because the potential difference can be controlled without greatly reducing the film formation rate. .

「半導体装置(薄膜素子)」
図3Aから図3Dを参照して、上記実施形態の酸化物半導体膜1及び薄膜2を用いた半導体装置(薄膜素子)3及びその製造方法について説明する。本実施形態では、ボトムゲート型を例として説明する。図3Aから図3Dは、薄膜トランジスタ(TFT)の製造工程図(基板の厚み方向の断面図)である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。
"Semiconductor devices (thin film elements)"
With reference to FIGS. 3A to 3D, a semiconductor device (thin film element) 3 using the oxide semiconductor film 1 and the thin film 2 of the above embodiment and a method for manufacturing the same will be described. In the present embodiment, a bottom gate type will be described as an example. 3A to 3D are manufacturing process diagrams (cross-sectional views in the thickness direction of the substrate) of the thin film transistor (TFT). In order to facilitate visual recognition, the scale of the constituent elements is appropriately changed from the actual one.

本実施形態の半導体装置(薄膜トランジスタ:TFT)3は、基板B上に、上記実施形態の酸化物半導体膜1を用いて得られた活性層32と、上記実施形態の成膜方法により成膜された保護膜(絶縁膜)2と、電極とを備えたものである。   The semiconductor device (thin film transistor: TFT) 3 of this embodiment is formed on the substrate B by the active layer 32 obtained by using the oxide semiconductor film 1 of the above embodiment and the film forming method of the above embodiment. A protective film (insulating film) 2 and an electrode.

まず、図3Aに示すように、基板Bを用意し、nSi等からなるゲート電極30及びゲート絶縁膜31を形成する。ゲート絶縁膜31としては、先述の絶縁体材料等があげられる。基板Bは、上記実施形態で説明したのと同様の基板が使用できる。 First, as shown in FIG. 3A, a substrate B is prepared, and a gate electrode 30 and a gate insulating film 31 made of n + Si or the like are formed. Examples of the gate insulating film 31 include the insulator material described above. As the substrate B, the same substrate as described in the above embodiment can be used.

次いで、図3Bに示すように、Inと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体膜1(活性層32)を形成する。成膜方法については、上記成膜方法の実施形態において記載したとおりである。   Next, as shown in FIG. 3B, an oxide semiconductor film 1 (active layer 32) containing In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd, and Ge. ). The film forming method is as described in the embodiment of the film forming method.

さらに、図3Cに示すように、活性層32上にソース電極33及びドレイン電極34を形成する。ソース電極33及びドレイン電極34は、スパッタ法、蒸着法等の気相成膜とフォトリソグラフィ法によるパターニングを組み合わせた製造方法やインクジェット法等により形成することができる。   Further, as shown in FIG. 3C, the source electrode 33 and the drain electrode 34 are formed on the active layer 32. The source electrode 33 and the drain electrode 34 can be formed by a manufacturing method in which gas phase film formation such as sputtering or vapor deposition and patterning by photolithography are combined, an inkjet method, or the like.

最後に、図3Dに示すように、活性層32、ソース電極33及びドレイン電極34上に上記実施形態の成膜方法により、保護膜(絶縁膜)2を形成する。
以上の工程により、本実施形態の半導体装置(TFT)3が製造される。
Finally, as shown in FIG. 3D, the protective film (insulating film) 2 is formed on the active layer 32, the source electrode 33, and the drain electrode 34 by the film forming method of the above embodiment.
Through the above steps, the semiconductor device (TFT) 3 of the present embodiment is manufactured.

本実施形態の半導体装置(TFT)3は、酸化物半導体膜1を用いて得られた活性層32上に、上記本発明の成膜方法により成膜された保護膜2を備えたものであるので、上記本発明の成膜方法と同様の効果を奏する。本実施形態の半導体装置3は、信頼性の高いキャリア密度の安定した酸化物半導体膜1を備えているので、ON−OFF特性が良好かつ安定性の高いものとなる。   The semiconductor device (TFT) 3 of this embodiment includes a protective film 2 formed by the film forming method of the present invention on an active layer 32 obtained using the oxide semiconductor film 1. Therefore, the same effect as the film forming method of the present invention is achieved. Since the semiconductor device 3 according to the present embodiment includes the oxide semiconductor film 1 with high reliability and stable carrier density, the ON-OFF characteristic is good and the stability is high.

また、本実施形態において半導体装置の製造方法では、全工程の成膜を300℃以下の成膜温度にて実施することができるため、耐熱性の低いフレキシブル基板等上にも良好な半導体特性を示す半導体装置3を得ることができる。従って、本発明の半導体装置の製造方法によれば、フレキシブルな大画面有機ELディスプレイ等の様々な電気製品に好適に用いることができる、高品質な半導体装置を提供可能である。   In this embodiment, in the method for manufacturing a semiconductor device, since film formation in all steps can be performed at a film formation temperature of 300 ° C. or less, good semiconductor characteristics can be obtained even on a flexible substrate having low heat resistance. The semiconductor device 3 shown can be obtained. Therefore, according to the method for manufacturing a semiconductor device of the present invention, it is possible to provide a high-quality semiconductor device that can be suitably used for various electric products such as a flexible large-screen organic EL display.

本実施形態のようなボトムゲート型の場合、ソース電極33及びドレイン電極34を生産性の高いスパッタ法により成膜する場合は、上記本発明のスパッタ法による成膜方法により成膜する構成とすることが好ましい。ソース電極33及びドレイン電極34をスパッタ法により成膜する際に受けるプラズマダメージは、オーミックコンタクトの観点からは良い方向に働くが、酸化物半導体膜のキャリア密度が高くなると、ソースードレイン間の抵抗が下がり、半導体装置のON−OFF特性が低下してしまう。従って、ソース電極33及びドレイン電極34を上記本発明の成膜方法により成膜することにより、ON−OFF特性のより良好な半導体装置を製造することができる。 In the case of the bottom gate type as in this embodiment, when the source electrode 33 and the drain electrode 34 are formed by a sputtering method with high productivity, the film is formed by the above-described sputtering method of the present invention. It is preferable. Plasma damage received when the source electrode 33 and the drain electrode 34 are formed by sputtering is good in terms of ohmic contact. However, when the carrier density of the oxide semiconductor film is increased, the resistance between the source and the drain is increased. As a result, the ON-OFF characteristics of the semiconductor device deteriorate. Therefore, by forming the source electrode 33 and the drain electrode 34 by the film forming method of the present invention, a semiconductor device with better ON-OFF characteristics can be manufactured.

「設計変更」
上記実施形態において、スパッタ成膜装置としてRFスパッタ成膜装置を用いたが、上記の成膜条件となるようにプラズマ空間電位を調整できればスパッタリング装置は特に制限されない。
"Design changes"
In the above embodiment, the RF sputtering film forming apparatus is used as the sputtering film forming apparatus, but the sputtering apparatus is not particularly limited as long as the plasma space potential can be adjusted so as to satisfy the above film forming conditions.

なお、本実施例は、プラズマ電位Vsが基板電位Vsubより高い場合の例であるが、基板電位Vsubがプラズマ電位Vsより高い場合も、電位差|Vs−Vsub|が上述の値以下になるよう制御すれば、同様の効果を得ることができる。   Although this embodiment is an example in which the plasma potential Vs is higher than the substrate potential Vsub, the potential difference | Vs−Vsub | is controlled to be equal to or less than the above value even when the substrate potential Vsub is higher than the plasma potential Vs. If it does, the same effect can be acquired.

また、酸化物半導体膜1を備えた半導体装置について説明したが、半導体装置以外の、センサやアクチュエータなどの半導体デバイスにも適用可能である。   Further, the semiconductor device including the oxide semiconductor film 1 has been described, but the present invention can also be applied to a semiconductor device such as a sensor or an actuator other than the semiconductor device.

本発明に係る実施例及び比較例について説明する。
(実施例1)
約1cmの正方形の市販の合成石英基板(1mm厚,入江株式会社製T−4040合成石英基板)上に、IGZO半導体膜、電極、及び、上記本発明の成膜方法により成膜された絶縁膜(保護膜)を備えた薄膜素子サンプルを下記のようにして複数用意した。図4Aは、薄膜素子サンプルの上面図、図4Bは図4AのA−A’断面図である。図4Aにおいて、基板の縦辺および横辺のサイズはW1=10(mm)、IGZO膜の縦辺および横辺のサイズはW2=8(mm)、電極間の距離はW3=6(mm)である。
Examples and comparative examples according to the present invention will be described.
Example 1
Insulation formed on an about 1 cm 2 square commercially available synthetic quartz substrate (1 mm thick, T-4040 synthetic quartz substrate manufactured by Irie Co., Ltd.) by the IGZO semiconductor film, the electrode, and the film forming method of the present invention. A plurality of thin film element samples provided with a film (protective film) were prepared as follows. 4A is a top view of the thin film element sample, and FIG. 4B is a cross-sectional view taken along line AA ′ of FIG. 4A. In FIG. 4A, the size of the vertical and horizontal sides of the substrate is W1 = 10 (mm), the size of the vertical and horizontal sides of the IGZO film is W2 = 8 (mm), and the distance between the electrodes is W3 = 6 (mm). It is.

まず、パスカル社製マルチスパッタ装置を用いて、基板上に膜厚50nmのIGZO膜を成膜した。成膜条件は、基板温度Ts=常温、到達真空度6.0X10−6Pa、Ar/O混合雰囲気(O体積分率0.8%)、成膜圧力0.8Pa、ターゲットInGaZnO及びZnO(共に、4Nターゲット)、基板―ターゲット間距離150mm、ターゲット投入電力DC50W(IGZO)、DC10W(ZnO)、成膜時間30分であった。 First, an IGZO film having a film thickness of 50 nm was formed on a substrate using a multi-sputter apparatus manufactured by Pascal. The film forming conditions are as follows: substrate temperature Ts = normal temperature, ultimate vacuum 6.0 × 10 −6 Pa, Ar / O 2 mixed atmosphere (O 2 volume fraction 0.8%), film forming pressure 0.8 Pa, target InGaZnO 4 and ZnO (both 4N target), substrate-target distance 150 mm, target input power DC50W (IGZO), DC10W (ZnO), and film formation time 30 minutes.

次いで、上記IGZO膜上の4つの角領域に、Ti/Au電極(厚み50nm/200nm)を真空蒸着法により成膜した。   Next, Ti / Au electrodes (thickness 50 nm / 200 nm) were formed on the four corner regions on the IGZO film by vacuum deposition.

成膜されたIGZO膜のキャリア密度を、東陽テクニカ製ACホール測定システム(RESITEST8300)を用いて測定したところ、キャリア密度は約2X1014(個/cm)であった。 When the carrier density of the formed IGZO film was measured using an AC Hall measuring system (RESITEST 8300) manufactured by Toyo Technica, the carrier density was about 2 × 10 14 (pieces / cm 3 ).

複数の各薄膜素子サンプルに対し、IGZO成膜時と同じスパッタ装置を用いて、それぞれ異なる電位差|Vs―Vsub|となるように基板に接地電位(0V)〜26Vの範囲でバイアス印加して、絶縁膜であるGaを、電極表面が一部露出するようにメタルマスクを使用して成膜した。なお、日本高周波製トリプルプローブモニタ(TPM−2000)を用いて、図1Aに示す基板位置近傍Cのプラズマ電位を測定したところ、プラズマ電位Vsは26(V)であった。 For each of the plurality of thin film element samples, a bias is applied to the substrate in the range of ground potential (0 V) to 26 V so as to have different potential differences | Vs−Vsub | An insulating film, Ga 2 O 3, was formed using a metal mask so that the electrode surface was partially exposed. When the plasma potential in the vicinity of the substrate position C shown in FIG. 1A was measured using a Japan High Frequency Triple Probe Monitor (TPM-2000), the plasma potential Vs was 26 (V).

成膜条件は、基板温度Ts=常温、到達真空度7.0X10−6Pa、Ar雰囲気、成膜圧力0.4Pa、ターゲットGa(4Nターゲット)、基板―ターゲット間距離150mm、ターゲット投入電力RF50W、成膜時間30分であった。 The film formation conditions are: substrate temperature Ts = normal temperature, ultimate vacuum 7.0 × 10 −6 Pa, Ar atmosphere, film formation pressure 0.4 Pa, target Ga 2 O 3 (4N target), substrate-target distance 150 mm, target input The power was RF50W and the film formation time was 30 minutes.

絶縁膜成膜後の薄膜素子のキャリア密度を、上記と同様にして測定した結果を表1及び図5に示す。表1及び図5には、基板電位を接地電位(0V)とした場合(|Vs―Vsub|≒26V)には、キャリア密度が約1X1017(個/cm)に増大していること、そして、基板へのバイアス印加により、|Vs―Vsub|を20V以下とすれば、キャリア密度の増大を1桁以内に抑制できること、更に、16V以下とすることにより、良好な半導体特性を有する範囲内のキャリア密度(1×1014〜1×1015(個/cm)に維持できることが示されている。 Table 1 and FIG. 5 show the results of measuring the carrier density of the thin film element after forming the insulating film in the same manner as described above. Table 1 and FIG. 5 show that when the substrate potential is the ground potential (0 V) (| Vs−Vsub | ≈26 V), the carrier density increases to about 1 × 10 17 (pieces / cm 3 ). Then, if | Vs−Vsub | is set to 20 V or less by applying a bias to the substrate, the increase in carrier density can be suppressed within one digit, and further, within 16 V or less, good semiconductor characteristics can be obtained. It is shown that it can be maintained at a carrier density of 1 × 10 14 to 1 × 10 15 (pieces / cm 3 ).

以上により、成膜時のプラズマ中のプラズマ電位Vs(V)と基板電位Vsub(V)との電位差|Vs−Vsub|を20(V)以下、好ましくは16V以下に制御することで、プラズマイオンによる酸化物半導体膜への衝突による酸素欠損を抑え、酸化物半導体膜中のキャリア密度の増大を抑制して、酸化物半導体膜上に薄膜を成膜することが可能であることが実証された。

Figure 2011142174
Thus, the plasma ion is controlled by controlling the potential difference | Vs−Vsub | between the plasma potential Vs (V) and the substrate potential Vsub (V) in the plasma during film formation to 20 (V) or less, preferably 16 V or less. It has been demonstrated that it is possible to form a thin film on an oxide semiconductor film by suppressing oxygen vacancies due to collisions with the oxide semiconductor film due to, and suppressing an increase in carrier density in the oxide semiconductor film. .
Figure 2011142174

(実施例2)
基板へのバイアス印加以外の方法で|Vs―Vsub|を20V以下に制御可能な成膜条件について検討を行った。成膜条件として、成膜圧力(デポ圧)及びターゲット投入電力を選定し、基板電位を接地電位として、これらの成膜条件を変化させた時の図1Aに示す基板位置近傍Cのプラズマ電位の変化の様子を、実施例1と同様に日本高周波製トリプルプローブモニタ(TPM−2000)を用いて調べた。変化させた成膜条件以外の成膜条件は実施例1と同様とした。
(Example 2)
The film forming conditions under which | Vs−Vsub | could be controlled to 20 V or less by a method other than bias application to the substrate were examined. As the film formation conditions, the film formation pressure (depot pressure) and the target input power are selected, the substrate potential is set to the ground potential, and the plasma potential near the substrate position C shown in FIG. 1A when these film formation conditions are changed is shown. The state of the change was examined using a triple probe monitor (TPM-2000) manufactured by Nippon High Frequency in the same manner as in Example 1. The film forming conditions other than the changed film forming conditions were the same as those in Example 1.

図6及び図7に得られた結果を示す。図6は、ターゲット投入電力と基板電位の関係を示した図であり、図7は、成膜圧力と基板電位の関係を示した図である。   The results obtained are shown in FIGS. FIG. 6 is a diagram showing the relationship between the target input power and the substrate potential, and FIG. 7 is a diagram showing the relationship between the deposition pressure and the substrate potential.

図6に示されるように、ターゲット投入電力を25W〜100Wの間で変化させると、プラズマ電位Vs22V〜30Vに、つまり、電位差|Vs−Vsub|を22V〜30Vに制御できることが確認された。   As shown in FIG. 6, it was confirmed that the plasma potential Vs22V to 30V, that is, the potential difference | Vs−Vsub | could be controlled to 22V to 30V when the target input power was changed between 25W and 100W.

また、図7に示されるように、成膜圧力を、0.4Pa〜20Paまで変化させると、プラズマ電位Vs18V〜26Vに、つまり、電位差|Vs−Vsub|を18V〜26Vに制御できることが確認された。   Further, as shown in FIG. 7, it is confirmed that the plasma potential Vs18V to 26V, that is, the potential difference | Vs−Vsub | can be controlled to 18V to 26V when the film forming pressure is changed from 0.4 Pa to 20 Pa. It was.

本発明は、プラズマを用いるスパッタ法による任意の組成を有する成膜に適用することができる。本発明は、液晶ディスプレイや有機ELディスプレイに搭載される薄膜トランジスタや、X線センサ、アクチュエータの製造に好ましく適用することができる。   The present invention can be applied to film formation having an arbitrary composition by sputtering using plasma. The present invention can be preferably applied to the manufacture of thin film transistors, X-ray sensors, and actuators mounted on liquid crystal displays and organic EL displays.

1 酸化物半導体膜
2 薄膜(絶縁膜,保護膜)
3 半導体装置(薄膜素子,薄膜トランジスタ)
10 真空容器
11 基板ホルダ
12 プラズマ電極(ターゲットホルダ)
13 高周波電源
14 プラズマ発生手段
17 直流電流印加ユニット(電位調整手段)
18 ガス導入管
19 ガス排出管
21,22,30,33,34 電極
100 スパッタ成膜装置
B 成膜基板
G 成膜ガス
Ip プラスイオン
P プラズマ空間
T ターゲット
Tp スパッタ粒子
Vsub 基板電位
Vs プラズマ電位
1 Oxide semiconductor film 2 Thin film (insulating film, protective film)
3 Semiconductor devices (thin film elements, thin film transistors)
10 Vacuum vessel 11 Substrate holder 12 Plasma electrode (target holder)
13 High frequency power supply 14 Plasma generating means 17 DC current applying unit (potential adjusting means)
18 Gas introduction pipe 19 Gas exhaust pipe 21, 22, 30, 33, 34 Electrode 100 Sputter deposition apparatus B Deposition substrate G Deposition gas Ip Plus ion P Plasma space T Target Tp Sputtered particle Vsub Substrate potential Vs Plasma potential

Claims (10)

基板上に成膜された、Inと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体膜上に、前記基板とターゲットとを対向させて、プラズマを用いるスパッタ法により前記ターゲットの構成元素を含む薄膜を形成する成膜方法において、
該薄膜の成膜時のプラズマ中のプラズマ電位Vs(V)と、前記基板の基板電位Vsub(V)との電位差|Vs−Vsub|が下記式(1)を満足するように前記電位差を制御して前記薄膜を成膜することを特徴とする成膜方法。
0<|Vs−Vsub|(V)≦20 ・・・(1)
On the oxide semiconductor film formed on the substrate and containing In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd, and Ge, In a film forming method for forming a thin film containing a constituent element of the target by sputtering using a plasma facing the target,
The potential difference is controlled so that the potential difference | Vs−Vsub | between the plasma potential Vs (V) in the plasma during the deposition of the thin film and the substrate potential Vsub (V) of the substrate satisfies the following formula (1). And forming the thin film.
0 <| Vs−Vsub | (V) ≦ 20 (1)
下記式(2)を満足するように前記電位差を制御して前記薄膜を成膜することを特徴とする請求項1に記載の成膜方法。
0<|Vs−Vsub|(V)≦16 ・・・(2)
The film forming method according to claim 1, wherein the thin film is formed by controlling the potential difference so as to satisfy the following formula (2).
0 <| Vs−Vsub | (V) ≦ 16 (2)
前記プラズマ電位Vsが0Vより大きく50V以下であり、前記基板に正電圧をバイアス印加して前記電位差を制御することを特徴とする請求項1又は2に記載の成膜方法。   3. The film forming method according to claim 1, wherein the plasma potential Vs is greater than 0 V and equal to or less than 50 V, and a positive voltage is biased to the substrate to control the potential difference. 前記酸化物半導体膜が、下記一般式(P1)で表される1種または複数種の酸化物からなる(不可避不純物を含んでもよい。)ことを特徴とする請求項1〜3のいずれかに記載の成膜方法。
(In2−xGa)O・(ZnO)・・・(P1)
(式中0<x<2かつm>0)
The oxide semiconductor film is made of one or more kinds of oxides represented by the following general formula (P1) (may contain inevitable impurities). The film-forming method of description.
(In 2-x Ga x) O 3 · (ZnO) m ··· (P1)
(Where 0 <x <2 and m> 0)
前記成膜時の基板温度Tsが300℃以下であり、前記基板と前記ターゲットとの距離Dが40mm以上150mm以下であり、成膜圧力Pが0.1Pa以上5Pa以下であることを特徴とする請求項1〜4のいずれかに記載の成膜方法。   The substrate temperature Ts during the film formation is 300 ° C. or less, the distance D between the substrate and the target is 40 mm or more and 150 mm or less, and the film formation pressure P is 0.1 Pa or more and 5 Pa or less. The film-forming method in any one of Claims 1-4. 成膜圧力Pが0.1Pa以上1Pa以下であることを特徴とする請求項5に記載の成膜方法。   6. The film forming method according to claim 5, wherein the film forming pressure P is 0.1 Pa or more and 1 Pa or less. 前記薄膜が、絶縁体膜であることを特徴とする請求項1〜6のいずれかに記載の成膜方法。   The film forming method according to claim 1, wherein the thin film is an insulator film. 基板を用意し、該基板上にInと、Ga,Zn,Mg,Al,Sn,Sb,CdおよびGeからなる群より選ばれる少なくとも1種の元素とを含む酸化物半導体膜を成膜する工程と、
該酸化物半導体膜上に、請求項1〜7のいずれかに記載の成膜方法により絶縁膜を形成する工程と、
前記酸化物半導体膜に電圧を印加する、又は、該酸化物半導体膜から電流を取り出す電極を形成する工程とを有することを特徴とする薄膜素子の製造方法。
Step of preparing a substrate and forming an oxide semiconductor film containing In and at least one element selected from the group consisting of Ga, Zn, Mg, Al, Sn, Sb, Cd and Ge on the substrate When,
A step of forming an insulating film on the oxide semiconductor film by the film forming method according to claim 1;
And a step of applying a voltage to the oxide semiconductor film or forming an electrode for extracting a current from the oxide semiconductor film.
前記電極を、請求項1〜7のいずれかに記載の成膜方法を用いて形成することを特徴とする請求項8に記載の薄膜素子の製造方法。   The said electrode is formed using the film-forming method in any one of Claims 1-7, The manufacturing method of the thin film element of Claim 8 characterized by the above-mentioned. 前記薄膜素子が、半導体装置であることを特徴とする請求項9に記載の薄膜素子の製造方法。 The method of manufacturing a thin film element according to claim 9, wherein the thin film element is a semiconductor device.
JP2010001336A 2010-01-06 2010-01-06 Film forming method and semiconductor device Pending JP2011142174A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010001336A JP2011142174A (en) 2010-01-06 2010-01-06 Film forming method and semiconductor device
KR1020100136611A KR20110081042A (en) 2010-01-06 2010-12-28 Film deposition method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010001336A JP2011142174A (en) 2010-01-06 2010-01-06 Film forming method and semiconductor device

Publications (1)

Publication Number Publication Date
JP2011142174A true JP2011142174A (en) 2011-07-21

Family

ID=44457832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010001336A Pending JP2011142174A (en) 2010-01-06 2010-01-06 Film forming method and semiconductor device

Country Status (2)

Country Link
JP (1) JP2011142174A (en)
KR (1) KR20110081042A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002916A1 (en) * 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for manufacturing oxide film
WO2015059842A1 (en) * 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 Oxide semiconductor film manufacturing method
JP2017043843A (en) * 2015-08-28 2017-03-02 株式会社半導体エネルギー研究所 Film forming apparatus
WO2018225822A1 (en) * 2017-06-07 2018-12-13 日新電機株式会社 Method for producing thin film transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135380A (en) * 2007-05-30 2009-06-18 Canon Inc Thin film transistor manufacturing method and display device using oxide semiconductor
JP2009141341A (en) * 2007-11-15 2009-06-25 Fujifilm Corp Thin film field effect transistor and display device using the same
JP2009270135A (en) * 2008-05-01 2009-11-19 Fujifilm Corp Film deposition method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135380A (en) * 2007-05-30 2009-06-18 Canon Inc Thin film transistor manufacturing method and display device using oxide semiconductor
JP2009141341A (en) * 2007-11-15 2009-06-25 Fujifilm Corp Thin film field effect transistor and display device using the same
JP2009270135A (en) * 2008-05-01 2009-11-19 Fujifilm Corp Film deposition method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002916A1 (en) * 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for manufacturing oxide film
CN104797736A (en) * 2012-06-29 2015-07-22 株式会社半导体能源研究所 Method of using sputtering target and method of manufacturing oxide film
CN105132862A (en) * 2012-06-29 2015-12-09 株式会社半导体能源研究所 Method for using sputtering target and method for manufacturing oxide film
TWI617685B (en) * 2012-06-29 2018-03-11 半導體能源研究所股份有限公司 Method of using sputtering target and method of manufacturing oxide film
WO2015059842A1 (en) * 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 Oxide semiconductor film manufacturing method
JP2017043843A (en) * 2015-08-28 2017-03-02 株式会社半導体エネルギー研究所 Film forming apparatus
WO2018225822A1 (en) * 2017-06-07 2018-12-13 日新電機株式会社 Method for producing thin film transistor
JPWO2018225822A1 (en) * 2017-06-07 2020-05-21 日新電機株式会社 Method of manufacturing thin film transistor
US11417752B2 (en) 2017-06-07 2022-08-16 Nissin Electric Co., Ltd. Method for producing thin film transistor

Also Published As

Publication number Publication date
KR20110081042A (en) 2011-07-13

Similar Documents

Publication Publication Date Title
JP5718072B2 (en) Thin film transistor oxide for semiconductor layer and sputtering target, and thin film transistor
CN101312912B (en) Semiconductor thin film, method for manufacturing the same, and thin film transistor
JP5723262B2 (en) Thin film transistor and sputtering target
US11417752B2 (en) Method for producing thin film transistor
TWI453915B (en) Thin film transistor
CN103765596B (en) Thin film transistor
JP2012033854A (en) Oxide for semiconductor layer of thin film transistor, sputtering target, and thin film transistor
CN104685634A (en) Oxide semiconductor thin film and thin film transistor
WO2019181095A1 (en) Film formation method, method for manufacturing thin-film transistor, and thin-film transistor
US8361897B2 (en) Method for depositing a thin film electrode and thin film stack
JP2011142174A (en) Film forming method and semiconductor device
JP5560064B2 (en) IGZO amorphous oxide thin film manufacturing method and field effect transistor manufacturing method using the same
JP5645737B2 (en) Thin film transistor structure and display device
JP2015144176A (en) Thin-film transistor and manufacturing method thereof, and semiconductor device
CN103903988B (en) Oxide semiconductor manufacture method
Cho et al. High performance thin film transistor with HfSiO x dielectric fabricated at room temperature RF-magnetron sputtering
JP2021068866A (en) Oxide semiconductor device and manufacturing method thereof
Fukui et al. 18.4 L: Late‐News Paper: Full Color Flexible Top‐emission AMOLED Display on Polyethylene Naphthalate (PEN) Foil with Metal Oxide TFTs Backplane
JP6252903B2 (en) Thin film transistor and manufacturing method thereof
JP5702447B2 (en) Semiconductor thin film, manufacturing method thereof, and thin film transistor
TWI495738B (en) Manufacturing method of electronic device, thin film transistor, electro-optical device and sensor
JP6261125B2 (en) Oxide thin film transistor and method for manufacturing the same
US9219254B2 (en) Method of forming nanocrystals and method of manufacturing an organic light-emitting display apparatus including a thin film having nanocrystals
JP4992232B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND FILM-FORMING APPARATUS
US20240102152A1 (en) Method of depositing layers of a thin-film transistor on a substrate and sputter deposition apparatus

Legal Events

Date Code Title Description
RD15 Notification of revocation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7435

Effective date: 20110524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130430