[go: up one dir, main page]

JP2011035371A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP2011035371A
JP2011035371A JP2010079845A JP2010079845A JP2011035371A JP 2011035371 A JP2011035371 A JP 2011035371A JP 2010079845 A JP2010079845 A JP 2010079845A JP 2010079845 A JP2010079845 A JP 2010079845A JP 2011035371 A JP2011035371 A JP 2011035371A
Authority
JP
Japan
Prior art keywords
diffusion layer
chamber
semiconductor substrate
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010079845A
Other languages
English (en)
Inventor
Tomonori Aoyama
知憲 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010079845A priority Critical patent/JP2011035371A/ja
Publication of JP2011035371A publication Critical patent/JP2011035371A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P34/42—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P30/204—
    • H10P30/208—
    • H10P30/21—
    • H10P30/222—
    • H10P30/225—
    • H10P95/90—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10P72/0402—

Landscapes

  • Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 極浅拡散層を形成することが可能な半導体装置の製造方法及び半導体製造装置
を提供することを目的とする。
【解決手段】
半導体基板１００表面をアモルファス化することにより半導体基板１００表面にアモル
ファス層１１１を形成するアモルファス層形成工程と、ドーパントを含むガス雰囲気中で
半導体基板１００にマイクロ波を照射することにより、アモルファス層１１１にドーパン
トを拡散させるとともにドーパントの活性化を行い、半導体基板１００に拡散層１１２を
形成する拡散層形成工程と、を具備する。
【選択図】 図１（ｃ）

Description

本発明は、半導体装置の製造方法及び半導体製造装置に係り、特に所望の極浅拡散層を
形成することが可能な半導体装置の製造方法及び半導体製造装置に関する。
次世代以降のＬＳＩでは、１０ｎｍよりも浅いエクステンション拡散層が求められてお
り、現在、このような極浅拡散層を形成するための新規不純物ドーピング技術や超短時間
アニール技術が開発されている。
通常、拡散層を形成するためには、半導体基板に不純物をドーピングした後、半導体基
板のアニールを行う。このような方法により極浅拡散層を形成するためのドーピング技術
としては、３次元構造を考慮するとプラズマドーピング等が、またアニール技術としては
、レーザーアニール、フラッシュランプアニール等の超短時間化アニールが注目されてい
る。
しかし、これらの技術では、不純物をドーピングする工程と、アニールする工程とを別
々の半導体製造装置で行うため、設備投資コストの上昇を招く。また、レーザーアニール
、フラッシュランプアニールでは、半導体基板表面を高温に加熱するため、半導体基板裏
面との間で温度差が生じ、熱応力により半導体基板が湾曲し、半導体基板に結晶転位等の
結晶欠陥が発生する等の問題が生じる可能性がある。
また、上記以外の拡散層の形成方法として、イオン注入等により半導体基板に不純物を
形成した後に、半導体基板にマイクロ波を照射し、半導体基板全体のアニールを行う方法
が開示されている（例えば、特許文献１参照。）。この拡散層の形成方法によれば、極浅
拡散層が形成できることが示されている。
しかし、この形成方法により厚さ１０ｎｍ以下の極浅拡散層を形成する場合、イオン注
入の加速電圧を十分下げる必要があるが、加速電圧が低いと不純物の分布に深さ方向のバ
ラツキが生じ、所望の極浅拡散層が形成できない可能性がある。さらに、前述のレーザー
アニール等と同様に、不純物をドーピングするための半導体装置と、半導体基板をアニー
ルするための半導体装置が別々に必要となり、設備コストの上昇を招く。
特開平１０−１８９４７３
本発明は、所望の極浅拡散層を形成することが可能な半導体装置の製造方法及び半導体
製造装置を提供することを目的とする。
本発明の一態様の半導体装置の製造方法は、半導体基板表面をアモルファス化すること
により前記半導体基板表面にアモルファス層を形成するアモルファス層形成工程と、
ドーパントを含むガス雰囲気中で前記半導体基板にマイクロ波を照射することにより、
前記アモルファス層にドーパントを拡散させるとともに前記ドーパントの活性化を行い、
前記半導体基板に拡散層を形成する拡散層形成工程と、を具備することを特徴とする。
本発明の一態様の半導体製造装置は、内部に半導体基板を載置するチャンバーと、前記
チャンバーに接続され、前記チャンバー内にマイクロ波を導入するための、１つ以上のマ
イクロ波導波管と、前記チャンバーに接続され、前記チャンバー内に不純物ガスを導入す
るための不純物ガス導入管と、を備えることを特徴とする・
本発明は、極浅拡散層を形成することが可能な半導体装置の製造方法及び半導体製造装
置を提供することができる。
本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１に係る半導体装置の製造方法において、半導体基板温度の変化を模式的に示した図である。 本発明に係る半導体装置の製造方法を用いて、３次元構造の側壁に不純物をドーピングする場合について説明するための模式図である。 本発明の実施例２に係る半導体装置の製造方法の一部を模式的に示す断面図である。 本発明の実施例１または実施例２に係る半導体装置の製造方法に用いられる半導体製造装置の模式図である。
以下、本発明の実施形態について図面を参照しながら説明する。
本発明の実施例１に係る半導体装置の製造方法について、図１を参照して説明する。図
１は、本発明の実施例１に係る半導体装置の製造方法の一部を模式的に示す断面図である
。
以下、本発明の実施例１に半導体装置の製造方法を用いて、ＣＭＯＳ（Ｃｏｍｐｌｅｍ
ｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの
エクステンション拡散層を形成する方法について説明する。
まず、図１（ａ）に示すように、既知の方法により、シリコン基板１００の主表面に、
ＰＭＯＳＦＥＴの形成領域（以下、単に「ＰＭＯＳ領域」と称す）とＮＭＯＳＦＥＴの形
成領域（以下、単に「ＮＭＯＳ領域」と称す）とを区画するＳＴＩ（Ｓｈａｌｌｏｗ Ｔ
ｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域１０１を形成する。次いで、既知
の方法により、ＰＭＯＳ領域にＮウェル拡散層１２０を形成し、ＮＭＯＳ領域にＰウェル
拡散層１１０を形成する。次いで、既知の方法により、ＰＭＯＳ領域及びＮＭＯＳ領域に
、それぞれ、ＳｉＯＮからなる界面層１３１、ＨｆＳｉＯＮからなる高誘電率ゲート絶縁
膜１３２、ＴｉＮ膜１３３、不純物がドープされた多結晶シリコン膜１３４からなるゲー
ト電極１３５、オフセットスペーサ１３６を形成する。
次に、図１（ｂ）に示すように、半導体基板１００のＮＭＯＳ領域及びＰＭＯＳ領域上
に、ＳｉＯ２膜１４０を堆積した後、既知の方法により形成したＮＭＯＳ領域に開口部を
有するレジスト１４１をマスクとして、ＮＭＯＳ領域のＳｉＯ２膜１４０をエッチング除
去する。次いで、ＳｉＯ２膜１４０から露出したＮＭＯＳ領域のシリコン基板１００にＧ
ｅをイオン注入することにより、ＮＭＯＳ領域のシリコン基板１００上部をアモルファス
化する。これにより、ＮＭＯＳ領域のシリコン基板１００上部にアモルファス化された層
（以下、単に「アモルファス層」と称す）１１１が形成される。アモルファス層１１１の
形成方法としては、上記のGeによるイオン注入による方法以外に、アルゴン（Ａｒ）やク
リプトン（Ｋｒ）等他の元素のイオンを注入しても良い。
半導体基板１００上部をアモルファス化することにより、アモルファス層１１１のシリ
コン原子が動きやすくなる。これにより、後述するエクステンション拡散層を形成する工
程において、アモルファス層１１１に効率的にドーパントを拡散及び活性化させることが
可能となる。
また、アモルファス層１１１の深さは、後述するエクステンション拡散層の所望の深さ
より深く形成されることが望ましい。つまり、例えば、所望のエクステンション拡散層の
深さが１０ｎｍである場合には、アモルファス層１１１の深さは１０ｎｍより深く形成す
ることが望ましい。アモルファス層１１１の深さを、エクステンション拡散層の深さより
浅くすると、アモルファス層よりも深い領域でのドーパントが活性化されにくくなるが、
アモルファス層を所望のエクステンション拡散層よりも深く形成することにより、所望の
エクステンション拡散層の深さまで、ドーパントが活性化され、所望の深さまでエクステ
ンション拡散層を効率的に形成することができる。なお、ここで、「深さ」とは、半導体
基板１００表面から基板表面に垂直方向への距離を指す。
次に、図１（ｃ）に示すように、レジスト１４１を除去した後、不純物ガス（例えば、
アルシン（ＡｓＨ３）、又はホスフィン（ＰＨ３）等）雰囲気中で半導体基板１００にマ
イクロ波を照射する。これにより、ＮＭＯＳ領域のシリコン基板１００の表面に、不純物
ガスに含まれるドーパントが拡散、及び活性化され、拡散層（エクステンション拡散層）
１１２が形成される。拡散層１１２の形成工程は、半導体基板１００が載置されたチャン
バー（図示せず）内に不純物ガスを導入するとともに、チャンバー内にマイクロ波を導入
することにより行う。上記のマイクロ波を用いた拡散層の形成方法では、マイクロ波照射
によりシリコン原子が振動あるいは回転しているシリコン基板１００にドーパントを含む
不純物ガスが接触し、半導体基板１００に形成されたアモルファス層１１１にドーパント
が拡散するとともに、ドーパントが活性化される。
マイクロ波照射によりシリコン基板中で誘起されるシリコン原子の振動あるいは回転で
は、シリコン基板表面温度を２００℃〜６００℃の低温に保つことが可能である。このた
め、温度勾配による不純物の急速な拡散を抑制しながら、ブラウン運動による不純物の穏
やかな拡散が起こり、かつ、シリコン原子の振動あるいは回転により不純物が活性化され
るため、極浅拡散層を形成することができる。なお、本実施形態における「不純物ガス」
とは、拡散層に導入するドーパントを含むガスを指す。
また、シリコン基板に照射するマイクロ波の周波数は、ＩＳＭ（工業・科学・医療用
／ Industrial，Scientific and Medical Use ）バンドとして指定されている２．４５Ｇ
Ｈｚ、５．８０ＧＨｚ、２４．１２５ＧＨｚが望ましい。それは、マイクロ波を発生させ
るマグネトロン等が安価に入手できるためである。なお、通常、使用するマイクロ波は、
一定の周波数幅があり、上記の２．４５ＧＨｚ、５．８０ＧＨｚ、２４．１２５ＧＨｚは
、使用するマイクロ波の周波数幅に含まれる周波数である。
さらに、チャンバー内にマイクロ波と不純物ガスを導入するタイミングについて、図２
を参照して説明する。図２は、マイクロ波が照射されることによるシリコン基板温度の変
化を模式的に示した図である。図２に示すように、ｔ＝０［ｓｅｃ］において、チャンバ
ー内にマイクロ波導入を開始すると、ｔ＝ｔ１［ｓｅｃ］において、シリコン基板１００
のアモルファス層１１１が結晶化を開始する温度Ｔ＝Ｔ１［℃］に達する。アモルファス
層１１１が結晶化するとシリコン原子が動きにくくなり、拡散層の形成工程で、ドーパン
トのアモルファス層への拡散量が減少し、効率的に拡散層を形成できない。このため、ア
モルファス層が結晶化を開始する温度（図２において、Ｔ＝Ｔ１［℃］）となる前に、チ
ャンバー内への不純物ガスの導入を開始することが望ましい。
また、マイクロ波をチャンバー内に導入する際に、マイクロ波によりチャンバー内の不
純物ガスがプラズマ化されない条件とすることが望ましい。これは、不純物ガスがプラズ
マ化することにより、チャンバー壁や治具から不要な汚染物質が発生することを防止する
ためである。
次に、図１（ｄ）に示すように、ＳｉＯ２膜１４０をエッチング除去し、ＮＭＯＳ領域
及びＰＭＯＳ領域上に、ＳｉＯ２膜１４２を堆積した後、既知の方法により形成したＰＭ
ＯＳ領域に開口部を有するレジスト１４３をマスクとして、ＰＭＯＳ領域のＳｉＯ２膜１
４２をエッチング除去する。次いで、ＳｉＯ２膜１４２から露出したＰＭＯＳ領域のシリ
コン基板１００にＧｅをイオン注入することにより、ＰＭＯＳ領域のシリコン基板１００
上部をアモルファス化する。これにより、ＰＭＯＳ領域のシリコン基板１００上部にアモ
ルファス化された層（以下、単に「アモルファス層」と称す）１２１が形成される。アモ
ルファス化の方法、条件等は、前述の、ＮＭＯＳ領域にアモルファス層１１１を形成する
場合と同様であるので、説明を省略する。次いで、レジスト１４３をエッチング除去する
。
次に、図１（ｅ）に示すように、レジスト１４３を除去した後、不純物ガス（例えば、
三フッ化ホウ素（ＢＦ３）、又はジボラン（Ｂ２Ｈ６）等）雰囲気中で半導体基板１００
にマイクロ波を照射する。これにより、ＰＭＯＳ領域のシリコン基板１００の表面に、不
純物ガスに含まれるドーパントが拡散し、拡散層（エクステンション拡散層）１２２が形
成される。拡散層１２２の形成工程は、半導体基板１００が載置されたチャンバー（図示
せず）内に不純物ガスを導入するとともに、チャンバー内にマイクロ波を導入することに
より行う。マイクロ波を照射する条件、マイクロ波を用いることによる効果等は、前述の
、拡散層１１２を形成する場合と同様であるので、説明を省略する。
次に、図１（ｆ）に示すように、ＳｉＯ２膜１４２をエッチング除去した後、既知の方
法により、ＮＭＯＳ領域にサイドウォール１１３を形成した後、ＮＭＯＳ領域に開口部を
有するレジスト１４４をマスクとして、Ｎ型ソース／ドレイン拡散層１１４を形成する。
次いで、レジスト１４４をエッチング除去する。
次に、図１（ｇ）に示すように、既知の方法により、ＰＭＯＳ領域にサイドウォール１
２３を形成した後、ＰＭＯＳ領域に開口部を有するレジスト１４５をマスクとして、Ｐ型
ソース／ドレイン拡散層１２４を形成する。次いで、レジスト１４５をエッチング除去す
る。
次に、図１（ｈ）に示すように、シリコン基板１００が載置されたチャンバー内に、不
活性ガスを導入した後、チャンバー内にマイクロ波を導入する。これにより、シリコン基
板１００が、不活性ガス雰囲気中で、マイクロ波により２００〜６００℃でアニールされ
、Ｎ型ソース／ドレイン拡散層１１４及びＰ型ソース／ドレイン拡散層１２４が活性化さ
れる。なお、マイクロ波は、シリコン基板を貫通するため、Ｎ型ソース／ドレイン拡散層
１１４、Ｐ型ソース／ドレイン拡散層１２４のように、深い拡散層の活性化にも用いるこ
とが可能である。
次に、図１（ｉ）に示すように、既知の方法により、Ｎ型ソース／ドレイン拡散層１１
４の表面、Ｐ型ソース／ドレイン拡散層１２４の表面、及びゲート電極１３４上部表面に
、ニッケルシリサイド１３７を形成する。
以上のように、本実施例では、ＣＭＯＳトランジスタのエクステンション拡散層（拡散
層１１２、１２２）を形成する際に、不純物ガス雰囲気中でシリコン基板１００にマイク
ロ波を照射する。これにより、低温でドーパントの拡散、及び活性化が可能となり、極浅
拡散層を形成することできる。
なお、本実施例では、ＣＭＯＳトランジスタのエクステンション拡散層を形成する場合
について説明したが、本発明に係る半導体装置の製造方法は、この場合に限定されず、種
々の極浅拡散層を形成する場合に適用できる。
また、本実施例では、拡散層を形成する半導体基板として、シリコン基板を用いたが、
本発明により極浅拡散層を形成する半導体基板は、シリコン基板に限定されず、種々の半
導体基板に適用できる。
本発明の実施例２に係る半導体装置の製造方法について、図３を参照して説明する。図
３は、本発明の実施例２に係る半導体装置の製造方法を用いて、３次元構造の側壁に拡散
層を形成する場合について説明するための模式図である。
図３（ａ）に、従来の方法により３次元構造の側壁に拡散層を形成する場合を模式的に
示す。ここで、従来の方法とは、イオン注入により半導体基板に拡散層を形成した後に、
半導体基板をアニールすることにより拡散層を活性化させる方法を指す。図３（ｂ）には
、本実施例に係る方法により３次元構造の側壁に拡散を形成する場合を模式的に示す。な
お、本実施例の以下の説明では、半導体基板２００表面に平行な方向を水平方向、半導体
基板２００表面に直行する方向を垂直方向と称する。
図３（ａ）に示すように、従来の方法により３次元構造の半導体層２０１の側壁に拡散
層２０２を形成する場合には、略垂直方向（半導体層２０１の側壁に略平行方向）からイ
オン注入した後、アニールを行う。イオン注入の方法には、斜めイオン注入法があるが、
半導体層２０１の側壁表面に垂直方向からイオン注入することは困難である。このため、
図３（ａ）斜めイオン注入法等により形成された拡散層は、拡散層の深さ方向（水平方向
）に対して均一とならない可能性がある。
一方、図３（ｂ）に示すように、本実施例に係る方法により３次元構造の半導体層２０
１の側壁に拡散層２０２を形成する場合には、半導体層２０１にイオン注入等によりアモ
ルファス層を形成した後、不純物ガス雰囲気中で半導体層２０１にマイクロ波を照射する
。この方法では、半導体層２０１の側壁表面に略垂直方向からマイクロ波の照射が可能で
ある。このため、図３（ｂ）に示すように、マイクロ波によって略均一にシリコン原子が
振動しているシリコン基板に、不純物ガスが接触し、半導体層２０１に形成されたアモル
ファス層にドーパントが拡散するとともに、ドーパントが活性化されるため、略均一な拡
散層を形成することが可能である。なお、この方法によれば、アモルファス層が半導体層
２０１の側壁に深さ方向に略均一に形成されなくとも、アモルファス層を、形成する拡散
層２０１の深さより十分深く形成することにより、深さが略均一な拡散層を形成すること
が可能である。
次に、図４を参照して、本発明の実施例２に係る半導体装置の製造方法を、ＦｉｎＦＥ
Ｔにソース／ドレイン拡散層の形成に適用した場合について説明する。ＦｉｎＦＥＴのソ
ース／ドレイン拡散層を形成する以外の工程については、既存の方法と同様であり、説明
を省略する。また、ＦｉｎＦＥＴの各部構成についても、既存の構成と同様であり、説明
を省略する。
図４は、ＦｉｎＦＥＴの構造を示す斜視図である。ＦｉｎＦＥＴは、図４に示すように
、シリコン基板２１０上に埋め込み酸化膜２１１が形成された半導体基板２１３上に、ゲ
ート電極２１５と、ゲート電極側壁２１６、ソース／ドレイン領域２２０を有する。
図４に示すように、ＦｉｎＦＥＴの構造では、ソース／ドレイン領域２２０は、３次元
構造を有する。このため、ＦｉｎＦＥＴのソース／ドレイン領域２２０に不純物拡散層を
形成する際に、ソース／ドレイン領域２２０にイオン注入等によりアモルファス層を形成
した後、不純物ガス雰囲気中でソース／ドレイン領域２２０にマイクロ波を照射する。こ
れにより、ソース／ドレイン領域２２０の表面に不純物ガスをドーパントとする均一な拡
散層（ソース／ドレイン領域２２０）を形成することができる。
以上のように、本実施例では、３次元構造の半導体層に拡散層を形成する際に、不純物
ガス雰囲気中で半導体層にマイクロ波を照射する。これにより、前述のように、３次元構
造の半導体層の側壁に、側壁表面に垂直方向に均一な拡散層を形成することができる。
本発明の実施例３に係る半導体製造装置について、図５を参照して説明する。図５は、
本発明の実施例１または実施例２に係る半導体装置の製造方法に用いられる半導体製造装
置の模式図である。
本実施例に係る半導体製造装置は、内部にシリコン基板を載置するチャンバー３００と
、チャンバー３００に接続され、チャンバー内にマイクロ波を導入するためのマイクロ波
導波管３１０、３１１と、チャンバーに接続され、チャンバー内に不純物ガスを導入する
ための不純物ガス導入管３２０を備える。マイクロ波導波管３１０、３１１は、２つ備え
られる場合に限らず、１つ以上備えられていればよい。
チャンバー３００内には、ボート３０１が設けられている、シリコン基板は、ボート３
０１上に載置される。
マイクロ波導波管３１０、３１１は、マグネトロン発振器（図示せず）等のマイクロ波
出力源に接続され、マイクロ波出力源からのマイクロ波をチャンバー３００内に導入する
。マイクロ波出力源としては、マグネトロン発振器以外に、進行波管、クライストロン等
が想定できる。
不純物ガス導入管３２０、３２１は、チャンバー内に載置されたシリコン基板の拡散層
を形成するための不純物ガスをチャンバー３００内に導入する。不純物ガス導入管３２０
は、例えば、ＢＦ３、Ｂ２Ｈ６、ＡｓＨ３、ＰＨ３等のガスをチャンバー内に導入するた
めに用いられる。
さらに、チャンバー３００には、チャンバー内のガスを排気するための排気管３３０と
、チャンバー３００内に不活性ガスを導入するための不活性ガス導入管３４０と、が備え
られている。
このように、本実施例に係る半導体製造装置では、マイクロ波導波管３１０、３１１、
及び、不純物ガス導入管３２０を備えることにより、チャンバー３００内に不純物ガスを
導入するとともに、チャンバー内にマイクロ波を導入することが可能である。これにより
、実施例１、実施例２に示したように、チャンバー３００内に載置された半導体基板に、
所望の拡散層を形成することが可能となる。
１００ シリコン基板
１０１ 素子分離領域
１１０ Ｎウェル拡散層
１１１、１２１ アモルファス層
１１２、１２２ 拡散層
１１３、１２３ サイドウォール
１１４、１２４ ソース／ドレイン拡散層
１２０ Ｐウェル拡散層
１３１ 界面層
１３２ 高誘電率ゲート絶縁膜
１３３ ＴｉＮ膜
１３４ 多結晶シリコン膜
１３５ ゲート電極
１３６ オフセットスペーサ
１３７ ニッケルシリサイド
１４０、１４２ ＳｉＯ２膜
１４１、１４３、１４４、１４５ レジスト
２００ 半導体基板
２０１ 半導体層
２０２ 拡散層
２１０ シリコン基板
２１１ 埋め込み酸化膜
２１３ 半導体基板
２１５ ゲート電極
２１６ ゲート電極側壁
２２０ ソース／ドレイン領域
３００ チャンバー
３０１ ボート
３１０、３１１ マイクロ波導波管
３２０、３２１ 不純物ガス導入管
３３０ 排気管
３４０ 不活性ガス導入管

Claims (5)

  1. 半導体基板表面をアモルファス化することにより前記半導体基板表面にアモルファス層
    を形成するアモルファス層形成工程と、
    ドーパントを含むガス雰囲気中で前記半導体基板にマイクロ波を照射することにより、
    前記アモルファス層にドーパントを拡散させるとともに前記ドーパントの活性化を行い、
    前記半導体基板に拡散層を形成する拡散層形成工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記アモルファス層の深さは、前記拡散層の深さより深く形成されることを特徴とする
    請求項１記載の半導体装置の製造方法。
  3. 前記拡散層形成工程は、前記半導体基板が載置されたチャンバー内にドーパントを含む
    ガスを導入するとともに、前記チャンバー内にマイクロ波を導入することにより行い、
    前記チャンバー内へのマイクロ波が導入されることにより、前記チャンバー内に載置さ
    れた前記半導体基板の前記アモルファス層が結晶化を開始する温度となる前に、前記チャ
    ンバー内へのドーパントを含むガスの導入ことを特徴とする請求項１または２記載の半導
    体装置の製造方法。
  4. 前記不純物ガスが、三フッ化ホウ素、ジボラン、アルシン、ホスフィンのいずれかであ
    ることを特徴とする請求項１乃至４記載の半導体装置の製造方法。
  5. 内部に半導体基板を載置するチャンバーと、
    前記チャンバーに接続され、前記チャンバー内にマイクロ波を導入するための、１つ以
    上のマイクロ波導波管と、
    前記チャンバーに接続され、前記チャンバー内に不純物ガスを導入するための不純物ガ
    ス導入管と、
    を備えることを特徴とする半導体製造装置。
JP2010079845A 2009-07-07 2010-03-30 半導体装置の製造方法及び半導体製造装置 Pending JP2011035371A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010079845A JP2011035371A (ja) 2009-07-07 2010-03-30 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009161229 2009-07-07
JP2010079845A JP2011035371A (ja) 2009-07-07 2010-03-30 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2011035371A true JP2011035371A (ja) 2011-02-17

Family

ID=43427796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010079845A Pending JP2011035371A (ja) 2009-07-07 2010-03-30 半導体装置の製造方法及び半導体製造装置

Country Status (2)

Country Link
US (2) US8435872B2 (ja)
JP (1) JP2011035371A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073950A (ja) * 2011-09-26 2013-04-22 Toshiba Corp 半導体装置の製造方法
WO2013179804A1 (ja) 2012-05-31 2013-12-05 東京エレクトロン株式会社 半導体装置の製造方法およびアニール方法
US8658520B2 (en) 2011-07-19 2014-02-25 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033750A (ja) 2010-07-30 2012-02-16 Toshiba Corp 半導体装置及びその製造方法
JP2012182312A (ja) 2011-03-01 2012-09-20 Toshiba Corp 半導体装置の製造方法
JP5615207B2 (ja) 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
US9401274B2 (en) 2013-08-09 2016-07-26 Taiwan Semiconductor Manufacturing Company Limited Methods and systems for dopant activation using microwave radiation
DE102015106397B4 (de) * 2015-04-16 2019-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und Systeme zur Dotierstoffaktivierung mithilfe von Mikrowellenbestrahlung
JP6596285B2 (ja) 2015-09-24 2019-10-23 東芝メモリ株式会社 マイクロ波照射装置および基板処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2106709B (en) * 1981-09-17 1986-11-12 Itt Ind Ltd Semiconductor processing
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US6051483A (en) 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
US6887736B2 (en) * 2002-06-24 2005-05-03 Cermet, Inc. Method of forming a p-type group II-VI semiconductor crystal layer on a substrate
KR100610016B1 (ko) * 2004-11-18 2006-08-08 삼성전자주식회사 반도체 디바이스 제조를 위한 불순물 원자 활성화 장치 및그 방법
JP4983601B2 (ja) * 2005-07-13 2012-07-25 富士通株式会社 イオン注入のシミュレーション方法及び半導体装置の製造方法
WO2007059027A2 (en) * 2005-11-11 2007-05-24 Dsg Technologies Thermal processing system, components, and methods
US20080111185A1 (en) * 2006-11-13 2008-05-15 International Business Machines Corporation Asymmetric multi-gated transistor and method for forming

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658520B2 (en) 2011-07-19 2014-02-25 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2013073950A (ja) * 2011-09-26 2013-04-22 Toshiba Corp 半導体装置の製造方法
WO2013179804A1 (ja) 2012-05-31 2013-12-05 東京エレクトロン株式会社 半導体装置の製造方法およびアニール方法

Also Published As

Publication number Publication date
US20110008952A1 (en) 2011-01-13
US8435872B2 (en) 2013-05-07
US20130220224A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
JP2011035371A (ja) 半導体装置の製造方法及び半導体製造装置
US8785286B2 (en) Techniques for FinFET doping
CN101584038B (zh) 形成包括具有受应力的信道区的场效晶体管的半导体结构的方法
KR100511765B1 (ko) 소형 집적회로의 제조방법
JP4526819B2 (ja) キセノン（Ｘｅ）による事前非晶質化のためのインプランテーション
US8598025B2 (en) Doping of planar or three-dimensional structures at elevated temperatures
JP5537102B2 (ja) 半導体装置の製造方法
JP2007515066A (ja) 固相エピタキシャル再成長を用いて接合の漏損を低減させた半導体基板及び同半導体基板の生産方法
TW201725664A (zh) Dram元件用的非均勻閘氧化物厚度
US20110076842A1 (en) Method of fabricating semiconductor device
US7501332B2 (en) Doping method and manufacturing method for a semiconductor device
TW201530622A (zh) 處理半導體裝置的方法以及形成鰭式場效應電晶體的方法
US5972760A (en) Method of manufacturing a semiconductor device containing shallow LDD junctions
JP2013026345A (ja) 半導体装置の製造方法
JP2010021525A (ja) 半導体装置の製造方法
JP5659098B2 (ja) 半導体装置の製造方法
US20170345931A1 (en) Method of making a transistor having a source and a drain obtained by recrystallization of semiconductor
US7045433B1 (en) Tip architecture with SPE for buffer and deep source/drain regions
CN100474513C (zh) 一种制造半导体器件的方法及用该方法制造的半导体器件
CN102931087A (zh) 半导体器件及其制造方法
US20050124129A1 (en) Method of fabrication of silicon-gate MIS transistor
JP4363827B2 (ja) 不純物拡散方法、半導体装置、および半導体装置の製造方法
KR101013544B1 (ko) 반도체 소자의 제조방법
JPH06151348A (ja) 半導体装置の製造方法
JP4047322B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111205