[go: up one dir, main page]

JP2011029574A - Iii族窒化物系化合物半導体素子の製造方法 - Google Patents

Iii族窒化物系化合物半導体素子の製造方法 Download PDF

Info

Publication number
JP2011029574A
JP2011029574A JP2009211160A JP2009211160A JP2011029574A JP 2011029574 A JP2011029574 A JP 2011029574A JP 2009211160 A JP2009211160 A JP 2009211160A JP 2009211160 A JP2009211160 A JP 2009211160A JP 2011029574 A JP2011029574 A JP 2011029574A
Authority
JP
Japan
Prior art keywords
layer
type layer
electrode
forming
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009211160A
Other languages
English (en)
Inventor
Toshiya Kamimura
俊也 上村
Ryohei Inasawa
良平 稲澤
Koichi Goshonoo
浩一 五所野尾
Tomoharu Shiraki
友晴 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2009211160A priority Critical patent/JP2011029574A/ja
Priority to US12/662,067 priority patent/US8003418B2/en
Publication of JP2011029574A publication Critical patent/JP2011029574A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/816Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018Bonding of wafers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

【課題】n型層のN極性面に350℃以下のアニールでコンタクト電極を形成する。
【解決手段】レーザリフトオフにより形成されるIII族窒化物系化合物半導体素子100の、n型層11のN極性面を加工して微細な凹凸を形成した表面11sに、350℃以下のアニールで、バナジウム、クロム、タングステン、ニッケル、白金、ニオブ又は鉄のコンタクト電極130を形成する場合に、シリコンを含む化合物ガスのプラズマ処理により擬似的なシリコンヘビードープ層をN極性面であるn型層11の表面11sに施した上、フッ素イオンを含む薬液処理を行わないことで、オーミック接触が得られ、且つ低抵抗となった。
【選択図】図1

Description

本発明はIII族窒化物系化合物半導体素子の製造方法に関する。本発明は異種基板上にIII族窒化物系化合物半導体をエピタキシャル成長させて素子構造を形成したのち、この素子構造の最上層に、金属、はんだその他の導電層を介して導電性の支持基板を接着し、異種基板との界面近傍のIII族窒化物系化合物半導体の薄層をレーザ照射で分解して異種基板を取り除く、いわゆるレーザリフトオフ技術に関する。本発明は特にpn接合又は活性層を挟んで上下にp型層とn型層を有し、N(窒素)極性面となるn型層の表面に低接触抵抗の電極を形成するためのIII族窒化物系化合物半導体発光素子の製造方法に特に有効である。
非特許文献1として後述する、Kellyらに始まるレーザリフトオフ技術により、発光素子その他のIII族窒化物系化合物半導体素子を、エピタキシャル成長に用いた基板から導電性の支持基板に貼り替えることが可能となった。これにより、例えば発光ダイオードにおいては、支持基板裏面に電極を設けることができる。これによりGaAs系の発光素子同様に、基板裏面とエピタキシャル層最上面との2箇所に正負のいわゆる対向電極を有する発光素子とすることが可能となる。
正負の電極が発光層を挟んで対向することの利点は、支持基板の水平面積と同程度の発光面積を形成できること、及び、均一な発光を得ることができることによる、素子当たりの光取り出し効率の向上である。本発明の先行技術として、2つの公報を特許文献1及び2として示す。
特開2007−273492号公報 特開2008−028291号公報
Appl.Phys.Lett.,vol.69,1996,pp.1749−1751
レーザリフトオフ技術は、適切な波長のレーザ照射により、例えば窒化ガリウムGaN層の、例えば窒化アルミニウムから成るバッファを介してサファイア基板と対向している界面部分を薄膜状に分解して溶融金属ガリウム(Ga)と窒素(N2)ガスに分解する。例えば有機金属気相成長法(MOVPE)によりIII族窒化物系化合物半導体をエピタキシャル成長させる場合は、その成長面はいわゆるGa極性面であり、レーザリフトオフにより露出される上記GaN層の面は、N極性面である。即ち、レーザリフトオフにより露出されたGaN層にn電極を形成する場合、GaN層のN極性面にn電極を形成することとなる。
良く知られているように、III族窒化物系化合物半導体、特に窒化ガリウム(GaN)層に電極を形成する場合、Ga極性面ではオーミックコンタクトが得られやすいが、N極性面ではオーミックコンタクトを得ることが困難である。これは、Ga極性面では、窒素空孔が擬似的にドナーとして作用し、コンタクトメタルとの接触抵抗を下げているのに対し、N極性面では窒素空孔がほとんど無く、接触抵抗を下げる効果が期待できないと言う理由付けで説明されている。
更にレーザリフトオフにより、はんだ層等の低融点合金層を介して導電性基板をp電極側に接合したIII族窒化物系化合物半導体素子においては、n電極を形成する際に別の制約が生じる。
第1に、n電極を形成する際に既にはんだ層等の低融点合金層が支持基板との接合に用いられているので、例えば加熱処理が必要な電極形成の場合には400℃を超える加熱ができない。この点で、加熱処理によるいわゆるアニーリングを前提とした電極材料は用いることができない。
尚、はんだ層を形成したのちの350℃〜400℃の加熱処理の具体的な問題は、例えばスズ(Sn)含有はんだの場合に、スズ(Sn)がp−GaN層やシリコンから成る支持基板に拡散した場合に、元々形成されている金属層とそれらp−GaN層やシリコンから成る支持基板の間のコンタクト抵抗の上昇を招くことが挙げられる。この点で、レーザリフトオフにより製造されるIII族窒化物系化合物半導体素子のn電極の材料には、500〜550℃の加熱処理が必要なものは用いることができない。
第2に、全く加熱処理無しに、n−GaN層との低コンタクト抵抗を実現可能な金属、例えばタンタル(Ta)等は、製造されたIII族窒化物系化合物半導体素子を顧客等で再び加熱処理(例えば250〜300℃数分)した場合に、コンタクト抵抗が上昇するものがある。結局、このような電極材料も、レーザリフトオフにより製造されるIII族窒化物系化合物半導体素子のn電極としては、好ましくない。
本発明は上記の課題を解決するために成されたものであり、その目的は、レーザリフトオフにより製造されるIII族窒化物系化合物半導体素子のn電極の形成方法を提供することである。
請求項1に係る発明は、III族窒化物系化合物半導体発光素子の製造方法において、異種基板から成るエピタキシャル成長基板にn型層、発光層、並びにp型層を順に形成する積層工程と、p型層表面に導電層を形成して導電性の支持基板と接着する接着工程と、レーザ照射によりn型層の少なくとも一部を分解してエピタキシャル成長基板を除去する成長基板除去工程と、露出させたn型層に電極を形成する、前処理及び電極形成工程とを有し、
前処理及び電極形成工程は、導電性基板に高周波電力を印加し、シリコンを含む化合物をプラズマ化してn型層表面に照射し、シリコンの追加ドープを行うプラズマドープ工程と、n型層表面にバナジウム、クロム、タングステン、ニッケル、白金、ニオブ又は鉄から成るコンタクト電極を形成する電極形成工程と、100℃以上350℃以下で加熱処理してn型層とコンタクト電極とを合金化する合金化工程とを有することを特徴とするIII族窒化物系化合物半導体発光素子の製造方法である。
請求項2に係る発明は、請求項1に係る発明の一部を変更した発明である。即ち、異種基板から成るエピタキシャル成長基板に、アンドープ層をn型層より先に形成する点、成長基板除去工程においては、レーザ照射によりアンドープ層の少なくとも一部を分解してエピタキシャル成長基板を除去する点、前処理及び電極形成工程に先立って、アンドープ層を除去してn型層を露出させるアンドープ層除去工程を有する点の3点が異なる他は同様である。アンドープ層を除去する工程では、ウエットエッチングやドライエッチングを用いることが好ましいが、公知の任意の技術を用いて良い。
請求項3に係る発明は、プラズマドープ工程と電極形成工程との間に、フッ素を含む化合物の溶液での処理を行わないことを特徴とする。
請求項4に係る発明は、前処理工程に先立って、露出させたn型層の表面に、凹凸を形成する凹凸加工工程を有することを特徴とする。
本発明の特徴はSiを含む化合物ガスのプラズマ処理により、n型のIII族窒化物系化合物半導体層のN極性面に薄膜の擬似Siヘビードープ層を生成することである。これにより、500℃以上と言った高温のアニーリング無しでバナジウム、クロム、タングステン、ニッケル、白金、ニオブ又は鉄から成るコンタクト電極とのオーミックコンタクトが可能となる。また、低いコンタクト抵抗を実現でき、n電極として有用である。
表面の酸化膜の除去の目的で、例えばバッファード・フッ酸(BHF)処理をおこなうことは好ましくない。これは、フッ素イオンにより、擬似Siヘビードープ層からドープされたSiが失われてしまうからである。このため、フッ酸系特にBHF処理は好ましくない。
また、コンタクト電極をスパッタ法にて成膜する際には、成膜の初期においては低パワーで成膜することが好ましい。成膜初期から高いパワーで成膜してしまうと、プラズマ中の高エネルギー粒子による衝撃により、擬似ヘビードープ層が損傷を受けてしまうからである。このため、成膜初期においては、低パワー・低レートで成膜することが好ましい。
導電性の支持基板に高周波電力を印加すると、プラズマ中で生成したSi含有イオンを加速させてn型層表面に衝突させることができ、効果的に擬似的なSiヘビードープを実現することができる。
本発明に係る製造方法によって得られたIII族窒化物系化合物半導体素子(青色LED)の構成を示す断面図。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 本発明に係る製造方法の1工程を示す工程図(断面図)。 2つのドット状のn電極間の5つのVI特性を示すグラフ図。 実施例2における2つのドット状のn電極間のVI特性を示すグラフ図。 実施例3における2つのドット状のn電極間のVI特性を示すグラフ図。
本発明の実施においては、通常のプラズマ発生装置を用いることができる。この際、導電性の支持基板に負のバイアス電圧を印加すると効果的である。
シリコン含有ガスとしては、SiCl4、SiHCl3、SiH4等を挙げることができるが、入手可能な任意のケイ素化合物を用いてシリコンを含む化合物ガスのプラズマを生成して良い。
バナジウム、クロム、タングステン、ニッケル、白金、ニオブ又は鉄から成るコンタクト電極の形成方法は全く任意であり、例えばスパッタリングや真空蒸着を用いることができる。コンタクト電極の厚さは10nm以上5μm以下とすれば良い。金その他の厚膜電極を積層する場合はコンタクト電極の厚さはより好ましくは20nm以上1μm以下、更に好ましくは50nm以上500nm以下とすると良い。
本発明の擬似的なシリコンヘビードープにより、コンタクト電極のアニーリングは350℃以下の低温で実現可能となる。当該加熱処理は、例えばレーザリフトオフ前の、エピタキシャル成長基板に形成されたエピタキシャル層にはんだ層を介して導電性の支持基板と接合する際の、はんだ層の加熱温度程度以下とすると良い。
本発明の実施において、エピタキシャル成長基板と導電性の支持基板は、いずれも500μm厚程度の比較的厚膜の基板を用いることができるので、ハンドリングが容易となる。尚、最終的に個々の素子に分割する際に、例えばレーザを用いた切断を適用する場合は、支持基板は100μm乃至200μmまで薄肉化したのち、裏面に電極層を形成すると良い。
レーザリフトオフの際のレーザ照射領域(ショットエリア)の設計においては、最終的に得られるべき各チップの内部領域にレーザ照射領域(ショットエリア)の外周が存在しないようにすることが好ましい。レーザ照射領域(ショットエリア)の外周は、エピタキシャル成長基板に接する界面付近の、III族窒化物系化合物半導体層の分解が生ずる領域と生じない領域の境界であり、エピタキシャル成長基板とエピタキシャル層の接合が無くなる部分と、エピタキシャル成長基板とエピタキシャル層の接合がまだ残っている部分の境界が各チップを横切ると、当該チップ内部で少なからず応力破壊が発生するからである。
例えばチップの平面形状が正方形等であれば、レーザ照射領域(ショットエリア)を当該チップサイズとするか、レーザ照射領域(ショットエリア)を複数個のチップを合わせた方形領域に一致するサイズとなるように調整すると良い。いずれにせよ、レーザ照射領域(ショットエリア)の外周は、各チップの最終的な分離線上に存在するようにする。
以下の実施例1において形成される第1の溝は、各レーザ照射領域(ショットエリア)の外周と略一致する必要がある。即ち各レーザ照射領域(ショットエリア)外周であって、第1の溝が形成されていない部分は無いことが好ましい。
尚、各レーザ照射領域(ショットエリア)内部に当たる部分を、例えば横断するように第1の溝を設けても良く、設けなくても良い。これは各レーザ照射領域(ショットエリア)が複数個のチップをまとめてエピタキシャル成長基板との分離を行う場合に意味を持つ。
また、第1の溝はウエハ外部と連通すると良く、例えばエピタキシャル成長基板外周付近の、チップが形成されない領域においても、エピタキシャル成長基板外周に達するように形成すると良い。
第1の溝の側面は、最終的に除去されるようにすると良い。第1の溝の側面が最終的に除去されるのであれば、第1の溝を形成した際に側面となるエピタキシャル層のp型層とn型層とが、第1の溝を形成した際又はその後にショート状態となっても良い。ショートを生じたブリッジ部は最終的には除去されるので、各チップのpnショートは解消されるからである。この点で、第1の溝の形成工程において採用されうる技術は、極めて選択範囲が広い。例えば、ダイサーによるダイシング、マスクを用いたドライエッチング、レーザ照射による溶融及び分解、或いはサンドブラストによるエッチングを採用することができる。
以下の実施例1において形成される第2の溝は、各チップを形成するエピタキシャル層がチップごとに分離されるように形成する。第2の溝の形成工程においては、エピタキシャル層外周部の側面において、例えばp型層とn型層とがショートしてしまうことは好ましくない。このため、第2の溝の形成工程において採用されうる技術は、やや選択範囲が狭くなる。好ましい方法はドライエッチングである。
第2の溝を形成する際には、第1の溝を構成するエピタキシャル層を除去しても良く、第1の溝側面のエピタキシャル層を残したまま、第1の溝と各チップ外周部の間のエピタキシャル層を除去しても良い。第1の溝の側面のエピタキシャル層を第2の溝の形成工程で残した場合は、当該第1の溝側面のエピタキシャル層は支持基板を切断する工程で除去されるようにすると良い。
支持基板を切断する工程は、任意の切断方法を用いることができる。この場合、金属その他の導電層と導電性の支持基板の小片等が飛散及び付着する可能性がある。そこで、第2の溝を形成した後、絶縁性保護膜を形成して、支持基板を切断する工程でp型層とn型層とがショートしてしまうことを防ぐことが重要である。
切断方法として採用されうる技術は、極めて選択範囲が広い。ダイサー等によるハーフカットと機械的切断の組み合わせや、レーザ照射による分解も好ましい。
図1は、本発明の具体的な一実施例である製造方法により得られたIII族窒化物系化合物半導体素子(青色LED)1000の構成を示す断面図である。
図1のIII族窒化物系化合物半導体素子(青色LED)1000は、p型シリコン基板である導電性の支持基板200の表面に、支持基板200に近い方から、複数の金属の積層から成る導電層222、低融点合金層であるはんだ層(ソルダ層)50、複数の金属の積層から成る導電層122、pコンタクト電極121、主としてp型のIII族窒化物系化合物半導体層の単層又は複層であるp型層12、発光領域L、主としてn型のIII族窒化物系化合物半導体層の単層又は複層であるn型層11、nコンタクト電極130の積層構造を有する。
請求項の記載と本実施例の構成を対比した場合、請求項の「導電層」に対応するものは、導電層222、はんだ層(ソルダ層)50、導電層122及びpコンタクト電極121である。
尚、発光領域Lを挟んだp型層12とn型層11の外周側面は、絶縁性保護膜40で覆われている。また、p型層12とn型層11(以下、合わせてエピタキシャル層10と言うことがある)の水平断面積は、p型層12の支持基板側200側からn型層11のnコンタクト電極130側に向って徐々に減少する。このため、絶縁性保護膜40で覆われたエピタキシャル層の外周側面は、nコンタクト電極130を形成された上側から、支持基板側200側である下側に向って広がるような、傾き(順テーパ)を形成している。
尚、n型層11には、光取り出し効率を向上させるために、微細な凹凸を有する表面11sが形成されている。
また、支持基板200の裏面には、複数の金属の積層から成る導電層232、はんだ層(ソルダ層)235が形成されている。
本実施例においては、各層は次のように構成されている。
複数の金属の積層から成る導電層222は、支持基板200側から、チタン(Ti)、ニッケル(Ni)、金(Au)の順に積層されたものである。複数の金属の積層から成る導電層232は、支持基板200側から、白金(Pt)、チタン(Ti)、金(Au)の順に積層されたものである。
はんだ層(ソルダ層)50と235は、いずれも金とスズとの合金(Au−Sn)から成るはんだで形成されている。
pコンタクト電極121は、銀(Ag)合金で形成されている。
複数の金属の積層から成る導電層122は、p型層12及びpコンタクト電極121に近い側から、チタン(Ti)、窒化チタン(TiN)、チタン(Ti)、ニッケル(Ni)、金(Au)の順に積層されたものである。
尚、上記導電層222、232及び122において、ニッケル(Ni)層は、はんだ層(ソルダ層)50又は235中のスズ(Sn)の拡散を防ぐものであり、チタン(Ti)層は、導電層の接合面に対する密着性を向上させるものである。
nコンタクト電極130は、バナジウム(V)と金(Au)の積層構造から成る。
絶縁性保護膜40は窒化ケイ素(SiNx)から成る。
図1のIII族窒化物系化合物半導体素子(青色LED)1000は、次のようにして製造された。この際の工程図(断面図)を図2.A乃至図2.Pで示す。
厚さ500μmのサファイアから成るエピタキシャル成長基板100にn型層11及びp型層12を順にエピタキシャル成長させて、エピタキシャル層10とした(図2.A)。発光領域LはMQW構造で形成したが、図2.Aでは単に太破線で示した。
次に、レーザリフトオフ時の空気孔となる、第1の溝tr−1をダイサーにより形成した。第1の溝tr−1は、p型層12及びn型層11の合計膜厚約4μmと、エピタキシャル成長基板100の深さ10μm程度を除去することにより形成された。第1の溝tr−1の幅は約20μmとした(図2.B)。
次にスパッタ装置により、Ag合金層を全面に形成し、レジストマスクを形成してAg合金層の不要部分を除去し、レジストマスクを除去し、その後、加熱によりアロイ化してpコンタクト電極121を形成した(図2.C)。
次に、スパッタ装置によりTi層、TiN層、Ti層、Ni層、Au層を順に全面に形成した。この5層を合わせて導電層122で示している。尚、化合物層であるTiN層はスパッタ装置で実施する必要があるが、それ以降のTi層、Ni層、Au層は蒸着で形成しても良い。
また、抵抗加熱蒸着装置により、はんだ層125として、AuSn層及びAu層を全面に形成した。Au層は、スズ(Sn)の酸化を防止するための薄膜である(図2.D)。
ここで、第1の溝tr−1を、導電層122及びはんだ層(ソルダ層)125が覆うことがあっても、第1の溝tr−1が空気孔としての外部との連通が確保される、又はレーザリフトオフの際のレーザ照射時に連通可能であれば良い。実際、第1の溝tr−1の底部には厚く導電層122及びはんだ層(ソルダ層)125が形成されうるが、第1の溝tr−1の側壁には形成されないか、形成されたとしても極めて薄い。即ち、第1の溝tr−1の側壁に有る、n型層11とエピタキシャル成長基板100との界面の端部は、導電層122及びはんだ層(ソルダ層)125で被覆されうるが、その被膜は薄い。すると、レーザリフトオフの際のレーザ照射によりn型層11とエピタキシャル成長基板100との界面に発生した窒素は、当該薄い被膜を容易に破壊するので、結局発生した窒素ガスは第1の溝tr−1に排出される。即ち、レーザリフトオフ時に発生する窒素ガスは、第1の溝tr−1の側壁に導電層122及びはんだ層(ソルダ層)125の被覆があったとしても容易にそれを貫き、第1の溝tr−1を介して外部に容易に排出される。
このように、本実施例においては、第1の溝tr−1は、その底面がエピタキシャル成長基板100、側面がエピタキシャル層10の側面を含むものとして形成される。しかし第1の溝tr−1の必要な機能は、それら底面としてのエピタキシャル成長基板100とエピタキシャル層10の側面が露出されていること自体ではない。第1の溝tr−1の必要な機能は、n型層11の、エピタキシャル成長基板100との界面11sfにおいて発生した窒素ガスが第1の溝tr−1の空洞を通って外部に排出可能であることである。この点で、以下の説明では、第1の溝tr−1は、底面と側面から成る形状としての意味合いではなく、空洞としての意味合いを有するものとする。ここにおいて、第1の溝tr−1を形成したのちに導電層122及びはんだ層125を形成する際、それらが元の第1の溝tr−1の側面を薄膜で覆ったとしても、支持基板200との接合後に外部に窒素ガスを排出する空洞としての第1の溝tr−1としての作用が阻害されなければ良い。またこの点で、図2.Bにおいて示した第1の溝tr−1の深さよりも、図2.D以下において示した導電層122及びはんだ層125の堆積後にできる第1の溝tr−1の深さのほうが大きいが、このように深さが増えていても、空洞としての意味合いが変わらないことから、同じ第1の溝tr−1として示すこととする。
次に、厚さ500μmのシリコンから成る支持基板200の上に、抵抗加熱蒸着装置によりTi層、Ni層及びAu層から成る導電層222と、AuSn層及びAu層から成るはんだ層225を全面に形成する。Au層は、スズ(Sn)の酸化を防止するための薄膜である。
こうして、上記エピタキシャル層10を有するエピタキシャル成長基板100と支持基板200を、はんだ層(ソルダ層)125及び225を向かい合わせて接合する。はんだ層(ソルダ層)125及び225は言わば低融点合金層である。加熱温度は320℃、圧力は196kPa(約2気圧、2kgf/cm2)とした(図2.E)。
この際、2つのAuSn層の間のAu薄膜2層は、AuSn層に吸収され、1つのAuSn層となる。以下、はんだ層(ソルダ層)125及び225が一体化したものをはんだ層(ソルダ層)50として示す(図2.F)。
次に、レーザリフトオフを行う。エピタキシャル層のn型層11の、サファイアから成るエピタキシャル成長基板100との界面11sf付近にレーザ照射して、薄膜状部分を分解する。この際、レーザ照射領域(ショットエリア)としては、500μmピッチに形成される正方形状のチップを16個含む、1辺2mmの正方形領域とした。こうして、図2.Fにおいて、n型層11の、サファイアから成るエピタキシャル成長基板100との界面11sf付近の薄膜状部分を全て分解し、エピタキシャル成長基板100のn型層11を介しての支持基板との拘束を解き、エピタキシャル成長基板100を剥離させた(図2.G)。
第1の溝tr−1はウエハ外部に連通していたので、窒素ガスが発生しても直ちに第1の溝tr−1を通じてウエハ外部に当該窒素ガスは排出され、レーザ照射によって、エピタキシャル層10、エピタキシャル成長基板100、支持基板200及びそれらの間に形成された導電性の各層には小さな負荷しかかからない。このため、エピタキシャル層10、エピタキシャル成長基板100、支持基板200及びそれらの間に形成された導電性の各層には、剥離や亀裂は全く生じなかったことが最終的に確かめられた。
この際、第1の溝tr−1の底面と側面の一部は、サファイア基板100に形成されていたものであり、当該サファイア基板100の一部である第1の溝tr−1の底面と側面に形成されていた導電層122とはんだ層(ソルダ層)125は、サファイア基板100と共に除去された。
次にマスクを用いたドライエッチングにより、エピタキシャル層10のチップ外周部における、第1の溝tr−1を含み、それよりも幅の広い領域を除去し、第2の溝tr−2を形成した(図2.H)。
この際、エッチングマスクとしてはCVDによりSiO2を形成し、所定形状として用いた。またこの際、第1の溝tr−1の側面の一部は、n型層11及びp型層12から成るエピタキシャル層10に形成されていたものであり、当該エピタキシャル層10の一部である第1の溝tr−1の側面に形成されていた導電層122とはんだ層(ソルダ層)125は、エピタキシャル層10と共に除去された。
尚、図2.Hの説明では、第2の溝tr−2の形成位置を第1の溝tr−1の形成位置と比較して示す必要性から、第1の溝tr−1の形成時に第1の溝tr−1の底面であったサファイアから成るエピタキシャル成長基板100が無い図である図2.Gとの比較で説明している。これは、煩雑さを避けるため、エピタキシャル成長基板100が無くなった状態であっても第1の溝tr−1として説明したものである。
次に絶縁性保護膜40を形成するため、CVDによりSiNxを全面に形成した(図2.I)。この際、SiNxから成る絶縁性保護膜40は、一旦、第1の溝tr−1のはんだ層(ソルダ層)50側の底部にも堆積する。
次にSiNxから成る絶縁性保護膜40のうち、必要な部分である各素子外周部以外をドライエッチングして除去し、n型層11の面11fを露出させた(図2.J)。n型層11の面11fはN極性面、或いはいわゆる(000−1)面、−c面であり、エッチングされやすい。
そこで、ウエハのn型層11表面を、濃度1mol/L(1M)の水酸化カリウム水溶液(KOHaq)に浸漬し、60℃で放置して微細な凹凸面11sを形成した(図2.K)。
次に、n型層11の微細な凹凸面11sをシリコンを含む化合物ガスのプラズマ処理して擬似的なシリコンヘビードープ層を形成した(図2.L)。こののち、フッ素イオンを有する薬剤による処理を行わなかった。プラズマ条件は次の通りとした。
導入ガスはSiCl4を用い、30sccmの流量で導入した。
プロセス内部の圧力は3Paとした。
プロセス内部の電界は、アンテナ電力を300Wの13.56MHzの高周波とした。これとは別にp型シリコンから成る支持基板200に高周波300Wのバイアス電力を供給した。
処理時間は60秒とした。
次にレジストマスクを用いて、所望領域にバナジウム(V)を100nm、金(Au)を500nm積層してn電極130を形成した(図2.M)。こののち、320℃で3分間アニーリングした。
次に、シリコンから成る支持基板200の裏面を研磨して、厚さ120μmまで薄肉化した(図2.N)。
シリコンから成る支持基板200の研磨した面にPt層、Ti層、Au層から成る導電層232と、AuSn層とAu層から成るはんだ層(ソルダ層)235を蒸着した(図2.O)。Au層は、スズ(Sn)の酸化を防止するための薄膜である。尚、はんだ層(ソルダ層)235は、形成しなくても良い。
次にレーザを用いて支持基板200を切断した(図2.P)。図2.PでCで示した2本の破線の内側がレーザで分解及び溶融されて各素子が分離された。こうして図1のIII族窒化物系化合物半導体素子(青色LED)1000を得た。
ここで、III族窒化物系化合物半導体素子(青色LED)1000について、1つのチップに形成された2つのn電極130間のV−I特性を調べた。2つのn電極130は、各々平面形状が100μm四方のドット電極であり、そのピッチ(電極中心間の距離)は300μmであった。
図3にその結果を示す。図3に示した5つのグラフのうち、実施例1と示したものが本実施例により得られたIII族窒化物系化合物半導体素子(青色LED)1000の2つのn電極130間のV−I特性である。
図3に示されるように、V−I特性はオーミック抵抗を示し、且つその抵抗値は十分に低いものであった。
〔図3に示す比較例について〕
比較のため、実施例1の製造方法における、n電極130の形成に先立つシリコンを含む化合物ガスのプラズマ処理を、各々次のように変更した比較例に係るIII族窒化物系化合物半導体素子(青色LED)を作製し、各々1つのチップに形成された2つのn電極130間のV−I特性を調べた。
〔比較例1〕
比較例1は、図2.Lに示すSiを含む化合物ガスのプラズマ処理(擬似Siヘビードープ)の後、図2.Mに示すn電極130の形成前に、バッファード・フッ酸(BHF)に1分間浸漬する処理を挿入した場合である。
図3の比較例1で示したグラフのように、比較的低いオーミック抵抗が得られたが、実施例1の抵抗値よりも大きかった。即ち、n電極130の形成前にフッ酸処理を挿入することで、抵抗値が上昇した。これは、フッ酸処理により、擬似シリコンヘビードープ層からSiが少なからず除去され、バナジウムコンタクト電極との接触抵抗が大きくなったからであると説明できる。
〔比較例2〕
比較例2は、図2.Kに示す微細な凹凸面11sを形成したのち、図2.Lに示すSiを含む化合物ガスのプラズマ処理(擬似Siヘビードープ)を実施せずに、図2.Mに示すn電極130の形成前に、バッファード・フッ酸(BHF)に1分間浸漬する処理を挿入した場合である。
図3の比較例2で示したグラフのように、オーミック接触は得られず、且つ抵抗値も高かった。比較例2と比べることにより、比較例1、実施例1における、擬似Siヘビードープの効果が示された。即ち、擬似Siヘビードープにより、N極性面であるn型層11の微細な凹凸面11sとバナジウムコンタクト電極とのオーミック接触が得られることが示された。
〔比較例3〕
比較例3は、図2.Kに示す微細な凹凸面11sを形成したのち、プラズマ処理を以下のように塩素(Cl2)を用いて行い、BHFに1分間浸漬する処理を行ったのち、図2.Mに示すn電極130の形成以下の工程を実施したものである。
塩素(Cl2)プラズマ処理の条件は、次の通りとした。
導入ガスはCl2を用い、30sccmの流量で導入した。
プロセス内部の圧力は2Paとした。
プロセス内部の電界は、アンテナ電力を高周波300Wとした。これとは別にp型シリコンから成る支持基板200に高周波30Wのバイアス電力を供給した。
処理時間は120秒とした。
図3の比較例3で示したグラフのように、オーミック接触は得られず、且つ抵抗値も比較的高かった。
Clプラズマ処理を行った比較例3と比べることにより、比較例1、実施例1における、Siを含む化合物ガスのプラズマ処理が、Clプラズマ処理とは全く異なる効果を奏することが示された。即ち、Clプラズマ処理によっては、320℃アニールのバナジウムコンタクト電極とのオーミック接触が得られないが、Siを含む化合物ガスのプラズマ処理により、320℃アニールのバナジウムコンタクト電極とのオーミック接触が得られた。
〔比較例4〕
比較例4は、図2.Kに示す微細な凹凸面11sを形成したのち、比較例3と同条件でClプラズマ処理を行い、BHF処理を行わずに、図2.Mに示すn電極130の形成以下の工程を実施したものである。
図3の比較例4で示したグラフのように、オーミック接触は得られず、且つ抵抗値も比較例3よりも高かった。
Clプラズマ処理を行った比較例4と比べることにより、比較例1、実施例1におけるSiを含む化合物ガスのプラズマ処理が、Clプラズマ処理とは全く異なる効果を奏することが改めて示された。即ち、Clプラズマ処理によっては、320℃アニールのバナジウムコンタクト電極とのオーミック接触が得られないが、Siを含む化合物ガスのプラズマ処理により、320℃アニールのバナジウムコンタクト電極とのオーミック接触が得られた。
図3の5つのグラフから見出されたことをまとめると次の通りである。
N極性面であるn型層11の微細な凹凸面11sに、320℃アニールのバナジウムコンタクト電極とのオーミック接触が得られるかどうかについては、次の結果となった。
Siを含む化合物ガスのプラズマ処理(実施例1、比較例1)により、オーミック接触を得られた。一方、プラズマ処理をしない場合(比較例2)や、Clプラズマ処理(比較例3、比較例4)ではオーミック接触を得られなかった。
Siを含む化合物ガスのプラズマ処理をしたのちに、フッ素イオンを含む薬液処理を行わない方(実施例1)が、フッ素イオンを含む薬液処理を行う(比較例1)よりも、低抵抗であった。
上記実施例1では、N極性面であるn型層の表面に形成するコンタクト電極としてバナジウムを用いたが、本実施例ではクロムを用いた。他の工程手順は全く同一として、クロムと金の積層構造から成るn電極を有するIII族窒化物系化合物半導体素子(青色LED)を得た。
本実施例2で得られたIII族窒化物系化合物半導体素子(青色LED)について、1つのチップに形成されたクロム/金から成る2つのn電極130間のV−I特性を調べた。2つのn電極130は、各々平面形状が100μm四方のドット電極であり、そのピッチ(電極中心間の距離)は300μmであった。
図4にその結果を示す。図4の実施例2と示したグラフが本実施例により得られたIII族窒化物系化合物半導体素子(青色LED)のクロム/金から成る2つのn電極間のV−I特性である。
図4に示されるように、V−I特性はオーミック抵抗を示し、且つその抵抗値は十分に低いものであった。クロム/金をn電極とする本実施例2のコンタクト抵抗値は、バナジウム/金をn電極とする実施例1のコンタクト抵抗値とほぼ同等であったが、本実施例2のIII族窒化物系化合物半導体素子(青色LED)は光取り出し効率が10%弱向上した。光取り出し効率の向上は、実施例1においてn層11に設けられたバナジウムと比較して、本実施例2においてn層11に設けられたクロムの青色光の反射率が高いことによるものと考えられる。
N極性面であるn型層の表面に形成するコンタクト電極として、上記実施例1ではバナジウムを用い、実施例2ではクロムを用いたが、本実施例ではタングステンを用いた。他の工程手順は全く同一として、タングステンと金の積層構造から成るn電極を有するIII族窒化物系化合物半導体素子(青色LED)を得た。
本実施例3で得られたIII族窒化物系化合物半導体素子(青色LED)について、1つのチップに形成されたタングステン/金から成る2つのn電極130間のV−I特性を調べた。2つのn電極130は、各々平面形状が100μm四方のドット電極であり、そのピッチ(電極中心間の距離)は300μmであった。
図5にその結果を示す。図5の実施例3と示したグラフが本実施例により得られたIII族窒化物系化合物半導体素子(青色LED)のタングステン/金から成る2つのn電極間のV−I特性である。
図5に示されるように、V−I特性はオーミック抵抗を示し、且つその抵抗値は十分に低いものであった。
以上においては、コンタクト電極としてバナジウム、クロム又はタングステンを用いる実施例等を示したが、ニッケル、白金、ニオブ又は鉄でも同じような結果となった。
即ち、本発明の、レーザリフトオフにより形成されるIII族窒化物系化合物半導体素子の、N極性面であるn型層の表面に、350℃以下のアニールの、バナジウム、クロム、タングステン、ニッケル、白金、ニオブ又は鉄のコンタクト電極を形成する場合に、シリコンを含む化合物ガスのプラズマ処理により擬似的なシリコンヘビードープ層をN極性面であるn型層の表面に擬似的に形成した上、フッ素イオンを含む薬液処理を行わないことで、オーミック接触が得られ、且つ低抵抗となった。
このように、本願発明の効果が確かめられた。
1000:III族窒化物系化合物半導体素子(青色LED)
100:サファイア基板(エピタキシャル成長基板)
11:n型層
11f:n型層11のN極性面
11s:N極性面である11fを加工して形成された微細な凹凸を有する面
L:発光領域
12:p型層
121:pコンタクト電極
122、222、232:導電層
125、225、235、50:はんだ層(ソルダ層)
130:n電極
200:シリコン基板(支持基板)
40:SiNxから成る絶縁性保護膜

Claims (4)

  1. III族窒化物系化合物半導体発光素子の製造方法において、
    異種基板から成るエピタキシャル成長基板にn型層、発光層又は活性層、並びにp型層を順に形成する積層工程と、
    p型層表面に導電層を形成して導電性の支持基板と接着する接着工程と、
    レーザ照射により前記n型層の少なくとも一部を分解して前記エピタキシャル成長基板を除去する成長基板除去工程と、
    露出させた前記n型層に電極を形成する、前処理及び電極形成工程とを有し、
    前記前処理及び電極形成工程は、
    導電性基板に高周波電力を印加し、シリコンを含む化合物をプラズマ化して前記n型層表面に照射し、シリコンの追加ドープを行うプラズマドープ工程と、
    前記n型層表面にバナジウム、クロム、タングステン、ニッケル、白金、ニオブ又は鉄から成るコンタクト電極を形成する電極形成工程と、
    100℃以上350℃以下で加熱処理して前記n型層と前記コンタクト電極とを合金化する合金化工程とを有することを特徴とするIII族窒化物系化合物半導体発光素子の製造方法。
  2. III族窒化物系化合物半導体発光素子の製造方法において、
    異種基板から成るエピタキシャル成長基板に、アンドープ層、n型層、発光層又は活性層、並びにp型層を順に形成する積層工程と、
    p型層表面に導電層を形成して導電性の支持基板と接着する接着工程と、
    レーザ照射により前記アンドープ層の少なくとも一部を分解して前記エピタキシャル成長基板を除去する成長基板除去工程と、
    前記アンドープ層を除去して前記n型層を露出させるアンドープ層除去工程と、
    露出させた前記n型層に電極を形成する、前処理及び電極形成工程とを有し、
    前記前処理及び電極形成工程は、
    導電性基板に高周波電力を印加し、シリコンを含む化合物をプラズマ化して前記n型層表面に照射し、シリコンの追加ドープを行うプラズマドープ工程と、
    前記n型層表面にバナジウム、クロム、タングステン、ニッケル、白金、ニオブ又は鉄から成るコンタクト電極を形成する電極形成工程と、
    100℃以上350℃以下で加熱処理して前記n型層と前記コンタクト電極とを合金化する合金化工程とを有することを特徴とするIII族窒化物系化合物半導体発光素子の製造方法。
  3. 前記プラズマドープ工程と前記電極形成工程との間に、フッ素を含む化合物の溶液での処理を行わないことを特徴とする請求項1又は請求項2に記載のIII族窒化物系化合物半導体発光素子の製造方法。
  4. 前記前処理工程に先立って、前記露出させた前記n型層の表面に、凹凸を形成する凹凸加工工程を有することを特徴とする請求項1乃至請求項3のいずれか1項に記載のIII族窒化物系化合物半導体発光素子の製造方法。
JP2009211160A 2009-03-31 2009-09-12 Iii族窒化物系化合物半導体素子の製造方法 Pending JP2011029574A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009211160A JP2011029574A (ja) 2009-03-31 2009-09-12 Iii族窒化物系化合物半導体素子の製造方法
US12/662,067 US8003418B2 (en) 2009-03-31 2010-03-30 Method for producing group III nitride-based compound semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009085438 2009-03-31
JP2009153227 2009-06-29
JP2009211160A JP2011029574A (ja) 2009-03-31 2009-09-12 Iii族窒化物系化合物半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2011029574A true JP2011029574A (ja) 2011-02-10

Family

ID=42784760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009211160A Pending JP2011029574A (ja) 2009-03-31 2009-09-12 Iii族窒化物系化合物半導体素子の製造方法

Country Status (2)

Country Link
US (1) US8003418B2 (ja)
JP (1) JP2011029574A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187596A (ja) * 2010-03-08 2011-09-22 Stanley Electric Co Ltd 半導体発光素子の製造方法
WO2013183878A1 (ko) * 2012-06-08 2013-12-12 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
CN104040735A (zh) * 2011-10-06 2014-09-10 皇家飞利浦有限公司 半导体发光器件的表面处理

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010024079B4 (de) 2010-06-17 2025-08-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
JP5739698B2 (ja) * 2011-03-22 2015-06-24 スタンレー電気株式会社 半導体素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190055A (ja) * 1996-12-24 1998-07-21 Rohm Co Ltd 半導体発光素子
JPH11238861A (ja) * 1998-02-23 1999-08-31 Nec Corp 薄膜キャパシタ及びその製造方法
JP2001085163A (ja) * 1999-09-20 2001-03-30 Sony Corp 有機エレクトロルミネッセンス素子及びその製造方法と表示装置
JP2005268769A (ja) * 2004-02-20 2005-09-29 Nichia Chem Ind Ltd 窒化物半導体素子及び窒化物半導体基板の製造方法、並びに窒化物半導体素子の製造方法
JP2007013057A (ja) * 2005-07-04 2007-01-18 Sharp Corp 成膜方法および半導体レーザ素子の電極形成方法
JP2007258337A (ja) * 2006-03-22 2007-10-04 Rohm Co Ltd 半導体発光素子
JP2007535152A (ja) * 2004-04-29 2007-11-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体チップの製造方法および半導体チップ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
TWI389334B (zh) * 2004-11-15 2013-03-11 維帝克股份有限公司 製造及分離半導體裝置之方法
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP2007273492A (ja) * 2006-03-30 2007-10-18 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法
JP4884866B2 (ja) 2006-07-25 2012-02-29 三菱電機株式会社 窒化物半導体装置の製造方法
US20100196683A1 (en) * 2006-10-27 2010-08-05 Konnklijke Philips Electronics N.V. Electronic device having a plastic substrate
WO2009004980A1 (ja) * 2007-06-29 2009-01-08 Showa Denko K.K. 発光ダイオードの製造方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR101449005B1 (ko) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5191866B2 (ja) * 2008-11-12 2013-05-08 スタンレー電気株式会社 半導体発光素子の製造方法及び半導体発光素子
US7781242B1 (en) * 2009-12-10 2010-08-24 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10190055A (ja) * 1996-12-24 1998-07-21 Rohm Co Ltd 半導体発光素子
JPH11238861A (ja) * 1998-02-23 1999-08-31 Nec Corp 薄膜キャパシタ及びその製造方法
JP2001085163A (ja) * 1999-09-20 2001-03-30 Sony Corp 有機エレクトロルミネッセンス素子及びその製造方法と表示装置
JP2005268769A (ja) * 2004-02-20 2005-09-29 Nichia Chem Ind Ltd 窒化物半導体素子及び窒化物半導体基板の製造方法、並びに窒化物半導体素子の製造方法
JP2007535152A (ja) * 2004-04-29 2007-11-29 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体チップの製造方法および半導体チップ
JP2007013057A (ja) * 2005-07-04 2007-01-18 Sharp Corp 成膜方法および半導体レーザ素子の電極形成方法
JP2007258337A (ja) * 2006-03-22 2007-10-04 Rohm Co Ltd 半導体発光素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187596A (ja) * 2010-03-08 2011-09-22 Stanley Electric Co Ltd 半導体発光素子の製造方法
CN104040735A (zh) * 2011-10-06 2014-09-10 皇家飞利浦有限公司 半导体发光器件的表面处理
US9484497B2 (en) 2011-10-06 2016-11-01 Koninklijke Philips N.V. Surface treatment of a semiconductor light emitting device
CN104040735B (zh) * 2011-10-06 2017-08-25 皇家飞利浦有限公司 半导体发光器件的表面处理
US10002988B2 (en) 2011-10-06 2018-06-19 Lumileds Llc Surface treatment of a semiconductor light emitting device
WO2013183878A1 (ko) * 2012-06-08 2013-12-12 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US9306125B2 (en) 2012-06-08 2016-04-05 Lg Innotek Co., Ltd. Light-emitting device, light-emitting device package, and light unit
US9419184B2 (en) 2012-06-08 2016-08-16 Lg Innotek Co., Ltd. Light-emitting device, light-emitting device package, and light unit

Also Published As

Publication number Publication date
US8003418B2 (en) 2011-08-23
US20100248407A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5278317B2 (ja) 発光ダイオードの製造方法
CN101366121B (zh) 垂直结构半导体器件
JP5423390B2 (ja) Iii族窒化物系化合物半導体素子及びその製造方法
US8338202B2 (en) Method for manufacturing semiconductor device using separable support body
WO2012147436A1 (ja) GaN系半導体デバイスの製造方法
JP2005117020A (ja) 窒化ガリウム系化合物半導体素子とその製造方法
US9437794B2 (en) Method of fabricating a flip chip light emitting diode (FCLED) die having N-conductor layer
JP5074138B2 (ja) 発光ダイオードの製造方法
JP2011029574A (ja) Iii族窒化物系化合物半導体素子の製造方法
JP2010067890A (ja) 発光素子
JP2010067889A (ja) 発光素子
US20110037092A1 (en) Light-emitting element
CN1964090B (zh) 氮化物基半导体器件及其制造方法
JP3881473B2 (ja) 半導体発光素子の製法
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP5281536B2 (ja) 半導体発光装置の製造方法
CN111316453B (zh) 半导体发光元件及半导体发光元件的制造方法
JP2012138452A (ja) 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
CN112002790B (zh) 发光二极管芯片及其制造方法
JP2008117824A (ja) 窒化物系半導体素子の製造方法
JP2014175335A (ja) 複合積層基板およびiii族窒化物半導体デバイスの製造方法
CN214506049U (zh) 晶圆片以及vcsel激光器
JP5115434B2 (ja) Iii族窒化物系化合物半導体素子の製造方法
US12159959B2 (en) Method for manufacturing light-emitting element
JP2010087093A (ja) Iii族窒化物系化合物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528