[go: up one dir, main page]

JP2011023453A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
JP2011023453A
JP2011023453A JP2009165496A JP2009165496A JP2011023453A JP 2011023453 A JP2011023453 A JP 2011023453A JP 2009165496 A JP2009165496 A JP 2009165496A JP 2009165496 A JP2009165496 A JP 2009165496A JP 2011023453 A JP2011023453 A JP 2011023453A
Authority
JP
Japan
Prior art keywords
mark
crystal layer
alignment mark
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009165496A
Other languages
Japanese (ja)
Inventor
Katsuya Samonji
克哉 左文字
Masanari Kawaguchi
真生 川口
Hiroyuki Hagino
裕幸 萩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009165496A priority Critical patent/JP2011023453A/en
Priority to PCT/JP2010/001321 priority patent/WO2011007472A1/en
Publication of JP2011023453A publication Critical patent/JP2011023453A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/164Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising semiconductor material with a wider bandgap than the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】半導体素子構造を構成する半導体層の成長用基板として、該半導体層と同種の半導体材料を用いる場合に、半導体層を成長した後の露光時に認識可能なアライメントマークを形成できるようにする。
【解決手段】アライメントマーク検出用光源に対して透明な材料からなる基板101の上に、該基板101と異なる屈折率を有する材料からなる第2のアライメントマーク120を形成する。続いて、基板101の上に、活性層105を含むGaN系エピタキシャル層を第2のアライメントマーク120を埋め込むように成長する。続いて、第2のアライメントマーク120を参照しながら、GaN系エピタキシャル層に対する露光の位置合わせを行う。
【選択図】図2
When a semiconductor material of the same type as a semiconductor layer is used as a substrate for growing a semiconductor layer constituting a semiconductor element structure, an alignment mark that can be recognized at the time of exposure after the semiconductor layer is grown can be formed. .
A second alignment mark 120 made of a material having a refractive index different from that of the substrate 101 is formed on a substrate 101 made of a material transparent to an alignment mark detection light source. Subsequently, a GaN-based epitaxial layer including the active layer 105 is grown on the substrate 101 so as to bury the second alignment mark 120. Subsequently, with reference to the second alignment mark 120, exposure alignment for the GaN-based epitaxial layer is performed.
[Selection] Figure 2

Description

本発明は、半導体装置の製造方法に関し、特に、III族窒化物(GaN)系半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a group III nitride (GaN) -based semiconductor device.

GaN系半導体レーザ装置は、高密度光ディスク装置の読み出し用及び書き込み用光源や、レーザディスプレイ装置の光源として必要不可欠なデバイスである。光ディスク装置の光源としては、数百mWの、またレーザディスプレイ装置の光源としては数Wクラスの光出力がそれぞれ必要である。このような高い出力動作を実現するには、レーザ装置の共振器端面における端面構造が重要な技術的課題となる。   A GaN-based semiconductor laser device is an indispensable device as a light source for reading and writing of a high-density optical disk device and a light source of a laser display device. As a light source of an optical disk device, a light output of several hundred mW is required, and as a light source of a laser display device, a light output of several W class is required. In order to realize such a high output operation, the end face structure at the cavity end face of the laser device is an important technical problem.

通常、共振器の端面はへき開によるへき開面で構成される。へき開面は結晶が不連続に途切れた面であるため、この表面には多数の未結合手(ダングリングボンド)が形成される。ダングリングボンドは非発光再結合中心として作用する。これにより、電極から注入されたキャリア(電子正孔対)は、これら非発光再結合中心を介して再結合し、エネルギーは熱に変換される。また、へき開面の近傍では、高密度の非発光再結合中心が存在するため、実効的なエネルギー・バンドギャップが結晶内部と比べて小さくなっている。このため、共振器内を往復した光(再結合光)はへき開面の近傍で吸収されやすい。吸収された光のエネルギーはキャリアを生じさせ、非発光再結合中心を介した再結合によってやはり熱が発生する。へき開面(共振器端面)での発熱はエネルギー・バンドギャップの縮小を引き起こす。その結果、共振器端面ではさらなる光吸収と局所的な発熱とが促進され、やがて、共振器の端部に溶融が起こる。これは、破壊的光学損傷(Catastrophic Optical Damage:COD)と呼ばれ、良く知られた現象である。   Usually, the end face of the resonator is constituted by a cleavage plane by cleavage. Since the cleavage plane is a plane in which crystals are discontinuously discontinuous, a large number of dangling bonds (dangling bonds) are formed on this surface. Dangling bonds act as non-radiative recombination centers. Thereby, the carriers (electron-hole pairs) injected from the electrodes recombine via these non-radiative recombination centers, and energy is converted into heat. Further, since there are high-density non-radiative recombination centers in the vicinity of the cleavage plane, the effective energy band gap is smaller than that inside the crystal. For this reason, light reciprocating in the resonator (recombined light) is easily absorbed in the vicinity of the cleavage plane. The absorbed light energy generates carriers, and heat is also generated by recombination through non-radiative recombination centers. Heat generation at the cleavage plane (resonator end face) causes a reduction in energy and band gap. As a result, further light absorption and local heat generation are promoted at the end face of the resonator, and eventually melting occurs at the end of the resonator. This is a well-known phenomenon called catastrophic optical damage (COD).

このCODを避けるには、一般に、共振器端部のエネルギー・バンドギャップを共振器内部のそれよりも大きくする方法が採られる。この構造は端面窓構造と呼ばれる。端面窓構造では、共振器端部での光吸収を抑制できるため、CODを引き起こす局所的な発熱が抑えられる。このため、高い出力動作が可能となる。   In order to avoid this COD, a method is generally adopted in which the energy band gap at the end of the resonator is made larger than that inside the resonator. This structure is called an end window structure. In the end face window structure, since light absorption at the resonator end can be suppressed, local heat generation that causes COD can be suppressed. For this reason, a high output operation is possible.

端面窓構造を形成する方法として、イオン注入法又は不純物拡散法により活性層における共振器端面の近傍部分を無秩序化して、ワイドバンドギャップとする手法がよく知られている(例えば、特許文献1を参照。)。しかしながら、GaN系材料においては、原子同士の結合が強固であるため、この無秩序化の手法は適用できない。   As a method for forming the end face window structure, a technique is known in which the vicinity of the resonator end face in the active layer is disordered by an ion implantation method or an impurity diffusion method to form a wide band gap (see, for example, Patent Document 1). reference.). However, in the GaN-based material, since the bonds between atoms are strong, this disordering method cannot be applied.

そこで、あらかじめ基板に段差部又は選択成長マスクを形成しておき、その後、レーザ構造に必要な層構造(ヘテロ構造)をエピタキシャル成長する方法が開発されている。段差部又は選択成長マスクの近傍においては、エピタキシャル成長した活性層のエネルギー・バンドギャップが拡大するという現象を利用して、エネルギー・バンドギャップが拡大した部分が端面となるようにレーザ共振器を作製する。その結果、イオン注入法及び不純物拡散法を用いることなく端面窓構造を実現できる。   In view of this, a method has been developed in which a stepped portion or a selective growth mask is formed in advance on a substrate, and then a layer structure (heterostructure) necessary for the laser structure is epitaxially grown. In the vicinity of the stepped portion or the selective growth mask, a laser resonator is fabricated by using the phenomenon that the energy and band gap of the active layer that has been epitaxially grown is enlarged so that the portion with the enlarged energy and band gap becomes the end face. . As a result, an end face window structure can be realized without using an ion implantation method and an impurity diffusion method.

特開昭63−196088号公報JP-A 63-196088 特開2007−123781号公報JP 2007-123781 A

ところで、段差部又は選択成長マスクを用いた端面窓構造を実現するには、レーザ構造に必要な層構造をエピタキシャル成長した後に、所定の位置、すなわち段差部又は選択成長マスクの近傍にレーザ共振器(光導波路)を作製する必要がある。   By the way, in order to realize the end face window structure using the stepped portion or the selective growth mask, after the epitaxial growth of the layer structure necessary for the laser structure, the laser resonator (in the vicinity of the stepped portion or the selective growth mask) It is necessary to fabricate an optical waveguide.

活性層におけるエネルギー・バンドギャップの大きさは、段差部又は選択成長マスクからの距離に大きく依存する。従って、所望の端面窓構造を実現するには、光導波路の位置を精密に制御する必要がある。そのためには、縮小投影型露光装置(以下、ステッパ装置と呼ぶ。)によるマスクの位置合わせが有効である。一般的なステッパ装置では、露光位置を制御するためにウェハ上に所定のアライメントマークを設ける必要がある。ステッパ装置は、アライメントマークにレーザ光を照射してその回折光を検出する。検出された回折光によるシグナルを参照してアライメントマークの位置を検出し、所定の位置に露光を行なう。通常のGaN系レーザ装置の製造プロセスにおいては、アライメントマークとして複数の段差部(凹凸部)を利用するのが一般的である。   The size of the energy band gap in the active layer largely depends on the distance from the stepped portion or the selective growth mask. Therefore, in order to realize a desired end face window structure, it is necessary to precisely control the position of the optical waveguide. For this purpose, alignment of the mask by a reduction projection type exposure apparatus (hereinafter referred to as a stepper apparatus) is effective. In a general stepper apparatus, it is necessary to provide a predetermined alignment mark on the wafer in order to control the exposure position. The stepper device irradiates the alignment mark with laser light and detects the diffracted light. The position of the alignment mark is detected with reference to the signal from the detected diffracted light, and exposure is performed at a predetermined position. In a normal manufacturing process of a GaN-based laser device, a plurality of stepped portions (uneven portions) are generally used as alignment marks.

例えば、従来は、図8(a)に示すような、GaN基板10に形成されたアライメントマーク10aが用いられる。ここで、各アライメントマーク10aの周囲をドライエッチすると、図8(b)に示すような、凸部からなるアライメントマーク10aが得られる。また、各アライメントマーク10a部分をドライエッチすると、図8(c)に示すような、凹部からなるアライメントマーク10bが得られる。いずれの場合も、凹凸状の段差部によって生じる光路差を利用して回折光を得ることができる。   For example, conventionally, an alignment mark 10a formed on the GaN substrate 10 as shown in FIG. Here, when the periphery of each alignment mark 10a is dry-etched, an alignment mark 10a composed of convex portions as shown in FIG. 8B is obtained. Further, when each alignment mark 10a portion is dry-etched, an alignment mark 10b composed of a concave portion as shown in FIG. 8C is obtained. In either case, diffracted light can be obtained by utilizing the optical path difference generated by the uneven stepped portion.

半導体レーザ装置の製造プロセスにおいては、レジストの塗布及び剥離、誘電体膜(例えば、酸化シリコン膜)の堆積及び除去等が繰り返される。しかしながら、GaN系半導体材料は、ほとんどのウェットエッチャントに対して不溶であるため、アライメントマーク10a等による段差形状は変化することがない。このため、ドライエッチングによって作製されたアライメントマーク10a等は、ウェハプロセスの最初から最後まで利用することができる。   In the manufacturing process of the semiconductor laser device, resist coating and stripping, dielectric film (for example, silicon oxide film) deposition and removal, and the like are repeated. However, since the GaN-based semiconductor material is insoluble in most wet etchants, the step shape due to the alignment mark 10a or the like does not change. For this reason, the alignment mark 10a and the like produced by dry etching can be used from the beginning to the end of the wafer process.

前述した段差部又は選択成長マスクを用いた端面窓構造を持つレーザ装置の製造プロセスには、エピタキシャル成長前に段差部又は選択成長マスクを形成するプロセスが必要となる。従って、アライメントマーク10a等もエピタキシャル成長前に形成しておく必要がある。しかし、図8(a)に示したアライメントマーク10aは、図9(b)の顕微鏡写真に示すように、エピタキシャル成長によってほぼ埋め込まれてしまうため、エピタキシャル成長後のアライメントマーク10aを認識できなくなるという問題がある。ここで、図9(a)は、上面に複数のアライメントマーク10aが形成されたGaN基板10の上面の顕微鏡写真であり、図9(b)は、GaN基板10上に形成されたGaN系半導体からなるエピタキシャル層11の顕微鏡写真である。   The manufacturing process of the laser device having the end face window structure using the stepped portion or the selective growth mask described above requires a process of forming the stepped portion or the selective growth mask before the epitaxial growth. Therefore, it is necessary to form the alignment mark 10a and the like before epitaxial growth. However, since the alignment mark 10a shown in FIG. 8A is almost buried by epitaxial growth as shown in the micrograph of FIG. 9B, the alignment mark 10a after epitaxial growth cannot be recognized. is there. Here, FIG. 9A is a micrograph of the upper surface of the GaN substrate 10 on which a plurality of alignment marks 10a are formed, and FIG. 9B is a GaN-based semiconductor formed on the GaN substrate 10. 2 is a micrograph of an epitaxial layer 11 made of

本発明は、前記従来の問題を解決し、半導体素子構造を構成する半導体層の成長用基板(成長用薄膜を含む)として、該半導体層と同種の半導体材料を用いる場合に、半導体層を成長した後の露光時に認識可能なアライメントマークを形成できるようにすることを目的とする。   The present invention solves the above-mentioned conventional problems and grows a semiconductor layer when a semiconductor material of the same type as the semiconductor layer is used as a growth substrate (including a thin film for growth) of the semiconductor layer constituting the semiconductor element structure. It is an object of the present invention to be able to form an alignment mark that can be recognized at the time of subsequent exposure.

前記の目的を達成するため、本発明は、半導体発光装置の製造方法を、成長用基板の主面に該基板が持つ屈折率と異なる屈折率を持つ材料からなるアライメントマークを形成する構成とする。   In order to achieve the above object, the present invention provides a method for manufacturing a semiconductor light emitting device, in which an alignment mark made of a material having a refractive index different from that of the substrate is formed on the main surface of the growth substrate. .

具体的に、本発明に係る半導体装置の製造方法は、アライメントマーク検出用光源に対して透明な材料からなる第1の結晶層を成長する工程と、第1の結晶層の上に、該第1の結晶層と異なる屈折率を有する材料からなる第1のマークを形成する工程と、第1の結晶層の上に、第2の結晶層を第1のマークを埋め込むように成長する工程と、第1のマークを参照しながら、第2の結晶層に対する露光の位置合わせを行う工程とを備えていることを特徴とする。   Specifically, the method for manufacturing a semiconductor device according to the present invention includes a step of growing a first crystal layer made of a material transparent to an alignment mark detection light source, and a step of growing the first crystal layer on the first crystal layer. Forming a first mark made of a material having a refractive index different from that of the first crystal layer, and growing a second crystal layer on the first crystal layer so as to embed the first mark; And a step of aligning exposure of the second crystal layer with reference to the first mark.

本発明の半導体装置の製造方法によると、アライメントマーク検出用光源に対して透明な材料からなる第1の結晶層を成長し、その後、第1の結晶層の上に、該第1の結晶層と異なる屈折率を有する材料からなる第1のマークを形成する。続いて、第1の結晶層の上に、第2の結晶層を第1のマークを埋め込むように成長するため、露光装置による第1のマークの検出が可能となる。このため、第2の結晶層の成長前に形成した段差部又は選択成長マスク等に対して位置合わせを正確に制御することが可能となる。   According to the method for manufacturing a semiconductor device of the present invention, the first crystal layer made of a material transparent to the alignment mark detection light source is grown, and then the first crystal layer is formed on the first crystal layer. A first mark made of a material having a different refractive index is formed. Subsequently, since the second crystal layer is grown on the first crystal layer so as to embed the first mark, the first mark can be detected by the exposure apparatus. Therefore, it is possible to accurately control the alignment with respect to the stepped portion or the selective growth mask formed before the growth of the second crystal layer.

本発明の半導体装置の製造方法において、第1の結晶層には、III族窒化物半導体を用いることができる。   In the method for manufacturing a semiconductor device of the present invention, a group III nitride semiconductor can be used for the first crystal layer.

また、本発明の半導体装置の製造方法において、第1の結晶層には、III族窒化物半導体からなる基板を用いることができる。   In the method for manufacturing a semiconductor device of the present invention, a substrate made of a group III nitride semiconductor can be used for the first crystal layer.

III族窒化物半導体のほとんどは、ステッパ装置等の露光装置に備えられているアライメントマーク検出用光源に対して透明である。このため、第1の結晶層及び第2の結晶層中に埋め込まれ、第1の結晶層と異なる屈折率を有する材料からなる第1のアライメントマークであれば、確実に読み取ることができる。   Most of group III nitride semiconductors are transparent to an alignment mark detection light source provided in an exposure apparatus such as a stepper apparatus. Therefore, the first alignment mark embedded in the first crystal layer and the second crystal layer and made of a material having a refractive index different from that of the first crystal layer can be read reliably.

また、本発明の半導体装置の製造方法において、第1の結晶層を成長する工程において、第1の結晶層は、III族窒化物半導体とは異なる材料からなる基板の上に成長して形成してもよい。   In the method of manufacturing a semiconductor device of the present invention, in the step of growing the first crystal layer, the first crystal layer is formed by growing on a substrate made of a material different from the group III nitride semiconductor. May be.

本発明の半導体装置の製造方法において、第1のマークには、誘電体又は高融点金属を用いることができる。   In the method for manufacturing a semiconductor device of the present invention, a dielectric or a refractory metal can be used for the first mark.

このようにすると、第2の結晶層の成長前に形成された第1のマークが結晶成長の高温プロセス後もその形状を維持でき、アライメントマークとしての機能を保持することができる。   Thus, the shape of the first mark formed before the growth of the second crystal layer can be maintained even after the high temperature process of crystal growth, and the function as the alignment mark can be maintained.

本発明の半導体装置の製造方法において、第1のマークの幅は、第2の結晶層の厚さの2倍以下であることが好ましい。   In the method for manufacturing a semiconductor device of the present invention, the width of the first mark is preferably not more than twice the thickness of the second crystal layer.

このようにすると、第1のマークを埋め込んで成長する第2の結晶層の上面を確実に平坦化することができる。   In this way, the upper surface of the second crystal layer grown by embedding the first mark can be reliably flattened.

本発明の半導体装置の製造方法において、第1のマークの厚さは、第2の結晶層により埋め込まれて得られる回折光強度が極大点となる厚さ又はその近傍の厚さに設定されることが好ましい。   In the method for manufacturing a semiconductor device of the present invention, the thickness of the first mark is set to a thickness at which the diffracted light intensity obtained by being embedded by the second crystal layer becomes a maximum point or a thickness in the vicinity thereof. It is preferable.

このようにすると、第2の結晶層で埋め込まれた第1のマークからの回折強度を強くすることができるため、露光装置における第1のマークの認識率を高めることができる。   In this way, since the diffraction intensity from the first mark embedded in the second crystal layer can be increased, the recognition rate of the first mark in the exposure apparatus can be increased.

本発明の半導体装置の製造方法は、第1の結晶層を成長する工程と、第1のマークを形成する工程との間に、第1の結晶層における第1のマークとは異なる領域に、凹部又は凸部からなる第2のマークを形成する工程と、第2のマークを参照して位置合わせを行うことにより、第1の結晶成長層における第1のマーク及び第2のマークとは異なる領域に段差部を形成する工程と、第2の結晶層に対する露光の位置合わせ工程よりも後に、第2の成長層における段差部の近傍にリッジストライプ部を形成する工程とをさらに備えていてもよい。   In the method for manufacturing a semiconductor device of the present invention, a region different from the first mark in the first crystal layer is formed between the step of growing the first crystal layer and the step of forming the first mark. The first mark and the second mark in the first crystal growth layer differ from each other by forming a second mark formed of a concave portion or a convex portion and performing alignment with reference to the second mark. A step of forming a stepped portion in the region, and a step of forming a ridge stripe portion in the vicinity of the stepped portion in the second growth layer after the alignment step of exposing the second crystal layer. Good.

このようにすると、端面窓構造を有する半導体レーザ装置を形成することができる。   Thus, a semiconductor laser device having an end face window structure can be formed.

本発明に係る半導体装置の製造方法によると、第2の結晶層の成長用基板として、同種の第1の結晶層を用いる場合に、第2の結晶層を成長した後の露光時に、認識可能なアライメントマークを形成することができる。   According to the semiconductor device manufacturing method of the present invention, when the same type of first crystal layer is used as the second crystal layer growth substrate, it can be recognized at the time of exposure after growing the second crystal layer. Alignment marks can be formed.

(a)は本発明の一実施形態に係る端面窓構造を有するGaN系半導体レーザ装置を示す平面図である。(b)は(a)のIb−Ib線における断面図である。(c)は(a)の左側面図である。(A) is a top view which shows the GaN-type semiconductor laser apparatus which has an end surface window structure concerning one Embodiment of this invention. (B) is sectional drawing in the Ib-Ib line | wire of (a). (C) is a left view of (a). 本発明の一実施形態に係る基板に形成されたアライメントマークを示す模式的な断面図である。It is typical sectional drawing which shows the alignment mark formed in the board | substrate which concerns on one Embodiment of this invention. (a)は本発明の一実施形態に係る第1のアライメントマークを示す平面図である。(b)は(a)のIIIb−IIIb線における断面図である。(c)は第1のアライメントマークによる回折光強度の計算結果を示すグラフである。(A) is a top view which shows the 1st alignment mark which concerns on one Embodiment of this invention. (B) is sectional drawing in the IIIb-IIIb line | wire of (a). (C) is a graph which shows the calculation result of the diffracted light intensity by the 1st alignment mark. (a)は本発明の一実施形態に係る第2のアライメントマークの埋め込まれる前の顕微鏡写真である。(b)は第2のアライメントマークの埋め込まれた後の顕微鏡写真である。(A) is the microscope picture before embedding the 2nd alignment mark which concerns on one Embodiment of this invention. (B) is a photomicrograph after the second alignment mark is embedded. 本発明の一実施形態に係る第2のアライメントマークによる回折光強度の計算結果を示すグラフである。It is a graph which shows the calculation result of the diffracted light intensity by the 2nd alignment mark concerning one embodiment of the present invention. 本発明の一実施形態の変形例であって、異種基板上に形成された半導体層上のアライメントマークを示す模式的な断面図である。It is a modification of one embodiment of the present invention, and is a typical sectional view showing an alignment mark on a semiconductor layer formed on a heterogeneous substrate. (a)は本発明の一実施形態に係るGaN系半導体レーザ装置の端面窓構造を形成するための段差部の走査型電子顕微鏡写真である。(b)は段差部の周辺領域におけるエネルギー・バンドギャップの測定結果を示すグラフである。(c)は正の領域を拡大したグラフである。FIG. 4A is a scanning electron micrograph of a step portion for forming an end face window structure of a GaN-based semiconductor laser device according to an embodiment of the present invention. (B) is a graph which shows the measurement result of the energy band gap in the peripheral region of a level | step-difference part. (C) is the graph which expanded the positive area | region. (a)は従来のアライメントマークを示す模式的な平面図である。(b)は(a)のVIIIb−VIIIb線における断面図である。(c)は従来のアライメントマークの他の例を示す模式的な断面図である。(A) is a typical top view which shows the conventional alignment mark. (B) is sectional drawing in the VIIIb-VIIIb line | wire of (a). (C) is typical sectional drawing which shows the other example of the conventional alignment mark. (a)は従来のアライメントマークの埋め込まれる前の顕微鏡写真である。(b)は従来のアライメントマークの埋め込まれた後の顕微鏡写真である。(A) is the microscope picture before embedding the conventional alignment mark. (B) is a photomicrograph after the conventional alignment mark is embedded.

(一実施形態)
本発明の一実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。本実施形態においては、半導体装置の一例として、端面窓構造を有するGaN系半導体レーザ装置を説明する。
(One embodiment)
A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. In the present embodiment, a GaN semiconductor laser device having an end face window structure will be described as an example of a semiconductor device.

図1(a)〜図1(c)に示すように、本実施形態に係る半導体レーザ装置は、基板101にあらかじめ段差部101aを設けることにより端面窓構造が形成されている。なお、図1(a)〜図1(c)において、基板101及びその上のエピタキシャル層における結晶の面方位を記号c、a及びmで表す。記号cは面方位が{0001}面と等価な面又はその法線ベクトル(c軸)を表し、記号aは面方位が{11−20}面と等価な面又はその法線ベクトル(a軸)を表し、記号mは面方位が{1−100}面と等価な面又はその法線ベクトル(m軸)を表す。また、各面方位の指数に付した負符号(−)は該負符号に続く一の指数の反転を便宜的に表している。   As shown in FIGS. 1A to 1C, in the semiconductor laser device according to the present embodiment, an end face window structure is formed by providing a stepped portion 101a on a substrate 101 in advance. 1A to 1C, the crystal plane orientations of the substrate 101 and the epitaxial layer thereon are represented by symbols c, a, and m. Symbol c represents a plane whose plane orientation is equivalent to the {0001} plane or its normal vector (c axis), and symbol a represents a plane whose plane orientation is equivalent to the {11-20} plane or its normal vector (a axis) The symbol m represents a plane whose plane orientation is equivalent to the {1-100} plane or its normal vector (m-axis). Further, the minus sign (−) attached to the index of each plane orientation represents the inversion of one index following the minus sign for convenience.

図1に示すように、本実施形態に係るレーザ構造の特徴は、共振器の端部におけるリッジストライプ型導波路の側方部分に段差部101aが形成されていることにある。この段差部101aの近傍において、活性層105のエネルギー・バンドギャップが選択的且つ自己整合的に大きくなる領域105aが共振器の両端部に形成され、その結果、端面窓構造が実現される。なお、基板及びエピタキシャル層に段差部101aを設けることにより、活性層105のエネルギー・バンドギャップが選択的に大きくなる理由は後述する。   As shown in FIG. 1, the laser structure according to the present embodiment is characterized in that a step portion 101a is formed in a side portion of the ridge stripe waveguide at the end of the resonator. In the vicinity of the stepped portion 101a, regions 105a in which the energy and band gap of the active layer 105 are selectively and self-alignedly increased are formed at both ends of the resonator. As a result, an end face window structure is realized. The reason why the energy / band gap of the active layer 105 is selectively increased by providing the stepped portion 101a in the substrate and the epitaxial layer will be described later.

また、基板101及びその上のエピタキシャル層の構成の詳細は製造方法と共に以下に説明する。   Details of the structure of the substrate 101 and the epitaxial layer thereon will be described below together with the manufacturing method.

図2に示すように、まず、主面の面方位が(0001)面のn型窒化ガリウム(GaN)からなる基板101の主面上に、段差状の第1のアライメントマーク115を所定の位置に形成する。具体的には、図3(a)に示すように、各マーク115は、幅が4μmであり、パターン周期は8μmである。   As shown in FIG. 2, first, a step-shaped first alignment mark 115 is placed at a predetermined position on a main surface of a substrate 101 made of n-type gallium nitride (GaN) whose main surface has a (0001) plane orientation. To form. Specifically, as shown in FIG. 3A, each mark 115 has a width of 4 μm and a pattern period of 8 μm.

まず、第1のアライメントマーク115の形成方法を説明する。   First, a method for forming the first alignment mark 115 will be described.

すなわち、熱化学気相堆積法(Thermal Chemical Vapor Deposition、以下、熱CVD法と略称する。)により、基板101の主面上に、厚さが200nmの第1のシリコン酸化(SiO)膜を堆積する(図示せず)。続いて、ステッパ装置を用いたリソグラフィにより、第1のSiO膜の上に、各第1のアライメントマーク115の形成位置を開口する開口パターンを有するレジストパターンを形成する。 That is, a first silicon oxide (SiO 2 ) film having a thickness of 200 nm is formed on the main surface of the substrate 101 by thermal chemical vapor deposition (hereinafter abbreviated as thermal CVD). Deposit (not shown). Subsequently, a resist pattern having an opening pattern that opens the formation position of each first alignment mark 115 is formed on the first SiO 2 film by lithography using a stepper apparatus.

次に、レジストパターンをマスクとして、CF/CHFの混合ガスを用いた反応性イオンエッチング(Reactive Ion Etching:RIE)により、第1のSiO膜をエッチングして、該第1のSiO膜に開口パターンを転写する。続いて、レジストパターンを除去した後、エッチングガスに塩素(Cl)ガスを用いた誘導結合プラズマ(Inductively Coupled Plasma:ICP)ドライエッチング装置により、開口パターンを有するSiO膜をマスクとして、基板101をエッチングして、基板の上部に第1のアライメントマーク115を形成する。その後、バッファードフッ酸(BHF)により、第1のSiO膜を除去する。ここでは、第1のアライメントマーク115のエッチング深さdを0.8μmとしている。これにより、図3(b)に示す断面プロファイルを持つ第1のアライメントマーク115が形成される。 Next, using the resist pattern as a mask, CF 4 / CHF 3 gas mixture a reactive ion etching using: a (Reactive Ion Etching RIE), by etching the first SiO 2 film, said first SiO 2 The opening pattern is transferred to the film. Subsequently, after removing the resist pattern, an inductively coupled plasma (ICP) dry etching apparatus using chlorine (Cl 2 ) gas as an etching gas is used as a mask with the SiO 2 film having an opening pattern as a mask. Is etched to form a first alignment mark 115 on the upper portion of the substrate. Thereafter, the first SiO 2 film is removed by buffered hydrofluoric acid (BHF). Here, the etching depth d of the first alignment mark 115 is 0.8 μm. Thereby, the first alignment mark 115 having the cross-sectional profile shown in FIG. 3B is formed.

なお、エッチング深さ(マーク深さ)dは、各マーク115の幅及び周期によって最適な深さが異なる。例えば、本実施形態のように、各マーク115の幅を4μmとし、その周期を8μmとした場合、得られる一次回折光の反射率は、図3(c)に示すように計算される。ここでは、レーザアライメント用の光源としてHe−Neレーザ光(波長633nm)を用いた場合を想定している。従って、本実施形態においては、マーク深さdとして一次回折光の強度が極大となる0.8μmを選択している。   The optimum etching depth (mark depth) d varies depending on the width and period of each mark 115. For example, as in this embodiment, when the width of each mark 115 is 4 μm and the period is 8 μm, the reflectance of the obtained first-order diffracted light is calculated as shown in FIG. Here, it is assumed that a He—Ne laser beam (wavelength 633 nm) is used as a light source for laser alignment. Therefore, in the present embodiment, the mark depth d is selected to be 0.8 μm at which the intensity of the first-order diffracted light is maximized.

次に、熱CVD法により、基板101の上に、厚さが600nmの第2のSiO膜を形成する(図示せず)。続いて、リソグラフィ法及びフッ酸(HF)によるウェットエッチング法により、第2のSiO膜に、各辺がa軸方向とm軸方向とに平行で且つ一辺が30μm×30μmの平面正方形状の開口パターンを形成する。このとき、ステッパ装置において、第1のアライメントマーク115を参照することによりマスク合わせを行う。その後、エッチングガスにClを用いたICPドライエッチング装置により、図1(c)に示すように、基板101の上部に、深さが2μmの段差部101aを形成する。その後、エッチングマスクとして用いた第2のSiO膜をBHFにより除去する。 Next, a second SiO 2 film having a thickness of 600 nm is formed on the substrate 101 by thermal CVD (not shown). Subsequently, by a lithography method and a wet etching method using hydrofluoric acid (HF), the second SiO 2 film has a planar square shape in which each side is parallel to the a-axis direction and the m-axis direction and one side is 30 μm × 30 μm. An opening pattern is formed. At this time, mask alignment is performed by referring to the first alignment mark 115 in the stepper apparatus. Thereafter, a stepped portion 101a having a depth of 2 μm is formed on the substrate 101 by an ICP dry etching apparatus using Cl 2 as an etching gas, as shown in FIG. Thereafter, the second SiO 2 film used as an etching mask is removed by BHF.

次に、図2に示すように、段差部101aが形成された基板101の主面上に、第2のアライメントマーク120を形成する。具体的には、熱CVD法により、基板101上の第1のアライメントマーク115とは異なる領域に、厚さが140nmの第3のSiO膜を形成する。その後、ステッパ装置を用いたリソグラフィによって、第2のアライメントマーク形成パターンを有するレジストパターンを形成する。このとき、ステッパ装置によるマスク合わせは、第1のアライメントマーク115を参照して行う。続いて、CF/CHFの混合ガスを用いたRIEにより、第3のSiO膜をエッチングする。これにより、第3のSiO膜から、各マークの幅が4μmで、周期が8μmの第2のアライメントマーク120が形成される。なお、第2のアライメントマーク120は、SiOに限られず、誘電体であれば、窒化シリコン(SiN)を用いることができる。また、誘電体に代えて、高融点金属、例えばチタン(Ti)又はモリブデン(Mo)等を用いることができる。 Next, as shown in FIG. 2, a second alignment mark 120 is formed on the main surface of the substrate 101 on which the stepped portion 101a is formed. Specifically, a third SiO 2 film having a thickness of 140 nm is formed in a region different from the first alignment mark 115 on the substrate 101 by a thermal CVD method. Thereafter, a resist pattern having a second alignment mark formation pattern is formed by lithography using a stepper apparatus. At this time, mask alignment by the stepper device is performed with reference to the first alignment mark 115. Subsequently, the third SiO 2 film is etched by RIE using a mixed gas of CF 4 / CHF 3 . Thereby, the second alignment mark 120 having a width of 4 μm and a period of 8 μm is formed from the third SiO 2 film. Note that the second alignment mark 120 is not limited to SiO 2, and silicon nitride (SiN) can be used as long as it is a dielectric. Further, a high melting point metal such as titanium (Ti) or molybdenum (Mo) can be used instead of the dielectric.

その後、レーザ構造に必要な積層構造体(GaN系エピタキシャル層)を基板101上にエピタキシャル成長する。ここで、後述するように積層構造体の厚さは2.8μm程度である。積層構造体は第2のアライメントマーク120の上面においても、厚さ方向と同程度に横方法成長するため、SiOからなる第2のアライメントマーク120は積層構造体に埋め込まれる。 Thereafter, a laminated structure (GaN-based epitaxial layer) necessary for the laser structure is epitaxially grown on the substrate 101. Here, as will be described later, the thickness of the laminated structure is about 2.8 μm. Since the stacked structure grows laterally on the upper surface of the second alignment mark 120 as well as in the thickness direction, the second alignment mark 120 made of SiO 2 is embedded in the stacked structure.

図4(a)はGaN系エピタキシャル層の成長前の、基板101上の第2のアライメントマーク120の表面顕微鏡写真であり、図4(b)はエピタキシャル成長後の表面顕微鏡写真である。図4(b)に示すように、各第2のアライメントマーク120はGaN系エピタキシャル層によって埋め込まれていることが分かる。   4A is a surface micrograph of the second alignment mark 120 on the substrate 101 before the growth of the GaN-based epitaxial layer, and FIG. 4B is a surface micrograph after the epitaxial growth. As shown in FIG. 4B, it can be seen that each second alignment mark 120 is buried by a GaN-based epitaxial layer.

図5にGaN系エピタキシャル層に埋め込まれた第2のアライメントマーク120の回折強度を示す。レーザアライメント用の光源として、He−Neレーザ光(波長633nm)を用いた場合を想定すると、GaN系エピタキシャル層はアライメント光源に対して透明である。従って、GaN系エピタキシャル層の内部に埋め込まれたSiOからなる第2のアライメントマーク120は検出可能である。配列された第2のアライメントマーク120からの回折強度は膜厚dに強く依存する。図5に示すように、第2のアライメントマーク120における回折強度は、膜厚dが0.14μmで最初の極大値を持ち、すなわち、第2のアライメントマーク120からの信号強度が極大となる。これを利用すれば、エピタキシャル成長後もステッパ装置によるマスク合わせが可能となる。 FIG. 5 shows the diffraction intensity of the second alignment mark 120 embedded in the GaN-based epitaxial layer. Assuming the case where He—Ne laser light (wavelength 633 nm) is used as the light source for laser alignment, the GaN-based epitaxial layer is transparent to the alignment light source. Therefore, the second alignment mark 120 made of SiO 2 embedded in the GaN-based epitaxial layer can be detected. The diffraction intensity from the arranged second alignment marks 120 strongly depends on the film thickness d. As shown in FIG. 5, the diffraction intensity in the second alignment mark 120 has an initial maximum value when the film thickness d is 0.14 μm, that is, the signal intensity from the second alignment mark 120 is maximum. If this is utilized, mask alignment by a stepper apparatus can be performed even after epitaxial growth.

これに対し、図3(b)に示した、GaNからなる基板101に形成された段差状の第1のアライメントマーク115は、GaN系エピタキシャル層によって埋め込まれてしまうため、GaN系エピタキシャル層の成長後は、図9(b)に示したようにアライメントマークとして利用できなくなる。   On the other hand, since the step-shaped first alignment mark 115 formed on the substrate 101 made of GaN shown in FIG. 3B is buried by the GaN-based epitaxial layer, the growth of the GaN-based epitaxial layer is performed. After that, it cannot be used as an alignment mark as shown in FIG.

次に、段差部101aと第2のアライメントマーク120とが形成された基板101の上に、図1に示すレーザ構造を結晶成長により形成する。結晶成長には、例えば有機金属気層成長法(Metalorganic Chemical Vapor Deposition:MOCVD)法を用いる。   Next, the laser structure shown in FIG. 1 is formed by crystal growth on the substrate 101 on which the step portion 101a and the second alignment mark 120 are formed. For the crystal growth, for example, a metalorganic chemical vapor deposition (MOCVD) method is used.

まず、基板101の主面上に、例えば、厚さが2μmのn型AlGa1−xN(x=0.03)からなるn型クラッド層103、厚さが0.1μmのn型AlGa1−xN(x=0.003)からなるn型光ガイド層104、厚さが8nmのInGa1−yN(y=0.02)からなる障壁層と厚さが3nmのInGa1−yN(y=0.12)からなる井戸層により構成された多重量子井戸活性層105、厚さが0.1μmのp型GaNからなるp型光ガイド層106、厚さが0.5μmのp型AlGa1−xN(x=0.03)からなるp型クラッド層107、及び厚さが60nmのp型GaNからなるp型コンタクト層108を順次成長する。 First, on the main surface of the substrate 101, for example, an n-type cladding layer 103 made of n-type Al x Ga 1-x N (x = 0.03) having a thickness of 2 μm and an n-type having a thickness of 0.1 μm. An n-type light guide layer 104 made of Al x Ga 1-x N (x = 0.003), a barrier layer made of In y Ga 1-y N (y = 0.02) with a thickness of 8 nm, and a thickness of A multiple quantum well active layer 105 composed of a well layer composed of 3 nm of In y Ga 1-y N (y = 0.12), a p-type light guide layer 106 composed of p-type GaN having a thickness of 0.1 μm, A p-type cladding layer 107 made of p-type Al x Ga 1-x N (x = 0.03) having a thickness of 0.5 μm and a p - type contact layer 108 made of p-type GaN having a thickness of 60 nm are successively grown. To do.

GaN系エピタキシャル層の結晶成長法には、MOCVD法の他に、分子線エピタキシ(Molecular Beam Epitaxy:MBE)法等のGaN系半導体レーザ構造が成長可能な成長方法を用いてもよい。また、MOCVD法を用いた場合の原料としては、例えば、Ga原料としてトリメチルガリウム(TMG)、In原料としてトリメチルインジウム(TMI)及びAl原料としてトリメチルアルミニウム(TMA)を用い、N原料としてアンモニア(NH)を用いればよい。さらに、n型不純物であるSi原料にはシラン(SiH)ガスを用い、p型不純物であるMg原料にはビスシクロペンタジエニルマグネシウム(CpMg)を用いればよい。 As a crystal growth method for the GaN-based epitaxial layer, a growth method capable of growing a GaN-based semiconductor laser structure such as a molecular beam epitaxy (MBE) method may be used in addition to the MOCVD method. Further, as raw materials in the case of using the MOCVD method, for example, trimethyl gallium (TMG) is used as a Ga raw material, trimethyl indium (TMI) is used as an In raw material, and trimethyl aluminum (TMA) is used as an Al raw material, and ammonia (NH is used as an N raw material. 3 ) may be used. Further, silane (SiH 4 ) gas may be used for the Si raw material that is an n-type impurity, and biscyclopentadienyl magnesium (Cp 2 Mg) may be used for the Mg raw material that is a p-type impurity.

次に、熱CVD法により、p型コンタクト層108の上に、膜厚が0.2μmのSiOからなるマスク層(図示せず)を成膜する。続いて、リソグラフィ法及びエッチング法により、マスク層を幅が1.5μmのストライプ状で且つm軸方向と平行に延びるようにパターニングする。このとき、ステッパ装置において、第2のアライメントマーク120を参照しながら、リッジストライプパターンのマスク合わせを行う。その結果、エピタキシャル成長前に形成した段差部101aとエピタキシャル成長後に形成するリッジストライプ部との距離を0.1μm程度の精度で精密に制御することができる。続いて、エッチングガスにClを用いたICPドライエッチング装置により、p型コンタクト層108とp型クラッド層107の上部とをエッチングして、p型コンタクト層108及びp型クラッド層107にリッジストライプ型の導波路を形成する。その後、マスク層を除去する。なお、リッジストライプ部の形成位置は端面窓構造の形成に重要なパラメータとなる。その詳細は後述する。 Next, a mask layer (not shown) made of SiO 2 having a thickness of 0.2 μm is formed on the p-type contact layer 108 by thermal CVD. Subsequently, the mask layer is patterned by a lithography method and an etching method so as to have a stripe shape with a width of 1.5 μm and to extend in parallel with the m-axis direction. At this time, in the stepper apparatus, the mask alignment of the ridge stripe pattern is performed while referring to the second alignment mark 120. As a result, the distance between the stepped portion 101a formed before epitaxial growth and the ridge stripe portion formed after epitaxial growth can be precisely controlled with an accuracy of about 0.1 μm. Subsequently, the p-type contact layer 108 and the upper part of the p-type cladding layer 107 are etched by an ICP dry etching apparatus using Cl 2 as an etching gas, and ridge stripes are formed on the p-type contact layer 108 and the p-type cladding layer 107. Forming a waveguide of the mold. Thereafter, the mask layer is removed. The formation position of the ridge stripe portion is an important parameter for forming the end face window structure. Details thereof will be described later.

次に、熱CVD法により、厚さが400nmのSiOからなる光閉じ込め絶縁膜109を堆積する。なお、光閉じ込め絶縁膜109は、SiOの他に、SiN等を用いることができる。続いて、リソグラフィ法及びウェットエッチング法により、光閉じ込め絶縁膜109にリッジストライプ部の頂部を露出する開口部を形成する。その後、リフトオフ法により、リッジストライプ部の頂部と接するようにp側オーミック電極110を形成する。ここで、p側オーミック電極110は、厚さが40nmのパラジウム(Pd)と厚さが35nmの白金(Pt)とから構成される。 Next, a light confinement insulating film 109 made of SiO 2 having a thickness of 400 nm is deposited by thermal CVD. Note that the light confinement insulating film 109 can be made of SiN or the like in addition to SiO 2 . Subsequently, an opening that exposes the top of the ridge stripe portion is formed in the optical confinement insulating film 109 by lithography and wet etching. Thereafter, the p-side ohmic electrode 110 is formed so as to be in contact with the top of the ridge stripe portion by a lift-off method. Here, the p-side ohmic electrode 110 is composed of palladium (Pd) having a thickness of 40 nm and platinum (Pt) having a thickness of 35 nm.

その後、図1(a)及び(b)に示すように、光閉じ込め絶縁膜109の上に、p側オーミック電極110を覆うように、厚さが50nmのチタン(Ti)、厚さが35nmの白金(Pt)及び厚さが500nmの金(Au)からなるp側パッド電極111をリフトオフ法により形成して、レーザ構造における表面側の加工が終了する。   Thereafter, as shown in FIGS. 1A and 1B, titanium (Ti) having a thickness of 50 nm and 35 nm having a thickness of 35 nm are formed on the optical confinement insulating film 109 so as to cover the p-side ohmic electrode 110. A p-side pad electrode 111 made of platinum (Pt) and gold (Au) having a thickness of 500 nm is formed by a lift-off method, and the processing on the surface side in the laser structure is completed.

次に、基板101におけるn型クラッド層103と反対側の面(裏面)に対して研削及び研磨を行って、エピタキシャル層を含め基板103の厚さを100μm程度とする。続いて、研磨された基板101の裏面に、厚さが5nmのTi、厚さが100nmのPt及び厚さが1μmのAuからなるn側オーミック電極112を形成してウェハプロセスを完了する。   Next, the surface (back surface) opposite to the n-type cladding layer 103 in the substrate 101 is ground and polished so that the thickness of the substrate 103 including the epitaxial layer is about 100 μm. Subsequently, an n-side ohmic electrode 112 made of Ti having a thickness of 5 nm, Pt having a thickness of 100 nm and Au having a thickness of 1 μm is formed on the back surface of the polished substrate 101 to complete the wafer process.

次に、ウェハを短冊状の複数のレーザバーにへき開する一次へき開工程を実施する。本実施形態においては、共振器長が600μmとなるように、各レーザバーの幅を600μmにへき開する。その後、一次へき開面(共振器端面)に反射率制御及び端面保護の目的で行なう端面コーティング工程、レーザバーを個々のチップに分離する二次へき開工程、及び各チップをパッケージングするパッケージ工程を経てレーザ装置が完成する。   Next, a primary cleavage process for cleaving the wafer into a plurality of strip-shaped laser bars is performed. In the present embodiment, the width of each laser bar is cleaved to 600 μm so that the resonator length is 600 μm. After that, the laser is passed through an end face coating process for the purpose of reflectance control and end face protection on the primary cleavage plane (resonator end face), a secondary cleavage process for separating the laser bar into individual chips, and a packaging process for packaging each chip. The device is completed.

なお、本実施形態に係るGaN系半導体レーザ装置は、基板101にGaNを用いる構成に限られない。例えば、図6に示すように、サファイア(Al)、スピネル(MgAl)、炭化シリコン(SiC)又はシリコン(Si)等からなる異種基板201の上にGaN系半導体層202を結晶成長し、成長したGaN系半導体層202の上面に第1のアライメントマーク115及び第2のアライメントマーク120等を形成する。その後、GaN系半導体層202の上に各アライメントマーク115、120を覆うように、GaN系エピタキシャル層を成長させてもよい。 The GaN semiconductor laser device according to the present embodiment is not limited to the configuration using GaN for the substrate 101. For example, as shown in FIG. 6, a GaN-based semiconductor layer 202 is formed on a heterogeneous substrate 201 made of sapphire (Al 2 O 3 ), spinel (MgAl 2 O 4 ), silicon carbide (SiC), silicon (Si), or the like. The first alignment mark 115 and the second alignment mark 120 are formed on the upper surface of the grown GaN-based semiconductor layer 202 by crystal growth. Thereafter, a GaN-based epitaxial layer may be grown on the GaN-based semiconductor layer 202 so as to cover the alignment marks 115 and 120.

以下、本実施形態においては、基板101に設けた段差部101aによって、該段差部101aの近傍領域で多重量子井戸活性層105のエネルギー・バンドギャップが変化する現象、すなわちエネルギー・バンドギャップが大きくなる領域105aにより端面窓構造が形成される現象について説明する。   Hereinafter, in the present embodiment, the step portion 101a provided on the substrate 101 causes a phenomenon in which the energy band gap of the multiple quantum well active layer 105 changes in a region near the step portion 101a, that is, the energy band gap increases. A phenomenon in which the end face window structure is formed by the region 105a will be described.

図7(a)は、基板101上に、多重量子井戸活性層105までを成長した表面の走査型電子顕微鏡(SEM)写真である。導波路(共振器)は、m軸方向に沿って形成される(図7(a)においては横方向)。図7(b)は、図7(a)に示した破線方向に沿ったカソードルミネセンス(CL)によって、多重量子井戸活性層105のエネルギー・バンドギャップEgを評価した結果を示す。図7(b)に示すように、a軸に沿って段差部101aの両側にEgが増大している領域が存在していることが分かる。そこで、共振器の端面が段差部101aの近傍に形成されるように光導波路(リッジストライプ部)の位置を設定すれば、共振器の端面付近でエネルギー・バンドギャップEgが大きくなる端面窓構造を実現できる。   FIG. 7A is a scanning electron microscope (SEM) photograph of the surface grown up to the multiple quantum well active layer 105 on the substrate 101. The waveguide (resonator) is formed along the m-axis direction (lateral direction in FIG. 7A). FIG. 7B shows the result of evaluating the energy band gap Eg of the multiple quantum well active layer 105 by cathodoluminescence (CL) along the broken line direction shown in FIG. As shown in FIG. 7B, it can be seen that there are regions where Eg increases on both sides of the stepped portion 101a along the a-axis. Therefore, if the position of the optical waveguide (ridge stripe portion) is set so that the end face of the resonator is formed in the vicinity of the stepped portion 101a, an end face window structure in which the energy band gap Eg is increased near the end face of the resonator. realizable.

図7(c)は、図7(b)の右半分を拡大したグラフである。位置の±15μmの領域が段差部101aの端部である。図7(c)から分かるように、段差部101aの端端から5μmの位置が最もエネルギー・バンドギャップEgが大きくなっている。この位置から外れると、Egは急激に小さくなる。従って、光導波路(リッジストライプ部)が段差部101a端部から5μmの位置に形成されるように、ステッパ装置による高精度なマスク合わせを行なう必要がある。その際、上述したGaN系エピタキシャル層で埋め込まれた第2のアライメントマーク120が有効となる。   FIG.7 (c) is the graph which expanded the right half of FIG.7 (b). The region of ± 15 μm at the position is the end of the step 101a. As can be seen from FIG. 7C, the energy band gap Eg is the largest at a position of 5 μm from the end of the stepped portion 101a. If it deviates from this position, Eg becomes small rapidly. Therefore, it is necessary to perform high-precision mask alignment by the stepper device so that the optical waveguide (ridge stripe portion) is formed at a position of 5 μm from the end of the stepped portion 101a. At that time, the second alignment mark 120 embedded with the above-described GaN-based epitaxial layer is effective.

以上説明したように、GaN系エピタキシャル層で埋め込んだ第2のアライメントマーク120は、本実施形態のような半導体レーザ装置の端面窓構造の形成に限られず、プロセスの途中にエピタキシャル成長が行われるデバイスプロセス全般に有効である。   As described above, the second alignment mark 120 embedded with the GaN-based epitaxial layer is not limited to the formation of the end face window structure of the semiconductor laser device as in the present embodiment, and a device process in which epitaxial growth is performed during the process. It is effective in general.

また、本発明は、第1のアライメントマーク115のように、エピタキシャル成長後にマスクの位置合わせの参照が不可能となるような半導体であれば、GaN系(III族窒化物)半導体に限られない。   In addition, the present invention is not limited to a GaN-based (Group III nitride) semiconductor as long as it is a semiconductor that makes it impossible to refer to mask alignment after epitaxial growth, such as the first alignment mark 115.

本発明に係る半導体装置の製造方法は、活性層を含む第2の結晶層の成長用基板として、同種の第1の結晶層を用いる場合に、第2の結晶層を成長した後の露光時に、認識可能なアライメントマークを形成することができ、特に、GaN系半導体装置の製造方法等に有用である。   In the method for manufacturing a semiconductor device according to the present invention, when a first crystal layer of the same kind is used as a growth substrate for a second crystal layer including an active layer, the exposure is performed after growing the second crystal layer. A recognizable alignment mark can be formed, which is particularly useful in a method for manufacturing a GaN-based semiconductor device.

101 基板(第1の結晶層)
101a 段差部
103 n型クラッド層
104 n型光ガイド層
105 多重量子井戸活性層
105a 禁制帯幅が大きくなる領域
106 p型光ガイド層
107 p型クラッド層
108 p型コンタクト層
109 光閉じ込め絶縁膜
110 p側オーミック電極
111 p側パッド電極
112 n側オーミック電極
115 第1のアライメントマーク(第2のマーク)
120 第2のアライメントマーク(第1のマーク)
201 異種基板
202 GaN系半導体層
101 substrate (first crystal layer)
101a Step 103 n-type cladding layer 104 n-type light guide layer 105 multiple quantum well active layer 105a region where the forbidden band width increases 106 p-type light guide layer 107 p-type cladding layer 108 p-type contact layer 109 light confinement insulating film 110 p-side ohmic electrode 111 p-side pad electrode 112 n-side ohmic electrode 115 first alignment mark (second mark)
120 Second alignment mark (first mark)
201 heterogeneous substrate 202 GaN-based semiconductor layer

Claims (8)

アライメントマーク検出用光源に対して透明な材料からなる第1の結晶層を成長する工程と、
前記第1の結晶層の上に、該第1の結晶層と異なる屈折率を有する材料からなる第1のマークを形成する工程と、
前記第1の結晶層の上に、第2の結晶層を前記第1のマークを埋め込むように成長する工程と、
前記第1のマークを参照しながら、前記第2の結晶層に対する露光の位置合わせを行う工程とを備えていることを特徴とする半導体装置の製造方法。
Growing a first crystal layer made of a material transparent to the alignment mark detection light source;
Forming a first mark made of a material having a refractive index different from that of the first crystal layer on the first crystal layer;
Growing a second crystal layer on the first crystal layer so as to embed the first mark;
And a step of aligning exposure of the second crystal layer with reference to the first mark.
前記第1の結晶層は、III族窒化物半導体からなることを特徴とする請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first crystal layer is made of a group III nitride semiconductor. 前記第1の結晶層は、III族窒化物半導体からなる基板であることを特徴とする請求項1に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the first crystal layer is a substrate made of a group III nitride semiconductor. 前記第1の結晶層を成長する工程において、前記第1の結晶層は、III族窒化物半導体とは異なる材料からなる基板の上に成長することを特徴とする請求項1又は2に記載の半導体装置の製造方法。   3. The method according to claim 1, wherein in the step of growing the first crystal layer, the first crystal layer is grown on a substrate made of a material different from the group III nitride semiconductor. A method for manufacturing a semiconductor device. 前記第1のマークは、誘電体又は高融点金属からなることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first mark is made of a dielectric or a refractory metal. 前記第1のマークの幅は、第2の結晶層の厚さの2倍以下であることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 1, wherein the width of the first mark is not more than twice the thickness of the second crystal layer. 前記第1のマークの厚さは、前記第2の結晶層により埋め込まれて得られる回折光強度が極大点となる厚さ又はその近傍の厚さに設定されることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。   2. The thickness of the first mark is set to a thickness at which a diffracted light intensity obtained by being embedded by the second crystal layer becomes a maximum point or a thickness in the vicinity thereof. The manufacturing method of the semiconductor device of any one of -6. 前記第1の結晶層を成長する工程と、前記第1のマークを形成する工程との間に、
前記第1の結晶層における前記第1のマークとは異なる領域に、凹部又は凸部からなる第2のマークを形成する工程と、
前記第2のマークを参照して位置合わせを行うことにより、前記第1の結晶成長層における前記第1のマーク及び第2のマークとは異なる領域に段差部を形成する工程と、
前記第2の結晶層に対する露光の位置合わせ工程よりも後に、前記第2の成長層における前記段差部の近傍にリッジストライプ部を形成する工程とをさらに備えていることを特徴とする請求項1に記載の半導体装置の製造方法。
Between the step of growing the first crystal layer and the step of forming the first mark,
Forming a second mark consisting of a concave portion or a convex portion in a region different from the first mark in the first crystal layer;
Forming a stepped portion in a region different from the first mark and the second mark in the first crystal growth layer by performing alignment with reference to the second mark;
2. The method of claim 1, further comprising a step of forming a ridge stripe portion in the vicinity of the step portion in the second growth layer after the exposure alignment step for the second crystal layer. The manufacturing method of the semiconductor device as described in any one of.
JP2009165496A 2009-07-14 2009-07-14 Method for manufacturing semiconductor device Pending JP2011023453A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009165496A JP2011023453A (en) 2009-07-14 2009-07-14 Method for manufacturing semiconductor device
PCT/JP2010/001321 WO2011007472A1 (en) 2009-07-14 2010-02-26 Manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009165496A JP2011023453A (en) 2009-07-14 2009-07-14 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2011023453A true JP2011023453A (en) 2011-02-03

Family

ID=43449084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009165496A Pending JP2011023453A (en) 2009-07-14 2009-07-14 Method for manufacturing semiconductor device

Country Status (2)

Country Link
JP (1) JP2011023453A (en)
WO (1) WO2011007472A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221365A1 (en) * 2012-02-24 2013-08-29 Raytheon Company Method For Processing Semiconductors Using A Combination Of Electron Beam And Optical Lithography
US8907493B2 (en) 2012-08-21 2014-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2017028081A (en) * 2015-07-22 2017-02-02 大日本印刷株式会社 Substrate for manufacturing imprint mold and manufacturing method of imprint mold
JP2018022850A (en) * 2016-08-05 2018-02-08 大日本印刷株式会社 Imprint mold and pattern forming method using the mold
JP2022123363A (en) * 2021-02-12 2022-08-24 株式会社デンソー Semiconductor device manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4797257B2 (en) * 2001-02-22 2011-10-19 ソニー株式会社 Manufacturing method of semiconductor element
JP4852795B2 (en) * 2001-05-30 2012-01-11 住友電気工業株式会社 Method for producing compound semiconductor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221365A1 (en) * 2012-02-24 2013-08-29 Raytheon Company Method For Processing Semiconductors Using A Combination Of Electron Beam And Optical Lithography
US8754421B2 (en) * 2012-02-24 2014-06-17 Raytheon Company Method for processing semiconductors using a combination of electron beam and optical lithography
US9219000B2 (en) 2012-02-24 2015-12-22 Raytheon Company Method for processing semiconductors using a combination of electron beam and optical lithography
US8907493B2 (en) 2012-08-21 2014-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2017028081A (en) * 2015-07-22 2017-02-02 大日本印刷株式会社 Substrate for manufacturing imprint mold and manufacturing method of imprint mold
JP2018022850A (en) * 2016-08-05 2018-02-08 大日本印刷株式会社 Imprint mold and pattern forming method using the mold
JP2022123363A (en) * 2021-02-12 2022-08-24 株式会社デンソー Semiconductor device manufacturing method
JP7420756B2 (en) 2021-02-12 2024-01-23 株式会社デンソー Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
WO2011007472A1 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
KR100763829B1 (en) Semiconductor laser device, and method of manufacturing the same
KR100917260B1 (en) Crystal Films, Crystal Substrates, and Semiconductor Devices
JP4288743B2 (en) Nitride semiconductor growth method
US7606276B2 (en) Nitride semiconductor device and method for fabricating the same
JP2000277437A5 (en)
KR19990077668A (en) Semiconductor device, its manufacturing method and substrate for manufacturing a semiconductor device
JP5076656B2 (en) Nitride semiconductor laser device
WO2006123580A1 (en) Nitride semiconductor device and method for manufacturing same
KR100624598B1 (en) Semiconductor light emitting device and its manufacturing method
US20030047746A1 (en) GaN substrate formed over GaN layer having discretely formed minute holes produced by use of discretely arranged growth suppression mask elements
JP4901477B2 (en) Nitride compound semiconductor device and manufacturing method thereof
JP2011023453A (en) Method for manufacturing semiconductor device
JP4938267B2 (en) Laser diode manufacturing method
US9368940B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP3796060B2 (en) Semiconductor laser device and manufacturing method thereof
JP2006165407A (en) Nitride semiconductor laser device
JP4097343B2 (en) Manufacturing method of nitride semiconductor laser device
JP2001326425A (en) Semiconductor device and manufacturing method of substrate therefor
EP0982819B1 (en) Epitaxial facet formation for laser diodes based on III-V material systems
JP2008028375A (en) Nitride semiconductor laser device
JP4639571B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP2002204036A (en) Nitride semiconductor laser device and method of manufacturing the same
JP2009105184A (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP2000299530A (en) Semiconductor light-emitting device
JP4741055B2 (en) Semiconductor light emitting device