[go: up one dir, main page]

JP2011022342A - Display device, method of driving the same and electronics device - Google Patents

Display device, method of driving the same and electronics device Download PDF

Info

Publication number
JP2011022342A
JP2011022342A JP2009167098A JP2009167098A JP2011022342A JP 2011022342 A JP2011022342 A JP 2011022342A JP 2009167098 A JP2009167098 A JP 2009167098A JP 2009167098 A JP2009167098 A JP 2009167098A JP 2011022342 A JP2011022342 A JP 2011022342A
Authority
JP
Japan
Prior art keywords
signal
voltage
circuit
scanning line
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009167098A
Other languages
Japanese (ja)
Other versions
JP2011022342A5 (en
Inventor
Hideki Sugimoto
秀樹 杉本
Tadashi Toyomura
直史 豊村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009167098A priority Critical patent/JP2011022342A/en
Publication of JP2011022342A publication Critical patent/JP2011022342A/en
Publication of JP2011022342A5 publication Critical patent/JP2011022342A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】信号書き込みを2回に分けて行う際に、低階調の画質を向上させることの可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】階調補完書き込みを行ったのち、ブートストラップ動作が始まったら、ブートストラップ動作が直ちに停止され、移動度補正が開始される(T6〜T8)。移動度補正が終了したのち、ブートストラップ動作が始まったら、ブートストラップ動作が直ちに停止され、信号電圧の書込みが行われる(T9〜T11)。このように、2回目の信号書込みを行う前に、移動度補正を行うようにすることにより、2回目の信号電圧Vsig2の値とは無関係に、移動度補正を行う。
【選択図】図3
A display device, a driving method thereof, and an electronic apparatus capable of improving low gradation image quality when signal writing is performed in two steps.
A After performing the tone complement writing, when it begins bootstrap operation, is stopped bootstrap operation immediately, the mobility correction is started (T 6 ~T 8). When the bootstrap operation is started after the mobility correction is completed, the bootstrap operation is immediately stopped and the signal voltage is written (T 9 to T 11 ). As described above, the mobility correction is performed before the second signal writing, so that the mobility correction is performed regardless of the value of the second signal voltage V sig2 .
[Selection] Figure 3

Description

本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。   The present invention relates to a display device that displays an image with a light emitting element arranged for each pixel and a driving method thereof. Moreover, this invention relates to the electronic device provided with the said display apparatus.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。   In recent years, in the field of display devices that perform image display, display devices that use current-driven optical elements, such as organic EL (electroluminescence) elements, whose light emission luminance changes according to the value of a flowing current are used as light emitting elements of pixels. Developed and commercialized.

有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。   Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), and thus has higher image visibility and lower power consumption than a liquid crystal display device that requires a light source. And the response speed of the element is fast.

有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内の能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。   In the organic EL display device, similarly to the liquid crystal display device, there are a simple (passive) matrix method and an active matrix method as its driving method. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display device. For this reason, active matrix systems are currently being actively developed. In this method, a current flowing in a light emitting element arranged for each pixel is controlled by an active element (generally a TFT (Thin Film Transistor)) in a drive circuit provided for each light emitting element.

ところで、一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、駆動トランジスタに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。   By the way, in general, the current-voltage (IV) characteristics of the organic EL element deteriorate (deteriorate with time) as time elapses. In a pixel circuit that current-drives an organic EL element, when the IV characteristic of the organic EL element changes with time, the current value that flows through the drive transistor changes, so the current value that flows through the organic EL element also changes, and the current value Accordingly, the light emission luminance also changes.

また、駆動トランジスタの閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Vthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。 Further, the threshold voltage V th and the mobility μ of the driving transistor may change with time, or the threshold voltage V th and the mobility μ may be different for each pixel circuit due to variations in manufacturing processes. When the threshold voltage V th and the mobility μ of the driving transistor are different for each pixel circuit, the current value flowing through the driving transistor varies for each pixel circuit. Therefore, even if the same voltage is applied to the gate of the driving transistor, the organic EL The light emission luminance of the elements varies, and the uniformity of the screen is lost.

そこで、有機EL素子の発光輝度を一定に保つようにするために、有機EL素子のI−V特性の変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている(例えば、特許文献1〜4参照)。これら特許文献1〜4には、μ補正と信号書き込みとを同時に行ったり、信号書き込みを行いながらその最後の期間に信号書き込みと並行してμ補正を行ったりすることが記載されている。 Therefore, in order to keep the light emission luminance of the organic EL element constant, a compensation function for fluctuations in the IV characteristics of the organic EL element and a correction function for fluctuations in the threshold voltage Vth and mobility μ of the driving transistor are incorporated. Display devices have been developed (see, for example, Patent Documents 1 to 4). These Patent Documents 1 to 4 describe performing μ correction and signal writing at the same time, or performing μ correction in parallel with signal writing during the last period while performing signal writing.

特開2007−171827号公報JP 2007-171827 A 特開2007−108381号公報JP 2007-108381 A 特開2007−133283号公報JP 2007-133283 A 特開2007−133284号公報JP 2007-133284 A

上記特許文献1〜4に記載の駆動方法を応用して、閾値補正を行った後に、信号書き込みを2回に分けて行うことで映像階調を増大させる方法が過去に提案されている。しかし、この方法では、1回目の信号書き込みがなされた後、2回目の信号書き込みがなされるまでの間、ブートストラップが生じてしまう。そのため、1回目の信号電圧値を大きくすることができず、1回目の信号書込みの際に移動度補正を十分に行うことができない。従って、2回目の信号電圧値が小さい場合には、2回目の信号書込みの際にも移動度補正を十分に行うことができないので、低階調の画質が低下してしまうという問題があった。   In the past, there has been proposed a method of increasing the video gradation by performing signal writing in two steps after performing threshold correction by applying the driving methods described in Patent Documents 1 to 4. However, in this method, after the first signal writing, the bootstrap occurs until the second signal writing. For this reason, the signal voltage value for the first time cannot be increased, and the mobility correction cannot be sufficiently performed at the time of the first signal writing. Accordingly, when the signal voltage value for the second time is small, the mobility correction cannot be sufficiently performed even in the second signal writing, and there is a problem that the image quality of low gradation is deteriorated. .

本発明はかかる問題点に鑑みてなされたもので、その目的は、信号書き込みを2回に分けて行う際に、低階調の画質を向上させることの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a display device, a driving method thereof, and an electronic device capable of improving low gradation image quality when signal writing is performed twice. To provide equipment.

本発明の表示装置は、画素回路アレイ部と、走査線駆動回路と、信号線駆動回路とを備えたものである。画素回路アレイ部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含んでいる。信号線駆動回路は、映像信号に対応する階調補完電圧と、固定値の移動度補正電圧と、映像信号に対応する信号電圧とをこの順に各信号線に印加して、選択対象の画素回路への書き込みを行うようになっている。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するようになっている。走査線駆動回路は、さらに、信号線駆動回路が複数の信号線に移動度補正電圧を印加している期間内に、一の走査線に選択パルスを印加するようになっている。   The display device of the present invention includes a pixel circuit array section, a scanning line driving circuit, and a signal line driving circuit. The pixel circuit array section is arranged in a matrix corresponding to a plurality of scanning lines arranged in rows, a plurality of signal lines arranged in columns, and intersections of the scanning lines and signal lines. A plurality of light emitting elements and a plurality of pixel circuits are included. The signal line driving circuit applies a gradation complementary voltage corresponding to the video signal, a fixed mobility correction voltage, and a signal voltage corresponding to the video signal to each signal line in this order to select a pixel circuit to be selected. To write to. The scanning line driving circuit sequentially applies selection pulses to a plurality of scanning lines to sequentially select a plurality of light emitting elements and a plurality of pixel circuits. The scanning line driving circuit further applies a selection pulse to one scanning line during a period in which the signal line driving circuit applies the mobility correction voltage to the plurality of signal lines.

本発明の電子機器は、上記表示装置を備えたものである。   An electronic apparatus according to the present invention includes the display device.

本発明の表示装置の駆動方法は、以下の2つのステップを含むものである。
(A)以下の構成を備えた表示装置を用意するステップ
(B)走査線駆動回路を用いて、信号線駆動回路が複数の信号線に移動度補正電圧を印加している期間内に、一の走査線に選択パルスを印加するステップ
The display device driving method of the present invention includes the following two steps.
(A) Step of preparing a display device having the following configuration (B) Using the scanning line driving circuit, the signal line driving circuit applies a mobility correction voltage to a plurality of signal lines within one period. Applying a selection pulse to the scanning line

上記駆動方法が用いられる表示装置は、画素回路アレイ部と、走査線駆動回路と、信号線駆動回路とを備えたものである。画素回路アレイ部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含んでいる。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するようになっている。信号線駆動回路は、映像信号に対応する階調補完電圧と、固定値の移動度補正電圧と、映像信号に対応する信号電圧とをこの順に各信号線に印加して、選択対象の画素回路への書き込みを行うようになっている。   A display device using the above driving method includes a pixel circuit array section, a scanning line driving circuit, and a signal line driving circuit. The pixel circuit array section is arranged in a matrix corresponding to a plurality of scanning lines arranged in rows, a plurality of signal lines arranged in columns, and intersections of the scanning lines and signal lines. A plurality of light emitting elements and a plurality of pixel circuits are included. The scanning line driving circuit sequentially applies selection pulses to a plurality of scanning lines to sequentially select a plurality of light emitting elements and a plurality of pixel circuits. The signal line driving circuit applies a gradation complementary voltage corresponding to the video signal, a fixed mobility correction voltage, and a signal voltage corresponding to the video signal to each signal line in this order to select a pixel circuit to be selected. To write to.

本発明の表示装置およびその駆動方法ならびに電子機器では、信号線駆動回路が複数の信号線に移動度補正電圧を印加している期間内に、一の走査線に選択パルスが印加される。これにより、信号電圧の大きさに依らずに画素回路の移動度を補正することができる。   In the display device, the driving method thereof, and the electronic device of the present invention, the selection pulse is applied to one scanning line during the period in which the signal line driving circuit applies the mobility correction voltage to the plurality of signal lines. Thereby, the mobility of the pixel circuit can be corrected regardless of the magnitude of the signal voltage.

本発明の表示装置およびその駆動方法ならびに電子機器によれば、信号電圧の大きさに依らずに画素回路の移動度を補正することができるようにした。これにより、信号書き込みを2回に分けて行う際に、低階調の画質を向上させることができる。   According to the display device, the driving method thereof, and the electronic apparatus of the present invention, the mobility of the pixel circuit can be corrected regardless of the magnitude of the signal voltage. Thereby, when signal writing is performed twice, the image quality of low gradation can be improved.

本発明の一実施の形態に係る表示装置の一例を表す構成図である。It is a block diagram showing an example of the display apparatus which concerns on one embodiment of this invention. 図1の画素回路アレイ部の内部構成の一例を表す構成図である。FIG. 2 is a configuration diagram illustrating an example of an internal configuration of a pixel circuit array unit in FIG. 1. 図1の表示装置のライン動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of the line operation | movement of the display apparatus of FIG. 比較例に係る表示装置の動作の一例について説明するための波形図である。It is a wave form diagram for demonstrating an example of operation | movement of the display apparatus which concerns on a comparative example. 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of the said embodiment. 上記実施の形態の表示装置の適用例1の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the display apparatus of the said embodiment. (A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2, (B) is a perspective view showing the external appearance seen from the back side. 適用例3の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例4の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 4. FIG. (A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。(A) is a front view of the application example 5 in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) is a left side view, and (E) is a right side view, (F) is a top view and (G) is a bottom view.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.実施の形態
1.1 表示装置の概略構成
1.2 表示装置の動作
1.3 作用・効果
2.モジュールおよび適用例
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. Embodiment
1.1 Schematic configuration of display device
1.2 Operation of display device
1.3 Actions and effects Modules and application examples

<1.実施の形態>
(1.1 表示装置の概略構成)
図1は、本発明の一実施の形態に係る表示装置1の概略構成を表したものである。この表示装置1は、表示パネル10と、駆動回路20とを備えている。表示パネル10は、例えば、複数の有機EL素子11R,11G,11B(発光素子)がマトリクス状に配置された画素回路アレイ部13を有している。本実施の形態では、例えば、互いに隣り合う3つの有機EL素子11R,11G,11Bが1つの画素12を構成している。なお、以下では、有機EL素子11R,11G,11Bの総称として有機EL素子11を適宜、用いるものとする。駆動回路20は、画素回路アレイ部13を駆動するものであり、例えば、映像信号処理回路21、タイミング生成回路22、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25を有している。
<1. Embodiment>
(1.1 Schematic configuration of display device)
FIG. 1 shows a schematic configuration of a display device 1 according to an embodiment of the present invention. The display device 1 includes a display panel 10 and a drive circuit 20. The display panel 10 includes, for example, a pixel circuit array unit 13 in which a plurality of organic EL elements 11R, 11G, and 11B (light emitting elements) are arranged in a matrix. In the present embodiment, for example, three organic EL elements 11R, 11G, and 11B adjacent to each other constitute one pixel 12. Hereinafter, the organic EL element 11 is appropriately used as a general term for the organic EL elements 11R, 11G, and 11B. The drive circuit 20 drives the pixel circuit array unit 13, and includes, for example, a video signal processing circuit 21, a timing generation circuit 22, a signal line drive circuit 23, a scanning line drive circuit 24, and a power supply line drive circuit 25. ing.

[画素回路アレイ部]
図2は、画素回路アレイ部13の回路構成の一例を表したものである。画素回路アレイ部13は、表示パネル10の表示領域に形成されている。画素回路アレイ部13は、例えば、図1、図2に示したように、行状に配置された複数の走査線WSLと、列状に配置された複数の信号線DTLと、走査線WSLに沿って行状に配置された複数の電源線PSLとを有している。各走査線WSLと各信号線DTLとの交差部に対応して、複数の有機EL素子11および画素回路14が行列状に配置(2次元配置)されている。画素回路14は、例えば、駆動トランジスタTr1、書き込みトランジスタTr2および保持容量Csによって構成されたものであり、2Tr1Cの回路構成となっている。駆動トランジスタTr1および書き込みトランジスタTr2は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。なお、TFTの種類は特に限定されるものではなく、例えば、逆スタガー構造(いわゆるボトムゲート型)であってもよいし、スタガー構造(トップゲート型)であってもよい。また、駆動トランジスタTr1または書き込みトランジスタTr2は、pチャネルMOS型のTFTであってもよい。
[Pixel circuit array section]
FIG. 2 illustrates an example of a circuit configuration of the pixel circuit array unit 13. The pixel circuit array unit 13 is formed in the display area of the display panel 10. For example, as illustrated in FIGS. 1 and 2, the pixel circuit array unit 13 includes a plurality of scanning lines WSL arranged in rows, a plurality of signal lines DTL arranged in columns, and scanning lines WSL. And a plurality of power supply lines PSL arranged in rows. A plurality of organic EL elements 11 and pixel circuits 14 are arranged in a matrix (two-dimensional arrangement) corresponding to the intersections of the scanning lines WSL and the signal lines DTL. The pixel circuit 14 is configured by, for example, a drive transistor Tr 1 , a write transistor Tr 2, and a storage capacitor C s , and has a circuit configuration of 2Tr1C. The drive transistor Tr 1 and the write transistor Tr 2 are formed by, for example, n-channel MOS type thin film transistors (TFTs). Note that the type of TFT is not particularly limited, and may be, for example, an inverted staggered structure (so-called bottom gate type) or a staggered structure (top gate type). Further, the drive transistor Tr 1 or the write transistor Tr 2 may be a p-channel MOS type TFT.

画素回路アレイ部13において、各信号線DTLは、信号線駆動回路23の出力端(図示せず)と、書き込みトランジスタTr2のドレイン電極(図示せず)に接続されている。各走査線WSLは、走査線駆動回路24の出力端(図示せず)と、書き込みトランジスタTr2のゲート電極(図示せず)に接続されている。各電源線PSLは、電源線駆動回路25の出力端(図示せず)と、駆動トランジスタTr1のドレイン電極(図示せず)に接続されている。書き込みトランジスタTr2のソース電極(図示せず)は、駆動トランジスタTr1のゲート電極(図示せず)と、保持容量Csの一端に接続されている。駆動トランジスタTr1のソース電極(図示せず)と保持容量Csの他端とが、有機EL素子11のアノード電極(図示せず)に接続されている。有機EL素子11のカソード電極(図示せず)は、例えばグラウンド線GNDに接続されている。なお、カソード電極は、各有機EL素子11の共通電極として用いられており、例えば、表示パネル10の表示領域全体に渡って連続して形成され、平板状となっている。 In the pixel circuit array section 13, the signal line DTL, the output terminal of the signal line drive circuit 23 (not shown) is connected to the drain electrode of the writing transistor Tr 2 (not shown). Each scanning line WSL is the output terminal of the scanning line drive circuit 24 (not shown) is connected to the gate electrode of the writing transistor Tr 2 (not shown). Each power line PSL, the output terminal of the power source line drive circuit 25 (not shown) is connected to the drain electrode of the driving transistor Tr 1 (not shown). The source electrode (not shown) of the write transistor Tr 2 is connected to the gate electrode (not shown) of the drive transistor Tr 1 and one end of the storage capacitor C s . The source electrode (not shown) of the drive transistor Tr 1 and the other end of the storage capacitor C s are connected to the anode electrode (not shown) of the organic EL element 11. A cathode electrode (not shown) of the organic EL element 11 is connected to the ground line GND, for example. The cathode electrode is used as a common electrode for each organic EL element 11, and is formed continuously over the entire display region of the display panel 10, for example, and has a flat plate shape.

[駆動回路]
次に、画素回路アレイ部13の周辺に設けられた駆動回路20内の各回路について、図1を参照して説明する。映像信号処理回路21は、外部から入力されたデジタルの映像信号20Aに対して所定の補正を行うと共に、補正した後の映像信号を信号線駆動回路23に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路22は、信号線駆動回路23、走査線駆動回路24および電源線駆動回路25が連動して動作するように制御するものである。タイミング生成回路22は、例えば、外部から入力された同期信号20Bに応じて(同期して)、これらの回路に対して制御信号22Aを出力するようになっている。
[Drive circuit]
Next, each circuit in the drive circuit 20 provided around the pixel circuit array unit 13 will be described with reference to FIG. The video signal processing circuit 21 performs predetermined correction on the digital video signal 20 </ b> A input from the outside and outputs the corrected video signal to the signal line driving circuit 23. Examples of the predetermined correction include gamma correction and overdrive correction. The timing generation circuit 22 controls the signal line driving circuit 23, the scanning line driving circuit 24, and the power supply line driving circuit 25 to operate in conjunction with each other. The timing generation circuit 22 outputs a control signal 22A to these circuits, for example, in response to (in synchronization with) a synchronization signal 20B input from the outside.

信号線駆動回路23は、制御信号22Aの入力に応じて(同期して)、映像信号処理回路21から入力された映像信号20Aに対応するアナログの映像信号を、各信号線DTLに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路14に書き込むものである。具体的には、信号線駆動回路23は、映像信号20Aに対応する階調補完電圧Vsig1と、固定値の移動度補正電圧Vofs2と、映像信号に対応する信号電圧Vsig2とをこの順に各信号線DTLに印加して、選択対象の画素回路14への書き込みを行うものである。なお、書き込みとは、駆動トランジスタTr1のゲート−ソース間に所定の電圧を印加することを指している。信号線駆動回路23は、例えば、信号電圧Vsig2および階調補完電圧Vsig1と、有機EL素子11の消光時に駆動トランジスタTr1のゲートに印加する電圧Vofs1および移動度補正電圧Vofs2とを出力することが可能となっている。ここで、階調補完電圧Vsig1は、信号電圧Vsig2と所定の関係にあり、例えば、信号電圧Vsig2以下の電圧値となっている。また、電圧Vofs1は、駆動トランジスタTr1の閾値電圧をVthとすると、(Vofs1-Vth)が有機EL素子11の閾値電圧Velとカソード電圧Vcaを足し合わせた電圧(Vel+Vca)よりも低い電圧値(一定値)となるように設定されている。電圧Vofs2は、駆動トランジスタTr1の移動度を補正する際に用いられる電圧である。電圧Vofs2は階調補完書き込みにおけるソース電位の上昇をΔV1、移動度補正におけるソース電位の上昇をΔV2とすると、(Vofs1-Vth+ΔV1+ΔV2)が電圧(Vel+Vca)よりも低い電圧値(一定値)となるように設定されている。 The signal line driving circuit 23 applies an analog video signal corresponding to the video signal 20A input from the video signal processing circuit 21 to each signal line DTL in response to (in synchronization with) the input of the control signal 22A. An analog video signal or a signal corresponding thereto is written to the pixel circuit 14 to be selected. Specifically, the signal line driving circuit 23 outputs the gradation complementary voltage V sig1 corresponding to the video signal 20A, the fixed mobility correction voltage V ofs2, and the signal voltage V sig2 corresponding to the video signal in this order. By applying to each signal line DTL, writing to the pixel circuit 14 to be selected is performed. Note that writing refers to applying a predetermined voltage between the gate and source of the driving transistor Tr 1 . For example, the signal line driving circuit 23 generates a signal voltage V sig2 and a gradation complementary voltage V sig1, and a voltage V ofs1 and a mobility correction voltage V ofs2 applied to the gate of the driving transistor Tr 1 when the organic EL element 11 is extinguished. It is possible to output. Here, the gradation complementary voltage V sig1 is in the signal voltage V sig2 a predetermined relationship, for example, has a signal voltage V sig2 following voltage values. The voltage V ofs1 is a voltage (V el) obtained by adding (V ofs1 −V th ) the threshold voltage V el of the organic EL element 11 and the cathode voltage V ca when the threshold voltage of the driving transistor Tr 1 is V th. It is set to be a voltage value (constant value) lower than + V ca ). The voltage V ofs2 is a voltage used when correcting the mobility of the drive transistor Tr 1 . The voltage V ofs2 is expressed as (V ofs1 −V th + ΔV 1 + ΔV 2 ) as voltage (V el + V ca ) where ΔV 1 is the increase in source potential in gradation complementary writing and ΔV 2 is the increase in source potential in mobility correction. Is set to be a lower voltage value (a constant value).

走査線駆動回路24は、制御信号22Aの入力に応じて(同期して)、複数の走査線WSLに選択パルスを順次印加して、複数の有機EL素子11および複数の画素回路14を順次選択するものである。走査線駆動回路24は、例えば、書き込みトランジスタTr2をオンさせるときに印加する電圧Vonと、書き込みトランジスタTr2をオフさせるときに印加する電圧Voffとを出力することが可能となっている。ここで、電圧Vonは、書き込みトランジスタTr2のオン電圧以上の値(一定値)となっている。電圧Voffは、書き込みトランジスタTr2のオン電圧よりも低い値(一定値)となっている。 The scanning line drive circuit 24 sequentially selects the plurality of organic EL elements 11 and the plurality of pixel circuits 14 by sequentially applying selection pulses to the plurality of scanning lines WSL in response to (in synchronization with) the input of the control signal 22A. To do. Scanning line drive circuit 24, for example, it is possible to output a voltage V on is applied when turning on the writing transistor Tr 2, and a voltage V off to be applied when turning off the write transistor Tr 2 . Here, the voltage V on is a value (a constant value) equal to or higher than the on-voltage of the write transistor Tr 2 . The voltage V off is a value (constant value) lower than the ON voltage of the write transistor Tr 2 .

電源線駆動回路25は、制御信号22Aの入力に応じて(同期して)、複数の電源線PSLに制御パルスを順次印加して、有機EL素子11の発光および消光を制御するものである。電源線駆動回路25は、例えば、駆動トランジスタTr1に電流を流すときに印加する電圧VccHと、駆動トランジスタTr1に電流を流さないときに印加する電圧VccLとを出力することが可能となっている。ここで、電圧VccLは、有機EL素子11の閾値電圧Velと、有機EL素子11のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値(一定値)である。VccHは、電圧(Vel+Vca)以上の電圧値(一定値)である。 The power supply line drive circuit 25 controls the light emission and quenching of the organic EL element 11 by sequentially applying control pulses to the plurality of power supply lines PSL in response to (in synchronization with) the input of the control signal 22A. Power line drive circuit 25, for example, a voltage V ccH applied when supplying a current to the driving transistor Tr 1, and it is possible to output a voltage V ccL applied when no current is supplied to the drive transistor Tr 1 It has become. Here, the voltage V ccL is a voltage value (constant value) lower than a voltage (V el + V ca ) obtained by adding the threshold voltage V el of the organic EL element 11 and the voltage V ca of the cathode of the organic EL element 11. It is. V ccH is a voltage value (constant value) equal to or higher than the voltage (V el + V ca ).

(1.2 表示装置の動作)
図3は、表示装置1を駆動させたときの各種波形の一例を表したものである。図3(A)〜(C)には、信号線DTLにVofs1、Vsig1、Vofs2、Vsig2が周期的に印加され、電源線PSLにVccL、VccHが所定のタイミングで印加され、走査線WSLにVon、Voffが所定のタイミングで印加されている様子が示されている。図3(D),(E)には、信号線DTL、走査線WSLおよび電源線PSLへの電圧印加に応じて、駆動トランジスタTr1のゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
(1.2 Operation of display device)
FIG. 3 shows an example of various waveforms when the display device 1 is driven. FIG 3 (A) ~ (C) , V ofs1 to the signal line DTL, V sig1, V ofs2, V sig2 are periodically applied, V ccL, V ccH is applied at a predetermined timing to the power supply line PSL The state in which V on and V off are applied to the scanning line WSL at a predetermined timing is shown. 3D and 3E, the gate voltage V g and the source voltage V s of the drive transistor Tr 1 change from moment to moment in response to voltage application to the signal line DTL, the scanning line WSL, and the power supply line PSL. Is shown.

[Vth補正準備期間]
まず、Vth補正の準備を行う。具体的には、電源線駆動回路25が電源線PSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光すると共に、ゲート電圧Vgは発光時のVgsをVgs0とすると(VccL+Vgs0)となる。次に、信号線DTLの電圧がVofs1となっており、かつ電源線PSLの電圧がVccLとなっている間に、走査線駆動回路24が走査線WSLの電圧をVoffからVonに上げる。
[V th correction preparation period]
First, preparation for V th correction is performed. Specifically, the power supply line drive circuit 25 lowers the voltage of the power line PSL from V ccH the V ccL (T 1). Then, the source voltage V s becomes V ccL , the organic EL element 11 is extinguished, and the gate voltage V g becomes (V ccL + V gs0 ) when V gs at the time of light emission is V gs0 . Next, while the voltage of the signal line DTL is V ofs1 and the voltage of the power supply line PSL is V ccL , the scanning line driving circuit 24 changes the voltage of the scanning line WSL from V off to V on . increase.

[最初のVth補正期間]
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofs1となっている間に、電源線駆動回路25が電源線PSLの電圧をVccLからVccHに上げる(T2)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇する。その後、信号線駆動回路23が信号線DTLの電圧をVofs1からVsig1に切り替える前に、走査線駆動回路24が走査線WSLの電圧をVonからVoffに下げる(T3)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が一旦停止する。
[First V th correction period]
Next, V th is corrected. Specifically, while the voltage of the signal line DTL is V ofs1, power line drive circuit 25 raises the voltage of the power supply line PSL from V ccL the V ccH (T 2). Then, a current I d flows between the drain and source of the driving transistor Tr 1 and the source voltage V s rises. Thereafter, before the signal line driving circuit 23 switches the voltage of the signal line DTL from V ofs1 to V sig1 , the scanning line driving circuit 24 reduces the voltage of the scanning line WSL from V on to V off (T 3 ). Then, the gate of the drive transistor Tr 1 becomes floating, and the correction of V th is temporarily stopped.

[最初の休止期間]
th補正が休止している期間中は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、すなわち、駆動トランジスタTr1のゲート−ソース間の電位差Vgsが駆動トランジスタTr1の閾値電圧Vthよりも大きい場合には、以下のようになる。Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
[First stop period]
During the period in which the V th correction is paused, the voltage of the signal line DTL is sampled in another row (pixel) different from the row (pixel) on which the previous V th correction has been performed. In the case V th correction is insufficient, i.e., the gate of the drive transistor Tr 1 - when the potential difference V gs between the source is larger than the threshold voltage V th of the drive transistor Tr 1 is as follows. Even during the V th correction pause period, the current I d flows between the drain and source of the drive transistor Tr 1 in the row (pixel) in which the previous V th correction has been performed, the source voltage V s rises, and the storage capacitor C Coupling through s also increases the gate voltage V g .

[2回目のVth補正期間]
th補正休止期間が終了した後、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofs1となっており、Vth補正が可能となっている時に、走査線駆動回路24が走査線WSLの電圧をVoffからVonに上げ(T4)、駆動トランジスタTr1のゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs1−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(電位差VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、信号線駆動回路23が信号線DTLの電圧をVofs1からVsig1に切り替える前に、走査線駆動回路24が走査線WSLの電圧をVonからVoffに下げる(T5)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、駆動トランジスタTr1の閾値電圧Vthが画素回路14ごとにばらついた場合であっても、有機EL素子11の発光輝度がばらつくのをなくすことができる。
[Second V th correction period]
After the V th correction pause period ends, the V th correction is performed again. Specifically, when the voltage of the signal line DTL is V ofs1 and V th correction is possible, the scanning line driving circuit 24 increases the voltage of the scanning line WSL from V off to V on (T 4 ) The gate of the driving transistor Tr 1 is connected to the signal line DTL. At this time, when the source voltage V s is lower than (V ofs1 −V th ) (when V th correction is not yet completed), the drive transistor Tr 1 is cut off (the potential difference V gs is V th). Until the current I d flows between the drain and source of the drive transistor Tr 1 . As a result, the holding capacitor C s is charged to V th, the potential difference V gs becomes V th. Thereafter, before the signal line driving circuit 23 switches the voltage of the signal line DTL from V ofs1 to V sig1 , the scanning line driving circuit 24 lowers the voltage of the scanning line WSL from V on to V off (T 5 ). Then, since the gate of the drive transistor Tr 1 becomes floating, the potential difference V gs can be maintained at V th regardless of the voltage level of the signal line DTL. In this way, by setting the potential difference V gs to V th, even when the threshold voltage V th of the drive transistor Tr 1 varies for each pixel circuit 14, the emission luminance of the organic EL element 11 varies. Can be eliminated.

[2回目の休止期間]
その後、Vth補正の休止期間中に、信号線駆動回路23が信号線DTLの電圧をVofsからVsig1に切り替える。
[Second pause]
Thereafter, during the rest period V th correction, the signal line drive circuit 23 changes the voltage of the signal line DTL from V ofs to V sig1.

[階調補完書き込み期間]
th補正休止期間が終了した後、階調補完書き込みを行う。具体的には、信号線DTLの電圧がVsig1となっている間に、走査線駆動回路24が走査線WSLの電圧をVoffからVonに上げ(T6)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsig1となる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velとカソード電圧Vcaを足し合わせた電圧(Vel+Vca)よりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔV1だけ上昇し、やがて電位差VgsがVsig1+Vth−ΔV1となる。このようにして、階調補完書き込みと同時に移動度補正が行われる。
[Gradation complementary writing period]
After the Vth correction pause period ends, gradation complementary writing is performed. Specifically, while the voltage of the signal line DTL is V sig1 , the scanning line driving circuit 24 increases the voltage of the scanning line WSL from V off to V on (T 6 ), and the gate of the driving transistor Tr 1 Is connected to the signal line DTL. Then, the gate voltage of the drive transistor Tr 1 becomes V sig1 . At this time, the anode voltage of the organic EL element 11 is still lower than the voltage (V el + V ca ) of the threshold voltage V el and the cathode voltage V ca of the organic EL element 11 at this stage, and the organic EL element 11 is cut. Is off. Therefore, the current I d flows through the element capacitance (not shown) of the organic EL element 11 and the element capacitance is charged. Therefore, the source voltage V s increases by ΔV 1 , and the potential difference V gs eventually becomes V sig1 + V th −. ΔV 1 is obtained. In this way, mobility correction is performed simultaneously with gradation complementary writing.

[1回目のブートストラップ期間]
次に、走査線駆動回路24が走査線WSLの電圧をVonからVoffに下げる(T7)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇する。
[First bootstrap period]
Next, the scanning line driving circuit 24 lowers the voltage of the scanning line WSL from V on to V off (T 7 ). Then, the gate of the drive transistor Tr 1 becomes floating, the gate of the drive transistor Tr 1 - a voltage V gs between the source while maintaining constant, the drain of the drive transistor Tr 1 - current I d flows between the source. As a result, the source voltage V s increases, and the gate of the drive transistor Tr 1 also increases in conjunction with it.

[移動度補正期間]
ブートストラップ動作が始まったら、直ちに、信号線駆動回路23が信号線DTLの電圧をVsig1からVofs2に切り替える。さらに、続けて、走査線駆動回路24が走査線WSLの電圧をVoffからVonに上げ(T8)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVofs2となり、ブートストラップ動作が停止する。このとき、有機EL素子11のアノード電圧はこの段階ではまだ電圧(Vel+Vca)よりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔV2だけ上昇し、やがて電位差VgsがVofs2+Vth−ΔV1−ΔV2となる。このようにして、信号電圧Vsig2の書込みとは別個に(独立して)移動度補正が行われる。
[Mobility correction period]
Once started bootstrap operation, immediately, the signal line drive circuit 23 changes the voltage of the signal line DTL from V sig1 to V ofs2. Subsequently, the scanning line driving circuit 24 raises the voltage of the scanning line WSL from V off to V on (T 8 ), and connects the gate of the driving transistor Tr 1 to the signal line DTL. Then, the gate voltage of the drive transistor Tr 1 becomes V ofs 2 and the bootstrap operation stops. At this time, the anode voltage of the organic EL element 11 is still smaller than the voltage (V el + V ca ) at this stage, and the organic EL element 11 is cut off. Therefore, the current I d flows through the element capacitance (not shown) of the organic EL element 11 and the element capacitance is charged. Therefore, the source voltage V s increases by ΔV 2 and the potential difference V gs eventually becomes V ofs 2 + V th −. ΔV 1 −ΔV 2 . In this way, mobility correction is performed separately (independently) from the writing of the signal voltage V sig2 .

[2回目のブートストラップ期間]
次に、走査線駆動回路24が走査線WSLの電圧をVonからVoffに下げる(T9)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇する。
[Second bootstrap period]
Next, the scanning line driving circuit 24 lowers the voltage of the scanning line WSL from V on to V off (T 9 ). Then, the gate of the drive transistor Tr 1 becomes floating, the gate of the drive transistor Tr 1 - a voltage V gs between the source while maintaining constant, the drain of the drive transistor Tr 1 - current I d flows between the source. As a result, the source voltage V s increases, and the gate of the drive transistor Tr 1 also increases in conjunction with it.

[書き込み期間]
ブートストラップ動作が始まったら、直ちに、信号線駆動回路23が信号線DTLの電圧をVofs2からVsig2に切り替える。さらに、続けて、走査線駆動回路24が走査線WSLの電圧をVoffからVonに上げ(T10)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧がVsig2となり、ブートストラップ動作が停止する。このとき、有機EL素子11のアノード電圧はこの段階でも電圧(Vel+Vca)よりも小さく、有機EL素子11はカットオフしている。そのため、電流Idは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔV3だけ上昇し、やがて電位差VgsがVsig2+Vth−ΔV1−ΔV2−ΔV3となる。このようにして、信号電圧Vsig2の書込みが行われる。
[Writing period]
Once started bootstrap operation, immediately, the signal line drive circuit 23 changes the voltage of the signal line DTL from V ofs2 to V sig2. Subsequently, the scanning line driving circuit 24 raises the voltage of the scanning line WSL from V off to V on (T 10 ), and connects the gate of the driving transistor Tr 1 to the signal line DTL. Then, the gate voltage of the drive transistor Tr 1 becomes V sig2 and the bootstrap operation stops. At this time, the anode voltage of the organic EL element 11 is smaller than the voltage (V el + V ca ) even at this stage, and the organic EL element 11 is cut off. Therefore, the current I d flows through the element capacitance (not shown) of the organic EL element 11 and the element capacitance is charged. Therefore, the source voltage V s rises by ΔV 3 and the potential difference V gs eventually becomes V sig2 + V th −. ΔV 1 −ΔV 2 −ΔV 3 . In this way, the signal voltage V sig2 is written.

[発光期間]
次に、走査線駆動回路24が走査線WSLの電圧をVonからVoffに下げる(T11)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のゲート−ソース間の電圧Vgsを一定に維持した状態で、駆動トランジスタTr1のドレイン−ソース間に電流Idが流れる。その結果、ソース電圧Vsが上昇し、それに連動して駆動トランジスタTr1のゲートも上昇し、有機EL素子11が所望の輝度で発光する。
[Flash duration]
Next, the scanning line driving circuit 24 lowers the voltage of the scanning line WSL from V on to V off (T 11 ). Then, the gate of the drive transistor Tr 1 becomes floating, the gate of the drive transistor Tr 1 - a voltage V gs between the source while maintaining constant, the drain of the drive transistor Tr 1 - current I d flows between the source. As a result, the source voltage V s rises, and the gate of the drive transistor Tr 1 rises in conjunction with it, and the organic EL element 11 emits light with a desired luminance.

[繰り返し]
次に、所定の期間が経過したのち、発光期間を終了する。具体的には、電源線駆動回路25が電源線PSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子11が消光する。その後、上述した各期間に対応した駆動を実行する。このようにして、駆動回路20は、発光期間、消光期間(Vth補正準備期間〜書き込み期間)をフレーム期間ごとに繰り返すと共に、例えば1水平ラインごとに行方向にスキャンする。
[repetition]
Next, after a predetermined period has elapsed, the light emission period is ended. Specifically, the power supply line drive circuit 25 lowers the voltage of the power line PSL from V ccH the V ccL (T 1). Then, the source voltage V s becomes V ccL and the organic EL element 11 is quenched. Thereafter, driving corresponding to each of the above-described periods is executed. In this manner, the drive circuit 20 repeats the light emission period and the extinction period (V th correction preparation period to writing period) for each frame period, and scans in the row direction for each horizontal line, for example.

本実施の形態の表示装置1では、上記のようにして、各画素12において画素回路14がオンオフ制御され、各画素12の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示パネル10において画像が表示される。   In the display device 1 of the present embodiment, as described above, the pixel circuit 14 is controlled to be turned on / off in each pixel 12, and a driving current is injected into the organic EL element 11 of each pixel 12. And recombine to emit light. This light is multiple-reflected between the anode and the cathode, passes through the cathode, etc., and is extracted outside. As a result, an image is displayed on the display panel 10.

(1.3 作用・効果)
ところで、本実施の形態では、階調補完書き込みを行ったのち、ブートストラップ動作が始まったら、ブートストラップ動作が直ちに停止され、移動度補正が開始される。例えば、信号線DTLの電圧がVsig1となっており、かつ電源線PSLの電圧がVccHとなっているときに、走査線WSLの電圧がVonからVoffに下げられたら、直ちに、信号線DTLの電圧がVsig1からVofs2に切り替えられ、さらに、走査線WSLの電圧がVoffからVonに上げられる。
(1.3 Action and effect)
By the way, in this embodiment, when the bootstrap operation is started after the gradation complementary writing is performed, the bootstrap operation is immediately stopped and the mobility correction is started. For example, when the voltage of the signal line DTL is V sig1 and the voltage of the power supply line PSL is V ccH , if the voltage of the scanning line WSL is lowered from V on to V off , the signal immediately The voltage of the line DTL is switched from V sig1 to V ofs2, and the voltage of the scanning line WSL is increased from V off to V on .

さらに、本実施の形態では、移動度補正が終了したのち、ブートストラップ動作が始まったら、ブートストラップ動作が直ちに停止され、信号電圧の書込みが行われる。例えば、信号線DTLの電圧がVofs2となっており、かつ電源線PSLの電圧がVccHとなっているときに、走査線WSLの電圧がVonからVoffに下げられたら、直ちに、信号線DTLの電圧がVofs2からVsig2に切り替えられ、さらに、走査線WSLの電圧がVonからVoffに下げられる。 Furthermore, in the present embodiment, after the mobility correction is completed, when the bootstrap operation starts, the bootstrap operation is immediately stopped and the signal voltage is written. For example, when the voltage of the signal line DTL is V ofs2 and the voltage of the power supply line PSL is V ccH , if the voltage of the scanning line WSL is lowered from V on to V off , the signal immediately The voltage of the line DTL is switched from V ofs2 to V sig2, and the voltage of the scanning line WSL is lowered from V on to V off .

このように、本実施の形態では、2回目の信号書込みを行う前に、移動度補正を行うようにした。これにより、例えば、階調補完書き込みを行ったのち、ブートストラップ動作が始まっても、ブートストラップ動作を停止させず、そのまま、移動度補正と書き込みを同時に行った場合(図4参照)と比べて、移動度補正を確実に行うことができる。従って、例えば、2回目の信号電圧Vsig2の値が小さい場であっても、2回目の信号電圧Vsig2の値とは無関係に、移動度補正を確実に行うことができるので、低階調の画質を向上させることができる。 As described above, in this embodiment, the mobility correction is performed before the second signal writing. Thereby, for example, even after bootstrap operation is started after gradation complementary writing is performed, the bootstrap operation is not stopped and mobility correction and writing are performed simultaneously (see FIG. 4). The mobility correction can be performed reliably. Therefore, for example, even when the value of the second signal voltage V sig2 is small, the mobility correction can be reliably performed regardless of the value of the second signal voltage V sig2 , so that the low gradation Image quality can be improved.

<2.モジュールおよび適用例>
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<2. Modules and application examples>
Hereinafter, application examples of the display device described in the above embodiment will be described. The display device of the above embodiment is a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera, and the like. Alternatively, the present invention can be applied to display devices for electronic devices in various fields that display images.

(モジュール)
上記実施の形態の表示装置1は、例えば、図5に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板31の一辺に、封止用基板32から露出した領域210を設け、この露出した領域210に、駆動回路20の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(module)
The display device 1 according to the above embodiment is incorporated into various electronic devices such as application examples 1 to 5 described later, for example, as a module shown in FIG. In this module, for example, a region 210 exposed from the sealing substrate 32 is provided on one side of the substrate 31, and the wiring of the drive circuit 20 is extended to the exposed region 210 to provide an external connection terminal (not shown). Formed. The external connection terminal may be provided with a flexible printed circuit (FPC) 220 for signal input / output.

(適用例1)
図6は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置1により構成されている。
(Application example 1)
FIG. 6 illustrates an appearance of a television device to which the display device 1 of the above embodiment is applied. The television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320. The video display screen unit 300 is configured by the display device 1 according to each of the above embodiments. Yes.

(適用例2)
図7は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
(Application example 2)
FIG. 7 shows the appearance of a digital camera to which the display device 1 of the above embodiment is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440. The display unit 420 is configured by the display device 1 according to the above embodiment. Yes.

(適用例3)
図8は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置1により構成されている。
(Application example 3)
FIG. 8 shows the appearance of a notebook personal computer to which the display device 1 of the above embodiment is applied. The notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is a display according to each of the above embodiments. The apparatus 1 is configured.

(適用例4)
図9は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置1により構成されている。
(Application example 4)
FIG. 9 shows the appearance of a video camera to which the display device 1 of the above embodiment is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1 according to each of the above embodiments.

(適用例5)
図10は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置1により構成されている。
(Application example 5)
FIG. 10 shows the appearance of a mobile phone to which the display device 1 of the above embodiment is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub-display 750 is configured by the display device 1 according to each of the above embodiments.

以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。   The present invention has been described above with the embodiments and application examples. However, the present invention is not limited to the above-described embodiments and the like, and various modifications can be made.

例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路14の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路14に追加してもよい。その場合、画素回路14の変更に応じて、上述した信号線駆動回路23、走査線駆動回路24、電源線駆動回路25のほかに、必要な駆動回路を追加してもよい。   For example, in the above-described embodiment, the case where the display device 1 is an active matrix type has been described. However, the configuration of the pixel circuit 14 for driving the active matrix is not limited to that described in the above-described embodiment, and is necessary. Depending on the case, a capacitor or a transistor may be added to the pixel circuit 14. In that case, a necessary drive circuit may be added in addition to the signal line drive circuit 23, the scanning line drive circuit 24, and the power supply line drive circuit 25 described above in accordance with the change of the pixel circuit 14.

また、上記実施の形態等では、信号線駆動回路23、走査線駆動回路24、電源線駆動回路25の駆動をタイミング生成回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路23、走査線駆動回路24、電源線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。   In the above embodiment and the like, the timing generation circuit 22 controls the driving of the signal line driving circuit 23, the scanning line driving circuit 24, and the power supply line driving circuit 25, but other circuits control these driving. You may do it. The control of the signal line drive circuit 23, the scanning line drive circuit 24, and the power supply line drive circuit 25 may be performed by hardware (circuit) or software (program).

また、上記実施の形態等では、画素回路14が、2Tr1Cの回路構成となっていたが、トランジスタが有機EL素子11に直列に接続された回路構成を含んでいるものであれば、2Tr1Cの回路構成以外の回路構成となっていてもよい。   In the above-described embodiment and the like, the pixel circuit 14 has a 2Tr1C circuit configuration. However, if the transistor includes a circuit configuration in which the transistor is connected in series to the organic EL element 11, the 2Tr1C circuit configuration is used. A circuit configuration other than the configuration may be employed.

また、上記実施の形態等では、駆動トランジスタTr1,書き込みトランジスタTr2は、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている場合が例示されていたが、pチャネルトランジスタ(例えばpチャネルMOS型のTFT)により形成されていてもよい。ただし、その場合には、トランジスタTr2のソースおよびドレインのうち電源線PSLと未接続の方と保持容量Csの他端とを有機EL素子11のカソードに接続し、有機EL素子11のアノードをGNDなどに接続することが好ましい。 Further, in the above-described embodiment and the like, the case where the drive transistor Tr 1 and the write transistor Tr 2 are formed by n-channel MOS thin film transistors (TFTs) is illustrated, but a p-channel transistor is exemplified. (For example, a p-channel MOS type TFT) may be used. However, in this case, the source and drain of the transistor Tr 2 that are not connected to the power supply line PSL and the other end of the storage capacitor C s are connected to the cathode of the organic EL element 11 and the anode of the organic EL element 11 is connected. Is preferably connected to GND or the like.

1…表示装置、10…表示パネル、11,11R,11G,11B…有機EL素子、12…画素、13…画素回路アレイ部、14…画素回路、20…駆動回路、20A…映像信号、20B…同期信号、21…映像信号処理回路、22…タイミング生成回路、22A…制御信号、23…信号線駆動回路、24…走査線駆動回路、25…電源線駆動回路、Cs…保持容量、DTL…信号線、Id…電流、PSL…電源線、Tr1…駆動トランジスタ、Tr2…書き込みトランジスタ、Vg…ゲート電圧、Vgs…ゲート−ソース間電圧、Vs…ソース電圧、Vth…閾値電圧、WSL…走査線。 DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 10 ... Display panel, 11, 11R, 11G, 11B ... Organic EL element, 12 ... Pixel, 13 ... Pixel circuit array part, 14 ... Pixel circuit, 20 ... Drive circuit, 20A ... Video signal, 20B ... synchronizing signal, 21 ... video signal processing circuit, 22 ... timing generator, 22A ... control signal, 23 ... signal line drive circuit, 24 ... scanning-line drive circuit, 25 ... power supply line drive circuit, C s ... holding capacity, DTL ... Signal line, I d ... current, PSL ... power supply line, Tr 1 ... drive transistor, Tr 2 ... write transistor, V g ... gate voltage, V gs ... gate-source voltage, V s ... source voltage, V th ... threshold Voltage, WSL ... scanning line.

Claims (3)

行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と、
映像信号に対応する階調補完電圧と、固定値の移動度補正電圧と、映像信号に対応する信号電圧とをこの順に各信号線に印加して、選択対象の画素回路への書き込みを行う信号線駆動回路と
を備え、
前記走査線駆動回路は、前記信号線駆動回路が前記複数の信号線に前記移動度補正電圧を印加している期間内に、一の走査線に選択パルスを印加する
表示装置。
A plurality of scanning lines arranged in a row, a plurality of signal lines arranged in a column, a plurality of light emitting elements arranged in a matrix corresponding to the intersection of each scanning line and each signal line, and a plurality of light emitting elements A pixel circuit array unit including a pixel circuit of
A scanning line driving circuit that sequentially applies a selection pulse to the plurality of scanning lines to sequentially select the plurality of light emitting elements and the plurality of pixel circuits;
A signal that applies a gradation complementary voltage corresponding to a video signal, a fixed mobility correction voltage, and a signal voltage corresponding to the video signal to each signal line in this order to write to the pixel circuit to be selected. Line drive circuit and
The scanning line driving circuit applies a selection pulse to one scanning line within a period in which the signal line driving circuit applies the mobility correction voltage to the plurality of signal lines.
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と、
映像信号に対応する階調補完電圧と、固定値の移動度補正電圧と、映像信号に対応する信号電圧とをこの順に各信号線に印加して、選択対象の画素回路への書き込みを行う信号線駆動回路と
を備えた表示装置を用意するステップと、
前記走査線駆動回路を用いて、前記信号線駆動回路が前記複数の信号線に前記移動度補正電圧を印加している期間内に、一の走査線に選択パルスを印加するステップと
を含む表示装置の駆動方法。
A plurality of scanning lines arranged in a row, a plurality of signal lines arranged in a column, a plurality of light emitting elements arranged in a matrix corresponding to the intersection of each scanning line and each signal line, and a plurality of light emitting elements A pixel circuit array unit including a pixel circuit of
A scanning line driving circuit that sequentially applies a selection pulse to the plurality of scanning lines to sequentially select the plurality of light emitting elements and the plurality of pixel circuits;
A signal that applies a gradation complementary voltage corresponding to a video signal, a fixed mobility correction voltage, and a signal voltage corresponding to the video signal to each signal line in this order to write to the pixel circuit to be selected. Preparing a display device comprising: a line driving circuit;
Applying a selection pulse to one scanning line during a period in which the signal line driving circuit applies the mobility correction voltage to the plurality of signal lines using the scanning line driving circuit. Device driving method.
表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と、
映像信号に対応する階調補完電圧と、固定値の移動度補正電圧と、映像信号に対応する信号電圧とをこの順に各信号線に印加して、選択対象の画素回路への書き込みを行う信号線駆動回路と
を備え、
前記走査線駆動回路は、前記信号線駆動回路が前記複数の信号線に前記移動度補正電圧を印加している期間内に、一の走査線に選択パルスを印加する
電子機器。
A display device,
The display device
A plurality of scanning lines arranged in a row, a plurality of signal lines arranged in a column, a plurality of light emitting elements arranged in a matrix corresponding to the intersection of each scanning line and each signal line, and a plurality of light emitting elements A pixel circuit array unit including a pixel circuit of
A scanning line driving circuit that sequentially applies a selection pulse to the plurality of scanning lines to sequentially select the plurality of light emitting elements and the plurality of pixel circuits;
A signal that applies a gradation complementary voltage corresponding to a video signal, a fixed mobility correction voltage, and a signal voltage corresponding to the video signal to each signal line in this order to write to the pixel circuit to be selected. Line drive circuit and
The electronic device, wherein the scanning line driving circuit applies a selection pulse to one scanning line during a period in which the signal line driving circuit applies the mobility correction voltage to the plurality of signal lines.
JP2009167098A 2009-07-15 2009-07-15 Display device, method of driving the same and electronics device Pending JP2011022342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009167098A JP2011022342A (en) 2009-07-15 2009-07-15 Display device, method of driving the same and electronics device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009167098A JP2011022342A (en) 2009-07-15 2009-07-15 Display device, method of driving the same and electronics device

Publications (2)

Publication Number Publication Date
JP2011022342A true JP2011022342A (en) 2011-02-03
JP2011022342A5 JP2011022342A5 (en) 2012-08-23

Family

ID=43632478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009167098A Pending JP2011022342A (en) 2009-07-15 2009-07-15 Display device, method of driving the same and electronics device

Country Status (1)

Country Link
JP (1) JP2011022342A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249743A (en) * 2007-03-29 2008-10-16 Sony Corp Display device, display device driving method, and electronic apparatus
JP2008249744A (en) * 2007-03-29 2008-10-16 Sony Corp Display device, display device driving method, and electronic apparatus
JP2009069322A (en) * 2007-09-12 2009-04-02 Sony Corp Display device and driving method of display device
JP2009122352A (en) * 2007-11-14 2009-06-04 Sony Corp Display device, driving method thereof, and electronic apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008249743A (en) * 2007-03-29 2008-10-16 Sony Corp Display device, display device driving method, and electronic apparatus
JP2008249744A (en) * 2007-03-29 2008-10-16 Sony Corp Display device, display device driving method, and electronic apparatus
JP2009069322A (en) * 2007-09-12 2009-04-02 Sony Corp Display device and driving method of display device
JP2009122352A (en) * 2007-11-14 2009-06-04 Sony Corp Display device, driving method thereof, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2011112723A (en) Display device, method of driving the same and electronic equipment
JP2011112724A (en) Display device, method of driving the same and electronic equipment
JP2011112722A (en) Display device, method of driving the same and electronic equipment
JP2012185328A (en) Pixel circuit, display panel, display device, and electronic appliance
JP5493741B2 (en) Display device, driving method thereof, and electronic apparatus
JP2011175103A (en) Pixel circuit, display device and method for driving the same, and electronic equipment
JP2010243736A (en) Display device
JP2010243938A (en) Display device and driving method thereof
JP2011128442A (en) Display panel, display device and electronic equipment
JP2011022462A (en) Display device, driving method therefor, and electronics device
JP5577719B2 (en) Display device, driving method thereof, and electronic apparatus
JP5321304B2 (en) Display device, driving method thereof, and electronic apparatus
KR101992491B1 (en) Pixel circuit, display panel, display unit, and electronic system
JP2009047746A (en) Display device and electronic device
JP5282970B2 (en) Display device, driving method thereof, and electronic apparatus
JP2011145531A (en) Display device, method for driving the same, and electronic equipment
JP5239812B2 (en) Display device, display device driving method, and electronic apparatus
JP2011022239A (en) Display device, method of driving the same, and electronic device
JP2011102932A (en) Display device and method of driving the same, electronic equipment, and display panel
JP2011022342A (en) Display device, method of driving the same and electronics device
JP2011102930A (en) Display device, method for driving the same, and electronic equipment
JP2011154200A (en) Display device, method for driving the same, and electronic equipment
JP2011013338A (en) Display device, method for driving the same, and electronic equipment
JP2013122481A (en) Display device, drive method therefor, and electronic device
JP2011145394A (en) Display device, method for driving the same, and electronic equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130919