JP2011018750A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】柱状電極形成用メッキレジスト膜に露光不良が生じても、柱状電極の形状が歪になるのを軽減するＣＳＰ型半導体装置の製造方法を提供する。
【解決手段】配線用の上部金属層９の接続パッド部上面に電解メッキにより下部柱状電極１０を形成した後、上部金属層９を含む下地金属層８の上面にネガ型のドライフィルムレジストからなる上部柱状電極形成用メッキレジスト膜２７をパターン形成する。下部柱状電極１０およびその周囲（上部柱状電極１１形成領域）に対応する部分における上部柱状電極形成用メッキレジスト膜２７には、フォトリソグラフィ法により、開口部２８を形成する。開口部２８の直径を下部柱状電極１０の直径より例えば１〜２μｍ大きく形成すると、柱状電極形成用メッキレジスト膜２７に露光不良が生じても、開口部２８の内壁面底部に発生する裾引きが下部柱状電極１０の側面で抑制され、上部柱状電極１１の形状が歪になるのを軽減できる。
【選択図】図６

Description

この発明は半導体装置およびその製造方法に関する。

従来の半導体装置には、ＣＳＰ(Chip Size Package)と呼ばれるものが知られている（例えば、特許文献１参照）。この半導体装置では、半導体基板の上面に複数の接続パッドが設けられ、その上面において接続パッドの中央部以外の部分に絶縁膜が設けられ、接続パッドの中央部が絶縁膜に設けられた開口部を介して露出されている。絶縁膜の開口部を介して露出された接続パッドの上面およびその周囲における絶縁膜の上面には下地金属層が設けられている。下地金属層の上面には柱状電極が設けられている。絶縁膜の上面において柱状電極の周囲には封止膜が設けられている。

特開２０００−１９５８９０号公報（図５）

上記従来の半導体装置の製造方法では、まず、ウエハ状態の半導体基板（以下、半導体ウエハという）の上面に複数の接続パッドが形成され、その上面において接続パッドの中央部以外の部分に絶縁膜が形成され、接続パッドの中央部が絶縁膜に形成された開口部を介して露出されたものを準備する。

次に、上面全体に下地金属層を形成する。次に、下地金属層の上面に、柱状電極形成領域に対応する部分に開口部を有するメッキレジスト膜を形成する。次に、下地金属層をメッキ電流路とした電解メッキを行なうことにより、メッキレジスト膜の開口部内の下地金属層の上面に柱状電極を形成する。次に、メッキレジスト膜を剥離する。次に、柱状電極をマスクとして柱状電極下以外の領域における下地金属層をエッチングして除去する。次に、絶縁膜の上面において柱状電極の周囲に封止膜を形成する。

しかしながら、上記従来の半導体装置の製造方法では、柱状電極の高さを例えば８０〜１００μｍと比較的高くする場合には、ネガ型のドライフィルムレジストからなる柱状電極形成用のメッキレジスト膜の厚さが８０〜１００μｍ超と比較的厚くなってしまう。一方、メッキレジスト膜に開口部をフォトリソグラフィ法により形成するとき、露光、現像を行なうが、メッキレジスト膜の厚さが８０〜１００μｍ超と比較的厚いと、露光部のメッキレジスト膜を透過する光が屈折した影響や、未露光部分が現像液により上から徐々に除去されるため、底部に現像液と共に一部のメッキレジストが残りやすく、メッキレジスト膜の底部に露光光量の変化により露光不良が発生することがある。このような露光不良が発生すると、メッキレジスト膜の開口部の内壁面底部に数μｍ〜１０μｍの比較的大きな裾引きが発生し、形成される柱状電極の形状が歪になってしまうという問題があった。

そこで、この発明は、柱状電極の形状が歪になるのを軽減することができる半導体装置およびその製造方法を提供することを目的とする。

請求項１に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた複数の電極用接続パッド部と、前記電極用接続パッド部上に設けられた下部柱状電極と、前記下部柱状電極の上面および側面に設けられ、該下部柱状電極よりも高さが高い上部柱状電極と、前記下部柱状電極および前記上部柱状電極の周囲に設けられた封止膜とを備えていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記上部柱状電極の直径は前記下部柱状電極の直径よりも１〜２μｍ大きくなっていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下部柱状電極の側面に設けられた前記上部柱状電極は前記電極用接続パッド部の上面に直接設けられていないことを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記電極用接続パッド部は、前記絶縁膜上に設けられた配線の接続パッド部であることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記上部柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、半導体基板上に形成された絶縁膜を含む上面全体に下地金属層を形成する工程と、前記下地金属層上に、配線用上部金属層形成領域に対応する部分に開口部を有する配線用上部金属層用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記配線用上部金属層用メッキレジスト膜の開口部内の前記下地金属層上に配線用上部金属層を形成する工程と、前記配線用上部金属層用メッキレジスト膜を剥離する工程と、前記配線用上部金属層を含む前記下地金属層上に、前記配線用上部金属層の接続パッド部に対応する部分に開口部を有する下部柱状電極形成用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記下部柱状電極形成用メッキレジスト膜の開口部内の前記配線用上部金属層の接続パッド部上に下部柱状電極を形成する工程と、前記下部柱状電極形成用メッキレジスト膜を剥離する工程と、前記配線用上部金属層を含む前記下地金属層上に、前記下部柱状電極およびその周囲に対応する部分に開口部を有し、且つ、前記下部柱状電極形成用メッキレジスト膜よりも厚さが厚い上部柱状電極形成用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記上部柱状電極形成用メッキレジスト膜の開口部内の前記下部柱状電極の上面および側面に、前記下部柱状電極よりも高さが高い上部柱状電極を形成する工程と、前記上部柱状電極形成用メッキレジスト膜を剥離する工程と、前記配線用上部金属層下以外の領域における前記下地金属層を除去する工程と、を有することを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項６に記載の発明において、前記下部柱状電極形成用メッキレジスト膜はネガ型のドライフィルムレジストによって形成し、前記上部柱状電極形成用メッキレジスト膜は前記下部柱状電極形成用メッキレジスト膜用のドライフィルムレジストよりも厚さが厚いネガ型のドライフィルムレジストによって形成することを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項７に記載の発明において、前記下部柱状電極形成用メッキレジスト膜の厚さは５〜１０μｍであり、前記上部柱状電極形成用メッキレジスト膜の厚さは８５〜１００μｍであることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項８に記載の発明において、前記上部柱状電極形成用メッキレジスト膜はその開口部の直径が前記下部柱状電極の直径よりも１〜２μｍ大きくなるように形成することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項６に記載の発明において、前記下部柱状電極の側面に形成される前記上部柱状電極は前記配線用上部金属層の接続パッド部の上面に直接形成されないことを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項６に記載の発明において、前記下部柱状電極および前記上部柱状電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記上部柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。

この発明によれば、柱状電極を下部柱状電極と上部柱状電極とによって形成し、且つ、下部柱状電極の上面および側面に、該下部柱状電極よりも高さが高い上部柱状電極を形成することにより、下部柱状電極および上部柱状電極の形状が歪になるのを軽減することができる。

この発明の一実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。

図１はこの発明の一実施形態としての半導体装置の断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが、実際にはシリコン基板１の上面周辺部に多数配列されている。

シリコン基板１の周辺部および接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなるパッシベーション膜（絶縁膜）３が設けられ、接続パッド２の中央部はパッシベーション膜３に設けられた開口部４を介して露出されている。パッシベーション膜３の上面にはポリイミド系樹脂等からなる保護膜（絶縁膜）５が設けられている。パッシベーション膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。

保護膜５の上面には複数の配線７が設けられている。配線７は、保護膜５の上面に設けられた銅等からなる下地金属層８と、下地金属層８の上面に設けられた銅からなる上部金属層９との２層構造となっている。配線７の一端部は、パッシベーション膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。

配線７の平面円形状の接続パッド部（電極用接続パッド部）の上面中央部には銅からなる平面円形状の下部柱状電極１０が設けられている。下部柱状電極１０の上面および側面上部には銅からなる平面円形状の上部柱状電極１１が設けられている。この場合、上部柱状電極１１の高さは下部柱状電極１０の高さよりもかなり高くなっている。また、上部柱状電極１１の直径は下部柱状電極１０の直径よりもやや例えば１〜２μｍ大きくなっている。

配線７を含む保護膜５の上面において下部柱状電極１０および上部柱状電極１１の周囲にはエポキシ系樹脂等からなる封止膜１２が設けられている。ここで、上部柱状電極１１は、その上面が封止膜１２の上面と面一乃至数μｍ低くなるように設けられている。上部柱状電極１１の上面には半田ボール１３が設けられている。

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなるパッシベーション膜３およびポリイミド系樹脂等からなる保護膜５が形成され、接続パッド２の中央部がパッシベーション膜３および保護膜５の開口部４、６を介して露出されたものを準備する。なお、図２において、符号２２で示す領域はダイシングストリートである。そして、ダイシングストリート２２およびその両側に対応する部分におけるパッシベーション膜３および保護膜５は除去されている。

次に、図３に示すように、パッシベーション膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面並びにダイシングストリート２２およびその両側に対応する部分における半導体ウエハ２２の上面に下地金属層８を形成する。この場合、下地金属層８は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。

次に、下地金属層８の上面に裾引きが発生しないボジ型の液状レジストからなる上部金属層用メッキレジスト膜２３をパターン形成する。この場合、上部金属層９形成領域に対応する部分における上部金属層用メッキレジスト膜２３には、フォトリソグラフィ法により、開口部２４が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうことにより、上部金属層用メッキレジスト膜２３の開口部２４内の下地金属層８の上面に上部金属層９を形成する。次に、上部金属層用メッキレジスト膜２３を剥離する。

次に、図４に示すように、上部金属層９を含む下地金属層８の上面にネガ型のドライフィルムレジストからなる下部柱状電極形成用メッキレジスト膜２５をパターン形成する。この場合、上部金属層９の接続パッド部の上面中央部（下部柱状電極１０形成領域）に対応する部分における下部柱状電極形成用メッキレジスト膜２５には、フォトリソグラフィ法により、開口部２６が形成されている。

ここで、下部柱状電極形成用メッキレジスト膜２５の厚さは５〜１０μｍであることが望ましい。下部柱状電極形成用メッキレジスト膜２５の厚さが５μｍ未満であると、下部柱状電極１０と上部柱状電極１１との合計高さをある程度の高さとする場合、後述する上部柱状電極形成用メッキレジスト膜の厚さを比較的厚くする必要があり、上部柱状電極形成用メッキレジスト膜に露光不良が発生し、好ましくない。

一方、下部柱状電極形成用メッキレジスト膜２５の厚さが１０μｍ超であると、下部柱状電極形成用メッキレジスト膜２５に露光不良が発生しやすくなり、好ましくない。したがって、下部柱状電極形成用メッキレジスト膜２５の厚さを１０μｍ以下とすると、下部柱状電極形成用メッキレジスト膜２５に露光不良が発生することがなく、下部柱状電極形成用メッキレジスト膜２５の開口部２６の内壁面底部に裾引きが発生することもない。

次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうと、下部柱状電極形成用メッキレジスト膜２５の開口部２６内の上部金属層９の接続パッド部の上面中央部に下部柱状電極１０が形成される。この場合、下部柱状電極形成用メッキレジスト膜２５の開口部２６の内壁面底部に裾引きが発生していないので、下部柱状電極１０の形状が歪になることはない。

次に、下部柱状電極形成用メッキレジスト膜２５を剥離する。次に、図５に示すように、上部金属層９を含む下地金属層８の上面に、厚さが下部柱状電極形成用メッキレジスト膜２５よりもかなり厚いネガ型のドライフィルムレジストからなる上部柱状電極形成用メッキレジスト膜２７をパターン形成する。この場合、下部柱状電極１０およびその周囲（下部柱状電極１０形成領域）に対応する部分における上部柱状電極形成用メッキレジスト膜２７には、フォトリソグラフィ法により、直径が下部柱状電極１０の直径よりも例えば１〜２μｍ大きい開口部２８が形成されている。

ここで、下部柱状電極１０と上部柱状電極１１との合計高さを８０〜１００μｍとする場合、上部柱状電極形成用メッキレジスト膜２７の厚さは８５〜１００μｍと比較的厚くなる。しかるに、上部柱状電極形成用メッキレジスト膜２７の開口部２８の直径を下部柱状電極１０の直径よりも１〜２μｍ大きくすると、上部柱状電極形成用メッキレジスト膜２７の開口部２８の内壁面底部に数μｍ〜１０μｍの裾引きが発生しようとしても、下部柱状電極１０の側面により裾引きの発生が０．５〜１μｍで抑制される。このため、下部柱状電極１０の周囲における上部金属層９の接続パッド部上面は、上部柱状電極形成用メッキレジスト膜２７で覆われたままであり、露出されない。

次に、図６に示すように、下地金属層８をメッキ電流路とした銅の電解メッキを行なうと、上部柱状電極形成用メッキレジスト膜２７の開口部２８内の下部柱状電極１０の上面および側面に上部柱状電極１１が形成される。この場合、上部柱状電極形成用メッキレジスト膜２７の開口部２８の内壁面底部における裾引きの発生が下部柱状電極１０の側面により０．５〜１μｍと抑制されているので、上部柱状電極１１の形状が歪になるのを軽減することができる。

ところで、以上のことから、上部柱状電極形成用メッキレジスト膜２７の材料としては、フォト解像性が良好なものが好ましいが、フォト解像性がそれほど良好でないものであっても、裾引きの発生を抑えることができる。ここで、一般に、ドライフィルムレジストのフォト解像性を良くすると、レジストの樹脂構造として剛直であったり、疎水性となったりして、剥離液として有機系のものを使用しなければ、剥離しにくいという傾向にある。しかるに、フォト解像性がそれほど良好である必要性がなくなるので、一般的なアルカリ系剥離液を用いて比較的容易に剥離することが可能となるばかりでなく、環境的にもやさしくなると言える。

次に、上部柱状電極形成用メッキレジスト膜２７を剥離する。次に、上部金属層９をマスクとして上部金属層９下以外の領域における下地金属層８をエッチングして除去すると、図７に示すように、上部金属層９下にのみ下地金属層８が残存される。この状態では、上部金属層９とその下に残存された下地金属層８とにより、２層構造の配線７が形成されている。

次に、図８に示すように、配線７、下部柱状電極１０および上部柱状電極１１を含む保護膜５の上面並びにダイシングストリート２２およびその両側における半導体ウエハ２１の上面に、スピンコート法等により、エポキシ系樹脂等からなる封止膜１２をその厚さが上部柱状電極１１の高さよりもやや厚くなるように形成する。したがって、この状態では、上部柱状電極１１の上面は封止膜１２によって覆われている。

次に、封止膜１２の上面側を適宜に研磨し、図９に示すように、上部柱状電極１１の上面を露出させ、且つ、この露出された上部柱状電極１１の上面を含む封止膜１２の上面を平坦化する。次に、図１０に示すように、上部柱状電極１１の上面に半田ボール１３を形成する。次に、図１１に示すように、封止膜１２および半導体ウエハ２１をダイシングストリート２２に沿って切断すると、図１に示す半導体装置が複数個得られる。

１ シリコン基板
２ 接続パッド
３ パッシベーション膜
５ 保護膜
７ 配線
１０ 下部柱状電極
１１ 上部柱状電極
１２ 封止膜
１３ 半田ボール
２１ 半導体ウエハ
２２ ダイシングストリート
２３ 上部金属層用メッキレジスト膜
２４ 開口部
２５ 下部柱状電極用メッキレジスト膜
２６ 開口部
２７ 上部柱状電極用メッキレジスト膜
２８ 開口部

Claims (12)

1. 半導体基板と、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上に設けられた複数の電極用接続パッド部と、前記電極用接続パッド部上に設けられた下部柱状電極と、前記下部柱状電極の上面および側面に設けられ、該下部柱状電極よりも高さが高い上部柱状電極と、前記下部柱状電極および前記上部柱状電極の周囲に設けられた封止膜とを備えていることを特徴とする半導体装置。
2. 請求項１に記載の発明において、前記上部柱状電極の直径は前記下部柱状電極の直径よりも１〜２μｍ大きくなっていることを特徴とする半導体装置。
3. 請求項１に記載の発明において、前記下部柱状電極の側面に設けられた前記上部柱状電極は前記電極用接続パッド部の上面に直接設けられていないことを特徴とする半導体装置。
4. 請求項１に記載の発明において、前記電極用接続パッド部は、前記絶縁膜上に設けられた配線の接続パッド部であることを特徴とする半導体装置。
5. 請求項１に記載の発明において、前記上部柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
6. 半導体基板上に形成された絶縁膜を含む上面全体に下地金属層を形成する工程と、
   前記下地金属層上に、配線用上部金属層形成領域に対応する部分に開口部を有する配線用上部金属層用メッキレジスト膜を形成する工程と、
   前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記配線用上部金属層用メッキレジスト膜の開口部内の前記下地金属層上に配線用上部金属層を形成する工程と、前記配線用上部金属層用メッキレジスト膜を剥離する工程と、
   前記配線用上部金属層を含む前記下地金属層上に、前記配線用上部金属層の接続パッド部に対応する部分に開口部を有する下部柱状電極形成用メッキレジスト膜を形成する工程と、
   前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記下部柱状電極形成用メッキレジスト膜の開口部内の前記配線用上部金属層の接続パッド部上に下部柱状電極を形成する工程と、
   前記下部柱状電極形成用メッキレジスト膜を剥離する工程と、
   前記配線用上部金属層を含む前記下地金属層上に、前記下部柱状電極およびその周囲に対応する部分に開口部を有し、且つ、前記下部柱状電極形成用メッキレジスト膜よりも厚さが厚い上部柱状電極形成用メッキレジスト膜を形成する工程と、
   前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記上部柱状電極形成用メッキレジスト膜の開口部内の前記下部柱状電極の上面および側面に、前記下部柱状電極よりも高さが高い上部柱状電極を形成する工程と、
   前記上部柱状電極形成用メッキレジスト膜を剥離する工程と、
   前記配線用上部金属層下以外の領域における前記下地金属層を除去する工程と、
   を有することを特徴とする半導体装置の製造方法。
7. 請求項６に記載の発明において、前記下部柱状電極形成用メッキレジスト膜はネガ型のドライフィルムレジストによって形成し、前記上部柱状電極形成用メッキレジスト膜は前記下部柱状電極形成用メッキレジスト膜用のドライフィルムレジストよりも厚さが厚いネガ型のドライフィルムレジストによって形成することを特徴とする半導体装置の製造方法。
8. 請求項７に記載の発明において、前記下部柱状電極形成用メッキレジスト膜の厚さは５〜１０μｍであり、前記上部柱状電極形成用メッキレジスト膜の厚さは８５〜１００μｍであることを特徴とする半導体装置の製造方法。
9. 請求項８に記載の発明において、前記上部柱状電極形成用メッキレジスト膜はその開口部の直径が前記下部柱状電極の直径よりも１〜２μｍ大きくなるように形成することを特徴とする半導体装置の製造方法。
10. 請求項６に記載の発明において、前記下部柱状電極の側面に形成される前記上部柱状電極は前記配線用上部金属層の接続パッド部の上面に直接形成されないことを特徴とする半導体装置の製造方法。
11. 請求項６に記載の発明において、前記下部柱状電極および前記上部柱状電極の周囲に封止膜を形成する工程を有することを特徴とする半導体装置の製造方法。
12. 請求項１１に記載の発明において、前記上部柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。

Images