JP2011009658A - 薄膜トランジスタおよび薄膜トランジスタの製造方法、並びにその利用 - Google Patents

Abstract

【課題】ドーピング処理の条件の厳密な管理および新たな製造工程を追加することなく、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現する。
【解決手段】基板２５上に形成された薄膜トランジスタにおいて、島状の半導体層２１は、略平坦な上面を有する中央部２１ａと、基板２５に対して０度より大きく、且つ９０度以下の傾斜角を有する端部２１ｂとを有し、島状の半導体層２１の中央部２１ａに含まれる半導体は、端部２１ｂに含まれる半導体よりも結晶粒径が大きい、或いは島状の半導体層２１の中央部２１ａは多結晶半導体を含み、且つ端部２１ｂは非晶質半導体を含む。
【選択図】図１

Description

本発明は薄膜トランジスタおよび薄膜トランジスタの製造方法、並びにその利用に関する。

薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）は、アクティブマトリックス型液晶表示装置において、画素毎に設けられるスイッチング素子として表示領域に用いられるとともに、駆動回路にも用いられている。

近年、薄膜トランジスタの製造には、半導体膜として非晶質シリコン（ａ−Ｓｉ）や多結晶シリコン（Ｐｏｌｙ−Ｓｉ）が広く用いられている。その中でも多結晶シリコンは、非晶質シリコンと比較して電子移動度が大きいため、薄膜トランジスタの高速動作が可能である。また、各種の周辺駆動回路をガラス基板上に集積する、いわゆるモノリシック化が可能となるため、広く用いられるようになっている。

多結晶シリコン等の多結晶半導体膜を形成する方法としては、比較的安価なガラス基板を用いて、非晶質シリコン（ａ−Ｓｉ）を結晶化することができることから、近年、非晶質シリコンにレーザ光を照射して結晶化するレーザアニール法が注目されている。

従来の薄膜トランジスタの製造方法においては、エキシマレーザを用いて波長３０８ｎｍのレーザ光を非晶質シリコン膜に照射することによって多結晶シリコン膜が形成される。その後、薄膜トランジスタにおけるしきい値電圧を制御するために、基板全面にイオン注入装置などを用いて、アクセプターあるいはドナーとなる不純物がドーピングされる。例えば、しきい値電圧を正の方向に上げるためにはボロン（Ｂ）を、負の方向に下げるためにはリン（Ｐ）がドーピングされる。このとき、基板表面から中央付近に不純物の濃度分布のピークがくるように、不純物の注入条件が設定される。そのため、多結晶シリコン膜の底部では、不純物濃度が低くなる。

その後、フォトリソグラフィによって、トランジスタの形状に島状のシリコン層が形成される。このとき、島状のシリコン層の端部におけるゲート電極の段切れ等を防ぐため、島状のシリコン層の端部はテーパ状にエッチングされる。

しかし、このようなテーパ状の端部にすると、島状のシリコン層の端部における不純物濃度は、中央部の不純物濃度よりも低くなる。その結果、島状のシリコン層の端部と中央部との間でしきい値電圧の差が生じ、端部には、中央部よりも低いしきい値電圧を有する寄生トランジスタが形成される。この寄生トランジスタは、本来のトランジスタ領域よりもしきい値電圧が低いため、本来のトランジスタ領域よりも先に電流が流れてしまう。その結果、図４のようにしきい値電圧近傍（ショルダー部分）にコブのある特性異常が生じる。

このような寄生トランジスタは、薄膜トランジスタのゲートに電圧が印加されない状態でも電流が流れるという問題を引き起こす（リーク電流またはオフ電流という）。駆動回路に備えられている薄膜トランジスタにリーク電流が発生すると、駆動回路の動作が妨げられたり、消費電力が増大したりしてしまう。

このようなトランジスタの特性異常を低減するために、多結晶シリコン層の端部におけるテーパ長を短くする対策が提案されている。また、多結晶シリコン層の端部におけるトラップ密度を低減することによって、多結晶シリコン層の端部および中央部におけるしきい値電圧の差を小さくするといった対策も提案されている。

しかしながら、テーパ長を小さくすると、多結晶シリコン層の上部に設けられるゲート絶縁膜や配線等の段差被覆性が低下し、歩留りが低くなる。また、トラップ密度を低減しようとすると、多結晶シリコン層とゲート絶縁膜との界面を良好な状態にする必要があるが、一般的に、レーザアニール法によって形成された多結晶シリコン層の表面には凹凸が生じてしまうため、多結晶シリコン層の端部とゲート絶縁膜との間に良好な界面を得ることはプロセス上困難である。

そこで、この問題を解決する方法として、特許文献１には多結晶シリコン膜に不純物をドーピングした後、フォトリソグラフィにより島状のシリコン層を形成し、その時のレジスト膜をマスクとして、シリコン層のテーパ部に再度ドーピングを行う方法が開示されている。この方法では、島状のシリコン層のテーパ部における不純物濃度を中央部における不純物濃度よりも高くすることができる。これにより、寄生トランジスタのしきい値電圧が高くなり、トランジスタにおけるＶｇ−Ｉｄ特性の異常が改善される。

特開２００６−１６５３６８号公報（２００６年６月２２日公開）

しかしながら、特許文献１に記載の方法のように、トランジスタにおけるＶｇ−Ｉｄ特性の異常を改善するために再度ドーピングを行う場合は、不純物の注入プロファイルを厳密に制御する必要がある。しかしながら、ドーピング装置の精度、ドーピング処理のバラツキ等の要因から不純物の注入プロファイルを厳密に制御することは難しいという問題を生じる。さらに、シリコン層のテーパ部に再度ドーピングを行うので、製造工程が増える。その結果、薄膜トランジスタの製造コストが増大するという問題を生じる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ドーピング処理の条件の厳密な管理および新たな製造工程を追加することなく、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタおよび薄膜トランジスタの製造方法、並びにその利用を実現することにある。

上記の課題を解決するために、本発明にかかる薄膜トランジスタは、基板上に形成され、かつ、チャネル領域、ソース領域およびドレイン領域を有する島状の半導体層を備える薄膜トランジスタであって、上記島状の半導体層は、略平坦な上面を有する中央部と、上記基板に対して０度より大きく、且つ９０度以下の傾斜角を有する端部とを有し、上記島状の半導体層の上記中央部に含まれる半導体は、上記端部に含まれる半導体よりも結晶粒径が大きいことを特徴としている。

上記構成によれば、半導体層の端部の結晶粒径が半導体層の中央部の結晶粒径より小さいので、半導体層の端部のしきい値電圧が半導体層の中央部のしきい値電圧よりも高くなり、半導体層の端部がしきい値電圧の低い寄生トランジスタとして働かない。その結果として、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現できるという効果を奏する。さらに、上記島状の半導体層の端部は、基板に対して０度より大きく、且つ９０度以下の傾斜角を有するので、ゲート電極の段切れや短絡を発生させることなくゲート絶縁膜を薄くすることができるという効果を奏する。

本発明にかかる薄膜トランジスタは、基板上に形成され、かつ、チャネル領域、ソース領域およびドレイン領域を有する島状の半導体層を備える薄膜トランジスタであって、上記島状の半導体層は、略平坦な上面を有する中央部と、上記基板に対して０度より大きく、且つ９０度以下の傾斜角を有する端部とを有し、上記島状の半導体層の上記中央部に含まれる半導体は、上記端部に含まれる半導体よりも結晶粒径が大きく、上記島状の半導体層の上記中央部は、薄膜トランジスタの上記ソース領域から上記ドレイン領域に向かうチャネル長方向に対して略平行方向に成長したラテラル結晶半導体を含むことを特徴としている。

上記構成によれば、島状の半導体層の中央部はラテラル結晶半導体を含むので、島状の半導体層の端部よりもしきい値電圧がより低くなり、半導体層の端部がしきい値電圧の低い寄生トランジスタとして働かない。その結果として、より良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現できる。

本発明にかかる薄膜トランジスタでは、基板上に形成され、かつ、チャネル領域、ソース領域およびドレイン領域を有する島状の半導体層を備える薄膜トランジスタであって、上記島状の半導体層は、略平坦な上面を有する中央部と、上記基板に対して０度より大きく、且つ９０度以下の傾斜角を有する端部とを有し、上記島状の半導体層の上記中央部は多結晶半導体を含み、且つ上記端部は非晶質半導体を含むことを特徴としている。

上記構成によれば、島状の半導体層の端部は非晶質半導体を含むので、多結晶半導体を含む島状の半導体層の中央部よりもしきい値電圧が高くなり、半導体層の端部がしきい値電圧の低い寄生トランジスタとして働かない。その結果として、より良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現できるという効果を奏する。さらに、上記島状の半導体層の端部は、基板に対して０度より大きく、且つ９０度以下の傾斜角を有するので、ゲート電極の段切れや短絡を発生させることなくゲート絶縁膜を薄くすることができるという効果を奏する。

また、上記島状の半導体層の上記中央部は、薄膜トランジスタの上記ソース領域から上記ドレイン領域に向かうチャネル長方向に対して略平行方向に成長したラテラル結晶半導体を含むことが好ましい。

上記構成によれば、島状の半導体層の中央部はラテラル結晶半導体を含むので、非晶質半導体を含む島状の半導体層の端部よりもしきい値電圧がより低くなり、半導体層の端部がしきい値電圧の低い寄生トランジスタとして働かない。その結果として、より良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現できる。

さらに、半導体層の中央部は、ソース領域からドレイン領域に向かうチャネル長方向に対して略平行方向に成長したラテラル結晶半導体を含んでいるので、薄膜トランジスタにおける電子の移動方向に結晶粒界が存在しない。このため、電子の移動度を高くすることができる。薄膜トランジスタにおける電子の移動方向に結晶粒界が存在しないため、電子の移動度が高くなる。また、ラテラル結晶半導体はしきい値電圧が低いので、消費電力を抑えることができる。さらに、ラテラル結晶半導体を含む中央部では、電子の移動度や閾値の変動が少ないため、広いプロセスマージンを確保することができる。従って、消費電力が低く、高速駆動が可能であり、且つ広いプロセスマージンを確保した薄膜トランジスタを実現することができる。

本発明にかかる薄膜トランジスタでは、上記半導体層は、シリコン層であることが好ましい。

上記構成によれば、シリコン膜を用いた薄膜トランジスタを実現することができる。

本発明にかかる薄膜トランジスタの製造方法は、基板上に形成され、かつ、チャネル領域、ソース領域およびドレイン領域を有する島状の半導体層を備える薄膜トランジスタの製造方法であって、
上記基板上に形成された非晶質半導体膜をエッチングして、略平坦な上面を有する中央部と、上記基板に対して９０度以下の傾斜角を有する端部とを有する上記島状の半導体層を形成するエッチング工程と、
形成された上記島状の半導体層に対して、４７０ｎｍ〜７２０ｎｍの波長を有するレーザ光を照射して、上記島状の半導体層を結晶化する結晶化工程とを含むことを特徴としている。

上記構成によれば、半導体層の端部の結晶粒径を半導体層の中央部の結晶粒径より小さくする、或いは上記島状の半導体層の上記中央部は多結晶半導体を含み、且つ上記端部は非晶質半導体を含む構成とすることができる。

半導体層の端部の結晶粒径が半導体層の中央部の結晶粒径より小さいと、半導体層の端部のしきい値電圧が半導体層の中央部のしきい値電圧よりも高くなり、半導体層の端部がしきい値電圧の低い寄生トランジスタとして働かない。

また、上記島状の半導体層の上記中央部は多結晶半導体を含み、且つ上記端部は非晶質半導体を含む構成とすると、半導体層の端部のしきい値電圧が半導体層の中央部のしきい値電圧よりも高くなり、半導体層の端部がしきい値電圧の低い寄生トランジスタとして働かない。

その結果として、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを製造することができるという効果を奏する。さらに、エッチング工程において、半導体層の端部は、基板に対して０度より大きく、且つ９０度以下の傾斜角を有するようにエッチングされるので、ゲート電極の段切れや短絡を発生させることなくゲート絶縁膜を薄くした薄膜トランジスタを製造することができるという効果を奏する。

本発明にかかる薄膜トランジスタの製造方法では、上記結晶化工程は、ソース領域からドレイン領域に向かうチャネル長方向に対して略平行方向にレーザ光を走査することが好ましい。

上記構成によれば、結晶をレーザ光の走査方向に成長させることができる。そのため、結晶の成長方向に依存した、異なる特性を有するトランジスタを製造することができる。

本発明にかかる薄膜トランジスタの製造方法では、上記結晶化工程は、連続振動するレーザ光を照射する工程であることが好ましい。

上記構成によれば、半導体層の中央部にレーザ光の走査方向に長く伸びたラテラル結晶半導体を形成することができる。一方、半導体層の端部は、中央部よりも膜厚が薄いため、レーザ光の吸収が十分ではない。そのため、半導体層の端部は、非晶質半導体のまま結晶化されないか、もしくは粒状結晶が形成される。上述したように、半導体層の端部に含まれる粒状結晶半導体は、半導体層の中央部に含まれるラテラル結晶半導体よりも結晶粒径が小さいので、半導体層の端部のしきい値電圧を中央部よりも高くすることができる。その結果として、より良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを製造することができる。

さらに、半導体層の中央部は、ソース領域からドレイン領域に向かう半導体チャネル長方向に対して略平行方向に成長したラテラル結晶半導体を含んでいるので、薄膜トランジスタにおける電子の移動方向に結晶粒界が存在しない。そのため、電子の移動度が高くなる。半導体層の中央部は、ソース領域からドレイン領域に向かうチャネル長方向に対して略平行方向に成長したラテラル結晶半導体を含んでいるので、薄膜トランジスタにおける電子の移動方向に結晶粒界が存在しない。このため、電子の移動度を高くすることができる。また、ラテラル結晶半導体はしきい値電圧が低いので、消費電力を抑えることができる。さらに、ラテラル結晶半導体を含む中央部では、電子の移動度や閾値の変動が少ないため、広いプロセスマージンを確保することができる。従って、消費電力が低く、高速駆動が可能であり、且つ広いプロセスマージンを確保した薄膜トランジスタを製造することができる。

本発明にかかる薄膜トランジスタの製造方法では、上記半導体層は、シリコン層であることが好ましい。

上記構成によれば、シリコン膜を用いた薄膜トランジスタを製造することができる。

本発明にかかる薄膜トランジスタは、上述した製造方法によって製造されたことを特徴としている。

上記構成によれば、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現することができる。

本発明にかかる表示装置は、本発明にかかる薄膜トランジスタを備えていることを特徴としている。

本発明にかかる表示装置は、本発明にかかる薄膜トランジスタを備えているので、より高性能な電子回路を基板上に形成することが可能となる。その結果、より高性能な電子回路を備えた周辺装置一体型の表示装置を実現することができるという効果を奏する。

本発明にかかる表示装置は、液晶ディスプレイまたは有機ＥＬディスプレイであることが好ましい。

上記構成によれば、より高性能な電子回路を備えた周辺装置一体型の液晶ディスプレイまたは有機ＥＬディスプレイを実現することができる。

本発明にかかる薄膜トランジスタは、上記島状の半導体層は、略平坦な上面を有する中央部と、上記基板に対して０度より大きく、且つ９０度以下の傾斜角を有する端部とを有し、上記島状の半導体層の上記中央部に含まれる半導体は、上記端部に含まれる半導体よりも結晶粒径が大きい構成である。

上記構成によれば、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現することができるという効果を奏する。

本発明にかかる薄膜トランジスタは、上記島状の半導体層は、略平坦な上面を有する中央部と、上記基板に対して０度より大きく、且つ９０度以下の傾斜角を有する端部とを有し、上記島状の半導体層の上記中央部は多結晶半導体を含み、且つ上記端部は非晶質半導体を含む構成である。

上記構成によれば、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現することができるという効果を奏する。

本発明にかかる薄膜トランジスタの製造方法は、上記基板上に形成された非晶質半導体膜をエッチングして、略平坦な上面を有する中央部と、上記基板に対して９０度以下の傾斜角を有する端部とを有する上記島状の半導体層を形成するエッチング工程と、形成された上記島状の半導体層に対して、４７０ｎｍ〜７２０ｎｍの波長を有するレーザ光を照射して、上記島状の半導体層を結晶化する結晶化工程とを含む構成である。

上記構成によれば、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを製造することができるという効果を奏する。

本発明にかかる表示装置は、本発明にかかる薄膜トランジスタを備えているので、より高性能な電子回路を備えた周辺装置一体型の表示装置を実現することができるという効果を奏する。

本発明の実施形態である薄膜トランジスタ２００の構成を模式的に示す図であり、（ａ）はその平面図であり、（ｂ）はその側面図である。 本発明の実施形態である薄膜トランジスタ２００に備えられている島状の半導体層２１の構成の一例を模式的に示す図であり、（ａ）はその平面図であり、（ｂ）は（ａ）におけるＸ−Ｙ断面図である。 波長５３２ｎｍの連続発振レーザ光を照射したときの、トランジスタのしきい値電圧とレーザ強度の関係を示すグラフである。 従来の薄膜トランジスタにおけるＶｇ−Ｉｄ特性を示すグラフである。 本発明の実施形態である薄膜トランジスタにおけるＶｇ−Ｉｄ特性を示すグラフである。 本発明の実施形態である薄膜トランジスタの製造方法の一例を模式的に示す図である。 レーザ光の吸収特性と半導体層の膜厚との関係を示すグラフである。 レーザ光のエネルギーと形成される結晶粒径との関係を示すグラフである。 図８のグラフから求めた膜厚４０ｎｍの部分におけるレーザ光の吸収の割合を示すグラフである。 本発明の実施形態におけるレーザ光の照射方法の一例を模式的に示す図であり、（ａ）はパルス発振レーザを照射する方法を模式的に示す図であり、（ｂ）は連続発振レーザを照射する方法を模式的に示す図である。

本発明の実施の形態について説明すれば以下の通りであるが、本発明はこれに限定されるものではない。

なお、本明細書中において範囲を示す「Ａ〜Ｂ」は、「Ａ以上、Ｂ以下」であることを示す。

〔１．薄膜トランジスタ〕
本発明の実施形態である薄膜トランジスタ２００の構成の一例を、図１および図２に基づき説明する。図１は、本発明の実施形態である薄膜トランジスタ２００の構成を模式的に示す図であり、（ａ）はその平面図であり、（ｂ）はその側面図である。図２は、本発明の実施形態である薄膜トランジスタ２００に備えられている島状の半導体層２１の構成の一例を模式的に示す図であり、（ａ）はその平面図であり、（ｂ）は（ａ）におけるＸ−Ｙ断面図である。図２の（ｂ）において、破線で囲った領域は、寄生トランジスタ領域を表している。

基板２５上には、ベースコート膜２６が堆積され、その上に、チャネル領域、ソース領域およびドレイン領域を有する島状の半導体層２１が形成されている。半導体層２１上には、半導体層２１のゲート絶縁膜２７が、さらにその上部にゲート電極２２が形成されている。さらに、半導体層２１のソース領域およびドレイン領域には、不純物がドーピングされ、その上には、半導体層２１のソース領域およびドレイン領域上に開口されたコンタクトホールをもつ層間絶縁膜２８が形成されている。層間絶縁膜２８上には、コンタクトホールを介して半導体層２１に接続されたソース電極２３およびドレイン電極２４が形成されている。

また、島状の半導体層２１は、略平坦な上面を有する中央部２１ａと、基板２５に対して０度より大きく、且つ９０度以下の傾斜角を有する端部２１ｂとを有している。尚、本明細書において、端部２１ｂには、中央部２１ａの周辺部分の全てが含まれる。例えば、図２の（ｂ）でいえば、符号２１ｂで示された領域が意図される。

一実施形態において、島状の半導体層２１の中央部２１ａに含まれる半導体と端部２１ｂとに含まれる半導体とでは、結晶粒径が異なっており、中央部２１ａに含まれる半導体は、端部２１ｂとに含まれる半導体よりも結晶粒径が大きい構成となっている。尚、本明細書において、半導体の結晶粒径は、例えば、走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）を用いて測定することができる。

また、他の一実施形態において、半導体層２１の中央部２１ａは多結晶半導体を含み、且つ端部２１ｂは非晶質半導体を含む。尚、上記「多結晶半導体」には、「粒状結晶半導体」および「ラテラル結晶半導体」が含まれる。

ここで、結晶粒径としきい値電圧との関係について図３を参照しながら説明する。図３は、波長５３２ｎｍの連続発振レーザ光を照射したときの、トランジスタのしきい値電圧とレーザ強度の関係を示すグラフである。図３の縦軸は、しきい値電圧を表し、横軸は非晶質半導体に照射されるレーザ光の強度を表す。図３に示すように、非晶質半導体に照射されるレーザ光の強度が増加するにつれて、形成される粒状結晶の結晶粒径は大きくなる。そして、レーザ光の強度がある一定値を超えると、ラテラル結晶が形成されるようになる。図３に示すように、粒状結晶よりもラテラル結晶の方が結晶粒径が大きく、しきい値電圧も低い。また、粒状結晶の中でも、結晶粒径が大きい程、しきい値電圧が低いことがわかる。

半導体層２１において、中央部２１ａに含まれる半導体は、端部２１ｂとに含まれる半導体よりも結晶粒径が大きければ、中央部２１ａの半導体におけるしきい値電圧が半導体層２１の端部２１ｂの寄生トランジスタ領域におけるしきい値電圧よりも低くなる。また、半導体層２１の中央部２１ａは多結晶半導体を含み、且つ端部２１ｂは非晶質半導体を含む構成であれば、中央部２１ａの半導体におけるしきい値電圧が半導体層２１の端部２１ｂの寄生トランジスタ領域におけるしきい値電圧よりも低くなる。その結果として、図５に示すような特性異常のない良好なＶｇ−Ｉｄ特性を実現することができる。

半導体層２１の中央部２１ａに含まれる半導体は、端部２１ｂに含まれる半導体よりも結晶粒径が大きい多結晶半導体であれば、粒状結晶であってもラテラル結晶であってもよいが、中央部２１ａのしきい値をより低くする観点から、半導体層２１の中央部２１ａはラテラル結晶半導体を含むことが好ましい。

また、半導体層２１の中央部２１ａにラテラル結晶半導体が含まれる場合、上記ラテラル結晶の成長方向は特に限定されるものではなく、目的に応じて適宜選択することができる。例えば、ラテラル結晶の成長方向が、半導体層２１のソース領域からドレイン領域に向かう半導体チャネル長方向（以下、「ソースドレイン方向」ともいう）に対して略平行方向である場合、薄膜トランジスタにおける電子の移動方向に結晶粒界が存在しないため、電子の移動度が高くなる。また、ラテラル結晶半導体はしきい値電圧が低いので、消費電力を抑えることができる。さらに、ラテラル結晶半導体を含む中央部では、電子の移動度や閾値の変動が少ないため、広いプロセスマージンを確保することができる。このため、高速駆動が可能であり、且つ広いプロセスマージンを確保した薄膜トランジスタを実現可能となる。

また、例えば、ラテラル結晶の成長方向が、半導体層２１のソースドレイン方向に対して略垂直方向である場合、電子の移動が結晶粒界によって妨げられるため、電子の移動度が低くなる。このため、オフリーク電流を低減できる薄膜トランジスタを実現可能である。

上述したように、ラテラル結晶の成長方向によって、得られる薄膜トランジスタの特性に差が生じることを考慮すると、ラテラル結晶の成長方向をある一定方向に揃えることが好ましい。

島状の半導体層２１の上部に設けられるゲート絶縁膜２７や電極、配線等との段差被覆性（ステップカバレッジ）を確保する観点から、半導体層２１の端部２１ｂは、通常、基板２５に対して０度より大きく、且つ９０度以下の傾斜角を有している。

基板２５としては、例えばガラス基板等の絶縁性基板を用いることができるが、本発明はこれに限定されない。基板２５としては、上記ガラス以外にも、石英、プラスチック、シリコンウェハー、金属、セラミック等からなるものを用いることができる。

半導体層２１としては、特に限定されるものではなく、例えば、シリコン、シリコンゲルマニウム（ＳｉＧｅ）合金等を用いることができる。中でも、電子移動度が大きいことから、半導体層として多結晶シリコンを用いることが好ましい。

ベースコート膜２６としては、例えば、シリコン（Ｓｉ）を含むＳｉＯ_２膜、ＳｉＮ膜、ＳｉＮＯ膜等の無機絶縁膜を用いることができる。基板２５からの不純物イオンの拡散を効果的に抑制するという観点から、ＳｉＮ膜、ＳｉＮＯ膜等の窒素を含む無機絶縁膜であることが好ましい。また、ベースコート膜２６は、単層であってもよいし、複数の膜が積層された積層構造であってもよい。尚、半導体層２１をシリコン層とした場合には、半導体層２１との界面における界面準位を低減するという観点から、ベースコート膜２６はＳｉＯ_２膜であることが好ましい。ベースコート膜２６の膜厚は、通常５０〜３００ｎｍである。

ゲート絶縁膜２７としては、例えば、シリコン（Ｓｉ）を含むＳｉＯ_２膜等の無機絶縁膜を用いることができる。ゲート絶縁膜２７の膜厚は、通常３０〜１５０ｎｍである。

半導体層２１には、トランジスタのしきい値制御用の不純物（ホウ素等）がイオン注入装置等を用いて、全面に添加されている。これは、半導体層のパターニング前に行っても、アイランドにパターニングした後に行っても良い。また、半導体層２１のソースドレイン領域では、Ｐチャネル型の薄膜トランジスタである場合は、ホウ素（Ｂ）等のIII族元素がイオン注入装置等を用いて添加される。また、Ｎチャネル型の薄膜トランジスタである場合は、リン（Ｐ）等のＶ族元素が用いられる。

層間絶縁膜２８としては、例えば、ＳｉＯ_２膜、ＳｉＮ膜、ＳｉＮＯ膜等の無機絶縁膜を用いることができるが、本発明はこれに限定されない。

また、金属配線としては、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の低抵抗金属、これら低抵抗金属を主成分とする合金材料、化合物材料を用いることができるが、本発明はこれに限定されない。

〔２．薄膜トランジスタの製造方法〕
本発明にかかる薄膜トランジスタの製造方法は、上述した薄膜トランジスタの製造方法であって、基板上に形成された非晶質半導体膜をエッチングして、略平坦な上面を有する中央部と、上記基板に対して９０度以下の傾斜角を有する端部とを有する島状の半導体層を形成するエッチング工程と、形成された上記島状の半導体層に対して、４７０ｎｍ〜７２０ｎｍの波長を有するレーザ光を照射して、上記島状の半導体層を結晶化する結晶化工程とを含む。

本発明の実施形態である薄膜トランジスタの製造方法の一例を、図６の（ａ）〜（ｄ）に基づき説明する。図６は、本発明の実施形態である薄膜トランジスタの製造方法の一例を模式的に示す図である。図６の内、右には平面図を示し、左にはその側面図を示す。

まず、図６の（ａ）に示す第１工程（以下、「成膜工程」という）を行う。当該成膜工程は、ガラス基板などの基板３５上にベースコート膜３６を成膜し、さらにその上にトランジスタの動作層となる非晶質半導体膜４０を成膜する工程である。

ベースコート膜３６としては、例えば、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタ法等の公知の方法によって成膜することができるが、本発明はこれに限定されない。ベースコート膜３６の材質や膜厚については、前出の「１．薄膜トランジスタ」の項で説明したとおりである。

また、非晶質半導体膜４０としては、プラズマＣＶＤ法等の公知の方法によって成膜することができるが、本発明はこれに限定されない。また、非晶質半導体膜４０の膜厚は、通常３０〜１００ｎｍである。非晶質半導体膜４０としては、特に限定されるものではなく、例えば、シリコン、シリコンゲルマニウム（ＳｉＧｅ）合金等を用いることができる。中でも、電子移動度が大きいことから、非晶質半導体膜４０としてシリコンを用いることが好ましい。

次いで、図６の（ｂ）に示す第２工程（以下、「エッチング工程」という）を行う。当該エッチング工程では、上記成膜工程（ａ）で得られた基板において、フォトリソグラフィによって非晶質半導体膜４０をエッチングし、島状の半導体層３１をパターニングする工程である。

非晶質半導体膜４０は、略平坦な上面を有する中央部３１ａと、基板３５に対して０度より大きく、且つ９０度以下の傾斜角を有する端部３１ｂとを備えている島状に形成される。本明細書では、島状に形成された非晶質半導体膜４０を、以下「半導体層３１」と称する。半導体層３１の端部３１ｂが有する傾斜角、半導体層３１のチャネル幅、および半導体層３１の端部３１ｂのチャネル幅方向における最大の長さについては、前出の「１．薄膜トランジスタ」の項で説明したとおりである。

次いで、図６の（ｃ）に示す第３工程（以下、「結晶化工程」という）を行う。当該結晶化工程では、上記エッチング工程（ｂ）において形成された半導体層３１にレーザ光４１を照射し、非晶質半導体膜を結晶化する工程である。図中に示す矢印は、レーザ光４１を走査する方向を表す。

非晶質半導体膜を結晶化する方法としては、一般にレーザアニール法が用いられる。当該レーザアニール法を用いれば、輻射加熱或いは伝導加熱を利用する高温熱処理法と比較して処理時間を大幅に短縮できる。また、半導体層３１を選択的、且つ局所的に加熱して、基板３５に殆ど熱的損傷を与えない。

また、上記レーザアニール法に適用されるレーザ発振装置としては、例えば、固体レーザ発振装置、気体レーザ発振装置等を挙げることができる。

上記固体レーザ発振装置としては、例えば、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、チタンサファイアレーザ等を挙げることができる。

また、上記気体レーザ発振装置としては、例えば、エキシマレーザ、Ａｒレーザ、Ｋｒレーザ等を挙げることができる。また、上記気体レーザ発振装置においてレーザ作用をする活性種としては、例えば、３価のイオン（Ｃｒ^３＋、Ｎｄ^３＋、Ｙｂ^３＋、Ｔｍ^３＋、Ｈｏ^３＋、Ｅｒ^３＋、Ｔｉ^３＋）を使用することができる。

その他に、半導体レーザやディスクレーザ、ファイバーレーザ等を使用することもできる。

また、レーザの発振方式は、連続発振型でもよいし、パルス発振型でもよい。パルス発振型の場合は、出力エネルギーが比較的高いため、ビームスポットの幅を広くして量産性を上げることができる。一方、一般的に連続発振レーザは、パルス発振レーザに比べてその最大出力エネルギーが小さいため、ビームスポットのサイズが小さく、幅が数１０μｍ程度から数ｍｍ程度である。

また、照射されるレーザ光の波長は、４７０ｎｍ〜７２０ｎｍであることが好ましい。レーザ光の波長が上記範囲であれば、島状に形成された半導体層の中央部に含まれる半導体と端部に含まれる半導体との間に結晶性の差が生じる。具体的には、島状に形成された半導体層の端部に含まれる半導体の結晶粒径を、中央部に含まれる半導体の結晶粒径よりも十分小さくすることができる。その結果、半導体層の中央部のしきい値電圧を低くし、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを製造することができる。

さらに、照射されるレーザ光のエネルギーは、レーザの波長、パルス幅、パルス形状によって適宜設定することができる。

ここで、レーザ光の吸収特性と半導体層の膜厚との関係について、図７〜図９に基づいて説明する。図７〜図９では、具体的には、０．７ｍｍの厚みのガラス基板上に、５０ｎｍの厚みの窒化シリコン（ＳｉＮ）、２００ｎｍの厚みの酸化シリコン（ＳｉＯ_２）、５０ｎｍの厚みの非晶質シリコンの順に成膜して形成された基板のサンプルに対して、エキシマレーザを用いてレーザ光を照射している。

図７は、レーザ光の吸収特性と半導体層の膜厚との関係を示すグラフである。図７の縦軸はレーザ光の吸光度を表し、横軸は、レーザ光の波長（ｎｍ）を表す。

多結晶シリコン薄膜トランジスタの量産に一般的に用いられているレーザアニール装置では、波長３０８ｎｍのエキシマレーザが採用されている。しかし、図７に示すように、３０８ｎｍの波長レーザ光を照射した場合、島状の半導体層の端部の膜厚が４０ｎｍの部分（中央部分の膜厚の８０％の厚みの部分）と、島状の半導体層の中央部とでは、膜厚の差に起因するレーザ光の吸収特性には、ほとんど差が無いことが判る。これは、一般に用いられているレーザアニール装置では、島状の半導体層の中央部の結晶性と端部の結晶性との間に差ができにくいことと一致する。

図８は、レーザ光のエネルギーと形成される結晶粒径との関係を示すグラフである。図８の縦軸は結晶粒径（μｍ）を表し、横軸は、レーザ光のエネルギー（ｍＪ／ｃｍ^２）を表す。図８に示すように、照射されるレーザ光のエネルギーが５７０ｍＪ／ｃｍ^２の場合に、形成される結晶粒径が最大となることが判る。さらに、結晶粒径が最大となるレーザ光のエネルギーに対してエネルギーが約８０％低下した点（４７０ｍＪ／ｃｍ^２、図中の矢印が示す点）において、形成される結晶粒径が大きく変化することが判る。

また、島状の半導体層の端部に吸収されるレーザ光の強度が、島状の半導体層の中央部に吸収されるレーザ光の強度に対して８０％以下になるように設定すれば、端部に形成される多結晶シリコンの結晶粒径を、中央部に比べて十分小さくすることができることがわかる。

図９は、図７のグラフから求めた膜厚４０ｎｍの部分におけるレーザ光の吸収の割合を示すグラフである。図９の縦軸は膜厚５０ｎｍにおける吸光度に対する膜厚４０ｎｍにおける吸光度の百分率（％）を表し、横軸は、レーザ光の波長（ｎｍ）を表している。具体的には、膜厚５０ｎｍの部分におけるレーザ光の吸収の割合を１００％とし、図７から膜厚４０ｎｍの部分におけるレーザ光の吸収の割合を求めている。

図９に示すように、島状の半導体層の端部の膜厚が、中央部分の膜厚に対して８０％となる部分において吸収されるレーザ光の強度が、照射されるレーザ光の強度に対して８０％より小さくなるようなレーザ光の波長領域は、４７０ｎｍ〜７２０ｎｍ（図中の矢印が示す領域）であることが判る。

上述した波長領域（４７０ｎｍ〜７２０ｎｍ）を有するレーザ装置としては、例えば、ＹＡＧレーザ、ＹＶＯ_４レーザ等を挙げることができる。

本発明の第１の実施形態においては、パルス発振固体レーザから出射された、波長５３２ｎｍのパルス発振レーザ光を、線状にビーム成形して照射している。また、本発明の第２の実施形態においては、ＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）固体レーザから出射された、波長５３２ｎｍの連続発振レーザ光を線状にビーム成形して照射している。

ここで、本発明の実施形態におけるレーザ光の照射方法の一例を図１０に基づいて説明する。図１０は、本発明の実施形態におけるレーザ光の照射方法の一例を模式的に示す図であり、（ａ）はパルス発振レーザを照射する方法を模式的に示す図であり、右は平面図であり、左は側面図である。（ｂ）は連続発振レーザを照射する方法を模式的に示す図であり、右は平面図であり、左は側面図である。図中に示す太い矢印は、レーザ光の走査方向を表し、細い矢印は、結晶の成長方向を表している。

パルス発振のレーザ光の照射によって非晶質半導体膜５０の結晶化を行う場合には、図１０の（ａ）に示すように、１回のレーザ光の照射によって結晶化される領域の面積が、９０％程度オーバーラップするように、一定ピッチで、一定方向にレーザ光５１を走査させて結晶化を行うことが好ましい。

一方、連続発振レーザ光の照射によって非晶質半導体膜５０の結晶化を行う場合には、図１０の（ｂ）に示すように、基板上に連続的に照射されるレーザビームを走査することによって、非晶質膜を連続的に溶融させるために、走査速度が１００ｍｍ／ｓｅｃ〜２０００ｍｍ／ｓｅｃで結晶化を行うことが望ましい。

パルス発振のレーザ光を照射する場合、非晶質半導体の溶融時間は、１回のレーザ光の照射につき数百ナノ秒程度と短い。このため、図１０の（ａ）に示すように、非晶質半導体膜表面にパルス発振のレーザ光を連続的に照射しながら移動させると、結晶は基板の底部から島状の半導体層の表面に向かって成長し、図３の写真に示すような、結晶粒径が１μｍ以下の粒状結晶が形成される。島状の半導体層の中央部に粒状結晶が形成されると、粒状結晶の結晶粒界における電子の移動が妨げられる。その結果として、パルス発振のレーザ光の照射によって結晶化された半導体層における電子の移動度は小さくなる。また、前述した図３に示すように、レーザ光の強度が変化すると、形成される粒状結晶の結晶粒径が大きく変化するため、結晶化条件のプロセスマージンが狭い。

一方、連続発振のレーザ光を照射した場合も、パルス発振のレーザ光を照射した場合と同様に、レーザ光の強度の増加に伴って、形成される結晶粒径が大きくなる。しかし、パルス発振のレーザ光を照射して結晶化を行った場合には、形成される粒状結晶の結晶粒径が最大値に達した後、結晶粒径が急速に減少する。これに対して、連続発振レーザ光を照射して結晶化を行った場合には、レーザ光の強度がある一定値（図３の場合は１１Ｗ）を超えると、レーザ光の進行方向に結晶が長く伸長した「ラテラル結晶」が形成される。

図１０の（ｂ）に示すように、非晶質半導体膜表面に連続発振のレーザ光を連続的に照射しながら移動させると、基板の底部からではなく、レーザビームの進行方向、つまり基板に平行方向に結晶が成長し、図３の写真に示すような細長い結晶が形成される。そのため、ラテラル結晶の成長方向がソースドレイン方向に略平行なるようにラテラル結晶を形成すると、電子の移動方向に結晶粒界が存在しないため、高い移動度を有する薄膜トランジスタを実現することができる。また、図３に示すように、レーザ光の強度が変化したとしても、ラテラル結晶が得られる領域では、電子の移動度やしきい値電圧の変動が少ない。このため、結晶化条件のプロセスマージンを広く確保することができる。

上述したように、連続発振レーザ光を照射して、島状の半導体層の中央部においてラテラル成長結晶が形成される条件において非晶質半導体の結晶化処理を行えば、広いプロセスマージンにおいて、高い電子移動度を有する薄膜トランジスタを形成することが可能となるため好ましい。

尚、上述したレーザビームの照射条件、例えば、波長、レーザ強度、ビームプロファイル等は、上述した条件に限定されるものではなく、材料の性質や厚さ、レーザ光の走査速度などを考慮して適宜調整することができる。

次いで、図６の（ｄ）に示す第４工程を行う。当該第４工程は、上記結晶化工程（ｃ）において結晶化された島状の半導体層３１が形成された基板３５に、ゲート絶縁膜３７、ゲート電極３２の順に形成し、さらに、ソース領域およびドレイン領域に不純物をドーピング（チャネルドーピング）する。その上に、層間絶縁膜３８を成膜し、層間絶縁膜３８にコンタクトホールを形成した後に、コンタクトホールを介して、ソース領域およびドレイン領域における半導体層３１に、ソース電極３３およびドレイン電極３４をそれぞれ電気的に接続する工程である。このようにして、薄膜トランジスタ３００が完成する。

ゲート絶縁膜３７は、例えば、プラズマＣＶＤ法またはスパッタ法等の公知の方法によって成膜することができるが、本発明はこれに限定されない。ゲート絶縁膜３７の材質および膜厚については、前出の「１．薄膜トランジスタ」の項で説明したとおりである。

層間絶縁膜３８は、例えば、プラズマＣＶＤ法等の公知の方法によって成膜することができるが、本発明はこれに限定されない。層間絶縁膜３８の材質および膜厚については、前出の「１．薄膜トランジスタ」の項で説明したとおりである。

不純物は、例えば、イオン注入法、イオンドーピング法等の公知の方法によってドーピングすることができるが、本発明はこれに限定されない。また、半導体層３１のソースドレイン領域では、Ｐチャネル型の薄膜トランジスタである場合は、ホウ素（Ｂ）等のIII族元素がイオン注入装置等を用いて添加される。また、Ｎチャネル型の薄膜トランジスタである場合は、リン（Ｐ）等のＶ族元素が用いられる。

また、ゲート電極３２、ソース電極３３、およびドレイン電極３４の材質については、前出の「１．薄膜トランジスタ」の項で説明したとおりである。

〔３．表示装置〕
本発明にかかる表示装置は、上述した薄膜トランジスタを備えている。尚、かかる薄膜トランジスタについては、前出の「１．薄膜トランジスタ」の項で説明したとおりであるのでここでは省略する。

本発明にかかる表示装置は、上述した薄膜トランジスタを少なくとも一つ備えているため、より高性能な回路を単一の基板上に集積することが可能となる。その結果として、より高性能な周辺機器一体型の表示装置を実現することが可能となる。

一実施形態において、本実施形態の表示装置は、表示装置の表示領域において、画素毎に設けられるスイッチング素子として本発明に係る薄膜トランジスタを用いることができる。上述したようなスイッチング素子を備える表示装置の製造方法は、特に限定されるものではなく、従来公知の方法によって製造することができる。

また、他の一実施形態において、本実施形態の表示装置は、本発明に係る薄膜トランジスタによって構成されたＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔｒａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を、表示装置における駆動回路に備えることができる。上記ＣＯＭＳを備える表示装置の製造方法は、特に限定されるものではなく従来公知の方法によって製造することができる。

また、本発明に係る表示装置に備えられる薄膜トンラジスタは、Ｎチャネル型薄膜トランジスタであってもＰチャネル型薄膜トランジスタであってもよい。

このような表示装置としては、特に限定されるものではなく、例えば、液晶ディスプレイ、有機ＥＬディスプレイ、電子ペーパー等を挙げることができる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

〔実施例１〕
実施例１の薄膜トランジスタは、前出の「２．薄膜トランジスタの製造方法」の項で説明した方法に従って作成した。具体的には、まず、厚みが０．７ｍｍのガラス基板上に、ベースコート膜として、窒化シリコン膜（厚み１００ｎｍ）および酸化シリコン膜（厚み２００ｎｍ）の順に、従来公知のプラズマＣＶＤ法を用いて成膜した。

次いで、トランジスタの動作層となる非晶質シリコン膜を、５０ｎｍの厚みになるように従来公知のプラズマＣＶＤ法を用いて成膜した。

次いで、成膜した非晶質シリコン膜を、フォトリソグラフィによってエッチングし、トランジスタの島状のシリコン層を形成した。このとき、島状のシリコン層の端部は、基板に対して４５度の傾斜角を有するように形成した。

次いで、パターニングした島状のシリコン層のソースドレイン方向に平行にレーザ光を走査し、非晶質シリコン膜を結晶化した。このとき、エキシマレーザを用いて、パルス発振レーザ光を線状にビーム成形して照射した。レーザ光の照射方法としては、１回のレーザ光の照射によって結晶化される領域の面積が、９０％程度オーバーラップするようにレーザ光を走査させて結晶化を行った。

次いで、結晶化された島状のシリコン層が形成された基板に、ゲート絶縁膜（厚み８０ｎｍ）、ゲート電極（厚み２００ｎｍ）の順に形成し、さらに、ソース領域およびドレイン領域に不純物（具体的にはリン（Ｐ））を従来公知のイオンドーピング法によってドーピングした。その上に、層間絶縁膜を成膜し、層間絶縁膜にコンタクトホールを形成してソース電極およびドレイン電極を接続して、実施例１の薄膜トランジスタを完成した。

〔実施例２〕
実施例２の薄膜トランジスタは、非晶質シリコン層の結晶化の際に、ＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）固体レーザから出射された、波長５３２ｎｍの連続発振レーザ光を線状にビーム成形して照射し、結晶化された島状のシリコン層全体に不純物をドーピングし、その上にゲート絶縁膜を成膜した以外は、実施例１と同様の方法で作成した。実施例２のレーザ光の照射方法としては、基板面にレーザを照射しながら、ステージを４００ｍｍ／ｓｅｃの速度で一定方向に走査させて結晶化を行った。

〔比較例１〕
比較例１の薄膜トランジスタは、特許文献１に記載される従来公知の薄膜トランジスタの製造方法に従って作成した。具体的には、まず、厚みが０．７ｍｍのガラス基板上に、ベースコート膜として、窒化シリコン膜（厚み１００ｎｍ）および酸化シリコン膜（厚み２００ｎｍ）の順に、従来公知のプラズマＣＶＤ法を用いて成膜した。次いで、トランジスタの動作層となる非晶質シリコン膜を、５０ｎｍの厚みになるように従来公知のプラズマＣＶＤ法を用いて成膜した。

次いで、エキシマレーザを用いて波長３０８ｎｍレーザ光を照射し、非晶質シリコン膜の結晶化を行った。

次いで、基板全面にしきい値制御用の不純物（具体的にはホウ素（Ｂ））を従来公知のイオンドーピング法によってドーピングした。このとき、不純物の分布は、表面から中央部近辺に濃度のピークがくるように設定した。

次いで、フォトリソグラフィによってトランジスタの島状のシリコン層を形成した。このとき、島状のシリコン層の端部は、基板に対して６０度の傾斜角を有するように形成した。

次いで、結晶化された島状のシリコン層が形成された基板に、ゲート絶縁膜（厚み８０ｎｍ）、ゲート電極（厚み２００ｎｍ）の順に形成し、さらに、ソース領域およびドレイン領域に不純物（具体的にはリン（Ｐ））を従来公知のイオンドーピング法によってドーピングした。その上に、層間絶縁膜を成膜し、層間絶縁膜にコンタクトホールを形成してソース電極およびドレイン電極を接続して、比較例１の薄膜トランジスタを完成した。

（薄膜トランジスタの特性）
比較例１の薄膜トランジスタでは、島状のシリコン層のすべての領域において同じ結晶性を有している。さらに、島状のシリコン層の端部の不純物濃度が中央部と比較して低くなっているため、端部がしきい値電圧の低い寄生トランジスタとして働く。その結果として、Ｖｇ−Ｉｄ特性に異常が生じる。

一方、実施例１の薄膜トランジスタでは、端部の結晶粒径が中央部の結晶粒径よりも小さくなっている。このため、端部のしきい値電圧は、中央部のしきい値電圧よりも高くなり、不純物濃度差と相殺して特性異常が改善された。その結果として、実施例１の薄膜トランジスタは、コブの無い良好なＶｇ−Ｉｄ特性を有していた。

また、実施例２の薄膜トランジスタでは、島状のシリコン層の中央部には、結晶性に優れたラテラル成長結晶が形成されていた。一方、島状のシリコン層の端部は、結晶性の劣る粒状結晶となっていた。その結果として、実施例２の薄膜トランジスタは、コブの無い良好なＶｇ−Ｉｄ特性を有していた。

さらに、実施例２の薄膜トランジスタにおいては、島状のシリコン層の中央部には結晶性に優れたラテラル結晶が形成されているため、島状のシリコン層の中央部が粒状結晶から形成されている実施例１の薄膜トランジスタと比較して、高いトランジスタ性能を得ることができた。

本発明によれば、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現することができる。そのため、本発明にかかる薄膜トランジスタは、ＣＭＯＳ回路、アクティブマトリクス基板、アクティブマトリクス型液晶表示装置などの種々の装置に広く適用できる。したがって、本発明にかかる発明は、薄膜トランジスタを用いる各種電子機器産業において幅広く利用することが可能である。

２１ 半導体層
２１ａ 中央部
２１ｂ 端部
２２ ゲート電極
２３ ソース電極
２４ ドレイン電極
２５ 基板
３１ 半導体層
３１ａ 中央部
３１ｂ 端部
３２ ゲート電極
３３ ソース電極
３４ ドレイン電極
３５ 基板

Claims (11)

1. 基板上に形成され、かつ、チャネル領域、ソース領域およびドレイン領域を有する島状の半導体層を備える薄膜トランジスタであって、
   上記島状の半導体層は、略平坦な上面を有する中央部と、上記基板に対して０度より大きく、且つ９０度以下の傾斜角を有する端部とを有し、
   上記島状の半導体層の上記中央部に含まれる半導体は、上記端部に含まれる半導体よりも結晶粒径が大きいことを特徴とする薄膜トランジスタ。
2. 基板上に形成され、かつ、チャネル領域、ソース領域およびドレイン領域を有する島状の半導体層を備える薄膜トランジスタであって、
   上記島状の半導体層は、略平坦な上面を有する中央部と、上記基板に対して０度より大きく、且つ９０度以下の傾斜角を有する端部とを有し、
   上記島状の半導体層の上記中央部に含まれる半導体は、上記端部に含まれる半導体よりも結晶粒径が大きく、
   上記島状の半導体層の上記中央部は、薄膜トランジスタの上記ソース領域から上記ドレイン領域に向かうチャネル長方向に対して略平行方向に成長したラテラル結晶半導体を含むことを特徴とする薄膜トランジスタ。
3. 基板上に形成され、かつ、チャネル領域、ソース領域およびドレイン領域を有する島状の半導体層を備える薄膜トランジスタであって、
   上記島状の半導体層は、略平坦な上面を有する中央部と、上記基板に対して０度より大きく、且つ９０度以下の傾斜角を有する端部とを有し、
   上記島状の半導体層の上記中央部は多結晶半導体を含み、且つ上記端部は非晶質半導体を含むことを特徴とする薄膜トランジスタ。
4. 上記島状の半導体層の上記中央部は、薄膜トランジスタの上記ソース領域から上記ドレイン領域に向かうチャネル長方向に対して略平行方向に成長したラテラル結晶半導体を含むことを特徴とする請求項３に記載の薄膜トランジスタ。
5. 上記半導体層は、シリコン層であることを特徴とする請求項１から４のいずれか１項に記載の薄膜トランジスタ。
6. 基板上に形成され、かつ、チャネル領域、ソース領域およびドレイン領域を有する島状の半導体層を備える薄膜トランジスタの製造方法であって、
   上記基板上に形成された非晶質半導体膜をエッチングして、略平坦な上面を有する中央部と、上記基板に対して９０度以下の傾斜角を有する端部とを有する上記島状の半導体層を形成するエッチング工程と、
   形成された上記島状の半導体層に対して、４７０ｎｍ〜７２０ｎｍの波長を有するレーザ光を照射して、上記島状の半導体層を結晶化する結晶化工程とを含むことを特徴とする薄膜トランジスタの製造方法。
7. 上記結晶化工程は、ソース領域からドレイン領域に向かう半導体チャネル長方向に対して略平行方向にレーザ光を走査することを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
8. 上記結晶化工程は、連続振動するレーザ光を照射する工程であることを特徴とする請求項６または７に記載の薄膜トランジスタの製造方法。
9. 上記半導体層は、シリコン層であることを特徴とする請求項６から８のいずれか１項に記載の薄膜トランジスタの製造方法。
10. 請求項１から５のいずれか１項に記載の薄膜トランジスタを備えていることを特徴とする表示装置。
11. 上記表示装置は、液晶ディスプレイまたは有機ＥＬディスプレイであることを特徴とする請求項１０に記載の表示装置。