[go: up one dir, main page]

JP2011003264A - ３次元垂直チャンネル構造を有する不揮発性メモリ装置のプログラム方法 - Google Patents

３次元垂直チャンネル構造を有する不揮発性メモリ装置のプログラム方法 Download PDF

Info

Publication number
JP2011003264A
JP2011003264A JP2010140659A JP2010140659A JP2011003264A JP 2011003264 A JP2011003264 A JP 2011003264A JP 2010140659 A JP2010140659 A JP 2010140659A JP 2010140659 A JP2010140659 A JP 2010140659A JP 2011003264 A JP2011003264 A JP 2011003264A
Authority
JP
Japan
Prior art keywords
programmed
plane
memory cells
string selection
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010140659A
Other languages
English (en)
Other versions
JP5497550B2 (ja
Inventor
Sun Il Shim
善一 沈
Sung-Hoi Hur
星會 許
Ki-Hyun Kim
基玄 金
Han Soo Kim
▲漢▼洙 金
載勳 ▲鄭▼
Jaehun Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011003264A publication Critical patent/JP2011003264A/ja
Application granted granted Critical
Publication of JP5497550B2 publication Critical patent/JP5497550B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】本発明は、ビットラインとストリング選択ラインとの交差領域に各々形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む不揮発性メモリ装置のプログラム方法を提供する。
【解決手段】本発明のプログラム方法によると、シャドープログラム方式によってＹＺ平面の各層に属したメモリセルがマルチビットデータにプログラムされ、ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、ＹＺ平面の他層のメモリセルがプログラムされる前にＮ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされる。
【選択図】図１

Description

本発明は半導体メモリ装置に係り、さらに具体的には、３次元垂直チャンネル構造を有する不揮発性メモリ装置及びそれのプログラム方法に関する。
半導体製造技術の発展と共に、高密度メモリに対する要求が続いている。このような要求を満たすために、多様な方法が提案されている。そのような方法のうちの１つは、メモリセルに貯蔵されるデータビットの数を増加させることである。これと共に、３次元アレイ構造（ｔｈｒｅｅ−ｄｉｍｅｎｔｉｏｎａｌ ａｒｒａｙ ｓｔｒｕｃｔｕｒｅ）を有するメモリ装置（‘３Ｄメモリ装置’と呼ばれる）が提案されている。
韓国公開特許２００８−０５１０１４
本発明の目的は、プログラム動作時に惹起される干渉を減らすことができる３次元垂直チャンネル構造を有する不揮発性メモリ装置及びそれのプログラム方法を提供することにある。
本発明の一つの特徴は、ビットラインとストリング選択ラインとの交差領域に各々形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む不揮発性メモリ装置のプログラム方法を提供することである。プログラム方法によると、シャドープログラム方式によってＹＺ平面の各層に属したメモリセルがマルチビットデータにプログラムされ、前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、前記ＹＺ平面の他層のメモリセルがプログラムされる前に前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされる。
例示的な実施形態において、前記ビットラインは、前記ＹＺ平面に垂直に配列され、前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる時、前記ビットラインは同時に活性化される。
例示的な実施形態において、前記ビットラインは、前記ＹＺ平面に垂直に配列され、第１グループと第２グループに分けられ、前記ＹＺ平面のＮ番目の層のメモリセルがプログラムされる時、前記ビットラインはグループ単位で活性化される。
例示的な実施形態において、前記ＹＺ平面のＮ番目の層のメモリセルがプログラムされる場合、前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルは、ストリング選択ライン単位でプログラムされる。
例示的な実施形態において、前記ストリング選択ラインは、各々が２、またはそれより多いストリング選択ラインで構成された複数のグループに分けられ、前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルは、前記各グループのストリング選択ラインが同一手順に交互に選択された状態でプログラムされる。
例示的な実施形態において、前記ＹＺ平面の層は、第１及び第２グループに分けられ、前記第１グループに属したメモリセルが全部プログラムされ、次に、前記第２グループに属したメモリセルがプログラムされる。
例示的な実施形態において、前記ストリングは、ストリング選択ラインとＹＺ平面の層を基準として４個のグループ、またはストリング選択ラインを基準として２つのグループに分けられ、前記グループは互いに独立的にプログラムされる。
例示的な実施形態において、前記シャドープログラム方式の場合、前記ＹＺ平面のＮ番目の層のメモリセルに上位ビットデータがプログラムされる前に前記ＹＺ平面の（Ｎ−１）番目の層のメモリセルが下位及び上位ビットデータに、そして前記ＹＺ平面の（Ｎ＋１）番目の層のメモリセルが下位ビットデータにプログラムされる。
本発明の他の特徴は、ビットラインとストリング選択ラインとの交差領域に形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む不揮発性メモリ装置のプログラム方法を提供し、このプログラム方法は、シャドープログラム方式によって前記多層構造の各層のＸＺ平面に属したメモリセルがマルチビットデータにプログラムされる。
例示的な実施形態において、前記ビットラインは、ＹＺ平面に垂直に配列され、前記ＸＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる時、前記ビットラインは、同時に、またはグループ単位で活性化される。
本発明の他の特徴は、ビットラインとストリング選択ラインとの交差領域に各々形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む３次元垂直チャンネルアレイと、前記３次元垂直チャンネルアレイに対するプログラム動作を制御するように構成された手段を含み、前記３次元垂直チャンネルアレイは、前記手段の制御下にシャドープログラム方式によってＹＺ平面の各層に属したメモリセルをマルチビットデータにプログラムし、前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、前記ＹＺ平面の他層のメモリセルがプログラムされる前に前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされる不揮発性メモリ装置を提供する。
例示的な実施形態において、前記ＹＺ平面のＮ番目の層のメモリセルがプログラムされる場合、前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルは、ストリング選択ライン単位でプログラムされる。
例示的な実施形態において、前記ストリング選択ラインは、各々が２、またはそれより多いストリング選択ラインで構成された複数のグループに分けられ、前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルは、前記各グループのストリング選択ラインが同一手順に交互に選択された状態でプログラムされる。
本発明の他の特徴は、少なくとも１つの不揮発性メモリ装置と、前記少なくとも１つの不揮発性メモリ装置を制御するように構成されたメモリ制御器を含むメモリシステムを提供する。前記少なくとも１つの不揮発性メモリ装置は、ビットラインとストリング選択ラインとの交差領域に各々形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む３次元垂直チャンネルアレイと、前記３次元垂直チャンネルアレイに対するプログラム動作を制御するように構成された手段を含み、前記３次元垂直チャンネルアレイは、前記手段の制御下にシャドープログラム方式によってＹＺ平面の各層に属したメモリセルをマルチビットデータにプログラムし、前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、前記ＹＺ平面の他層のメモリセルがプログラムされる前に前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされる。
本発明の例示的な実施形態によると、プログラム動作時に惹起される水平及び垂直干渉を減らすことができる。
本発明の例示的な実施形態に係る不揮発性半導体メモリ装置を概略的に示すブロック図である。 図１に示したメモリセルアレイを概略的に示す図である。 図２に示したメモリブロックのうちのいずれか１つを示す断面図である。 ＹＺ平面で見られた図３のメモリブロックの一部を概略的に示す図である。 ＸＹ平面で見られた図３のメモリブロックの一部を概略的に示す図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明の例示的な実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。 本発明に係る不揮発性メモリ装置のストリングのうちのいずれか１つを概略的に示す回路図である。 本発明に係る不揮発性メモリ装置を含むコンピューティングシステムを概略的に示すブロック図である。 本発明の他の例示的な実施形態に係るメモリシステムを示すブロック図である。 本発明の他の例示的な実施形態に係るメモリシステムを示すブロック図である。
上述の一般的な説明及び次の詳細な説明は全部例示的であり、請求された発明の付加的な説明が提供されるものである。
参照符号が本発明の望ましい実施形態に詳細に表示されており、その例が参照図面に表示されている。同一の参照番号が同一、または類似の部分を参照するために説明及び図面に使用される。
以下で、不揮発性半導体メモリ装置が本発明の特徴及び機能を説明するための例として使われている。しかし、この技術分野に精通した者は、ここに記載した内容によって本発明の他の利点及び性能を容易に理解することができる。また、本発明は、他の実施形態を通じて実現、または適用されることができる。さらに、詳細な説明は、本発明の範囲、技術的思想、及び他の目的から逸脱せず、観点及び応用によって修正、または変更されることができる。
図１は、本発明の例示的な実施形態に係る不揮発性メモリ装置を概略的に示すブロック図である。
本発明に係る不揮発性メモリ装置１０００は、例えば、ＮＡＮＤフラッシュメモリ装置であり得る。しかし、本発明がフラッシュメモリ装置に限らないことは、この分野において通常の知識を習得した者等に自明である。例えば、本発明は、ＣＴＦフラッシュメモリ装置、ＮＯＲフラッシュメモリ装置、ＰＲＡＭ、ＦＲＡＭ、ＭＲＡＭなどのような不揮発性半導体メモリ装置にも適用されることができる。
図１に示すように、本発明に係る不揮発性半導体メモリ装置１０００は、メモリセルアレイ１００と、行デコーダ回路２００と、列デコーダ回路３００と、読み出し及び書き込みブロック４００と、制御ロジック５００と、電圧発生回路６００とを含むことができる。
メモリセルアレイ１００は、単一ビットデータ、そして／またはＭビットデータ（Ｍは、２、３、４、またはそれより大きい定数）を貯蔵するためのメモリセルを含むことができる。メモリセルは、行（または、ワードライン）と列（または、ビットライン）との交差領域に各々配列されることができる。各メモリセルは、可変可能な抵抗値を有することができる。例えば、各メモリセルは、電荷貯蔵、または可変抵抗を通じて変化されるスレッショルド電圧を有することができる。しかし、メモリセルの種類は、ここに記載したことに限らない。以後、説明するように、メモリセルアレイ１００は、３次元垂直チャンネル構造（ｔｈｒｅｅ−ｄｉｍｅｎｔｉｏｎａｌ ｖｅｒｔｉｃａｌ ｃｈａｎｎｅｌ ｓｔｒｕｃｔｕｒｅ）を有するように構成されることができる。３次元垂直チャンネル構造によると、１つのストリングに属したメモリセルのチャンネルが基板について垂直に多層構造で形成されることができる。
続いて、図１を参照すると、行デコーダ回路２００は、制御ロジック５００の制御に応答して動作し、メモリセルアレイ１００の行の選択及び駆動を行うことができる。列デコーダ回路３００は、制御ロジック５００の制御に応答して動作し、メモリセルアレイ１００の列の選択を行うことができる。読み出し及び書き込みブロック４００は、制御ロジック５００の制御に応答して動作し、メモリセルアレイ１００からデータを読み出すように、そしてメモリセルアレイ１００にデータを書き込むように構成されることができる。電圧発生回路６００は、制御ロジック５００の制御に応答して動作し、各動作（例えば、読み出し、プログラム及び消去動作）に必要な電圧を発生するように構成されることができる。
例示的な実施形態において、不揮発性メモリ装置の構成要素２００〜６００は３次元垂直チャンネルアレイ１００に対するプログラム動作を制御するように構成された手段を構成し、そのような手段の制御によって実行されるプログラム動作は以後詳細に説明する。
図２は、図１に示したメモリセルアレイを概略的に示す図であり、図３は、図２に示したメモリブロックのうちのいずれか１つを概略的に示す断面図である。
図２を参照すると、本発明のメモリセルアレイ１００は、複数のメモリブロックで構成されることができる。各メモリブロックは、３次元垂直チャンネル構造を有するように構成されることができる。ＸＹ平面に配列されるメモリブロックの数とＸＺ平面に配列されるメモリブロックの数は、ここに記載したことに限定されない。メモリセルアレイ１００のビットライン及びストリング選択ラインは、ＸＺ平面で交差するように配列されることができる。図３に示すように、ソースライン１２０は、半導体基板１４０に形成され、ストリングを構成するアクティブ領域１４０を通じて対応するビットライン１１０に各々電気的に連結されている。ワードラインは、アクティブ領域１４０に垂直に配列されている。各アクティブ領域には、トンネル酸化膜及び電荷貯蔵層が順に形成され、ワードラインは、制御ゲートとして作用することできる。ソースライン１２０は、半導体基板１４０にＮ型の物質、またはメタルで形成されることができる。説明の便宜上、図３には、ストリング選択ラインと接地選択ラインが示していない。本発明に係る不揮発性メモリ装置の３次元垂直チャンネル構造は、図３に示したことに限らない。ワードラインの形態、ビットラインの形態、ソースラインの形態、アクティブ領域の形態が多様に実現されることができる。
図４は、ＹＺ平面で見られた図３のメモリブロックの一部を概略的に示す図であり、図５は、ＸＹ平面で見られた図３のメモリブロックの一部を概略的に示す図である。
まず、図４を参照すると、ＹＺ平面には、複数のストリングが配列されることができる。図４には、ただ１つのＹＺ平面を示している。しかし、図４に示したものと同一の平面がＸ軸方向に配列されることができる。ＹＺ平面に配列されたストリングは、対応するビットラインＢＬ０〜ＢＬｉ−１に各々連結されることができる。各ストリングは、ストリング選択トランジスタＳＳＴ０、接地選択トランジスタＧＳＴ０、及び選択トランジスタＳＳＴ０、ＧＳＴ０の間に連結されたメモリセルＭＣで構成されることができる。図４には、選択トランジスタＳＳＴ０、ＧＳＴ０の間に３つのメモリセルＭＣが直列連結された場合を示している。しかし、選択トランジスタＳＳＴ０、ＧＳＴ０の間に直列に配列されたメモリセルＭＣの数は、ここに開示されたものに限らない。例えば、選択トランジスタＳＳＴ０、ＧＳＴ０の間に４またはそれより多いメモリセルＭＣが配列されることができる。
各ストリングに属したメモリセルＭＣは、互いに異なる層に各々位置することができる。例えば、接地選択トランジスタＧＳＴ０にすぐ隣接したメモリセルＭＣは、第１層（例えば、ＸＺ平面に対応する）に形成され、ストリング選択トランジスタＳＳＴ０にすぐ隣接したメモリセルＭＣは、第３層（例えば、ＸＺ平面に対応する）に形成され、残りのメモリセルＭＣは、第２層（例えば、ＸＺ平面に対応する）に形成されることができる。ストリング選択トランジスタＳＳＴ０は、対応するビットラインＢＬ０〜ＢＬｉ−１に各々連結されている。同一のＹＺ平面に位置したストリング選択トランジスタＳＳＴ０は、同時にターンオンされるように構成されることができる。例えば、同一のＹＺ平面に位置したストリング選択トランジスタＳＳＴ０は、１つのストリング選択ライン（図示しない）によって同時にターンオンされるように構成されることができる。同様に、同一のＹＺ平面に位置した接地選択トランジスタＧＳＴ０は、同時にターンオンされるように構成されることができる。例えば、同一のＹＺ平面に位置した接地選択トランジスタＧＳＴ０は、１つの接地選択ライン（図示しない）によって同時にターンオンされるように構成されることができる。図示しないが、接地選択トランジスタＧＳＴ０は、１つのソースライン（または、対応するソースライン）を通じて基板に連結されることができる。
ＸＹ平面に配列されたメモリセルの配置を示す図５を参照すると、ストリングに各々属したストリング選択トランジスタＳＳＴ０〜ＳＳＴｍ−１は、独立的にターンオンされることができる。例えば、ストリングに各々属したストリング選択トランジスタＳＳＴ０〜ＳＳＴｍ−１は、対応するストリング選択ライン（図示しない）によって独立的にターンオンされることができる。同様に、ストリングに各々属した接地選択トランジスタＧＳＴ０〜ＧＳＴｍ−１は、独立的にターンオンされることができる。例えば、ストリングに各々属した接地選択トランジスタＧＳＴ０〜ＧＳＴｍ−１は、対応する接地選択ライン（図示しない）によって独立的にターンオンされることができる。ストリング選択トランジスタＳＳＴ０〜ＳＳＴｍ-１は、１つのビットラインＢＬｘに共通に連結される。これは読み出し／プログラム動作時に、ビットラインＢＬｘがストリング選択トランジスタＳＳＴ０〜ＳＳＴｍ−１のうちのいずれか１つを通じてストリングに連結されることを意味する。
例示的な実施形態において、ＸＹ平面には、複数のストリングが配列されることができる。図５にはただ１つのＸＹ平面を示している。しかし、図５に示したものと同一の平面がＺ軸方向に配列されることができる。
例示的な実施形態において、層数（または、各ストリングに属したメモリセルの数）、１つのビットラインに共通に連結されたストリング選択トランジスタの数（または、ＸＹ平面に配列されたストリングの数）、及びビットラインの数を多様に変更することができる。各層に属したメモリセルは、同一のワードラインに連結されることができる。または、各層に属したメモリセルは２つまたはそれより多いワードラインに連結されるように構成されることができる。たとえ各層に属したメモリセルは２つまたはそれより多いワードラインに連結されるように構成されても、各層のワードラインは同時に、または個別的に選択されることができる。図４及び図５にはアクティブ領域が円筒状を有するように構成されると示している。しかし、アクティブ領域は円筒状に限らない。
例示的な実施形態において、３次元垂直チャンネル構造を有する不揮発性メモリ装置は、ワードライン及びビットラインの選択と共にストリング選択ラインの選択を通じてメモリセルをアクセスするように構成されることができる。すなわち、既存の平面構造を有する不揮発性メモリ装置と比較する時、３次元垂直チャンネル構造を有する不揮発性メモリ装置はメモリセルをアクセスするためにワードライン、ビットライン及びストリング選択ラインの選択及び駆動を必要とする。または、接地選択ラインがストリング選択ラインのように区別される場合、３次元垂直チャンネル構造を有する不揮発性メモリ装置は、メモリセルをアクセスするためにワードライン、ビットライン、ストリング選択ライン、及び接地選択ラインの選択及び駆動を必要とする。または、ソースラインがストリング選択ラインのように区別される場合、３次元垂直チャンネル構造を有する不揮発性メモリ装置は、メモリセルをアクセスするためにワードライン、ビットライン、ストリング選択ライン、及びソースラインの選択及び駆動を必要とする。または、３次元垂直チャンネル構造を有する不揮発性メモリ装置に先行して言及した場合の組み合わせが適用される場合、不揮発性メモリ装置はメモリセルをアクセスするためにワードライン、ビットライン、ストリング選択ライン、接地選択ライン、及びソースラインの選択及び駆動を必要とする。
上述の３次元垂直チャンネル構造を有する不揮発性メモリ装置がマルチビットデータを貯蔵すると仮定すれば、２次元アレイ構造と異なり、３次元垂直チャンネル構造を有する不揮発性メモリ装置において、プログラム動作が実行される時、水平方向（例えば、Ｘ軸方向とＺ軸方向）の干渉と共に垂直方向（例えば、Ｙ軸方向）の干渉も追加で考慮されなければならない。垂直方向の干渉は、層間の間隔が狭いほど増加する。また、プログラム動作時、同一層に配列されたメモリセルの間で発生する干渉も考慮されなければならない。本発明に係る不揮発性メモリ装置のプログラムスキームは、以下参照図面に基づいて詳細に説明する。
図６は、本発明の一実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。本発明の一実施形態に係る不揮発性メモリ装置のプログラム方法は、以下参照図面に基づいて詳細に説明する。説明の便宜上、各メモリセルが２ビットデータすなわち、ＬＳＢデータとＭＳＢデータとを貯蔵すると仮定する。しかし、本発明のプログラム方法は、３、またはそれより多いデータビットを貯蔵するメモリセルにも適用されることができる。
本発明の一実施形態によると、ＹＺ平面単位でメモリセルＭＣがプログラムされることができる。すなわち、１つのストリング選択ラインＳＳＬ（図示しない）によって共通に制御されるストリング選択トランジスタ（例えば、ＳＳＴ０）を含むストリングのメモリセルがプログラムされることができる。本発明の場合、メモリセルは、シャドープログラム方式を通じてマルチビットデータすなわち、２ビットデータ（ＬＳＢ及びＭＳＢデータビット）を貯蔵するようにプログラムされることができる。さらに具体的に説明すれば、次の通りである。
図６において、各メモリセルに表記された番号は、プログラム手順を示す。同一の番号を有するメモリセルは、同時にプログラムされることができる。すなわち、図６の場合、Ｚ軸方向に配列された各層のメモリセルは、同時にプログラムされることができる。
先ず、ＹＺ平面の第１層のメモリセルは、ＬＳＢデータを貯蔵するようにプログラムされる。次に、ＹＺ平面の第２層のメモリセルは、ＬＳＢデータを貯蔵するようにプログラムされる。第２層のメモリセルがＬＳＢデータにプログラムされた後、ＹＺ平面の第１層のメモリセルは、ＭＳＢデータを貯蔵するようにプログラムされる。ＹＺ平面の第３層のメモリセルは、ＬＳＢデータを貯蔵するようにプログラムされる。第３層のメモリセルがＬＳＢデータにプログラムされた後、ＹＺ平面の第２層のメモリセルは、ＭＳＢデータを貯蔵するようにプログラムされる。最後に、ＹＺ平面の第３層のメモリセルは、ＭＳＢデータを貯蔵するようにプログラムされることができる。このようなプログラム手順によってメモリセルをプログラムする方式を“シャドープログラム方式”という。
ＹＺ平面のメモリセルが上述のようにプログラムされる間、他のＹＺ平面のメモリセルは、プログラム禁止されることができる。すなわち、図６に示すように、他のＹＺ平面のメモリセルは、プログラムされない。図６で説明したプログラム方法は、垂直方向の干渉が大きく、水平方向の干渉が小さい場合に適する。しかし、図６で説明したプログラム方法はそのような条件に限らない。
上述のプログラム動作は、ビットラインＢＬ０〜ＢＬｉ−１が全部選択されるという仮定下で説明された。しかし、ビットラインＢＬ０〜ＢＬｉ−１のうちの一部（例えば、奇数番目／偶数番目のビットライン）が選択された状態でプログラム動作を実行し、ビットラインＢＬ０〜ＢＬｉ−１のうちの残り（例えば、偶数番目／奇数番目ビットライン）が選択された状態でプログラム動作を実行することができる。すなわち、図７に示すように、奇数番目のビットラインＢＬ０、ＢＬ２、・・・、ＢＬｉ−２に対応するメモリセル（番号に“'”が表記されないメモリセル）に対するプログラム動作が実行され、次に、偶数番目のビットラインＢＬ１、ＢＬ３、・・・、ＢＬｉ−１に対応するメモリセル（番号に“'”が表記されたメモリセル）に対するプログラム動作が実行されることができる。すなわち、ＹＺ平面において、各層のメモリセルは、少なくとも２つのグループに分けられることができる。この時、一グループのメモリセルが先ずプログラムされ、次に、他のグループのメモリセルがプログラムされることができる。いずれか１つのグループのメモリセルがプログラムされる間、他のグループのメモリセルは、プログラム禁止されることができる。このようなプログラム方法は、ＹＺ平面の隣接したストリングの間で発生する干渉が大きい場合に適用されることができる。
図８は、本発明の他の実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。本発明に係る不揮発性メモリ装置のプログラム方法は、以下参照図面に基づいて詳細に説明する。
先ず、ストリング選択トランジスタＳＳＴ０に各々対応するＹＺ平面の第１層のメモリセルがＬＳＢデータを貯蔵するようにプログラムされることができる。次に、ストリング選択トランジスタＳＳＴ０に各々対応するＹＺ平面の第２層のメモリセルがプログラムされるのではなく、ストリング選択トランジスタＳＳＴ１に各々対応するＹＺ平面の第１層のメモリセルがＬＳＢデータを貯蔵するようにプログラムされることができる。すなわち、Ｘ軸方向に配列された各ＹＺ平面の第１層の残りのメモリセルが順にプログラムされることができる。すなわち、ストリング選択トランジスタ（例えば、ＳＳＴ１）に共通に連結されたストリング選択ラインに対応するＹＺ平面の任意の層のメモリセルがプログラムされる場合、ＹＺ平面の他層のメモリセルがプログラムされる前にＹＺ平面の残りのメモリセルがプログラムされることができる。
ストリング選択トランジスタＳＳＴ０〜ＳＳＴ３に各々対応するＸＺ平面の第１層のメモリセルが全部プログラムされた後、ストリング選択トランジスタＳＳＴ０に各々対応するＹＺ平面の第２層のメモリセルは、ＬＳＢデータを貯蔵するようにプログラムされる。次に、ストリング選択トランジスタＳＳＴ１に各々対応するＹＺ平面の第２層のメモリセルがＬＳＢデータにプログラムされることができる。Ｘ軸方向に配列された各ＹＺ平面の第２層の残りのメモリセルも順にプログラムされることができる。ＹＺ平面の第２層のメモリセルが全部プログラムされた後、ＹＺ平面の第１層のメモリセルは、ＭＳＢデータを貯蔵するようにプログラムされる。上述のように、Ｘ軸方向に配列された第１層の残りのメモリセルも順にプログラムされることができる。
次に、ストリング選択トランジスタＳＳＴ０に各々対応するＹＺ平面の第３層のメモリセルは、ＬＳＢデータを貯蔵するようにプログラムされる。上述のように、Ｘ軸方向に配列された第３層の残りのメモリセルも順にプログラムされることができる。第３層のメモリセルがプログラムされた後、ストリング選択トランジスタＳＳＴ０に各々対応するＹＺ平面の第２層のメモリセルは、ＭＳＢデータを貯蔵するようにプログラムされる。Ｘ軸方向に配列された第２層の残りのメモリセルも上述のような方式によって順にプログラムされることができる。最後に、ストリング選択トランジスタＳＳＴ０に各々対応するＹＺ平面の第３層のメモリセルは、ＭＳＢデータを貯蔵するようにプログラムされる。Ｘ軸方向に配列された第３層の残りのメモリセルも順にプログラムされることができる。
図８で説明したプログラム方法によると、Ｎ番目の層にあるメモリセルがプログラムされる前に、（Ｎ−１）番目の層にあるメモリセルが全部プログラムされるので、垂直方向の干渉と水平方向の干渉とを全部減らすのに效果的である。
図８を参照して説明したプログラム動作は、ビットラインＢＬ０〜ＢＬｉ−１が全部選択されるという仮定下で説明した。しかし、図示しないが、ビットラインＢＬ０〜ＢＬｉ−１のうちの一部（例えば、奇数番目／偶数番目ビットライン）が選択された状態でプログラム動作を実行し、ビットラインＢＬ０〜ＢＬｉ−１のうちの残り（例えば、偶数番目／奇数番目ビットライン）が選択された状態でプログラム動作を実行することができる。このようなプログラム方法は、ＹＺ平面の隣接したストリングの間で発生する干渉が大きい場合に有用である。しかし、そのようなプログラム方法は、そのような条件に限らない。
図９及び図１０は、本発明のまた他の実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。本発明に係る不揮発性メモリ装置のプログラム方法を以下参照図面に基づいて詳細に説明する。
本発明の不揮発性メモリ装置によると、ＸＹ平面のストリング選択トランジスタは、複数のグループに分けられることができる。例えば、図９を参照すると、隣接したストリング選択トランジスタＳＳＴ０、ＳＳＴ１（またはそれに各々対応するストリング）は、第１グループを構成し、隣接したストリング選択トランジスタＳＳＴ２、ＳＳＴ３（またはそれに各々対応するストリング）は、第２グループを構成することができる。各グループは、他のストリング選択ラインによって各々制御される２つのストリング選択トランジスタを含むことができる。たとえ４つのストリング選択トランジスタが図９に示しているが、Ｘ軸方向にＸＹ平面にさらに多いストリング選択トランジスタが配列されることができる。図９に示した不揮発性メモリ装置のプログラム方法によると、第１グループに属したメモリセルが全部プログラムされた後、第２グループに属したメモリセルがプログラムされることができる。各グループに属したメモリセルのプログラミングは、図８で説明したことと同一の方式で行われるので、それに対する説明は、省略する。
他の実施形態によると、図１０に示すように、各グループは、連続して配列された３つのストリング選択トランジスタを含むことができる。例えば、ストリング選択トランジスタＳＳＴ０、ＳＳＴ１、ＳＳＴ２（またはそれに各々対応するストリング）は、第１グループを構成し、ストリング選択トランジスタＳＳＴ３、ＳＳＴ４、ＳＳＴ５（またはそれに各々対応するストリング）は、第２グループを構成することができる。各グループは、他のストリング選択ラインによって各々制御される３つのストリング選択トランジスタを含むことができる。たとえ６個のストリング選択トランジスタが図１０に示しているが、Ｘ軸方向にＸＹ平面にさらに多いストリング選択トランジスタが配列されることができる。図１０に示した不揮発性メモリ装置のプログラム方法によると、第１グループに属したメモリセルが全部プログラムされた後、第２グループに属したメモリセルがプログラムされることができる。各グループに属したメモリセルのプログラミングは、図８で説明したことと同一の方式で行われるので、それに対する説明は、省略する。
図９及び図１０を参照して説明したプログラム動作は、ビットラインＢＬ０〜ＢＬｉ−１が全部選択されるという仮定下で説明した。しかし、図示しないが、ビットラインＢＬ０〜ＢＬｉ−１のうちの一部（例えば、奇数番目／偶数番目ビットライン）が選択された状態でプログラム動作を実行し、ビットラインＢＬ０〜ＢＬｉ−１のうちの残り（例えば、偶数番目／奇数番目ビットライン）が選択された状態でプログラム動作を実行することができる。
図１１及び図１２は、本発明のまた他の実施形態に係る不揮発性メモリ装置のプログラム方法を説明するための図である。本発明に係る不揮発性メモリ装置のプログラム方法は、以下参照図面に基づいて詳細に説明する。
本発明の不揮発性メモリ装置によると、ＸＹ平面のストリング選択トランジスタは、複数のグループに分けられることができる。例えば、図１１を参照すると、隣接したストリング選択トランジスタＳＳＴ０、ＳＳＴ１（またはそれに各々対応する第１及び第２ストリング（または、第１及び第２ストリング列））は、第１グループを構成し、隣接したストリング選択トランジスタＳＳＴ２、ＳＳＴ３（またはそれに各々対応する第１及び第２ストリング（または、第１及び第２ストリング列））は、第２グループを構成することができる。各グループは、他のストリング選択ラインによって各々制御される２つのストリング選択トランジスタを含むことができる。たとえ４個のストリング選択トランジスタが図１１に示しているが、Ｘ軸方向にＸＹ平面にさらに多いストリング選択トランジスタが配列されることができる。
図１１に示した不揮発性メモリ装置のプログラム方法によると、各グループの第１及び第２ストリング列のうち第１ストリング列が順にプログラムされ、第２ストリング列が順にプログラムされることができる。グループに属した第１及び第２ストリング列のプログラミングは、グループに属した第１及び第２ストリング列のプログラム手順が変化された点を除けば、図８に示したことと実質的に同一に行われるので、それに対する説明は、省略する。
他の実施形態によると、図１２に示すように、各グループは、連続して配列された３つのストリング選択トランジスタを含むことができる。例えば、ストリング選択トランジスタＳＳＴ０、ＳＳＴ１、ＳＳＴ２（またはそれに各々対応する第１乃至第３ストリング（または、第１乃至第３ストリング列））は、第１グループを構成し、ストリング選択トランジスタＳＳＴ３、ＳＳＴ４、ＳＳＴ５（またはそれに各々対応する第１乃至第３ストリング（または、第１乃至第３ストリング列））は、第２グループを構成することができる。各グループは、他のストリング選択ラインによって各々制御される３つのストリング選択トランジスタを含むことができる。たとえ６個のストリング選択トランジスタが図１２に示しているが、Ｘ軸方向にＸＹ平面にさらに多いストリング選択トランジスタが配列されることができる。
各グループの第１乃至第３ストリング列のうち第１ストリング列が順にプログラムされ、第２ストリング列が順にプログラムされ、第３ストリング列が順にプログラムされることができる。グループに属した第１乃至第３ストリング列のプログラミングは、グループに属した第１乃至第３ストリング列のプログラム手順が変化された点を除けば、図８に示したことと実質的に同一に行われるので、それに対する説明は、省略する。
図１１及び図１２を参照して説明したプログラム動作は、ビットラインＢＬ０〜ＢＬｉ−１が全部選択されるという仮定下で説明した。しかし、図示しないが、ビットラインＢＬ０〜ＢＬｉ−１のうちの一部（例えば、奇数番目／偶数番目ビットライン）が選択された状態でプログラム動作を実行し、ビットラインＢＬ０〜ＢＬｉ−１のうちの残り（例えば、偶数番目／奇数番目ビットライン）が選択された状態でプログラム動作を実行することができる。
図１３及び図１４は、本発明のまた他の実施形態に係る不揮発性メモリ装置のプログラム方法を示す図である。本発明に係る不揮発性メモリ装置のプログラム方法は、以下参照図面に基づいて詳細に説明する。
本発明の他の実施形態によると、ＸＺ平面単位でメモリセルＭＣがプログラムされることができる。本発明の場合、各ＸＺ平面のメモリセルは、シャドープログラム方式を通じてマルチビットデータすなわち、２ビットデータ（ＬＳＢ及びＭＳＢデータ）を貯蔵するようにプログラムされることができる。さらに具体的に説明すれば、次の通りである。
先ず、ＸＺ平面の第１層のメモリセルに対するプログラム手順が説明される。ストリング選択トランジスタＳＳＴ０に対応するメモリセルにＬＳＢデータがプログラムされ、ストリング選択トランジスタＳＳＴ１に対応するメモリセルにＬＳＢデータがプログラムされる。ストリング選択トランジスタＳＳＴ０に対応するメモリセルにＭＳＢデータがプログラムされ、ストリング選択トランジスタＳＳＴ２に対応するメモリセルにＬＳＢデータがプログラムされる。ストリング選択トランジスタＳＳＴ１に対応するメモリセルにＭＳＢデータがプログラムされ、ストリング選択トランジスタＳＳＴ３に対応するメモリセルにＬＳＢデータがプログラムされる。ストリング選択トランジスタＳＳＴ２に対応するメモリセルにＭＳＢデータがプログラムされ、ストリング選択トランジスタＳＳＴ３に対応するメモリセルにＭＳＢデータがプログラムされることができる。
先ず、ＸＺ平面の第１層のメモリセルが上述の方式によってプログラムされれば、ＸＺ平面の第２層のメモリセルが上述のような方式によってプログラムされることができる。同様に、ＸＺ平面の第２層のメモリセルがプログラムされれば、ＸＺ平面の第３層のメモリセルが上述のような方式によってプログラムされることができる。
図示しないが、ストリング選択ライン（例えば、ＳＳＬ０）に対応するＸＺ平面のメモリセルがプログラムされる場合、ストリング選択ライン（例えば、ＳＳＬ０）に対応するＹＺ平面の残りのメモリセルもプログラムされることができる。
上述のプログラム動作は、ビットラインＢＬ０〜ＢＬｉ−１が全部選択されるという仮定下で説明した。しかし、ビットラインＢＬ０〜ＢＬｉ−１のうちの一部（例えば、奇数番目／偶数番目ビットライン）が選択された状態でプログラム動作を実行し、ビットラインＢＬ０〜ＢＬｉ−１のうちの残り（例えば、偶数番目／奇数番目ビットライン）が選択された状態でプログラム動作を実行することができる。すなわち、図１４に示すように、奇数番目のビットラインＢＬ０、ＢＬ２、・・・、ＢＬｉ−２に対応するメモリセル（番号に“'”が表記されないメモリセル）に対するプログラム動作が実行され、次に、偶数番目のビットラインＢＬ１、ＢＬ３、・・・、ＢＬｉ−１に対応するメモリセル（番号に“'”が表記されたメモリセル）に対するプログラム動作が実行されることができる。すなわち、各層のメモリセルは、２つのグループに分けられることができる。この時、一グループのメモリセルが先ずプログラムされ、次に、他のグループのメモリセルがプログラムされることができる。いずれか１つのグループのメモリセルがプログラムされる間、他のグループのメモリセルは、プログラム禁止されることができる。図１４に示したプログラム方法は、このような点を除けば、図１３に示したことと実質的に同一であるので、それに対する説明は、省略する。
たとえ図示しないが、図６及び図１３で説明したプログラムスキームが不揮発性メモリ装置に同時に適用されることができる。
図１５は、本発明のまた他の実施形態に係る不揮発性メモリ装置のアレイ構造を示す図である。
３次元垂直チャンネル構造を有するメモリブロック（または、メモリセルアレイ）は、複数個のサブブロックに分けられることができる。例えば、図１５に示すように、メモリブロックＭＢは、ワードライン（または、層）を基準として第１及び第２サブブロック１００Ｂ、１００Ｔに分けられることができる。第１サブブロック１００Ｂに属するワードラインの数（または、層数）は、第２サブブロック１００Ｔに属するワードラインの数（または、層数）と同一であるか、または違うことができる。第１サブブロック１００Ｂのメモリセルは、図６乃至図１４で説明したプログラム方法のうちのいずれか１つを利用してプログラムされることができる。同様に、第２サブブロック１００Ｔのメモリセルは、図６乃至図１４で説明したプログラム方法のうちのいずれか１つを利用してプログラムされることができる。
例示的な実施形態において、第１サブブロック１００Ｂは、第２サブブロック１００Ｔと同一のプログラム方法、またはそれと違う方法によってプログラムされることができる。
図１６は、本発明のまた他の実施形態に係る不揮発性メモリ装置のプログラム方法を示す図である。
３次元垂直チャンネル構造を有するメモリブロック（または、メモリセルアレイ）は、複数個のサブブロックに分けられることができる。例えば、図１６に示すように、メモリブロックＭＢは、ストリング選択ラインを基準として第１及び第２サブブロック１００Ｌ、１００Ｒに分けられることができる。第１サブブロック１００Ｌに属するストリング選択ラインの数は、第２サブブロック１００Ｒに属するストリング選択ラインの数と同一であるか、または違うことができる。第１サブブロック１００Ｌのメモリセルは、図６乃至図１４で説明したプログラム方法のうちのいずれか１つを利用してプログラムされることができる。同様に、第２サブブロック１００Ｒのメモリセルは、図６乃至図１４で説明したプログラム方法のうちのいずれか１つを利用してプログラムされることができる。１つのビットラインに共通に連結されるストリングの数が増加する場合、図１６で説明したプログラム方法は、プログラム速度の低下を防止するのに效果的である。すなわち、ＬＳＢデータをプログラムするのにかかる時間は、ＭＳＢデータをプログラムするのにかかる時間より短い。したがって、１つのビットラインに共通に連結されるストリングの数が増加するほど、プログラム時間が不均一になることができる。しかし、図１６に示したアレイ構造を利用することによって、ＭＳＢデータが連続してプログラムされる回数を減らすことができ、その結果、不揮発性メモリ装置のプログラム時間を均一に維持することができる。
例示的な実施形態において、第１サブブロック１００Ｌは、第２サブブロック１００Ｒと同一のプログラム方法、またはそれと違う方法によってプログラムされることができる。
図１７は、本発明のまた他の実施形態に係る不揮発性メモリ装置のプログラム方法を示す図である。
３次元垂直チャンネル構造を有するメモリブロック（または、メモリセルアレイ）は、複数個のサブブロックに分けられることができる。例えば、図１７に示すように、メモリブロックＭＢは、ＸＹ平面を基準として第１乃至第４サブブロック１００Ｑ１、１００Ｑ２、１００Ｑ３、１００Ｑ４に分けられることができる。すなわち、メモリブロックＭＢは、第１乃至第４四分面に各々対応する第１乃至第４サブブロック１００Ｑ１、１００Ｑ２、１００Ｑ３、１００Ｑ４に分けられることができる。第１乃至第４サブブロック１００Ｑ１、１００Ｑ２、１００Ｑ３、１００Ｑ４の各々のメモリセルは、図６乃至図１４で説明したプログラム方法のうちのいずれか１つを利用してプログラムされることができる。
例示的な実施形態において、第１乃至第４サブブロック１００Ｑ１、１００Ｑ２、１００Ｑ３、１００Ｑ４は、互いに同一のプログラム方法、または互いに違う方法によってプログラムされることができる。
図１８は、本発明に係る不揮発性メモリ装置のストリングのうちのいずれか１つを概略的に示す回路図である。
図１８を参照すると、ストリングは、ビットラインＢＬとソースラインＳＬとの間に連結され、ストリング選択トランジスタＳＳＴ、接地選択トランジスタＧＳＴ、及び選択トランジスタＳＳＴ、ＧＳＴの間に直列連結されたメモリセルＭＣを含むことができる。上述のように、ストリングは、一般的な水平構造（または、２次元構造）ではなく、垂直チャンネル構造（または、３次元垂直チャンネル構造）を有するように形成されることができる。ストリング選択トランジスタＳＳＴは、ストリング選択ラインＳＳＬに連結され、接地選択トランジスタＧＳＴは、接地選択ラインＧＳＬに連結され、メモリセルＭＣは、対応するワードラインＷＬ０〜ＷＬｊ−１に各々連結される。
周知のように、プログラム動作は、複数のプログラムループを含み、各プログラムループは、ビットラインプリチャージ区間、プログラム区間、及び検証区間で構成されることができる。プログラムループは、選択されたメモリセルが全部プログラムパスされるまで決められた回数内で繰り返されることができる。プログラム電圧は、プログラムループの繰り返し時、決められた増加分だけ増加することができる。ワードラインＷＬ１に連結されたメモリセルが選択されると仮定すれば、選択されたメモリセルはプログラムされるメモリセル（例えば、ＷＬ１に連結されたメモリセル）とプログラム禁止されたメモリセル（例えば、残りのワードラインＷＬ０、ＷＬ２〜ＷＬｊ−１に各々連結されたメモリセル）とを含むことができる。
先ず、メモリセルアレイ１００に貯蔵されるデータは、外部から読み出し及び書き込みブロック４００にロードされることができる。次に、ビットラインプリチャージ区間の間、選択ラインＳＳＬ、ＧＳＬが電源電圧ＶＣＣに駆動された状態で、ビットラインＢＬは、ロードされたデータによって電源電圧、または接地電圧に駆動されることができる。例えば、ビットラインＢＬは、選択されたメモリセルがプログラム禁止されたメモリセルの場合、電源電圧ＶＣＣに、そして選択されたメモリセルがプログラムされるメモリセルの場合、接地電圧０Ｖに各々駆動されることができる。
先ず、ストリングのチャンネルがプリチャージされれば、プログラム禁止されたメモリセルを含むストリングのチャンネルは、フローティングされることができる。すなわち、電源電圧に駆動されるストリングのチャンネルは、プリチャージ電圧（例えば、ＶＣＣ−Ｖｔｈ）にプリチャージされ、次に、選択ラインＳＳＬ、ＧＳＬが各々電源電圧ＶＣＣに駆動されるので、ストリングのチャンネルは、フローティングされることができる。プログラム区間の間、非選択されたメモリセルに連結されたワードラインＷＬ０、ＷＬ２〜ＷＬｊ−１には、パス電圧Ｖｐａｓｓが各々供給され、選択されたメモリセルに連結されたワードラインＷＬ１には、プログラム電圧Ｖｐｇｍが供給されることができる。このようなバイアス条件によると、選択されたワードラインＷＬ２に連結されたメモリセルは、チャンネル電位（セルフブースティングを通じて決められる）によってプログラムされるか、またはプログラム禁止されることができる。以後、選択されたメモリセルが要求されるスレッショルド電圧を有するようにプログラムされたか否かを判別するための検証動作が実行されることができる。
図１９は、本発明に係る不揮発性メモリ装置を含むコンピューティングシステムを概略的に示すブロック図である。
フラッシュメモリ装置は、電力が遮断されても貯蔵されたデータを維持することができる不揮発性メモリ装置である。セルラーフォン、ＰＤＡデジタルカメラ、ポータブルゲームコンソール、及びＭＰ３Ｐのようなモバイル装置の使用増加によって、フラッシュメモリ装置は、データストレージだけではなく、コードストレージとしてより広く使われる。フラッシュメモリ装置は、また、ＨＤＴＶ、ＤＶＤ、ラウタ、及びＧＰＳのようなホームアプリケーションに使われることができる。
本発明に係るコンピューティングシステム２０００は、バス２００１に電気的に連結されたマイクロプロセッサ２１００と、ユーザインターフェース２２００と、ベースバンドチップセット（ｂａｓｅｂａｎｄ ｃｈｉｐｓｅｔ）のようなモデム２３００と、メモリ制御器２４００と、不揮発性メモリ装置２５００とを含む。不揮発性メモリ装置２５００は、図１に示したものと実質的に同一に構成され、図６乃至図１７で説明したプログラム方法のうちのいずれか１つを利用してプログラム動作を実行することができる。不揮発性メモリ装置２５００には、マイクロプロセッサ２１００によって処理された／処理されるＮビットデータ（Ｎは１、またはそれより大きい定数）がメモリ制御器２４００を通じて貯蔵されることができる。
本発明に係るコンピューティングシステムがモバイル装置の場合、コンピューティングシステムの動作電圧を供給するためのバッテリ２６００が追加的に提供されることができる。たとえ図示しないが、本発明に係るコンピューティングシステムには、応用チップセット（ａｐｐｌｉｃａｔｉｏｎ ｃｈｉｐｓｅｔ）、カメライメージプロセッサ（Ｃａｍｅｒａ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｏｒ:ＣＩＳ）、モバイルＤＲＡＭなどがさらに提供されることができることは、この分野の通常的な知識を習得した者等に自明である。メモリ制御器２４００と不揮発性メモリ装置２５００は、例えば、データを貯蔵するのに不揮発性メモリを使うＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ／Ｄｉｓｋ）を構成することができる。または、メモリ制御器２４００と不揮発性メモリ装置２５００は、データを貯蔵するのに不揮発性メモリを使用するメモリカードを構成することができる。
図２０は、本発明の他の例示的な実施形態に係るメモリシステムを示すブロック図である。
図２０に示したメモリシステムは、メモリ３５１０とメモリ制御器３５２０がカード３５３０を構成するように実現される。例えば、カード３５３０は、フラッシュメモリカードのようなメモリカードであり得る。すなわち、カード３５３０は、デジタル・カメラ、個人用コンピュータなどのような電子装置を使うための産業標準を満足するカードであり得る。メモリ制御器３５２０は、カード３５３０によってまた違う（例えば、外部）装置から受信された制御信号に基づいてメモリ３５１０を制御することができる。メモリ３５１０は、図１に示した不揮発性メモリ装置によって実現されることができる。
図２１は、本発明の他の例示的な実施形態に係るメモリシステムを示すブロック図である。
図２１に示したシステムは、携帯用装置４０００を示す。携帯用装置４０００は、ＭＰ３プレーヤ、ビデオプレーヤ、コンビネーションビデオ及びオーディオプレーヤなどであり得る。図示したように、携帯用装置４０００は、メモリ３５１０及びメモリ制御器３５２０を含む。また携帯用装置４０００は、エンコーダ及びデコーダ４６１０と、プレゼンテーション構成要素４６２０と、インターフェース４６３０とを含むことができる。
エンコーダ及びデコーダＥＤＣ４６１０によって処理されたデータ（ビデオ、オーディオなど）は、メモリ制御器３５２０を通じてメモリ３５１０に入力され、メモリ３５１０から出力されることができる。図２１の点線によって示したように、データは、ＥＤＣ４６１０からメモリ３５１０に直接入力され、そして／またはメモリ３５１０からＥＤＣ４６１０に直接出力されることができる。
ＥＤＣ４６１０は、メモリ３５１０に貯蔵するためにデータをエンコーディングすることができる。例えば、ＥＤＣ４６１０は、メモリ３５１０に貯蔵するためにオーディオデータについてＭＰ３エンコーディングを実行することができる。他の方法で、ＥＤＣ４６１０は、メモリ３５１０に貯蔵するためにビデオデータについてＭＰＥＧエンコーディング（例えば、ＭＰＥＧ２、ＭＰＥＧ４など）を実行することができる。また、ＥＤＣ４６１０は、他のデータフォーマットによって他のタイプのデータをエンコーディングするための複数のエンコーダを含むことができる。例えば、ＥＤＣ４６１０は、オーディオデータのためのＭＰ３エンコーダ及びビデオデータのためのＭＰＥＧエンコーダを含むことができる。
ＥＤＣ４６１０は、メモリ３５１０からの出力をデコーディングすることができる。例えば、ＥＤＣ４６１０は、メモリ３５１０から出力されたオーディオデータについてＭＰ３デコーディングを実行することができる。他の方法で、ＥＤＣ４６１０は、メモリ３５１０から出力されたビデオデータについてＭＰＥＧデコーディング（例えば、ＭＰＥＧ２、ＭＰＥＧ４など）を実行することができる。また、ＥＤＣ４６１０は、他のデータフォーマットによって他のタイプのデータをデコーディングするための複数のデコーダを含むことができる。例えば、ＥＤＣ４６１０は、オーディオデータのためのＭＰ３デコーダ及びビデオデータのためのＭＰＥＧデコーダを含むことができる。
ＥＤＣ４６１０は、デコーダのみを含むことができる。例えば、予めエンコーディングされたデータは、ＥＤＣ４６１０によって受信されることができ、メモリ制御器３５２０及び／またはメモリ３５１０にパスされることができる。
ＥＤＣ４６１０は、インターフェース４６３０を通じてエンコーディングのためのデータを受信するか、予めエンコーディングされたデータを受信することができる。インターフェース４６３０は、周知の標準（例えば、ファームウエア、ＵＳＢなど）によることができる。インターフェース４６３０は、また１つ以上のインターフェースを含むことができる。例えば、インターフェース４６３０は、ファームウエアインターフェース、ＵＳＢインターフェースなどを含むことができる。メモリ３５１０からのデータは、インターフェース４６３０を通じて出力されることもできる。
プレゼンテーション構成要素４６２０は、メモリから出力され、そして／またはＥＤＣ４６１０によってデコーディングされたデータをユーザに表示することができる。例えば、プレゼンテーション構成要素４６２０は、オーディオデータを出力するためのスピーカジャック、ビデオデータを出力するためのディスプレイスクリーンなどを含むことができる。
本発明の範囲、または技術的思想を逸脱せずに本発明の構造が多様に修正または、変更されることができることは、この分野に熟練された者等に自明である。上述の内容を考慮する時、本発明の修正及び変更が下の請求項及び同等物の範疇内に属したら、本発明は、この発明の変更及び修正を含むと見なすことができる。
１００ メモリセルアレイ
２００ 行デコーダ回路
３００ 列デコーダ回路
４００ 読み出し及び書き込みブロック
５００ 制御ロジック
６００ 電圧発生回路

Claims (12)

  1. ビットラインとストリング選択ラインとの交差領域に各々形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む不揮発性メモリ装置のプログラム方法において、
    シャドープログラム方式によってＹＺ平面の各層に属したメモリセルをマルチビットデータにプログラムし、前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、前記ＹＺ平面の他層のメモリセルがプログラムされる前に前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされることを特徴とするプログラム方法。
  2. 前記ビットラインは、前記ＹＺ平面に垂直に配列され、
    前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる時、前記ビットラインは、同時に活性化されることを特徴とする請求項１に記載のプログラム方法。
  3. 前記ビットラインは、前記ＹＺ平面に垂直に配列され、第１グループと第２グループに分けられ、
    前記ＹＺ平面のＮ番目の層のメモリセルがプログラムされる時、前記ビットラインは、グループ単位で活性化されることを特徴とする請求項１に記載のプログラム方法。
  4. 前記ＹＺ平面のＮ番目の層のメモリセルがプログラムされる場合、前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルは、ストリング選択ライン単位でプログラムされることを特徴とする請求項１に記載のプログラム方法。
  5. 前記ストリング選択ラインは、各々が２、またはそれより多いストリング選択ラインで構成された複数のグループに分けられ、
    前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルは、前記各グループのストリング選択ラインが同一手順に交互に選択された状態でプログラムされることを特徴とする請求項１に記載のプログラム方法。
  6. 前記ＹＺ平面の層は、第１及び第２グループに分けられ、
    前記第１グループに属したメモリセルがプログラムされ、次に、前記第２グループに属したメモリセルがプログラムされることを特徴とする請求項１に記載のプログラム方法。
  7. 前記ストリングは、ストリング選択ラインとＹＺ平面の層とを基準として４つのグループに分けられ、前記グループは互いに独立的にプログラムされることを特徴とする請求項１に記載のプログラム方法。
  8. 前記ストリングは、ストリング選択ラインを基準として２つのグループに分けられ、前記グループは互いに独立的にプログラムされることを特徴とする請求項１に記載のプログラム方法。
  9. 前記シャドープログラム方式の場合、前記ＹＺ平面のＮ番目の層のメモリセルに上位ビットデータがプログラムされる前に前記ＹＺ平面の（Ｎ−１）番目の層のメモリセルが下位及び上位ビットデータに、そして前記ＹＺ平面の（Ｎ＋１）番目の層のメモリセルが下位ビットデータにプログラムされることを特徴とする請求項１に記載のプログラム方法。
  10. ビットラインとストリング選択ラインとの交差領域に各々形成され、各々が基板上に垂直に多層構造で形成されたメモリセルを有するストリングを含む３次元垂直チャンネルアレイと、
    前記３次元垂直チャンネルアレイに対するプログラム動作を制御するように構成された手段を含み、
    前記３次元垂直チャンネルアレイは、前記手段の第御下にシャドープログラム方式によってＹＺ平面の各層に属したメモリセルをマルチビットデータにプログラムし、
    前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、前記ＹＺ平面の他の層のメモリセルがプログラムされる前に前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルがプログラムされることを特徴とする不揮発性メモリ装置。
  11. 前記ＹＺ平面のＮ番目の層のメモリセルがプログラムされる場合、前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルは、ストリング選択ライン単位でプログラムされることを特徴とする請求項１０に記載の不揮発性メモリ装置。
  12. 前記ストリング選択ラインは各々が２、またはそれより多いストリング選択ラインで構成された複数のグループに分けられ、
    前記ＹＺ平面のＮ番目の層（ここで、Ｎは１、またはそれより大きい定数）のメモリセルがプログラムされる場合、前記Ｎ番目の層に対応するＸＺ平面の残りのメモリセルは、前記各グループのストリング選択ラインが同一手順に交互に選択された状態でプログラムされることを特徴とする請求項１０に記載の不揮発性メモリ装置。
JP2010140659A 2009-06-19 2010-06-21 ３次元垂直チャンネル構造を有する不揮発性メモリ装置のプログラム方法 Active JP5497550B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090055073A KR101635504B1 (ko) 2009-06-19 2009-06-19 3차원 수직 채널 구조를 갖는 불 휘발성 메모리 장치의 프로그램 방법
KR10-2009-0055073 2009-06-19

Publications (2)

Publication Number Publication Date
JP2011003264A true JP2011003264A (ja) 2011-01-06
JP5497550B2 JP5497550B2 (ja) 2014-05-21

Family

ID=43354228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010140659A Active JP5497550B2 (ja) 2009-06-19 2010-06-21 ３次元垂直チャンネル構造を有する不揮発性メモリ装置のプログラム方法

Country Status (3)

Country Link
US (3) US8514625B2 (ja)
JP (1) JP5497550B2 (ja)
KR (1) KR101635504B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8990483B2 (en) 2012-04-03 2015-03-24 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system, and program method therof
US9431112B2 (en) 2013-08-02 2016-08-30 Kabushiki Kaisha Toshiba Semiconductor memory device including strings including memory cell transistors
JP2018005959A (ja) * 2016-06-30 2018-01-11 東芝メモリ株式会社 メモリシステムおよび書き込み方法
JP2018045757A (ja) * 2016-09-13 2018-03-22 東芝メモリ株式会社 半導体記憶装置
JP2020030881A (ja) * 2019-11-28 2020-02-27 キオクシア株式会社 メモリシステム
JP2020047323A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 メモリシステム
JP2020135915A (ja) * 2019-02-26 2020-08-31 キオクシア株式会社 半導体記憶装置

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8488381B2 (en) * 2009-02-02 2013-07-16 Samsung Electronics Co., Ltd. Non-volatile memory device having vertical structure and method of operating the same
KR101527195B1 (ko) 2009-02-02 2015-06-10 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR101682666B1 (ko) * 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US10671529B2 (en) 2010-08-20 2020-06-02 Samsung Electronics Co., Ltd. Address scheduling methods for non-volatile memory devices with three-dimensional memory cell arrays
KR101807539B1 (ko) 2010-08-20 2017-12-12 삼성전자주식회사 3차원 비휘발성 메모리 장치의 메모리 셀 어레이의 어드레스 스케쥴링 방법
KR101778287B1 (ko) 2010-08-30 2017-09-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US8947939B2 (en) * 2010-09-30 2015-02-03 Macronix International Co., Ltd. Low voltage programming in NAND flash
DE102011056141A1 (de) 2010-12-20 2012-06-21 Samsung Electronics Co., Ltd. Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet
US8503213B2 (en) * 2011-01-19 2013-08-06 Macronix International Co., Ltd. Memory architecture of 3D array with alternating memory string orientation and string select structures
US8559231B2 (en) 2011-03-08 2013-10-15 Micron Technology, Inc. Sense operation in a stacked memory array device
US9257181B2 (en) 2011-03-23 2016-02-09 Samsung Electronics Co., Ltd. Sense amplification circuits, output circuits, nonvolatile memory devices, memory systems, memory cards having the same, and data outputting methods thereof
US8860117B2 (en) 2011-04-28 2014-10-14 Micron Technology, Inc. Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods
KR101772582B1 (ko) 2011-07-06 2017-08-30 삼성전자주식회사 음전압을 제공하는 비휘발성 메모리 장치
KR101736457B1 (ko) * 2011-07-12 2017-05-17 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 소거 방법, 불휘발성 메모리 장치의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템, 메모리 시스템의 동작 방법, 불휘발성 메모리 장치를 포함하는 메모리 카드 및 솔리드 스테이트 드라이브
US8797806B2 (en) 2011-08-15 2014-08-05 Micron Technology, Inc. Apparatus and methods including source gates
US9311431B2 (en) 2011-11-03 2016-04-12 Kla-Tencor Corporation Secondary target design for optical measurements
KR101857529B1 (ko) 2011-11-08 2018-05-15 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 구동 방법
DE102012111829B4 (de) 2011-12-06 2024-10-10 Samsung Electronics Co., Ltd. Speichersysteme und Blockkopierverfahren davon
KR101893145B1 (ko) 2011-12-06 2018-10-05 삼성전자주식회사 메모리 시스템들 및 그것들의 블록 복사 방법들
KR101391352B1 (ko) 2011-12-19 2014-05-07 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
US8587998B2 (en) 2012-01-06 2013-11-19 Macronix International Co., Ltd. 3D memory array with read bit line shielding
CN103208302B (zh) * 2012-01-17 2015-07-15 旺宏电子股份有限公司 一种存储装置及选取该存储装置中区域位线的方法
TWI489464B (zh) * 2012-01-17 2015-06-21 Macronix Int Co Ltd 具有讀取位元線屏蔽之三維記憶體陣列
DE102013100596B4 (de) 2012-01-27 2023-09-07 Samsung Electronics Co. Ltd. Nichtflüchtiges Speichersystem mit Programmier- und Löschverfahren und Blockverwaltungsverfahren
KR101903440B1 (ko) 2012-02-21 2018-10-02 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 접지 선택 트랜지스터의 문턱전압 조절 방법
KR101916718B1 (ko) 2012-02-28 2018-11-09 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 메모리 관리 방법
KR101868377B1 (ko) 2012-03-06 2018-06-19 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR101962786B1 (ko) 2012-03-23 2019-03-27 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법
KR101891164B1 (ko) 2012-04-17 2018-08-23 삼성전자주식회사 프로그램 스케줄러를 포함하는 플래시 메모리 장치
KR20130123165A (ko) * 2012-05-02 2013-11-12 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP2013254537A (ja) 2012-06-06 2013-12-19 Toshiba Corp 半導体記憶装置及びコントローラ
US8964474B2 (en) * 2012-06-15 2015-02-24 Micron Technology, Inc. Architecture for 3-D NAND memory
US10541029B2 (en) 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations
DE102013108456B4 (de) 2012-08-08 2024-03-07 Samsung Electronics Co., Ltd. Nichtflüchtige Speichervorrichtung und Programmierverfahren
KR102024850B1 (ko) * 2012-08-08 2019-11-05 삼성전자주식회사 3차원 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
KR102002035B1 (ko) * 2012-08-29 2019-07-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9318199B2 (en) 2012-10-26 2016-04-19 Micron Technology, Inc. Partial page memory operations
US9093152B2 (en) * 2012-10-26 2015-07-28 Micron Technology, Inc. Multiple data line memory and methods
US9075027B2 (en) 2012-11-21 2015-07-07 Kla-Tencor Corporation Apparatus and methods for detecting defects in vertical memory
US9171620B2 (en) 2012-11-29 2015-10-27 Sandisk Technologies Inc. Weighted read scrub for nonvolatile memory
KR102059196B1 (ko) * 2013-01-11 2019-12-24 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 3차원 반도체 장치 및 그 제조 방법
US10025760B2 (en) 2013-01-25 2018-07-17 Ebay Inc. Mapping page states to URLs
US9098205B2 (en) 2013-01-30 2015-08-04 Sandisk Technologies Inc. Data randomization in 3-D memory
US9001584B2 (en) 2013-02-28 2015-04-07 Micron Technology, Inc. Sub-block decoding in 3D memory
US9007860B2 (en) * 2013-02-28 2015-04-14 Micron Technology, Inc. Sub-block disabling in 3D memory
US9384839B2 (en) 2013-03-07 2016-07-05 Sandisk Technologies Llc Write sequence providing write abort protection
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US9123778B2 (en) * 2013-03-13 2015-09-01 Macronix International Co., Ltd. Damascene conductor for 3D array
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
US9122403B2 (en) 2013-05-20 2015-09-01 Apple Inc. Distortion cancellation in 3-D non-volatile memory
US9183086B2 (en) * 2013-06-03 2015-11-10 Sandisk Technologies Inc. Selection of data for redundancy calculation in three dimensional nonvolatile memory
US9147493B2 (en) 2013-06-17 2015-09-29 Micron Technology, Inc. Shielded vertically stacked data line architecture for memory
US9230656B2 (en) 2013-06-26 2016-01-05 Sandisk Technologies Inc. System for maintaining back gate threshold voltage in three dimensional NAND memory
US9047953B2 (en) * 2013-08-22 2015-06-02 Macronix International Co., Ltd. Memory device structure with page buffers in a page-buffer level separate from the array level
US9240238B2 (en) 2013-09-20 2016-01-19 Sandisk Technologies Inc. Back gate operation with elevated threshold voltage
US20150121156A1 (en) 2013-10-28 2015-04-30 Sandisk Technologies Inc. Block Structure Profiling in Three Dimensional Memory
US9058881B1 (en) * 2013-12-05 2015-06-16 Sandisk Technologies Inc. Systems and methods for partial page programming of multi level cells
US9230689B2 (en) 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
US8918577B1 (en) 2014-06-13 2014-12-23 Sandisk Technologies Inc. Three dimensional nonvolatile memory with variable block capacity
US9373409B2 (en) 2014-07-08 2016-06-21 Macronix International Co., Ltd. Systems and methods for reduced program disturb for 3D NAND flash
US9633742B2 (en) * 2014-07-10 2017-04-25 Sandisk Technologies Llc Segmentation of blocks for faster bit line settling/recovery in non-volatile memory devices
KR102215359B1 (ko) 2014-08-01 2021-02-15 삼성전자주식회사 비휘발성 메모리 장치와 그 센싱 방법
US9418750B2 (en) 2014-09-15 2016-08-16 Sandisk Technologies Llc Single ended word line and bit line time constant measurement
US9318204B1 (en) 2014-10-07 2016-04-19 SanDisk Technologies, Inc. Non-volatile memory and method with adjusted timing for individual programming pulses
KR20160089768A (ko) * 2015-01-20 2016-07-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
US9236128B1 (en) 2015-02-02 2016-01-12 Sandisk Technologies Inc. Voltage kick to non-selected word line during programming
US9318210B1 (en) 2015-02-02 2016-04-19 Sandisk Technologies Inc. Word line kick during sensing: trimming and adjacent word lines
US9355735B1 (en) 2015-02-20 2016-05-31 Sandisk Technologies Inc. Data recovery in a 3D memory device with a short circuit between word lines
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US12537057B2 (en) 2015-09-30 2026-01-27 Sunrise Memory Corporation Three-dimensional vertical nor flash thin film transistor strings
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9679650B1 (en) 2016-05-06 2017-06-13 Micron Technology, Inc. 3D NAND memory Z-decoder
TWI613660B (zh) * 2016-10-11 2018-02-01 群聯電子股份有限公司 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
US10325657B2 (en) * 2017-01-25 2019-06-18 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of programming the same
KR102400098B1 (ko) * 2017-01-25 2022-05-23 삼성전자주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 프로그램 방법
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US11180861B2 (en) 2017-06-20 2021-11-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
EP3642841A4 (en) 2017-06-20 2021-07-28 Sunrise Memory Corporation 3-DIMENSIONAL NOR MEMORY ARCHITECTURE AND MANUFACTURING PROCESS FOR IT
KR102787236B1 (ko) 2017-12-28 2025-03-28 선라이즈 메모리 코포레이션 초미세 피치를 갖는 3차원 nor 메모리 어레이: 장치 및 방법
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
JP2019160379A (ja) * 2018-03-16 2019-09-19 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR102434986B1 (ko) 2018-03-30 2022-08-22 삼성전자주식회사 데이터 신뢰성이 개선된 메모리 장치 및 이의 동작방법
US11205485B2 (en) 2018-03-30 2021-12-21 Samsung Electronics Co., Ltd. Three-dimensional NAND flash memory device having improved data reliability by varying program intervals, and method of operating the same
CN112567516B (zh) 2018-07-12 2025-02-25 日升存储公司 三维nor存储器阵列的制造方法
US11751391B2 (en) 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
CN113169041B (zh) 2018-12-07 2024-04-09 日升存储公司 形成多层垂直nor型存储器串阵列的方法
WO2020160169A1 (en) 2019-01-30 2020-08-06 Sunrise Memory Corporation Device with embedded high-bandwidth, high-capacity memory using wafer bonding
US11398492B2 (en) 2019-02-11 2022-07-26 Sunrise Memory Corporation Vertical thing-film transistor and application as bit-line connector for 3-dimensional memory arrays
US11450381B2 (en) 2019-08-21 2022-09-20 Micron Technology, Inc. Multi-deck memory device including buffer circuitry under array
US11508746B2 (en) 2019-10-25 2022-11-22 Micron Technology, Inc. Semiconductor device having a stack of data lines with conductive structures on both sides thereof
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
US11605588B2 (en) 2019-12-20 2023-03-14 Micron Technology, Inc. Memory device including data lines on multiple device levels
TWI767512B (zh) 2020-01-22 2022-06-11 美商森恩萊斯記憶體公司 薄膜儲存電晶體中冷電子抹除
KR102833440B1 (ko) * 2020-01-28 2025-07-10 삼성전자주식회사 3차원 메모리 장치
WO2021159028A1 (en) 2020-02-07 2021-08-12 Sunrise Memory Corporation High capacity memory circuit with low effective latency
CN115362436A (zh) 2020-02-07 2022-11-18 日升存储公司 准易失性系统级存储器
WO2021173572A1 (en) 2020-02-24 2021-09-02 Sunrise Memory Corporation Channel controller for shared memory access
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
US11508693B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation High capacity memory module including wafer-section memory circuit
US11705496B2 (en) 2020-04-08 2023-07-18 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional NOR memory string array
TW202220191A (zh) 2020-07-21 2022-05-16 美商日升存儲公司 用於製造nor記憶體串之3維記憶體結構之方法
WO2022047067A1 (en) 2020-08-31 2022-03-03 Sunrise Memory Corporation Thin-film storage transistors in a 3-dimensional array or nor memory strings and process for fabricating the same
US11309023B1 (en) 2020-11-06 2022-04-19 Micron Technology, Inc. Memory cycling tracking for threshold voltage variation systems and methods
US11842777B2 (en) 2020-11-17 2023-12-12 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
WO2022140084A1 (en) 2020-12-21 2022-06-30 Sunrise Memory Corporation Bit line and source line connections for a 3-dimensional array of memory circuits
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
US12402319B2 (en) 2021-09-14 2025-08-26 Sunrise Memory Corporation Three-dimensional memory string array of thin-film ferroelectric transistors formed with an oxide semiconductor channel
KR20230046003A (ko) 2021-09-29 2023-04-05 삼성전자주식회사 비휘발성 메모리 장치
US20240062840A1 (en) * 2022-08-16 2024-02-22 Micron Technology, Inc. Read verification cadence and timing in memory devices
US12469559B2 (en) * 2022-11-14 2025-11-11 SanDisk Technologies, Inc. Non-volatile memory with sub-blocks
US12308953B2 (en) * 2023-05-14 2025-05-20 Realtek Semiconductor Corp. Communication device and host system for reducing communication interference based on bit extension mechanism

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103010A (ja) * 2007-01-22 2007-04-19 Toshiba Corp 不揮発性半導体記憶装置
JP2007180389A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体記憶装置及びその製造方法
JP2008171968A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 不揮発性半導体記憶装置
WO2008157606A1 (en) * 2007-06-21 2008-12-24 Sandisk Corporation Intelligent control of program pulse duration
JP2009104763A (ja) * 2007-10-23 2009-05-14 Samsung Electronics Co Ltd マルチビットフラッシュメモリ装置及びそれのプログラム及び読み出し方法
JP2009522704A (ja) * 2005-12-29 2009-06-11 サンディスク コーポレイション 交互列に基づいた不揮発性メモリの読み出し及び書き込み

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032269A (ja) 1996-07-17 1998-02-03 Toshiba Microelectron Corp 半導体装置
US6528896B2 (en) * 2001-06-21 2003-03-04 Samsung Electronics Co., Ltd. Scalable two transistor memory device
US7233024B2 (en) * 2003-03-31 2007-06-19 Sandisk 3D Llc Three-dimensional memory device incorporating segmented bit line memory array
JP4907925B2 (ja) 2005-09-09 2012-04-04 株式会社東芝 不揮発性半導体記憶装置
JP4790386B2 (ja) * 2005-11-18 2011-10-12 エルピーダメモリ株式会社 積層メモリ
US7349260B2 (en) 2005-12-29 2008-03-25 Sandisk Corporation Alternate row-based reading and writing for non-volatile memory
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US7885119B2 (en) * 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7542337B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Apparatus for reading a multi-level passive element memory cell array
US8184478B2 (en) * 2006-09-27 2012-05-22 Sandisk Technologies Inc. Apparatus with reduced program disturb in non-volatile storage
JP2008084485A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 不揮発性半導体記憶装置及びデータ読出方法
US7646041B2 (en) * 2006-12-04 2010-01-12 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical channels, methods of operating, and methods of fabricating the same
KR20080051014A (ko) 2006-12-04 2008-06-10 삼성전자주식회사 수직구조를 갖는 앤드형 및 노아형 플래시 메모리 어레이와그 각각의 제조방법 및 동작방법
US7539052B2 (en) 2006-12-28 2009-05-26 Micron Technology, Inc. Non-volatile multilevel memory cell programming
KR100909968B1 (ko) 2007-06-12 2009-07-29 삼성전자주식회사 구동방식을 개선한 입체 구조의 플래시 메모리 장치 및 그구동방법
US7580290B2 (en) 2007-06-21 2009-08-25 Sandisk Corporation Non-volatile storage system with intelligent control of program pulse duration
US7630249B2 (en) 2007-06-21 2009-12-08 Sandisk Corporation Intelligent control of program pulse duration
KR101226685B1 (ko) * 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101487524B1 (ko) * 2008-08-27 2015-01-29 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180389A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体記憶装置及びその製造方法
JP2009522704A (ja) * 2005-12-29 2009-06-11 サンディスク コーポレイション 交互列に基づいた不揮発性メモリの読み出し及び書き込み
JP2008171968A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 不揮発性半導体記憶装置
JP2007103010A (ja) * 2007-01-22 2007-04-19 Toshiba Corp 不揮発性半導体記憶装置
WO2008157606A1 (en) * 2007-06-21 2008-12-24 Sandisk Corporation Intelligent control of program pulse duration
JP2009104763A (ja) * 2007-10-23 2009-05-14 Samsung Electronics Co Ltd マルチビットフラッシュメモリ装置及びそれのプログラム及び読み出し方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8990483B2 (en) 2012-04-03 2015-03-24 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system, and program method therof
US10878913B2 (en) 2013-08-02 2020-12-29 Toshiba Memory Corporation Semiconductor memory device
US9431112B2 (en) 2013-08-02 2016-08-30 Kabushiki Kaisha Toshiba Semiconductor memory device including strings including memory cell transistors
US10062438B2 (en) 2013-08-02 2018-08-28 Toshiba Memory Corporation 3D vertical NAND semiconductor memory device and methods thereof
US10490282B2 (en) 2013-08-02 2019-11-26 Toshiba Memory Corporation Semiconductor memory device including a controller performing write processes
US12073885B2 (en) 2013-08-02 2024-08-27 Kioxia Corporation Memory system including semiconductor memory and controller
US11631463B2 (en) 2013-08-02 2023-04-18 Kioxia Corporation Information processing system
US11100999B2 (en) 2013-08-02 2021-08-24 Toshiba Memory Corporation Semiconductor memory device
JP2018005959A (ja) * 2016-06-30 2018-01-11 東芝メモリ株式会社 メモリシステムおよび書き込み方法
JP2018045757A (ja) * 2016-09-13 2018-03-22 東芝メモリ株式会社 半導体記憶装置
JP2020047323A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 メモリシステム
JP2020135915A (ja) * 2019-02-26 2020-08-31 キオクシア株式会社 半導体記憶装置
JP2020030881A (ja) * 2019-11-28 2020-02-27 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
KR101635504B1 (ko) 2016-07-04
KR20100136785A (ko) 2010-12-29
USRE46623E1 (en) 2017-12-05
JP5497550B2 (ja) 2014-05-21
US8514625B2 (en) 2013-08-20
US20130322172A1 (en) 2013-12-05
US20100322000A1 (en) 2010-12-23
US8767473B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
JP5497550B2 (ja) ３次元垂直チャンネル構造を有する不揮発性メモリ装置のプログラム方法
CN101740127B (zh) 非易失性存储器件的编程方法
US8144505B2 (en) Nonvolatile memory devices supporting memory cells having different bit storage levels and methods of operating the same
US8018782B2 (en) Non-volatile memory devices and methods of erasing non-volatile memory devices
US8154927B2 (en) Nonvolatile memory device and nonvolatile memory system employing same
JP5723222B2 (ja) 不揮発性メモリー装置、そのプログラム方法、不揮発性メモリー装置を含むメモリーシステム、電子装置及びシステム
KR101469105B1 (ko) 불 휘발성 반도체 메모리 장치 및 그것을 포함한 메모리시스템
KR101391352B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
US9478304B2 (en) Semiconductor memory device and operating method thereof
US9978458B2 (en) Memory device, memory system, and read/verify operation method of the memory device
US8942046B2 (en) Method of programming a 3-dimensional nonvolatile memory device based on a program order of a selected page and a location of a string selection line
US20100110796A1 (en) Method of performing erase operation in non-volatile memory device
US8085601B2 (en) Programming method and initial charging method of nonvolatile memory device
KR20160109906A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
CN108281166A (zh) 存储装置及其操作方法
KR20130137470A (ko) 비휘발성 메모리 장치 및 그것의 소거 방법
KR20110058315A (ko) 프로그램 방법
JP2020102287A (ja) 半導体記憶装置
KR102375365B1 (ko) 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치
KR20130074294A (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
JP2019087296A (ja) 不揮発性メモリ装置
CN103198863B (zh) 二晶体管快闪存储器及二晶体管快闪存储器的编程方法
JP2020047329A (ja) 半導体記憶装置
JP2020047330A (ja) 半導体記憶装置
KR101432108B1 (ko) 비휘발성 메모리 장치 및 그것의 구동 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140306

R150 Certificate of patent or registration of utility model

Ref document number: 5497550

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250