[go: up one dir, main page]

JP2011096921A - Detector, sensor, and method of manufacturing the detector and the sensor - Google Patents

Detector, sensor, and method of manufacturing the detector and the sensor Download PDF

Info

Publication number
JP2011096921A
JP2011096921A JP2009250871A JP2009250871A JP2011096921A JP 2011096921 A JP2011096921 A JP 2011096921A JP 2009250871 A JP2009250871 A JP 2009250871A JP 2009250871 A JP2009250871 A JP 2009250871A JP 2011096921 A JP2011096921 A JP 2011096921A
Authority
JP
Japan
Prior art keywords
light receiving
conductive member
receiving element
bonding bump
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009250871A
Other languages
Japanese (ja)
Inventor
Yoichi Nagai
陽一 永井
Yasuhiro Inoguchi
康博 猪口
Hiroshi Inada
博史 稲田
Daiki Mori
大樹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009250871A priority Critical patent/JP2011096921A/en
Publication of JP2011096921A publication Critical patent/JP2011096921A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a detector which is improved in economy and high in manufacturing yield, and does not generate a short circuit between adjacent pixels, and to provide a sensor, and a method of manufacturing the detector and the sensor. <P>SOLUTION: The detector includes: a light-receiving element array 50 where a plurality of light-receiving elements P are arranged in a compound semiconductor having a light reception sensitivity of a wavelength of 1 to 3 μm; a CMOS 70 for reading a photocharge for each pixel; a junction bump 9 interposed between the light-receiving element array and the CMOS; and a cylindrical metal G, namely a barrel, subjected to conductive connection to the junction bump 9. The cylindrical metal G is provided at either the side of the light-receiving element array or the side of the CMOS and positioned to house the junction bump 9. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、近赤外から赤外域に受光感度を有する検出装置、センサ、および、これらの製造方法に関するものである。   The present invention relates to a detection device, a sensor having a light receiving sensitivity from the near infrared region to the infrared region, and a manufacturing method thereof.

化合物半導体に形成されたフォトダイオードアレイを有する検出装置では、信号読み出し用シリコンIC(ROIC:Read Out IC)の読み出し電極と、当該フォトダイオードの電極とが向き合って、両方の間に介在するバンプによって導通がとられる。フォトダイオードは、可視域より長波長側の近赤外域または赤外域では、化合物半導体により形成されるため、化合物半導体とシリコン(IC)とのハイブリッド構成と呼ばれることがある。上記の化合物半導体の結晶は、機械的力には弱いため、上記のバンプには、融点が低く柔らかいインジウム(In)が用いられることが多い。
インジウムのバンプは上記特性に起因して、フォトダイオードの電極またはROICの読み出し電極に設けられる際、形が乱れて不揃いになりやすい。1つの検出装置には数万個〜数十万個のバンプが設けられるが、このような形状逸脱が大きいバンプを防止することは難しい。形状逸脱が大きいバンプは、圧着、ろう接などの際、1対1の導通を実現せず、当該バンプの領域(当該画素領域)をはみ出して隣のバンプに接触して短絡を発生する。このような短絡は、撮像の場合は見苦しく、また物質検出や検査の場合は分解能低下の原因となり、商品価値を低下させる。
In a detection device having a photodiode array formed on a compound semiconductor, a readout electrode of a signal readout silicon IC (ROIC: Read Out IC) and the electrode of the photodiode are opposed to each other by a bump interposed between the two. Conduction is taken. Since a photodiode is formed of a compound semiconductor in the near infrared region or infrared region longer than the visible region, it may be called a hybrid configuration of a compound semiconductor and silicon (IC). Since the above compound semiconductor crystals are weak against mechanical force, soft indium (In) having a low melting point is often used for the bumps.
Due to the above characteristics, the indium bumps tend to be irregular and irregular when provided on the photodiode electrode or the ROIC readout electrode. One detection device is provided with tens of thousands to hundreds of thousands of bumps, but it is difficult to prevent such bumps having a large shape deviation. A bump having a large shape deviation does not realize one-to-one conduction during crimping, brazing, or the like, and protrudes from the bump area (the pixel area) to contact an adjacent bump to cause a short circuit. Such a short circuit is unsightly in the case of imaging, and causes a reduction in resolution in the case of substance detection and inspection, thus reducing the commercial value.

上記の問題を解決するため、多くの提案がなされてきた。上記ハイブリッド構成におけるInバンプの形状を均一に制御するために、(d1)Inバンプと接続される電極そのもの、または当該電極の表層を、インジウムの融点より低い温度でインジウムと共晶体を作る金属によって形成することで、Inバンプとの接続時に加圧をほとんどせずに接続する方法が提案されている(特許文献1)。また、(d2)エピタキシャルウエハを多段加工してパッドを凹形状とし、Inバンプ接合時にインジウムが横方向にはみ出して隣接画素間に短絡が生じないようにする提案がなされた(特許文献2)。また、(d3)間隔調整部材を入れて接合プロセスを制御することで、接合後のInバンプを隣接画素間に短絡が生じない形状にする提案がされた(特許文献3)。さらに、(d4)絶縁樹脂(ポリイミド)の格子状部材を用い、格子中の孔にInバンプを入れ、非孔部によりInバンプを取り囲んで、隣のInバンプから隔離する方法が提案された(特許文献4)。   Many proposals have been made to solve the above problems. In order to uniformly control the shape of the In bump in the hybrid configuration, (d1) the electrode itself connected to the In bump or the surface layer of the electrode is made of a metal that forms a eutectic with indium at a temperature lower than the melting point of indium. A method has been proposed in which the connection is made with little pressure applied when connecting to the In bumps (Patent Document 1). In addition, (d2) a proposal has been made that multi-step processing is performed on an epitaxial wafer to form a concave pad so that indium protrudes laterally during In bump bonding and no short circuit occurs between adjacent pixels (Patent Document 2). In addition, (d3) a proposal was made to put the In bump after bonding into a shape that does not cause a short circuit between adjacent pixels by inserting a gap adjusting member and controlling the bonding process (Patent Document 3). Furthermore, (d4) a method of using an insulating resin (polyimide) grid-like member, putting an In bump into a hole in the grid, surrounding the In bump by a non-hole, and isolating it from an adjacent In bump ( Patent Document 4).

特開平9−82757号公報JP-A-9-82757 特開平2−174261号公報JP-A-2-174261 特開2002−299650号公報JP 2002-299650 A 特開平7−153905号公報JP-A-7-153905

上記の改良方法(d1)〜(d4)は、つぎの点に問題がある。
I.共通の問題
上記の(d1)〜(d4)は、いずれも受光部にMCT(HgCdTe)を使用し、−40℃〜液体窒素温度(−196℃)で使用することで、ノイズ電流を抑え、鮮明な画像を得ている。逆に、冷却しないと、鮮明な画像は得られず、物質等の検出において高い分解能を得ることはできない。しかし、冷却に付随する熱応力により、センサ(化合物半導体)の損傷、隣接画素間の短絡、接合部の脱離などが発生しやすい。これらのトラブルを防止するために、ハイブリッド構造の接合バンプには、上述のように、容易に変形して応力を伝搬しない柔らかいInバンプを用いている。しかし、インジウムは融点が150℃〜160℃と低いために、高温環境において信頼性を確保することが難しい。
II.各改良方法における問題
(d1):(i)接合箇所すべてにおいて、Inバンプの形状を一様に揃え、接合時に、(フォトダイオードセンサ/IC)間の距離などを確実に制御できなければ、溶融したインジウムがはみ出して隣接画素間で短絡が生じる。(ii)接合時に短絡が生じなくても、(MCT使用時の冷却/不使用時の常温への昇温)の熱サイクルなどで変形を生じて、隣接画素間のInバンプの距離が短いと、接触して短絡が発生する。上記(i)および(ii)により工数増大の割に効果は小さい。
(d2):多段加工を行うには高精度加工が必要であり、制御が難しく、また工数が増大する。このため、歩留まりが低下して、製造コスト増を招く。
(d3)及び(d4):間隔調整部材、または格子状部材を要し、またそれを用いて接合する際のプロセス制御が難しい。すなわち、製造コスト増を招き、信頼性確保が難しい。
The improved methods (d1) to (d4) have the following problems.
I. Common problems (d1) to (d4) above all use MCT (HgCdTe) for the light receiving part and use at -40 ° C to liquid nitrogen temperature (-196 ° C), thereby suppressing noise current. A clear image is obtained. On the contrary, if it is not cooled, a clear image cannot be obtained, and high resolution cannot be obtained in the detection of substances and the like. However, due to the thermal stress accompanying cooling, damage to the sensor (compound semiconductor), short circuit between adjacent pixels, detachment of the joint, and the like are likely to occur. In order to prevent these troubles, soft In bumps that are easily deformed and do not propagate stress are used for the bonding bumps of the hybrid structure as described above. However, since indium has a low melting point of 150 ° C. to 160 ° C., it is difficult to ensure reliability in a high temperature environment.
II. Problems in each improved method (d1): (i) If the In bump shape is uniformly aligned at all joints and the distance between the (photodiode sensor / IC) cannot be reliably controlled at the time of joining, melting will occur. The indium which protrudes causes a short circuit between adjacent pixels. (Ii) Even if a short circuit does not occur at the time of bonding, deformation occurs due to a thermal cycle (cooling when MCT is used / heating to normal temperature when not using), and the distance between In bumps between adjacent pixels is short. A short circuit occurs when touched. Due to the above (i) and (ii), the effect is small for the increase in man-hours.
(D2): High-precision machining is required to perform multistage machining, control is difficult, and man-hours increase. For this reason, a yield falls and it causes a manufacturing cost increase.
(D3) and (d4): An interval adjusting member or a lattice-like member is required, and process control at the time of joining using the member is difficult. That is, the manufacturing cost is increased and it is difficult to ensure reliability.

本発明は、経済性に優れ、かつ高い製造歩留りを可能にしながら、隣接画素間に短絡を生じない、検出装置、センサ、および、これらの製造方法を提供することを目的とする。   An object of the present invention is to provide a detection device, a sensor, and a method of manufacturing the same, which are excellent in economic efficiency and enable a high manufacturing yield and do not cause a short circuit between adjacent pixels.

本発明の検出装置は、近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、画素ごとに光電荷を読み出す読み出し回路と、受光素子アレイと読み出し回路との間において画素ごとに介在する接合バンプと、接合バンプと導電接続する、筒体である筒状導電部材とを備え、筒状導電部材は、受光素子アレイ側および読み出し回路側のいずれか一方に設けられ、接合バンプは、筒状導電部材が設けられない他方に設けられ、筒状導電部材は接合バンプを収容するように位置することを特徴とする。   The detection apparatus according to the present invention includes a light receiving element array in which a plurality of light receiving elements made of a compound semiconductor having light receiving sensitivity in the near infrared region are arranged, a readout circuit that reads out photoelectric charges for each pixel, and a light receiving element array and a readout circuit. And a cylindrical conductive member that is a cylindrical body that is conductively connected to the bonding bump. The cylindrical conductive member is provided on either the light receiving element array side or the readout circuit side. The bonding bump is provided on the other side where the cylindrical conductive member is not provided, and the cylindrical conductive member is positioned so as to accommodate the bonding bump.

上記の構成によれば、接合バンプを介在させて受光素子アレイと読み出し回路とを結合するとき、接合バンプに対向する筒状導電部材に、その接合バンプを収容するように押し込むことで、その結合を実現することができる。受光素子アレイには、非常に多数の画素が短ピッチで配列され、したがって接合バンプも非常に多数、短ピッチで配列される。その多数の接合バンプの中には、多少正常な形状から逸脱するものが出てくる。本発明における筒状導電部材は、接合バンプが正常な形状から多少逸脱していても、接合バンプを収容することができ、隣の画素に接合バンプを大きくはみ出させることを防止できる。すなわち、筒状導電部材は、形が逸脱した接合バンプをも抱え込むことができ、隣に大きく接合バンプをはみ出させることがない。その結果、隣接する画素同士が短絡等する割合を大きく低減することができる。近赤外域は、赤外域の短波長域をさし、たとえば可視光域の波長を超え〜3μm程度の範囲をいう。生体、有機物等は、近赤外域に多くの吸収帯を持つため、生体、有機物を含む各種の検出に、大きな威力を発揮することができる。
ここで、受光素子アレイおよび読み出し回路を指すのに、一方、両方、他方、相手などという用語を用いるが、前後の文脈から常識で、それと判断することができる。また、受光素子アレイと読み出し回路とを、バンプを介在させて結合する前に、バンプや筒状導電部材を、一方または他方に設けることは、「設ける」または「形成する」により表現する。上記の結合を指す用語には、「接合」、「接続」、また荷重を用いることから「圧着」などの語を用いる。
筒状導電部材について、内径面と内側面と内壁面とは同じ意味に用い、また接合バンプについて外周面と外側面とは同じ意味に用いる。筒状導電部材または接合バンプについて、「先」または「先端」とは、相手側に向かう方向の先をいい、また、逆に「根元」は自身が設けられている受光素子アレイまたは読み出し回路に近接した部分をいう。
According to the above configuration, when the light receiving element array and the readout circuit are coupled with the bonding bump interposed, the coupling bump is inserted into the cylindrical conductive member facing the bonding bump so as to accommodate the bonding bump. Can be realized. In the light receiving element array, a very large number of pixels are arranged at a short pitch, and therefore a very large number of bonding bumps are also arranged at a short pitch. Some of the many bonding bumps deviate from a normal shape. The cylindrical conductive member according to the present invention can accommodate the bonding bump even if the bonding bump slightly deviates from the normal shape, and can prevent the adjacent pixel from protruding greatly. In other words, the cylindrical conductive member can also hold a bonding bump whose shape has deviated, and the bonding bump does not protrude greatly next to the cylindrical conductive member. As a result, the rate at which adjacent pixels are short-circuited can be greatly reduced. The near-infrared region refers to a short wavelength region in the infrared region, for example, a range that exceeds the wavelength of the visible light region and is about 3 μm. Since living organisms, organic substances, and the like have many absorption bands in the near infrared region, they can exert great power in various detections including living organisms and organic substances.
Here, the terms “one”, “both”, “other”, “other”, and the like are used to refer to the light receiving element array and the readout circuit, but it can be determined by common sense from the context before and after. In addition, providing a bump or a cylindrical conductive member on one or the other side before coupling the light receiving element array and the readout circuit with a bump interposed therebetween is expressed by “providing” or “forming”. The terms “bonding”, “connection” and “crimping” because a load is used are used as the terms indicating the above-mentioned connection.
For the cylindrical conductive member, the inner diameter surface, the inner side surface, and the inner wall surface are used in the same meaning, and for the bonding bump, the outer peripheral surface and the outer surface are used in the same meaning. For a cylindrical conductive member or bonding bump, the “tip” or “tip” refers to the tip in the direction toward the other side, and conversely, the “root” refers to the light receiving element array or readout circuit in which it is provided. A close part.

上記の筒状導電部材の内径を接合バンプの外径よりも大きくすることができる。これによって、筒状導電部材は、接合バンプの形状の逸脱度が大きいものであっても、その接合バンプを容易に収容して、はみ出しを防止することが可能になる。   The inner diameter of the cylindrical conductive member can be made larger than the outer diameter of the bonding bump. As a result, even if the cylindrical conductive member has a large degree of deviation in the shape of the bonding bump, it is possible to easily accommodate the bonding bump and prevent protrusion.

筒状導電部材の高さを、接合バンプの高さよりも大きくすることができる。これによって、筒状導電部材は、接合バンプを容易に収容することができ、より確実にはみ出しを防止することができる。たとえば受光素子アレイが厳密に平坦でなく、中央部が少し盛り上がっているような場合、受光素子アレイの中央部においては接合バンプが奥深くまで収容されるが行き止まりにはならず、接合バンプの高さ一杯まで収容される。このため、受光素子アレイの端縁部においても、接合バンプは、収容深さは小さくなるが、筒状導電部材に収容されて、有効な導電接続を得やすくなる。   The height of the cylindrical conductive member can be made larger than the height of the bonding bump. Thereby, the cylindrical conductive member can easily accommodate the bonding bump, and can more reliably prevent the protrusion. For example, if the light receiving element array is not exactly flat and the central part is slightly raised, the bonding bumps are housed deep in the central part of the light receiving element array, but the dead end is not reached, and the height of the bonding bumps Holds up to one cup. For this reason, even at the edge portion of the light-receiving element array, the bonding bumps have a small accommodation depth, but are accommodated in the cylindrical conductive member, making it easy to obtain an effective conductive connection.

筒状導電部材は、その内径が根元部から先端に向かって大きくなるようにするのがよい。これによって、筒状導電部材は、接合バンプを収容しやすく、または抱え込みやすくなり、隣の画素との短絡を防止しやすくなる。また、接合バンプは、筒状導電部材の内径に入ってゆくとき、その内径面と擦り合うことで導電をとりやすく、接触抵抗を小さくすることができる。この結果、電気的オープン不良(非接触の不良)が少なく、短絡などに起因する欠陥画素の少ない検出装置を得ることができる。   It is preferable that the cylindrical conductive member has an inner diameter that increases from the root toward the tip. Accordingly, the cylindrical conductive member can easily accommodate or hold the bonding bump, and can easily prevent a short circuit with an adjacent pixel. Further, when the joining bump enters the inner diameter of the cylindrical conductive member, it can easily conduct electricity by rubbing against the inner diameter surface, and the contact resistance can be reduced. As a result, it is possible to obtain a detection device with few electrical open defects (non-contact defects) and few defective pixels due to short circuits or the like.

接合バンプの外径は、バンプ先端において筒状導電部材の先端における内径より小さく、バンプ根元部において筒状導電部材の先端における内径以上であるようにできる。これによって、パンフ゜先端の接触状態にかかわらず、より一層確実に、電気的オープン不良(非接触の不良)が少なく、短絡などに起因する欠陥画素の少ない検出装置を得ることができる。   The outer diameter of the bonding bump can be made smaller than the inner diameter at the tip of the cylindrical conductive member at the bump tip and larger than the inner diameter at the tip of the cylindrical conductive member at the bump root. As a result, it is possible to obtain a detection device with fewer electrical open defects (non-contact defects) and fewer defective pixels due to short circuits or the like, more reliably regardless of the contact state of the front end of the pump.

筒状導電部材の底部を塞ぐ底部導電部を備えることができる。これによれば、接合バンプの外側面と筒状導電部材の内側面との擦り合わせによる導電接続形態のほかに、接合バンプを細くかつ長くして、筒状導電部材の筒中に余裕をもって挿入して、上記の底部導電部に先端部を突き当てることで導電接続をとることができる。このため、たとえば受光素子アレイの面中央部が少し読み出し回路側に凸状に湾曲するような場合、筒状導電部材または接合バンプは少し傾斜した面から突き出ることになるが、そのような傾斜があっても、細めの長い接合バンプと、底部導電部を有する筒状導電部材との組み合わせにより、接合バンプを筒状導電部材内に収容して、はみ出す部分を生じないようにできる。
上記の底部導電部を有しない(筒状導電部材の筒体のみ)場合であっても、筒の底部に保護膜を配置することで、接合バンプの高さが大きい場合、底部保護膜に接合バンプの先端部が当たって変形して、筒状導電部材の内径面と導電接続をとることができる。また、上述のように底部導電部がある筒状導電部材の場合であっても、接合バンプの外側面と筒状導電部材の内側面とが擦り合って導電接続することができる。
A bottom conductive part for closing the bottom of the cylindrical conductive member can be provided. According to this, in addition to the conductive connection form by rubbing the outer surface of the bonding bump and the inner surface of the cylindrical conductive member, the bonding bump is made thin and long and inserted into the cylinder of the cylindrical conductive member with a margin. Then, the conductive connection can be established by abutting the tip portion against the bottom conductive portion. For this reason, for example, when the center of the surface of the light receiving element array is slightly convex toward the readout circuit side, the cylindrical conductive member or the bonding bump protrudes from the slightly inclined surface. Even in such a case, the combination of the narrow and long bonding bump and the cylindrical conductive member having the bottom conductive portion allows the bonding bump to be accommodated in the cylindrical conductive member so that no protruding portion is generated.
Even if the bottom conductive part is not provided (only the cylindrical body of the cylindrical conductive member), the protective film is disposed on the bottom of the cylinder, so that when the height of the bonding bump is large, it is bonded to the bottom protective film. The tip of the bump hits and is deformed, and a conductive connection can be established with the inner diameter surface of the cylindrical conductive member. Further, even in the case of the cylindrical conductive member having the bottom conductive portion as described above, the outer side surface of the bonding bump and the inner side surface of the cylindrical conductive member can be rubbed and conductively connected.

筒状導電部材の先端部において、外周面側の端を薄く残して、厚み分を削るようにして先端から内周面へと内径を小さくするテーパを付すことができる。これによって、接合バンプが多少変形していても、確実に筒状導電部材の中に収容することができるようになる。   The tip of the cylindrical conductive member can be tapered so as to reduce the inner diameter from the tip to the inner peripheral surface while leaving the end on the outer peripheral surface side thin and reducing the thickness. As a result, even if the bonding bump is somewhat deformed, it can be reliably accommodated in the cylindrical conductive member.

筒状導電部材を、受光素子アレイに固定された画素電極とすることができる。これによって、たとえばInP系受光素子アレイにおいて、p側電極として筒状導電部材を用いることができる。このため筒状導電部材がp側電極を兼ねることで、隣の電極との短絡を防止して、高質の画像または高分解検出能、を得ながら、製造コストを低減することができる。   The cylindrical conductive member can be a pixel electrode fixed to the light receiving element array. Thus, for example, in an InP-based light receiving element array, a cylindrical conductive member can be used as the p-side electrode. For this reason, the cylindrical conductive member also serves as the p-side electrode, so that a short circuit with the adjacent electrode can be prevented, and the manufacturing cost can be reduced while obtaining a high-quality image or high resolution detection capability.

筒状導電部材を、Znおよび/またはPtを含む金属とすることができる。これによって、筒状導電体は、たとえばInP系受光素子アレイにおいてp型InP領域とオーミック接触しながら、接合バンプと導電接続を実現することが容易となる。 The cylindrical conductive member can be a metal containing Zn and / or Pt. Accordingly, the cylindrical conductor can easily realize the conductive connection with the bonding bump while being in ohmic contact with the p + type InP region in the InP-based light receiving element array, for example.

接合バンプがInおよび/またはSnを含むようにできる。(1)Inを主成分とする接合バンプは柔らかく、またそれほど高温にしなくても、また常温でも、導電接続が可能である。化合物半導体を主体とする受光素子アレイは、上記のように局部的な圧力により損傷を受けやすいが、このInの特性のため、受光素子アレイの機械的損傷や、熱応力による接合部の剥がれがない、冷却型の検出装置を構成することができる。(2)Snを主成分とする接合バンプ(SnAu、SnAgなど)によれば、高い強度の接合を容易に得ることができ、また、高温環境下での信頼性を高くすることができる。   The bonding bump can include In and / or Sn. (1) The bonding bump containing In as a main component is soft and can be electrically connected even at a normal temperature without being heated to a very high temperature. A light-receiving element array mainly composed of compound semiconductors is easily damaged by local pressure as described above. However, due to the characteristics of In, mechanical damage to the light-receiving element array and peeling of the joint due to thermal stress occur. No cooling type detection device can be configured. (2) According to bonding bumps (SnAu, SnAg, etc.) containing Sn as a main component, high-strength bonding can be easily obtained, and reliability in a high-temperature environment can be increased.

受光素子アレイが、InP基板と、該InP基板上に設けられたバンドギャップ波長が1.65μm〜3.0μmである受光層とを有し、受光層が、InGaAsNP、InGaAsNSb、およびInGaAsNのうちのいずれかである構成とすることができる。これによって冷却無し、またはわずかな冷却で、近赤外域長波長域にまで感度を持つ、センサまたは検出装置を得ることができる。なお、上記のInGaAsNP、InGaAsNSb、およびInGaAsNは、いずれもInPと格子整合するエピタキシャル成長層である。格子整合条件は、InP基板の格子定数をaとして、対象とするエピタキシャル成長層の格子定数との差をΔaとしたとき、|Δa/a|≦0.002を満たすことをいう。
上記の構成によれば、近赤外域の受光素子アレイとしてノイズが小さく、それほど冷やさなくて、たとえば受光素子アレイの結晶性にもよるが−40℃〜+80℃で使用できるので(全世界で常温での使用が可能)、製造時において確実に接合できれば、冷却による応力発生→変形→接合部の剥がれ等の、分解能の劣化や画質劣化をなくすことができる。
The light receiving element array has an InP substrate and a light receiving layer having a band gap wavelength of 1.65 μm to 3.0 μm provided on the InP substrate, and the light receiving layer is made of InGaAsNP, InGaAsNSb, and InGaAsN. It can be set as the structure which is either. This makes it possible to obtain a sensor or detection device having sensitivity even in the long wavelength region of the near infrared region with little or no cooling. Note that the above InGaAsNP, InGaAsNSb, and InGaAsN are all epitaxially grown layers that lattice match with InP. The lattice matching condition means that | Δa / a | ≦ 0.002 is satisfied, where a is the lattice constant of the InP substrate and Δa is the difference from the lattice constant of the target epitaxial growth layer.
According to the above configuration, the light receiving element array in the near-infrared region has low noise and can be used at -40 ° C. to + 80 ° C., depending on the crystallinity of the light receiving element array. If it can be reliably joined at the time of manufacture, it is possible to eliminate degradation of resolution and image quality such as generation of stress due to cooling → deformation → peeling of the joint.

受光素子アレイが、InP基板と、該InP基板上に設けられたバンドギャップ波長が1.65μm〜3.0μmである受光層とを有し、受光層が、GaAsSb/InGaAs、GaAsSb/InGaAsN、GaAsSb/InGaAsNP、またはGaAsSb/InGaAsNSb、からなるタイプII型の量子井戸構造である構成をとることができる。この場合も、上記の量子井戸構造は、いずれもInPと格子整合するエピタキシャル成長層であり、格子整合条件は、上記と同じである。
上記の構成により、Inよりも融点が高い材料を接合バンプに用いることができ、高温環境下でも接合部の劣化の少ない、高信頼性の近赤外検出装置を実現することができる。Inよりも融点が高い材料としては、たとえばSn90Au10(融点220℃前後)、Sn96.5Ag3.5(220℃前後)などをあげることができる。また、In系に比べてSn系のほうが金属に対する濡れ性に優れるので、接合において狭い厳しい制御条件などを課すことなしに接合することができる。そして接合部は、高温において信頼性が高く、欠陥画素が少なく、分解能に優れた近赤外検出装置を得ることができる。
The light receiving element array has an InP substrate and a light receiving layer having a band gap wavelength of 1.65 μm to 3.0 μm provided on the InP substrate, and the light receiving layer includes GaAsSb / InGaAs, GaAsSb / InGaAsN, and GaAsSb. The structure may be a type II type quantum well structure made of / InGaAsNP or GaAsSb / InGaAsNSb. Also in this case, the above quantum well structures are all epitaxially grown layers lattice-matched with InP, and the lattice matching conditions are the same as described above.
With the above structure, a material having a melting point higher than that of In can be used for the bonding bump, and a highly reliable near-infrared detection device with less deterioration of the bonding portion even under a high temperature environment can be realized. Examples of the material having a higher melting point than In include Sn 90 Au 10 (melting point around 220 ° C.), Sn 96.5 Ag 3.5 (around 220 ° C.), and the like. In addition, Sn-based materials are superior in wettability to metals compared to In-based materials, and therefore bonding can be performed without imposing strict control conditions. In addition, it is possible to obtain a near-infrared detector having a high reliability at high temperatures, a small number of defective pixels, and excellent resolution.

本発明のセンサは、上記のいずれかの検出装置に用いられる受光素子アレイによって構成されることを特徴とする。これによって、ハイブリッド構造の検出装置を作製しても、短絡を生じずに高品質の画像、または高分解能を容易に得ることができる。   The sensor of the present invention is constituted by a light receiving element array used in any one of the detection devices described above. Accordingly, even when a detection device having a hybrid structure is manufactured, a high-quality image or high resolution can be easily obtained without causing a short circuit.

本発明のセンサの製造方法は、近赤外域に受光感度を持つ化合物半導体に複数の受光素子が配列された受光素子アレイのセンサを製造する方法である。この製造方法では、化合物半導体のエピタキシャル層表面の受光素子とオーミック接触するように筒状電極を、受光素子ごとに形成する工程と備えることを特徴とする。
上記の製造方法によって、センサを製造することで、接合バンプを用いて画素電極および読み出し電極を導電接続してハイブリッド構造の検出装置を作製しても、短絡を生じずに高品質の画像、または高分解能を容易に得ることができる。
The sensor manufacturing method of the present invention is a method of manufacturing a sensor of a light receiving element array in which a plurality of light receiving elements are arranged on a compound semiconductor having light receiving sensitivity in the near infrared region. This manufacturing method includes a step of forming a cylindrical electrode for each light receiving element so as to be in ohmic contact with the light receiving element on the surface of the epitaxial layer of the compound semiconductor.
By manufacturing the sensor by the above manufacturing method, even if the pixel electrode and the readout electrode are conductively connected using the bonding bumps to produce a hybrid structure detection device, a high-quality image without causing a short circuit, or High resolution can be easily obtained.

筒状電極の形成工程では、フォトリソグラフィ法を用いて気相蒸着により筒状導電部材を形成するか、またはフォトリソグラフィ法を用いて気相蒸着のあとめっき法を用いて形成することができる。これによって、多くの技術蓄積がある手法を用いて、高精度の筒状電極を容易に得ることができる。   In the step of forming the cylindrical electrode, the cylindrical conductive member can be formed by vapor deposition using a photolithography method, or can be formed using a plating method after vapor deposition using a photolithography method. This makes it possible to easily obtain a highly accurate cylindrical electrode using a technique with a lot of technical accumulation.

本発明の検出装置の製造方法は、近赤外域に受光感度を持つ化合物半導体に複数の受光素子が配列された受光素子アレイを準備する工程と、受光素子ごとに光電荷を読み出す読み出し回路を準備する工程と、受光素子アレイおよび読み出し回路を準備する工程では、受光素子の電極、および読み出し回路の電極、のいずれか一方に、筒状導電部材を電極ごとに形成する。そして、筒状導電部材が形成されない相手側に接合バンプを形成する工程とを備え、受光素子アレイと読み出し回路とを対面させて位置合わせして、(1)前記接合バンプが前記筒状体に収容されるように圧力をかけながら、もしくは(2)前記接合バンプが前記筒状体に収容された状態で該接合バンプの融点以上に温度を上げて、または(3)前記接合バンプが前記筒状体に収容されるように圧力をかけながら該接合バンプの融点以上に温度を上げて、接合する工程とを備えることを特徴とする。
上記の製造方法によれば、筒状導電部材と、その筒状導電部材に収容される接合バンプとによって、短絡のない高質の画像、または高い分解能を示す検出装置を容易に得ることができる。
上記(1)の圧力をかけて接合する工程では、加熱雰囲気で行ってよいし、大気中で常温で行ってもよい。
接合バンプと筒状金属を接触させてなじませるのには圧力が必要なので適度の圧力をかけてなじませた後にバンプを溶融させる際には圧力をかけないか、または両者の距離制御の方が望ましい場合が多い。上記の(2)はこのような接合方法を対象としている。上記の(3)は、(2)において適度の圧力を持続する接合方法を対象としている。
The method for manufacturing a detection device according to the present invention includes a step of preparing a light receiving element array in which a plurality of light receiving elements are arranged on a compound semiconductor having light receiving sensitivity in the near infrared region, and a read circuit for reading out photocharge for each light receiving element. In the step of preparing and the step of preparing the light receiving element array and the readout circuit, a cylindrical conductive member is formed for each electrode on either the electrode of the light receiving element or the electrode of the readout circuit. A bonding bump is formed on the other side where the cylindrical conductive member is not formed, and the light receiving element array and the readout circuit are faced and aligned, and (1) the bonding bump is formed on the cylindrical body. While applying pressure so as to be accommodated, or (2) raising the temperature above the melting point of the junction bump while the junction bump is accommodated in the cylindrical body, or (3) the junction bump being in the cylinder And a step of joining by raising the temperature above the melting point of the joining bump while applying pressure so as to be accommodated in the body.
According to the above manufacturing method, it is possible to easily obtain a high-quality image without a short circuit or a detection device exhibiting high resolution by the cylindrical conductive member and the bonding bumps accommodated in the cylindrical conductive member. .
The step of joining by applying the pressure (1) may be performed in a heating atmosphere or in the atmosphere at room temperature.
Since pressure is required to bring the bonding bumps into contact with the cylindrical metal, do not apply pressure when melting the bumps after applying moderate pressure, or control the distance between the two. Often desirable. The above (2) is intended for such a joining method. The above (3) is intended for a bonding method in which an appropriate pressure is maintained in (2).

本発明により、経済性に優れ、かつ高い製造歩留りを可能にしながら、隣接画素間に短絡を生じない、検出装置等を得ることができる。   According to the present invention, it is possible to obtain a detection apparatus or the like that is excellent in economic efficiency and that does not cause a short circuit between adjacent pixels while enabling a high manufacturing yield.

本発明の実施の形態1における検出装置を示す断面図である。It is sectional drawing which shows the detection apparatus in Embodiment 1 of this invention. 図1に示す筒状金属と接合バンプとを示す図である。It is a figure which shows the cylindrical metal and joining bump which are shown in FIG. 図1の検出装置の受光素子アレイをマルチプレクサ側から見た平面図である。It is the top view which looked at the light receiving element array of the detection apparatus of FIG. 1 from the multiplexer side. 図3における画素の拡大図である。FIG. 4 is an enlarged view of a pixel in FIG. 3. 本実施の形態の検出装置における受光素子アレイを説明するための図である。It is a figure for demonstrating the light receiving element array in the detection apparatus of this Embodiment. 図1に示すハイブリッド構造における画素読み出し部の接続部を示し、(a)は正常配置の場合、(b)は正常位置からズレが生じた場合、の図である。1A and 1B show a connection portion of a pixel readout portion in the hybrid structure shown in FIG. 1, in which FIG. 1A shows a normal arrangement, and FIG. 1B shows a case where a deviation occurs from a normal position. 本実施の形態において側面同士が擦り合う条件を示す図である。It is a figure which shows the conditions which side surfaces rub in this Embodiment. 本発明の実施の形態2における検出装置を示す断面図である。It is sectional drawing which shows the detection apparatus in Embodiment 2 of this invention. 本実施の形態における接合バンプと筒状金属Gとの接続態様を示し、(a)は接合バンプが筒状金属側のパッドに接触した状態、(b)は押し込んで接合バンプの先を膨出させた状態、を示す図である。The connection aspect of the joining bump and cylindrical metal G in this Embodiment is shown, (a) is the state which the joining bump contacted the pad by the side of a cylindrical metal, (b) is pushed in, and the tip of a joining bump bulges out It is a figure which shows the state made to do. 受光素子アレイが湾曲した表面となった場合の画素接続部を示す図である。It is a figure which shows a pixel connection part when the light receiving element array becomes a curved surface. 実施の形態2の変形例における検出装置であり、本発明の実施の形態例を示す断面図である。It is a detection apparatus in the modification of Embodiment 2, and is sectional drawing which shows the embodiment of this invention. 本発明の実施の形態3における検出装置を示す断面図である。It is sectional drawing which shows the detection apparatus in Embodiment 3 of this invention.

(実施の形態1)
図1は、本発明の実施の形態1における検出装置100を示す断面図である。受光素子アレイ50は、n型InP基板1/n型バッファ層2/受光層(光吸収層)3/InPキャップ層4、の積層体に形成されている。各受光素子では、p型不純物の亜鉛(Zn)が選択拡散されて導入され、p型領域6が形成され、pn接合15が形成されている。p型領域6には、画素Pの電極を兼ねる筒状導電部材である筒状金属Gがオーミック接触している。p側電極の筒状金属Gは、接合バンプ9を収容するように抱えており、筒状金属Gと接合バンプ9とは導電接続しており、接合バンプ9を通して読み出し回路(マルチプレクサ)70の読み出し電極71に接続されている。p型領域6/筒状金属Gを含む領域からなる受光素子が、画素Pに対応する部分であり、したがって筒状金属Gが画素電極である。これら画素電極Gに対して共通の接地電位を与えるn側電極12は、n型InP基板1の裏面にオーミック接触され、外部のアースに接続される。光が入射される入射面となるInP基板1の裏面にはSiON膜の反射防止膜35が配置されている。また、p型領域6形成のための選択拡散に用いられたSiNの選択拡散マスクパターン36は、そのまま残され、選択拡散マスクパターン36の開口部またはInPキャップ層4の表面、および当該選択拡散マスクパターン36を被覆する保護膜43が設けられている。
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a detection device 100 according to Embodiment 1 of the present invention. The light-receiving element array 50 is formed in a laminate of n-type InP substrate 1 / n-type buffer layer 2 / light-receiving layer (light absorption layer) 3 / InP cap layer 4. In each light receiving element, the p-type impurity zinc (Zn) is selectively diffused and introduced, the p-type region 6 is formed, and the pn junction 15 is formed. The p-type region 6 is in ohmic contact with a cylindrical metal G that is a cylindrical conductive member that also serves as an electrode of the pixel P. The cylindrical metal G of the p-side electrode is held so as to accommodate the bonding bump 9, and the cylindrical metal G and the bonding bump 9 are conductively connected, and the reading circuit (multiplexer) 70 reads through the bonding bump 9. It is connected to the electrode 71. The light receiving element composed of the p-type region 6 / the region including the cylindrical metal G is a portion corresponding to the pixel P, and thus the cylindrical metal G is a pixel electrode. The n-side electrode 12 that applies a common ground potential to the pixel electrodes G is in ohmic contact with the back surface of the n-type InP substrate 1 and connected to an external ground. An antireflection film 35 made of a SiON film is disposed on the back surface of the InP substrate 1 serving as an incident surface on which light is incident. The SiN selective diffusion mask pattern 36 used for selective diffusion for forming the p-type region 6 is left as it is, and the opening of the selective diffusion mask pattern 36 or the surface of the InP cap layer 4 and the selective diffusion mask. A protective film 43 covering the pattern 36 is provided.

図1において、受光層3は波長1μm〜3μmに受光感度を持てば、どのような受光層でもよい。たとえばInGaAsNP、InGaAsNSb、およびInGaAsNのうちのいずれかとすることができる。また、とくに受光層3がタイプIIの多重量子井戸構造の場合には、p型不純物である亜鉛(Zn)を拡散するとき、多重量子井戸構造におけるZn濃度を所定レベル以下に抑制するために、拡散濃度分布調整層をInPキャップ層4の側に設ける。図1において、受光層3を多重量子井戸構造とする場合には、拡散濃度分布調整層がInPキャップ層4に含まれていると考えることができる。受光層3を多重量子井戸構造とする場合の具体的構造については、あとで詳しく説明する。   In FIG. 1, the light receiving layer 3 may be any light receiving layer as long as it has light receiving sensitivity at a wavelength of 1 μm to 3 μm. For example, it can be any one of InGaAsNP, InGaAsNSb, and InGaAsN. In particular, when the light-receiving layer 3 has a type II multiple quantum well structure, when diffusing p-type impurity zinc (Zn), in order to suppress the Zn concentration in the multiple quantum well structure below a predetermined level, A diffusion concentration distribution adjusting layer is provided on the InP cap layer 4 side. In FIG. 1, when the light receiving layer 3 has a multiple quantum well structure, it can be considered that a diffusion concentration distribution adjusting layer is included in the InP cap layer 4. A specific structure in the case where the light receiving layer 3 has a multiple quantum well structure will be described in detail later.

読み出し回路70のマルチプレクサには、CMOS(Complementary Metal Oxide Semiconductor)が用いられている。読み出し電極71またはパッド71は、画素電極である筒状金属Gごとに1つ設けられ、接合バンプ9がパッド71上に配置されている。ハイブリッド構造の検出装置100に接続される前、読み出し回路のCMOS70には、パッド71ごとに接合バンプ9が設けられている。そして、接続または圧着のときに、その接合バンプ9は、受光素子アレイ50またはセンサ50に設けられた筒状金属Gに抱えられるように収容され導電接続する。接地電極72は、読み出し回路70の各読み出し電極71に共通に、CMOSに1つ設けられる。   A CMOS (Complementary Metal Oxide Semiconductor) is used for the multiplexer of the readout circuit 70. One readout electrode 71 or pad 71 is provided for each cylindrical metal G that is a pixel electrode, and the bonding bump 9 is disposed on the pad 71. Before being connected to the detection device 100 having a hybrid structure, the bonding bump 9 is provided for each pad 71 in the CMOS 70 of the readout circuit. At the time of connection or pressure bonding, the bonding bump 9 is accommodated and conductively connected so as to be held by the cylindrical metal G provided in the light receiving element array 50 or the sensor 50. One ground electrode 72 is provided in the CMOS in common with each readout electrode 71 of the readout circuit 70.

図2は、圧着前における、筒状金属Gおよび接合バンプ9の形状を示す図である。筒状金属Gは、内径が先端部tに向かって大きくなるテーパがついていて、根元部bはp型領域6にオーミック接触している。接合バンプ9は、先端部9aに向かって外径が小さくなり、根元部9bがCMOSのパッド71に接続されている。圧着の初期段階(相互の先端が触れ始める段階)において、接合バンプ9が正常な形状から多少逸脱していても、筒状金属Gの先端部tの広い口によって接合バンプ9の先端部9aを収容しやすい。接合バンプ9の先端部9aが、筒状金属Gの先端部tの口に収容されれば、圧着の後の段階では、接合バンプ9ははみ出すことなく、筒状金属G内に押し込まれる。このため、隣の画素の接合バンプ9と接触して短絡する事態を防止することができる。   FIG. 2 is a diagram showing the shapes of the cylindrical metal G and the bonding bumps 9 before pressure bonding. The cylindrical metal G is tapered such that the inner diameter increases toward the tip end t, and the root portion b is in ohmic contact with the p-type region 6. The bonding bump 9 has an outer diameter that decreases toward the tip end portion 9 a, and the root portion 9 b is connected to the CMOS pad 71. Even if the bonding bump 9 deviates somewhat from the normal shape at the initial stage of crimping (the stage where the mutual tips start to touch), the tip 9a of the bonding bump 9 is moved by the wide mouth of the tip t of the cylindrical metal G. Easy to accommodate. If the tip end portion 9a of the bonding bump 9 is accommodated in the mouth of the tip end portion t of the cylindrical metal G, the bonding bump 9 is pushed into the cylindrical metal G without protruding from the post-compression stage. For this reason, it is possible to prevent a short circuit due to contact with the bonding bump 9 of the adjacent pixel.

図3は、受光素子アレイ50をマルイチプレクサ70の側から見た図である。たとえば、画素Pは320×256個(約8.2万画素)、ピッチ30μmである。
図4は、画素Pを示す図である。破線の円形はp型領域6を示し、その内部に先端部tおよび根元部bを持つ筒状金属Gが位置している。p型領域6の表面層を構成するInPキャップ層4は、SiON等の保護膜43により覆われている。受光素子と画素Pとは、面的な領域という意味では厳密には一致しないが、画素Pと受光素子とは1対1に対応するので、本説明では、受光素子と画素Pとを同列に扱う。
FIG. 3 is a view of the light receiving element array 50 as viewed from the side of the multiplexer 70. For example, the number of pixels P is 320 × 256 (approximately 82,000 pixels), and the pitch is 30 μm.
FIG. 4 is a diagram illustrating the pixel P. A broken-line circle indicates a p-type region 6 in which a cylindrical metal G having a tip portion t and a root portion b is located. The InP cap layer 4 constituting the surface layer of the p-type region 6 is covered with a protective film 43 such as SiON. Although the light receiving element and the pixel P do not exactly match each other in terms of a planar area, the pixel P and the light receiving element have a one-to-one correspondence. Therefore, in this description, the light receiving element and the pixel P are arranged in the same column. deal with.

図5は、本実施の形態において受光素子アレイ50における受光層3を、とくにタイプIIの多重量子井戸構造とする場合の図である。図5において、各画素の受光素子Pは、InP基板1の上に次の構成のIII−V族半導体積層構造(エピタキシャルウエハ)を有する。
(InP基板1/n型In0.53Ga0.47Asバッファ層2/タイプIIのInGaAsとGaAsSbとの多重量子井戸構造の受光層3/拡散濃度分布調整層14/InPキャップ層4)
InPキャップ層4から多重量子井戸構造の受光層3にまで届くように位置するp型領域6は、SiN膜の選択拡散マスクパターン36の開口部から、p型不純物のZnが選択拡散されることで形成される。各画素の周縁部の内側に、平面的に周囲限定されての拡散導入は、上記SiN膜の選択拡散マスクパターン36を用いて拡散することによって実現される。
p型領域6には筒状金属Gがオーミック接触している。筒状金属Gの金属は、オーミック接触をとり、かつ所定レベルの強度を備える上で、Au/Zn/Au/Ti/Auによって形成するのがよい。またn型InP基板1にはAuGeNi/Ti/Auのn側電極12が、オーミック接触するように設けられている。
FIG. 5 is a diagram in the case where the light receiving layer 3 in the light receiving element array 50 has a type II multiple quantum well structure in the present embodiment. In FIG. 5, the light receiving element P of each pixel has a III-V group semiconductor laminated structure (epitaxial wafer) having the following configuration on the InP substrate 1.
(InP substrate 1 / n-type In 0.53 Ga 0.47 As buffer layer 2 / type II InGaAs and GaAsSb light-receiving layer 3 / diffusion concentration distribution adjusting layer 14 / InP cap layer 4)
In the p-type region 6 positioned so as to reach the light-receiving layer 3 having the multiple quantum well structure from the InP cap layer 4, Zn of the p-type impurity is selectively diffused from the opening of the selective diffusion mask pattern 36 of the SiN film. Formed with. Introducing diffusion within the periphery of each pixel in a plane-limited manner is realized by diffusing using the selective diffusion mask pattern 36 of the SiN film.
The cylindrical metal G is in ohmic contact with the p-type region 6. The metal of the cylindrical metal G is preferably made of Au / Zn / Au / Ti / Au in order to make ohmic contact and have a predetermined level of strength. Further, an n-side electrode 12 of AuGeNi / Ti / Au is provided on the n-type InP substrate 1 so as to make ohmic contact.

多重量子井戸構造の受光層3には、上記のp型領域6の境界フロントに対応する位置にpn接合15が形成され、上記のp側電極Gおよびn側電極12間に逆バイアス電圧を印加することにより、n型不純物濃度が低い側(n型不純物バックグラウンド)により広く空乏層を生じる。多重量子井戸構造の受光層3におけるバックグラウンドは、n型不純物濃度(キャリア濃度)で5×1015/cm程度またはそれ以下である。そして、pn接合の位置15は、多重量子井戸の受光層3のバックグラウンド(n型キャリア濃度)と、p型不純物のZnの濃度プロファイルとの交点で決まる。多重量子井戸構造の受光層3が、p型不純物の選択拡散導入によって、結晶性を損なわれないようにした上でp側電極Gとの電気伝導性を良好にするために、受光層3とキャップ層4との間に、拡散濃度分布調整層14を挿入する。拡散濃度分布調整層14内のキャップ層4の側の厚み部分では、Zn濃度を高くして、受光層3の側の厚み部分ではZn濃度を、上記のように低めにする。拡散濃度分布調整層14内では、InPキャップ層4の表面から選択拡散されたp型不純物の濃度が、InPキャップ層側における1×1018/cm以上の高濃度から受光層側にかけて急峻に低下するようにする。この拡散濃度分布調整層14はバンドギャップエネルギが比較的低いために不純物濃度が低い厚み部分(受光層側の所定厚み部分)があっても電気抵抗が大きくなりにくいInGaAsで形成するのがよい。図1においては、拡散濃度分布調整層は図示されていないが、多重量子井戸構造の受光層3の結晶性を良好にするためには、拡散濃度分布調整層14はあったほうがよい。しかし、拡散濃度分布調整層が無くてもよい。
上記のような拡散濃度分布調整層14の挿入によって、受光層3内では、Zn濃度は5×1016/cm以下の不純物濃度を容易に安定して実現することができる。本発明が対象とする受光素子アレイ50は、近赤外域からその長波長側に受光感度を有することを追求するので、キャップ層4には、受光層3のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、キャップ層4には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるInPが用いられる。InPとほぼ同じバンドギャップエネルギを有するInAlAsを用いてもよい。
In the light-receiving layer 3 having the multiple quantum well structure, a pn junction 15 is formed at a position corresponding to the boundary front of the p-type region 6, and a reverse bias voltage is applied between the p-side electrode G and the n-side electrode 12. As a result, a depletion layer is formed more widely on the side where the n-type impurity concentration is low (n-type impurity background). The background in the light-receiving layer 3 having the multiple quantum well structure is about 5 × 10 15 / cm 3 or less in terms of n-type impurity concentration (carrier concentration). The position 15 of the pn junction is determined by the intersection of the background (n-type carrier concentration) of the light-receiving layer 3 of the multiple quantum well and the concentration profile of the p-type impurity Zn. In order to improve the electrical conductivity with the p-side electrode G while the light-receiving layer 3 having the multiple quantum well structure is made not to lose the crystallinity by selectively introducing p-type impurities, A diffusion concentration distribution adjusting layer 14 is inserted between the cap layer 4 and the cap layer 4. The Zn concentration is increased in the thickness portion on the cap layer 4 side in the diffusion concentration distribution adjustment layer 14 and the Zn concentration is decreased in the thickness portion on the light receiving layer 3 side as described above. In the diffusion concentration distribution adjusting layer 14, the concentration of the p-type impurity selectively diffused from the surface of the InP cap layer 4 is steep from the high concentration of 1 × 10 18 / cm 3 or more on the InP cap layer side to the light receiving layer side. Make it fall. The diffusion concentration distribution adjusting layer 14 is preferably formed of InGaAs, which has a relatively low bandgap energy, so that the electrical resistance is unlikely to increase even when there is a thickness portion where the impurity concentration is low (a predetermined thickness portion on the light receiving layer side). In FIG. 1, the diffusion concentration distribution adjusting layer is not shown, but in order to improve the crystallinity of the light receiving layer 3 having the multiple quantum well structure, the diffusion concentration distribution adjusting layer 14 should be provided. However, the diffusion concentration distribution adjusting layer may not be provided.
By inserting the diffusion concentration distribution adjusting layer 14 as described above, an impurity concentration of 5 × 10 16 / cm 3 or less can be easily and stably realized in the light receiving layer 3. The light receiving element array 50 targeted by the present invention seeks to have light receiving sensitivity from the near-infrared region to the longer wavelength side, so that the cap layer 4 has a band gap energy larger than the band gap energy of the light receiving layer 3. It is preferable to use materials. For this reason, InP, which is a material having a larger band gap energy and better lattice matching than the light receiving layer, is usually used for the cap layer 4. InAlAs having substantially the same band gap energy as InP may be used.

受光層3は、タイプIIの多重量子井戸構造を用いるのがよい。タイプIの量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限(カットオフ波長)が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる(直接遷移)。この場合、カットオフ波長をより長波長域まで拡大する材料は、III−V族化合物半導体内で、非常に限定される。これに対して、タイプIIの量子井戸構造では、フェルミエネルギを共通にして異なる2種の半導体層が交互に積層されたとき、第1の半導体の伝導帯と、第2の半導体の価電子帯とのエネルギ差が、受光感度の波長上限(カットオフ波長)を決める。すなわち、光による電子または正孔の遷移は、第2の半導体の価電子帯と、第1の半導体の伝導帯との間で行われる(間接遷移)。このため、第2の半導体の価電子帯のエネルギを、第1の半導体の価電子帯より高くし、かつ第1の半導体の伝導帯のエネルギを、第2の半導体の伝導帯のエネルギより低くすることにより、1つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。   The light receiving layer 3 is preferably a type II multiple quantum well structure. In the type I quantum well structure, in the case of a light receiving element that has a light receiving sensitivity in the near infrared region while sandwiching a semiconductor layer having a small band gap energy between semiconductor layers having a large band gap energy, a semiconductor layer having a small band gap energy is used. The upper limit wavelength (cutoff wavelength) of the light receiving sensitivity is determined by the band gap. That is, transition of electrons or holes due to light is performed in a semiconductor layer having a small band gap energy (direct transition). In this case, the material for extending the cutoff wavelength to a longer wavelength region is very limited in the III-V compound semiconductor. On the other hand, in the type II quantum well structure, when two different semiconductor layers having the same Fermi energy are alternately stacked, the conduction band of the first semiconductor and the valence band of the second semiconductor are obtained. The upper limit of the wavelength (cutoff wavelength) of the light receiving sensitivity is determined. That is, transition of electrons or holes by light is performed between the valence band of the second semiconductor and the conduction band of the first semiconductor (indirect transition). For this reason, the energy of the valence band of the second semiconductor is made higher than that of the first semiconductor, and the energy of the conduction band of the first semiconductor is made lower than the energy of the conduction band of the second semiconductor. By doing so, it is easier to realize a longer wavelength of light receiving sensitivity than in the case of direct transition in one semiconductor.

上述のように、選択拡散マスクパターン36を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してp型不純物を拡散導入するので、上記のpn接合15は受光素子の端面に露出しない。この結果、光電流のリークは抑制される。図5に示すように、画素Pが、複数個、素子分離溝なしに配列されている。上述のように、画素Pの内側にp型領域6が限定され、隣接する画素Pとは、確実に区分けされている。
InP基板1上に、2μm厚みのn型InGaAsバッファ層2(またはn型InPバッファ層2)を成膜する。次いで、(InGaAs/GaAsSb)または(InGaAsN/GaAsSb)の多重量子井戸構造の受光層3を形成する。InPと格子整合するようInGaAsの組成はIn0.53Ga0.47Asとし、GaAsSbの組成はGaAs0.52Sb0.48とする。これにより格子整合度(|Δa/a|:ただし、aは格子定数、Δaは相互間の格子定数差)を0.002以下とすることができる。
単位量子井戸構造を形成する、InGaAs層の厚みは5nm、またGaAsSb層の厚みは5nmであり、ペア数(単位量子井戸の繰り返し数)は250である。次いで、受光層3の上に、Zn拡散導入の際の拡散濃度分布調整層14として、厚み1μmのInGaAs層をエピタキシャル成長し、次いで、最後に厚み1μmのInPキャップ層4をエピタキシャル成長する。上記の受光層3および拡散濃度分布調整層14は、ともにMBE(Molecular Beam Epitaxy)法によってエピタキシャル成長するのがよい。また、InPキャップ層4は、MBE法でエピタキシャル成長してもよいし、拡散濃度調整層14を成長させた後、MBE装置から取り出して、MOVPE(Metal Organic Vapor Phase Epitaxy)法によってエピタキシャル成長してもよい。
As described above, the selective diffusion using the selective diffusion mask pattern 36 allows the p-type impurity to be diffused and introduced into the periphery from the periphery of the light receiving element in a planar manner. It is not exposed on the end face of As a result, leakage of photocurrent is suppressed. As shown in FIG. 5, a plurality of pixels P are arranged without element isolation grooves. As described above, the p-type region 6 is limited to the inner side of the pixel P and is reliably separated from the adjacent pixel P.
On the InP substrate 1, an n-type InGaAs buffer layer 2 (or n-type InP buffer layer 2) having a thickness of 2 μm is formed. Next, the light receiving layer 3 having a multiple quantum well structure of (InGaAs / GaAsSb) or (InGaAsN / GaAsSb) is formed. The composition of InGaAs is In 0.53 Ga 0.47 As and the composition of GaAsSb is GaAs 0.52 Sb 0.48 so as to lattice match with InP. As a result, the degree of lattice matching (| Δa / a |: where a is a lattice constant and Δa is a lattice constant difference between them) can be 0.002 or less.
The InGaAs layer forming the unit quantum well structure has a thickness of 5 nm, the GaAsSb layer has a thickness of 5 nm, and the number of pairs (the number of repetitions of the unit quantum well) is 250. Next, an InGaAs layer having a thickness of 1 μm is epitaxially grown on the light receiving layer 3 as a diffusion concentration distribution adjusting layer 14 at the time of introducing Zn diffusion, and finally, an InP cap layer 4 having a thickness of 1 μm is epitaxially grown. Both the light receiving layer 3 and the diffusion concentration distribution adjusting layer 14 are preferably epitaxially grown by MBE (Molecular Beam Epitaxy) method. The InP cap layer 4 may be epitaxially grown by the MBE method, or after the diffusion concentration adjusting layer 14 is grown, the InP cap layer 4 may be removed from the MBE apparatus and epitaxially grown by the MOVPE (Metal Organic Vapor Phase Epitaxy) method. .

InP基板1は、裏面にn側電極12をオーミック接触するので、Si等のn型不純物を所定レベル以上含むものを用いるのがよい。たとえばSiなどn型ドーパントを1×1017/cm程度またはそれ以上含むものがよい。
InGaAs/GaAsSbの多重量子井戸構造の受光層3、InGaAsの拡散濃度分布調整層14、およびInPキャップ層4は、ノンドープが望ましいが、Siなどn型ドーパントを極微量(たとえば2×1015/cm程度)ドーピングしてもよい。
図5において、pn接合15は、次のように、広く解釈されるべきである。受光層3内において、p型不純物元素Znが選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域(i領域と呼ばれる)であり、上記拡散導入されたp型領域6と当該i領域との間に形成される接合をも含むものである。すなわち上記のpn接合は、pi接合などであってもよく、さらに、これらpi接合におけるp濃度が非常に低い場合も含むものである。
Since the InP substrate 1 is in ohmic contact with the n-side electrode 12 on the back surface, it is preferable to use a substrate containing an n-type impurity such as Si at a predetermined level or more. For example, it is preferable to contain about 1 × 10 17 / cm 3 or more of an n-type dopant such as Si.
The InGaAs / GaAsSb multiple quantum well structure light-receiving layer 3, InGaAs diffusion concentration distribution adjusting layer 14, and InP cap layer 4 are preferably non-doped, but a very small amount of n-type dopant such as Si (for example, 2 × 10 15 / cm 2). About 3 ) Doping may be performed.
In FIG. 5, the pn junction 15 should be broadly interpreted as follows. In the light receiving layer 3, an impurity region (referred to as an i region) having a low impurity concentration in a region on the side opposite to the side where the p-type impurity element Zn is introduced by selective diffusion is regarded as an intrinsic semiconductor. This also includes a junction formed between the introduced p-type region 6 and the i region. That is, the pn junction may be a pi junction or the like, and further includes a case where the p concentration in the pi junction is very low.

上述のように、InPキャップ層4の表面に形成したSiN選択拡散マスクパターン36を用いて、その開口部からZnを選択拡散してInGaAs/GaAsSb(またはInGaAsN/GaAsSb)多重量子井戸構造の受光層3内に届くようにp型領域6を形成する。p型領域6のフロント先端部がpn接合15を形成する。このとき、Zn濃度が1×1018/cm程度以上の高濃度領域は、InGaAs拡散濃度分布調整層14内に限定されるようにするのがよい。すなわち、上記高濃度不純物分布は、InPキャップ層4の表面から深さ方向に、InGaAs拡散濃度分布調整層14内にまで連続し、さらに拡散濃度分布調整層14内のより深い位置で5×1016/cm以下に低下する。そして、pn接合15の近傍におけるZn濃度分布は、傾斜型接合を示すような分布になっている。 As described above, by using the SiN selective diffusion mask pattern 36 formed on the surface of the InP cap layer 4, Zn is selectively diffused from the opening to receive the light-receiving layer having an InGaAs / GaAsSb (or InGaAsN / GaAsSb) multiple quantum well structure. The p-type region 6 is formed so as to reach within 3. The front tip of the p-type region 6 forms a pn junction 15. At this time, a high concentration region having a Zn concentration of about 1 × 10 18 / cm 3 or more is preferably limited to the InGaAs diffusion concentration distribution adjusting layer 14. That is, the high-concentration impurity distribution continues from the surface of the InP cap layer 4 in the depth direction to the InGaAs diffusion concentration distribution adjustment layer 14 and further 5 × 10 5 at a deeper position in the diffusion concentration distribution adjustment layer 14. It decreases to 16 / cm 3 or less. The Zn concentration distribution in the vicinity of the pn junction 15 is a distribution indicating an inclined junction.

上記の製造方法によれば、受光素子アレイ50は、素子分離用のメサエッチングをすることなくZnの選択拡散(受光素子の周縁部の内側になるように平面的に周囲限定した拡散)によって、隣り合う受光素子どうし分離する。すなわち、Zn選択拡散領域6が1つの画素部Pの主要部となるが、Znが拡散していない領域が、各画素を分離する。このため、メサエッチングに付随する結晶の損傷などを受けることがなく、暗電流を抑制することができる。   According to the manufacturing method described above, the light receiving element array 50 is obtained by selective diffusion of Zn (diffusion whose periphery is limited in a plane so as to be inside the peripheral portion of the light receiving element) without performing mesa etching for element isolation. Adjacent light receiving elements are separated. That is, the Zn selective diffusion region 6 becomes a main part of one pixel portion P, but a region where Zn is not diffused separates each pixel. For this reason, it is possible to suppress dark current without being damaged by crystals accompanying the mesa etching.

不純物の選択拡散によってpn接合15を形成する場合、拡散が深さ方向だけでなく横方向(深さ直交方向)にも進行するので、素子間隔を一定以上、狭くすることができない懸念があるが、実際にZnの選択拡散を行ってみると、最表面にInPキャップ層4があり、その下にInGaAs拡散濃度分布調整層14が配置された構造では、横方向の拡散は、深さ方向と同程度またはそれ以下に収まることが確認された。すなわち、Znの選択拡散において、Znは選択拡散マスクパターン36の開口径よりも横方向に広がるが、その程度は小さく、図5などに模式的に示すように、選択拡散マスクパターン36の開口部よりも少し広がるだけである。   When the pn junction 15 is formed by selective diffusion of impurities, the diffusion proceeds not only in the depth direction but also in the lateral direction (direction perpendicular to the depth), so there is a concern that the element spacing cannot be reduced beyond a certain level. When the selective diffusion of Zn is actually performed, in the structure in which the InP cap layer 4 is provided on the outermost surface and the InGaAs diffusion concentration distribution adjusting layer 14 is disposed below, the lateral diffusion is performed in the depth direction. It was confirmed to be within the same level or lower. That is, in the selective diffusion of Zn, Zn spreads in the lateral direction with respect to the opening diameter of the selective diffusion mask pattern 36, but the extent is small, and as shown schematically in FIG. It only spreads a little more.

選択拡散マスクパターン36およびInPキャップ層4を、ポリイミド樹脂などからなる保護膜43で被覆する。次いで、フォトリソグラフィ法などによって、保護膜43を貫通して、p型領域6とオーミック接触する筒導電部材である筒状金属Gを形成する。筒状金属Gは、保護膜43から大きく突き出すようにする。成膜法にはスパッタリング法、レーザーアブレーション法などを用いて、p型領域6とオーミック接触するように、Au/Zn/Au/Ti/Auなどで形成するのがよい。金属膜の形成時には、上記の多層体で筒状金属Gを形成するが、熱処理等の熱履歴を経て合金化される。上記のオーミック接触および強度の確保ということから、Znおよび/またはPtを含む金属とするのがよい。所定の初期形状を形成した後、めっき法を併用して金属厚みを増大させてもよい。筒状金属Gの形状としては、たとえば次のものを例示することができる。
根元部b:外径φ20μm、内径φ10μm
先端部t:外径φ17μm、内径φ13μm
The selective diffusion mask pattern 36 and the InP cap layer 4 are covered with a protective film 43 made of polyimide resin or the like. Next, a cylindrical metal G that is a cylindrical conductive member that is in ohmic contact with the p-type region 6 through the protective film 43 is formed by a photolithography method or the like. The cylindrical metal G protrudes greatly from the protective film 43. It is preferable to use Au / Zn / Au / Ti / Au or the like so as to be in ohmic contact with the p-type region 6 using a sputtering method, a laser ablation method, or the like as the film forming method. At the time of forming the metal film, the cylindrical metal G is formed by the multilayer body described above, but is alloyed through a thermal history such as heat treatment. From the viewpoint of ensuring the above ohmic contact and strength, it is preferable to use a metal containing Zn and / or Pt. After forming a predetermined initial shape, the metal thickness may be increased by using a plating method together. Examples of the shape of the cylindrical metal G include the following.
Root part b: outer diameter φ20 μm, inner diameter φ10 μm
Tip t: outer diameter φ17 μm, inner diameter φ13 μm

InP基板1は、(100)から[111]方向または[11−1]方向に5度〜20度傾斜したオフアングル基板とするのがよい。より望ましくは、(100)から[111]方向または[11−1]方向に10度〜15度傾斜させる。このような大きなオフ角基板を用いることにより、欠陥密度が小さく結晶性に優れたInGaAsバッファ層2、タイプIIの多重量子井戸構造の受光層3、InGaAs拡散濃度分布調整層14およびInPキャップ層4を得ることができる。   The InP substrate 1 is preferably an off-angle substrate inclined from 5 to 20 degrees in the [111] direction or the [11-1] direction from (100). More preferably, it is inclined from 10 to 15 degrees from (100) to the [111] direction or the [11-1] direction. By using such a large off-angle substrate, the InGaAs buffer layer 2, the type II multiple quantum well structure light receiving layer 3, the InGaAs diffusion concentration distribution adjusting layer 14, and the InP cap layer 4 having a small defect density and excellent crystallinity. Can be obtained.

CMOS70のパッド71上への接合バンプ9の形成についても、フォトリソグラフィ法を用いるのがよい。接合バンプ9についても、気相成長法のみで形成してもよいし、気相成長法とめっき法とを併用してもよい。接合バンプ9の材料としては、In、等を例示することができる。Inは、柔らかく、受光素子アレイ50のIII−V族化合物半導体の機械的損傷や、熱応力に起因する接合部の剥がれ、等を防止するのに適している。また、SnAg、SnAuなどSnを含む合金は、高い強度の接合を容易に得ることができ、また、高温環境下での信頼性を高くすることができる。
接合バンプ9の形状としては、次のものを例示することができる。目標の形状であり、ストレート円柱を目標の形状とするが、少し逸脱してもよいことは、繰り返し説明したとおりである。
外径φ12μm
高さ10μm
上記の接合バンプ9および筒状金属Gの形状は、あくまで例示であり、受光素子アレイ50の変形の仕方などに応じて、隣の画素との短絡を生じにくい適切な形状を採用することができる。
受光素子アレイ50とCMOS70との接続は、接合バンプ9の融点以上の適当な温度、および窒素雰囲気において、または常温大気中で、受光素子アレイ50とCMOS70とに圧力を付加して行う。
また、圧力を制御して接続する方法でなくても、接合バンプ9および筒状金属Gが接触するように受光素子アレイ50とCMOS70との距離を制御することで接続してもよい。すなわち接合バンプ9と筒状金属Gを接触させてなじませるのには圧力が必要なので最初に適度の圧力を加えるが、なじませた後に接合バンプ9を溶融させる際には圧力をかけないかまたは両者の距離制御の方が望ましい場合が多い。
The formation of the bonding bump 9 on the pad 71 of the CMOS 70 is also preferably performed using a photolithography method. The bonding bumps 9 may also be formed only by the vapor phase growth method, or the vapor phase growth method and the plating method may be used in combination. Examples of the material of the bonding bump 9 include In. In is soft and suitable for preventing mechanical damage to the III-V group compound semiconductor of the light receiving element array 50, peeling of the joint due to thermal stress, and the like. In addition, an alloy containing Sn such as SnAg and SnAu can easily obtain a high-strength bond and can improve reliability in a high-temperature environment.
Examples of the shape of the bonding bump 9 include the following. Although it is a target shape and a straight cylinder is the target shape, it may be slightly deviated as described above.
Outside diameter φ12μm
10 μm height
The shape of the bonding bump 9 and the cylindrical metal G is merely an example, and an appropriate shape that is unlikely to cause a short circuit with an adjacent pixel can be employed depending on how the light receiving element array 50 is deformed. .
Connection between the light receiving element array 50 and the CMOS 70 is performed by applying pressure to the light receiving element array 50 and the CMOS 70 in an appropriate temperature equal to or higher than the melting point of the bonding bump 9 and in a nitrogen atmosphere or in a normal temperature atmosphere.
In addition, the connection may be made by controlling the distance between the light receiving element array 50 and the CMOS 70 so that the bonding bump 9 and the cylindrical metal G are in contact with each other, instead of the method of connecting by controlling the pressure. That is, since pressure is required to bring the bonding bump 9 and the cylindrical metal G into contact with each other, an appropriate pressure is first applied, but no pressure is applied when the bonding bump 9 is melted after the application. In many cases, distance control between the two is desirable.

図6(a)および(b)は、筒状金属Gと接合バンプ9との導電接続の形態例を示す図である。筒状金属Gの先端部tでは、外周面側の端を薄く残して、厚み分を削るようにして内周面へとなだらかに内径を小さくするテーパが付いている。これによって、接合バンプ9が多少変形していても、確実に筒状金属Gの中に収容することができるようになる。図6(a)では、接合バンプ9の先端9aが比較的余裕をもって筒状金属Gの中に入り込み、接合バンプ9の根元9bに近い部分で、筒状金属Gの先端と接続している。また、図6(b)では、平面的な位置がずれており、筒状金属Gの一方側でのみ接合バンプ9と接続している。本実施の形態では、p側において電極として露出しているのは、筒状金属Gのみなので、接合バンプ9と導電接続する場合、筒状金属Gの内側面(内壁面)と、接合バンプ9の外側面とが擦り合わされる形態をとるのがよい。したがって、接合バンプ9の外側面および筒状金属Gには、上記の向きに大きなテーパが付されているのがよい。大きな傾斜を付けることで、筒状金属Gと接合バンプ9とは、筒状金属Gの開口内に接合バンプ9を入れながら、相互に側面が擦れ合う可能性を大きくすることができる。   FIGS. 6A and 6B are diagrams showing examples of conductive connection between the cylindrical metal G and the bonding bump 9. At the tip end t of the cylindrical metal G, a taper is provided to make the inner diameter gradually smaller toward the inner peripheral surface while reducing the thickness, leaving the end on the outer peripheral surface side thin. As a result, even if the bonding bump 9 is slightly deformed, it can be reliably accommodated in the cylindrical metal G. In FIG. 6A, the tip 9a of the bonding bump 9 enters the cylindrical metal G with a comparative margin, and is connected to the tip of the cylindrical metal G at a portion close to the root 9b of the bonding bump 9. In FIG. 6B, the planar position is shifted, and the bonding bump 9 is connected only on one side of the cylindrical metal G. In the present embodiment, since only the cylindrical metal G is exposed as an electrode on the p side, when conducting connection with the bonding bump 9, the inner side surface (inner wall surface) of the cylindrical metal G and the bonding bump 9 It is preferable to take a form in which the outer side surface of each other is rubbed. Therefore, it is preferable that the outer surface of the bonding bump 9 and the cylindrical metal G have a large taper in the above direction. By giving a large inclination, it is possible to increase the possibility that the side surfaces of the cylindrical metal G and the bonding bump 9 rub against each other while the bonding bump 9 is placed in the opening of the cylindrical metal G.

図6に示す接続形態例より、図7に示す条件を導出することができる。筒状金属Gの先端部tにおける開口または内径Saは、接合バンプ9の先端部9aの外径より大きくするのがよい。これによって、接合バンプ9の先端部9aは、筒状金属Gに収容されやすくなる。そして、接合バンプ9の中位における外径Rmまたは根元部における外径Rbは、筒状金属Gの先側の内径Scよりも大きくするのがよい。これによって、接合バンプ9の外側面は筒状金属Gの内側面と擦れ合うようになる。保護膜43の表面から筒状金属Gの先端までの高さhは、接合バンプ9の高さdよりも大きくするのがよい。接合バンプ9の先が保護膜43に当たる前に、接合バンプ9の外側面が筒状金属Gの内側面に擦れ合うようにできる。
接合バンプ9の外側面と筒状金属Gの内側面との擦り合わせることで、機械的な固定を押し込みだけで得ることが可能となる。
本実施の形態において、接合バンプ9と筒状金属Gとは互いの内外側面を擦り合わせる形態(接続形態A1)での導電接続について詳しく説明した。しかし、筒状金属Gの高さhよりも高い高さdを持つ、細長い接合バンプ9を、筒状金属Gの底部に位置する保護膜43に押し当てることで接合バンプ9が変形して筒状金属Gの内側面に導電接続する形態(接続形態A2)をとってもよい。
The condition shown in FIG. 7 can be derived from the connection form example shown in FIG. The opening or inner diameter Sa at the tip t of the cylindrical metal G is preferably larger than the outer diameter of the tip 9 a of the bonding bump 9. As a result, the tip end portion 9 a of the bonding bump 9 is easily accommodated in the cylindrical metal G. The outer diameter Rm at the middle of the bonding bump 9 or the outer diameter Rb at the base is preferably larger than the inner diameter Sc on the tip side of the cylindrical metal G. As a result, the outer surface of the bonding bump 9 rubs against the inner surface of the cylindrical metal G. The height h from the surface of the protective film 43 to the tip of the cylindrical metal G is preferably larger than the height d of the bonding bump 9. The outer surface of the bonding bump 9 can rub against the inner surface of the cylindrical metal G before the tip of the bonding bump 9 hits the protective film 43.
By rubbing the outer surface of the bonding bump 9 and the inner surface of the cylindrical metal G, it is possible to obtain mechanical fixing only by pressing.
In the present embodiment, the joint bump 9 and the cylindrical metal G have been described in detail for the conductive connection in the form in which the inner and outer surfaces of each other are rubbed together (connection form A1). However, when the elongated bonding bump 9 having a height d higher than the height h of the cylindrical metal G is pressed against the protective film 43 located at the bottom of the cylindrical metal G, the bonding bump 9 is deformed to form a cylinder. A form (connection form A2) of conductive connection to the inner surface of the metal G may be taken.

(実施の形態2)
図8は、本発明の実施の形態2における検出装置100を示す断面図である。本実施の形態では、p側電極が、筒状金属Gと、その筒状金属Gの底部を塞ぐ底部導電部であるパッド部11と、で構成される点に特徴を有する。すなわちp側領域6にオーミック接触するパッド部11と、その上に一体的に位置する筒状金属Gとで、p側電極を構成する。見方を変えると、図1に示す実施の形態1の検出装置100における筒状金属Gに金属底部11を付加したものとみることができる。保護膜43は筒状金属Gの内部には配置されない。その他の部分は、実施の形態1と同じであるので、その他の部分について説明を省略する。
(Embodiment 2)
FIG. 8 is a cross-sectional view showing detection device 100 according to Embodiment 2 of the present invention. The present embodiment is characterized in that the p-side electrode includes a cylindrical metal G and a pad portion 11 that is a bottom conductive portion that closes the bottom of the cylindrical metal G. That is, the pad portion 11 that is in ohmic contact with the p-side region 6 and the cylindrical metal G that is integrally positioned thereon constitute a p-side electrode. In other words, it can be considered that the metal bottom 11 is added to the cylindrical metal G in the detection device 100 of the first embodiment shown in FIG. The protective film 43 is not disposed inside the cylindrical metal G. The other parts are the same as those in the first embodiment, and thus the description of the other parts is omitted.

筒状金属Gに金属底部11が設けられたので、接合バンプ9との導電接続の形態は、実施の形態1における側面同士の擦り合わせの接続形態A1の他に、接続形態A2が容易となる。接合バンプ9が細長い形状をとるため、外側面と筒状金属Gの内側面との擦り合わせを想定しない導電接続の形態を、次に示す。図9は、接続形態A2を前提とした、接合バンプ9と筒状金属Gを示す図である。接合バンプ9は、その外径を筒状金属Gの内径よりも小さくして、細長く設定する。すなわちd>hとするのがよい。図9(a)は、接合バンプ9の先端部が、筒状金属Gの底部11に届いた状態を示す断面図である。接合バンプ9は外径は筒状金属Gの内径よりかなり小さく、接合バンプ9は余裕をもって筒状金属G内に挿入される。圧力を付加して相互に押されると、接合バンプ9は、先端部が筒状金属Gの底部で押されて広げられる。図9(b)のように、接合バンプ9の先が膨出しなくてもよく、図9(a)のように接触した状態を維持することができれば、それでよい。それには、図9(b)のように、ある程度、接合バンプ9の先の部分が膨出するほど押し込まれることが望ましい。この結果、接合バンプ9と、筒状金属Gまたはパッド11とは、低い接触抵抗で導電接続される。
本実施の形態における利点は、接合バンプ9の外径を筒状金属Gの内径よりも小さくすることができる点にある。この利点によって、接合バンプ9は、確実に筒状金属Gに収容され、抱えられる。このため、非常に多数の、接合バンプ9および筒状金属Gを設けて、これらの形状や位置が正常から逸脱した場合でも、多くの場合、その逸脱を吸収して、隣の画素との短絡無く、ハイブリッド構造を形成することができる。
もちろん、筒状金属Gの先端部における開口または内径を、接合バンプ9の先端部の外径より大きくすることで、接合バンプ9の先端部を、筒状金属Gに収容されやすくして、そして、接合バンプ9の中位高さ位置における外径または根元部における外径を、筒状金属Gの中位高さ位置の内径よりも大きくすることで、接合バンプ9の外側面を筒状金属Gの内側面と擦れ合うようにしてもよい。
Since the metal bottom 11 is provided on the cylindrical metal G, the form of conductive connection with the bonding bump 9 is facilitated by the connection form A2 in addition to the connection form A1 in which the side surfaces are rubbed together in the first embodiment. . Since the bonding bumps 9 have an elongated shape, a conductive connection mode that does not assume friction between the outer side surface and the inner side surface of the cylindrical metal G will be described below. FIG. 9 is a diagram showing the bonding bump 9 and the cylindrical metal G based on the connection form A2. The bonding bump 9 is set to be elongated by making its outer diameter smaller than the inner diameter of the cylindrical metal G. That is, d> h is preferable. FIG. 9A is a cross-sectional view showing a state where the tip end portion of the bonding bump 9 has reached the bottom portion 11 of the cylindrical metal G. FIG. The bonding bump 9 has an outer diameter considerably smaller than the inner diameter of the cylindrical metal G, and the bonding bump 9 is inserted into the cylindrical metal G with a margin. When pressure is applied to each other and pressed against each other, the bonding bumps 9 are widened by pressing the tip portion at the bottom of the cylindrical metal G. The tip of the bonding bump 9 does not have to bulge as shown in FIG. 9B, and it is sufficient if the contacted state as shown in FIG. 9A can be maintained. For this purpose, as shown in FIG. 9B, it is desirable to push in so far that the portion of the bonding bump 9 bulges to some extent. As a result, the bonding bump 9 and the cylindrical metal G or pad 11 are conductively connected with a low contact resistance.
The advantage in the present embodiment is that the outer diameter of the bonding bump 9 can be made smaller than the inner diameter of the cylindrical metal G. Due to this advantage, the bonding bump 9 is reliably accommodated and held in the cylindrical metal G. For this reason, even when a large number of bonding bumps 9 and cylindrical metal G are provided and their shapes and positions deviate from normal, the deviations are often absorbed and short-circuited with the adjacent pixels. And a hybrid structure can be formed.
Of course, by making the opening or inner diameter at the tip of the cylindrical metal G larger than the outer diameter of the tip of the bonding bump 9, the tip of the bonding bump 9 can be easily accommodated in the cylindrical metal G, and By making the outer diameter at the middle height position of the bonding bump 9 or the outer diameter at the base portion larger than the inner diameter at the middle height position of the cylindrical metal G, the outer surface of the bonding bump 9 is made cylindrical metal. You may make it rub against the inner surface of G.

図10は、たとえば受光素子アレイ50が湾曲した表面となった場合の画素接続部を示す図である。このように受光素子が傾いた場合でも、本実施の形態における、筒状金属Gとパッド11との組み合わせを用い、接合パッド9を細長くすることで、読み出し電極パッド71と、画素電極G,11との接続を、正常な1対1の形態で実現することが容易である。この結果、隣の画素との短絡を防止して、高画質、または高分解能を得ることが可能である。   FIG. 10 is a diagram illustrating a pixel connection portion when the light receiving element array 50 has a curved surface, for example. Even when the light receiving element is tilted in this way, the combination of the cylindrical metal G and the pad 11 in the present embodiment is used, and the bonding pad 9 is elongated to make the readout electrode pad 71 and the pixel electrodes G and 11. Is easily realized in a normal one-to-one manner. As a result, it is possible to prevent a short circuit with an adjacent pixel and obtain high image quality or high resolution.

本実施の形態において、筒状金属Gの底部にパッド11を設けた場合でも、接合バンプ9の外側面を筒状金属Gの内径面に擦り合わせるように設定すれば、接続形態A1の接続をとることができる。接続形態A1を用いるか接続形態A2を用いるかは、受光素子アレイ50およびCMOS70の変形度(熱膨張に伴う面内変形、面外変形など)、工作精度などを総合的に判断して決めるのがよい。その場合、接続形態A1を実現するには、接合バンプ9の外径を筒状金属Gの内径と擦り合わせるように設定するのがよく、そして、接続形態A2を実現するには、接合バンプ9の外径を筒状金属Gの内径に対して余裕を持たせて小さく設定するのがよい。この後の実施の形態の構造についても、同様である。   In the present embodiment, even when the pad 11 is provided on the bottom of the cylindrical metal G, the connection of the connection form A1 can be established by setting the outer surface of the bonding bump 9 to rub against the inner diameter surface of the cylindrical metal G. Can take. Whether to use the connection form A1 or the connection form A2 is determined by comprehensively judging the degree of deformation of the light receiving element array 50 and the CMOS 70 (in-plane deformation, out-of-plane deformation accompanying thermal expansion, etc.), work accuracy, and the like. Is good. In that case, in order to realize the connection form A1, it is preferable to set the outer diameter of the bonding bump 9 to rub against the inner diameter of the cylindrical metal G, and in order to realize the connection form A2, the bonding bump 9 It is preferable to set the outer diameter of the cylindrical metal G to be small with a margin with respect to the inner diameter of the cylindrical metal G. The same applies to the structures of the following embodiments.

(実施の形態2の変形例)
図11は、実施の形態2の変形例における検出装置100であり、本発明の実施の形態例を示す断面図である。本例では、筒状金属Gは、p型領域6に直接オーミック接触している点では、実施の形態1における図1の検出装置100と同じであるが、筒状金属G内の保護膜43の上に底板21が配置される点で相違する。接合バンプ9との接続において、筒状金属Gの底の位置に導電部を持つという点で、実施の形態2における図8の検出装置100と類似する。本例では、p型領域6の上に保護膜43を配置して、その上に筒状金属Gの底板21を配置するので、実施の形態2における図8の構造に対して、保護膜43を配置した点で相違する。その他の部分は、図8または図1の検出装置と同じなので、説明を省略する。
(Modification of Embodiment 2)
FIG. 11 is a cross-sectional view showing a detection apparatus 100 according to a modification of the second embodiment and showing an embodiment of the present invention. In this example, the cylindrical metal G is the same as the detection device 100 of FIG. 1 in the first embodiment in that it is in ohmic contact with the p-type region 6, but the protective film 43 in the cylindrical metal G is used. It differs in that the bottom plate 21 is disposed on the top. The connection with the bonding bump 9 is similar to the detection device 100 of FIG. 8 in the second embodiment in that the conductive portion is provided at the bottom of the cylindrical metal G. In this example, since the protective film 43 is disposed on the p-type region 6 and the bottom plate 21 of the cylindrical metal G is disposed thereon, the protective film 43 is compared with the structure of FIG. 8 in the second embodiment. It is different in that it is arranged. The other parts are the same as those of the detection device of FIG. 8 or FIG.

図11における筒状金属Gと底板21との組み合わせは、図8における筒状金属Gとパッド11との組み合わせと、接合パッド9との接続において相違するところはない。したがって、図9(a)、(b)および図10は、そのまま、本例について当てはまり、また図9(a)、(b)および図10についての説明もそのまま本例に該当する。   The combination of the cylindrical metal G and the bottom plate 21 in FIG. 11 is not different from the combination of the cylindrical metal G and the pad 11 in FIG. Therefore, FIGS. 9A, 9B, and 10 apply to this example as they are, and the descriptions of FIGS. 9A, 9B, and 10 also correspond to this example as they are.

(実施の形態3)
図12は、本発明の実施の形態3における検出装置100を示す断面図である。本実施の形態では、実施の形態1における図1において、筒状金属Gを読み出し回路70に設け、かつ、接合バンプ9を受光素子アレイ50のp型領域6上のパッド11に設けた点で相違するが、その他の部分は、図1と同じである。この場合、CMOS70にはパッド71が設けられているので、筒状金属Gには底部71が設けられており、実施の形態2およびその変形例における図8〜図11における説明をそのまま当て嵌めることができる。
たとえば受光素子アレイ50が湾曲した表面となった場合でも、本実施の形態における、筒状金属Gおよびパッド71を用い、接合パッド9を細長くすることで、読み出し回路70と、受光素子アレイ50との接続を、画素ごとに正常な1対1の形態で実現することが容易である。この結果、隣の画素との短絡を防止して、高画質、または高分解能を得ることが可能である。
(Embodiment 3)
FIG. 12 is a cross-sectional view showing detection device 100 according to Embodiment 3 of the present invention. In the present embodiment, the cylindrical metal G is provided in the readout circuit 70 and the bonding bump 9 is provided in the pad 11 on the p-type region 6 of the light receiving element array 50 in FIG. Although different, other parts are the same as in FIG. In this case, since the pad 70 is provided in the CMOS 70, the bottom portion 71 is provided in the cylindrical metal G, and the description in FIGS. 8 to 11 in the second embodiment and the modifications thereof can be applied as it is. Can do.
For example, even when the light receiving element array 50 has a curved surface, the reading circuit 70, the light receiving element array 50, and the like can be obtained by using the cylindrical metal G and the pad 71 and elongating the bonding pad 9 in the present embodiment. It is easy to realize the connection in a normal one-to-one form for each pixel. As a result, it is possible to prevent a short circuit with an adjacent pixel and obtain high image quality or high resolution.

(他の実施の形態)
上記の本発明の実施の形態では、常温で使用できるInP系受光素子アレイを用い、冷却なしの検出装置の例について説明したが、それに限定されない。冷却をするMCTに用いてもよい。また、上記本発明の実施の形態で説明したInP系受光素子アレイについて、冷却を行う検出装置に用いてもよい。
(Other embodiments)
In the above embodiment of the present invention, an example of a detection device without cooling using an InP-based light receiving element array that can be used at room temperature has been described. However, the present invention is not limited to this. You may use for MCT which cools. Further, the InP-based light receiving element array described in the embodiment of the present invention may be used in a detection device that performs cooling.

上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。   Although the embodiments and examples of the present invention have been described above, the embodiments and examples of the present invention disclosed above are merely examples, and the scope of the present invention is the implementation of these inventions. It is not limited to the form. The scope of the present invention is indicated by the description of the scope of claims, and further includes meanings equivalent to the description of the scope of claims and all modifications within the scope.

本発明の検出装置等によれば、経済性に優れ、かつ高い製造歩留りを可能にしながら、隣接画素間に短絡を生じないので高画質または高分解能を得ることができる。この検出装置等は、温度制御等をすることなく、近年、注目を集める近赤外光を用いて、生体等の検出を行うことができる。   According to the detection apparatus and the like of the present invention, it is possible to obtain high image quality or high resolution because it is excellent in economic efficiency and enables a high production yield and does not cause a short circuit between adjacent pixels. This detection device or the like can detect a living body or the like using near-infrared light attracting attention in recent years without performing temperature control or the like.

1 InP基板、2 バッファ層、3 受光層、4 キャップ層、6 p型領域、9 接合バンプ、9a 接合バンプ先端部、9b 接合バンプ根元部、11 p側パッド、12 n側電極、14 拡散濃度分布調整層、15 pn接合、35 反射防止膜、36 選択拡散マスクパターン、43 ポリイミド保護膜、49 接合バンプ先端とp側電極との隙間、50 受光素子アレイ、70 読み出し回路、71 読み出し電極、72 接地電極、100 検出装置、G 筒状金属部、P 画素、b 筒状金属の根元部、d 接合パッドの高さ、h 筒状金属の高さ、t 筒状金属の先端部。   1 InP substrate, 2 buffer layer, 3 light receiving layer, 4 cap layer, 6 p-type region, 9 bonding bump, 9a bonding bump tip, 9b bonding bump root, 11 p side pad, 12 n side electrode, 14 diffusion concentration Distribution adjustment layer, 15 pn junction, 35 antireflection film, 36 selective diffusion mask pattern, 43 polyimide protective film, 49 gap between bonding bump tip and p-side electrode, 50 light receiving element array, 70 readout circuit, 71 readout electrode, 72 Ground electrode, 100 detection device, G cylindrical metal part, P pixel, b cylindrical metal root part, d bond pad height, h cylindrical metal height, t cylindrical metal tip.

Claims (15)

近赤外域に受光感度を持つ化合物半導体からなる受光素子が複数配列された受光素子アレイと、
前記画素ごとに光電荷を読み出す読み出し回路と、
前記受光素子アレイと前記読み出し回路との間に前記画素ごとに介在する接合バンプと、
前記接合バンプと導電接続する、筒体である筒状導電部材とを備え、
前記筒状導電部材は、前記受光素子アレイ側および前記読み出し回路側のいずれか一方に設けられ、前記接合バンプは、前記筒状導電部材が設けられない他方に設けられ、前記筒状導電部材は前記接合バンプを収容するように位置することを特徴とする、検出装置。
A light receiving element array in which a plurality of light receiving elements made of a compound semiconductor having light receiving sensitivity in the near infrared region are arranged;
A readout circuit for reading out photoelectric charges for each pixel;
A bonding bump interposed for each pixel between the light receiving element array and the readout circuit;
A cylindrical conductive member that is a cylindrical body that is conductively connected to the bonding bump,
The cylindrical conductive member is provided on one of the light receiving element array side and the readout circuit side, the bonding bump is provided on the other side where the cylindrical conductive member is not provided, and the cylindrical conductive member is The detection device is positioned so as to accommodate the bonding bump.
前記筒状導電部材の内径が前記接合バンプの外径よりも大きいことを特徴とする、請求項1に記載の検出装置。   The detection apparatus according to claim 1, wherein an inner diameter of the cylindrical conductive member is larger than an outer diameter of the bonding bump. 前記筒状導電部材の高さが前記接合バンプの高さよりも大きいことを特徴とする、請求項1または2に記載の検出装置。   The detection apparatus according to claim 1, wherein a height of the cylindrical conductive member is larger than a height of the bonding bump. 前記筒状導電部材は、その内径が根元部から先端に向かって大きくなるようにされていることを特徴とする、請求項1〜3のいずれか1項に記載の検出装置。   The detection apparatus according to claim 1, wherein the cylindrical conductive member has an inner diameter that increases from a root portion toward a tip. 前記接合バンプの外径は、バンプ先端において前記筒状導電部材の先端における内径より小さく、バンプ根元部において前記筒状導電部材の先端における内径以上であることを特徴とする、請求項1〜4のいずれか1項に記載の検出装置。   The outer diameter of the bonding bump is smaller than the inner diameter at the tip of the cylindrical conductive member at the bump tip, and is equal to or larger than the inner diameter at the tip of the cylindrical conductive member at the bump root portion. The detection device according to any one of the above. 前記筒状導電部材の底部を塞ぐ底部導電部を備えることを特徴とする、請求項1〜5のいずれか1項に記載の検出装置。   The detection apparatus according to claim 1, further comprising a bottom conductive portion that closes a bottom of the cylindrical conductive member. 前記筒状導電部材の先端部において、外周面側を薄く残して、厚み分を削るようにして先端から内周面へと内径を小さくするテーパが付されていることを特徴とする、請求項1〜6のいずれか1項に記載の検出装置。   The taper for reducing the inner diameter from the tip to the inner peripheral surface so as to reduce the thickness while leaving the outer peripheral surface side thin at the front end portion of the cylindrical conductive member. The detection device according to any one of 1 to 6. 前記筒状導電部材が、前記受光素子アレイに固定された画素の電極であることを特徴とする、請求項1〜7のいずれか1項に記載の検出装置。   The detection apparatus according to claim 1, wherein the cylindrical conductive member is an electrode of a pixel fixed to the light receiving element array. 前記筒状導電部材が、Znおよび/またはPtを含む金属であることを特徴とする、請求項1〜8のいずれか1項に記載の検出装置。   The detection apparatus according to claim 1, wherein the cylindrical conductive member is a metal containing Zn and / or Pt. 前記接合バンプが、Inおよび/またはSnを含むことを特徴とする、請求項1〜9のいずれか1項に記載の検出装置。   The detection device according to claim 1, wherein the bonding bump includes In and / or Sn. 前記受光素子アレイが、InP基板と、該InP基板上に設けられたバンドギャップ波長が1.65μm〜3.0μmである受光層とを有し、前記受光層が、InGaAsNP、InGaAsNSb、およびInGaAsNのうちのいずれかであることを特徴とする、請求項1〜10のいずれか1項に記載の検出装置。   The light receiving element array includes an InP substrate and a light receiving layer having a band gap wavelength of 1.65 μm to 3.0 μm provided on the InP substrate, and the light receiving layer includes InGaAsNP, InGaAsNSb, and InGaAsN. The detection device according to claim 1, wherein the detection device is any one of them. 前記受光素子アレイが、InP基板と、該InP基板上に設けられたバンドギャップ波長が1.65μm〜3.0μmである受光層とを有し、前記受光層が、GaAsSb/InGaAs、GaAsSb/InGaAsN、GaAsSb/InGaAsNP、またはGaAsSb/InGaAsNSb、からなるタイプII型の量子井戸構造であることを特徴とする、請求項1〜10のいずれか1項に記載の検出装置。   The light receiving element array includes an InP substrate and a light receiving layer having a band gap wavelength of 1.65 μm to 3.0 μm provided on the InP substrate, and the light receiving layer includes GaAsSb / InGaAs, GaAsSb / InGaAsN. The detection device according to claim 1, wherein the detection device has a type II type quantum well structure made of GaAsSb / InGaAsNP or GaAsSb / InGaAsNSb. 請求項1〜12のいずれか1項に記載の検出装置に用いられる受光素子アレイによって構成されることを特徴とする、センサ。   A sensor comprising the light receiving element array used in the detection device according to claim 1. 近赤外域に受光感度を持つ化合物半導体に複数の受光素子が配列された受光素子アレイのセンサを製造する方法であって、
前記化合物半導体のエピタキシャル層表面の受光素子とオーミック接触するように筒状電極を、前記受光素子ごとに形成する工程と備え、
前記筒状電極の形成工程では、フォトリソグラフィ法を用いて気相蒸着により前記筒状導電部材を形成するか、または前記フォトリソグラフィ法を用いて気相蒸着のあとめっき法を用いて形成することを特徴とする、センサの製造方法。
A method of manufacturing a sensor of a light receiving element array in which a plurality of light receiving elements are arranged on a compound semiconductor having light receiving sensitivity in the near infrared region,
Forming a cylindrical electrode for each of the light receiving elements so as to be in ohmic contact with the light receiving element on the surface of the epitaxial layer of the compound semiconductor;
In the step of forming the cylindrical electrode, the cylindrical conductive member is formed by vapor deposition using a photolithography method, or is formed using a plating method after vapor deposition using the photolithography method. A method for manufacturing a sensor.
近赤外域に受光感度を持つ化合物半導体に複数の受光素子が配列された受光素子アレイを準備する工程と、
前記受光素子ごとに光電荷を読み出す読み出し回路を準備する工程と、
前記受光素子アレイおよび前記読み出し回路を準備する工程では、前記受光素子の電極、および前記読み出し回路の電極、のいずれか一方に、筒状導電部材を形成して、また、
前記筒状導電部材が形成されない相手側に接合バンプを形成する工程とを備え、
前記受光素子アレイと前記読み出し回路とを対面させて位置合わせして、(1)前記接合バンプが前記筒状体に収容されるように圧力をかけながら、もしくは(2)前記接合バンプが前記筒状体に収容された状態で該接合バンプの融点以上に温度を上げて、または(3)前記接合バンプが前記筒状体に収容されるように圧力をかけながら該接合バンプの融点以上に温度を上げて、接合する工程とを備えることを特徴とする、検出装置の製造方法。
Preparing a light receiving element array in which a plurality of light receiving elements are arranged on a compound semiconductor having light receiving sensitivity in the near infrared region;
Preparing a readout circuit for reading out photoelectric charges for each of the light receiving elements;
In the step of preparing the light receiving element array and the readout circuit, a cylindrical conductive member is formed on one of the electrode of the light receiving element and the electrode of the readout circuit,
Forming a bonding bump on the other side where the cylindrical conductive member is not formed,
The light receiving element array and the readout circuit are aligned to face each other, and (1) while applying pressure so that the bonding bump is accommodated in the cylindrical body, or (2) the bonding bump is the cylinder. The temperature is raised above the melting point of the bonding bump in the state of being accommodated in the cylindrical body, or (3) the temperature is higher than the melting point of the bonding bump while applying pressure so that the bonding bump is accommodated in the cylindrical body. The manufacturing method of a detection apparatus characterized by including the process of raising and joining.
JP2009250871A 2009-10-30 2009-10-30 Detector, sensor, and method of manufacturing the detector and the sensor Pending JP2011096921A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009250871A JP2011096921A (en) 2009-10-30 2009-10-30 Detector, sensor, and method of manufacturing the detector and the sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009250871A JP2011096921A (en) 2009-10-30 2009-10-30 Detector, sensor, and method of manufacturing the detector and the sensor

Publications (1)

Publication Number Publication Date
JP2011096921A true JP2011096921A (en) 2011-05-12

Family

ID=44113521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009250871A Pending JP2011096921A (en) 2009-10-30 2009-10-30 Detector, sensor, and method of manufacturing the detector and the sensor

Country Status (1)

Country Link
JP (1) JP2011096921A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101370611B1 (en) * 2012-06-12 2014-04-02 한국광기술원 Solar cell of multi junction structure
JP2015523713A (en) * 2012-05-07 2015-08-13 シリコンファイル テクノロジーズ インコーポレイテッドSiliconFile Technologies Inc. Chip stacked image sensor with heterojunction structure and manufacturing method thereof
WO2016076138A1 (en) * 2014-11-14 2016-05-19 ソニー株式会社 Solid-state imaging element, manufacturing method, and electronic device
CN108831868A (en) * 2018-04-25 2018-11-16 武汉高芯科技有限公司 Salient point element of focal plane arrays (FPA) and preparation method thereof
CN114026689A (en) * 2019-07-10 2022-02-08 脸谱科技有限责任公司 Reducing flatness variation in a display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226160A (en) * 1988-03-07 1989-09-08 Nippon Telegr & Teleph Corp <Ntt> Terminal device for connecting electronic parts and manufacture thereof
JP2005079070A (en) * 2003-09-04 2005-03-24 Canon Inc Inter-substrate electrode bonding method and structure
JP2007201432A (en) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Imaging device, visual field support device, night vision device, navigation support device, and monitoring device
JP2008021751A (en) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology Electrode, semiconductor chip, substrate, electrode connection structure of semiconductor chip, semiconductor module, and manufacturing method thereof
JP2009206499A (en) * 2008-02-01 2009-09-10 Sumitomo Electric Ind Ltd Light receiving element, light receiving element array, and manufacturing methods thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01226160A (en) * 1988-03-07 1989-09-08 Nippon Telegr & Teleph Corp <Ntt> Terminal device for connecting electronic parts and manufacture thereof
JP2005079070A (en) * 2003-09-04 2005-03-24 Canon Inc Inter-substrate electrode bonding method and structure
JP2007201432A (en) * 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Imaging device, visual field support device, night vision device, navigation support device, and monitoring device
JP2008021751A (en) * 2006-07-11 2008-01-31 National Institute Of Advanced Industrial & Technology Electrode, semiconductor chip, substrate, electrode connection structure of semiconductor chip, semiconductor module, and manufacturing method thereof
JP2009206499A (en) * 2008-02-01 2009-09-10 Sumitomo Electric Ind Ltd Light receiving element, light receiving element array, and manufacturing methods thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015523713A (en) * 2012-05-07 2015-08-13 シリコンファイル テクノロジーズ インコーポレイテッドSiliconFile Technologies Inc. Chip stacked image sensor with heterojunction structure and manufacturing method thereof
KR101370611B1 (en) * 2012-06-12 2014-04-02 한국광기술원 Solar cell of multi junction structure
WO2016076138A1 (en) * 2014-11-14 2016-05-19 ソニー株式会社 Solid-state imaging element, manufacturing method, and electronic device
CN108831868A (en) * 2018-04-25 2018-11-16 武汉高芯科技有限公司 Salient point element of focal plane arrays (FPA) and preparation method thereof
CN114026689A (en) * 2019-07-10 2022-02-08 脸谱科技有限责任公司 Reducing flatness variation in a display device
JP2022540304A (en) * 2019-07-10 2022-09-15 メタ プラットフォームズ テクノロジーズ, リミテッド ライアビリティ カンパニー Reducing planarity variation in display devices

Similar Documents

Publication Publication Date Title
JP5417850B2 (en) Detecting device and manufacturing method thereof
JP5568979B2 (en) Detection device, light receiving element array, and manufacturing method of detection device
US10079262B2 (en) Semiconductor photo-detector
CN100521255C (en) Avalanche photodiode
US10714531B2 (en) Infrared detector devices and focal plane arrays having a transparent common ground structure and methods of fabricating the same
US7180066B2 (en) Infrared detector composed of group III-V nitrides
JP5404392B2 (en) PIN diode, photodetector, photodetector array, and image sensor
US20170330986A1 (en) Intermetallic bonded multi-junction structures
TWI615953B (en) Perforated in the barrier to enhance the wide-band response of the focal plane array
WO2012073539A1 (en) Light-receiving element, detector, semiconductor epitaxial wafer, and method for producing these
JP2011096921A (en) Detector, sensor, and method of manufacturing the detector and the sensor
JP2011146603A (en) Detection device, photodetector array, electronic apparatus, and methods of manufacturing the same
JP2010205858A (en) Photodetector, and method of manufacturing the same
JP2016092037A (en) Semiconductor laminate, light receiving element and sensor
KR20240134839A (en) A semiconductor device
JP7081551B2 (en) Avalanche photodiode and its manufacturing method
Hagar et al. Multi-junction solar cells by Intermetallic Bonding and interconnect of Dissimilar Materials: GaAs/Si
JP2014003069A (en) Light receiving element, method of manufacturing the same, and optical device
JP2011146602A (en) Detection device, light-receiving element array, and method for manufacturing them
JP2011100892A (en) Electronic apparatus, composite electronic apparatus, detection device, light receiving element array, and methods of manufacturing the same
JP2011096982A (en) Detector, light-receiving element array, and method of manufacturing the detector and the light-receiving element array
JP2017228628A (en) Infrared device
CN102263162A (en) Preparation methods for avalanche photo diode in flip-chip bonded structure and array thereof
TWI852561B (en) All-inorganic upcoversion display
JP2018525844A (en) Photodiode matrix with insulated cathode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140819