JP2011091609A - Analog-digital conversion circuit, illuminance sensor, proximity sensor, cellular phone, digital camera - Google Patents
Analog-digital conversion circuit, illuminance sensor, proximity sensor, cellular phone, digital camera Download PDFInfo
- Publication number
- JP2011091609A JP2011091609A JP2009243294A JP2009243294A JP2011091609A JP 2011091609 A JP2011091609 A JP 2011091609A JP 2009243294 A JP2009243294 A JP 2009243294A JP 2009243294 A JP2009243294 A JP 2009243294A JP 2011091609 A JP2011091609 A JP 2011091609A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路、並びに照度センサ、近接センサ、携帯電話、及びデジタルカメラを提供する。
【解決手段】入力電流に応じた電荷を蓄える容量C1を有する充電回路2と、容量C1が蓄えた電荷を放電する放電回路6と、充電回路2の出力電圧と電圧源V1が出力する基準電圧vrefとを比較する比較回路3と、電圧源V1の出力と充電回路2の出力との間を開閉するスイッチSW1と、スイッチSW1の開閉を制御するスイッチ制御信号をスイッチSW1に出力するスイッチ制御回路7と、比較回路3から出力される比較信号compから放電回数に応じたデジタル値を出力する制御回路4と、放電回路6の放電電荷量を、パルス幅変調制御するPWM制御回路5とを備える。
【選択図】図1An analog-digital conversion circuit, an illuminance sensor, a proximity sensor, a mobile phone, and a digital camera capable of setting a minimum resolution smaller than that of a conventional resolution without impairing measurement accuracy are provided.
A charging circuit 2 having a capacitor C1 for storing a charge corresponding to an input current, a discharging circuit 6 for discharging the charge stored in the capacitor C1, an output voltage of the charging circuit 2, and a reference voltage output by a voltage source V1 The comparison circuit 3 that compares vref, the switch SW1 that opens and closes between the output of the voltage source V1 and the output of the charging circuit 2, and the switch control circuit that outputs a switch control signal that controls opening and closing of the switch SW1 to the switch SW1 7, a control circuit 4 that outputs a digital value corresponding to the number of discharges from the comparison signal comp output from the comparison circuit 3, and a PWM control circuit 5 that performs pulse width modulation control on the discharge charge amount of the discharge circuit 6. .
[Selection] Figure 1
Description
本発明は、積分型のアナログ−デジタル変換回路、及び、照度センサ、近接センサに関する。 The present invention relates to an integral type analog-digital conversion circuit, an illuminance sensor, and a proximity sensor.
積分型のアナログ−デジタル変換回路は、簡単な構成で高精度な分解能を実現できる特徴がある。これは、照度センサの様に低速であるが高い分解能(16bit程度)を要求されるデバイスに適している。 The integration type analog-digital conversion circuit has a feature that a high-resolution can be realized with a simple configuration. This is suitable for a device such as an illuminance sensor that requires a low resolution but a high resolution (about 16 bits).
アナログ−デジタル変換回路に関する従来技術として、特許文献1に記載される方式が提案されている。 As a conventional technique related to an analog-digital conversion circuit, a system described in Patent Document 1 has been proposed.
入力電圧値に応じた電荷を蓄える容量と、蓄えた電荷を放電させる定電流回路と、放電開始から上記容量の両端電圧が一定値になるまでクロックパルスをカウントするカウンタから構成されている。 It comprises a capacitor for storing charges according to the input voltage value, a constant current circuit for discharging the stored charges, and a counter for counting clock pulses from the start of discharge until the voltage across the capacitor reaches a constant value.
照度センサに関するアナログ−デジタル変換回路の従来技術として、特許文献2に記載される方式が提案されている。 As a conventional technique of an analog-digital conversion circuit relating to an illuminance sensor, a method described in Patent Document 2 has been proposed.
入力電流に応じた電荷を蓄える容量と、蓄えた電荷を放電させる第1および第2の放電回路とを備え、定められた充電時間の間、容量を充電するとともに、容量の電荷量が所定の量になる毎に第1の放電回路により放電を行う。充電時間終了後の電荷を第2の放電回路により放電を行う。これにより、第1の放電回路の放電回数と第2の放電回路の放電回数とに基づいて、容量の充電量に応じたデジタル値を出力する。 A capacitor for storing an electric charge corresponding to an input current; and first and second discharge circuits for discharging the stored electric charge; charging the capacitor for a predetermined charging time; Every time the amount is reached, discharge is performed by the first discharge circuit. The charge after the end of the charging time is discharged by the second discharge circuit. Thus, a digital value corresponding to the charge amount of the capacity is output based on the number of discharges of the first discharge circuit and the number of discharges of the second discharge circuit.
携帯電話やデジカメ等の液晶パネルでは、外乱の照度に応じて液晶のバックライトの発光量を制御するため、照度センサを搭載する要望がある。また、携帯電話やデジカメ等の液晶パネルでは、低消費電力のために、顔が近づいた時はOFFさせるように、近接センサを搭載する要望が増えている。携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるため、入射する光は小さくなる。よって、より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサが要望されている。 In a liquid crystal panel such as a cellular phone or a digital camera, there is a demand for mounting an illuminance sensor in order to control the amount of light emitted from a liquid crystal backlight according to the illuminance of disturbance. In addition, in liquid crystal panels such as mobile phones and digital cameras, there is an increasing demand for mounting a proximity sensor so as to be turned off when a face approaches due to low power consumption. In a portable device, a filter is provided in the sensor portion so as to make the sensor portion invisible from the outside of the design, so that incident light becomes small. Therefore, an illuminance sensor that can measure even lower illuminance and a proximity sensor that can be detected by a minute input signal are desired.
ここでは、上記の要求を満足するための回路方式について述べる。 Here, a circuit system for satisfying the above requirements will be described.
図8は、第1の従来例の構成を示すブロック図である。図8は、特許文献1の図1に相当する。 FIG. 8 is a block diagram showing the configuration of the first conventional example. FIG. 8 corresponds to FIG.
図8のアナログ・デジタル変換器101は、入力電圧Vinの値に応じた電荷を蓄える容量Cと、蓄えた電荷を放電させる定電流回路102と、放電開始から容量Cの両端電圧が一定値になるまでクロックパルスをカウントするカウンタ103と、カウンタ103を制御する制御回路104とを備えており、簡単な構成で入力電圧値のアナログ−デジタル変換が可能である。
The analog-to-
図9は、第2の従来例の構成を示すブロック図である。図9は、特許文献2の図1に相当する。 FIG. 9 is a block diagram showing the configuration of the second conventional example. FIG. 9 corresponds to FIG.
図9のアナログ/デジタル変換器111は、入力電流に応じた電荷を蓄える容量C101と、蓄えた電荷を放電させる放電回路112,113とを備え、定められた充電時間の間、容量C101を充電するとともに、容量C101が所定の充電量になる毎に放電回路112により放電を行う。充電時間終了後の電荷を放電回路113により放電を行うことにより、放電回路112の放電回数と放電回路113の放電回数とに基づいて、容量C101の充電量に応じたデジタル値を出力する。入力ダイナミックレンジの拡大、最小分解能の向上、測定時間の短縮が可能である。なお、図9の制御計算部114は、充電回路115と放電回路112,113の充放電制御を行うと共に、放電回路112,113の総放電回数から充電回路115の総充電量を算出し、その結果に応じたデジタル出力を行う手段である。
The analog /
ここで、照度センサは、太陽光、蛍光灯などの光をフォトダイオードで電流に変換し、積分型のアナログ−デジタル変換回路でデジタル出力する方式が一般的である。また、近接センサは、積分型のアナログ−デジタル変換回路、発光ダイオードの駆動回路を備える方式が、近年、採用されている。 Here, the illuminance sensor generally uses a system in which light such as sunlight or fluorescent light is converted into a current by a photodiode and digitally output by an integration type analog-digital conversion circuit. In recent years, a proximity sensor that includes an integral type analog-digital conversion circuit and a light emitting diode drive circuit has been adopted.
図10は、第3の従来例の構成を示す正面図である。図10は、一般的な近接センサ121の構成を示している。近接センサ121は、フォトダイオードPD、発光ダイオード
LED、及び制御回路122を備えている。制御回路122から発光ダイオードLEDを駆動し、受光用のフォトダイオードPDで電流に変換し、制御回路122で検知する。
FIG. 10 is a front view showing the configuration of the third conventional example. FIG. 10 shows a configuration of a
図11(a)は、一般的な近接センサ121に検知物123が近接している時の波形図である。図11(b)は、一般的な近接センサ121に検知物123が近接していない時の波形図である。発光ダイオードを駆動している期間のデータ(Data1)と、発光ダイオードを駆動していない期間のデータ(Data2)との差分を、近接データ(Data1−Data2)とする。
FIG. 11A is a waveform diagram when the detected
検知物123がある場合、検知物123からの反射光が強いため、フォトダイオードPDの電流は大きくなり、近接データ(Data1−Data2)が制御回路122の閾値Data_thを越えるので、近接と判断される(図11(a))。
When the
検知物123がない場合、検知物123からの反射光124が弱いため、フォトダイオードPDの電流は小さく、近接データ(Data1−Data2)が制御回路122の閾値Data_thを越えないので、非近接と判断される(図11(b))。
When the
第1の従来例である図8のアナログ・デジタル変換器101では、簡単な構成で入力電圧値のアナログ−デジタル変換が可能である。ここで、積分型のアナログ−デジタル変換回路について、分解能を考えると、入力信号による充電電荷量と定電流回路による放電電荷量とが平衡するように回路が動作する。このため、クロック信号clkの周期をt_clk、放電回数をカウントした値をcount、基準電流値をIとすると、以下に示す(A)式、(B)式が成立する。
充電電荷量=Vin*C (A)
放電電荷量=I*t_clk*count (B)
充電電荷量=放電電荷量より、以下に示す(C)式が成立する。(C)式より、最小分解能は、I*t_clkで決定されることになる。t_clkは通常一定値のため、定電流回路の基準電流値Iにより分解能が決まる。
count=(Vin*C)/(I*t_clk) (C)
携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるため、入射する光はより小さくなる。より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサとして適用する場合、積分型のアナログ−デジタル変換回路の電流値を微少なレベル(nAオーダー)で構成する必要が生じる。微少な電流は誤差が大きく、測定精度に問題が生じる。
The analog-to-
Charge amount = Vin * C (A)
Discharge charge amount = I * t_clk * count (B)
From charge amount = discharge charge amount, the following equation (C) is established. From equation (C), the minimum resolution is determined by I * t_clk. Since t_clk is usually a constant value, the resolution is determined by the reference current value I of the constant current circuit.
count = (Vin * C) / (I * t_clk) (C)
In a portable device, a filter is provided in the sensor portion so as to make the sensor portion invisible from the outside of the design, so that incident light becomes smaller. When applied as an illuminance sensor that can measure even lower illuminance or a proximity sensor that can be detected by a minute input signal, it is necessary to configure the current value of the integral type analog-digital conversion circuit at a minute level (nA order). A minute current has a large error and causes a problem in measurement accuracy.
第2の従来例である図9のアナログ/デジタル変換器111では、照度センサに適した構成で入力ダイナミックレンジと最小分解能の向上、測定時間の短縮が可能である。
The analog /
アナログ/デジタル変換器111では、入力信号による充電電荷量と定電流回路による放電電荷量とが平衡するように回路が動作する。このため、入力電流をIin、充電期間をt_conv、放電回数をカウントした値の最上位ビット(MSB:Most Significant Bit)をcount_msb、放電回数をカウントした値の最下位ビット(LSB:Least Significant Bit)をcount_lsb、基準電圧値をVrefとすると、以下に示す(D)式、(E)式が成立する。
充電電荷量=Iin*t_conv (D)
放電電荷量=C102*Vref*count_msb+C103*Vref/2*count_lsb (E)
充電電荷量=放電電荷量より、以下に示す(F)式が成立する。(F)式より、最小分解能は、C103*Vref/2で決定されることになる。
(2*C102/C103)*count_msb+count_lsb=(Iin*t_conv)/(C103*Vref/2) (F)
携帯機器では、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けるため、入射する光はより小さくなる。より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサとして適用する場合、積分型のアナログ−デジタル変換回路の容量値または基準電圧値を小さくする必要がある。半導体の場合、小さい容量値は誤差が大きく、測定精度に問題が生じる。電圧値を小さくする場合は、回路の動作電圧範囲に問題が生じる。
In the analog /
Charge amount = Iin * t_conv (D)
Discharge charge amount = C102 * Vref * count_msb + C103 * Vref / 2 * count_lsb (E)
From the charged charge amount = the discharged charge amount, the following equation (F) is established. From equation (F), the minimum resolution is determined by C103 * Vref / 2.
(2 * C102 / C103) * count_msb + count_lsb = (Iin * t_conv) / (C103 * Vref / 2) (F)
In a portable device, a filter is provided in the sensor portion so as to make the sensor portion invisible from the outside of the design, so that incident light becomes smaller. When applied as an illuminance sensor that can measure even lower illuminance or a proximity sensor that can be detected by a minute input signal, it is necessary to reduce the capacitance value or the reference voltage value of the integration type analog-digital conversion circuit. In the case of a semiconductor, a small capacitance value has a large error, causing a problem in measurement accuracy. When the voltage value is reduced, a problem occurs in the operating voltage range of the circuit.
第3の従来例である図10の近接センサ121では、物体の近接/非近接の判断が可能であるが、積分型のアナログ−デジタル変換回路を用いているため、分解能については従来例1や従来例2の方式と同様である。従って、従来例1または従来例2と同様の問題が生じる。
The
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路、並びに照度センサ、近接センサ、携帯電話、及びデジタルカメラを提供することにある。 The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide an analog-to-digital conversion circuit capable of setting a minimum resolution smaller than the conventional resolution without impairing measurement accuracy, and illuminance. It is to provide a sensor, a proximity sensor, a mobile phone, and a digital camera.
本発明のアナログ−デジタル変換回路は、上記課題を解決するために、入力電流の電流量をデジタル変換して出力する積分型のアナログ−デジタル変換回路であって、上記入力電流に応じた電荷を蓄える容量を有する充電回路と、上記容量が蓄えた電荷を放電する放電回路と、上記充電回路の出力電圧と電圧源が出力する基準電圧とを比較する比較回路と、上記電圧源の出力と上記充電回路の出力との間を開閉するスイッチと、上記スイッチの開閉を制御するスイッチ制御信号を上記スイッチに出力するスイッチ制御回路と、上記比較回路から出力される比較信号から放電回数に応じたデジタル値を出力する制御回路と、上記放電回路の放電電荷量を、パルス幅変調制御するパルス幅変調制御回路とを備えることを特徴とする。 In order to solve the above-described problem, the analog-digital conversion circuit of the present invention is an integration type analog-digital conversion circuit that digitally converts and outputs the amount of input current, and charges according to the input current. A charging circuit having a capacity for storing; a discharging circuit for discharging the charge stored in the capacity; a comparison circuit for comparing an output voltage of the charging circuit with a reference voltage output by a voltage source; an output of the voltage source; and A switch that opens and closes the output of the charging circuit, a switch control circuit that outputs a switch control signal that controls opening and closing of the switch to the switch, and a digital that corresponds to the number of discharges from the comparison signal output from the comparison circuit A control circuit for outputting a value; and a pulse width modulation control circuit for performing pulse width modulation control on a discharge charge amount of the discharge circuit.
上記発明によれば、上記アナログ−デジタル変換回路の動作開始時は、上記スイッチ制御回路からのスイッチ制御信号により上記スイッチが閉じている。このため、積分回路である上記充電回路の出力電圧は、上記基準電圧に充電されている。充電期間(データ変換時間)の間、上記スイッチ制御回路からのスイッチ制御信号により上記スイッチが開くことで、上記入力電流により上記容量に電荷が充電され、アナログ−デジタル変換される。 According to the invention, when the operation of the analog-digital conversion circuit is started, the switch is closed by the switch control signal from the switch control circuit. For this reason, the output voltage of the charging circuit which is an integrating circuit is charged to the reference voltage. During the charging period (data conversion time), the switch is opened by a switch control signal from the switch control circuit, so that the capacitor is charged by the input current and converted from analog to digital.
また、上記アナログ−デジタル変換回路の最小分解能は、上記放電回路における基準電流値を小さくすることなく、上記パルス幅変調制御回路によるDuty比で調整できる。従って、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路を提供できる。 Further, the minimum resolution of the analog-digital conversion circuit can be adjusted by the duty ratio by the pulse width modulation control circuit without reducing the reference current value in the discharge circuit. Therefore, it is possible to provide an analog-digital conversion circuit capable of setting a minimum resolution smaller than that of the conventional one without impairing measurement accuracy.
上記アナログ−デジタル変換回路では、上記パルス幅変調制御回路は、遅延回路と、第1及び第2の排他的論理和回路と、Dフリップフロップと、可変遅延回路とを有し、上記遅延回路の入力にクロック信号が入力され、上記遅延回路の出力からDフリップフロップのクロック信号入力へ、遅延クロック信号が出力され、上記第1の排他的論理和回路の第1の入力には、電荷信号が入力され、上記第1の排他的論理和回路の出力は、上記Dフリップフロップの入力に接続されており、上記第1の排他的論理和回路の第2の入力は、上記Dフリップフロップの出力、上記第2の排他的論理和回路の第1の入力、及び上記可変遅延回路の入力に接続されており、上記Dフリップフロップの出力からは、出力信号が出力され、上記可変遅延回路の出力から上記第2の排他的論理和回路の第2の入力へ、遅延出力信号が出力され、上記第2の排他的論理和回路の出力からパルス幅変調信号が出力されてもよい。 In the analog-digital conversion circuit, the pulse width modulation control circuit includes a delay circuit, first and second exclusive OR circuits, a D flip-flop, and a variable delay circuit. A clock signal is input to the input, a delay clock signal is output from the output of the delay circuit to the clock signal input of the D flip-flop, and a charge signal is applied to the first input of the first exclusive OR circuit. The output of the first exclusive OR circuit is connected to the input of the D flip-flop, and the second input of the first exclusive OR circuit is the output of the D flip-flop. Are connected to a first input of the second exclusive OR circuit and an input of the variable delay circuit, and an output signal is output from an output of the D flip-flop, and an output of the variable delay circuit is output. From the second input of the second exclusive OR circuit, the output from the delay output signal, may be output pulse width modulated signal from the output of the second exclusive OR circuit.
上記パルス幅変調制御回路では、放電期間中に上記遅延クロック信号の回数を数える。また、上記遅延出力信号における遅延時間を上記可変遅延回路で調整することにより、上記パルス幅変調信号のパルス幅を調整してDuty比を調節できる。 The pulse width modulation control circuit counts the number of the delayed clock signals during the discharge period. Further, by adjusting the delay time in the delayed output signal by the variable delay circuit, the duty ratio can be adjusted by adjusting the pulse width of the pulse width modulation signal.
上記アナログ−デジタル変換回路では、上記パルス幅変調制御回路は、第1の遅延回路と、第1及び第2の排他的論理和回路と、Dフリップフロップと、第2の遅延回路と、MOSトランジスタと、コンパレータと、可変電流源と、可変容量と可変電圧源とを有し、上記MOSトランジスタ、上記コンパレータ、上記可変電流源、上記可変容量及び上記可変電圧源は、ランプ回路を構成し、上記第1の遅延回路の入力にクロック信号が入力され、上記遅延回路の出力からDフリップフロップのクロック信号入力へ、遅延クロック信号が出力され、上記第1の排他的論理和回路の第1の入力には、電荷信号が入力され、上記第1の排他的論理和回路の出力は、上記Dフリップフロップの入力に接続されており、上記第1の排他的論理和回路の第2の入力は、上記Dフリップフロップの出力、上記第2の排他的論理和回路の第1の入力、及び上記第2の遅延回路の入力に接続されており、上記Dフリップフロップの出力からは、出力信号が出力され、上記第2の遅延回路の出力から上記第2の排他的論理和回路の第2の入力へ、遅延出力信号が出力され、上記第2の排他的論理和回路の出力から上記MOSトランジスタのゲートへ、トリガ信号が出力され、上記可変電流源の入力は、電源電圧が印加され、上記可変電流源の出力は、上記MOSトランジスタのソース、上記可変容量の一端及び上記コンパレータの反転入力端子に接続されており、上記コンパレータの反転入力端子には、ランプ信号が入力され、上記MOSトランジスタのドレイン、上記可変容量の他端及び上記可変電圧源の入力は、電気的に接地されており、上記可変電圧源の出力は、上記コンパレータの非反転入力端子に接続されており、上記コンパレータの出力からパルス幅変調信号が出力されてもよい。 In the analog-digital conversion circuit, the pulse width modulation control circuit includes a first delay circuit, first and second exclusive OR circuits, a D flip-flop, a second delay circuit, and a MOS transistor. A comparator, a variable current source, a variable capacitor and a variable voltage source, and the MOS transistor, the comparator, the variable current source, the variable capacitor, and the variable voltage source constitute a ramp circuit, and A clock signal is input to the input of the first delay circuit, a delayed clock signal is output from the output of the delay circuit to the clock signal input of the D flip-flop, and the first input of the first exclusive OR circuit Is supplied with a charge signal, and the output of the first exclusive OR circuit is connected to the input of the D flip-flop. Are connected to the output of the D flip-flop, the first input of the second exclusive OR circuit, and the input of the second delay circuit, and from the output of the D flip-flop, An output signal is output, a delayed output signal is output from the output of the second delay circuit to the second input of the second exclusive OR circuit, and from the output of the second exclusive OR circuit A trigger signal is output to the gate of the MOS transistor, the power supply voltage is applied to the input of the variable current source, and the output of the variable current source is the source of the MOS transistor, one end of the variable capacitor, and the comparator. A ramp signal is input to the inverting input terminal of the comparator, and the drain of the MOS transistor, the other end of the variable capacitor, and the variable voltage are connected to the inverting input terminal. Input is electrically grounded, the output of the variable voltage source is connected to the non-inverting input terminal of the comparator, pulse width modulated signal from the output of the comparator may be output.
上記パルス幅変調制御回路では、放電期間中に上記遅延クロック信号の回数を数え、パルス信号である上記トリガ信号を発生し、上記ランプ回路で上記パルス幅変調信号のパルス幅を調整してDuty比を調節できる。 In the pulse width modulation control circuit, the number of the delayed clock signals is counted during the discharge period, the trigger signal which is a pulse signal is generated, and the pulse width of the pulse width modulation signal is adjusted in the ramp circuit to set the duty ratio. Can be adjusted.
上記アナログ−デジタル変換回路では、上記可変遅延回路における、上記出力信号を遅延する時間を増減してもよい。 In the analog-digital conversion circuit, the time for delaying the output signal in the variable delay circuit may be increased or decreased.
これにより、上記遅延出力信号における遅延時間を上記可変遅延回路で調整出来るので、上記パルス幅変調信号のパルス幅を調整してDuty比を調節できる。 Thereby, since the delay time in the delayed output signal can be adjusted by the variable delay circuit, the duty ratio can be adjusted by adjusting the pulse width of the pulse width modulation signal.
上記アナログ−デジタル変換回路では、上記可変電流源の電流値、上記可変容量の容量値、または上記可変電圧源の電圧値を増減してもよい。 In the analog-digital conversion circuit, the current value of the variable current source, the capacitance value of the variable capacitor, or the voltage value of the variable voltage source may be increased or decreased.
これにより、上記ランプ回路で上記パルス幅変調信号のパルス幅を調整してDuty比を調節できる。 Accordingly, the duty ratio can be adjusted by adjusting the pulse width of the pulse width modulation signal in the ramp circuit.
本発明の照度センサは、外部からの光を受けて電流に変換するフォトダイオードと、上記フォトダイオードから出力される電流が入力される、上記いずれかのアナログ−デジタル変換回路とを備えている。従って、従来よりも低照度まで測定できる。 The illuminance sensor of the present invention includes a photodiode that receives light from the outside and converts it into a current, and any one of the analog-digital conversion circuits that receives a current output from the photodiode. Therefore, it is possible to measure even lower illuminance than before.
本発明の近接センサは、検知物を検知するための光を発する発光ダイオードと、上記発光ダイオードを駆動する発光ダイオード駆動回路と、外部からの光を受けて電流に変換するフォトダイオードと、上記フォトダイオードから出力される電流が入力される、上記いずれかのアナログ−デジタル変換回路とを備えている。従って、微少な入力信号で検知物を検知できる。 The proximity sensor of the present invention includes a light emitting diode that emits light for detecting an object to be detected, a light emitting diode driving circuit that drives the light emitting diode, a photodiode that receives light from the outside and converts it into a current, and the photo diode. Any of the above-described analog-digital conversion circuits to which a current output from a diode is input is provided. Therefore, the detected object can be detected with a minute input signal.
本発明の携帯電話は、画面を表示する液晶パネルと、上記液晶パネルを照射するバックライトと、上記バックライトの輝度を制御するバックライト制御部と、上記照度センサまたは上記近接センサとを備え、上記バックライト制御部は、上記アナログ−デジタル変換回路の出力信号に基づき、上記バックライトの輝度を制御する。 The mobile phone of the present invention includes a liquid crystal panel that displays a screen, a backlight that illuminates the liquid crystal panel, a backlight control unit that controls the luminance of the backlight, and the illuminance sensor or the proximity sensor. The backlight control unit controls the luminance of the backlight based on the output signal of the analog-digital conversion circuit.
また、本発明のデジタルカメラは、画面を表示する液晶パネルと、上記液晶パネルを照射するバックライトと、上記バックライトの輝度を制御するバックライト制御部と、上記照度センサまたは上記近接センサとを備え、上記バックライト制御部は、上記アナログ−デジタル変換回路の出力信号に基づき、上記バックライトの輝度を制御する。 The digital camera of the present invention includes a liquid crystal panel that displays a screen, a backlight that illuminates the liquid crystal panel, a backlight control unit that controls the luminance of the backlight, and the illuminance sensor or the proximity sensor. And the backlight control unit controls the luminance of the backlight based on an output signal of the analog-digital conversion circuit.
これにより、デザイン外部からセンサ部分を見えなくするためにセンサ部分にフィルタを設けた携帯機器(例えば携帯電話またはデジタルカメラ)においても、測定精度に問題が生じない。 Thereby, even in a portable device (for example, a mobile phone or a digital camera) provided with a filter in the sensor portion in order to make the sensor portion invisible from the outside of the design, there is no problem in measurement accuracy.
本発明のアナログ−デジタル変換回路は、以上のように、入力電流に応じた電荷を蓄える容量を有する充電回路と、上記容量が蓄えた電荷を放電する放電回路と、上記充電回路の出力電圧と電圧源が出力する基準電圧とを比較する比較回路と、上記電圧源の出力と上記充電回路の出力との間を開閉するスイッチと、上記スイッチの開閉を制御するスイッチ制御信号を上記スイッチに出力するスイッチ制御回路と、上記比較回路から出力される比較信号から放電回数に応じたデジタル値を出力する制御回路と、上記放電回路の放電電荷量を、パルス幅変調制御するパルス幅変調制御回路とを備えるものである。 As described above, the analog-digital conversion circuit of the present invention includes a charging circuit having a capacity for storing electric charge according to an input current, a discharging circuit for discharging the electric charge stored by the capacity, and an output voltage of the charging circuit. A comparison circuit that compares a reference voltage output from the voltage source, a switch that opens and closes between the output of the voltage source and the output of the charging circuit, and a switch control signal that controls opening and closing of the switch is output to the switch A control circuit that outputs a digital value corresponding to the number of discharges from the comparison signal output from the comparison circuit, and a pulse width modulation control circuit that performs pulse width modulation control on the discharge charge amount of the discharge circuit; Is provided.
それゆえ、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路、並びに照度センサ、近接センサ、携帯電話、及びデジタルカメラを提供するという効果を奏する。 Therefore, it is possible to provide an analog-digital conversion circuit that can set a minimum resolution smaller than the conventional resolution as well as an illuminance sensor, a proximity sensor, a mobile phone, and a digital camera without impairing measurement accuracy.
本発明の一実施形態について図1〜図7に基づいて説明すれば、以下の通りである。 An embodiment of the present invention will be described below with reference to FIGS.
図1は、本発明の実施形態に係る積分型のアナログ−デジタル変換回路1を示すブロック図である。アナログ−デジタル変換回路1は、大略的には、充電回路2、比較回路3、制御回路4、PWM制御回路(パルス幅変調制御回路)5及び放電回路6を備えている。 FIG. 1 is a block diagram showing an integral type analog-digital conversion circuit 1 according to an embodiment of the present invention. The analog-digital conversion circuit 1 generally includes a charging circuit 2, a comparison circuit 3, a control circuit 4, a PWM control circuit (pulse width modulation control circuit) 5, and a discharge circuit 6.
充電回路2は、容量C1及び差動増幅器AMP1を有している。比較回路3は、コンパレータCMP1、スイッチSW1、電圧源V1及びスイッチ制御回路7を有している。電圧源V1は、基準電圧vrefを出力する。制御回路4は、DフリップフロップD−FF及びカウンタ8を有している。放電回路6は、電流源I1及びスイッチSW2を有している。
The charging circuit 2 includes a capacitor C1 and a differential amplifier AMP1. The comparison circuit 3 includes a comparator CMP1, a switch SW1, a voltage source V1, and a switch control circuit 7. The voltage source V1 outputs a reference voltage vref. The control circuit 4 has a D flip-flop D-FF and a
アナログ−デジタル変換回路1では、電流源I1の入力には、電源電圧Vddが印加されている。電流源I1の出力は、スイッチSW2の一端に接続されている。スイッチSW2の他端、容量C1の一端及び差動増幅器AMP1の反転入力端子(−)は、互いに接続されているとともに、入力電流Iinが流れる。 In the analog-digital conversion circuit 1, the power supply voltage Vdd is applied to the input of the current source I1. The output of the current source I1 is connected to one end of the switch SW2. The other end of the switch SW2, one end of the capacitor C1, and the inverting input terminal (−) of the differential amplifier AMP1 are connected to each other and an input current Iin flows.
容量C1の他端、差動増幅器AMP1の出力、コンパレータCMP1の非反転入力端子(+)及びスイッチSW1の一端は、互いに接続されている。差動増幅器AMP1の出力からは、出力電圧vsigが出力される。スイッチSW1の他端は、コンパレータCMP1の反転入力端子(−)及び電圧源V1の出力に接続されている。 The other end of the capacitor C1, the output of the differential amplifier AMP1, the non-inverting input terminal (+) of the comparator CMP1, and one end of the switch SW1 are connected to each other. An output voltage vsig is output from the output of the differential amplifier AMP1. The other end of the switch SW1 is connected to the inverting input terminal (−) of the comparator CMP1 and the output of the voltage source V1.
コンパレータCMP1の出力は、DフリップフロップD−FFの入力に接続されている。コンパレータCMP1の出力からは、比較信号compが出力される(比較回路3の出力)。DフリップフロップD−FFの出力は、カウンタ8の入力及びPWM制御回路5の入力に接続されている。スイッチSW2の開閉を制御するパルス幅変調信号pwmは、PWM制御回路5の出力からスイッチSW2の制御入力に出力される。
The output of the comparator CMP1 is connected to the input of the D flip-flop D-FF. A comparison signal comp is output from the output of the comparator CMP1 (output of the comparison circuit 3). The output of the D flip-flop D-FF is connected to the input of the
そして、差動増幅器AMP1の非反転入力端子(+)及び電圧源V1の入力は、電気的に接地されている。 The non-inverting input terminal (+) of the differential amplifier AMP1 and the input of the voltage source V1 are electrically grounded.
アナログ−デジタル変換回路1は、入力電流Iinの電流量をデジタル変換して出力するアナログ−デジタル変換回路であり、入力電流Iinに応じた電荷を蓄える容量C1を有する充電回路2を備え、蓄えた電荷を放電する放電回路6を備え、充電回路2の出力電圧vsigと基準電圧vrefとを比較する比較回路3を備え、電圧源V1の出力と充電回路2の出力との間を開閉するスイッチSW1を備える。また、アナログ−デジタル変換回路1は、スイッチSW1の開閉を制御するスイッチ制御信号をスイッチSW1に出力するスイッチ制御回路7を備え、比較回路3から出力される比較信号compから放電回数に応じたデジタル値を出力する制御回路4を備え、放電回路6の放電電荷量をPWM(pulse width modulation:パルス幅変調)制御するPWM制御回路5を備える。
The analog-to-digital conversion circuit 1 is an analog-to-digital conversion circuit that digitally converts the current amount of the input current Iin and outputs it. The analog-to-digital conversion circuit 1 includes a charging circuit 2 having a capacitor C1 that stores a charge corresponding to the input current Iin. A switch SW1 that includes a discharge circuit 6 that discharges electric charge, includes a comparison circuit 3 that compares the output voltage vsig of the charging circuit 2 and a reference voltage vref, and opens and closes between the output of the voltage source V1 and the output of the charging circuit 2 Is provided. The analog-digital conversion circuit 1 also includes a switch control circuit 7 that outputs a switch control signal for controlling the opening / closing of the switch SW1 to the switch SW1, and the digital signal corresponding to the number of discharges from the comparison signal comp output from the comparison circuit 3 is provided. A control circuit 4 that outputs a value is provided, and a
アナログ−デジタル変換回路1を用いることで、積分型のアナログ−デジタル変換回路が備えている、広いダイナミックレンジ及び高い分解能でのアナログ−デジタル変換が可能である。 By using the analog-to-digital conversion circuit 1, analog-to-digital conversion with a wide dynamic range and high resolution provided in the integral type analog-to-digital conversion circuit is possible.
アナログ−デジタル変換回路1の動作開始時は、スイッチ制御回路7からのスイッチ制御信号によりスイッチSW1が閉じている。このため、積分回路である充電回路2の出力電圧vsigは、基準電圧vrefに充電されている。充電期間(データ変換時間)t_convの間、スイッチ制御回路7からのスイッチ制御信号によりスイッチSW1が開くことで、入力電流Iinにより容量C1に電荷が充電され、アナログ−デジタル変換される。アナログ−デジタル変換回路1の詳細な動作を以下に示す。 At the start of the operation of the analog-digital conversion circuit 1, the switch SW1 is closed by a switch control signal from the switch control circuit 7. For this reason, the output voltage vsig of the charging circuit 2 which is an integration circuit is charged to the reference voltage vref. During the charging period (data conversion time) t_conv, the switch SW1 is opened by a switch control signal from the switch control circuit 7, whereby the charge is charged in the capacitor C1 by the input current Iin, and analog-digital conversion is performed. The detailed operation of the analog-digital conversion circuit 1 is shown below.
まず、放電回路6により、一定の電荷Iref*t_clk*αを放電させる(プリチャージ動作)。ここで、Irefは電流源I1から出力される基準電流であり、t_clkはクロック信号(クロック信号)clkの周期である。 First, the discharge circuit 6 discharges a constant charge Iref * t_clk * α (precharge operation). Here, Iref is a reference current output from the current source I1, and t_clk is a cycle of the clock signal (clock signal) clk.
この後、積分回路である充電回路2(積分器)は入力電流Iinにより充電され、充電回路2の出力電圧vsigが基準電圧vrefを超えると、比較回路3から出力される比較信号compがHi電圧になる。 Thereafter, the charging circuit 2 (integrator), which is an integration circuit, is charged by the input current Iin, and when the output voltage vsig of the charging circuit 2 exceeds the reference voltage vref, the comparison signal comp output from the comparison circuit 3 becomes the Hi voltage. become.
比較信号compは、DフリップフロップD−FFにより遅延され、電荷信号chargeとなる。電荷信号chargeは、PWM制御回路5によりパルス幅変調され、パルス幅変調信号pwmとなる。パルス幅変調信号pwmは、電荷信号chargeが入力された回数だけHiとなる。
The comparison signal comp is delayed by the D flip-flop D-FF and becomes the charge signal charge. The charge signal charge is pulse width modulated by the
パルス幅変調信号pwmが放電回路のスイッチSW2に入力されてスイッチSW2が閉じると、放電回路6において一定の電荷(Iref*t_clk)が放電される。カウンタ8により所定の時間の放電回数を数えることで、入力された電荷量に応じた値がデジタル出力(DOUT)される。
When the pulse width modulation signal pwm is input to the switch SW2 of the discharge circuit and the switch SW2 is closed, a constant charge (Iref * t_clk) is discharged in the discharge circuit 6. By counting the number of discharges for a predetermined time by the
図2は、本発明の実施形態に係る積分型のアナログ−デジタル変換回路1の動作を示す波形図である。入力電流Iinによる総充電電荷量と、Iref*t_clk*αによる総放電電荷量とが、等しくなるように動作するので、以下に示す(1)式及び(2)式が成立する。
総充電電荷量=Iin*t_conv (1)
総放電電荷量=Iref*(α*t_clk)*count (2)
総充電電荷量=総放電電荷量より、以下に示す(3)式が成立する。
count=(Iin*t_conv)/(Iref*α*t_clk) (3)
(1)式〜(3)式において、t_clkはクロック信号clkの周期、t_convは充電期間(データ変換時間)、countは放電回数をカウントした値(カウント数)、Irefは基準電流値、αはPWM制御回路5によるDuty比であり、Duty比αは0〜1の値をとる。
FIG. 2 is a waveform diagram showing the operation of the integral type analog-digital conversion circuit 1 according to the embodiment of the present invention. Since the total charge amount due to the input current Iin and the total discharge amount due to Iref * t_clk * α operate to be equal, the following equations (1) and (2) are established.
Total charge amount = Iin * t_conv (1)
Total discharge charge = Iref * (α * t_clk) * count (2)
From the total charge charge amount = the total discharge charge amount, the following expression (3) is established.
count = (Iin * t_conv) / (Iref * α * t_clk) (3)
In the equations (1) to (3), t_clk is the cycle of the clock signal clk, t_conv is the charging period (data conversion time), count is the value of counting the number of discharges (count number), Iref is the reference current value, and α is It is a duty ratio by the
(3)式より、アナログ−デジタル変換回路1の最小分解能は、(Iref*α*t_clk)で決定されることになり、PWM制御回路5によるDuty比αの調整で放電回路6による放電電荷量を調整可能となる。
From equation (3), the minimum resolution of the analog-digital conversion circuit 1 is determined by (Iref * α * t_clk), and the amount of discharge charge by the discharge circuit 6 is adjusted by adjusting the duty ratio α by the
これにより、積分型のアナログ−デジタル変換回路1の最小分解能は、放電回路6における基準電流値Irefを小さくすることなく、PWM制御回路5によるDuty比αで調整できる。従って、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定可能なアナログ−デジタル変換回路を提供できる。
Thereby, the minimum resolution of the integral type analog-digital conversion circuit 1 can be adjusted by the duty ratio α by the
従って、積分型のアナログ−デジタル変換回路1は、より低照度まで測定できる照度センサや、微少な入力信号で検知できる近接センサに適用可能である。 Therefore, the integration type analog-digital conversion circuit 1 can be applied to an illuminance sensor that can measure even lower illuminance and a proximity sensor that can be detected by a minute input signal.
ここで、充電期間t_conv=t_clk*2^n(nは分解能) (4)としてt_clk*2^nの期間充電するように設定すると、(3)式から以下に示す(5)式が導出される。
count=Iin/(Iref*α)*2^n (5)
例えば、分解能n=16ビットの場合、カウント数countは、入力電流Iinに応じた値を、0〜65535の範囲で出力することになる。
Here, when the charging period t_conv = t_clk * 2 ^ n (n is a resolution) (4) is set to charge for the period of t_clk * 2 ^ n, the following expression (5) is derived from the expression (3). The
count = Iin / (Iref * α) * 2 ^ n (5)
For example, when the resolution is n = 16 bits, the count number count outputs a value corresponding to the input current Iin in the range of 0 to 65535.
図3は、本発明の実施形態に係るPWM制御回路15の回路図である。PWM制御回路15は、図1のPWM制御回路5として用いることが出来る。
FIG. 3 is a circuit diagram of the
PWM制御回路15は、遅延回路(遅延回路、第1の遅延回路)16、EXOR(Exclusive OR回路、第1及び第2の排他的論理和回路)17,18、Dフリップフロップ19、及び可変遅延回路20を有している。
The
PWM制御回路15では、遅延回路16の入力にクロック信号clkが入力される。遅延回路16の出力からDフリップフロップ19のクロック信号入力へ、クロック信号(遅延クロック信号)clk_dが出力される。
In the
EXOR回路17の第1の入力には、電荷信号chargeが入力されている。EXOR回路17の出力は、Dフリップフロップ19の入力Dに接続されている。EXOR回路17の第2の入力は、Dフリップフロップ19の出力Q、EXOR回路18の第1の入力、及び可変遅延回路20の入力に接続されている。Dフリップフロップ19の出力Qからは、出力信号qが出力される。
The charge signal charge is input to the first input of the
可変遅延回路20の出力からEXOR回路18の第2の入力へ、遅延出力信号q_delayが出力される。そして、EXOR回路18の出力からパルス幅変調信号pwmが出力される。
The delayed output signal q_delay is output from the output of the
このような構成のPWM制御回路15は、放電期間中にクロック信号clk_dの回数を数える。また、遅延出力信号q_delayにおける遅延時間を可変遅延回路20で調整することにより、パルス幅変調信号pwmのパルス幅を調整してDuty比αを調節できる。
The
図4は、本発明の実施形態に係るPWM制御回路15の動作を示す波形図である。放電期間(電荷信号chargeがHi)においてクロック信号clk_dの立ち上がりエッジを検出し、出力信号qとする。出力信号qを可変遅延回路20により遅延した遅延出力信号q_delayと、出力信号qとの排他的論理和をEXOR回路18で求めることで、パルス幅変調信号pwmが得られる。可変遅延回路20における、出力信号qを遅延する時間(遅延量)を調整(増減)することで、PWM制御回路15(PWM制御回路5)におけるDuty比αを調整することが可能である。
FIG. 4 is a waveform diagram showing the operation of the
図5は、本発明の実施形態に係るPWM制御回路25の回路図である。PWM制御回路25は、図1のPWM制御回路5として用いることが出来る。
FIG. 5 is a circuit diagram of the
図5のPWM制御回路25は、図3のPWM制御回路15に、MOSトランジスタ26、コンパレータ27、可変電流源28、可変容量29及び可変電圧源30を追加するととともに、可変遅延回路20を遅延回路(第2の遅延回路)20’に置き換えた回路である。また、PWM制御回路25において、MOSトランジスタ26、コンパレータ27、可変電流源28、可変容量29及び可変電圧源30は、ランプ回路40を構成している。
The
PWM制御回路25では、遅延回路16の入力にクロック信号clkが入力される。遅延回路16の出力からDフリップフロップ19のクロック信号入力へ、クロック信号clk_dが出力される。
In the
EXOR回路17の第1の入力には、電荷信号chargeが入力されている。EXOR回路17の出力は、Dフリップフロップ19の入力Dに接続されている。EXOR回路17の第2の入力は、Dフリップフロップ19の出力Q、EXOR回路18の第1の入力、及び遅延回路20’の入力に接続されている。Dフリップフロップ19の出力Qからは、出力信号qが出力される。
The charge signal charge is input to the first input of the
遅延回路20’の出力からEXOR回路18の第2の入力へ、遅延出力信号q_delayが出力される。EXOR回路18の出力からMOSトランジスタ26のゲートへ、トリガ信号trigが出力される。
The delayed output signal q_delay is output from the output of the
可変電流源28の入力は、電源電圧Vddが印加されている。可変電流源28の出力は、MOSトランジスタ26のソース、可変容量29の一端及びコンパレータ27の反転入力端子(−)に接続されている。コンパレータ27の反転入力端子(−)には、ランプ信号rampが入力される。
A power supply voltage Vdd is applied to the input of the variable
MOSトランジスタ26のドレイン、可変容量29の他端及び可変電圧源30の入力は、電気的に接地されている。可変電圧源30の出力は、コンパレータ27の非反転入力端子(+)に接続されている。そして、コンパレータ27の出力からパルス幅変調信号pwmが出力される。
The drain of the
PWM制御回路25は、放電期間中にクロック信号clk_dの回数を数え、パルス信号であるトリガ信号trigを発生し、ランプ回路40でパルス幅変調信号pwmのパルス幅を調整してDuty比αを調節できる。
The
図6は、本発明の実施形態に係るPWM制御回路25の動作を示す波形図である。放電期間(電荷信号chargeがHi)にクロック信号clk_dの立ち上がりエッジを検出し、出力信号qとする。出力信号qを遅延回路20’により遅延した遅延出力信号q_delayと、出力信号qとの排他的論理和をEXOR回路18で求めることで、トリガ信号trigが得られる。トリガ信号trigをトリガとして、ランプ信号rampを発生し、ランプ信号rampと可変電圧源30の電圧値V2とをコンパレータ27で比較することにより、パルス幅変調信号pwmが得られる。
FIG. 6 is a waveform diagram showing the operation of the
パルス幅変調信号pwmがのパルス幅t_pwmは、以下に示す(6)式で求められる。ここで、C2は可変容量29の容量値、V2は可変電圧源30の電圧値であり、I2は可変電流源28の電流値である。
t_pwm=C2*V2/I2 (6)
となる。
The pulse width t_pwm of the pulse width modulation signal pwm is obtained by the following equation (6). Here, C2 is a capacitance value of the
t_pwm = C2 * V2 / I2 (6)
It becomes.
PWM制御回路25において電流値I2を調整(増減)することで、PWM制御回路25(PWM制御回路5)におけるDuty比αを調整することが可能である。また、PWM制御回路25において容量値C2を調整(増減)することで、PWM制御回路25(PWM制御回路5)におけるDuty比αを調整することが可能である。さらに、PWM制御回路25において電圧値V2を調整(増減)することで、PWM制御回路25(PWM制御回路5)におけるDuty比αを調整することが可能である。
The duty ratio α in the PWM control circuit 25 (PWM control circuit 5) can be adjusted by adjusting (increasing or decreasing) the current value I2 in the
図1の積分型のアナログ−デジタル変換回路1において、外部からの光を受けて電流に変換するフォトダイオードの電流を入力とすることにより、広いダイナミックレンジ及び高い分解能でのアナログ−デジタル変換が可能であり、従来よりも低照度まで測定できる照度センサを構成できる。 In the integration type analog-to-digital conversion circuit 1 of FIG. 1, analog-to-digital conversion with a wide dynamic range and high resolution is possible by inputting the current of a photodiode that receives light from outside and converts it into current. Thus, an illuminance sensor capable of measuring even lower illuminance than before can be configured.
また、図1の積分型のアナログ−デジタル変換回路1において、外部からの光を受けて電流に変換するフォトダイオードの電流を入力とし、検知物を検知するための光を発する発光ダイオード(LED)、上記発光ダイオードを駆動するLED駆動回路(発光ダイオード駆動回路)を備える。これにより、広いダイナミックレンジ及び高い分解能でのアナログ−デジタル変換が可能であり、微少な入力信号で検知物を検知できる近接センサを構成できる。 Further, in the integration type analog-to-digital conversion circuit 1 of FIG. 1, a light emitting diode (LED) that emits light for detecting a detection object by inputting a current of a photodiode that receives light from the outside and converts it into a current. And an LED driving circuit (light emitting diode driving circuit) for driving the light emitting diode. Thereby, analog-digital conversion with a wide dynamic range and high resolution is possible, and a proximity sensor that can detect a detected object with a minute input signal can be configured.
図7(a)は、本発明の実施形態に係る、携帯電話31のブロック図である。携帯電話31は、画面を表示する液晶パネル32と、液晶パネル32を照射するバックライト33と、バックライト33の輝度を制御するバックライト制御部34と、照度センサ35(または近接センサ35)とを備えており、照度センサ35(または近接センサ35)が有するアナログ−デジタル変換回路1の出力信号に基づき、バックライト33の輝度を制御する。
FIG. 7A is a block diagram of the
このように、アナログ−デジタル変換回路1は、携帯電話31が有する、液晶パネル32のバックライト33の制御に適用できる。
As described above, the analog-digital conversion circuit 1 can be applied to the control of the
図7(b)は、本発明の実施形態に係る、デジタルスチルカメラ(デジタルカメラ)41のブロック図である。デジタルスチルカメラ41は、画面を表示する液晶パネル42と、液晶パネル42を照射するバックライト43と、バックライト43の輝度を制御するバックライト制御部44と、照度センサ45(または近接センサ45)とを備えており、照度センサ45(または近接センサ45)が有するアナログ−デジタル変換回路1の出力信号に基づき、バックライト43の輝度を制御する。
FIG. 7B is a block diagram of a digital still camera (digital camera) 41 according to the embodiment of the present invention. The digital still camera 41 includes a
このように、アナログ−デジタル変換回路1は、デジタルスチルカメラ41が有する、液晶パネル42のバックライト43の制御に適用できる。
As described above, the analog-digital conversion circuit 1 can be applied to the control of the
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.
本発明のアナログ−デジタル変換回路は、測定精度を損なうことなく、最小分解能として従来よりも小さい最小分解能を設定出来るので、照度センサ、近接センサ、携帯電話及びデジタルカメラに好適に用いることが出来る。 The analog-digital conversion circuit of the present invention can be suitably used for an illuminance sensor, a proximity sensor, a mobile phone, and a digital camera because a minimum resolution smaller than the conventional resolution can be set without impairing measurement accuracy.
1 アナログ−デジタル変換回路
2 充電回路
3 比較回路
4 制御回路
5,15,25 PWM制御回路(パルス幅変調制御回路)
6 放電回路
7 スイッチ制御回路
8 カウンタ
16 遅延回路(遅延回路、第1の遅延回路)
17,18 EXOR回路(第1及び第2の排他的論理和回路)
19,D−FF Dフリップフロップ
20 可変遅延回路
20’ 遅延回路(第2の遅延回路)
26 MOSトランジスタ
27,CMP1 コンパレータ
28 可変電流源
29 可変容量
30 可変電圧源
31 携帯電話
32,42 液晶パネル
33,43 バックライト
34,44 バックライト制御部
35,45 照度センサ
40 ランプ回路
41 デジタルスチルカメラ(デジタルカメラ)
AMP1 差動増幅器
C,C1,C2 容量
Iin 入力電流
Iref 基準電流値
SW1,SW2 スイッチ
V1 電圧源
V2 電圧値
Vdd 電源電圧
charge 電荷信号
clk クロック信号(クロック信号)
clk_d クロック信号(遅延クロック信号)
comp 比較信号
count カウント数
n 分解能
pwm パルス幅変調信号
q 出力信号
q_delay 遅延出力信号
ramp ランプ信号
t パルス幅
t_conv 充電期間
trig トリガ信号
vref 基準電圧
vsig 出力電圧
DESCRIPTION OF SYMBOLS 1 Analog-digital conversion circuit 2 Charging circuit 3 Comparison circuit 4
6 Discharge circuit 7
17, 18 EXOR circuit (first and second exclusive OR circuits)
19, D-FF D flip-
26
AMP1 Differential amplifier C, C1, C2 Capacitance Iin Input current Iref Reference current value SW1, SW2 Switch V1 Voltage source V2 Voltage value Vdd Power supply voltage charge Charge signal clk Clock signal (clock signal)
clk_d clock signal (delayed clock signal)
comp Comparison signal count Count n Resolution pwm Pulse width modulation signal q Output signal q_delay Delayed output signal ramp Ramp signal t Pulse width t_conv Charging period trig Trigger signal vref Reference voltage vsig Output voltage
Claims (9)
上記入力電流に応じた電荷を蓄える容量を有する充電回路と、
上記容量が蓄えた電荷を放電する放電回路と、
上記充電回路の出力電圧と電圧源が出力する基準電圧とを比較する比較回路と、
上記電圧源の出力と上記充電回路の出力との間を開閉するスイッチと、
上記スイッチの開閉を制御するスイッチ制御信号を上記スイッチに出力するスイッチ制御回路と、
上記比較回路から出力される比較信号から放電回数に応じたデジタル値を出力する制御回路と、
上記放電回路の放電電荷量を、パルス幅変調制御するパルス幅変調制御回路とを備えることを特徴とするアナログ−デジタル変換回路。 An integration type analog-digital conversion circuit that digitally converts and outputs the amount of input current,
A charging circuit having a capacity for storing charges according to the input current;
A discharge circuit for discharging the charge stored in the capacitor;
A comparison circuit for comparing the output voltage of the charging circuit and a reference voltage output from the voltage source;
A switch for opening and closing between the output of the voltage source and the output of the charging circuit;
A switch control circuit for outputting a switch control signal for controlling opening and closing of the switch to the switch;
A control circuit that outputs a digital value corresponding to the number of discharges from the comparison signal output from the comparison circuit;
An analog-digital conversion circuit comprising: a pulse width modulation control circuit for performing pulse width modulation control on a discharge charge amount of the discharge circuit.
上記遅延回路の入力にクロック信号が入力され、
上記遅延回路の出力からDフリップフロップのクロック信号入力へ、遅延クロック信号が出力され、
上記第1の排他的論理和回路の第1の入力には、電荷信号が入力され、
上記第1の排他的論理和回路の出力は、上記Dフリップフロップの入力に接続されており、
上記第1の排他的論理和回路の第2の入力は、上記Dフリップフロップの出力、上記第2の排他的論理和回路の第1の入力、及び上記可変遅延回路の入力に接続されており、
上記Dフリップフロップの出力からは、出力信号が出力され、
上記可変遅延回路の出力から上記第2の排他的論理和回路の第2の入力へ、遅延出力信号が出力され、
上記第2の排他的論理和回路の出力からパルス幅変調信号が出力されることを特徴とする請求項1に記載のアナログ−デジタル変換回路。 The pulse width modulation control circuit includes a delay circuit, first and second exclusive OR circuits, a D flip-flop, and a variable delay circuit,
A clock signal is input to the input of the delay circuit,
A delayed clock signal is output from the output of the delay circuit to the clock signal input of the D flip-flop,
A charge signal is input to the first input of the first exclusive OR circuit,
The output of the first exclusive OR circuit is connected to the input of the D flip-flop,
The second input of the first exclusive OR circuit is connected to the output of the D flip-flop, the first input of the second exclusive OR circuit, and the input of the variable delay circuit. ,
An output signal is output from the output of the D flip-flop,
A delayed output signal is output from the output of the variable delay circuit to the second input of the second exclusive OR circuit;
2. The analog-digital conversion circuit according to claim 1, wherein a pulse width modulation signal is output from the output of the second exclusive OR circuit.
上記MOSトランジスタ、上記コンパレータ、上記可変電流源、上記可変容量及び上記可変電圧源は、ランプ回路を構成し、
上記第1の遅延回路の入力にクロック信号が入力され、
上記遅延回路の出力からDフリップフロップのクロック信号入力へ、遅延クロック信号が出力され、
上記第1の排他的論理和回路の第1の入力には、電荷信号が入力され、
上記第1の排他的論理和回路の出力は、上記Dフリップフロップの入力に接続されており、
上記第1の排他的論理和回路の第2の入力は、上記Dフリップフロップの出力、上記第2の排他的論理和回路の第1の入力、及び上記第2の遅延回路の入力に接続されており、
上記Dフリップフロップの出力からは、出力信号が出力され、
上記第2の遅延回路の出力から上記第2の排他的論理和回路の第2の入力へ、遅延出力信号が出力され、
上記第2の排他的論理和回路の出力から上記MOSトランジスタのゲートへ、トリガ信号が出力され、
上記可変電流源の入力は、電源電圧が印加され、
上記可変電流源の出力は、上記MOSトランジスタのソース、上記可変容量の一端及び上記コンパレータの反転入力端子に接続されており、
上記コンパレータの反転入力端子には、ランプ信号が入力され、
上記MOSトランジスタのドレイン、上記可変容量の他端及び上記可変電圧源の入力は、電気的に接地されており、
上記可変電圧源の出力は、上記コンパレータの非反転入力端子に接続されており、
上記コンパレータの出力からパルス幅変調信号が出力されることを特徴とする請求項1に記載のアナログ−デジタル変換回路。 The pulse width modulation control circuit includes a first delay circuit, first and second exclusive OR circuits, a D flip-flop, a second delay circuit, a MOS transistor, a comparator, and a variable current source. And a variable capacitor and a variable voltage source,
The MOS transistor, the comparator, the variable current source, the variable capacitor, and the variable voltage source constitute a ramp circuit,
A clock signal is input to the input of the first delay circuit;
A delayed clock signal is output from the output of the delay circuit to the clock signal input of the D flip-flop,
A charge signal is input to the first input of the first exclusive OR circuit,
The output of the first exclusive OR circuit is connected to the input of the D flip-flop,
The second input of the first exclusive OR circuit is connected to the output of the D flip-flop, the first input of the second exclusive OR circuit, and the input of the second delay circuit. And
An output signal is output from the output of the D flip-flop,
A delayed output signal is output from the output of the second delay circuit to the second input of the second exclusive OR circuit;
A trigger signal is output from the output of the second exclusive OR circuit to the gate of the MOS transistor,
A power supply voltage is applied to the input of the variable current source,
The output of the variable current source is connected to the source of the MOS transistor, one end of the variable capacitor, and the inverting input terminal of the comparator,
A ramp signal is input to the inverting input terminal of the comparator,
The drain of the MOS transistor, the other end of the variable capacitor, and the input of the variable voltage source are electrically grounded,
The output of the variable voltage source is connected to the non-inverting input terminal of the comparator,
2. The analog-digital conversion circuit according to claim 1, wherein a pulse width modulation signal is output from the output of the comparator.
上記フォトダイオードから出力される電流が入力される、請求項1〜5のいずれか1項に記載のアナログ−デジタル変換回路とを備えることを特徴とする照度センサ。 A photodiode that receives light from the outside and converts it into a current;
An illuminance sensor comprising: the analog-digital conversion circuit according to claim 1, to which a current output from the photodiode is input.
上記発光ダイオードを駆動する発光ダイオード駆動回路と、
外部からの光を受けて電流に変換するフォトダイオードと、
上記フォトダイオードから出力される電流が入力される、請求項1〜5のいずれか1項に記載のアナログ−デジタル変換回路とを備えることを特徴とする近接センサ。 A light emitting diode that emits light to detect the detected object;
A light emitting diode driving circuit for driving the light emitting diode;
A photodiode that receives light from the outside and converts it into a current;
A proximity sensor comprising: the analog-digital conversion circuit according to claim 1, to which a current output from the photodiode is input.
上記液晶パネルを照射するバックライトと、
上記バックライトの輝度を制御するバックライト制御部と、
請求項6に記載の照度センサまたは請求項7に記載の近接センサとを備え、
上記バックライト制御部は、上記アナログ−デジタル変換回路の出力信号に基づき、上記バックライトの輝度を制御することを特徴とする携帯電話。 A liquid crystal panel that displays a screen;
A backlight for illuminating the liquid crystal panel;
A backlight control unit for controlling the luminance of the backlight;
The illuminance sensor according to claim 6 or the proximity sensor according to claim 7,
The mobile phone according to claim 1, wherein the backlight control unit controls the luminance of the backlight based on an output signal of the analog-digital conversion circuit.
上記液晶パネルを照射するバックライトと、
上記バックライトの輝度を制御するバックライト制御部と、
請求項6に記載の照度センサまたは請求項7に記載の近接センサとを備え、
上記バックライト制御部は、上記アナログ−デジタル変換回路の出力信号に基づき、上記バックライトの輝度を制御することを特徴とするデジタルカメラ。 A liquid crystal panel that displays a screen;
A backlight for illuminating the liquid crystal panel;
A backlight control unit for controlling the luminance of the backlight;
The illuminance sensor according to claim 6 or the proximity sensor according to claim 7,
The digital camera according to claim 1, wherein the backlight control unit controls the luminance of the backlight based on an output signal of the analog-digital conversion circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009243294A JP5290123B2 (en) | 2009-10-22 | 2009-10-22 | Analog-digital conversion circuit, illuminance sensor, proximity sensor, mobile phone, digital camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009243294A JP5290123B2 (en) | 2009-10-22 | 2009-10-22 | Analog-digital conversion circuit, illuminance sensor, proximity sensor, mobile phone, digital camera |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011091609A true JP2011091609A (en) | 2011-05-06 |
| JP5290123B2 JP5290123B2 (en) | 2013-09-18 |
Family
ID=44109443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009243294A Active JP5290123B2 (en) | 2009-10-22 | 2009-10-22 | Analog-digital conversion circuit, illuminance sensor, proximity sensor, mobile phone, digital camera |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5290123B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108206698A (en) * | 2018-03-30 | 2018-06-26 | 福州大学 | Ambient light sensor integral form charge balance equation analog-digital converter and control method |
| JP2023075782A (en) * | 2021-11-19 | 2023-05-31 | シャープセミコンダクターイノベーション株式会社 | Analog-to-digital converter |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245822A (en) * | 1986-04-18 | 1987-10-27 | Yokogawa Electric Corp | analog to digital converter |
| JPH05227031A (en) * | 1992-02-08 | 1993-09-03 | Hitachi Ltd | Integral type A / D conversion circuit |
| JPH0578041U (en) * | 1992-03-26 | 1993-10-22 | 横河電機株式会社 | Double integration type A / D converter |
| JP2008042886A (en) * | 2006-07-14 | 2008-02-21 | Rohm Co Ltd | Analog / digital converter, illuminance sensor, lighting device, electronic equipment |
| JP2008085473A (en) * | 2006-09-26 | 2008-04-10 | Yokogawa Electric Corp | ΣΔ AD converter circuit |
-
2009
- 2009-10-22 JP JP2009243294A patent/JP5290123B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62245822A (en) * | 1986-04-18 | 1987-10-27 | Yokogawa Electric Corp | analog to digital converter |
| JPH05227031A (en) * | 1992-02-08 | 1993-09-03 | Hitachi Ltd | Integral type A / D conversion circuit |
| JPH0578041U (en) * | 1992-03-26 | 1993-10-22 | 横河電機株式会社 | Double integration type A / D converter |
| JP2008042886A (en) * | 2006-07-14 | 2008-02-21 | Rohm Co Ltd | Analog / digital converter, illuminance sensor, lighting device, electronic equipment |
| JP2008085473A (en) * | 2006-09-26 | 2008-04-10 | Yokogawa Electric Corp | ΣΔ AD converter circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108206698A (en) * | 2018-03-30 | 2018-06-26 | 福州大学 | Ambient light sensor integral form charge balance equation analog-digital converter and control method |
| JP2023075782A (en) * | 2021-11-19 | 2023-05-31 | シャープセミコンダクターイノベーション株式会社 | Analog-to-digital converter |
| JP7765951B2 (en) | 2021-11-19 | 2025-11-07 | シャープセミコンダクターイノベーション株式会社 | Analog-to-Digital Converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5290123B2 (en) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8035365B2 (en) | DC converter which has switching control unit to select PWM signal or PFM signal | |
| US11737180B2 (en) | Control circuit, chip and control method | |
| JP4283314B2 (en) | Illuminance sensor and dimming control device | |
| US8253613B2 (en) | Second-order delta-sigma analog-to-digital converter | |
| US7554480B2 (en) | Analog/digital converter, illuminance sensor, illumination device, and electronic device | |
| US9739659B2 (en) | Optical sensor arrangement and method for light sensing | |
| JP5209066B2 (en) | Sensor device and electronic device | |
| KR101241676B1 (en) | Proximity sensors and methods for sensing proximity | |
| US20150192664A1 (en) | Analog-digital conversion circuit, sensor apparatus, cellular phone, and digital camera | |
| US6606123B2 (en) | Photosensitive device | |
| US9893736B2 (en) | Analog to digital conversion device, illuminance sensor device, and electronic apparatus comprising the illuminance sensor device | |
| TWI473980B (en) | Light sensor module | |
| JP2011007622A (en) | Sensor apparatus, cellular phone and digital camera | |
| JP2008187432A (en) | Constant current source, lamp voltage generation circuit, A / D converter | |
| US20190394845A1 (en) | Current Source Circuit and LED Driving Circuit | |
| CN100403779C (en) | Digital image sensor and operation method thereof | |
| US20130181111A1 (en) | Light measuring circuit and method | |
| JP6231216B2 (en) | Sensor, sensor device, and electronic device | |
| JP5290123B2 (en) | Analog-digital conversion circuit, illuminance sensor, proximity sensor, mobile phone, digital camera | |
| CN116155287A (en) | Analog to Digital Converter | |
| JP2021110659A (en) | Optical sensor | |
| JP5528942B2 (en) | Analog-digital conversion circuit, illuminance sensor, proximity sensor, distance sensor, mobile phone, and digital camera | |
| CN113108905B (en) | Optical sensor | |
| JP7445436B2 (en) | optical sensor | |
| JP5038749B2 (en) | AD conversion integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5290123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |