JP2011091640A - Low-pass filter - Google Patents
Low-pass filter Download PDFInfo
- Publication number
- JP2011091640A JP2011091640A JP2009243631A JP2009243631A JP2011091640A JP 2011091640 A JP2011091640 A JP 2011091640A JP 2009243631 A JP2009243631 A JP 2009243631A JP 2009243631 A JP2009243631 A JP 2009243631A JP 2011091640 A JP2011091640 A JP 2011091640A
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- low
- spiral inductor
- substrate
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000009966 trimming Methods 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Filters And Equalizers (AREA)
Abstract
Description
本発明は、所望帯域以外の信号成分を除去するローパスフィルタに関し、特に、シリーズ素子としてスパイラルインダクタ、シャント素子として半導体抵抗およびメタルキャパシタを基板上に配置して各素子間をラインにより接続した集中定数型のローパスフィルタに関する。 The present invention relates to a low-pass filter that removes signal components other than a desired band, and in particular, a lumped constant in which a spiral inductor as a series element and a semiconductor resistor and a metal capacitor as shunt elements are arranged on a substrate and the elements are connected by lines. Type low pass filter.
従来より、所望帯域以外の信号成分を除去するフィルタは様々な分野で使用されている。特に、光通信分野に用いられる受光器では、信号の雑音成分除去とリンギング防止のため、信号のビットレートの75%の遮断周波数を有する4次ベッセルトムソンローパスフィルタ(Bessel-Thomson Low-Pass-Filter:以下、BT−LPFと略称する)の使用が規格にて規定されている。このため、測定器においても、受光器においてBT−LPFを使用する必要がある。 Conventionally, filters that remove signal components other than the desired band have been used in various fields. Especially in optical receivers used in the field of optical communications, a Bessel-Thomson Low-Pass-Filter having a cutoff frequency of 75% of the signal bit rate is used to remove noise components and prevent ringing. : Hereinafter abbreviated as BT-LPF). For this reason, it is necessary to use BT-LPF in a light receiver also in a measuring device.
ところで、BT−LPFは、フィルタの特性そのものが測定結果の確度に繋がり、数あるローパスフィルタの中で最も波形劣化が小さいフィルタとして知られている。このBT−LPFの波形歪が小さい理由は、その位相平坦性が非常に高いことに起因している。そして、理想的なBT−LPFは、群遅延が遮断周波数まで一定の値となるため、群遅延平坦性が0psとなる。 By the way, the BT-LPF is known as a filter having the smallest waveform deterioration among many low-pass filters because the characteristics of the filter itself lead to the accuracy of the measurement result. The reason why the waveform distortion of the BT-LPF is small is that the phase flatness is very high. The ideal BT-LPF has a group delay flatness of 0 ps because the group delay is a constant value up to the cutoff frequency.
しかしながら、現実的に群遅延平坦性を0psまで高めることは不可能である。例えば遮断周波数が7.5GHzの従来のBT−LPFでは、6ps程度(peak−to−peak値)の誤差を生じている。そのため、信号に波形歪が発生してしまい、測定器に使用した場合に測定精度が劣化してしまう。以上のことから、群遅延特性が極めて平坦なBT−LPFの開発が望まれていた。 However, it is impossible to actually increase the group delay flatness to 0 ps. For example, in a conventional BT-LPF having a cutoff frequency of 7.5 GHz, an error of about 6 ps (peak-to-peak value) occurs. Therefore, waveform distortion occurs in the signal, and the measurement accuracy deteriorates when used in a measuring instrument. From the above, it has been desired to develop a BT-LPF having a very flat group delay characteristic.
また、ローパスフィルタの構成として、10Gbit/s信号に対しては分布定数型構成を一般的に使用している。この種の分布定数型のローパスフィルタとしては、例えば下記特許文献1に開示される群遅延平坦型ローパスフィルタが知られている。 Further, as a configuration of the low-pass filter, a distributed constant configuration is generally used for a 10 Gbit / s signal. As this type of distributed constant type low-pass filter, for example, a group delay flat type low-pass filter disclosed in Patent Document 1 below is known.
しかしながら、従来のローパスフィルタとして、完全な分布定数型で構成した場合には、反射が大きく、信号に波形劣化を引き起こしやすいため、群遅延平坦性を高めたBT−LPFには適していなかった。 However, when the conventional low-pass filter is configured as a complete distributed constant type, reflection is large and waveform deterioration is likely to occur in the signal. Therefore, it is not suitable for a BT-LPF with improved group delay flatness.
また、上記反射の問題を解決するべく、吸収体として抵抗を挿入した分布定数型のローパスフィルタでは、薄膜プロセスでのばらつきに対する解析が困難であり、デバイス作成の際には最終的にレーザートリミング等の手作業による抵抗の調整をすることで特性を満足させる必要があった。すなわち、上記薄膜プロセスでのばらつきを抑えるため、吸収体として挿入された抵抗をレーザートリミング等の手作業により調整し、特性を測定して最終的な調整を行い、検査の工程を経て出荷されるため、コストが嵩むだけでなく、調整等の手間も要するという課題があった。 In addition, in order to solve the above-mentioned reflection problem, it is difficult to analyze the dispersion in the thin film process with a distributed constant type low-pass filter in which a resistor is inserted as an absorber. It was necessary to satisfy the characteristics by adjusting the resistance manually. In other words, in order to suppress variations in the thin film process, the resistance inserted as an absorber is adjusted by manual work such as laser trimming, the characteristics are measured, final adjustment is performed, and the product is shipped after an inspection process. For this reason, there is a problem that not only the cost is increased, but also labor for adjustment is required.
さらに、上述した分布定数ではなく、チップによる集中定数でローパスフィルタを構成した場合には、所望とする高周波特性を得ることができる反面、デバイスサイズが大きくなりやすく、チップ単位の特性ばらつきによってデバイス全体の特性ばらつきが生じるといった課題があった。 Furthermore, when the low-pass filter is configured with a lumped constant based on the chip instead of the above-described distributed constant, the desired high-frequency characteristics can be obtained, but the device size tends to be large, and the entire device is affected by the characteristic variation of each chip. There has been a problem in that variations in characteristics occur.
このように、従来のBT−LPFでは、特性ばらつきを抑圧するのが困難であり、調整が必要で高コストであり、反射が大きく信号に波形歪を生じやすく、群遅延平坦性も6ps程度(fc=7.5Ghz)であり、信号に波形歪が生じるなどの課題があった。 As described above, in the conventional BT-LPF, it is difficult to suppress the characteristic variation, adjustment is necessary, and the cost is high. The reflection is large and the waveform is easily distorted in the signal. The group delay flatness is about 6 ps ( fc = 7.5 Ghz), and there is a problem that waveform distortion occurs in the signal.
そこで、本発明は上記問題点に鑑みてなされたものであり、特性ばらつきを抑圧し、理想的な位相平坦性を得ることができるローパスフィルタを提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide a low-pass filter capable of suppressing characteristic variation and obtaining ideal phase flatness.
上記目的を達成するため、本発明の請求項1に記載されたローパスフィルタは、入力端子15と出力端子16との間に直列接続されるシリーズ素子2としてのスパイラルインダクタLと、一端が接地された半導体抵抗RとメタルキャパシタCとの直列回路からなるシャント素子3とを矩形状の基板4に配置したローパスフィルタ1において、
前記矩形状の基板には、該基板の対角線の中心を原点として、前記対角線の左右に点対称に前記スパイラルインダクタ、前記半導体抵抗、前記メタルキャパシタが配置されて各素子間がラインにより接続されていることを特徴とする。
In order to achieve the above object, a low-pass filter according to claim 1 of the present invention includes a spiral inductor L as a
In the rectangular substrate, the spiral inductor, the semiconductor resistor, and the metal capacitor are arranged symmetrically with respect to the left and right of the diagonal line with the center of the diagonal line of the substrate as the origin, and the elements are connected by lines. It is characterized by being.
請求項2に記載されたローパスフィルタは、請求項1のローパスフィルタにおいて、
前記スパイラルインダクタLは、当該スパイラルインダクタを構成する全てのライン間の隙間がライン幅と同じであることを特徴とする。
The low-pass filter according to
The spiral inductor L is characterized in that the gaps between all the lines constituting the spiral inductor are the same as the line width.
請求項3に記載されたローパスフィルタは、請求項1又は2のローパスフィルタにおいて、
前記ラインの幅が全て同一であることを特徴とする。
The low-pass filter according to
All the widths of the lines are the same.
本発明によれば、基板に対し、基板の対角線の中心を原点として、対角線の左右に点対称にスパイラルインダクタ、半導体抵抗、メタルキャパシタを配置して各素子間をラインにより接続した構成により、極めて平坦な群遅延特性を実現することができる。また、主な特性ばらつき要因が抵抗値のみとなり、定数設計時にばらつきを考慮した定数設計を行うことにより、特性ばらつきを抑圧した構成を容易に実現できる。 According to the present invention, a configuration in which spiral inductors, semiconductor resistors, and metal capacitors are arranged symmetrically with respect to the substrate with the center of the diagonal line of the substrate as the origin, and the elements are connected by lines, A flat group delay characteristic can be realized. In addition, the main characteristic variation factor is only the resistance value, and by performing constant design in consideration of variation at the time of constant design, a configuration in which characteristic variation is suppressed can be easily realized.
これにより、従来のようなレーザートリミング等の手作業による調整が不要となり、低コスト化を図るとともに調整の手間を省くことができる。また、反射が小さく信号に波形歪が生じにくいという利点を有する。 This eliminates the need for manual adjustment such as laser trimming as in the prior art, thus reducing costs and reducing the adjustment effort. In addition, there is an advantage that waveform distortion is less likely to occur in the signal with small reflection.
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings.
本発明に係るローパスフィルタ1は、スパイラルインダクタLからなるシリーズ素子2と、半導体抵抗RとメタルキャパシタCの直列回路からなるシャント素子3とが基板4上に薄膜形成され、各素子間がライン5により接続された集中定数型のBT−LPFで構成されるものである。
In the low-pass filter 1 according to the present invention, a
ここで、シリーズ素子2(スパイラルインダクタL)およびシャント素子3(半導体抵抗R、メタルキャパシタC)を基板4上に配置する場合、そのレイアウト構成によって特性が大きく変化し、ライン(線路)間に不要な電磁界結合を生じることがある。 Here, when the series element 2 (spiral inductor L) and the shunt element 3 (semiconductor resistor R, metal capacitor C) are arranged on the substrate 4, the characteristics greatly change depending on the layout configuration and are not required between the lines. May cause strong electromagnetic coupling.
そこで、本発明に係るローパスフィルタ1は、上述したライン間の不要な電磁界結合を防ぐために、以下に示す(1)〜(6)の特長を有しており、これらの特長によって極めて高い群遅延平坦性を実現している。 Therefore, the low-pass filter 1 according to the present invention has the following features (1) to (6) in order to prevent the above-described unnecessary electromagnetic coupling between the lines, and these features are extremely high groups. Delay flatness is realized.
(1)矩形状(好ましくは正方形)の基板4を用い、シリーズ素子2(スパイラルインダクタL)とシャント素子3(半導体抵抗R、メタルキャパシタ)Cを、基板4の対角線(図1の破線)の中心点Pを原点として、対角線の左右に点対称に配置して次数が奇数のBT−LPFを構成し、非相関な電磁界結合を防止する。
(2)各素子(シリーズ素子2、シャント素子3)間を接続するどのライン5上にもスタブを作成せず、ライン5のライン幅Wを全て同一とし、不要なキャパシタ成分を除去する。
(3)スパイラルインダクタLに関して、スパイラルインダクタLを構成する各ライン間の隙間をライン幅Wと同じにする。
(4)各素子(シリーズ素子2、シャント素子3)間を接続する各ライン5間の距離をライン幅Wの3倍以上離し、ライン5間の不要な電磁界結合を防止する。
(5)各素子(シリーズ素子2、シャント素子3)を取り囲むように基板4の周囲にグランドGNDを設け、BT−LPFのグランドを強化する。
(6)グランドGNDと各ライン5との距離はライン幅Wの3倍程度とする。
(1) Using a rectangular (preferably square) substrate 4, a series element 2 (spiral inductor L) and a shunt element 3 (semiconductor resistor R, metal capacitor) C are connected to a diagonal line (dashed line in FIG. 1) of the substrate 4. An BT-LPF having an odd order is configured by symmetrically arranging the center point P on the left and right sides of the diagonal line to prevent uncorrelated electromagnetic field coupling.
(2) A stub is not formed on any
(3) For the spiral inductor L, the gap between the lines constituting the spiral inductor L is made equal to the line width W.
(4) The distance between the
(5) A ground GND is provided around the substrate 4 so as to surround each element (
(6) The distance between the ground GND and each
尚、(1)のレイアウト構成において、スパイラルインダクタLの向き、定数ばらつき、各素子(シリーズ素子2、シャント素子3)間を接続するライン5、グランドGNDに関しても、基板4の対角線の中心点Pを中心として左右点対称にする。
In the layout configuration of (1), the center point P of the diagonal line of the substrate 4 is also applied to the direction of the spiral inductor L, variation in constants, the
以下、上述した(1)〜(6)の特長を有する本発明に係るローパスフィルタ1の具体的なレイアウト構成について図1〜3を参照しながら説明する。 Hereinafter, a specific layout configuration of the low-pass filter 1 according to the present invention having the above-described features (1) to (6) will be described with reference to FIGS.
本発明に係るローパスフィルタ1は、図1に示すように、誘電体からなる正方形の基板4を用いている。そして、ローパスフィルタ1を構成するスパイラルインダクタLからなるシリーズ素子2と、半導体抵抗RとメタルキャパシタCの直列回路からなるシャント素子3とは、基板4の対角線を境界線とし、この対角線の中心点Pを原点として対角線の左右に点対称に配置される。また、各素子間は、対角線の中心点Pを原点として対角線の左右に点対称なライン5で接続される。
As shown in FIG. 1, the low-pass filter 1 according to the present invention uses a square substrate 4 made of a dielectric. The
メタルキャパシタCは、図2(a),(b)に示すように、基板4の表面に形成された上層メタル11と、この上層メタル11に対向して基板4の裏面に形成された下層メタル12とからなり、上層メタル11と下層メタル12の対向する部分によってキャパシタを構成している。尚、基板4の表面に形成された上層メタル11は、後述するグランドGNDに接続して接地される。
As shown in FIGS. 2A and 2B, the metal capacitor C includes an
半導体抵抗Rは、例えば蒸着、スパッタリング、メッキ等の薄膜プロセスの手法により、図2(a),(b)に示すように、基板4の裏面に薄膜形成され、その両端が基板4の裏面に形成された下層メタル12に接続される。そして、下層メタル12は、基板4に貫通形成されたスルーホール内のコンタクト部13を介して基板4の表面の上層メタル11と接続される。
The semiconductor resistor R is formed as a thin film on the back surface of the substrate 4 as shown in FIGS. 2A and 2B by a thin film process method such as vapor deposition, sputtering, or plating, and both ends thereof are formed on the back surface of the substrate 4. It is connected to the formed
スパイラルインダクタL1は、図3(a),(b)に示すように、矩形スパイラル状に形成される。スパイラルインダクタLの一端は、一対の導電スペーサ14aと導電スペーサ14a間を接続するライン14bとからなるエアブリッジ14を介して基板4上の上層メタル11に接続され、この上層メタル11が半導体抵抗Rと入力端子15に接続される。同様に、スパイラルインダクタL2も、一端がエアブリッジ14を介して基板4上の上層メタル11に接続され、この上層メタル11が半導体抵抗Rと出力端子16に接続される。
As shown in FIGS. 3A and 3B, the spiral inductor L1 is formed in a rectangular spiral shape. One end of the spiral inductor L is connected to the
スパイラルインダクタLは、スパイラルインダクタLを構成するライン間の隙間がライン幅Wと同じに設定されている。また、入力端子15とスパイラルインダクタL1との間のライン5、半導体抵抗RとスパイラルインダクタLとの間のライン5、スパイラルインダクタL1,L2間のライン5、スパイラルインダクタL2と出力端子16との間のライン5は、スタブを形成することなく全て同一のライン幅Wに設定されている。これにより、不要なキャパシタ成分を除去することができる。
In the spiral inductor L, the gap between the lines constituting the spiral inductor L is set to be the same as the line width W. Further, the
そして、基板4の表面には、シリーズ素子2(スパイラルインダクタL)とシャント素子3(半導体抵抗R、メタルキャパシタC)を取り囲むようにグランドGNDが形成される。これにより、BT−LPFのグランドを強化している。 A ground GND is formed on the surface of the substrate 4 so as to surround the series element 2 (spiral inductor L) and the shunt element 3 (semiconductor resistor R, metal capacitor C). Thereby, the ground of BT-LPF is strengthened.
また、入力端子15と交差するグランドGNDおよび出力端子16と交差するグランドGNDは、基板4に貫通形成されたスルーホールを通して基板4の裏面側で導通接続される。
The ground GND intersecting with the
さらに、グランドGNDは、各ライン5との距離がライン幅Wの3倍(3W)に設定されている。また、グランドGNDは、共振を逃がすべく、素子(L、R、C)と対向する一部分が階段状をなしている。
Further, the ground GND is set to be 3 times (3 W) the line width W from each
ここで、図4は上述した図1のレイアウト構成によるローパスフィルタ1の等価回路を示している。 Here, FIG. 4 shows an equivalent circuit of the low-pass filter 1 having the layout configuration shown in FIG.
図4に示すように、本例のローパスフィルタ1は、入力端子15と出力端子16との間に直列接続された2個のスパイラルインダクタL1,L2からなるシリーズ素子2と、入力端子15と一方のスパイラルインダクタL1との間に接続された半導体抵抗R1とメタルキャパシタC1の直列回路、2個のスパイラルインダクタL1,L2間に2組に分割されて接続された半導体抵抗RとメタルキャパシタCの直列回路(半導体抵抗R2とメタルキャパシタC2の直列回路、半導体抵抗R3とメタルキャパシタC3の直列回路)、他方のスパイラルインダクタL2と出力端子16との間に接続された半導体抵抗R4とメタルキャパシタC4の直列回路からなるシャント素子3とにより、5次のBT−LPFを構成している。
As shown in FIG. 4, the low-pass filter 1 of this example includes a
そして、上述した図1のレイアウト構成によるローパスフィルタ1では、図5に示すような群遅延平坦性を得ることができる。具体的には、図5に示すように、遮断周波数7.6GHz BT−LPFにおいて、群遅延平坦性1.5ps(peak−to−peak値)を実現している。 The low-pass filter 1 having the layout configuration of FIG. 1 described above can obtain the group delay flatness as shown in FIG. Specifically, as shown in FIG. 5, a group delay flatness of 1.5 ps (peak-to-peak value) is realized at a cutoff frequency of 7.6 GHz BT-LPF.
尚、図1のレイアウト構成のローパスフィルタ1によれば、薄膜プロセスでのばらつきを考慮したとしても、群遅延平坦性3.5ps以下を満足するので、従来の6psの約半分の群遅延平坦性を実現することができる。 The low-pass filter 1 having the layout configuration shown in FIG. 1 satisfies the group delay flatness of 3.5 ps or less even when the variation in the thin film process is taken into consideration. Can be realized.
このように、本発明に係るローパスフィルタ1は、基板4に対し、シリーズ素子2としてのスパイラルインダクタLと、シャント素子3としての半導体抵抗RとメタルキャパシタCの直列回路とを、基板4の対角線の中心を原点として、対角線の左右に点対称に配置して各素子間をライン5により接続した集中定数型によって構成している。これにより、極めて平坦な群遅延特性を実現することができる。しかも、小型化が図れ、設計を簡便にすることができる。
As described above, the low-pass filter 1 according to the present invention includes, on the substrate 4, a spiral inductor L as the
また、薄膜プロセスでは、ラインに関係する定数の誤差を極めて小さく実現できるため、ライン幅で主特性が決定されるスパイラルインダクタL及びメタルキャパシタCによる特性ばらつきを容易に抑えることができる。 Further, in the thin film process, the constant error related to the line can be realized extremely small, so that the characteristic variation due to the spiral inductor L and the metal capacitor C whose main characteristics are determined by the line width can be easily suppressed.
これにより、本発明に係るローパスフィルタ1では、主な特性ばらつき要因が半導体抵抗Rの値のみとなる。そして、この半導体抵抗Rの値のばらつきに関しては、定数設計時にばらつきを考慮した定数設計を行うことで特性ばらつきを抑圧した構成を実現することができる。 Thereby, in the low-pass filter 1 according to the present invention, the main characteristic variation factor is only the value of the semiconductor resistance R. With regard to the variation in the value of the semiconductor resistance R, it is possible to realize a configuration in which variation in characteristics is suppressed by performing constant design in consideration of variation during constant design.
従って、従来のようなレーザートリミング等の調整が不要となり、調整の手間が省け、低コスト化を実現することができる。理論的に、設計した7.6GHz BT−LPFの群遅延特性のばらつきは、抵抗が±10%程度の誤差を生じるものとして、最大値で2ps以下に抑えることができる。 Therefore, conventional adjustments such as laser trimming are not required, the adjustment work is saved, and the cost can be reduced. Theoretically, the variation in the group delay characteristics of the designed 7.6 GHz BT-LPF can be suppressed to 2 ps or less at the maximum value, assuming that the resistance causes an error of about ± 10%.
ところで、上述した実施の形態のローパスフィルタ1では、スパイラルインダクタL、半導体抵抗R、メタルキャパシタCを正方形の基板4に配置した構成を例にとって説明したが、各素子(スパイラルインダクタL、半導体抵抗R、メタルキャパシタC)を長方形の基板に配置してもよい。 By the way, in the low-pass filter 1 of the above-described embodiment, the configuration in which the spiral inductor L, the semiconductor resistor R, and the metal capacitor C are arranged on the square substrate 4 has been described as an example, but each element (spiral inductor L, semiconductor resistor R) is described. The metal capacitor C) may be arranged on a rectangular substrate.
また、ローパスフィルタ1として、次数が5次のBT−LPFを例にとって説明したが、次数が5次に限定されるものではなく、次数が奇数のBT−LPFを実現することができる。 Further, although the BT-LPF having the fifth order has been described as an example of the low-pass filter 1, the order is not limited to the fifth order, and an BT-LPF having an odd order can be realized.
1 ローパスフィルタ
2 シリーズ素子
3 シャント素子
4 基板
5 ライン
15 入力端子
16 出力端子
L(L1,L2) スパイラルインダクタ
C(C1,C2,C3,C4) メタルキャパシタ
R(R1,R2,R3,R4) 半導体抵抗
DESCRIPTION OF SYMBOLS 1
Claims (3)
前記矩形状の基板には、該基板の対角線の中心を原点として、前記対角線の左右に点対称に前記スパイラルインダクタ、前記半導体抵抗、前記メタルキャパシタが配置されて各素子間がラインにより接続されていることを特徴とするローパスフィルタ。 A spiral inductor (L) as a series element (2) connected in series between an input terminal (15) and an output terminal (16), a semiconductor resistor (R) having one end grounded, and a metal capacitor (C) In a low-pass filter (1) in which a shunt element (3) composed of a series circuit is arranged on a rectangular substrate (4),
In the rectangular substrate, the spiral inductor, the semiconductor resistor, and the metal capacitor are arranged symmetrically with respect to the left and right of the diagonal line with the center of the diagonal line of the substrate as the origin, and the elements are connected by lines. A low-pass filter characterized by
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009243631A JP5457135B2 (en) | 2009-10-22 | 2009-10-22 | Low pass filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009243631A JP5457135B2 (en) | 2009-10-22 | 2009-10-22 | Low pass filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011091640A true JP2011091640A (en) | 2011-05-06 |
| JP5457135B2 JP5457135B2 (en) | 2014-04-02 |
Family
ID=44109466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009243631A Expired - Fee Related JP5457135B2 (en) | 2009-10-22 | 2009-10-22 | Low pass filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5457135B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028686A (en) * | 2015-07-17 | 2017-02-02 | ローム株式会社 | Chip filter |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514008A (en) * | 1991-06-27 | 1993-01-22 | Toko Inc | Stripline filter |
| JP2002015917A (en) * | 2000-06-29 | 2002-01-18 | Kyocera Corp | Inductor |
| JP2003133881A (en) * | 2001-08-10 | 2003-05-09 | Murata Mfg Co Ltd | Group delay flat type low-pass filter, mounting structure thereof, group delay flat type low-pass filter device, and optical signal receiving device |
| JP2003163503A (en) * | 2001-11-27 | 2003-06-06 | Mitsubishi Electric Corp | Low-pass filter, and multi-stage low-pass filter using the same, multilayer RF package, multilayer RF module |
| JP2008271204A (en) * | 2007-04-20 | 2008-11-06 | Toko Inc | Multilayer electronic components |
-
2009
- 2009-10-22 JP JP2009243631A patent/JP5457135B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0514008A (en) * | 1991-06-27 | 1993-01-22 | Toko Inc | Stripline filter |
| JP2002015917A (en) * | 2000-06-29 | 2002-01-18 | Kyocera Corp | Inductor |
| JP2003133881A (en) * | 2001-08-10 | 2003-05-09 | Murata Mfg Co Ltd | Group delay flat type low-pass filter, mounting structure thereof, group delay flat type low-pass filter device, and optical signal receiving device |
| JP2003163503A (en) * | 2001-11-27 | 2003-06-06 | Mitsubishi Electric Corp | Low-pass filter, and multi-stage low-pass filter using the same, multilayer RF package, multilayer RF module |
| JP2008271204A (en) * | 2007-04-20 | 2008-11-06 | Toko Inc | Multilayer electronic components |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028686A (en) * | 2015-07-17 | 2017-02-02 | ローム株式会社 | Chip filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5457135B2 (en) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6249023B2 (en) | Filter parts | |
| US8879230B2 (en) | IC EMI filter with ESD protection incorporating LC resonance tanks for rejection enhancement | |
| TW201236366A (en) | Miniaturized passive low pass filter | |
| US12113516B2 (en) | Acoustic-wave ladder filter having impedance element and diplexer based thereon | |
| US8830011B2 (en) | Band-pass filter using LC resonators | |
| US8581676B2 (en) | Common-mode filter | |
| KR20020032976A (en) | Circuit for Compensating Passband Flatness | |
| JP5457135B2 (en) | Low pass filter | |
| JP2022034594A (en) | BIAS TEE CIRCUIT AND PoC CIRCUIT USING THE SAME | |
| CN205792477U (en) | Low-pass filter with broadband suppression capability | |
| JP5940880B2 (en) | Band stop filter | |
| JP2005286893A (en) | Passband flatness compensation circuit and filter | |
| US8050044B2 (en) | Power plane and a manufacturing method thereof | |
| JP4508037B2 (en) | Attenuator | |
| JP4768398B2 (en) | Low pass filter | |
| JP5799523B2 (en) | Filter characteristic compensation circuit and filter circuit | |
| TWI424612B (en) | Wideband coupling filter | |
| JP5007499B2 (en) | Noise filter array | |
| JP5261258B2 (en) | Bandpass filter | |
| WO2024195697A1 (en) | Filter device | |
| JP4155520B2 (en) | filter | |
| TWI558101B (en) | Differntial transmission circuit | |
| JP2006019936A (en) | Noise filter | |
| TWI595746B (en) | Method for improving stability of power amplifier circuit | |
| JPH09270655A (en) | Bessel filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140109 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5457135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |