JP2011087034A - 受信回路及び半導体装置 - Google Patents
受信回路及び半導体装置 Download PDFInfo
- Publication number
- JP2011087034A JP2011087034A JP2009237074A JP2009237074A JP2011087034A JP 2011087034 A JP2011087034 A JP 2011087034A JP 2009237074 A JP2009237074 A JP 2009237074A JP 2009237074 A JP2009237074 A JP 2009237074A JP 2011087034 A JP2011087034 A JP 2011087034A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- power
- interference wave
- receiving circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】受信しようとする所望波に近接する周波数の干渉波を受信した場合にも離れた周波数の干渉波を受信した場合にも高い干渉波抑圧比が得られる受信回路及び受信回路が半導体基板上に形成された半導体装置を得る。
【解決手段】AGCループと、AGCループの後段に設けられアクティブフィルタを含むフィルタ群と、フィルタ群の中間ノードと出力ノードとの差電力を検出することにより所望波以外の所望波に近接する周波数の干渉波の存在を検出する差電力検出部と、差電力検出部が干渉波を検出したときにAGCループの収束電力を抑える方向に切り替える切り替え回路と、を備える。
【選択図】図1
【解決手段】AGCループと、AGCループの後段に設けられアクティブフィルタを含むフィルタ群と、フィルタ群の中間ノードと出力ノードとの差電力を検出することにより所望波以外の所望波に近接する周波数の干渉波の存在を検出する差電力検出部と、差電力検出部が干渉波を検出したときにAGCループの収束電力を抑える方向に切り替える切り替え回路と、を備える。
【選択図】図1
Description
本発明は、受信回路及び受信回路を半導体基板上に形成した半導体装置に関する。特に、AGCループとアクティブフィルタを備えた受信回路に関する。
受信信号を中間周波数信号に変換し、中間周波数(Intermediate Frequency、以下、IFと呼ぶ)に変換した受信信号に対して信号処理を行うスーパーヘテロダイン方式の受信回路が広く用いられている。この中間周波数の変換には、ミキサー回路が用いられ、ミキサー回路に入力する局部発振器(Local Oscillator、以下LOと呼ぶ)信号と受信信号の周波数差が、中間周波数信号(IF信号:ミキサー回路出力信号)の周波数となる。
ここで中間周波数信号の周波数が一定と仮定すると、局部発振器の周波数を変更することで受信可能な受信信号周波数が変わることになり、受信したい信号の周波数を局部発振器の発振周波数で制御できることになる。一般に受信回路に入力する信号には、受信したい周波数の信号(所望波)と、不必要な周波数の信号(干渉波)が混在している。この中から所望波だけを中間周波数信号として出力するためには、所望波周波数と局部発振器の発振周波数との差が中間周波数信号の周波数となるように局部発振器の発振周波数を調整し、さらに、ミキサー出力回路出力信号に含まれる中間周波数信号の中から干渉波を抑制し、所望波のみを取り出すフィルタ回路が必要になる。
受信回路の干渉波抑圧に関する性能は干渉波抑圧比で表され、この数値が高いほど優れた受信機であると言える。一般に、所望波と干渉波の周波数差が小さくなると受信機の干渉波抑圧比は劣化する。このことを踏まえ、通信システムの干渉波抑圧比の規格は周波数差が小さい時には比較的小さく、周波数差が大きい時には大きい値に定められているのが普通である。一例として図2に各種TV放送での干渉波抑圧比規格を示す。図2の実線は、アメリカなどで採用されているATSC(Advanced Television Systems Committee)の規格であり、破線は、欧州を中心に採用されているDVB−T(Digital Video Broadcasting−Terrestrial)、Nordigの規格である。
図3は、従来の受信回路のブロック図である。入力端子INから入力した受信信号は、AGC(Automatic Gain Control)ループ110により一定の電力に増幅され、ミキサー回路MIXERに入力する。ミキサー回路MIXERでは、AGCループ110の出力信号が局部発振器LOの発振する周波数と合成され、中間周波数信号に変換される。さらに、この中間周波数信号は、中間周波数低域通過フィルタIFLPFにより、受信したい所望波に対して干渉波となる高周波が取り除かれ、所望の周波数信号が出力端子OUTから出力される。
AGCループ110は、入力端子INから入力した受信信号を増幅する高周波可変利得増幅器RFVGAと、高周波可変利得増幅器RFVGAの出力電力を検出して電圧信号として出力する電力検出器DETと、基準電圧Vrefと電力検出器DETの出力電圧との電圧差に基づいて、高周波可変利得増幅器RFVGAの利得を制御する差動増幅器DIFFAMPを備えている。AGCループは、全体として受信信号のレベルによって、高周波可変利得増幅器RFVGAの利得を自動的に制御し、AGCループの出力電力が一定の電力に収束するように動作する。
特許文献1には、妨害波の存在によって本来希望波にのみ応じるべきAGCの感度抑制が過度に効き、希望波の受信を妨げることがないようにするFM受信装置が記載されている。特許文献1では、FM検波器の出力とミキサーのIF周波数との周波数の差を検出する帯域検出回路を設け、帯域検出回路が受信しようとする希望波の周波数帯域の近傍に妨害波を検出した場合は、帰還系に設けられたAGCアンプの感度を最小にしてRFアンプの利得を上げるようにしている。特許文献1ではAGCアンプが帰還系に設けられており、AGCアンブの出力によりレベル検出を行っているので、AGCアンプの感度を最小にすると、AGCループにおける入力系に対する出力系のゲイン、AGCループの収束電力は最大になる。
特許文献2には、混合回路(ミキサー)入力信号とフィルタの出力信号から2つのAGC電圧を生成し、電圧が大きい方をAGCに用いることで、フィルタ帯域内とフィルタ帯域外に妨害波が存在した場合に、異なるAGC電圧を使用するFM受信機のAGC回路が記載されている。
特許文献3には、フィルタ回路の出力や中間出力を用いてフィルタ回路に入力される信号全体のパワーと所望波や干渉波のレベルを検出し、フィルタ回路の次数、回路構成、内部パラメータを制御するフィルタ回路が記載されている。
以下の分析は本発明により与えられる。受信した周波数から所望波のみを取り出し、所望波に近接する周波数の干渉波を除去するためには、フィルタ回路の段数を増やし、フィルタ回路に急峻な減衰特性を持たせることが必要になる。しかし、フィルタ回路に急峻な減衰特性を持たせると遮断周波数付近でフィルタ回路内後段の増幅器が飽和していないにも係わらず、フィルタ回路内前段の増幅器が飽和し、フィルタ回路全体の耐入力特性が劣化する。
この耐入力特性が劣化する周波数帯が所望波に近接する干渉波の帯域と重なると干渉波抑圧比が劣化する。
本発明の1つの側面による受信回路は、AGCループと、前記AGCループの後段に設けられ、アクティブフィルタを含むフィルタ群と、前記フィルタ群の中間ノードと出力ノードとの差電力を検出することにより、所望波以外の前記所望波に近接する周波数の干渉波の存在を検出する差電力検出部と、前記差電力検出部が前記干渉波を検出したときに前記AGCループの収束電力を抑える方向に切り替える切り替え回路と、を備える。
また、本発明の他の側面による半導体装置は、上記受信回路が半導体基板上に形成されている。
本発明によれば、所望波に近接する周波数の干渉波の存在を検出した場合は、AGCループの収束電力を抑え、アクティブフィルタの飽和を防止することができ、所望波に近接しない周波数の干渉波の所在を検出した場合は、アクティブフィルタが飽和しない範囲でAGCループの収束電力を高め、アクティブフィルタ出力のS/N比を向上させることができる。すなわち、干渉波の周波数によらず、常に高い干渉波抑圧比が得られる。
実施の形態の説明に入る前に、発明が解決しようとする課題で述べた従来技術において、耐入力特性が劣化し、干渉波抑圧比が劣化する理由について、図面を用いてもう少し詳しく説明しておく。図4は、中間周波数低域通過フィルタ(IFLPF)の減衰特性と耐入力特性を示す図である。また、図6には、所望波に対して、近接する周波数の干渉波である干渉波1の周波数帯域と、所望波から離れた周波数の干渉波である干渉波2の周波数を示す。以下、説明を簡単にするため、本明細書では、所望波に近接する周波数の干渉波を干渉波1と呼び、所望波から離れた周波数の干渉波を干渉波2と呼ぶことにする。図6に示すとおり、所望波を減衰させず、所望波に近接する干渉波1をカットするためには、フィルタ回路の減衰特性は急峻であることが要求される。アクティブフィルタの減衰特性を急峻にするためにはフィルタ回路の次数を上げる必要がある。すなわち、フィルタ回路を構成する抵抗、容量と増幅器を多段構成とし、段数を増やす必要がある。
また、アクティブフィルタの増幅器には能動素子が用いられるため、能動素子が飽和しない電力範囲でのみフィルタとしての機能を果たす。この飽和しない入力電力が高いほど出力でのS/N比を高く保つことができるため、高性能なフィルタと言える。この特性は耐入力特性と呼ばれ、フィルタの性能指標の一つである。
ところが、アクティブフィルタの段数を増やし減衰特性を急峻にしようとすると、フィルタの内部ノードでは、遮断周波数付近で高い増幅率を持つこととなり、増幅率が低い周波数に比べて耐入力特性が劣化する。この様子を図4、図6に中間周波数低域通過フィルタIFLPFの耐入力特性として示す。この問題はアクティブフィルタ固有の問題であり、フィルタの減衰特性を急峻にするほど耐入力特性の劣化は大きくなる傾向にある。すなわち、遮断周波数付近の入力信号を与えた場合、フィルタ回路内後段の増幅器が飽和していないにも係わらず、フィルタ回路内前段の増幅器が飽和し、フィルタ回路全体の耐入力特性が劣化する。
図5に、AGC収束電力と干渉波抑圧比との関係を示す図を示す。AGCループの出力電力であるAGC収束電力を上げるとミキサー回路MIXERを介して中間周波数低域通過フィルタIFLPFへの入力電力が上昇する。中間周波数低域通過フィルタIFLPFへの入力電力を増加させると中間周波数低域通過フィルタIFLPFの出力信号のS/N比を高く保つことができるので、干渉波抑圧比を向上させることができる。しかし、中間周波数低域通過フィルタIFLPFへの入力電力を上げすぎると耐入力特性を超えてしまい中間周波数低域通過フィルタIFLPFが飽和してしまうため、干渉波抑圧比が著しく劣化する。
上述したように干渉波の周波数が中間周波数低域通過フィルタIFLPFの遮断周波数より高ければ(図6の干渉波2に相当)中間周波数低域通過フィルタIFLPFの耐入力特性がフラットなところまでAGC収束電力を上げることができ、干渉波抑圧比を高くすることができる(図5の破線参照)。
しかし、干渉波の周波数が遮断周波数付近であれば(図6の干渉波1に相当)AGC収束電力を干渉波2の場合と同様に設定すると中間周波数低域通過フィルタIFLPFへの入力電力が耐入力特性を超えてしまうので干渉波抑圧比は著しく劣化する(図5の実線参照)。
すなわち、受信機の干渉波抑圧比を向上させるためには、中間周波数低域通過フィルタIFLPFの減衰特性を急峻にし、干渉波の除去能力を向上させる必要がある。しかし、アクティブフィルタで急峻な減衰特性を実現させると遮断周波数付近での耐入力特性の劣化が大きくなるためAGC収束電力を下げる必要があり、干渉波抑圧比の低下につながる。すなわち、AGC収束電力と干渉波抑圧比の関係は、干渉波2に対して干渉波抑圧比を向上させようとしてAGC収束電力を上げると干渉波1に対する干渉波抑圧比が劣化し、干渉波1に対する干渉波抑圧比を向上させるためにAGC収束電力を抑えると、干渉波2の干渉波抑圧比が向上できないというトレードオフの関係になる。
図7は、所望波と干渉波のチャンネル差及びAGC収束電力と干渉波抑圧比との関係を示す図である。図7の実線に対する破線で示すように所望波と干渉波とのチャンネル差が大きい場合には、AGC収束電力を大きくすると干渉波抑圧比は向上する。しかし、所望波と干渉波とのチャンネル差が少ないときにAGC収束電力を大きくすると逆に干渉波抑圧比は劣化する。
次に本発明の実施形態の概要を説明する。なお、実施形態の概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
本発明の一実施形態の受信回路100、100A、100Bは、例えば、図1、図11、図12に示すように、AGCループ10と、AGCループ10の後段に設けられアクティブフィルタIFLPFを含むフィルタ群20、20Aと、フィルタ群20、20Aの中間ノードと出力ノードとの差電力を検出することにより所望波以外の所望波に近接する周波数の干渉波の存在を検出する差電力検出部30、30A、30Bと、差電力検出部30、30A、30Bが干渉波を検出したときにAGCループ10の収束電力を抑える方向に切り替える切り替え回路SWと、を備える。なお、AGCループは受信信号(入力端子INから入力される信号)のレベルによって、受信信号を増幅する増幅器(例えばRFVGA)の利得を自動的に制御し、出力電力が一定の電力に収束するようにした増幅器を含む負帰還ループである。
図10に実線で示すように干渉波1の存在の有無によりAGC収束電力を切り替えることができるので、干渉波1を受信した場合はAGC収束電力を下げることで、干渉波1が含まれない場合にはAGC収束電力を上げることで、いずれの場合も良好な干渉波抑圧比が得られる。
また、例えば、図1、図11、図12に示すように、差電力検出部30、30A、30Bは、中間ノードの電力を検出しそれに応じた電圧を出力する中間ノード電力検出器DET2と、出力ノードの電力を検出しそれに応じた電圧を出力する出力ノード電力検出器DET3と、中間ノード電力検出器DET2の出力電圧と前記出力ノード電力検出器DET3の出力電圧との差電圧を求め切り替え回路SWの切り替え制御信号を生成する差電圧検出部31、31Aと、を備えるものとしてもよい。
さらに、フィルタ群20は、複数段縦続接続されたアクティブフィルタIFLPFを含んで構成されるものとしてもよい。アクティブフィルタIFLPFの一例を図8に示す。
また、たとえば、図11、図12に示すように、フィルタ群20Aは、アクティブフィルタIFLPFと、アクティブフィルタの後段に設けられたディジタルフィルタDFを含むものとしてもよい。さらに、一例として図1、図8に示すように中間ノードと出力ノードが、複数段従属接続されたアクティブフィルタIFLPFの中間ノードMN1、MN2と出力ノードOT1、OT2であるものとしてもよい。
また、図11に一例として示すように、中間ノードが、アクティブフィルタIFLPFの中間ノードであり、出力ノードがディジタルフィルタDFの出力ノードであってもよい。さらに、図12に一例として示すように、中間ノードと出力ノードが、ディジタルフィルタDFの中間ノードと出力ノードであってもよい。
また、例えば、図1、図8、図11、図12に示すようにアクティブフィルタIFLPFがアクティブローパスフィルタであってもよい。
また、AGCループ10の後段に受信周波数を中間周波数に変換する周波数変換器40が設けられ、フィルタ群20、20Aには中間周波数が入力信号として接続されているものとしてもよい。
さらに、本発明の一実施形態の半導体装置は、上記受信回路が半導体基板上に形成されている。
以上で概要の説明を終え、本発明の具体的な実施例について図面を参照して詳しく説明する。
図1は、本発明の実施例1による受信回路100の全体ブロック図である。受信回路100は、入力端子INから入力した受信信号を一定の電力に増幅するAGCループ10と、AGCループ10により増幅した受信信号を中間周波数に変換する周波数変換器40と、中間周波数から所望の周波数の信号を取り出すためのアクティブフィルタである中間周波数低域通過フィルタIFLPFを含むフィルタ群20と、フィルタ群の中間ノードと出力ノードとの差電力を検出し、AGCループ10の収束電力を制御するための差電力検出部30と、を備えている。
AGCループ10は、基準電圧としてVref1とVref2の2つの基準電圧を備えている。基準電圧Vref1は、中間周波数低域通過フィルタIFLPFの遮断周波数付近の耐入力特性が低い周波数帯域である所望波に近接する周波数に干渉波1が入ってきた場合に中間周波数低域通過フィルタIFLPFが飽和しないようにAGCループ10の収束電力を抑えるための基準となる電圧である。また、基準電圧Vref2は、耐入力特性が低くなる周波数帯域以外に干渉波2が入ってきた場合にAGCループ10の収束電力を上げて中間周波数低域通過フィルタIFLPF出力の高いS/N比が得られるようにする基準となる電圧である。
また、AGCループ10は、差動増幅器DIFFAMPの比較電圧となる基準電圧をVref1とVref2から差電力検出部30の出力信号に基づいて選択する切り替え回路SWを備えている。切り替え回路SWは、干渉波1が入ってきた場合は、基準電圧Vref1を選択し、干渉波1がない場合は、基準電圧Vref2を選択する。基準電圧Vref1を選択すると、AGCループ10の収束電力は低下し、基準電圧Vref2を選択するとAGCループ10の収束電力は増加する。AGCループ10のその他の構成は、すでに従来の技術して説明した図3のAGCループ110の構成と同一である。また、周波数変換器40は、局部発振器LOとミキサー回路MIXERを含んで構成されるが、局部発振器LOとミキサー回路MIXERの構成と機能は、従来技術として説明した図3の局部発振器LOとミキサー回路MIXERと同一である。
フィルタ群20は、アクティブフィルタである中間周波数低域通過フィルタIFLPFを備えている。中間周波数低域通過フィルタIFLPFの内部の回路構成の一例を図8に示す。図8に示すように、中間周波数低域通過フィルタIFLPFは、5段に縦続接続された増幅器OP1〜OP5と、各段を構成する抵抗R1〜R20、容量C1〜C10により構成されている。中間周波数低域通過フィルタIFLPFの入力ノードIN1、IN2には、抵抗R1、R2を介して初段の増幅器OP1が接続され、最終段の増幅器OP5の出力信号は、出力ノードOT1、OT2に接続される。また、3段目の増幅器OP3の出力信号は、中間ノードMN1、MN2に接続されている。この中間周波数低域通過フィルタIFLPFの入力ノードIN1、IN2に干渉波1と所望波が入力しても5段トータルでは十分な減衰特性を有しているので、出力ノードOT1、OT2からは、所望波のみをフィルタリングして出力することができる。
ただし、3段目の増幅器OP3の出力信号が接続される中間ノードMN1、MN2では、図6の干渉波1のような所望波に近接する干渉波は除去しきれずに所望波に干渉波1が含まれる信号として出力される。一方、入力ノードIN1、IN2に干渉波2が入力した場合は、中間ノードMN1、MN2の段階で干渉波2が除去され、所望波のみが出力される。
中間周波数低域通過フィルタIFLPFの中間ノードMN1、MN2は、図1において、差電力検出部30の中間ノード電力検出器DET2に、出力ノードOT1、OT2は、受信回路100全体の出力端子OUTと差電力検出部30の出力ノード電力検出器DET3に接続される。なお、図8では、中間ノードMN1、MN2、出力ノードOT1、OT2からは1対の相補信号が出力されるものとして記載しているが、図1では、1対の相補信号は1本の信号として簡略化して記載している。
差電力検出部30は、中間ノードの電力を検出しそれに応じた電圧を出力する中間ノード電力検出器DET2と、出力ノードの電力を検出し、それに応じた電圧を出力する出力ノード電力検出器DET3と、中間ノード電力検出器DET2の出力電圧と出力ノード電力検出器DET3の出力電圧との差電圧を求め切り替え回路SWの切り替え制御信号を生成する差電圧検出部31と、を備えている。
次に、実施例1の受信回路100の動作について、図9を用いて説明する。図9は、中間周波数低域通過フィルタIFLPFの入力ノード、中間ノード、出力ノードでの信号の周波数と電力を示す図である。図9(a)は中間周波数低域通過フィルタIFLPFの入力ノードで観測される信号である。すなわち、図9(a)の信号は、受信回路100の入力端子INから入力された信号をAGCループ10により増幅し、周波数変換器40により中間周波数に変換されて中間周波数低域通過フィルタIFLPFに入力される信号である。この入力信号には、所望波の他に、干渉波1と干渉波2が含まれているものとする。また、干渉波1、干渉波2の電力は所望波より大きいものとする。また、参考のため、波線で、中間周波数低域通過フィルタIFLPFの中間ノードと出力ノードとの減衰特性を示す。すなわち、出力ノードでは、干渉波1、干渉波2は除去されるが、中間ノードでは、干渉波2は除去されるが、干渉波1は完全には除去されないことがわかる。
図9(b)は、中間ノードで観測される信号の周波数と電力を示す図である。中間ノードでは、干渉波2はすでに除去されているが、干渉波1は一部除去されないで残っている。
図9(c)は、中間周波数低域通過フィルタIFLPFの出力ノードにおいて観測される信号の周波数と電力を示す図である。出力ノードでは、干渉波1が完全に除去され、出力ノードから出力される信号は、所望波のみである。すなわち、中間ノードでは、干渉波1は残っているが、干渉波2は完全に除去されている。また、出力ノードでは、干渉波1、干渉波2は共に完全に除去されているが、所望波は残っている。したがって、中間ノードの電力から出力ノードの電力を減算すれば、中間周波数低域通過フィルタIFLPFに入力される信号に干渉波1が含まれているか否かが確認できることになる。この様にして差電力検出部30では、中間周波数低域通過フィルタの中間ノードと出力ノードの電力から中間周波数低域通過フィルタIFLPFの入力信号に干渉波1が含まれているか否かを知ることができる。
AGCループ10は、中間周波数低域通過フィルタIFLPFに入力する信号に干渉波1が含まれているときは、中間周波数低域通過フィルタIFLPFの耐入力特性が低くなるので、AGCループの収束電力を下げて、中間周波数低域通過フィルタIFLPFが飽和しないようにする。
一方、中間周波数低域通過フィルタIFLPFに入力する信号に干渉波1が含まれてない場合は、中間周波数低域通過フィルタIFLPFの耐入力特性が低くならないので、AGCループの収束電力を上げて、受信回路100の出力信号のS/N比を上げることができる。
この結果、図10に示すように、干渉波1を受信した場合と、干渉波1が含まれない場合と、によってAGC収束電力を変え、干渉波が干渉波1であるか干渉波2であるかに係わらず、いずれの場合も干渉波抑圧比が最大になるようにAGC収束電力を切り替えることができる。
なお、上述した実施例1の受信回路100は、半導体基板の上に半導体集積回路として形成することができる。
図11に実施例2の受信回路100Bのブロック図を示す。図11の説明において、図1の受信回路100とほぼ構成が同一で機能も同一であるブロックは図1と同一の符号を記載し、詳細な説明は省略する。実施例2の受信回路100Bは、中間周波数低域通過フィルタIFLPFの後段にAD変換器ADC1とディジタルフィルタDFを設けている。実施例2では、アクティブフィルタである中間周波数低域通過フィルタIFLPFとその後段に設けたディジタルフィルタDFでフィルタ群20Aを構成している。実施例2では、ディジタルフィルタDF、出力ノード電力検出器DET3、差電圧検出部31Aはディジタル回路で構成される。
実施例2の基本的な動作は実施例1と同一である。中間周波数低域通過フィルタIFLPFの受信信号に干渉波1が含まれる場合、中間ノード電力検出器DET2の出力電圧が、出力ノード電力検出器DET3の出力電圧よりも大きくなる。従って、差電圧検出部31Aがハイレベルを出力し、切り替え回路SWは基準電圧Vref1を選択する。中間周波数低域通過フィルタIFLPFの受信信号に干渉波1が含まれていない場合は、中間ノード電力検出器DET2、出力ノード電力検出器DET3の出力電圧がほぼ等しくなるので、差電圧検出部31Aはロウレベルを出力し、切り替え回路SWは基準電圧Vref2を選択する。基準電圧Vref2は基準電圧Vref1よりも高い電圧に設定されているので、基準電圧Vref1を選択した場合より、AGCループの収束電力は増加し、S/N比が向上することによって干渉波抑圧比の向上も図れることになる。
また、実施例2では、干渉波を除去する役割の一部をディジタルフィルタDFが担うが、このディジタルフィルタDFはアクティブフィルタではないため、耐入力特性の劣化は生じない。アクティブフィルタで構成されるブロックは中間周波数低域通過フィルタIFLPFのみである。
実施例1では、干渉波1の存在を検出する、中間周波数低域通過フィルタIFLPFの中間ノード、中間ノード電力検出器DET2、出力ノード電力検出器DET3が全てアナログ回路で構成される。従って、受信回路100を半導体基板の上に集積回路として形成する場合に、半導体の製造バラツキによる中間周波数低域通過フィルタIFLPFの減衰特性のバラツキ、中間ノード電力検出器DET2、出力ノード電力検出器DET3の電力−電圧変換特性のバラツキが生じる。このことは、干渉波1の検出電力範囲が変動することを意味し、目的の機能を安定的に果たすためには、各アナログ回路への要求特性が過剰となる場合がある。
これに対して実施例2では、干渉波1の存在を検出するブロックのうち出力ノード電力検出器DET3がディジタル化されているため、半導体の製造バラツキの影響を軽減できる。また、出力ノード電力検出器DET3に入力される信号はディジタルフィルタDFを通っており、より正確な所望波電力の検出が可能となる。以上の違いより、干渉波1の検出電力範囲が実施例1に比べてさらに安定する。従って、「干渉波周波数に応じた干渉波抑圧比の実現」をより安定に行うことが可能となる。また、出力ノード電力検出器DET3をディジタル化することにより、レイアウト面積の削減も可能となる。なお、中間周波数低域通過フィルタIFLPFの特性によっては、上記実施例2の構成から、ディジタルフィルタDFを省略した構成でも同様の動作・効果が実現される。
図12は、実施例3による受信回路のブロック図である。実施例3では、図11に示す実施例2から更に中間ノード電力検出部DET2をディジタル回路で構成し、ディジタルフィルタDFの中間ノードの電力を検出するように接続を変更している。この場合、中間周波数低域通過フィルタIFLPFの減衰特性を実施例1、2よりも緩く設定することができる。中間周波数低域通過フィルタIFLPFの減衰特性がゆるいため、所望波に加え、ある程度減衰するものの、干渉波1も中間周波数低域通過フィルタIFLPF出力に現れるようになり、ディジタルフィルタDFの入力ノードでは干渉波1の情報が残っている。よって、ディジタルフィルタDFの中間ノードと出力ノードのレベルを中間ノード電力検出器DET2、出力ノード電力検出器DET3で検出することで、干渉波1の有無による中間ノードと、出力ノードとの電力の違いを検出することが可能となり、実施例1、2と同様の動作が実現できる。なおディジタルフィルタDFの特性によっては、本実施例の構成に、中間ノードの電力検出用と、出力ノードの電力検出器用に専用のディジタルフィルタを追加した構成でも同様の動作・効果が実現される。
実施例3によれば、中間周波数低域通過フィルタIFLPFはアクティブフィルタで構成されるが、前述の通り減衰特性は実施例1、2よりも緩く設定することができる。そのため、中間周波数低域通過フィルタIFLPFの遮断周波数付近での耐入力特性の劣化が少なくなり、AGC収束電力を高く設定でき、IFPLF出力でのS/N比が向上し、受信機全体の干渉波抑圧比の向上が図れることになる。なお、アクティブフィルタで構成される中間周波数低域通過フィルタIFLPFで不足する減衰特性は、ディジタルフィルタDFで補うことができる。
また、干渉波1の存在を検出するブロックが全てディジタル化されているため、半導体基板の上に受信回路100Bを半導体集積回路として形成する場合に、半導体の製造バラツキの影響を軽減でき、干渉波1の検出電力範囲をより安定させることが可能となる。加えて中間ノード電力検出部DET2、出力ノード電力検出部DET3をディジタル信号処理回路で実現することにより、レイアウト面積の削減も可能となる。
なお、上記実施例1乃至3では、アクティブフィルタが所望波の周波数に対して高周波の干渉波をカットする低域通過フィルタである場合について説明したが、アクティブフィルタが特定の周波数帯域のみを通過させる帯域通過フィルタである場合や、所望波より低周波数の信号をカットする高域通過フィルタ等であっても本発明は有効であり、アクティブフィルタは、低域通過フィルタに限られるものではない。
また、実施例1乃至3では、アクティブフィルタの前段に周波数変換器を設け、アクティブフィルタに入力する周波数を中間周波数に変換してからアクティブフィルタに入力しているが、所望波の周波数帯域や受信回路の用途によっては、かならずしも、中間周波数に変換する必要はなく、たとえば、AGCループの出力信号が直接アクティブフィルタに入力されるものとしてもよい。
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
10:AGCループ
20、20A:フィルタ群
30、30A、30B:差電力検出部
31、31A:差電圧検出部
40:周波数変換器
100、100A、100B:受信回路
ADC、ADC1、ADC2:AD変換器
C1〜C10:容量
DET、DET1:電力検出器
DET2:中間ノード電力検出器
DET3:出力ノード電力検出器
DF:ディジタルフィルタ
DIFFAMP:差動増幅器
IFLPF:中間周波数低域通過フィルタ
IN:入力端子
IN1、IN2:入力ノード
LO:局部発振器
MIXER:ミキサー回路
MN1、MN2:中間ノード
OP1〜OP5:増幅器
OUT:出力端子
OT1、OT2:出力ノード
R1〜R20:抵抗
RFVGA:高周波利得増幅器
SW:切り替え回路
Vref、Vref1、Vref2:基準電圧
20、20A:フィルタ群
30、30A、30B:差電力検出部
31、31A:差電圧検出部
40:周波数変換器
100、100A、100B:受信回路
ADC、ADC1、ADC2:AD変換器
C1〜C10:容量
DET、DET1:電力検出器
DET2:中間ノード電力検出器
DET3:出力ノード電力検出器
DF:ディジタルフィルタ
DIFFAMP:差動増幅器
IFLPF:中間周波数低域通過フィルタ
IN:入力端子
IN1、IN2:入力ノード
LO:局部発振器
MIXER:ミキサー回路
MN1、MN2:中間ノード
OP1〜OP5:増幅器
OUT:出力端子
OT1、OT2:出力ノード
R1〜R20:抵抗
RFVGA:高周波利得増幅器
SW:切り替え回路
Vref、Vref1、Vref2:基準電圧
Claims (10)
- AGCループと、
前記AGCループの後段に設けられ、アクティブフィルタを含むフィルタ群と、
前記フィルタ群の中間ノードと出力ノードとの差電力を検出することにより、所望波以外の前記所望波に近接する周波数の干渉波の存在を検出する差電力検出部と、
前記差電力検出部が前記干渉波を検出したときに前記AGCループの収束電力を抑える方向に切り替える切り替え回路と、
を備えることを特徴とする受信回路。 - 前記差電力検出部は、
前記中間ノードの電力を検出し、それに応じた電圧を出力する中間ノード電力検出器と、
前記出力ノードの電力を検出し、それに応じた電圧を出力する出力ノード電力検出器と、
前記中間ノード電力検出器の出力電圧と前記出力ノード電力検出器の出力電圧との差電圧を求め前記切り替え回路の切り替え制御信号を生成する差電圧検出部と、
を備えることを特徴とする請求項1記載の受信回路。 - 前記フィルタ群は、複数段縦続接続されたアクティブフィルタを含んで構成されていることを特徴とする請求項1又は2記載の受信回路。
- 前記フィルタ群は、アクティブフィルタと、前記アクティブフィルタの後段に設けられたディジタルフィルタを含むことを特徴とする請求項1乃至3いずれか1項記載の受信回路。
- 前記中間ノードと出力ノードが、前記複数段従属接続されたアクティブフィルタの中間ノードと出力ノードであることを特徴とする請求項3記載の受信回路。
- 前記中間ノードが、前記アクティブフィルタの中間ノードであり、前記出力ノードが前記ディジタルフィルタの出力ノードであることを特徴とする請求項4記載の受信回路。
- 前記中間ノードと出力ノードが、前記ディジタルフィルタの中間ノードと出力ノードであることを特徴とする請求項4記載の受信回路。
- 前記アクティブフィルタがアクティブローパスフィルタであることを特徴とする請求項1乃至7いずれか1項記載の受信回路。
- 前記AGCループの後段に受信周波数を中間周波数に変換する周波数変換器が設けられ、前記フィルタ群には前記中間周波数が入力信号として接続されていることを特徴とする請求項1乃至8いずれか1項記載の受信回路。
- 前記請求項1乃至9いずれか1項記載の受信回路が半導体基板上に形成されていることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009237074A JP2011087034A (ja) | 2009-10-14 | 2009-10-14 | 受信回路及び半導体装置 |
| US12/902,679 US20110085625A1 (en) | 2009-10-14 | 2010-10-12 | Receiver and semiconductor device |
| CN2010105103311A CN102045076A (zh) | 2009-10-14 | 2010-10-14 | 接收电路及半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009237074A JP2011087034A (ja) | 2009-10-14 | 2009-10-14 | 受信回路及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011087034A true JP2011087034A (ja) | 2011-04-28 |
Family
ID=43854834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009237074A Pending JP2011087034A (ja) | 2009-10-14 | 2009-10-14 | 受信回路及び半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110085625A1 (ja) |
| JP (1) | JP2011087034A (ja) |
| CN (1) | CN102045076A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015088775A (ja) * | 2013-10-28 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 受信機及び利得制御方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120155581A1 (en) * | 2010-12-20 | 2012-06-21 | Francesco Dantoni | Implementation of a high performance multi-carrier receiver using frequency selectivity and digital compensation techniques |
| US10009193B2 (en) * | 2015-02-23 | 2018-06-26 | Photonic Systems, Inc. | Methods and apparatus for source and load power transfer control |
| CN106209273B (zh) * | 2016-07-25 | 2018-06-15 | 波达通信设备(广州)有限公司 | 接收机接收电平的检测方法、装置及系统 |
| IL280268B (en) | 2021-01-15 | 2022-08-01 | Rafael Advanced Defense Systems Ltd | Interference rejection broadband receiver |
| US11870406B2 (en) * | 2022-03-14 | 2024-01-09 | Rafael Microelectronics, Inc. | Fast automatic gain control circuit |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001016121A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | フィルタ装置および無線受信装置 |
| JP2001077716A (ja) * | 1999-09-07 | 2001-03-23 | Fujitsu Ten Ltd | Ifフィルタアンプ |
| JP2003218711A (ja) * | 2002-01-22 | 2003-07-31 | Alps Electric Co Ltd | Fm受信機のagc回路 |
| JP2005142985A (ja) * | 2003-11-10 | 2005-06-02 | Matsushita Electric Ind Co Ltd | 通信方式および通信装置 |
| JP2005536162A (ja) * | 2002-08-20 | 2005-11-24 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | 異なる帯域幅を有する複数のデジタルフィルタを含む通信信号受信方法および関連する受信機 |
| JP2006527962A (ja) * | 2003-06-16 | 2006-12-07 | 松下電器産業株式会社 | デジタル放送受信機 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4019153A (en) * | 1974-10-07 | 1977-04-19 | The Charles Stark Draper Laboratory, Inc. | Digital phase-locked loop filter |
| US6917789B1 (en) * | 1999-10-21 | 2005-07-12 | Broadcom Corporation | Adaptive radio transceiver with an antenna matching circuit |
| EP1178637A1 (en) * | 2000-08-04 | 2002-02-06 | Motorola, Inc. | Apparatus for reducing DC offset in a direct conversion receiver |
| US7212798B1 (en) * | 2003-07-17 | 2007-05-01 | Cisco Technology, Inc. | Adaptive AGC in a wireless network receiver |
| US8401128B2 (en) * | 2003-08-28 | 2013-03-19 | Telefonaktiebolaget L M Ericsson (Publ) | Method and system for adaptable receiver parameters |
| CN100417204C (zh) * | 2004-09-16 | 2008-09-03 | 松下电器产业株式会社 | 电视接收机 |
| JP2006093884A (ja) * | 2004-09-21 | 2006-04-06 | Oki Electric Ind Co Ltd | フィルタ装置 |
| JP2008205757A (ja) * | 2007-02-20 | 2008-09-04 | Sanyo Electric Co Ltd | テレビ受信回路及びテレビ受信装置 |
-
2009
- 2009-10-14 JP JP2009237074A patent/JP2011087034A/ja active Pending
-
2010
- 2010-10-12 US US12/902,679 patent/US20110085625A1/en not_active Abandoned
- 2010-10-14 CN CN2010105103311A patent/CN102045076A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001016121A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | フィルタ装置および無線受信装置 |
| JP2001077716A (ja) * | 1999-09-07 | 2001-03-23 | Fujitsu Ten Ltd | Ifフィルタアンプ |
| JP2003218711A (ja) * | 2002-01-22 | 2003-07-31 | Alps Electric Co Ltd | Fm受信機のagc回路 |
| JP2005536162A (ja) * | 2002-08-20 | 2005-11-24 | テレフォンアクチーボラゲット エル エム エリクソン(パブル) | 異なる帯域幅を有する複数のデジタルフィルタを含む通信信号受信方法および関連する受信機 |
| JP2006527962A (ja) * | 2003-06-16 | 2006-12-07 | 松下電器産業株式会社 | デジタル放送受信機 |
| JP2005142985A (ja) * | 2003-11-10 | 2005-06-02 | Matsushita Electric Ind Co Ltd | 通信方式および通信装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015088775A (ja) * | 2013-10-28 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 受信機及び利得制御方法 |
| US9281792B2 (en) | 2013-10-28 | 2016-03-08 | Renesas Electronics Corporation | Receiver and method for gain control |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102045076A (zh) | 2011-05-04 |
| US20110085625A1 (en) | 2011-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090124227A1 (en) | Automatic gain control circuit | |
| US8836447B2 (en) | Tuner and front-end circuit thereof | |
| US8624654B2 (en) | Automatic step variable attenuator and radio communication device | |
| US8725105B2 (en) | Low noise amplifier and saw-less receiver with low-noise amplifier | |
| JP2011087034A (ja) | 受信回路及び半導体装置 | |
| US20120139633A1 (en) | Semiconductor integrated circuit and tuner system including the same | |
| US7795979B2 (en) | Automatic gain control circuit and low noise amplifying circuit | |
| CN107809220B (zh) | 低噪声放大器、射频集成电路、信号接收模块及射频收发芯片 | |
| US20090086859A1 (en) | Receiving unit receiving digital television broadcasting | |
| US9673769B2 (en) | Variable gain circuit and tuner system provided with same | |
| CN101305571B (zh) | 镜像抑制接收机 | |
| US20130328622A1 (en) | Filtering device with low-pass filtering function and band-pass filtering function | |
| JP6583293B2 (ja) | Agc回路および無線受信機 | |
| US7355471B2 (en) | Circuit for DC offset cancellation | |
| JP5444084B2 (ja) | 半導体受信機と自動利得制御方法 | |
| US9281792B2 (en) | Receiver and method for gain control | |
| JP2006217127A (ja) | 受信装置 | |
| JP2004328400A (ja) | アンテナアンプおよび共用アンテナアンプ | |
| JP2010288125A (ja) | テレビジョン放送チューナ | |
| US20040113702A1 (en) | Tuner circuit | |
| US20110051015A1 (en) | Television signal receiving tuner | |
| US20040248536A1 (en) | Receiving circuit having improved distortion characteristics | |
| JP2006203530A (ja) | デジタル放送受信機 | |
| JP2007500989A (ja) | 自動利得制御を有するチャネルセレクタ | |
| KR20160089233A (ko) | 초광대역 임펄스 수신기의 dc 보정기 및 이를 포함하는 초광대역 임펄스 수신기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131119 |