JP2011085921A - 表示装置およびその駆動方法 - Google Patents

Abstract

【課題】表示装置の消費電力を抑制しつつ、表示品位を向上させた、新たな駆動方法を提案する。
【解決手段】第１の初期化期間において、すべての画素に第１の階調を表示させ、第２の初期化期間において、すべての画素に第２の階調を表示させ、書き込み期間において目的とする画像を表示させ、保持期間において画像を保持する。または、多階調を表示する階調保持型表示素子の電気的履歴を、第１の初期化期間および第２の初期化期間において消去する。または、共通電極の電位を、第１の初期化期間、第２の初期化期間、書き込み期間、保持期間において、変動させる。または、容量配線の電位を、共通電極の電位に同期して変化させる。
【選択図】図２

Description

発明の一態様は、電気泳動素子をはじめとする階調保持型表示素子を用いた表示装置の駆動方法に関する。または、当該駆動方法を用いた表示装置に関する。

低電力で駆動可能な表示装置のひとつとして、電気泳動素子を用いた表示装置が注目されている。電気泳動素子は、電界による帯電微粒子の移動をその原理とするものであり、電界を発生させない限りは、極めて長時間にわたって画像を保持できるという特徴を有している。そのため、電気泳動素子を用いた表示装置は、例えば、電子書籍やポスターなどの静止画像用の表示装置として期待されている。

電気泳動素子を用いた表示装置は、上述のように低消費電力表示装置として非常に有望であるため、これまでにも様々な構成が提案されている。例えば、液晶表示装置などと同様に、画素のスイッチング素子としてトランジスタを用いたアクティブマトリクス型の表示装置が提案されている（例えば、特許文献１参照）。

また、電気泳動素子を用いた表示装置の駆動方法も、様々なものが提案されている。例えば、画像切り替えの際に、表示部全面を第１の階調（例えば、白）に変換し、次いで、第２の階調（例えば、黒）に変換した後に、目的の画像を表示する方法が提案されている（例えば、特許文献２参照）。

特開２００２−１６９１９０号公報 特開２００７−２０６４７１号公報

しかし、上述の駆動方法では、白および黒の２値のみを表現するにとどまり、多数の階調を表現することができない。このため、上述の技術は、多階調表示が必要とされる表示装置（例えば、階調保持型表示素子を用い、フルカラー化された表示装置）に適した技術とは言い難い。

また、多くの階調を表現する表示装置においては、わずかな表示乱れの発生が、画像の品質を著しく低下させることになる。このため、残像の問題は、２値表示の場合と比較しても深刻である。

さらに、多くの階調を表現するためには、複雑な駆動方法を採用しなくてはならず、消費電力は増大する傾向にある。このため、階調保持型表示素子を用いた表示装置には、さらなる消費電力の抑制が求められる。

上述の問題等に鑑み、開示する発明の一態様では、消費電力を抑制しつつ、表示品位を向上させた、新たな表示装置の駆動方法を提案することを目的の一とする。または、新たな駆動方法を用いた表示装置を提供することを目的の一とする。

開示する発明の一態様では、第１の初期化期間において、すべての画素に第１の階調を表示させ、第２の初期化期間において、すべての画素に第２の階調を表示させ、書き込み期間において目的とする画像を表示させ、保持期間において画像を保持する。または、多階調を表示する階調保持型表示素子の電気的履歴を、第１の初期化期間および第２の初期化期間において消去する。または、共通電極の電位を、第１の初期化期間、第２の初期化期間、書き込み期間、保持期間において、変動させる。または、容量配線の電位を、共通電極の電位に同期して変化させる。

より詳細には、例えば、次の通りである。

開示する発明の一態様は、画素電極に第１の電位または第２の電位を与え、共通電極に第２の電位を与えることにより、階調保持型表示素子に第１の階調を表示させ、それと共に、容量素子を介して画素電極と電気的に接続される容量配線に第３の電位を与え、画素電極に第１の電位または第２の電位を与え、共通電極に第１の電位を与えることにより、階調保持型表示素子に第２の階調を表示させ、それと共に、容量配線に第４の電位を与え、画素電極に第１の電位または第２の電位を与え、共通電極に第２の電位を与えることにより、階調保持型表示素子に所定の階調を表示させ、それと共に、容量配線に第３の電位を与え、共通電極に第１の電位または第２の電位を与え、画素電極に、共通電極に与えられる電位に等しい電位を与えることにより、階調保持型表示素子に所定の階調を保持させ、それと共に、容量配線に第４の電位または第３の電位を与え、これによって所定の画像を表示する表示装置の駆動方法である。

開示する発明の別の一態様は、画素電極に第１の電位または第２の電位を与え、共通電極に第２の電位を与えることにより、階調保持型表示素子に第１の階調を表示させ、それと共に、容量素子を介して画素電極と電気的に接続される容量配線に第３の電位を与え、画素電極に第２の電位を与え、共通電極に第１の電位を与えることにより、階調保持型表示素子に第２の階調を表示させ、それと共に、容量配線に第４の電位を与え、画素電極に第１の電位または第２の電位を与え、共通電極に第２の電位を与えることにより、階調保持型表示素子に所定の階調を表示させ、それと共に、容量配線に第３の電位を与え、共通電極に第１の電位または第２の電位を与え、画素電極に、共通電極に与えられる電位に等しい電位を与えることにより、階調保持型表示素子に所定の階調を保持させ、それと共に、容量配線に第４の電位または第３の電位を与え、これによって所定の画像を表示する表示装置の駆動方法である。

上記において、画素電極と容量配線の電位差が、画素電極と共通電極の電位差に等しくなるよう第３の電位または第４の電位を容量配線に与えることが望ましい。また、第３の電位を第２の電位と等しくし、第４の電位を第１の電位と等しくしても良い。つまり、第１の電位と第２の電位の電位差を、第３の電位と第４の電位の電位差と等しくしても良い。なお、本明細書等において、「等しい」「同じ」等の表現は、誤差の範囲での差異が存在する場合を含む。例えば、電位（または電位差）が等しいと言う場合には、少なくとも±５％の範囲を誤差の範囲として含む。

また、上記において、所定の画像の前の画像を表示するために階調保持型表示素子に保持されていた階調に応じて、画素電極に第１の電位を与える期間の長さを制御して、階調保持型表示素子に第１の階調を表示させることが望ましい。

また、上記において、画素電極に第１の電位を与える期間の長さと、第２の電位を与える期間の長さを制御することにより、階調保持型表示素子に所定の階調を表示させることが望ましい。

また、上記において、第１の階調を、階調保持型表示素子の明度が最大となる階調または最小となる階調の一方とし、第２の階調を、階調保持型表示素子の明度が最大となる階調または最小となる階調の他方とすることが望ましい。

開示する発明の別の一態様は、上記の駆動方法を用い、かつ、画素電極に与えられる電位を制御する素子として、酸化物半導体材料を用いたトランジスタを有する表示装置である。なお、酸化物半導体材料は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の非晶質酸化物半導体材料であることが望ましい。

なお、本明細書等において、階調保持型表示素子とは、素子に電位差を与える（電圧を加える）ことにより表示される階調が制御され、素子に電位差を与えない（電圧を加えない）ことにより、表示される階調を保持することができる表示素子をいう。階調保持型表示素子としては、電気泳動素子、粒子回転素子、粒子移動素子、磁気泳動素子、液体移動素子、光散乱素子、相変化素子、などがある。

開示する発明の一態様によって、表示装置の消費電力を抑制しつつ、表示品位を向上させることができる。

表示装置の構成例を示す図である。 各期間の構成例を示す図である。 第１の初期化期間における入力電位の例を示す図である。 書き込み期間における入力電位の例を示す図である。 第１の初期化期間における入力電位の例を示す図である。 各期間の構成例を示す図である。 画素回路の構成例を示す図である。 表示装置の構成例を示す図である。 表示装置の構成例を示す図である。 表示装置の応用形態を示す図である。

以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、その趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。

なお、以下の実施の形態では、階調保持型表示素子として電気泳動素子を用いる場合を例に説明する。

（実施の形態１）
本実施の形態では、開示する発明の一態様である階調保持型表示素子を用いた表示装置およびその動作（駆動方法）について、図１〜図４を用いて説明する。

＜構成例＞
図１（Ａ）に本実施の形態の表示装置の構成ブロック図を示す。表示装置１００は、画素部１０２と、ソースドライバ１０４と、ゲートドライバ１０６と、コントローラ部１０８と、各々が略平行に配列したｍ（ｍは正の整数）本のソース線１１０（ソース線１１０_１〜１１０_ｍ）と、各々が略平行に配列したｎ（ｎは正の整数）本のゲート線１１２（ゲート線１１２_１〜１１２_ｎ）とを有する。ソースドライバ１０４は、ｍ本のソース線１１０を介して画素部１０２と電気的に接続され、ゲートドライバ１０６は、ｎ本のゲート線１１２を介して、画素部１０２に電気的に接続される。また、コントローラ部１０８は、ソースドライバ１０４およびゲートドライバ１０６に電気的に接続される。

さらに、画素部１０２は、ｎ×ｍ個の画素１２０（画素１２０_１１〜１２０_ｎｍ）を有する。なお、画素１２０は、ｎ行ｍ列に配列している。また、ｍ本のソース線１１０の各々は、各列に配列したｎ個の画素に電気的に接続され、ｎ本のゲート線１１２の各々は、各行に配列したｍ個の画素に電気的に接続される。つまり、ｉ行ｊ列の画素１２０_ｉｊ（ｉ、ｊは正の整数、ただし１≦ｉ≦ｎ、１≦ｊ≦ｍ）は、ソース線１１０_ｊおよびゲート線１１２_ｉに電気的に接続される。

図１（Ｂ）に表示装置を構成する画素１２０の回路図を示す。画素１２０は、ソース線１１０、ゲート線１１２、トランジスタ１１４、容量素子１１６、電気泳動素子１１８を少なくとも含む。トランジスタ１１４のゲート端子はゲート線１１２と電気的に接続されており、第１の端子（便宜的にソース端子とも呼ぶ）はソース線１１０と電気的に接続されており、第２の端子（便宜的にドレイン端子とも呼ぶ）は容量素子１１６の第１の端子および電気泳動素子１１８の第１の端子（便宜的に画素電極とも呼ぶ）と電気的に接続されている。また、容量素子１１６の第２の端子は所定の電位を与える配線（便宜的に容量配線とも呼ぶ）と電気的に接続されている。また、電気泳動素子１１８の第２の端子（便宜的に共通電極とも呼ぶ）は共通電位を与える配線（便宜的に共通電位線とも呼ぶ）と電気的に接続されている。

なお、表示装置は複数の画素によって構成されるが、他の画素の構成も上述の画素１２０の構成と同様である。また、ソースやドレインの称呼は便宜的なものにすぎず、その機能を確定させるものではない。

図１（Ｃ）には、電気泳動素子１１８の構成を示す。電気泳動素子１１８は、電極１３０、電極１３２、電極１３０と電極１３２の間の帯電粒子を含有する層１３４を少なくとも含む。ここで、電極１３０または電極１３２の一方が電気泳動素子１１８の第１の端子（画素電極）に相当し、電極１３０または電極１３２の他方が電気泳動素子１１８の第２の端子（共通電極）に相当する。また、電極１３０または電極１３２の一方は、透光性を有する材料によって構成される。帯電粒子を含有する層１３４は、正または負の一方に帯電した白色粒子１４０と、正または負の他方に帯電した黒色粒子１４２とがそれぞれ封入されたマイクロカプセル１４４を有する。白色粒子１４０および黒色粒子１４２は、それぞれマイクロカプセル１４４内を移動することが可能である。

上述のような電気泳動素子１１８では、電極１３０および電極１３２の電位を制御することで、マイクロカプセル１４４中の白色粒子１４０および黒色粒子１４２の配置を変化させることが可能である。そして、これを利用して、外部から見た電気泳動素子１１８の明度を変化させることが可能である。例えば、透光性を有する材料によって構成される電極付近に白色粒子１４０を集めることで、明度が高い状態（例えば白色）を認識させることができる。また、透光性を有する材料によって構成される電極付近に黒色粒子１４２を集めることで、明度が低い状態（例えば黒色）を認識させることができる。

なお、電気泳動素子１１８の明度は、２段階で変化させても良いし（すなわち、２階調表示）、多段階で変化させても良い（すなわち、多階調表示）。２段階で変化させる場合には、例えば、白や黒などの２つの異なる明度（以下、単に階調とよぶ）を表現することができる。一方、多段階で変化させる場合には、中間色（例えば灰色）を含めた多階調を表現することができる。

なお、本実施の形態では、階調保持型表示素子の一例として電気泳動素子を用いる場合について説明しているが、他の階調保持型表示素子を用いても良い。他の階調保持型表示素子の例としては、ツイストボールを用いる粒子回転素子、帯電トナーや電子粉流体（登録商標）を用いる粒子移動素子、磁気によって階調を表現する磁気泳動素子、液体移動素子、光散乱素子、相変化素子、などがある。

＜動作の概略＞
次に、動作の概略を説明する。電気泳動素子１１８への信号の入力は、共通電極および画素電極に与える電位を制御することにより行われる。より具体的には、共通電位線の電位を制御することで共通電極の電位を制御し、ソースドライバ１０４からの信号を制御することで、トランジスタ１１４を介してソース線１１０と電気的に接続される画素電極の電位を制御する。なお、画素電極への信号の入力は、ゲート線１１２のいずれかを選択し、トランジスタ１１４をオン状態とすることで行われる。

開示する発明の表示装置では、共通電極および画素電極には、高低２種類の電位（第１の電位または第２の電位）が選択的に与えられる。例えば、電気泳動素子１１８に共通電極側を高電位とする電位差（以下、単に電圧ともよぶ）を与える場合には、共通電極にはＶ_ｈが与えられ、画素電極にはＶ_ｌ（Ｖ_ｌ＜Ｖ_ｈ）が与えられる。また、電気泳動素子１１８に画素電極側を高電位とする電位差（電圧）を与える場合には、共通電極にはＶ_ｌが与えられ、画素電極にはＶ_ｈが与えられる。そして、電気泳動素子１１８に電位差を与えない場合には、共通電極と画素電極を同電位とする。すなわち、共通電極および画素電極にはＶ_ｌまたはＶ_ｈのいずれか一方が与えられる。なお、共通電極と画素電極に与えられる電位は、厳密に上記２種類の電位であることに限られず、その誤差の範囲（例えば±５％の範囲）をも含む。

このように、共通電極と画素電極に電位差を生じさせることによって帯電粒子を含有する層１３４に電界を発生させ、電気泳動素子１１８中の白色粒子１４０および黒色粒子１４２の配置を変化させて、階調の変化を実現する。また、共通電極と画素電極に電位差を生じさせないことで、階調の保持を実現する。

開示する発明の表示装置では、電気泳動素子１１８が表示する階調を、電界を発生させる時間（電位差が生じる時間）によって制御する。このため、電気泳動素子１１８に生じる電圧は、原則としてＶ_ｈ−Ｖ_ｌおよびＶ_ｌ−Ｖ_ｈの２種類のみで構わない。なお、ここでは、便宜上、電圧を発生させる最小の時間である単位時間ｔを基準として階調を表現することとする。

なお、階調は、帯電粒子を含有する層１３４に発生する電界の強度によって制御することも可能である。

次に、表示装置１００の動作を、その機能に応じた各期間に分けて説明する。表示装置１００の動作は、画像の書き換えを行う書き換え期間と、画像の保持を行う保持期間とに分けて説明することができる（図２（Ａ）参照）。書き換え期間は、画素１２０の電気泳動素子１１８に第１の階調を表示させる第１の初期化期間と、第２の階調を表示させる第２の初期化期間と、所定の階調を表示させる書き込み期間とに分けられる。ここで、第１の初期化期間および第２の初期化期間は、電気泳動素子１１８に加えられた電気的な履歴を消去し、表示装置の残像を低減させるための期間である。また、第１の階調および第２の階調は、電気泳動素子１１８の明度が最大となる階調または最小となる階調のいずれかをいうものとする。

なお、本実施の形態において示す様に、共通電極に第１の電位または第２の電位のいずれか一方を与えることで、共通電極の電位を固定する場合と比較して消費電力を低減することが可能である。例えば、第１の初期化期間においてＶ_ｈを、第２の初期化期間においてＶ_ｌを、書き込み期間においてＶ_ｈを、保持期間においてＶ_ｌを与える構成とすることが可能である（図２（Ｂ）参照）。もちろん、共通電極に与える電位は、図２（Ｂ）に示すものに限る必要はない。第１の初期化期間においてＶ_ｌを、第２の初期化期間においてＶ_ｈを、書き込み期間においてＶ_ｌを、保持期間においてＶ_ｈを与える構成としても構わない。また、保持期間において与えられる電位は、書き込み期間や第１の初期化期間において与えられる電位と同じとしても構わない。

本実施の形態で示す表示装置において、画素電極の電位はＶ_ｌ〜Ｖ_ｈで変動する。つまり、画素電極の電位の変化量はＶ（＝Ｖ_ｈ−Ｖ_ｌ）である。一方で、共通電極の電位を固定して同様の動作を行う場合、共通電極の電位を基準（０）とすれば、画素電極の電位の変化量は２Ｖとなる。このように、共通電極の電位を変動させる場合には、共通電極の電位を固定する場合と比較して、画素電極の電位の変化量を半減させることができる。このため、ソースドライバ１０４に係る負担を低減し、表示装置の消費電力を低減させることができるのである。

なお、本実施の形態において示すように、共通電極の電位を変動させる場合には、容量素子１１６の第２の端子に接続された容量配線の電位を、共通電極の電位に同期させて変化させることが望ましい。具体的には、画素電極と容量配線の電位差が、画素電極と共通電極の電位差に等しくなるような電位を、容量配線に与える。これにより、容量素子１１６による信号の保持が好適に行われるため、共通電極の電位変動に起因して生じ得る表示乱れを抑制することができる。なお、画素電極と容量配線の電位差を、画素電極と共通電極の電位差に等しくする方法としては、共通電極と容量配線を電気的に接続する方法などがある。

以下においては、明度が高い階調１（白）、明度が低い階調３（黒）、階調１（白）と階調３（黒）の間の明度の階調２（灰）、の３階調を表示する場合を例に説明する。ここで、階調１（白）を表示する状態において、単位時間ｔの間、共通電極にＶ_ｈを与え、画素電極にＶ_ｌを与えることで表示される階調を階調２（灰）とする。また、階調１（白）を表示する状態において、２ｔの間、共通電極にＶ_ｈを与え、画素電極にＶ_ｌを与えることで表示される階調を階調３（黒）とする。また、階調２（灰）を表示する状態において、単位時間ｔの間、共通電極にＶ_ｈを与え、画素電極にＶ_ｌを与えることで表示される階調を階調３（黒）とする。また、共通電極と画素電極の電位の関係を入れ替えることで、階調３（黒）または階調２（灰）の状態からの、階調１（白）の表示が実現されるものとする。

また、以下では、第１の初期化期間で表示される第１の階調を階調３（黒）とし、第２の初期化期間で表示される第２の階調を階調１（白）として説明する。

＜第１の初期化処理＞
第１の初期化期間では、電気泳動素子１１８に階調３（黒）を表示させる。ここで、第１の初期化処理前において、画素部１０２には既に画像が表示されている。つまり、画素部１０２には、階調１（白）、階調２（灰）、階調３（黒）を表示する電気泳動素子１１８が混在している。

このため、開示する発明の表示装置では、電気泳動素子１１８が既に表示している階調に応じて、第１の初期化期間の入力信号を異ならせる。このような構成とすることで、過度の信号印加に起因する残像を抑制し、また、消費電力を低減することができるためである。なお、第１の初期化期間では、階調１（白）、階調２（灰）、階調３（黒）の３階調に対応する必要があるから、第１の初期化期間を二つの単位時間ｔに分けて信号を入力するものとする。

図３（Ａ）には、第１の初期化期間における共通電極の電位を示し、図３（Ｂ）〜図３（Ｄ）には、第１の初期化期間において画素電極に入力される電位のパターンを示す。第１の初期化期間では、電気泳動素子１１８に階調３（黒）を表示することを目的とするから、図３（Ａ）のように、共通電極の電位はＶ_ｈに固定している。

図３（Ｂ）は、電気泳動素子１１８が既に表示している階調が階調１（白）の場合の、画素電極の電位パターンである。画素電極に入力される電位を、期間１と期間２のいずれにおいてもＶ_ｌとすることにより、Ｖ_ｌ−Ｖ_ｈでなる信号が２ｔの間、入力されるから、電気泳動素子１１８には階調３（黒）が表示される。

図３（Ｃ）は、電気泳動素子１１８が既に表示している階調が階調２（灰）の場合の、画素電極の電位パターンである。画素電極に入力される電位を、期間１と期間２のいずれか一方においてＶ_ｈとし、他方においてＶ_ｌとすることにより、Ｖ_ｌ−Ｖ_ｈでなる信号がｔの間、入力されるから、電気泳動素子１１８には階調３（黒）が表示される。なお、図３（Ｃ）では、画素電極に入力される電位を、期間１においてＶ_ｈとし、期間２においてＶ_ｌとしているが、期間１においてＶ_ｌとし、期間２においてＶ_ｈとしても構わない。

図３（Ｄ）は、電気泳動素子１１８が既に表示している階調が階調３（黒）の場合の、画素電極の電位パターンである。画素電極に入力される電位を、期間１と期間２のいずれにおいてもＶ_ｈとすることにより、電気泳動素子１１８には実質的に信号が入力されないから、階調３（黒）がそのまま維持される。

＜第２の初期化処理＞
第２の初期化期間では、電気泳動素子１１８に階調１（白）を表示させる。ここで、第２の初期化処理前において、画素部１０２の電気泳動素子１１８には、階調３（黒）が表示されている。このため、第２の初期化期間において、共通電極の電位はＶ_ｌに、画素電極の電位はＶ_ｈに固定すればよい。

なお、電気泳動素子１１８には既に階調３（黒）が表示されているから、２ｔの間、共通電極にＶ_ｌを与え、画素電極にＶ_ｈを与えることで、階調１（白）を表示させることができる。このように、第２の初期化期間では、電気泳動素子１１８に与える信号を異ならせる必要がないから、第２の初期化期間を二つの単位時間ｔに分ける必要もない。

上記のような初期化処理によって、電気泳動素子１１８の電気的な履歴を消去することが可能である。これにより、表示装置１００の残像を低減することができる。

なお、上記では、共通電極の電位はＶ_ｌに、画素電極の電位はＶ_ｈに固定したが、第２の初期化処理によって中間色を表示する方法をとる場合には、共通電極の電位をＶ_ｌに固定し、画素電極には、Ｖ_ｌまたはＶ_ｈのいずれかを選択的に入力することが可能である。

＜書き込み期間＞
書き込み期間では、電気泳動素子１１８に、階調１（白）、階調２（灰）、階調３（黒）を表示させて、目的とする画像を形成する。ここで、書き込み処理の前において、画素部１０２の電気泳動素子１１８には、階調１（白）が表示されている。このため、書き込み期間では、共通電極の電位はＶ_ｈに固定し、画素電極の電位を変化させて目的とする階調を表示させる。

また、書き込み期間においては、階調１（白）、階調２（灰）、階調３（黒）の３階調に対応する必要があるから、書き込み期間を二つの単位時間ｔに分けて信号を入力するものとする。

例えば、階調１（白）を表示する場合には、画素電極に入力される電位を、期間１と期間２のいずれにおいてもＶ_ｈとする（図４（Ａ）参照）。これにより、電気泳動素子１１８には実質的に信号が入力されないから、階調１（白）がそのまま維持されることになる。

階調２（灰）を表示する場合には、画素電極に入力される電位を、期間１と期間２のいずれか一方においてＶ_ｈとし、他方においてＶ_ｌとする（図４（Ｂ）参照）。これにより、Ｖ_ｈ−Ｖ_ｌでなる信号がｔの間、入力されるから、電気泳動素子１１８には階調２（灰）が表示される。なお、図４（Ｂ）では、画素電極に入力される電位を、期間１においてＶ_ｈとし、期間２においてＶ_ｌとしているが、期間１においてＶ_ｌとし、期間２においてＶ_ｈとしても構わない。

階調３（黒）を表示する場合には、画素電極に入力される電位を、期間１と期間２のいずれにおいてもＶ_ｌとする（図４（Ｃ）参照）。これにより、Ｖ_ｈ−Ｖ_ｌでなる信号が２ｔの間、入力されるから、電気泳動素子１１８には階調３（黒）が表示される。

＜保持期間＞
保持期間では、書き込み期間において表示された階調を電気泳動素子１１８に保持させて、目的とする画像を表示する。保持期間では、既に表示されている階調を保持することが必要になるから、電気泳動素子１１８には、実質的に信号を入力しない。

すなわち、保持期間では、共通電極の電位と画素電極の電位を等しくする。本実施の形態では、図２（Ｂ）に示すように、共通電極の電位をＶ_ｌとすると共に、画素電極の電位をＶ_ｌとするが、共通電極および画素電極の電位をＶ_ｈとしてもよい。また、同電位にした後には、共通電極または画素電極の電位を変化させる必要はない。

なお、保持期間においては、実質的に信号を入力する必要がないから、保持期間を二つの単位時間ｔに分ける必要もない。また、保持期間は、次の画像を表示するための書き換え期間が始まるまで継続させることが可能である。保持期間においては、共通電極や画素電極の電位を変化させる必要がないから、静止画像を表示する場合には、消費電力を十分に低減することができる。

なお、保持期間があまりに長くなりすぎると、表示される画像が劣化する可能性が生じる。このような場合には、上述の第１の初期化期間〜書き込み期間における動作を繰り返して、画像を再度書き込む構成としても良い。

以上、本実施の形態で説明した駆動方法を採用することで、残像をはじめとする表示乱れを抑制しつつ、多階調表示を実現することができる。これにより、表示装置の表示品位を向上させることができる。また、同時に、表示装置の消費電力を抑制することが可能である。

なお、上記において、粒子の電荷を入れ替えた場合には、階調が反転することになるが、基本的な動作は変わるところがない。また、入力電位の関係を入れ替えることも可能である。

なお、本実施の形態では、一例として、階調１（白）、階調２（灰）、階調３（黒）、の３階調を表示する表示装置について説明したが、４階調以上を表示する表示装置の動作も同様である。電気泳動素子１１８の電気的な履歴を消去するように、第１の初期化期間において入力される信号を選択すればよい。

（実施の形態２）
本実施の形態では、開示する発明の一態様である表示装置の動作（駆動方法）について、図５を用いて説明する。具体的には、階調１（白）〜階調８（黒）の８階調を表示する場合を例に、第１の初期化期間の各期間に重みをつけて第１の初期化処理を行う駆動方法を説明する。

第１の初期化期間における共通電極の電位は、先の実施の形態と同様にＶ_ｈとする（図５（Ａ）参照）。また、第１の初期化期間は、期間１（ｔ）、期間２（２ｔ）、期間３（４ｔ）の３つの期間に分割する。なお、上記の重みの付け方はあくまで一例に過ぎず、別の重みの付け方を採用することも可能である。

電気泳動素子１１８が既に表示している階調に応じて、画素電極への入力電位を各期間において制御することによって、電気泳動素子１１８に階調８（黒）を表示することができる。例えば、電気泳動素子１１８が既に表示している階調が階調１（白）の場合には、画素電極への入力電位を、期間１、期間２、期間３のいずれにおいてもＶ_ｌとする（図５（Ｂ）参照）。これにより、Ｖ_ｌ−Ｖ_ｈでなる信号が７ｔの間、入力されるから、電気泳動素子１１８には階調８（黒）が表示される。

また、例えば、電気泳動素子１１８が既に表示している階調が階調３の場合には、画素電極への入力電位を、期間１、期間３においてＶ_ｌとし、期間２においてＶ_ｈとする（図５（Ｃ）参照）。これにより、Ｖ_ｌ−Ｖ_ｈでなる信号が５ｔの間、入力されるから、電気泳動素子１１８には階調８（黒）が表示される。

また、例えば、電気泳動素子１１８が既に表示している階調が階調５の場合には、画素電極への入力電位を、期間１、期間２においてＶ_ｌとし、期間３においてＶ_ｈとする（図５（Ｄ）参照）。これにより、Ｖ_ｌ−Ｖ_ｈでなる信号が３ｔの間、入力されるから、電気泳動素子１１８には階調８（黒）が表示される。

また、例えば、電気泳動素子１１８が既に表示している階調が階調８（黒）の場合には、画素電極への入力電位を、期間１、期間２、期間３のいずれにおいてもＶ_ｈとする（図５（Ｅ）参照）。これにより、実質的には信号が入力されないから、階調８（黒）が維持される。

第１の初期化期間の各期間に重みを付けることで、３回の信号入力で、８階調の初期化を行うことができる。このような重み付けによって、信号の入力回数を低減することができるため、消費電力を低減することが可能である。

なお、上記では、第１の初期化期間に対して重み付けを行った例を示したが、書き込み期間においても、当然、重み付けを行うことが可能である。

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、開示する発明の一態様である表示装置の動作（駆動方法）について、図６を用いて説明する。具体的には、先の実施の形態における第２の初期化期間に対応する期間を省略した場合の動作について説明する。

先の実施の形態では、第１の初期化期間の後に第２の初期化期間を設けることで初期化を行っている。第２の初期化期間は、電気泳動素子の電気的な履歴を消去するためには重要な期間であるが、第１の初期化期間の終了後には、画素部におけるすべての電気泳動素子が同一の階調を表示することになるため、第２の初期化期間が無くとも表示を行うことは可能である。

例えば、図６（Ａ）や図６（Ｂ）に示すように、初期化期間（先の実施の形態における第１の初期化期間に対応する期間）の直後に、書き込み期間を設けることができる。なお、図６（Ａ）や図６（Ｂ）における各期間の下には、対応する期間における共通電極の電位を示している。

図６（Ａ）および先の実施の形態の構成を例に、動作の概要を説明する。

初期化期間終了後には、電気泳動素子には階調３（黒）が表示されている。このため、その後の書き込み期間では、実施の形態１と同様に、階調３（黒）から階調が変化するような信号を選択的に入力することで、階調表示を実現することができる。例えば、階調１（白）を表示したい場合には、画素電極への入力電位を、２ｔの間、Ｖ_ｈとすればよい。

図６（Ｂ）は、初期化期間終了後に、電気泳動素子が階調１（白）を表示する場合の例である。この場合、初期化期間終了後には、電気泳動素子１１８には階調１（白）が表示されているから、その後の書き込み期間では、階調１（白）から階調が変化するような信号を選択的に入力することで、階調表示を実現することができる。

なお、図６（Ａ）の動作と図６（Ｂ）の動作は組み合わせて用いても良い。これにより、階調１（白）および階調３（黒）による初期化を行うことができるため、上記の一方のみを用いる場合と比較して、電気的な履歴をより確実に消去することが可能である。この場合、例えば、図６（Ａ）と図６（Ｂ）を交互に繰り返す動作を採用することができる。なお、図６（Ａ）と図６（Ｂ）を組み合わせる場合には、図６（Ａ）の頻度と図６（Ｂ）の頻度とを同程度にすることで、十分な効果を得ることが可能である。

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

（実施の形態４）
本実施の形態では、開示する発明の一態様である表示装置について、図７を参照して説明する。ここでは、消去用のトランジスタを設けた場合の、画素の回路構成について説明する。

図７（Ａ）に示す構成は、図１（Ｂ）に示す構成に、消去用トランジスタ１５０および消去用信号線１５２を付加したものである。ここで、消去用トランジスタ１５０の第１の端子（ソース端子）は、トランジスタ１１４の第２の端子（ドレイン端子）、容量素子１１６の第１の端子、および電気泳動素子１１８の第１の端子（画素電極）と電気的に接続されている。また、消去用トランジスタ１５０の第２の端子（ドレイン端子）は、所定の電位を与える配線（容量配線）と電気的に接続されている。また、消去用トランジスタ１５０のゲート端子は、消去用信号線１５２と電気的に接続されている。

消去用信号線１５２からの信号により、消去用トランジスタ１５０がオン状態になると、画素電極の電位は容量配線の電位に等しくなる。容量配線の電位は共通電極の電位に同期しているから、画素電極と共通電極の電位差は失われる。これによって、電気泳動素子１１８に電位差が生じている時間を、強制的に短縮することが可能である。

図７（Ｂ）に示す構成は、図７（Ａ）に示す構成に、さらに、消去用の電位を与える配線が付加された構成となっている。ここで、消去用の電位は任意である。動作についても、図７（Ａ）の場合と同様である。

上述のような消去用のトランジスタを用いることで、電気泳動素子１１８に電位差が生じている時間を、強制的に短縮することが可能になり、画素数が多くなった場合でも、信号入力期間を十分に確保することが可能になる。これにより、ドライバの駆動周波数を低減し、消費電力を低減させることが可能である。

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

（実施の形態５）
本実施の形態では、上記の駆動方法が採用された表示装置の構成例について、図８を参照して説明する。

図８（Ａ）には、本実施の形態の表示装置の画素の上面図を、図８（Ｂ）には、図８（Ａ）のＡ−Ｂ線に対応する断面図を示す。図８に示す表示装置は、基板８００と、基板８００上のトランジスタ８０１および容量素子８０２と、トランジスタ８０１および容量素子８０２上の電気泳動素子８０３と、電気泳動素子８０３上の透光性を有する基板８０４とを有する。なお、図８（Ａ）では簡単のため、電気泳動素子８０３は省略している。

トランジスタ８０１は、導電層８１０と、導電層８１０を覆う絶縁層８１１と、絶縁層８１１上の半導体層８１２と、半導体層８１２と接する導電層８１３および導電層８１４とによって構成される。ここで、導電層８１０はトランジスタのゲート電極として機能し、絶縁層８１１はトランジスタのゲート絶縁層として機能し、導電層８１３はトランジスタの第１の端子（ソース端子またはドレイン端子の一方）として機能し、導電層８１４はトランジスタの第２の端子（ソース端子またはドレイン端子の他方）として機能する。

また、上記において、導電層８１０はゲート線８３０と電気的に接続されており、導電層８１３はソース線８３１と電気的に接続されている。導電層８１０は、ゲート線８３０と一体であってもよく、導電層８１３は、ソース線８３１と一体であってもよい。

容量素子８０２は、導電層８１４と、絶縁層８１１と、導電層８１５とによって構成される。

上記において、導電層８１５は容量配線８３２と電気的に接続されている。導電層８１４は容量素子の一方の端子として機能し、絶縁層８１１は誘電体として機能し、導電層８１５は他方の端子として機能する。導電層８１５は、容量配線８３２と一体であってもよい。

電気泳動素子８０３は、画素電極８１６と、透光性を有する共通電極８１７（対向電極と呼んでもよい）と、画素電極８１６と共通電極８１７との間に設けられた帯電粒子を含有する層８１８によって構成される。

上記において、画素電極８１６は、絶縁層８２０に設けられた開口部において導電層８１４と電気的に接続されており、共通電極８１７は、他の画素の共通電極と電気的に接続されている。ここで、共通電極８１７の電位は、容量配線の電位に同期して変化させることができる。

上述のような構成とすることで、帯電粒子を含有する層８１８に生ずる電場を制御し、帯電粒子を含有する層８１８中の帯電粒子の配置を制御することができる。また、共通電極８１７および基板８０４が透光性を有しているため、基板８０４側が表示面となる。

以下に、表示装置の各構成要素の詳細を記す。

基板８００としては、半導体基板（例えば、単結晶シリコン基板や多結晶シリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、可撓性基板（例えば、プラスチック基板、貼り合わせフィルム、基材フィルム、繊維状の材料を含む基板（紙など））などを適用できる。

例えば、ガラス基板には、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、ソーダライムガラスなどを用いたものがある。また、可撓性基板には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル、ポリアミド、ポリイミド等の樹脂、無機蒸着フィルムなどを用いたものがある。

導電層８１０、導電層８１５、ゲート線８３０、容量配線８３２などには、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素でなる単体、上述の元素を成分とする合金、上述の元素を成分とする化合物（酸化物や窒化物）などを適用することができる。また、これらの材料を含む積層構造を適用することもできる。

絶縁層８１１には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。

半導体層８１２には、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）などの周期表第１４族元素を含む半導体、シリコンゲルマニウムやガリウムヒ素などの化合物半導体、酸化亜鉛（ＺｎＯ）やインジウム（Ｉｎ）およびガリウム（Ｇａ）を含む酸化亜鉛などの酸化物半導体、有機化合物を含む半導体などを適用することができる。また、これらの半導体からなる層の積層構造を適用することもできる。

特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体材料は、半導体特性やコストの面で好適である。

導電層８１３、導電層８１４、ソース線８３１などには、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素でなる単体、上述の元素を成分とする合金、上述の元素を成分とする化合物（酸化物や窒化物）などを適用することができる。また、これらの材料を含む積層構造を適用することもできる。

絶縁層８２０には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシなどの有機材料を適用することができる。また、シロキサン樹脂、オキサゾール樹脂などを適用することもできる。

画素電極８１６には、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素でなる単体、上述の元素を成分とする合金、上述の元素を成分とする化合物（酸化物や窒化物）などを適用することができる。また、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、これらの材料を含む積層構造を適用することもできる。

帯電粒子を含有する層８１８に含まれる帯電粒子としては、正に帯電した粒子として酸化チタンなどを、負に帯電した粒子としてカーボンブラックなどを適用することができる。また、導電体、絶縁体、半導体、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一の材料、またはこれらの複合材料を適用することもできる。

共通電極８１７には、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することができる。

基板８０４には、ポリエチレンテレフタレート（ＰＥＴ）、アクリル、ポリイミドなどを用いた可撓性基板、石英基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、ソーダライムガラスなどを用いたガラス基板、などに代表される透光性を有する基板を適用することができる。

基板８０４としては、半導体基板（例えば、単結晶シリコン基板や多結晶シリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、可撓性基板（例えば、プラスチック基板、貼り合わせフィルム、基材フィルム、繊維状の材料を含む基板（紙など））などを適用できる。

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

（実施の形態６）
本実施の形態では、表示装置に用いることができるトランジスタの別の例について、図９（Ａ）〜図９（Ｄ）を用いて説明する。

図９（Ａ）〜図９（Ｄ）において、基板９００上にトランジスタ９５０が設けられている。また、トランジスタ９５０上に絶縁層９０１、絶縁層９０２が設けられている。

図９（Ａ）に示すトランジスタ９５０は、第１の端子および第２の端子の一方として機能する導電層９０３ａと半導体層９０４との間に低抵抗半導体層９０６ａが、第１の端子および第２の端子の他方として機能する導電層９０３ｂと半導体層９０４との間に低抵抗半導体層９０６ｂが、それぞれ設けられている。低抵抗半導体層９０６ａや低抵抗半導体層９０６ｂが存在することにより、導電層９０３ａや導電層９０３ｂと、半導体層９０４とをオーミックにコンタクトさせることができる。なお、低抵抗半導体層９０６ａや低抵抗半導体層９０６ｂは、半導体層９０４よりも低抵抗な半導体層である。

図９（Ｂ）に示すトランジスタ９５０は、いわゆるボトムゲート型のトランジスタであり、導電層９０３ａ、導電層９０３ｂ上に半導体層９０４が設けられている。

図９（Ｃ）に示すトランジスタ９５０は、いわゆるボトムゲート型のトランジスタであり、導電層９０３ａ、導電層９０３ｂ上に半導体層９０４が設けられている。さらに、第１の端子および第２の端子の一方として機能する導電層９０３ａと半導体層９０４との間に低抵抗半導体層９０６ａが、第１の端子および第２の端子の他方として機能する導電層９０３ｂと半導体層９０４との間に低抵抗半導体層９０６ｂが、それぞれ設けられている。

図９（Ｄ）に示すトランジスタ９５０は、いわゆるトップゲート型のトランジスタである。基板９００上の、ソース領域またはドレイン領域として機能する低抵抗半導体層９０６ａおよび低抵抗半導体層９０６ｂを含む半導体層９０４上に絶縁層９０７が設けられ、絶縁層９０７上にはゲート端子として機能する導電層９０５が設けられている。また、低抵抗半導体層９０６ａと接するように第１の端子および第２の端子の一方として機能する導電層９０３ａが、低抵抗半導体層９０６ｂと接するように第１の端子および第２の端子の他方として機能する導電層９０３ｂが設けられている。

なお、本実施の形態では、シングルゲート構造のトランジスタについて説明したが、ダブルゲート構造などのトランジスタとすることもできる。この場合、半導体層の上方および下方にゲート端子（ゲート電極）を設ける構造でもよく、半導体層の片側（上方または下方）にのみ複数のゲート端子（ゲート電極）を設ける構造でもよい。

また、トランジスタの半導体層に用いられる材料は特に限定されない。トランジスタの半導体層に用いることのできる材料の例を以下に説明する。

半導体層を形成する材料としては、気相成長法やスパッタリング法などの方法で作製される非晶質半導体（アモルファス半導体ともいう）を用いることができる。非晶質半導体としては、シランなどの半導体材料ガスを用いて気相成長法により作製される非晶質シリコンが代表的である。

また、上述の非晶質半導体を光エネルギーや熱エネルギーによって結晶化させた多結晶半導体や、非晶質半導体とは異なる製膜条件を採用することで結晶粒を成長させた微結晶半導体（セミアモルファス半導体やマイクロクリスタル半導体ともいう）などを用いることができる。

また、半導体層を形成する材料として、酸化物半導体を用いてもよい。具体的には、例えば、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される材料を用いることができる。上記において、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）から選ばれた一の金属元素または複数の金属元素を表す。また、上記酸化物半導体には、不純物元素として鉄、ニッケル、その他の遷移金属元素、または遷移金属元素の酸化物などが含まれる場合がある。このような酸化物半導体としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の非単結晶材料などがある。

また、上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。

これらの酸化物半導体を半導体層に用いたトランジスタは電界効果移動度が高い。そのため、画素部のトランジスタとしてのみならず、ゲートドライバやソースドライバを構成するトランジスタとして適用することも可能である。つまり、同一基板上に、ゲートドライバやソースドライバと、画素部とを、一体に形成することができる。その結果、表示装置の製造コストを低減することができるため好適である。

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

（実施の形態７）
本実施の形態では、先の実施の形態において示した表示装置の応用形態について、図１０（Ａ）〜図１０（Ｄ）に具体例を示し、説明する。

図１０（Ａ）は携帯情報端末であり、筐体１００１、表示部１００２、操作ボタン１００３などを含む。先の実施の形態で述べた表示装置は、表示部１００２に適用できる。

図１０（Ｂ）は、先の実施の形態で述べた表示装置を搭載した電子書籍の例である。第１の筐体１０１１は第１の表示部１０１２を有し、第１の筐体１０１１は操作ボタン１０１３を有し、第２の筐体１０１４は第２の表示部１０１５を有する。先の実施の形態で述べた表示装置は、第１の表示部１０１２や第２の表示部１０１５に適用できる。また、第１の筐体１０１１および第２の筐体１０１４は、支持部１０１６によって開閉動作が可能となっている。該構成により、紙の書籍のような動作を行うことができる。

図１０（Ｃ）は、乗り物広告用の表示装置１０２０を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、表示装置を用いることで、人手をかけることなく短時間で広告の表示を変更することができる。また、表示も崩れることなく安定した画像を得ることができる。

図１０（Ｄ）は、屋外広告用の表示装置１０３０を示している。表示装置として可撓性基板を用いて作製されたものを用い、これを揺動させることにより、広告効果を高めることができる。

本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。

１００ 表示装置
１０２ 画素部
１０４ ソースドライバ
１０６ ゲートドライバ
１０８ コントローラ部
１１０ ソース線
１１２ ゲート線
１１４ トランジスタ
１１６ 容量素子
１１８ 電気泳動素子
１２０ 画素
１３０ 電極
１３２ 電極
１３４ 帯電粒子を含有する層
１４０ 白色粒子
１４２ 黒色粒子
１４４ マイクロカプセル
１５０ 消去用トランジスタ
１５２ 消去用信号線
８００ 基板
８０１ トランジスタ
８０２ 容量素子
８０３ 電気泳動素子
８０４ 基板
８１０ 導電層
８１１ 絶縁層
８１２ 半導体層
８１３ 導電層
８１４ 導電層
８１５ 導電層
８１６ 画素電極
８１７ 共通電極
８１８ 帯電粒子を含有する層
８２０ 絶縁層
８３０ ゲート線
８３１ ソース線
８３２ 容量配線
９００ 基板
９０１ 絶縁層
９０２ 絶縁層
９０３ａ 導電層
９０３ｂ 導電層
９０４ 半導体層
９０５ 導電層
９０６ａ 低抵抗半導体層
９０６ｂ 低抵抗半導体層
９０７ 絶縁層
９５０ トランジスタ
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１０１１ 筐体
１０１２ 表示部
１０１３ 操作ボタン
１０１４ 筐体
１０１５ 表示部
１０１６ 支持部
１０２０ 表示装置
１０３０ 表示装置

Claims (9)

1. 画素電極に第１の電位または第２の電位を与え、共通電極に第２の電位を与えることにより、階調保持型表示素子に第１の階調を表示させ、それと共に、容量素子を介して前記画素電極と電気的に接続される容量配線に第３の電位を与え、
   前記画素電極に前記第１の電位または前記第２の電位を与え、前記共通電極に前記第１の電位を与えることにより、前記階調保持型表示素子に第２の階調を表示させ、それと共に、前記容量配線に第４の電位を与え、
   前記画素電極に前記第１の電位または前記第２の電位を与え、前記共通電極に前記第２の電位を与えることにより、前記階調保持型表示素子に所定の階調を表示させ、それと共に、前記容量配線に前記第３の電位を与え、
   前記共通電極に前記第１の電位または前記第２の電位を与え、前記画素電極に、前記共通電極に与えられる電位に等しい電位を与えることにより、前記階調保持型表示素子に前記所定の階調を保持させ、それと共に、前記容量配線に前記第４の電位または前記第３の電位を与え、これによって所定の画像を表示する表示装置の駆動方法。
2. 画素電極に第１の電位または第２の電位を与え、共通電極に第２の電位を与えることにより、階調保持型表示素子に第１の階調を表示させ、それと共に、容量素子を介して前記画素電極と電気的に接続される容量配線に第３の電位を与え、
   前記画素電極に前記第２の電位を与え、前記共通電極に前記第１の電位を与えることにより、前記階調保持型表示素子に第２の階調を表示させ、それと共に、前記容量配線に第４の電位を与え、
   前記画素電極に前記第１の電位または前記第２の電位を与え、前記共通電極に前記第２の電位を与えることにより、前記階調保持型表示素子に所定の階調を表示させ、それと共に、前記容量配線に前記第３の電位を与え、
   前記共通電極に前記第１の電位または前記第２の電位を与え、前記画素電極に、前記共通電極に与えられる電位に等しい電位を与えることにより、前記階調保持型表示素子に前記所定の階調を保持させ、それと共に、前記容量配線に前記第４の電位または前記第３の電位を与え、これによって所定の画像を表示する表示装置の駆動方法。
3. 前記画素電極と前記容量配線の電位差が、前記画素電極と前記共通電極の電位差に等しくなるよう前記第３の電位または前記第４の電位を前記容量配線に与える、請求項１または請求項２に記載の表示装置の駆動方法。
4. 前記第３の電位は前記第２の電位と等しく、前記第４の電位は前記第１の電位と等しい、請求項１乃至請求項３のいずれか一に記載の表示装置の駆動方法。
5. 前記所定の画像の前の画像を表示するために前記階調保持型表示素子に保持されていた階調に応じて、前記画素電極に前記第１の電位を与える期間の長さを制御して、前記階調保持型表示素子に前記第１の階調を表示させる、請求項１乃至請求項４のいずれか一に記載の表示装置の駆動方法。
6. 前記画素電極に前記第１の電位を与える期間の長さと、前記第２の電位を与える期間の長さを制御することにより、前記階調保持型表示素子に前記所定の階調を表示させる、請求項１乃至請求項５のいずれか一に記載の表示装置の駆動方法。
7. 前記第１の階調は、階調保持型表示素子の明度が最大となる階調または最小となる階調の一方であり、前記第２の階調は、階調保持型表示素子の明度が最大となる階調または最小となる階調の他方である、請求項１乃至請求項６のいずれか一に記載の表示装置の駆動方法。
8. 前記画素電極に与えられる電位を制御する素子として、酸化物半導体材料を用いたトランジスタを有する、請求項１乃至請求項７のいずれか一に記載の駆動方法を用いた表示装置。
9. 前記酸化物半導体材料は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の非晶質酸化物半導体材料である、請求項８に記載の表示装置。

Images