[go: up one dir, main page]

JP2011081363A - 有機発光表示装置及びその製造方法 - Google Patents

有機発光表示装置及びその製造方法 Download PDF

Info

Publication number
JP2011081363A
JP2011081363A JP2010195556A JP2010195556A JP2011081363A JP 2011081363 A JP2011081363 A JP 2011081363A JP 2010195556 A JP2010195556 A JP 2010195556A JP 2010195556 A JP2010195556 A JP 2010195556A JP 2011081363 A JP2011081363 A JP 2011081363A
Authority
JP
Japan
Prior art keywords
electrode
capacitor electrode
organic light
light emitting
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010195556A
Other languages
English (en)
Inventor
Oh-Seob Kwon
五燮 權
Moo-Soon Ko
武恂 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011081363A publication Critical patent/JP2011081363A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】効果的に不純物がドーピングされた多結晶シリコン膜をキャパシタの電極として使用した有機発光表示装置を提供する。
【解決手段】本発明の実施例による有機発光表示装置は、基板本体、前記基板本体上の同一層に形成された半導体層及び第１キャパシタ電極、前記半導体層及び前記第１キャパシタ電極上に形成されたゲート絶縁膜、前記ゲート絶縁膜を間において前記半導体層上に形成されたゲート電極、そして前記ゲート絶縁膜を間において前記第１キャパシタ電極上に形成されて、前記ゲート電極と同一層に形成された第２キャパシタ電極を含む。そして、前記第１キャパシタ電極及び前記半導体層は、各々不純物がドーピングされた多結晶シリコン膜を含み、前記第２キャパシタ電極は前記ゲート電極より相対的に厚さが薄い。
【選択図】図３

Description

本発明は、有機発光表示装置に関するものであり、より詳細には、不純物がドーピングされた多結晶シリコン膜をキャパシタの電極として使用した有機発光表示装置に関するものである。
有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ）は、光を放出する有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）を含んで画像を表示する自発光型表示装置である。有機発光表示装置は、液晶表示装置（ｌｉｑｕｉｄ−ｃｒｙｓｔａｌ−ｄｉｓｐｌａｙａｙ）とは異なって、別途の光源が不要であるので、相対的に厚さ及び重量を減少させることができる。また、有機発光表示装置は、低い消費電力、高い輝度、及び高い反応速度などの高品位特性を示すので、携帯用電子機器の次世代表示装置として注目されている。
有機発光表示装置は、駆動方式によって受動駆動型（ｐａｓｓｉｖｅ ｍａｔｒｉｘ ｔｙｐｅ）及び能動駆動型（ａｃｔｉｖｅ ｍａｔｒｉｘ ｔｙｐｅ）に区分される。能動駆動型有機発光表示装置は、各画素ごとに形成された有機発光素子、薄膜トランジスター（ｔｈｉｎ−ｆｉｌｍ−ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）、及びキャパシタ（ｃａｐａｃｉｔｏｒ）を含んで、画素を独立的に制御する。
キャパシタは、通常、薄膜トランジスターと同時に形成することができる。例えば、キャパシタの両電極を各々薄膜トランジスターの半導体層及びゲート電極と同時に形成することができる。この時、半導体層及びキャパシタの両電極のうちの一電極は不純物がドーピングされた多結晶シリコン膜を含む。
しかし、キャパシタの一電極を不純物がドーピングされた多結晶シリコン膜で形成するためには、キャパシタの一電極を形成するための別途のドーピングマスク工程が追加されなければならないので、工程が複雑になって、製造費用が高くなる問題点がある。
本発明は、前述した背景技術の問題点を解決するためのものであって、効果的に不純物がドーピングされた多結晶シリコン膜をキャパシタの電極として使用した有機発光表示装置を提供する。
また、前記有機発光表示装置の製造工程を単純化させた製造方法を提供する。
本発明の実施例による有機発光表示装置は、基板本体、前記基板本体上の同一層に形成された半導体層及び第１キャパシタ電極、前記半導体層及び前記第１キャパシタ電極上に形成されたゲート絶縁膜、前記ゲート絶縁膜を間において前記半導体層上に形成されたゲート電極、そして前記ゲート絶縁膜を間において前記第１キャパシタ電極上に形成されて、前記ゲート電極と同一層に形成された第２キャパシタ電極を含む。そして、前記第１キャパシタ電極及び前記半導体層は、各々不純物がドーピングされた多結晶シリコン膜を含み、前記第２キャパシタ電極は前記ゲート電極より相対的に厚さが薄い。
前記ゲート電極及び前記第２キャパシタ電極は、互いに同一な金属物質を含み、前記金属物質は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のうちの一つ以上を含む。
前記ゲート電極は厚さが１７０ｎｍ以上であり、前記第２キャパシタ電極は厚さが前記ゲート電極の厚さの７５％以下である。
前記第１キャパシタ電極及び前記半導体層に各々ドーピングされた不純物は、Ｐ型不純物及びＮ型不純物のうちのいずれか一つである。
前記不純物はホウ素（ｂｏｒｏｎ）を含むことができる。
前記ゲート絶縁膜は、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、及び酸化ケイ素（ＳｉＯｘ）のうちの一つ以上を含むことができる。
前記半導体層は、前記ゲート電極と重畳したチャンネル領域、そして前記チャンネル領域の両側に形成されたソース領域及びドレイン領域に区分される。
前記半導体層の前記チャンネル領域は真性半導体（ｉｎｔｒｉｎｓｉｃ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であり、前記半導体層の前記ソース領域及び前記ドレイン領域、そして前記第１キャパシタ電極は不純物半導体（ｉｍｐｕｒｉｔｙ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。
前記有機発光表示装置において、前記第２キャパシタ電極は厚さが１０ｎｍ乃至１４０ｎｍの範囲内に属する。
また、本発明の実施例による有機発光表示装置の製造方法は、基板本体上に多結晶シリコン膜を形成する段階、前記多結晶シリコン膜をパターニング（ｐａｔｔｅｒｎｉｎｇ）して半導体層中間体及び第１キャパシタ電極中間体を形成する段階、前記半導体層中間体及び前記第１キャパシタ電極中間体上にゲート絶縁膜を形成する段階、前記ゲート絶縁膜上に前記半導体層中間体の一部と重畳するようにゲート電極を形成し、前記第１キャパシタ電極中間体と重畳するように第２キャパシタ電極を形成する段階、そして前記半導体層中間体及び前記第１キャパシタ電極中間体に不純物をドーピングして半導体層及び第１キャパシタ電極を形成する段階を含む。そして、前記第２キャパシタ電極は前記ゲート電極より相対的に厚さが薄く、前記不純物は前記第２キャパシタ電極を透過して前記第１キャパシタ電極にドーピングされる。
前記ゲート電極及び前記第２キャパシタ電極は、互いに同一な金属物質を含み、前記金属物質は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のうちの一つ以上を含むことができる。
前記ゲート電極は厚さが１７０ｎｍ以上であり、前記第２キャパシタ電極は厚さが前記ゲート電極の厚さの７５％以下である。
前記第２キャパシタ電極は厚さが１０ｎｍ乃至１４０ｎｍの範囲内に属する。
前記不純物は、Ｐ型不純物及びＮ型不純物のうちのいずれか一つである。
前記不純物はホウ素（ｂｏｒｏｎ）を含むことができる。
前記不純物は、８０ｋｅＶ以上のエネルギー及び１．０ｅ１５ａｔｏｍｓ/ｃｍ２以上のドーズ（ｄｏｓｅ）量でイオン注入される。
前記ゲート絶縁膜は、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、及び酸化ケイ素（ＳｉＯｘ）のうちの一つ以上を含むことができる。
前記半導体層は、前記ゲート電極と重畳したチャンネル領域、そして前記チャンネル領域の両側に形成されたソース領域及びドレイン領域に区分される。
前記半導体層の前記チャンネル領域は真性半導体（ｉｎｔｒｉｎｓｉｃ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であり、前記半導体層の前記ソース領域及び前記ドレイン領域、そして前記第１キャパシタ電極は不純物半導体（ｉｍｐｕｒｉｔｙ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。
前記有機発光表示装置の製造方法において、前記ゲート電極及び前記第２キャパシタ電極は、前記ゲート絶縁膜上にゲート金属膜を形成した後、前記ゲート金属膜を感光膜パターンを利用した写真エッチング工程によってパターニングして形成される。そして、前記感光膜パターンは、前記ゲート電極上に位置する第１部分、及び前記第１部分より相対的に厚さが薄くて、前記第２キャパシタ電極上に位置する第２部分を含むことができる。
前記感光膜パターンによって前記ゲート金属膜をエッチングして前記ゲート電極及び第２キャパシタ電極中間体を形成した後、前記感光膜パターンの第２部分を除去し、再び前記第２キャパシタ電極中間体の一部をエッチングして前記キャパシタ電極を形成することができる。
前記感光膜パターンは、前記ゲート金属膜上に感光膜を形成し、第１マスクを使用して前記感光膜を１次露光させ、第２マスクを使用して前記感光膜を２次露光させた後、前記感光膜を現像して形成される。
前記第１マスクは、前記ゲート電極が形成される位置が露光されるのを遮断するゲート遮蔽部、及び前記第２キャパシタ電極が形成される位置が露光されるのを遮断するキャパシタ遮蔽部を含むことができる。
前記第２マスクは、前記ゲート電極が形成される位置が露光されるのを遮断するゲート遮蔽部を含むことができる。
本発明によれば、有機発光表示装置は、効果的に不純物がドーピングされた多結晶シリコン膜をキャパシタの電極として使用することができる。
また、前記有機発光表示装置の製造方法を単純化させることができる。
本発明の一実施例による有機発光表示装置の構造を概略的に示した平面図である。 図１の有機発光表示装置が含む画素回路を示した回路図である。 図１の有機発光表示装置を部分拡大して示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 図１の有機発光表示装置の製造過程を順次に示した断面図である。 実験例及び比較例のＣＶ特性を各々示したグラフである。 実験例及び比較例のＣＶ特性を各々示したグラフである。 実験例及び比較例のＣＶ特性を各々示したグラフである。 実験例及び比較例のＣＶ特性を各々示したグラフである。
以下、添付した図面を参照して、本発明の実施例について、本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は、多様な相異した形態に具現され、ここで説明する実施例に限定されない。
本発明を明確に説明するために、説明に不要な部分は省略し、明細書全体にわたって同一または類似した構成要素については、同一な参照符号を付けた。
また、図面に示した各構成の大きさ及び厚さは、説明の便宜のために任意に示したものであるため、本発明が必ずしも示されたものに限定されるのではない。
図面では、多様な層及び領域を明確に表現するために、厚さを拡大して示した。そして、図面においては、説明の便宜のために、一部の層及び領域の厚さを誇張して示した。層、膜、領域、板などの部分が他の部分の「上に」または「上部に」あるとする時、これは他の部分の「真上に」ある場合だけでなく、その中間にまた他の部分がある場合も含む。
以下、図１乃至図３を参照して、本発明の一実施例による有機発光表示装置１０１について説明する。
図１に図示したように、有機発光表示装置１０１は、表示領域（ＤＡ）及び非表示領域（ＮＡ）に区分された基板本体１１１を含む。基板本体１１１の表示領域（ＤＡ）には複数の画素（ＰＥ）が形成されて画像を表示し、非表示領域（ＮＡ）には一つ以上の駆動回路（ＧＤ、ＤＤ）が形成される。しかし、本発明の一実施例では、非表示領域（ＮＡ）に駆動回路（ＧＤ、ＤＤ）が必ず形成されなければならないのではなく、省略されてもよい。
図２に示したように、本発明の一実施例では、一つの画素（ＰＥ）が有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）７０、二つの薄膜トランジスター（ＴＦＴ）１０、２０、そして一つのキャパシタ（ｃａｐａｃｉｔｏｒ）８０を備えた２Ｔｒ−１Ｃａｐ構造を有する。しかし、本発明の一実施例がこれに限定されるのではない。したがって、有機発光表示装置１０１は、一つの画素（ＰＥ）に三つ以上の薄膜トランジスター及び二つ以上のキャパシタを備え、別途の配線がさらに形成されて、多様な構造を有するように形成することもできる。このように追加的に形成される薄膜トランジスター及びキャパシタは、補償回路の構成になることができる。
補償回路は、各画素（ＰＥ）ごとに形成された有機発光素子７０の均一性を向上させて、画質に偏差が発生するのを抑制する。一般に、補償回路は、２つ乃至８つの薄膜トランジスターを含む。
また、基板本体１１１の非表示領域（ＮＡ）上に形成された駆動回路（ＧＤ、ＤＤ）（図１に図示）も追加的に形成される薄膜トランジスターを含むことができる。
有機発光素子７０は、正孔注入電極であるアノード電極、電子注入電極であるカソード電極、そしてアノード電極及びカソード電極の間に配置された有機発光層を含む。
本発明の一実施例で、一つの画素（ＰＥ）は、第１薄膜トランジスター１０及び第２薄膜トランジスター２０を含む。
第１薄膜トランジスター１０及び第２薄膜トランジスター２０は、各々ゲート電極、半導体層、ソース電極、及びドレイン電極を含む。そして、第１薄膜トランジスター１０及び第２薄膜トランジスター２０のうちの一つ以上の薄膜トランジスターの半導体層は、不純物がドーピングされた多結晶シリコン膜を含む。つまり、第１薄膜トランジスター１０及び第２薄膜トランジスター２０のうちの一つ以上の薄膜トランジスターは、多結晶シリコン薄膜トランジスターである。
図２にはゲートライン（ＧＬ）、データライン（ＤＬ）、及び共通電源ライン（ＶＤＤ）と共にキャパシタライン（ＣＬ）が示されているが、本発明の一実施例が図２に示された構造に限定されるのではない。したがって、キャパシタライン（ＣＬ）は、場合によっては省略されてもよい。
データライン（ＤＬ）には第１薄膜トランジスター１０のソース電極が連結され、ゲートライン（ＧＬ）には第１薄膜トランジスター１０のゲート電極が連結される。そして、第１薄膜トランジスター１０のドレイン電極は、キャパシタ８０を通じてキャパシタライン（ＣＬ）に連結される。そして、第１薄膜トランジスター１０のドレイン電極及びキャパシタ８０の間にノードが形成されて、第２薄膜トランジスター２０のゲート電極が連結される。そして、第２薄膜トランジスター２０のドレイン電極には共通電源ライン（ＶＤＤ）が連結され、ソース電極には有機発光素子７０のアノード電極が連結される。
第１薄膜トランジスター１０は、発光させようとする画素（ＰＥ）を選択するスイッチング素子として使用される。第１薄膜トランジスター１０が瞬間的に導通されるとキャパシタ８０は蓄電され、この時に蓄電される電荷量は、データライン（ＤＬ）から印加される電圧の電位に比例する。そして、第１薄膜トランジスター１０が遮断された状態でキャパシタライン（ＣＬ）に１フレーム周期で電圧が増加する信号が入力されると、第２薄膜トランジスター２０のゲート電位は、キャパシタ８０に蓄電された電位を基準にして印加される電圧のレベルがキャパシタライン（ＣＬ）を通じて印加される電圧に伴って上昇する。そして、第２薄膜トランジスター２０は、ゲート電位がしきい電圧を超えると導通される。そうすると、共通電源ライン（ＶＤＤ）に印加された電圧が第２薄膜トランジスター２０を通じて有機発光素子７０に印加されて、有機発光素子７０は発光する。
このような画素（ＰＥ）の構成は、前述したものに限定されず、当該技術分野の当業者が容易に変形実施できる範囲内で多様に変形可能である。
以下、図３を参照して、本発明の一実施例による有機発光表示装置１０１について、第２薄膜トランジスター２０及びキャパシタ８０の構造を中心に積層順序に応じて詳細に説明する。以下では、第２薄膜トランジスター２０を薄膜トランジスターという。
基板本体１１１は、ガラス、石英、セラミック、及びプラスチックなどからなる絶縁性基板で形成される。しかし、本発明の一実施例がこれに限定されるのではなく、基板本体１１１は、ステンレス鋼などからなる金属性基板で形成されてもよい。
基板本体１１１上にはバッファー層１２０が形成される。一例として、バッファー層１２０は、窒化ケイ素（ＳｉＮｘ）の単一膜、または窒化ケイ素（ＳｉＮｘ）及び酸化ケイ素（ＳｉＯｘ）が積層された二重膜構造に形成される。バッファー層１２０は、不純元素または水分などの不要な成分の浸透を防止すると同時に、表面を平坦化する役割を果たす。しかし、バッファー層１２０は必ずしも必要な構成ではなく、基板本体１１１の種類及び工程条件によっては省略されてもよい。
バッファー層１２０上には半導体層１３５及び第１キャパシタ電極１３８が形成される。つまり、半導体層１３５及び第１キャパシタ電極１３８は同一層に形成される。また、半導体層１３５及び第１キャパシタ電極１３８は、各々不純物がドーピングされた多結晶シリコン膜を含む。
具体的に、半導体層１３５は、チャンネル領域１３５５、そしてチャンネル領域１３５５の両側に各々形成されたソース領域１３５７及びドレイン領域１３５６に区分される。半導体層１３５のチャンネル領域１３５５は、不純物がドーピングされない多結晶シリコン膜、つまり真性半導体（ｉｎｔｒｉｎｓｉｃ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。半導体層１３５のソース領域１３５７及びドレイン領域１３５６は、不純物がドーピングされた多結晶シリコン膜、つまり不純物半導体（ｉｍｐｕｒｉｔｙ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。また、第１キャパシタ電極１３８は、半導体層１３５のソース領域１３５７及びドレイン領域１３５６と実質的に同一に不純物がドーピングされた多結晶シリコン膜で形成される。つまり、第１キャパシタ電極１３８は、半導体層１３５のソース領域１３５７及びドレイン領域１３５６が形成される時に共に形成される。
半導体層１３５のソース領域１３５７及びドレイン領域１３５６、そして第１キャパシタ電極１８５にドーピングされる不純物は、Ｐ型不純物及びＮ型不純物のうちのいずれか一つである。不純物の種類は薄膜トランジスター２０の種類によって異なってもよい。本発明の一実施例では、不純物としてホウ素（ｂｏｒｏｎ、Ｂ）を含むＰ型不純物が使用されるが、これに限定されない。ここで、ホウ素を含む不純物はＢ２Ｈ５であり、ホウ素イオンが多結晶シリコン膜にドーピングされて、半導体層１３５のソース領域１３５７及びドレイン領域１３５６、そして第１キャパシタ電極１８５が形成される。
半導体層１３５及び第１キャパシタ電極１３８上にはゲート絶縁膜１４０が形成される。ゲート絶縁膜１４０は、テトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、及び酸化ケイ素（ＳｉＯｘ）のうちの一つ以上を含んで形成される。一例として、ゲート絶縁膜１４０は、厚さが４０ｎｍの窒化シリコン膜及び厚さが８０ｎｍのテトラエトキシシラン膜が順次に積層された二重膜に形成される。しかし、本発明の一実施例で、ゲート絶縁膜１４０が前述した構成に限定されるのではない。
ゲート絶縁膜１４０上にはゲート電極１５５及び第２キャパシタ電極１５８が形成される。ゲート電極１５５及び第２キャパシタ電極１５８は、互いに同一な層に位置し、実質的に同一な金属物質で形成される。この時、金属物質は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のうちの一つ以上を含む。一例として、ゲート電極１５５及び第２キャパシタ電極１５８は、モリブデン（Ｍｏ）またはモリブデン（Ｍｏ）を含む合金で形成される。しかし、第２キャパシタ電極１５８はゲート電極１５５より相対的に厚さが薄い。一例として、ゲート電極１５５は厚さが１７０ｎｍ以上であり、第２キャパシタ電極１５８は厚さがゲート電極１５５の厚さの７５％以下である。
ゲート電極１５５は、半導体層１３５のチャンネル領域１３５５と重畳するように半導体層１３５上に形成される。ゲート電極１５５は、半導体層１３５を形成する過程で半導体層１３５のソース領域１３５７及びドレイン領域１３５６に不純物をドーピングする時にチャンネル領域１３５５に不純物がドーピングされるのを遮断する役割を果たす。したがって、ゲート電極１５５の厚さが１７０ｎｍ未満である場合には、必要以上の不純物がゲート電極１５５を通過して半導体層１３５にドーピングされることがある。つまり、ゲート電極１５５が半導体層１３５のチャンネル領域１３５５に不純物がドーピングされるのを適切に遮断することができない。
第２キャパシタ電極１５８は、第１キャパシタ電極１３８上に形成される。この時、不純物は、第２キャパシタ電極１５８を通過して第１キャパシタ電極１３８にドーピングされる。したがって、第２キャパシタ電極１５８の厚さが厚すぎると、不純物が第２キャパシタ電極１５８を通過することができず、第１キャパシタ電極１３８が適切な導電性を確保することができずに不良になる。また、第２キャパシタ電極１５８の厚さが薄すぎると、第２キャパシタ電極１５８の電気的特性が低下して、キャパシタ８０の静電容量が不良になる。このような問題点を考慮して、第２キャパシタ電極１５８は厚さが１０ｎｍ乃至１４０ｎｍの範囲内に属するのが効果的である。
このように、第２キャパシタ電極１５８がゲート絶縁膜１４０を間において第１キャパシタ電極１３８上に形成されると、本発明の一実施例によるキャパシタ８０が完成される。この時、ゲート絶縁膜１４０は、キャパシタ８０の誘電体となる。
ゲート電極１５５及び第２キャパシタ電極１５８上には層間絶縁膜１６０が形成される。層間絶縁膜１６０は、ゲート絶縁膜１４０と同様にテトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、または酸化ケイ素（ＳｉＯｘ）などで形成されるが、これに限定されない。
層間絶縁膜１６０及びゲート絶縁膜１４０は、共に半導体層１３５のソース領域１３５７及びドレイン領域１３５６の一部を各々露出するソース接触孔１６７及びドレイン接触孔１６６を有する。
層間絶縁膜１６０上にはソース接触孔１６７及びドレイン電極孔１６６を通じて半導体層１３５のソース領域１３５７及びドレイン領域１３５６と各々接触して互いに離隔したソース電極１７７及びドレイン電極１７６が形成される。これによって、本発明の一実施例による薄膜トランジスター２０が完成される。
また、図示してはいないが、層間絶縁膜１６０上にはソース電極１７７及びドレイン電極１７６と同一層に同一な素材で形成された追加のキャパシタ電極が配置される。この時、追加のキャパシタは、第１キャパシタ電極１３８及び第２キャパシタ電極１５８のうちの一つ以上の電極と重畳するように形成される。このように、追加のキャパシタ電極が配置される場合、キャパシタ８０はデュアル構造を有して、蓄電容量をより向上させることができる。
層間絶縁膜１６０上にはソース電極１７７及びドレイン電極１７６を覆う平坦化膜１８０が形成される。平坦化膜１８０は、その上に形成される有機発光素子７０の発光効率を向上させるために段差をなくして平坦化させる役割を果たす。また、平坦化膜１８０は、ドレイン電極１７６の一部を露出させるアノード接触孔１８６を有する。
平坦化膜１８０は、ポリアクリル系樹脂（ｐｏｌｙａｃｒｙｌａｔｅｓ ｒｅｓｉｎ）、エポキシ樹脂（ｅｐｏｘｙ ｒｅｓｉｎ）、フェノール樹脂（ｐｈｅｎｏｌｉｃ ｒｅｓｉｎ）、ポリアミド系樹脂（ｐｏｌｙａｍｉｄｅｓ ｒｅｓｉｎ）、ポリイミド系樹脂（ｐｏｌｙｉｍｉｄｅｓ ｒｅｉｎ）、不飽和ポリエステル系樹脂（ｕｎｓａｔｕｒａｔｅｄ ｐｏｌｙｅｓｔｅｒｓ ｒｅｓｉｎ）、ポリフェニレン系樹脂（ｐｏｌｙ（ｐｈｅｎｙｌｅｎｅｔｈｅｒｓ） ｒｅｓｉｎ）、ポリフェニレンスルフィド系樹脂（ｐｏｌｙ（ｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅｓ） ｒｅｓｉｎ）、及びベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）のうちの一つ以上の物質を含んで形成される。
平坦化膜１８０上には有機発光素子７０の画素電極７１０が形成される。ここで、画素電極７１０はアノード電極をいう。画素電極７１０は、平坦化膜１８０のアノード接触孔１８６を通じてドレイン電極１７６と連結される。
また、平坦化膜１８０上には画素電極７１０を露出する開口部１９５を有する画素定義膜１９０が形成される。つまり、画素電極７１０は、画素定義膜１９０の開口部１９５に対応するように配置される。画素定義膜１９０は、ポリアクリル系（ｐｏｌｙａｃｒｙｌａｔｅｓ）またはポリイミド系（ｐｏｌｙｉｍｉｄｅｓ）などの樹脂及びシリカ系の無機物などを含んで形成される。
画素定義膜１９０の開口部１９５内で画素電極７１０上には有機発光層７２０が形成され、画素定義膜１９０及び有機発光層７２０上には共通電極７３０が形成される。ここで、共通電極７３０はカソード電極をいう。
このように、画素電極７１０、有機発光層７２０、及び共通電極７３０を含む有機発光素子７０が形成される。
有機発光表示装置１０１は、有機発光素子７０が光を放出する方向によって前面表示型、背面表示型、及び両面表示型のうちのいずれかの構造を有する。
有機発光表示装置１０１が前面表示型である場合には、画素電極７１０は反射膜で形成され、共通電極７３０は半透過膜で形成される。反面、有機表示装置１０１が背面表示型である場合には、画素電極７１０は半透過膜で形成され、共通電極７３０は反射膜で形成される。また、有機表示装置１０１が両面表示型である場合には、画素電極７１０及び共通電極７３０は透明膜または半透過膜で形成される。
反射膜及び半透過膜は、マグネシウム（Ｍｇ）、銀（Ａｇ）、金（Ａｕ）、カルシウム（Ｃａ）、リチウム（Ｌｉ）、クロム（Ｃｒ）、及びアルミニウム（Ａｌ）のうちの一つ以上の金属、またはこれらの合金を使用して形成される。この時、反射膜及び半透過膜は厚さによって決定される。一般に、半透過膜は厚さが２００ｎｍ以下である。半透過膜は、厚さが薄くなるほど光の透過率が高くなり、厚さが厚くなるほど光の透過率が低くなる。
透明膜は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ（酸化亜鉛）、またはＩｎ２Ｏ３（Ｉｎｄｉｕｍ Ｏｘｉｄｅ）などの物質を使用して形成される。
また、有機発光層７２０は、発光層、正孔注入層（ｈｏｌｅ−ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＨＩＬ）、正孔輸送層（ｈｏｌｅ−ｔｒａｎｓｐｏｒｔｉｎｇ ｌａｙｅｒ、ＨＴＬ）、電子輸送層（ｅｌｅｃｔｒｏｎ−ｔｒａｎｓｐｏｒｔｉｏｎｇ ｌａｙｅｒ、ＥＴＬ）、及び電子注入層（ｅｌｅｃｔｒｏｎ−ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ、ＥＩＬ）のうちの一つ以上を含む多重膜に形成される。有機発光層７２０がこれらの全てを含む場合、正孔注入層がアノード電極の画素電極７１０上に配置され、その上に正孔輸送層、発光層、電子輸送層、電子注入層が順次に積層される。また、有機発光層７２０は、必要に応じて他の層をさらに含むこともできる。
このような構成によって、本発明の一実施例による有機発光表示装置１０１は、効果的に不純物がドーピングされた多結晶シリコン膜をキャパシタ８０の電極として使用することができる。
具体的に、本発明の一実施例によれば、不純物が第１キャパシタ電極１３８上に配置された第２キャパシタ電極１５８を通過することができるので、第１キャパシタ電極１３８は、不純物がドーピングされた多結晶シリコン膜で容易に形成される。つまり、半導体層１３５を形成する過程で別途の追加工程なく容易に第１キャパシタ電極１３８を形成することができる。
それによって、有機発光表示装置１０１の全体的な製造過程を効率的に簡素化させることができる。
以下、図４乃至図１３を参照して、本発明の一実施例による有機発光表示装置１０１の製造方法を説明する。
まず、図４に示したように、基板本体１１１上にバッファー層１２０を形成する。バッファー層１２０は、窒化ケイ素（ＳｉＮｘ）及び酸化ケイ素（ＳｉＯｘ）などの無機絶縁物質がＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ‐Ｖａｐｏｒ‐Ｄｅｐｏｓｉｔｉｏｎｉｔｉｏｎ）などの公知の蒸着方法で基板本体１１１上に全面蒸着されて形成される。
次に、バッファー層１２０上に多結晶シリコン膜を形成する。多結晶シリコン膜は、まず非晶質シリコン膜を形成して、これを結晶化させる方法で形成することができる。非晶質シリコン膜は、ＰＥＣＶＤなどの公知の方法で形成される。また、非晶質シリコン膜を結晶化させる方法としては、当該技術分野の当業者に公知の多様な方法を使用することができる。例えば、非晶質シリコン層は、熱、レーザー、ジュール熱、電場、または触媒金属などを利用して結晶化させることができる。また、結晶化工程以前に非晶質シリコン膜内に存在する水素原子を除去するための脱水素化（ｄｅｈｙｄｒｏｇｅｎａｔｉｏｎ）工程をさらに行うこともできる。
次に、多結晶シリコン膜を写真エッチング工程によってパターニング（ｐａｔｔｅｒｎｉｎｇ）して半導体層中間体１３０５及び第１キャパシタ電極中間体１３０８を形成する。
次に、図５に示したように、半導体層中間体１３０５及び第１キャパシタ電極中間体１３０８上にゲート絶縁膜１４０を形成する。
本発明の一実施例で、ゲート絶縁膜１４０は、厚さが４０ｎｍの窒化シリコン膜及びその上に厚さが８０ｎｍのテトラエトキシシラン（ＴＥＯＳ）膜を含む。そして、前記無機膜は、ＰＥＣＶＤなどの公知の方法で形成される。
次に、ゲート絶縁膜１４０上にゲート金属膜１５００を形成する。ゲート金属膜１５００は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、及びタングステン（Ｗ）のうちの一つ以上を含む。本発明の一実施例では、一例としてゲート金属膜１５００をモリブデン（Ｍｏ）で形成した。
また、ゲート金属膜１５００は、スパッタリングなどの公知の方法で形成される。
次に、図６に示したように、ゲート金属膜１５００上に感光物質をコーティングして感光膜８００を形成する。この時、感光膜８００は、一例として厚さが約１０００ｎｍ乃至２０００ｎｍの範囲内に属する。
次に、第１マスク９０１を使用して感光膜８００を１次露光する。ここで、第１マスク９０１は、ベース基板９１０、及びベース基板９１０に形成された遮蔽部９２１、９２２を含む。そして、遮蔽部は、ゲート電極１５５（図３に図示）が形成される位置が露光されるのを遮断するゲート遮蔽部９２１、及び第２キャパシタ電極１５８（図３に図示）が形成される位置が露光されるのを遮断するキャパシタ遮蔽部９２２を含む。
次に、図７に示したように、第２マスク９０２を使用して感光膜８００を２次露光する。ここで、第２マスク９０２は、ゲート電極１５５（図３に図示）が形成される位置が露光されるのを遮断するゲート遮蔽部９２１を含み、第１マスク９０１のようなキャパシタ遮蔽部９２２は含まない。
次に、図８に示したように、感光膜８００を現像して感光膜パターン８１０を形成する。感光膜パターン８１０は、ゲート電極１５５（図３に図示）が形成される位置上に配置された第１部分８１１、及び第１部分８１１より相対的に厚さが薄い第２キャパシタ電極１５８（図３に図示）が形成される位置上に配置された第２部分８１２、そしてゲート金属膜１５００を露出する第３部分を含む。つまり、第３部分には感光膜８００が実質的に存在しない。
次に、図９に示したように、感光膜パターン８１０を使用したエッチング工程によってゲート金属膜１５００をエッチングしてゲート電極１５５及び第２キャパシタ電極中間体１５０８を形成する。
次に、図１０に示したように、感光膜パターン８１０の第２部分８１２を除去する。この時、感光膜パターン８１０の第１部分８１１も第２部分８１２の除去された厚さ程度が除去されて薄くなる。
次に、図１１に示したように、第２部分８１２が除去された感光膜パターン８１０を使用して第２キャパシタ電極中間体１５０８の一部をエッチングする。第２キャパシタ電極中間体１５０８は、一部がエッチングされてゲート電極１５５より相対的に厚さが薄い第２キャパシタ電極１５８になる。ここで、第２キャパシタ電極１５８は厚さ（ｔ２）が１０ｎｍ乃至１４０ｎｍの範囲内に属し、ゲート電極１５５は厚さ（ｔ１）が１７０ｎｍ以上である。第２キャパシタ電極１５８は厚さ（ｔ２）がゲート電極１５５の厚さ（ｔ１）のほぼ７５％以下である。
次に、図１２に示したように、半導体層中間体１３０５及び第１キャパシタ電極中間体１３０８に不純物をドーピングして半導体層１３５及び第１キャパシタ電極１３８を形成する。この過程で、ゲート電極１５５は、半導体層１３５のソース領域１３５７及びドレイン領域１３５６に不純物をドーピングする時にチャンネル領域１３５５に不純物がドーピングされるのを遮断する役割を果たす。したがって、ゲート電極１５５は、チャンネル領域１３５５に不純物がドーピングされるのを安定的に遮断するために、厚さが１７０ｎｍ以上である。
このように、半導体層中間体１３０５に不純物がドーピングされると、ゲート電極１５５と重畳したチャンネル領域１３５５、そしてチャンネル領域１３５５の両側に形成されたソース領域１３５７及びドレイン領域１３５６に区分される半導体層１３５が形成される。つまり、チャンネル領域１３５５は真性半導体になり、ソース領域１３５７及びドレイン領域１３５６は不純物半導体になる。
また、第１キャパシタ電極１３８は、半導体層１３５のソース領域１３５７及びドレイン領域１３５６と実質的に同一に形成される。ただし、第１キャパシタ電極中間体１３０８にドーピングされる不純物は、第２キャパシタ電極１５８を通過して第１キャパシタ電極中間体１３０８にドーピングされる。したがって、第２キャパシタ電極１５８の厚さが厚すぎると、不純物が第２キャパシタ電極１５８を通過することができず、第１キャパシタ電極１３８が適切な導電性を確保することができずに不良になる。また、第２キャパシタ電極１５８の厚さが薄すぎると、第２キャパシタ電極１５８の電気的特性が低下して、キャパシタ８０が不良になる。このような問題点を考慮して、第２キャパシタ電極１５８は、厚さが１０ｎｍ乃至１４０ｎｍの範囲内に属するのが効果的である。
また、不純物は、Ｐ型不純物及びＮ型不純物のうちのいずれか一つである。不純物の種類は薄膜トランジスター２０の種類によって決定される。本発明の一実施例で、不純物はホウ素などのＰ型不純物である。具体的に、不純物はＢ２Ｈ５であり、第１キャパシタ電極１３８にはホウ素イオンがドーピングされる。
また、不純物は、８０ｋｅＶ以上のエネルギー及び１．０ｅ１５ａｔｏｍｓ/ｃｍ２以上のドーズ（ｄｏｓｅ）量で第１キャパシタ電極１３８にイオン注入される。これは、不純物が第２キャパシタ電極１５８を通過して第１キャパシタ電極１３８に効果的にドーピングされるように設定された条件である。
このような方法で、第１キャパシタ電極１３８、及びゲート絶縁膜１４０を間において第１キャパシタ電極１３８上に形成された第２キャパシタ電極１５８を含むキャパシタ８０が完成される。特に、半導体層１３５を形成する過程で別途の追加工程なく容易に第１キャパシタ電極１３８を形成することができる。したがって、有機発光表示装置１０１の全体的な製造過程を非常に効率的に簡素化させることができる。
次に、図１３に示したように、ゲート電極１５５上の感光膜パターン８１０を全て除去した後、ゲート電極１５５及び第２キャパシタ電極１５８上に層間絶縁膜１６０を形成する。ここで、ゲート電極１５５上の感光膜パターン８１０は、不純物をドーピングする工程以前に除去してもよい。
層間絶縁膜１６０は、ゲート絶縁膜１４０と同様にテトラエトキシシラン（ｔｅｔｒａ ｅｔｈｙｌ ｏｒｔｈｏ ｓｉｌｉｃａｔｅ、ＴＥＯＳ）、窒化ケイ素（ＳｉＮｘ）、または酸化ケイ素（ＳｉＯｘ）などを含み、ＰＥＣＶＤなどの公知の方法によって形成される。
次に、写真エッチング工程によって層間絶縁膜１６０及びゲート絶縁膜１４０を共にエッチングして半導体層１３５のソース領域１３５７及びドレイン領域１３５６の一部を各々露出するソース接触孔１６７及びドレイン接触孔１６６を形成する。
次に、層間絶縁膜１６０上にソース電極１７７及びドレイン電極１７６を形成する。この時、ソース電極１７７及びドレイン電極１７６は、各々ソース接触孔１６７及びドレイン接触孔１６６を通じて半導体層１３５のソース領域１３５７及びドレイン領域１３５６と接触する。
次に、前記図３に示したように、ソース電極１７７及びドレイン電極１７６上に平坦化膜１８０を形成する。この時、平坦化膜１８０は、ドレイン電極１７６を露出するアノード接触孔１８６を有する。
次に、平坦化膜１８０上に画素電極７１０を形成する。画素電極７１０は、アノード接触孔１８６を通じてドレイン電極１７６と接触する。
しかし、本発明の一実施例が前述したものに限定されるのではない。したがって、平坦化膜１８０は省略されてもよい。このように平坦化膜１８０が省略される場合、ドレイン電極１７６が直接画素電極７１０になる。
次に、平坦化膜１８０上に画素定義膜１９０を形成する。この時、画素定義膜１９０は、画素電極７１０を露出する開口部１９５を有する。そして、画素定義膜１９０の開口部１９５内に有機発光層７２０を形成し、再びその上に共通電極７３０を形成して、有機発光素子７０を完成する。
以上のような製造方法によって本発明の一実施例による有機発光表示装置１０１を製造することができる。つまり、本発明の一実施例によれば、有機発光表示装置１０１の製造方法を効率的に単純化させることができる。
以下、図１４乃至図１７を参照して、本発明の一実施例による実験例及び比較例を見てみる。図１４乃至図１７は、実験例及び比較例のＣＶ特性を各々示したグラフである。
実験は、第２キャパシタ電極１５８の厚さを変化させながら不純物をドーピングして第１キャパシタ電極１３８を形成する方法で行った。モリブデン（Ｍｏ）を使用して第２キャパシタ電極１５８を形成し、Ｂ２Ｈ５を不純物として使用した。また、不純物を８５ｋｅＶ以上のエネルギー及び３．０ｅ１５ ａｔｏｍｓ/ｃｍ２以上のドーズ（ｄｏｓｅ）量でイオン注入した。
図１４は比較例によるＣＶ特性を示したグラフである。比較例は、厚さが１７０ｎｍの第２キャパシタ電極１５８を含む。図１４に示されているように、比較例の場合、キャパシタ８０が正常に作動できないことが分かった。
図１５は実験例１によるＣＶ特性を示したグラフである。実験例１は、厚さが１３０ｎｍの第２キャパシタ電極１５８を含む。図１５に示されているように、実験例１の場合、キャパシタ８０が作動できることが分かった。しかし、実験例１の場合、電圧が増加するのに伴って静電容量が減少する傾向があることが分かった。
図１６は実験例２によるＣＶ特性を示したグラフである。実験例２は、厚さが１００ｎｍの第２キャパシタ電極１５８を含む。図１６に示されているように、実験例２の場合、キャパシタ８０が全電圧区間で問題なく正常に作動できることが分かった。
図１７は実験例３によるＣＶ特性を示したグラフである。実験例３は、厚さが３０ｎｍの第２キャパシタ電極１５８を含む。図１７に示されているように、実験例３の場合、キャパシタ８０が全電圧区間で問題なく正常に作動できることが分かった。
以上の実験から、第２キャパシタ電極１５８の厚さが１４０ｎｍ以下であれば、第１キャパシタ電極１３８に不純物がドーピングされて、キャパシタ８０が作動できることが分かった。特に、第２キャパシタ電極１５８の厚さが１００ｎｍ以下である場合に、キャパシタ８０が全電圧区間で静電容量の減少なく安定的に作動できることが分かった。
本発明を前記に記載した内容で好ましい実施例を通して説明したが、本発明はこれに限定されず、特許請求の範囲の概念及び範囲を逸脱しない限り、多様な修正及び変形が可能であるということを、本発明が属する技術分野の当業者は簡単に理解することができる。
１０、２０ 薄膜トランジスター
７０ 有機発光素子
８０ キャパシタ
１０１ 有機発光表示装置
１１１ 基板本体
１２０ バッファー層
１３５ 半導体層
１３８ 第１キャパシタ電極
１４０ ゲート絶縁膜
１５５ ゲート電極
１５８ 第２キャパシタ電極
１６０ 層間絶縁膜
１６６ ドレイン電極孔
１６７ ソース接触孔
１７６ ドレイン電極
１７７ ソース電極
１８０ 平坦化膜
１８６ アノード接触孔
１９０ 画素定義膜
１９５ 開口部
７１０ 画素電極
７２０ 有機発光層
７３０ 共通電極
８００ 感光膜
８１０ 感光膜パターン
９０１ 第１マスク
９０２ 第２マスク
９１０ ベース基板
９２１、９２２ 遮蔽部
１３０５ 半導体層中間体
１３０８ 第１キャパシタ電極中間体
１３５５ チャンネル領域
１３５６ ドレイン領域
１３５７ ソース領域
１５００ ゲート金属膜
ＧＬ ゲートライン
ＤＬ データライン
ＶＤＤ 共通電源ライン
ＣＬ キャパシタライン
ＤＡ 表示領域
ＮＡ 非表示領域
ＰＥ 画素
ＧＤ、ＤＤ 駆動回路

Claims (24)

  1. 基板本体；
    前記基板本体上の同一層に形成された半導体層及び第１キャパシタ電極；
    前記半導体層及び前記第１キャパシタ電極上に形成されたゲート絶縁膜；
    前記ゲート絶縁膜を間において前記半導体層上に形成されたゲート電極；そして
    前記ゲート絶縁膜を間において前記第１キャパシタ電極上に形成されて、前記ゲート電極と同一層に形成された第２キャパシタ電極；を含み、
    前記第１キャパシタ電極及び前記半導体層は、各々不純物がドーピングされた多結晶シリコン膜を含み、前記第２キャパシタ電極は前記ゲート電極より相対的に厚さが薄い、有機発光表示装置。
  2. 前記ゲート電極及び前記第２キャパシタ電極は、互いに同一な金属物質を含み、前記金属物質は、モリブデン、クロム、及びタングステンのうちの一つ以上を含む、請求項１に記載の有機発光表示装置。
  3. 前記ゲート電極は厚さが１７０ｎｍ以上であり、前記第２キャパシタ電極は厚さが前記ゲート電極の厚さの７５％以下である、請求項２に記載の有機発光表示装置。
  4. 前記第１キャパシタ電極及び前記半導体層に各々ドーピングされた不純物は、Ｐ型不純物及びＮ型不純物のうちのいずれか一つである、請求項２に記載の有機発光表示装置。
  5. 前記不純物はホウ素を含む、請求項４に記載の有機発光表示装置。
  6. 前記ゲート絶縁膜は、テトラエトキシシラン、窒化ケイ素、及び酸化ケイ素のうちの一つ以上を含む、請求項２に記載の有機発光表示装置。
  7. 前記半導体層は、前記ゲート電極と重畳したチャンネル領域、そして前記チャンネル領域の両側に形成されたソース領域及びドレイン領域に区分される、請求項２に記載の有機発光表示装置。
  8. 前記半導体層の前記チャンネル領域は真性半導体であり、前記半導体層の前記ソース領域及び前記ドレイン領域、そして前記第１キャパシタ電極は不純物半導体である、請求項７に記載の有機発光表示装置。
  9. 前記第２キャパシタ電極は厚さが１０ｎｍ乃至１４０ｎｍの範囲内に属する、請求項１乃至８のいずれか一項に記載の有機発光表示装置。
  10. 基板本体上に多結晶シリコン膜を形成する段階；
    前記多結晶シリコン膜をパターニングして半導体層中間体及び第１キャパシタ電極中間体を形成する段階；
    前記半導体層中間体及び前記第１キャパシタ電極中間体上にゲート絶縁膜を形成する段階；
    前記ゲート絶縁膜上に前記半導体層中間体の一部と重畳するようにゲート電極を形成し、前記第１キャパシタ電極中間体と重畳するように第２キャパシタ電極を形成する段階；そして
    前記半導体層中間体及び前記第１キャパシタ電極中間体に不純物をドーピングして半導体層及び第１キャパシタ電極を形成する段階；を含み、
    前記第２キャパシタ電極は前記ゲート電極より相対的に厚さが薄く、前記不純物は前記第２キャパシタ電極を透過して前記第１キャパシタ電極にドーピングされる、有機発光表示装置の製造方法。
  11. 前記ゲート電極及び前記第２キャパシタ電極は、互いに同一な金属物質を含み、前記金属物質は、モリブデン、クロム、及びタングステンのうちの一つ以上を含む、請求項１０に記載の有機発光表示装置の製造方法。
  12. 前記ゲート電極は厚さが１７０ｎｍ以上であり、前記第２キャパシタ電極は厚さが前記ゲート電極の厚さの７５％以下である、請求項１１に記載の有機発光表示装置の製造方法。
  13. 前記第２キャパシタ電極は厚さが１０ｎｍ乃至１４０ｎｍの範囲内に属する、請求項１２に記載の有機発光表示装置の製造方法。
  14. 前記不純物は、Ｐ型不純物及びＮ型不純物のうちのいずれか一つである、請求項１３に記載の有機発光表示装置の製造方法。
  15. 前記不純物はホウ素を含む、請求項１４に記載の有機発光表示装置の製造方法。
  16. 前記不純物は、８０ｋｅＶ以上のエネルギー及び１．０ｅ１５ａｔｏｍｓ/ｃｍ２以上のドーズ量でイオン注入される、請求項１４に記載の有機発光表示装置の製造方法。
  17. 前記ゲート絶縁膜は、テトラエトキシシラン、窒化ケイ素、及び酸化ケイ素のうちの一つ以上を含む、請求項１２に記載の有機発光表示装置の製造方法。
  18. 前記半導体層は、前記ゲート電極と重畳したチャンネル領域、そして前記チャンネル領域の両側に形成されたソース領域及びドレイン領域に区分される、請求項１２に記載の有機発光表示装置の製造方法。
  19. 前記半導体層の前記チャンネル領域は真性半導体であり、前記半導体層の前記ソース領域及び前記ドレイン領域、そして前記第１キャパシタ電極は不純物半導体である、請求項１８に記載の有機発光表示装置の製造方法。
  20. 前記ゲート電極及び前記第２キャパシタ電極は、前記ゲート絶縁膜上にゲート金属膜を形成した後、前記ゲート金属膜を感光膜パターンを利用した写真エッチング工程によってパターニングして形成され、
    前記感光膜パターンは、前記ゲート電極上に位置する第１部分、及び前記第１部分より相対的に厚さが薄い前記第２キャパシタ電極上に位置する第２部分を含む、請求項１０乃至１９のいずれか一項に記載の有機発光表示装置の製造方法。
  21. 前記感光膜パターンによって前記ゲート金属膜をエッチングして前記ゲート電極及び第２キャパシタ電極中間体を形成した後、前記感光膜パターンの第２部分を除去し、再び前記第２キャパシタ電極中間体の一部をエッチングして前記キャパシタ電極を形成する、請求項２０に記載の有機発光表示装置の製造方法。
  22. 前記感光膜パターンは、前記ゲート金属膜上に感光膜を形成し、第１マスクを使用して前記感光膜を１次露光させ、第２マスクを使用して前記感光膜を２次露光させた後、前記感光膜を現像して形成される、請求項２０に記載の有機発光表示装置の製造方法。
  23. 前記第１マスクは、前記ゲート電極が形成される位置が露光されるのを遮断するゲート遮蔽部、及び前記第２キャパシタ電極が形成される位置が露光されるのを遮断するキャパシタ遮蔽部を含む、請求項２２に記載の有機発光表示装置の製造方法。
  24. 前記第２マスクは、前記ゲート電極が形成される位置が露光されるのを遮断するゲート遮蔽部を含む、請求項２２に記載の有機発光表示装置の製造方法。
JP2010195556A 2009-10-06 2010-09-01 有機発光表示装置及びその製造方法 Pending JP2011081363A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094841A KR101065412B1 (ko) 2009-10-06 2009-10-06 유기 발광 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2011081363A true JP2011081363A (ja) 2011-04-21

Family

ID=43822507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010195556A Pending JP2011081363A (ja) 2009-10-06 2010-09-01 有機発光表示装置及びその製造方法

Country Status (4)

Country Link
US (1) US8698251B2 (ja)
JP (1) JP2011081363A (ja)
KR (1) KR101065412B1 (ja)
TW (1) TW201114026A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011053665B4 (de) 2010-09-20 2016-06-30 Lg Display Co., Ltd. Anzeigevorrichtung mit organischen lichtemittierenden Dioden und Herstellungsverfahren für dieselbe
KR20130024029A (ko) 2011-08-30 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR20130063077A (ko) * 2011-12-06 2013-06-14 삼성디스플레이 주식회사 유기발광소자 및 그의 제조방법
KR102015986B1 (ko) 2012-01-06 2019-08-30 삼성디스플레이 주식회사 유기발광 표시장치
KR102143924B1 (ko) * 2013-07-12 2020-08-13 삼성디스플레이 주식회사 유기 발광 표시 장치
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160013341A (ko) 2014-07-24 2016-02-04 삼성디스플레이 주식회사 표시장치 및 표시장치 제조방법
KR102369300B1 (ko) * 2015-02-24 2022-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20170126054A (ko) * 2016-05-04 2017-11-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101859484B1 (ko) * 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102716398B1 (ko) * 2016-06-17 2024-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107680974B (zh) * 2017-09-21 2020-12-29 武汉华星光电半导体显示技术有限公司 一种显示面板和显示装置
CN110752245A (zh) * 2019-11-01 2020-02-04 京东方科技集团股份有限公司 一种显示面板和显示面板的制备方法
KR102811475B1 (ko) * 2020-04-22 2025-05-22 삼성디스플레이 주식회사 표시 장치
TWI807739B (zh) * 2022-03-30 2023-07-01 友達光電股份有限公司 顯示面板及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100195253B1 (ko) 1996-10-24 1999-06-15 윤종용 다결정실리콘-박막트랜지스터의 제조방법
JP5090658B2 (ja) * 2006-04-06 2012-12-05 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置
JP5090708B2 (ja) 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
KR100847661B1 (ko) * 2007-03-21 2008-07-21 삼성에스디아이 주식회사 반도체 장치의 제조 방법
KR100958640B1 (ko) * 2008-06-09 2010-05-20 삼성모바일디스플레이주식회사 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법

Also Published As

Publication number Publication date
TW201114026A (en) 2011-04-16
KR101065412B1 (ko) 2011-09-16
US20110079786A1 (en) 2011-04-07
KR20110037408A (ko) 2011-04-13
US8698251B2 (en) 2014-04-15

Similar Documents

Publication Publication Date Title
KR101065412B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
JP4943534B2 (ja) 有機発光表示装置及びその製造方法
CN101859793B (zh) 有机发光二极管显示器及其制造方法
KR101155903B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101776044B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101677264B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20250294885A1 (en) Display Apparatus
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR101799034B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
US9142405B2 (en) Thin film transistor, method of manufacturing active layers of the thin film transistor, and display device
US11616082B2 (en) Display apparatus
US8987723B2 (en) Display device and method of manufacturing the same
US20110031478A1 (en) Organic light emitting diode display device and method of fabricating the same
KR101731970B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20130024029A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20140141577A1 (en) Method of manufacturing thin film transistor array panel

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121003