[go: up one dir, main page]

JP2011077510A - トランジスタ及び表示装置 - Google Patents

トランジスタ及び表示装置 Download PDF

Info

Publication number
JP2011077510A
JP2011077510A JP2010196444A JP2010196444A JP2011077510A JP 2011077510 A JP2011077510 A JP 2011077510A JP 2010196444 A JP2010196444 A JP 2010196444A JP 2010196444 A JP2010196444 A JP 2010196444A JP 2011077510 A JP2011077510 A JP 2011077510A
Authority
JP
Japan
Prior art keywords
oxide
layer
electrode layer
oxide semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010196444A
Other languages
English (en)
Other versions
JP2011077510A5 (ja
JP5649378B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Toshinari Sasaki
俊成 佐々木
Junichiro Sakata
淳一郎 坂田
Masashi Tsubuki
将志 津吹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010196444A priority Critical patent/JP5649378B2/ja
Publication of JP2011077510A publication Critical patent/JP2011077510A/ja
Publication of JP2011077510A5 publication Critical patent/JP2011077510A5/ja
Application granted granted Critical
Publication of JP5649378B2 publication Critical patent/JP5649378B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電気特性が良好で信頼性の高い薄膜トランジスタをスイッチング素子として用いて信頼性の高い表示装置を作製することを課題の一つとする。
【解決手段】非晶質の酸化物半導体を用いたボトムゲート型の薄膜トランジスタであって、加熱処理により脱水化または脱水素化された酸化物半導体層と金属材料で形成されるソース電極層及びドレイン電極層のそれぞれの間には、結晶領域を有する酸化物導電層が形成されている。これにより、酸化物半導体層とソース電極層及びドレイン電極層間の接触抵抗を低減することができ、電気特性が良好な薄膜トランジスタ及び、それを用いた信頼性の高い表示装置を提供することができる。
【選択図】図１

Description

酸化物半導体を用いる表示装置に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透光性電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１及び特許文献２）。
また、非晶質酸化物半導体を用いた薄膜トランジスタは、非晶質としては比較的電界効果移動度が高い。そのため、当該薄膜トランジスタを用いて、表示装置などの駆動回路を構成することもできる。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
表示装置等において、画素部（画素回路とも言う）と駆動回路部を同一基板上に形成する場合、画素部に用いるトランジスタには、優れたスイッチング特性、例えばオンオフ比が大きいことが要求され、駆動回路部に用いるトランジスタには高速動作が要求される。
特に、表示装置の画素密度が高い程、表示画像の書き込み時間を短くするため、駆動回路部に用いるトランジスタは高速で動作することが好ましい。
本明細書で開示する本発明の一態様は、上記課題を解決するトランジスタ及び該トランジスタを含む表示装置に関する。
本明細書で開示する本発明の一態様は、ソース領域及びドレイン領域に酸化物導電層を含み、且つ半導体層が酸化物半導体によって構成されたトランジスタである。また、当該トランジスタを含んで構成される駆動回路部及び表示部（画素部とも言う）を同一基板上に形成した表示装置である。
本明細書で開示する本発明の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、ゲート絶縁層上に前記酸化物半導体層の一部と重なる酸化物導電層と、酸化物導電層上にソース電極層及びドレイン電極層と、酸化物半導体層と接する酸化物絶縁層と、を有し、酸化物導電層は結晶領域を有することを特徴とするトランジスタである。
また、本明細書で開示する本発明の他の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に酸化物導電層と、ゲート絶縁層上に前記酸化物導電層の一部と重なる酸化物半導体層と、酸化物半導体層と接する酸化物絶縁層と、を有し、酸化物導電層は結晶領域を有することを特徴とするトランジスタである。
上記構成において、トランジスタのソース電極層及びドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた金属元素を主成分とする膜、またはそれらの合金膜を用いることができる。また、ソース電極層及びドレイン電極層は、上述した元素を含む単層に限定されず、異なる膜の積層を用いることができる。
トランジスタのソース電極層及びドレイン電極層と酸化物半導体層のそれぞれの間に、酸化物導電層を形成することで接触抵抗を低減することができ、高速動作が可能なトランジスタを実現できる。該酸化物導電層には、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の結晶領域を有したものを用いることができる。
また、上記構成において、酸化物絶縁層は、トランジスタのチャネル保護層として機能する。該酸化物絶縁層には、スパッタ法で形成される酸化珪素、窒化酸化珪素、酸化アルミニウム、または酸化窒化アルミニウムなどを用いることができる。
また、本発明の一態様であるトランジスタを用いて、駆動回路部及び表示部（画素部ともいう）を同一基板上に形成し、ＥＬ素子、液晶素子または電気泳動素子などを用いて表示装置を作製することができる。
本明細書で開示する本発明の他の一態様は、同一基板上にトランジスタを有する画素部と駆動回路部を有し、トランジスタは、基板上にゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、ゲート絶縁層上に前記酸化物半導体層の一部と重なる酸化物導電層と、酸化物導電層上にソース電極層及びドレイン電極層と、酸化物半導体層と接する酸化物絶縁層と、を有し、酸化物導電層は、結晶領域を有することを特徴とする表示装置である。
また、本明細書で開示する本発明の他の一態様は、同一基板上にトランジスタを有する画素部と駆動回路部を有し、トランジスタは、基板上にゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に酸化物導電層と、ゲート絶縁層上に前記酸化物導電層の一部と重なる酸化物半導体層と、酸化物半導体層と接する酸化物絶縁層と、を有し、酸化物導電層は、結晶領域を有することを特徴とする特徴とする表示装置である。
本発明の一態様である表示装置においては、画素部に複数のトランジスタを有し、画素部においてもあるトランジスタのゲート電極と他のトランジスタのソース配線或いはドレイン配線を接続させる箇所を有している。また、本発明の一態様である表示装置の駆動回路部においては、トランジスタのゲート電極とそのトランジスタのソース配線或いはドレイン配線を接続させる箇所を有している。
また、トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、画素部のトランジスタを保護するための保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。
ソース電極層及びドレイン電極層と酸化物半導体層のそれぞれの間に結晶領域を有する酸化物導電層を用いることにより、電気特性が良好で信頼性の高いトランジスタを作製することができる。
本発明の一態様におけるトランジスタの断面工程図。 本発明の一態様におけるトランジスタの断面工程図。 本発明の一態様におけるトランジスタの断面工程図。 本発明の一態様における表示装置の断面図。 本発明の一態様における表示装置の断面図。 表示装置を説明する平面図及び断面図。 表示装置を説明する平面図及び断面図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 水分のＴＤＳスペクトル。 ＨのＴＤＳスペクトル。 ＯのＴＤＳスペクトル。 ＯＨのＴＤＳスペクトル。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その説明は省略する場合がある。
（実施の形態１）
本実施の形態では、薄膜トランジスタ及びその作製方法の一形態を説明する。
図１（Ｅ）にチャネルエッチ型と呼ばれるボトムゲート構造の薄膜トランジスタ４４０の断面図を示す。
薄膜トランジスタ４４０は、絶縁表面を有する基板４００上に、ゲート電極層４２１ａ、ゲート絶縁層４０２、チャネル形成領域４４３を有する酸化物半導体層、ソース電極層４４５ａ、及びドレイン電極層４４５ｂを有する。また、チャネル形成領域４４３、酸化物導電層４４６ａ、４４６ｂ、ソース電極層４４５ａ、及びドレイン電極層４４５ｂ上には絶縁層４２７及び保護絶縁層４２８が設けられる。
また、酸化物絶縁層４２６と重なる酸化物半導体層の第１領域４４４ｃ、第２領域４４４ｄを設け、チャネル形成領域４４３と同じ酸素過剰な状態とし、リーク電流の低減や、寄生容量を低減する機能を持たせても良い。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
ここで、酸化物導電層４４６ａ、４４６ｂは、結晶領域を有する導電率の高い材料からなると共に、酸化物半導体層とソース電極層４４５ａ及びドレイン電極層４４５ｂとの間の接触抵抗を低減することができ、高速動作が可能な薄膜トランジスタを実現できる。
以下、図１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）を用い、薄膜トランジスタ４４０を作製する工程を説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層４２１ａを形成する。
なお、フォトリソグラフィ工程に用いるレジストマスクはインクジェット法で形成してもよい。インクジェット法では、フォトマスクを使用しないため、製造コストを低減することができる。
ゲート電極層４２１ａを形成する導電膜としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金、上述した元素を組み合わせた積層膜等が挙げられる。また、金属酸化物等を用いても良い。
基板４００としては、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス基板を用いることができる。また、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。
また、図示はしないが、下地膜となる絶縁層を基板４００とゲート電極層４２１ａの間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化珪素膜、または酸化窒化珪素膜から選ばれた膜の単層構造、または上記複数の膜の積層構造により形成することができる。
次いで、ゲート電極層４２１ａ上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２には、酸化珪素層、窒化珪素層、酸化窒化珪素層または窒化酸化珪素層等の透光性を有する絶縁膜を用いることができ、プラズマＣＶＤ法やスパッタ法等を用いて形成する。また、ゲート絶縁層４０２は、上記絶縁膜の単層に限らず、異なる膜の積層でも良い。例えば、成膜ガスとして、シラン（ＳｉＨ４）、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素膜を形成することができる。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層を形成し、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層を形成する。
本実施の形態では、ゲート絶縁層４０２にプラズマＣＶＤ法で形成した膜厚１００ｎｍの酸化窒化珪素層（ＳｉＯＮ（組成比Ｎ＜Ｏ））を用いる。
次いで、ゲート絶縁層４０２上に、膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上２０ｎｍ以下の酸化物半導体膜をスパッタ法で形成する（図１（Ａ）参照）。酸化物半導体膜の形成後に脱水化または脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質の状態にするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜にＳｉＯ２を含んでもよい。
また、酸化物半導体膜は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜ともよぶこととする。
本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体成膜用ターゲットを用いてスパッタ法により膜厚１５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］（すなわち、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］））を用い、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電力０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜することができる。また、他にも、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］や、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲットを用いてもよい。これらのターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、直流電源を用いるＤＣスパッタ法、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。ＲＦスパッタ法は主に絶縁層を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料を積層成膜することや、同一チャンバーで複数種類の材料を同時に放電させて成膜することができる。
また、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法などもある。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加し、イオン化したアルゴンを基板に衝突させて表面を改質する方法である。なお、アルゴンに代えて窒素、ヘリウム、酸素などを用いてもよい。
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、ヘリウム、ネオン、またはアルゴン等）下において加熱処理（４００℃以上基板の歪み点未満）を行い、ゲート絶縁層４０２内に含まれる水素及び水などの不純物を除去してもよい。
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層４０４に加工する（図１（Ｂ）参照）。また、島状の酸化物半導体層４０４を形成するためのレジストマスクは、インクジェット法で形成してもよい。インクジェット法を用いることで、製造コストを低減することができる。
次いで、酸化物半導体層４０４の脱水化または脱水素化を行う。この脱水化または脱水素化を行う第１の加熱処理は、電気炉等を用い、窒素、または希ガス（ヘリウム、ネオン、アルゴン）等の不活性気体雰囲気下で、４００℃以上基板の歪点未満、好ましくは４２５℃以上で行う。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃以下であれば加熱処理時間は、１時間よりも長時間行うこととする。その他の加熱方法としては、高温の不活性ガスや光を用いて６５０℃、３分間程度のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理を行っても良い。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
なお、本明細書では、窒素、または希ガス等の不活性気体雰囲気下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、Ｈ２の脱離のみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどの脱離も含めて脱水化または脱水素化と適宜呼ぶこととする。
脱水化または脱水素化を行った酸化物半導体層は大気に触れさせることなく、水または水素を再び混入させないことが重要である。脱水化または脱水素化を行い、ｉ型の酸化物半導体層をｎ型化（ｎ−、ｎ＋など）、即ち低抵抗化させた後、再びｉ型として高抵抗化させた酸化物半導体層を用いたトランジスタは、そのしきい値電圧値が正であり、所謂ノーマリーオフ特性を示す。表示装置に用いるトランジスタは、ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが好ましい。アクティブマトリクス型の表示装置においては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、トランジスタのしきい値電圧は重要である。トランジスタのしきい値電圧値が負であると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオン特性となり、該トランジスタで構成した回路を制御することが困難となる。また、しきい値電圧値が正であっても、その絶対値が高いトランジスタの場合には、駆動電圧が足りずにスイッチング動作そのものができないことがある。ｎチャネル型のトランジスタの場合は、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電流が流れ出すトランジスタであることが望ましい。駆動電圧を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向きである。
脱水化または脱水素化を行った温度から降温させる際の雰囲気は、昇温時または加熱処理時の雰囲気と異なる雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガス、Ｎ２Ｏガス、または超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）で満たして冷却を行うことができる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水や水素などが含まれないことが好ましい。ここで、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度は、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上とすることが好ましい。
上記、不活性気体雰囲気下での加熱処理を行った場合、ｉ型であった酸化物半導体層は加熱処理により酸素欠乏型となってｎ型化（ｎ−化など）、即ち低抵抗化する。その後、酸化物半導体層に接する酸化物絶縁層の形成を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちｉ型化させているとも言える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを作製することができる。
上記条件で脱水化または脱水素化を十分に行った酸化物半導体層は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで昇温しても水分の脱離を示すスペクトルに２つのピーク、少なくとも２５０〜３００℃付近に現れる１つのピークは検出されない。
窒素雰囲気下での加熱処理温度の条件を振った複数の試料について、昇温脱離ガス分析法を用いて脱離する水分を分析した結果を図１１に示す。
昇温脱離ガス分析法は、試料を高真空中で加熱・昇温中に試料から脱離、発生するガス成分を四重極質量分析計で検出し、同定する方法であり、試料表面、内部から脱離するガス及び分子が観察できる。電子科学株式会社製の昇温脱離分析装置（製品名：ＥＭＤ−ＷＡ１０００Ｓ）を用い、測定条件は、昇温約１０℃／分とし、１×１０−８（Ｐａ）から測定を開始して、測定中は約１×１０−７（Ｐａ）の真空度とした。
図１１は、ガラス基板上の膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を準備し、非加熱（ａｓ−ｄｅｐｏ）、２５０℃１時間、３５０℃１時間、３５０℃１０時間、４５０℃１時間でそれぞれ処理した試料とガラス基板単体（非加熱）の試料を作製し、水分についてのＴＤＳ測定結果を比較したグラフである。図１１の結果から、窒素雰囲気での加熱温度が高ければ高いほど、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜中から脱離する水分が低減され、４５０℃の加熱試料では、水分の脱離を示すスペクトルにおいては、２００℃〜３５０℃の間にピークは観察されていないことがわかる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜中から２００℃以上の高温で脱離する水分を示すスペクトルのピークは２つあり、２００℃〜２５０℃の間に現れる第１のピークと、２５０〜３５０℃の間に現れる第２のピークが観測される。２００℃〜２５０℃の間に現れる第１のピークは、２５０℃で加熱処理をした試料以外は明瞭でないが、ａｓ−ｄｅｐｏの試料では２つのピークが重なり、見かけ上１つのピークを持つスペクトルとなっているためである。また、３５０℃で加熱処理をしたサンプルでは、水分がある程度放出されており、第１のピークは、ほとんど消失しているためである。これらは、各スペクトルのピーク位置からの対称性及びピーク位置の高温側へのシフトからも確認できる。
また、図１１のグラフの縦軸は任意単位であり、脱離ガスの有無を相対的に見たものである。このスペクトルの形状は、被測定物の面積や体積にかかわらず加熱処理に対して同様の変化を示すことから、プロセスモニターとしてのその場観察や不良解析の手段としても有効に用いることができる。すなわち、２００〜３５０℃の温度範囲におけるピークの有無を調べることで、適切なプロセスが施されたか否かの履歴の確認を行うことができる。
なお、窒素雰囲気中で４５０℃の加熱処理を行った試料は、その後、室温で大気中に１週間程度放置しても２００℃以上で脱離する水分は観測されず、加熱処理によって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜が安定化することが判明している。
また、水分の脱離を測定した試料と同条件で加熱工程を経た試料を用い、昇温脱離ガス分析法により、Ｈ２Ｏの他にＨ、Ｏ、ＯＨ、Ｈ２、Ｏ２、Ｎ、Ｎ２、及びＡｒのそれぞれについて測定を行ったところ、Ｈ、Ｏ、及びＯＨについては、それぞれの脱離を示すスペクトルが観測できた。図１２にＨのＴＤＳスペクトル、図１３はＯのＴＤＳスペクトル、図１４にはＯＨのＴＤＳスペクトルを示す。それぞれのスペクトルにガラス基板単体（非加熱）の測定結果を加えて比較している。なお、上記加熱条件における窒素雰囲気中の酸素濃度は、２０ｐｐｍ以下である。
Ｈ、Ｏ、及びＯＨの脱離を示すスペクトルは、水分の脱離を示すスペクトルとほぼ同様の傾向を示しており、４５０℃の加熱試料においては、２５０〜３００℃付近に現れる各脱離成分を示すピークは観察されていないことがわかる。
以上の結果より、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の加熱処理を行うことにより、水分、Ｈ、Ｏ及びＯＨが放出されることがわかる。Ｈ、Ｏ及びＯＨの脱離の様子は、水分の脱離の様子と同様の傾向を示していることから、そのほとんどは水分子に由来したものであると言える。
ここで、本実施の形態では加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。また、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等の希ガス雰囲気下において脱水化または脱水素化を行う。
また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層の一部が結晶化することがある。第１の加熱処理後は、酸素欠乏型となって低抵抗化した酸化物半導体層４０４となる（図１（Ｂ）参照）。第１の加熱処理後は、成膜直後の酸化物半導体膜よりもキャリア濃度が高まり、好ましくは１×１０１８／ｃｍ３以上のキャリア濃度を有する酸化物半導体層４０４となる。なお、酸化物半導体層は非晶質状態であることが好ましいが、一部が結晶化していてもよい。なお、本明細書では、酸化物半導体層において一部が結晶化した状態であっても非晶質と表現する。
また、第１の加熱処理の条件、またはゲート電極層４２１ａの材料によっては、ゲート電極層４２１ａは結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、ゲート電極層４２１ａとして、酸化インジウム酸化スズ合金膜を用いる場合は４５０℃１時間の第１の熱処理で結晶化することがある。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４０４上に、スパッタ法で酸化物絶縁膜を形成した後、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層４２６を形成し、その後レジストマスクを除去する工程を行っても良い。この段階で酸化物半導体層の周縁及び側面を覆う酸化物絶縁層４２６と重なる領域（酸化物半導体層の第１領域４４４ｃ、第２領域４４４ｄ）が形成され、リーク電流や寄生容量を低減させることができる（図１（Ｅ）参照）。
酸化物絶縁層４２６は、少なくとも１ｎｍ以上の膜厚とし、上述した酸化物絶縁層に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施の形態では、スパッタ法で成膜した酸化珪素膜で酸化物絶縁層４２６を形成する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素混合雰囲気下において行うことができる。
また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタを行うことにより酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらの外部からの侵入をブロックすることのできる無機絶縁膜を用いると良い。代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることができる。
本実施の形態では、ホウ素を添加した柱状多結晶珪素ターゲット（抵抗率０．０１Ωｃｍ、純度６Ｎ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電力６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。
次いで、ゲート絶縁層４０２、酸化物絶縁層４２６、及び酸化物半導体層４０４上に、酸化物導電膜と金属膜の積層を形成する。スパッタ法を用いれば、酸化物導電膜と金属膜の積層を大気に触れることなく連続的に成膜を行うことができる。
酸化物導電膜としては、例えばＩｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、またはＺｎ−Ｏ系の導電性の金属酸化物を用いることができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。本実施の形態では酸化亜鉛膜を用いる。
また、金属膜としては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、及びＴａから選ばれた元素、または上述した元素を成分とする合金等を用いる。また、上述した金属膜は単層に限定されず、異なる膜の積層を用いることができる。本実施の形態ではモリブデン膜とアルミニウム膜とモリブデン膜とを積層した三層積層膜を用いる。
次いで、第４のフォトリソグラフィ工程によりレジストマスクを形成し、金属膜を選択的にエッチングしてソース電極層４４５ａ、ドレイン電極層４４５ｂを形成した後、レジストマスクを除去する。なお、レジストマスクを除去するために用いられるレジスト剥離液はアルカリ性溶液であり、レジスト剥離液を用いる場合は、ソース電極層４４５ａ、ドレイン電極層４４５ｂをマスクとして酸化亜鉛膜も選択的にエッチングされる。
この様にして、ソース電極層４４５ａの下に接して酸化物導電層４４６ａが形成され、ドレイン電極層４４５ｂの下に接して酸化物導電層４４６ｂが形成される（図１（Ｄ）参照）。
ソース電極層４４５ａと酸化物半導体層との間に酸化物導電層４４６ａを設けることによって接触抵抗を下げ、低抵抗化を図ることができ、高速動作が可能な薄膜トランジスタを実現できる。ソース電極層４４５ａと酸化物半導体層との間に設けられる酸化物導電層４４６ａはソース領域として機能し、ドレイン電極層４４５ｂと酸化物半導体層との間に設けられる酸化物導電層４４６ｂはドレイン領域として機能するため、例えば、同一基板上に周辺回路（駆動回路）を形成する場合などでは、周波数特性を向上させることができる。
また、モリブデン膜は、酸化物半導体層に接すると接触抵抗が高くなる問題がある。これは、Ｔｉに比べＭｏは酸化しにくいため酸化物半導体層から酸素を引き抜く作用が弱く、Ｍｏと酸化物半導体層の接触界面がｎ型化しないためである。しかし、この様な場合でも、酸化物半導体層とソース電極層またはドレイン電極層との間に酸化物導電層を介在させることで接触抵抗を低減することができる。
なお、酸化物半導体層と酸化物導電層はエッチング速度に差があるため、酸化物半導体層上に接する酸化物導電層は、時間制御で除去することができる。
また、金属膜を選択的にエッチングした後、酸素アッシング処理でレジストマスクを除去して、酸化亜鉛膜を残存させた後、ソース電極層４４５ａ、ドレイン電極層４４５ｂ、をマスクとして酸化亜鉛膜を選択的にエッチングしてもよい。
また、ソース電極層４４５ａ、ドレイン電極層４４５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。
次いで、酸化物絶縁層４２６、ソース電極層４４５ａ、ドレイン電極層４４５ｂ、酸化物半導体層４０４上に絶縁層４２７を形成する。絶縁層４２７としては、酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用いる。本実施の形態では、ＲＦスパッタ法を用いて酸化珪素膜を絶縁層４２７として形成する。
この段階で、窒素ガス等の不活性ガス雰囲気下、２００℃以上４００℃以下、好ましくは２５０℃以上３５０℃以下で第２の加熱処理を行う。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
第２の加熱処理では、酸化物である絶縁層４２７と酸化物半導体層４０４の一部が接した状態で加熱される。このため、第１の加熱処理で低抵抗化された酸化物半導体層４０４は、絶縁層４２７から酸素が供給されて酸素過剰な状態となり、高抵抗化（ｉ型化）される。
本実施の形態では、酸化珪素膜成膜後に第２の加熱処理を行ったが、加熱処理のタイミングは酸化珪素膜成膜以降であれば問題なく、酸化珪素膜成膜直後に限定されるものではない。
また、ソース電極層４４５ａ及びドレイン電極層４４５ｂに耐熱性のある材料を用いる場合には、第２の加熱処理のタイミングで、第１の加熱処理条件を用いた工程を行うことができる。この場合、加熱処理は酸化珪素膜成膜後の１回のみとすることも可能である。
この第２の加熱処理において、酸化物導電層４４６ａ、４４６ｂに酸化珪素のような結晶化阻害物質が含まれていない限り、酸化物導電層４４６ａ、４４６ｂは結晶化し、結晶領域を有するようになる。例えば、酸化物導電層に酸化亜鉛等を用いると柱状結晶になりやすく、酸化インジウム酸化スズ合金等の場合は、微結晶状態となりやすい。その結果、導電率が向上するとともに、酸化物半導体層とソース電極層４４５ａ及びドレイン電極層４４５ｂとの間の接触抵抗の低減が図られる。一方、第２の加熱処理においても本実施の形態で用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層は結晶化せず、非晶質状態を維持する。
次いで、絶縁層４２７上に保護絶縁層４２８を形成する（図１（Ｅ）参照）。保護絶縁層４２８としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウムなどを用いることができる。本実施の形態では、ＲＦスパッタ法を用いて窒化珪素膜を保護絶縁層４２８として形成する。
以上の工程により、酸化物半導体層とソース電極層との間及び酸化物半導体層とドレイン電極層との間に、結晶領域を有する酸化物導電層を有した薄膜トランジスタ４４０を作製することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態２）
本実施の形態では、ボトムコンタクト型の薄膜トランジスタ及びその作製工程として、実施の形態１と異なる例を図２を用いて説明する。図２は、図１と工程が一部異なる点以外は同じであるため、薄膜トランジスタの構成において、同じ部位を示す部分には同じ符号を用い、同部位の詳細な説明は省略する。
図２（Ｅ）に示す薄膜トランジスタ４７０は、ボトムコンタクト型と呼ばれるボトムゲート構造の一つである。
薄膜トランジスタ４７０は絶縁表面を有する基板４００上に、ゲート電極層４２１ａ、ゲート絶縁層４０２、ソース電極層４４５ａ、ドレイン電極層４４５ｂ、酸化物導電層４４６ａ、４４６ｂ、及びチャネル形成領域４４３を有する酸化物半導体層を含む。また、チャネル形成領域４４３、ソース電極層４４５ａ、及びドレイン電極層４４５ｂ上には絶縁層４２７及び保護絶縁層４２８が設けられる。
ここで、酸化物導電層４４６ａ、４４６ｂは、結晶領域を有する導電率の高い材料からなると共に、酸化物半導体層とソース電極層４４５ａ及びドレイン電極層４４５ｂとの間の接触抵抗を低減することができ、高速動作が可能な薄膜トランジスタを実現できる。
以下、図２（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）を用い、薄膜トランジスタ４７０を作製する工程を説明する。
実施の形態１に従って、ゲート電極層４２１ａ、ゲート絶縁層４０２を形成する。
次いで、ゲート絶縁層４０２上に、金属膜と酸化物導電膜の積層を形成する（図２（Ａ）参照）。このとき、スパッタ法を用いれば、金属膜と酸化物導電膜の積層を大気に触れることなく連続的に成膜することができる。本実施の形態では、金属膜にモリブデン膜とアルミニウム膜とモリブデン膜を積層した三層積層膜、酸化物導電膜に酸化亜鉛膜を用いる。
次いで、フォトリソグラフィ工程によりレジストマスクを形成し、酸化亜鉛膜、金属膜を選択的にエッチングして、ソース電極層４４５ａ、ドレイン電極層４４５ｂ、酸化物導電層４４６ａ、及び酸化物導電層４４６ｂを形成する（図２（Ｂ）参照）。ここで、レジストマスクを除去するために用いられるレジスト剥離液はアルカリ性溶液であり、酸化亜鉛膜がエッチングされることもあるため、酸化亜鉛膜が薄膜化するのを防ぐため、酸素アッシングでレジストを除去することが好ましい。
次いで、実施の形態１と同様に酸化物半導体膜を形成し、フォトリソグラフィ工程及びエッチング工程にて酸化物半導体層４０４を形成する（図２（Ｃ）参照）。
ここで、実施の形態１で説明した第１の加熱処理の方法に従って、酸化物半導体層の脱水化または脱水素化を行う。
なお、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、ヘリウム、ネオン、またはアルゴン等）下において加熱処理（４００℃以上基板の歪み点未満）を行い、ゲート絶縁層４０２に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
次いで、ソース電極層４４５ａ、ドレイン電極層４４５ｂ、酸化物半導体層４０４上に絶縁層４２７を形成する（図２（Ｄ）参照）。絶縁層４２７としては、酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用いる。本実施の形態では、ＲＦスパッタ法を用いて酸化珪素膜を絶縁層４２７として形成する。
ここで、実施の形態１で説明した第２の加熱処理の方法に従って、加熱処理を行う。
本実施の形態では、酸化珪素膜成膜後に第２の加熱処理を行ったが、加熱処理のタイミングは酸化珪素膜成膜以降であれば問題なく、酸化珪素膜成膜直後に限定されるものではない。
また、ソース電極層４４５ａ及びドレイン電極層４４５ｂに耐熱性のある材料を用いる場合には、第２の加熱処理のタイミングで、第１の加熱処理条件を用いた工程を行うことができる。
ここまでのいずれか一つの加熱処理工程を経れば、酸化物導電層４４６ａ、４４６ｂに酸化珪素のような結晶化阻害物質が含まれていない限り、酸化物導電層４４６ａ、４４６ｂは結晶化し、結晶領域を有するようになる。もちろん、複数回の加熱工程を経ても良い。一方で、複数回の加熱処理によっても酸化物半導体層は結晶化せず、非晶質状態を維持する。
次いで、絶縁層４２７上に保護絶縁層４２８を形成する（図２（Ｅ）参照）。
以上の工程により、酸化物半導体層とソース電極層との間及び酸化物半導体層とドレイン電極層との間に、結晶領域を有する酸化物導電層を有した薄膜トランジスタ４７０を作製することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、ボトムコンタクト型の薄膜トランジスタ及びその作製工程として、実施の形態１及び２と異なる例について図３を用いて説明する。なお、図３は、図１と工程が一部異なる点以外は同じであるため、薄膜トランジスタの構成において、同じ部位を示す部分には同じ符号を用い、同部位の詳細な説明は省略する。
図３（Ｅ）にチャネル保護型と呼ばれるボトムゲート構造の薄膜トランジスタ４８０の断面図を示す。
薄膜トランジスタ４８０は、絶縁表面を有する基板４００上に、ゲート電極層４２１ａ、ゲート絶縁層４０２、酸化物半導体層、酸化物導電層４４６ａ、４４６ｂ、ソース電極層４４５ａ、及びドレイン電極層４４５ｂを含む。ここで、酸化物半導体層には、チャネル形成領域４４３、高抵抗ソース領域４２４ａ、及び高抵抗ドレイン領域４２４ｂが含まれる。また、チャネル形成領域４４３に接してチャネル保護層として機能する酸化物絶縁層４２６ａが設けられている。また、ソース電極層４４５ａ、及びドレイン電極層４４５ｂ、酸化物絶縁層４２６ａ、酸化物半導体層４０４上には保護絶縁層４２８が設けられる。
酸化物絶縁層４２６ｂと重なる酸化物半導体層の第１領域４２４ｃ、第２領域４２４ｄは、チャネル形成領域４４３と同じ酸素過剰な状態であり、リーク電流の低減や、寄生容量を低減する機能も果たしている。
保護絶縁層４２８と接する酸化物半導体層の第３領域４２４ｅは、チャネル形成領域４４３と高抵抗ソース領域４２４ａの間に設けられる。また、保護絶縁層４２８と接する酸化物半導体層の第４領域４２４ｆは、チャネル形成領域４４３と高抵抗ドレイン領域４２４ｂの間に設けられる。
酸化物導電層４４６ａ、４４６ｂは、結晶領域を有する導電率の高い材料からなると共に、酸化物半導体層とソース電極層４４５ａ及びドレイン電極層４４５ｂとの間の接触抵抗を低減することができ、高速動作が可能な薄膜トランジスタを実現できる。
酸化物半導体層の第３領域４２４ｅ及び第４の領域４２４ｆには、酸素欠乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ）領域とも呼ぶ）及び、高抵抗ドレイン領域（ＨＲＤ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）が形成される。具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０１８／ｃｍ３以上の範囲内であり、少なくともチャネル形成領域のキャリア濃度（１×１０１８／ｃｍ３未満）よりも高い領域である。
なお、本実施の形態のキャリア濃度は、室温にてＨａｌｌ効果測定から求めたキャリア濃度の値を指す。この第３の領域及び第４の領域のチャネル長方向の幅を広くすれば、薄膜トランジスタのオフ電流の低減を図ることができる。また、この第３の領域及び第４の領域のチャネル長方向の幅を狭くすれば、薄膜トランジスタの動作速度の高速化を図ることができる。
チャネル保護型の薄膜トランジスタは、チャネル保護層として機能する酸化物絶縁層の幅を狭くすることで実質的なチャネル長Ｌを短くすることが容易に可能となるが、該酸化物絶縁層上にソース電極層及びドレイン電極層を設けると短絡する恐れがある。従って、該酸化物絶縁層から端部を離してソース電極層４４５ａ及びドレイン電極層４４５ｂを設ける構成としている。
また、図３（Ｅ）ではチャネル保護層として機能する酸化物絶縁層４２６ａ直下の酸化物半導体層の領域をチャネル形成領域と呼ぶこととする。従って、薄膜トランジスタ４８０のチャネル長Ｌは、酸化物絶縁層４２６ａのチャネル長方向の幅と等しく、図３（Ｅ）に示す断面図においては、台形で示された酸化物絶縁層４２６ａの底辺の長さに対応する。
次に、図３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）を用い、薄膜トランジスタ４８０を作製する工程を説明する。
実施の形態１に従って、ゲート電極層４２１ａ、ゲート絶縁層４０２を形成する（図３（Ａ）参照）。
次いで、実施の形態１と同様に酸化物半導体膜を形成し、フォトリソグラフィ工程及びエッチング工程にて島状の酸化物半導体層４０４を形成する（図３（Ｂ）参照）。
なお、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、ヘリウム、ネオン、またはアルゴン等）下において加熱処理（４００℃以上基板の歪み点未満）を行い、ゲート絶縁層４０２に含まれる水素及び水などの不純物を除去したゲート絶縁層としてもよい。
ここで、実施の形態１で説明した第１の加熱処理の方法に従って、酸化物半導体層の脱水化または脱水素化を行う。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。
次いで、ゲート絶縁層４０２上、及び酸化物半導体層４０４上に、実施の形態１と同様にスパッタ法で酸化物絶縁膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行って酸化物絶縁層４２６ａ、４２６ｂを形成し、その後レジストマスクを除去する。ここで、酸化物絶縁層４２６ａ直下の酸化物半導体層の領域がチャネル形成領域となる（図３（Ｃ）参照）。
次いで、実施の形態１と同様に酸化物絶縁層４２６ａ、４２６ｂ、及び酸化物半導体層上に、酸化物導電膜と金属膜の積層を形成し、部分的にエッチングしてソース電極層４４５ａ、ドレイン電極層４４５ｂ、酸化物導電層４４６ａ、４４６ｂを形成する。スパッタ法を用いれば、金属膜と酸化物導電膜の積層を大気に触れることなく連続的に成膜を行うことができる。本実施の形態では、金属膜にモリブデン膜とアルミニウム膜とモリブデン膜とを積層した三層積層膜、酸化物導電膜に酸化亜鉛膜を用いる。（図３（Ｄ）参照）。
次いで、窒素ガス等の不活性ガス雰囲気下、２００℃以上４００℃以下、好ましくは２５０℃以上３５０℃以下で第２の加熱処理を行う。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
第２の加熱処理では、酸化物半導体層４０４の一部が酸化物絶縁層４２６ａ、４２６ｂと接した状態で加熱される。このため、第１の加熱処理で低抵抗化された酸化物半導体層４０４は、酸化物絶縁層４２６ａ、４２６ｂから酸素が供給されて酸素過剰な状態となり、高抵抗化（ｉ型化）される。
一方、酸化物絶縁層４２６ａ、４２６ｂと重ならない酸化物半導体層４０４の一部は露出した状態で加熱されるため、低抵抗が維持、または更に低抵抗化した第３の領域４２４ｅ及び第４の領域４２４ｆを形成することができる。
なお、本形態では酸化物絶縁層４２６ａ、４２６ｂの形成後に第２の加熱処理を行ったが、そのタイミングは酸化物絶縁層４２６ａ、４２６ｂの形成以降であれば問題なく、酸化物絶縁層４２６ａ、４２６ｂの形成直後に限定されるものではない。
この第２の加熱処理において、酸化物導電層４４６ａ、４４６ｂに酸化珪素のような結晶化阻害物質が含まれていない限り、酸化物導電層４４６ａ、４４６ｂは結晶化し、結晶領域を有するようになる。一方で、第２の加熱処理によっても酸化物半導体層は結晶化せず、非晶質状態を維持する。
次いで、酸化物半導体層４０４、酸化物絶縁層４２６ａ、４２６ｂ、ソース電極層４４５ａ、ドレイン電極層４４５ｂ上に保護絶縁層４２８を形成する（図３（Ｅ）参照）。保護絶縁層４２８としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウムなどを用いる。本実施の形態では、ＲＦスパッタ法を用いて窒化珪素膜の保護絶縁層４２８を形成する。
以上の工程により、酸化物半導体層とソース電極層との間及び酸化物半導体層とドレイン電極層との間に、結晶領域を有する酸化物導電層を有した薄膜トランジスタ４８０を作製することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態１、２及び３に示した薄膜トランジスタを用いて同一基板上にアクティブマトリクス型の液晶表示装置、または発光装置を作製する一例を示す。
アクティブマトリクス基板を用いた液晶表示装置の断面構造の一例を図４に示す。
実施の形態１、２及び３では、薄膜トランジスタの形態について断面図を示したが、本実施の形態では、同一基板上に駆動回路部及び画素部を有する構成について、駆動回路部用の薄膜トランジスタ４５０、画素部用の薄膜トランジスタ４６０、ゲート配線コンタクト部、保持容量、ゲート配線とソース配線及びその交差部、画素電極等を図示して説明する。保持容量、ゲート配線、ソース配線は、実施の形態１及び２に示す薄膜トランジスタの作製工程と同じ工程で形成することができ、フォトマスク枚数の増加や、工程数が増加することなく作製することができる。
図４において、薄膜トランジスタ４５０は、駆動回路部に設けられる薄膜トランジスタであり、画素電極層４５７ａと電気的に接続する薄膜トランジスタ４６０は、画素部に設けられる薄膜トランジスタである。
基板４００上に形成される薄膜トランジスタ４６０として、本実施の形態では、実施の形態１、２及び３の薄膜トランジスタと同じ構造を用いる。ここでは、例としてチャネルエッチ型の薄膜トランジスタを示す。
薄膜トランジスタ４６０のゲート電極層と同じ材料、及び同じ工程で形成される容量配線層４３０は、誘電体となるゲート絶縁層４０２を介して容量電極層４３１と重なり、保持容量を形成する。なお、容量電極層４３１は、薄膜トランジスタ４６０のソース領域またはドレイン領域に設けられた電極層及び酸化物導電層と同じ材料、及び同じ工程で形成される。
なお、保持容量は、画素電極層４５７ａの下方に設けられる。図示はされていないが、容量電極層４３１が画素電極層４５７ａと電気的に接続される。
本実施の形態では、容量電極層４３１、及び容量配線層４３０を用いて保持容量を形成する例を示したが、保持容量を形成する構造については特に限定されない。例えば、容量配線層を設けず、画素電極を隣り合う画素のゲート配線と平坦化絶縁層、保護絶縁層、及びゲート絶縁層を介して重ねて保持容量を形成してもよい。
また、ゲート配線、ソース配線、及び容量配線層は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子電極、ソース配線と同電位の第２の端子電極、容量配線層と同電位の第３の端子電極などが複数並べられて配置される。それぞれの端子電極の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
ゲート配線コンタクト部において、ゲート電極層４２１ｂは、低抵抗の金属材料で形成することができる。ゲート電極層４２１ｂは、ゲート配線に達するコンタクトホールを介してゲート配線と電気的に接続される。
ここで、酸化物半導体層に対する脱水化・脱水素化のための熱処理は、酸化物半導体層の成膜後、酸化物半導体層上に酸化物導電層を積層させた後、ソース電極及びドレイン電極上にパッシベーション膜を形成した後、のいずれかで行えば良い。
また、駆動回路部の薄膜トランジスタ４５０のゲート電極層は、酸化物半導体層の上方に設けられた導電層４１７と電気的に接続させる構造としてもよい。
また、配線交差部において、図４に示すように寄生容量を低減するため、ゲート配線層４２１ｃとソース配線層４２２との間には、ゲート絶縁層４０２及び酸化物絶縁層４２６を積層する構成としている。
また、アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。同様に、二つの電極の間に挟まれるようにプラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルを複数配置すればアクティブマトリクス型の電気泳動表示装置を構成することもできる。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子電極を端子部に設ける。この第４の端子電極は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。第４の端子電極は、画素電極層４５７ａと同じ材料で形成することができる。
また、ゲート電極、ソース電極、ドレイン電極、画素電極、またはその他の電極や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置を用いることができ、その材料コスト及びエッチング時に使用するエッチャント（またはエッチングガス）に要するコストを低減することができ、結果として製造コストを削減することができる。
また、図４の構造において、平坦化絶縁層４５６として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。
また、図５にアクティブマトリクス型発光装置として、第１電極（画素電極）上にＥＬ層を形成する前の基板の状態を示す断面図を示す。
図５においては、チャネルエッチ型の薄膜トランジスタが図示されているが、実施の形態２及び３と同様の構造の薄膜トランジスタを用いることもできる。また、下記に示す画素部の構成以外は前述した液晶表示装置と同様の構成とすることができる。
絶縁層４２７を形成した後、カラーフィルタ層４５３を形成する。カラーフィルタ層は、赤色、緑色、及び青色があり、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれを順次特定の位置に形成する。カラーフィルタ層４５３を基板４００側に設けることによって、封止基板の貼り合わせ精度に依存することなくカラーフィルタ層４５３と発光素子の発光領域との位置合わせを行うことができる。
次いで、カラーフィルタ層４５３を覆うオーバーコート層４５８を形成する。オーバーコート層４５８には、透光性を有する樹脂を用いる。
ここでは赤色、緑色、及び青色の３色のカラーフィルタ層を用いてフルカラー表示する例を示したが、特に限定されず、シアン、マゼンタ、イエロー、またはホワイトのカラーフィルタ層を加えてフルカラー表示を行ってもよい。
次いで、オーバーコート層４５８及び絶縁層４２７を覆う保護絶縁層４２８を形成する。保護絶縁層４２８は、無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪素膜、または酸化窒化アルミニウムなどを用いる。
次いで、フォトリソグラフィ工程及びエッチング工程により保護絶縁層４２８及び絶縁層４２７に接続電極層４５２に達するコンタクトホールを形成する。また、このフォトリソグラフィ工程及びエッチング工程により端子部の保護絶縁層４２８及び絶縁層４２７を選択的にエッチングして端子電極の一部を露出させる。また、後に形成される発光素子の第２電極と共通電位線とを接続するため、共通電位線に達するコンタクトホールも形成する。
次いで、透光性を有する導電膜を形成し、フォトリソグラフィ工程及びエッチング工程により接続電極層４５２と電気的に接続する第１電極４５７ｂを形成する。
次いで、第１電極４５７ｂの周縁部を覆うように隔壁４５９を形成する。隔壁４５９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁４５９は、有機絶縁材料、または無機絶縁材料を用いて形成することができる。隔壁４５９は、側壁が曲率を有する傾斜面となる様な開口部を第１の電極４５７ｂ上に有する様に形成することが好ましい。この様な開口部は、感光性の樹脂材料を用いることで容易に形成することができる。
以上の工程を経て図５に示す基板の状態を得ることができる。更に第１電極４５７ｂ上にＥＬ層を形成し、ＥＬ層上に第２電極を形成することで発光素子を形成する。なお、第２の電極は、共通電位線と電気的に接続する。
また、図４及び図５に示す駆動回路部の薄膜トランジスタ４５０には、酸化物半導体層の上方に導電層４１７を設けてもよい。導電層４１７は、画素電極層４５７ａまたは、第１電極４５７ｂと同じ材料、同じ工程で形成することができる。
導電層４１７を酸化物半導体層のチャネル形成領域４４３と重なる位置に設けることによって、薄膜トランジスタ４５０のしきい値電圧の経時変化量を低減することができる。また、導電層４１７は、ゲート電極層４２１ａと同電位とすることで、第２のゲート電極層として機能させることもできる。また、導電層４１７にゲート電極層４２１ａと異なる電位を与えても良い。また、導電層４１７の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路部と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素トランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走査線に対して並列に配置された非線形素子によって構成されている。非線形素子は、ダイオードのような二端子素子またはトランジスタのような三端子素子で構成される。例えば、画素部の薄膜トランジスタ４６０と同じ工程で形成することも可能であり、例えばゲート端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態５）
実施の形態１、２及び３に示した薄膜トランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを有する駆動回路部及び画素部を同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含んで構成される。表示素子としては液晶素子（液晶表示素子ともいう）、電子インクなど、電気的作用によりコントラストが変化する表示媒体を用いることができる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープが取り付けられたモジュール、ＴＡＢテープの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図６を用いて説明する。図６（Ａ１）、（Ａ２）は、薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を第１の基板４００１と第２の基板４００６との間のシール材４００５によって封止したパネルの平面図であり、図６（Ｂ）は、図６（Ａ１）、（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４との上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、単結晶半導体または多結晶半導体で形成された信号線駆動回路４００３が実装されている。
なお、信号線駆動回路４００３の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法、或いはＴＡＢ法などを用いることができる。図６（Ａ１）は、ＣＯＧ法により信号線駆動回路４００３を実装する例であり、図６（Ａ２）は、ＴＡＢ法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１を例示している。薄膜トランジスタ４０１０、４０１１上には、絶縁層４０４１、４０２０、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１には、実施の形態１、２及び３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを用いることができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１は、ｎチャネル型薄膜トランジスタである。
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置には、導電層４０４０が設けられている。導電層４０４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、薄膜トランジスタ４０１１のしきい値電圧の経時変化量を低減することができる。また、導電層４０４０は、薄膜トランジスタ４０１１のゲート電極と同電位とすることで、第２のゲート電極層として機能させることもできる。また、導電層４０４０に薄膜トランジスタ４０１１のゲート電極と異なる電位を与えても良い。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１３の対向電極４０３１は、第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極４０３１には、それぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられている。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることができ、ガラス、セラミックス、またはプラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
また、４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いても良い。また、対向電極４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。
薄膜トランジスタ４０１１は、チャネル形成領域を含む半導体層に接して絶縁層４０４１が形成されている。絶縁層４０４１は、実施の形態１で示した絶縁層４２７と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの表面凹凸を低減するため、平坦化絶縁層として機能する絶縁層４０２１で覆う構成となっている。ここでは、絶縁層４０４１として、実施の形態１と同様にスパッタ法により酸化珪素膜を形成する。
また、絶縁層４０４１上に保護絶縁層４０２０が形成されている。保護絶縁層４０２０は実施の形態１で示した保護絶縁層４２８と同様な材料及び方法で形成すればよい。ここでは、保護絶縁層４０２０として、ＰＣＶＤ法により窒化珪素膜を形成する。
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層４０２１を形成してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく表示装置を作製することが可能となる。
画素電極４０３０、及び対向電極４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、インジウムスズ酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウムスズ酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極４０３０、対向電極４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける光の透過率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４及び画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８を介して供給されている。
接続端子電極４０１５は、液晶素子４０１３が有する画素電極４０３０と同じ導電膜で形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して電気的に接続されている。
また、図６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態６）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図７を用いて説明する。図７（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図７（Ｂ）は、図７（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。
従って、画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１と、シール材４５０５と、第２の基板４５０６によって、充填材４５０７と共に密封されている。この様に外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図７（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０には、実施の形態１、２及び３で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタを用いることができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０は、ｎチャネル型薄膜トランジスタである。
絶縁層４５４４上において、駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における薄膜トランジスタ４５０９のしきい値電圧の経時変化量を低減することができる。また、導電層４５４０は、薄膜トランジスタ４５０９のゲート電極層と同電位とすることで、第２のゲート電極層として機能させることもできる。また、導電層４５４０に薄膜トランジスタ４５０９のゲート電極層と異なる電位を与えても良い。また、導電層４５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
薄膜トランジスタ４５０９の酸化物半導体層周辺部には、酸化物半導体層の周縁部（側面を含む）を覆う酸化物絶縁層４５４２が形成されている。
また、薄膜トランジスタ４５１０は、接続電極層４５４８を介して第１電極４５１７と電気的に接続されている。また、薄膜トランジスタ４５１０の酸化物半導体層の周縁部（側面を含む）を覆う酸化物絶縁層４５４２が形成されている。
酸化物絶縁層４５４２は、実施の形態１で示した酸化物絶縁層４２６と同様な材料及び方法で形成すればよい。また、酸化物絶縁層４５４２を覆う絶縁層４５４４が形成されている。絶縁層４５４４は、実施の形態１で示した保護絶縁層４２８と同様な材料及び方法で形成すればよい。
発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、薄膜トランジスタ４５１０上に形成される。
また、カラーフィルタ層４５４５の表面凹凸を低減するため平坦化絶縁膜として機能するオーバーコート層４５４３で覆う構成となっている。
また、オーバーコート層４５４３上に絶縁層４５４６が形成されている。絶縁層４５４６は、実施の形態１で示した保護絶縁層４２８と同様な材料及び方法で形成すればよい。
また、発光素子４５１１が有する画素電極である第１電極４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお、発光素子４５１１の構成は、第１電極４５１７、電界発光層４５１２、第２電極４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁４５２０は、側壁が曲率を有する傾斜面となる様な開口部を第１の電極４５１７上に有する様に形成することが好ましい。この様な開口部は、感光性の樹脂材料を用いることで容易に形成することができる。
電界発光層４５１２は、単層に限らず、複数の層の積層で構成されていても良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂを介して供給されている。
接続端子電極４５１５は、発光素子４５１１が有する第１電極４５１７と同じ導電膜で形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板であるので、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、単結晶半導体または多結晶半導体によって形成された駆動回路が実装されていてもよい。また、信号線駆動回路のみ、或いはその一部、または走査線駆動回路のみ、或いはその一部のみを別途形成して実装しても良く、図７の構成に限定されない。
以上の工程により、信頼性の高い発光表示装置（表示パネル）を作製することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
（実施の形態７）
本明細書に開示する表示装置は、さまざまな電子機器（遊技機も含む）に用いることができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図８（Ａ）は、携帯電話機の一例を示している。携帯電話機１１００は、筐体１１０１に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１０４、スピーカ１１０５、マイク１１０６などを備えている。
また、携帯電話機１１００は、表示部１１０２を指などで触れることで、情報を入力することができる。また、通話やメールの送受信などの操作は、表示部１１０２を指などで触れることにより行うことができる。
表示部１１０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、通話やメールを作成する場合は、表示部１１０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１１０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機１１００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１１００の向き（縦か横か）を判断して、表示部１１０２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１１０２を触れること、または筐体１１０１の操作ボタン１１０３の操作により行われる。また、表示部１１０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１１０２の光センサで検出される信号を検知して表示部１１０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１１０２は、イメージセンサとして機能させることもできる。例えば、表示部１１０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図８（Ｂ）も携帯電話機の一例である。図８（Ｂ）を一例とした携帯型情報端末は、複数の機能を備えることができる。例えば、電話機能に加えて、コンピュータを内蔵し、様々なデータ処理機能を備えることもできる。
図８（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構成されている。筐体１８００は、表示パネル１８０２、スピーカ１８０３、マイクロフォン１８０４、ポインティングデバイス１８０６、カメラ１８０７、外部接続端子１８０８などを備え、筐体１８０１は、キーボード１８１０、外部メモリスロット１８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
また、表示パネル１８０２はタッチパネルを備えており、図８（Ｂ）には映像表示されている複数の操作キー１８０５を点線で示している。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
表示装置は、表示パネル１８０２として用いられ、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１８０２と同一面上にカメラ１８０７を備えているため、テレビ電話が可能である。スピーカ１８０３及びマイクロフォン１８０４は音声通話に限らず、テレビ電話、録音、再生などにも使用できる。さらに、筐体１８００と筐体１８０１は、スライドし、図８（Ｂ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子１８０８は、充電ケーブルやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１８１１に大容量の記録媒体を挿入し、より大量のデータの取り扱いにも対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図９（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルの切り替えや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図９（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００には、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子等）、外部メモリスロットなどを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの外部メモリスロットに、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１０は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
また、図１０に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９８８９等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図１０に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１０に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
以上の様に、他の実施の形態で示した表示装置は、上記の様な様々な電子機器の表示パネルに配置することができる。
なお、本実施の形態は他の実施の形態と自由に組み合わせることができる。
４００ 基板
４０２ ゲート絶縁層
４０４ 酸化物半導体層
４１７ 導電層
４２２ ソース配線層
４２６ 酸化物絶縁層
４２７ 絶縁層
４２８ 保護絶縁層
４３０ 容量配線層
４３１ 容量電極層
４４０ 薄膜トランジスタ
４４２ 接続電極層
４４３ チャネル形成領域
４４９ 接続電極層
４５０ 薄膜トランジスタ
４５２ 接続電極層
４５３ カラーフィルタ層
４５６ 平坦化絶縁層
４５８ オーバーコート層
４５９ 隔壁
４６０ 薄膜トランジスタ
４７０ 薄膜トランジスタ
４８０ 薄膜トランジスタ
４２１ａ ゲート電極層
４２１ｂ ゲート電極層
４２１ｃ ゲート配線層
４２４ａ 高抵抗ソース領域
４２４ｂ 高抵抗ドレイン領域
４２４ｃ 領域
４２４ｄ 領域
４２４ｅ 領域
４２４ｆ 領域
４２５ａ ソース電極層
４２５ｂ ドレイン電極層
４２６ａ 酸化物絶縁層
４２６ｂ 酸化物絶縁層
４４４ｃ 領域
４４４ｄ 領域
４４５ａ ソース電極層
４４５ｂ ドレイン電極層
４４６ａ 酸化物導電層
４４６ｂ 酸化物導電層
４５１ａ ゲート電極層
４５１ｂ ゲート電極層
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５７ａ 画素電極層
４５７ｂ 電極
１１００ 携帯電話機
１１０１ 筐体
１１０２ 表示部
１１０３ 操作ボタン
１１０４ 外部接続ポート
１１０５ スピーカ
１１０６ マイク
１８００ 筐体
１８０１ 筐体
１８０２ 表示パネル
１８０３ スピーカ
１８０４ マイクロフォン
１８０５ 操作キー
１８０６ ポインティングデバイス
１８０７ カメラ
１８０８ 外部接続端子
１８１０ キーボード
１８１１ 外部メモリスロット
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 保護絶縁層
４０２１ 絶縁層
４０３０ 画素電極
４０３１ 対向電極
４０３２ 絶縁層
４０４０ 導電層
４０４１ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４２ 酸化物絶縁層
４５４３ オーバーコート層
４５４４ 絶縁層
４５４５ カラーフィルタ層
４５４６ 絶縁層
４５４８ 接続電極層
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５１８ａ ＦＰＣ
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部

Claims (14)

  1. ゲート電極層と、
    前記ゲート電極層上にゲート絶縁層と、
    前記ゲート絶縁層上に酸化物半導体層と、
    前記ゲート絶縁層上に前記酸化物半導体層の一部と重なる酸化物導電層と、
    前記酸化物導電層上にソース電極層及びドレイン電極層と、
    前記酸化物半導体層と接する酸化物絶縁層と、
    を有し、
    前記酸化物導電層は、結晶領域を有することを特徴とするトランジスタ。
  2. ゲート電極層と、
    前記ゲート電極層上にゲート絶縁層と、
    前記ゲート絶縁層上にソース電極層及びドレイン電極層と、
    前記ソース電極層及びドレイン電極層上に酸化物導電層と、
    前記ゲート絶縁層上に前記酸化物導電層の一部と重なる酸化物半導体層と、
    前記酸化物半導体層と接する酸化物絶縁層と、
    を有し、
    前記酸化物導電層は、結晶領域を有することを特徴とするトランジスタ。
  3. 請求項１または２において、前記酸化物半導体層は、非晶質であることを特徴とするトランジスタ。
  4. 請求項１乃至３のいずれか一項において、前記ソース電極層及びドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、または、それらの合金膜であることを特徴とするトランジスタ。
  5. 請求項１乃至４のいずれか一項において、前記酸化物導電層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムから選ばれた一種であることを特徴とするトランジスタ。
  6. 請求項１乃至５のいずれか一項において、前記酸化物絶縁層は、スパッタ法で形成される酸化珪素、窒化酸化珪素、酸化アルミニウム、または酸化窒化アルミニウムであることを特徴とするトランジスタ。
  7. 請求項１乃至６のいずれか一項において、前記酸化物半導体層の昇温脱離ガス分析法による２００℃以上３５０℃以下の温度範囲に示されるスペクトルには、水分に由来する脱離成分のピークが示されないことを特徴とするトランジスタ。
  8. 同一基板上にトランジスタを有する画素部と駆動回路部を有し、
    前記トランジスタは、基板上にゲート電極層と、
    前記ゲート電極層上にゲート絶縁層と、
    前記ゲート絶縁層上に酸化物半導体層と、
    前記ゲート絶縁層上に前記酸化物半導体層の一部と重なる酸化物導電層と、
    前記酸化物導電層上にソース電極層及びドレイン電極層と、
    前記酸化物半導体層と接する酸化物絶縁層と、
    を有し、
    前記酸化物導電層は、結晶領域を有することを特徴とする表示装置。
  9. 同一基板上にトランジスタを有する画素部と駆動回路部を有し、
    前記トランジスタは、基板上にゲート電極層と、
    前記ゲート電極層上にゲート絶縁層と、
    前記ゲート絶縁層上にソース電極層及びドレイン電極層と、
    前記ソース電極層及びドレイン電極層上に酸化物導電層と、
    前記ゲート絶縁層上に前記酸化物導電層の一部と重なる酸化物半導体層と、
    前記酸化物半導体層と接する酸化物絶縁層と、
    を有し、
    前記酸化物導電層は、結晶領域を有することを特徴とする特徴とする表示装置。
  10. 請求項８または９において、前記酸化物半導体層は、非晶質であることを特徴とする表示装置。
  11. 請求項８乃至１０のいずれか一項において、前記ソース電極層及びドレイン電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜からなることを特徴とする表示装置。
  12. 請求項８乃至１１のいずれか一項において、前記酸化物導電層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムから選ばれた一種であることを特徴とする表示装置。
  13. 請求項８乃至１２のいずれか一項において、前記酸化物絶縁層は、スパッタ法で形成される酸化珪素、窒化酸化珪素、酸化アルミニウム、または酸化窒化アルミニウムであることを特徴とする表示装置。
  14. 請求項８乃至１３のいずれか一項において、前記酸化物半導体層の昇温脱離ガス分析法による２００℃以上３５０℃以下の温度範囲に示されるスペクトルには、水分に由来する脱離成分のピークが示されないことを特徴とする表示装置。
JP2010196444A 2009-09-04 2010-09-02 表示装置 Active JP5649378B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010196444A JP5649378B2 (ja) 2009-09-04 2010-09-02 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009204801 2009-09-04
JP2009204801 2009-09-04
JP2010196444A JP5649378B2 (ja) 2009-09-04 2010-09-02 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014229041A Division JP5965461B2 (ja) 2009-09-04 2014-11-11 トランジスタ

Publications (3)

Publication Number Publication Date
JP2011077510A true JP2011077510A (ja) 2011-04-14
JP2011077510A5 JP2011077510A5 (ja) 2013-10-17
JP5649378B2 JP5649378B2 (ja) 2015-01-07

Family

ID=43647003

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2010196444A Active JP5649378B2 (ja) 2009-09-04 2010-09-02 表示装置
JP2014229041A Active JP5965461B2 (ja) 2009-09-04 2014-11-11 トランジスタ
JP2016131623A Expired - Fee Related JP6294395B2 (ja) 2009-09-04 2016-07-01 半導体装置
JP2018025291A Withdrawn JP2018125536A (ja) 2009-09-04 2018-02-15 表示装置
JP2019129712A Active JP6625781B1 (ja) 2009-09-04 2019-07-12 表示装置
JP2019214329A Expired - Fee Related JP6676819B2 (ja) 2009-09-04 2019-11-27 表示装置
JP2020042668A Active JP6756937B2 (ja) 2009-09-04 2020-03-12 表示装置
JP2020143091A Withdrawn JP2020191480A (ja) 2009-09-04 2020-08-27 表示装置
JP2022039206A Withdrawn JP2022095639A (ja) 2009-09-04 2022-03-14 表示装置
JP2023016909A Withdrawn JP2023065405A (ja) 2009-09-04 2023-02-07 表示装置
JP2025001723A Pending JP2025039658A (ja) 2009-09-04 2025-01-06 表示装置

Family Applications After (10)

Application Number Title Priority Date Filing Date
JP2014229041A Active JP5965461B2 (ja) 2009-09-04 2014-11-11 トランジスタ
JP2016131623A Expired - Fee Related JP6294395B2 (ja) 2009-09-04 2016-07-01 半導体装置
JP2018025291A Withdrawn JP2018125536A (ja) 2009-09-04 2018-02-15 表示装置
JP2019129712A Active JP6625781B1 (ja) 2009-09-04 2019-07-12 表示装置
JP2019214329A Expired - Fee Related JP6676819B2 (ja) 2009-09-04 2019-11-27 表示装置
JP2020042668A Active JP6756937B2 (ja) 2009-09-04 2020-03-12 表示装置
JP2020143091A Withdrawn JP2020191480A (ja) 2009-09-04 2020-08-27 表示装置
JP2022039206A Withdrawn JP2022095639A (ja) 2009-09-04 2022-03-14 表示装置
JP2023016909A Withdrawn JP2023065405A (ja) 2009-09-04 2023-02-07 表示装置
JP2025001723A Pending JP2025039658A (ja) 2009-09-04 2025-01-06 表示装置

Country Status (4)

Country Link
US (12) US8389989B2 (ja)
JP (11) JP5649378B2 (ja)
TW (10) TWI524536B (ja)
WO (1) WO2011027656A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015069984A (ja) * 2013-09-26 2015-04-13 凸版印刷株式会社 薄膜トランジスタ、及び薄膜トランジスタの製造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2012035984A1 (en) * 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101899375B1 (ko) * 2011-01-28 2018-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5404963B2 (ja) * 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
WO2013042696A1 (en) * 2011-09-23 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102071545B1 (ko) * 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR101991338B1 (ko) * 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
TWI615157B (zh) 2013-02-06 2018-02-21 大塚製藥股份有限公司 包括不定形西洛他唑的固體分散劑
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
WO2014192210A1 (ja) * 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
KR102085099B1 (ko) * 2013-10-15 2020-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI560882B (en) 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
KR20150146409A (ko) * 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
TWM493712U (zh) * 2014-08-01 2015-01-11 Superc Touch Corp 具有遮罩功能的感應電極之生物辨識裝置
CN104253159B (zh) * 2014-08-19 2017-06-13 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
JP6412791B2 (ja) 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11155754B2 (en) * 2015-07-24 2021-10-26 Sumitomo Chemical Company, Limited Composition and display device
CN105046243B (zh) * 2015-08-25 2019-12-20 业成光电（深圳）有限公司 显示装置
US10340392B2 (en) * 2015-09-24 2019-07-02 Sharp Kabushiki Kaisha Semiconductor device including mark portion and production method for same
JP6904730B2 (ja) 2016-03-08 2021-07-21 株式会社半導体エネルギー研究所 撮像装置
JP2018129430A (ja) * 2017-02-09 2018-08-16 株式会社ジャパンディスプレイ 半導体装置
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置
TWI648581B (zh) * 2018-01-24 2019-01-21 友達光電股份有限公司 畫素結構以及可切換顯示模式的驅動方法
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
TWI702457B (zh) 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
JP7387475B2 (ja) * 2020-02-07 2023-11-28 キオクシア株式会社 半導体装置及び半導体記憶装置
TWI893073B (zh) 2020-03-20 2025-08-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP7687337B2 (ja) 2020-07-27 2025-06-03 ソニーグループ株式会社 撮像装置、ピント位置設定方法、プログラム
US11335775B2 (en) 2020-08-27 2022-05-17 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
JP7612472B2 (ja) * 2021-03-22 2025-01-14 キオクシア株式会社 半導体装置及び半導体記憶装置
CN117063300A (zh) * 2021-04-01 2023-11-14 浜松光子学株式会社 制造方法、检查方法及检查装置
JP2024053987A (ja) * 2022-10-04 2024-04-16 株式会社ジャパンディスプレイ 半導体装置及びその製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175053A (ja) * 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2003273228A (ja) * 2002-03-15 2003-09-26 Casio Comput Co Ltd 半導体装置および表示駆動装置
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
WO2009041713A2 (en) * 2007-09-26 2009-04-02 Canon Kabushiki Kaisha Method for manufacturing an oxide semiconductor field-effect transistor
US20090155940A1 (en) * 2007-12-18 2009-06-18 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor and method of manufacturing organic light emitting display having thin film transistor
WO2009093722A1 (en) * 2008-01-23 2009-07-30 Canon Kabushiki Kaisha Thin film transistor and method of producing same
US20090206332A1 (en) * 2008-02-01 2009-08-20 Son Kyoung-Seok Oxide semiconductor transistor and method of manufacturing the same

Family Cites Families (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01117068A (ja) * 1987-10-29 1989-05-09 Toshiba Corp 薄膜半導体素子
US5334859A (en) * 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
GB9200293D0 (en) 1992-01-08 1992-02-26 Wyeth John & Brother Ltd Piperazine derivatives
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW494266B (en) * 1996-05-13 2002-07-11 Nanya Technology Corp Manufacturing method of thin film transistor liquid crystal display
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000216087A (ja) * 1999-01-20 2000-08-04 Sony Corp 半導体薄膜製造方法及びレ―ザ照射装置
TW457553B (en) 1999-01-08 2001-10-01 Sony Corp Process for producing thin film semiconductor device and laser irradiation apparatus
TWI232595B (en) 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP4730994B2 (ja) * 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3961172B2 (ja) * 1999-11-26 2007-08-22 アルプス電気株式会社 酸化物透明導電膜と酸化物透明導電膜形成用ターゲットおよび先の酸化物透明導電膜を備えた基板の製造方法と電子機器および液晶表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
WO2002047061A1 (en) 2000-12-06 2002-06-13 Sony Corporation Timing generating circuit for display and display having the same
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003051599A (ja) * 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
TWI276696B (en) 2002-04-02 2007-03-21 Sumitomo Titanium Corp Silicon monoxide sintered product and sputtering target comprising the same
JP4364481B2 (ja) * 2002-04-22 2009-11-18 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100490322B1 (ko) 2003-04-07 2005-05-17 삼성전자주식회사 유기전계발광 표시장치
JP4305192B2 (ja) * 2003-04-25 2009-07-29 セイコーエプソン株式会社 薄膜半導体装置の製造方法、電気光学装置の製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI399580B (zh) * 2003-07-14 2013-06-21 半導體能源研究所股份有限公司 半導體裝置及顯示裝置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005085830A (ja) * 2003-09-05 2005-03-31 Sony Corp 薄膜デバイスの製造方法および薄膜デバイス
JP4401826B2 (ja) * 2004-03-10 2010-01-20 キヤノン株式会社 電界効果型トランジスタおよびその製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585190A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
CN101283388B (zh) * 2005-10-05 2011-04-13 出光兴产株式会社 Tft基板及tft基板的制造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7745798B2 (en) * 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2006293385A (ja) * 2006-05-24 2006-10-26 Semiconductor Energy Lab Co Ltd 表示装置
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5386069B2 (ja) 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5026019B2 (ja) 2006-08-08 2012-09-12 三菱電機株式会社 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5216276B2 (ja) * 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI354967B (en) * 2006-10-27 2011-12-21 Chimei Innolux Corp Liquid crystal display
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP2008151963A (ja) 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2009031742A (ja) 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5138276B2 (ja) * 2007-05-31 2013-02-06 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
KR100882909B1 (ko) 2007-06-27 2009-02-10 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR101333594B1 (ko) 2007-08-30 2013-11-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
KR101563692B1 (ko) 2007-10-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동 방법
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
US8387569B2 (en) * 2008-01-24 2013-03-05 Kenneth S. Davis Raptor perch apparatus and system
US20090188445A1 (en) * 2008-01-24 2009-07-30 Joan Viehouser Jacobsen Equine cast cover and protective device
KR20090089151A (ko) 2008-02-18 2009-08-21 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101903930B1 (ko) 2009-06-30 2018-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
CN102460713B (zh) * 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101944656B1 (ko) * 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101820176B1 (ko) * 2009-07-10 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101422362B1 (ko) * 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175053A (ja) * 2000-12-07 2002-06-21 Sony Corp アクティブマトリクス型表示装置およびこれを用いた携帯端末
JP2003273228A (ja) * 2002-03-15 2003-09-26 Casio Comput Co Ltd 半導体装置および表示駆動装置
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
WO2009041713A2 (en) * 2007-09-26 2009-04-02 Canon Kabushiki Kaisha Method for manufacturing an oxide semiconductor field-effect transistor
JP2009099953A (ja) * 2007-09-26 2009-05-07 Canon Inc 電界効果型トランジスタの製造方法
US20090155940A1 (en) * 2007-12-18 2009-06-18 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor and method of manufacturing organic light emitting display having thin film transistor
WO2009093722A1 (en) * 2008-01-23 2009-07-30 Canon Kabushiki Kaisha Thin film transistor and method of producing same
JP2009176865A (ja) * 2008-01-23 2009-08-06 Canon Inc 薄膜トランジスタ及びその製造方法
US20090206332A1 (en) * 2008-02-01 2009-08-20 Son Kyoung-Seok Oxide semiconductor transistor and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015069984A (ja) * 2013-09-26 2015-04-13 凸版印刷株式会社 薄膜トランジスタ、及び薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US11862643B2 (en) 2024-01-02
JP5965461B2 (ja) 2016-08-03
TWI700836B (zh) 2020-08-01
JP2020109861A (ja) 2020-07-16
US20140197406A1 (en) 2014-07-17
JP2016197739A (ja) 2016-11-24
TWI575758B (zh) 2017-03-21
JP2018125536A (ja) 2018-08-09
JP2023065405A (ja) 2023-05-12
JP2022095639A (ja) 2022-06-28
TWI747375B (zh) 2021-11-21
TW202042312A (zh) 2020-11-16
JP5649378B2 (ja) 2015-01-07
TWI890230B (zh) 2025-07-11
JP2020191480A (ja) 2020-11-26
TW202211326A (zh) 2022-03-16
TWI524536B (zh) 2016-03-01
US10418384B2 (en) 2019-09-17
TW202527716A (zh) 2025-07-01
US20130153910A1 (en) 2013-06-20
US8389989B2 (en) 2013-03-05
US20160035902A1 (en) 2016-02-04
US20210366944A1 (en) 2021-11-25
US9954007B2 (en) 2018-04-24
US8710499B2 (en) 2014-04-29
TWI633673B (zh) 2018-08-21
US20250151404A1 (en) 2025-05-08
US10665615B2 (en) 2020-05-26
JP6676819B2 (ja) 2020-04-08
JP6294395B2 (ja) 2018-03-14
US20240105733A1 (en) 2024-03-28
US20160284865A1 (en) 2016-09-29
TW201714313A (zh) 2017-04-16
US20180342538A1 (en) 2018-11-29
US11094717B2 (en) 2021-08-17
JP2015046630A (ja) 2015-03-12
US9105735B2 (en) 2015-08-11
TWI895115B (zh) 2025-08-21
TW202320349A (zh) 2023-05-16
TW201946285A (zh) 2019-12-01
TW201611301A (zh) 2016-03-16
TW201804623A (zh) 2018-02-01
TW202416548A (zh) 2024-04-16
US20110057186A1 (en) 2011-03-10
US20200006393A1 (en) 2020-01-02
JP2020003798A (ja) 2020-01-09
US9640670B2 (en) 2017-05-02
JP6625781B1 (ja) 2019-12-25
US20200286928A1 (en) 2020-09-10
TW201143098A (en) 2011-12-01
WO2011027656A1 (en) 2011-03-10
US9368641B2 (en) 2016-06-14
US12272697B2 (en) 2025-04-08
US20170294457A1 (en) 2017-10-12
JP2020047933A (ja) 2020-03-26
JP2025039658A (ja) 2025-03-21
JP6756937B2 (ja) 2020-09-16

Similar Documents

Publication Publication Date Title
JP6676819B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141111

R150 Certificate of patent or registration of utility model

Ref document number: 5649378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250