[go: up one dir, main page]

JP2011077325A - Method of manufacturing group iii nitride semiconductor substrate - Google Patents

Method of manufacturing group iii nitride semiconductor substrate Download PDF

Info

Publication number
JP2011077325A
JP2011077325A JP2009227680A JP2009227680A JP2011077325A JP 2011077325 A JP2011077325 A JP 2011077325A JP 2009227680 A JP2009227680 A JP 2009227680A JP 2009227680 A JP2009227680 A JP 2009227680A JP 2011077325 A JP2011077325 A JP 2011077325A
Authority
JP
Japan
Prior art keywords
plane
ingot
group iii
semiconductor substrate
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009227680A
Other languages
Japanese (ja)
Inventor
Naoki Matsumoto
直樹 松本
Hidenori Mikami
英則 三上
Sayuri Yamaguchi
さゆり 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009227680A priority Critical patent/JP2011077325A/en
Publication of JP2011077325A publication Critical patent/JP2011077325A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a group III nitride substrate, capable of improving the efficiency of capturing indium of an epitaxial layer, and, at the same time, can suppress warpage. <P>SOLUTION: The method of manufacturing the group III nitride semiconductor substrate includes a slice process of obtaining the group III nitride semiconductor substrate by slicing an ingot 5 of a group III nitride semiconductor with a wire 7. In the slice process, the group III nitride semiconductor substrate is obtained so that a principal surface becomes a ä20-21} surface by slicing the ingot 5 in an axial direction which is tilted to a <1-100> direction from a ä0001} surface or the group III nitride semiconductor substrate is obtained so that the principal surface becomes a ä22-43} surface or a ä11-21} surface or by slicing the ingot 5 in an axial direction which is tilted to a <11-20> direction from a ä0001} surface. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、III族窒化物半導体基板の製造方法に関する。   The present invention relates to a method for manufacturing a group III nitride semiconductor substrate.

近年、化合物半導体を始めとする半導体は、その種々の特性を活かして応用範囲が更に広がっている。例えば、化合物半導体は、エピタキシャル層を積層するための下地基板として有用であり、LEDやLD等の半導体デバイスに用いられている。化合物半導体基板の製造方法としては、主面が特定の面方位(例えばGaNの{0001}面)を有する化合物半導体インゴットを主面と平行又は数度傾けてスライスする方法が知られている。インゴットから切り出された半導体基板は、主面に研削や研磨が施された後、半導体デバイスの半導体基板として使用される。   In recent years, semiconductors, including compound semiconductors, have expanded their application range by taking advantage of their various characteristics. For example, a compound semiconductor is useful as a base substrate for stacking epitaxial layers, and is used in semiconductor devices such as LEDs and LDs. As a method for manufacturing a compound semiconductor substrate, there is known a method of slicing a compound semiconductor ingot whose main surface has a specific plane orientation (for example, {0001} plane of GaN) parallel to the main surface or tilted several degrees. The semiconductor substrate cut out from the ingot is used as a semiconductor substrate of a semiconductor device after the main surface is ground or polished.

特許文献1には、c軸方向に成長させたGaNバルク結晶をスライス又は研磨して、無極性又は半極性の主面を形成する方法が開示されている。特許文献1では、無極性の主面として(11−20)面、(10−10)面が得られ、半極性面として(10−1−1)面、(10−1−3)面、(10−11)面、(10−13)面及び(11−22)面が得られている。   Patent Document 1 discloses a method of forming a nonpolar or semipolar main surface by slicing or polishing a GaN bulk crystal grown in the c-axis direction. In Patent Document 1, (11-20) plane and (10-10) plane are obtained as nonpolar main surfaces, (10-1-1) plane, (10-1-3) plane as semipolar planes, The (10-11) plane, (10-13) plane, and (11-22) plane are obtained.

特許文献2には、主面がC面であるGaNインゴットをワイヤソーによりスライスする方法が開示されている。また、特許文献2には、加工によるクラックの発生を抑制するため、ワイヤの走行方向を劈開方向から3度以上傾けてスライスすることが開示されている。   Patent Document 2 discloses a method of slicing a GaN ingot whose main surface is a C-plane with a wire saw. Patent Document 2 discloses slicing by tilting the traveling direction of the wire by 3 degrees or more from the cleavage direction in order to suppress generation of cracks due to processing.

特許文献3には、非極性面を有するIII―V族窒化物半導体結晶の製造方法が開示されている。特許文献3には、C面を主面とするIII―V族窒化物半導体結晶を形成した後、非極性面が現れるように結晶をスライスする方法が開示されている。   Patent Document 3 discloses a method for producing a group III-V nitride semiconductor crystal having a nonpolar plane. Patent Document 3 discloses a method of slicing a crystal so that a nonpolar plane appears after forming a group III-V nitride semiconductor crystal having a C-plane as a main surface.

特開2008−91598号公報JP 2008-91598 A 特開2006−190909号公報JP 2006-190909 A 特開2008−308401号公報JP 2008-308401 A

Japanese Journal of Applied Physics vol.39(2000)pp.413Japanese Journal of Applied Physics vol.39 (2000) pp.413 Journal of Applied Physics vol.91 No.12(2002)pp.9904Journal of Applied Physics vol.91 No.12 (2002) pp.9904

ところで、近年、III族窒化物半導体基板を用いた半導体デバイスの発光波長を広い波長範囲で変更する観点から、半導体基板の主面上に形成されるエピタキシャル層(活性層)には、インジウムを含むIII族窒化物半導体(例えばInGaN)が用いられている。発光波長の変更は、エピタキシャル層におけるインジウム組成を調整することにより行うことができる。   Incidentally, in recent years, from the viewpoint of changing the emission wavelength of a semiconductor device using a group III nitride semiconductor substrate in a wide wavelength range, the epitaxial layer (active layer) formed on the main surface of the semiconductor substrate contains indium. A group III nitride semiconductor (for example, InGaN) is used. The emission wavelength can be changed by adjusting the indium composition in the epitaxial layer.

しかし、極性面であるC面を主面に有する半導体基板を用いて、当該主面上にエピタキシャル層を成長させた場合には、大きなピエゾ電界が生じ、優れたインジウムの取り込み性能を示さない場合がある。また、非極性面であるA面やM面をGaN基板の主面とすると、GaN基板とエピタキシャル層との格子不整合が大きくなり転位密度が増加してしまう傾向がある。そのため、インジウムの取り込み性能に優れたエピタキシャル層を積層することが可能な半導体基板が望まれている。   However, when an epitaxial layer is grown on the main surface using a semiconductor substrate having a C-plane which is a polar surface, a large piezo electric field is generated and excellent indium uptake performance is not exhibited. There is. Further, if the A-plane or M-plane, which is a nonpolar plane, is used as the main surface of the GaN substrate, the lattice mismatch between the GaN substrate and the epitaxial layer increases and the dislocation density tends to increase. Therefore, a semiconductor substrate capable of stacking an epitaxial layer excellent in indium uptake performance is desired.

また、例えばC面を主面とするGaNインゴットでは、一方の主面(表面)はGa面となり、他方の主面(裏面)はN面となる傾向がある。この場合、Ga面の硬度はN面の硬度よりも硬いため、切り出された半導体基板のGa面が凸状となるように反りが生じてしまう傾向がある。また、剛性の小さい(細い)ワイヤをインゴットのスライスに用いると、Ga面とN面との硬度差に起因してGa面が凸状となるように半導体基板が切り出されてしまう傾向がある。このような反りが生じた半導体基板上にエピタキシャル層を形成した場合には、歩留まりを十分に向上させることができないため、反りを抑制することが可能な半導体基板が望まれている。   Further, for example, in a GaN ingot having a C surface as a main surface, one main surface (front surface) tends to be a Ga surface and the other main surface (back surface) tends to be an N surface. In this case, since the hardness of the Ga surface is higher than the hardness of the N surface, there is a tendency that warpage occurs so that the Ga surface of the semiconductor substrate thus cut out has a convex shape. In addition, when a thin (thin) wire with low rigidity is used for slicing an ingot, the semiconductor substrate tends to be cut out so that the Ga surface becomes convex due to the difference in hardness between the Ga surface and the N surface. When an epitaxial layer is formed on a semiconductor substrate in which such warpage has occurred, the yield cannot be improved sufficiently, and therefore a semiconductor substrate capable of suppressing warpage is desired.

本発明は上記課題を解決するためになされたものであり、エピタキシャル層のインジウムの取り込み効率を向上させることが可能であると共に、反りを抑制することが可能なIII族窒化物半導体基板の製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and can improve the indium uptake efficiency of the epitaxial layer and can also suppress the warpage of the group III nitride semiconductor substrate. The purpose is to provide.

本発明者らは、鋭意研究の末に、III族窒化物半導体のインゴットを{0001}面から特定方向に傾斜した軸方向にスライスし、III族窒化物半導体基板の主面を特定の面方位を有する半極性面とすることで、エピタキシャル層のインジウムの取り込み効率を向上させることが可能であると共に、反りを抑制することが可能なIII族窒化物半導体基板が得られることを見出した。   As a result of diligent research, the present inventors sliced an ingot of a group III nitride semiconductor in an axial direction inclined in a specific direction from the {0001} plane, and the main surface of the group III nitride semiconductor substrate has a specific plane orientation. It has been found that a group III nitride semiconductor substrate capable of improving the indium uptake efficiency of the epitaxial layer and suppressing the warpage can be obtained by using the semipolar plane having the structure.

すなわち、本発明のIII族窒化物半導体基板の製造方法は、III族窒化物半導体のインゴットをスライスし、III族窒化物半導体基板を得るスライス工程を備えたIII族窒化物半導体基板の製造方法であって、スライス工程において、インゴットを{0001}面から<1−100>方向に傾斜した軸方向にスライスし、主面が{20−21}面となるようにIII族窒化物半導体基板を得る、もしくは、インゴットを{0001}面から<11−20>方向に傾斜した軸方向にスライスし、主面が{22−43}面又は{11−21}面となるようにIII族窒化物半導体基板を得る。   That is, the Group III nitride semiconductor substrate manufacturing method of the present invention is a Group III nitride semiconductor substrate manufacturing method including a slicing step of slicing a Group III nitride semiconductor ingot to obtain a Group III nitride semiconductor substrate. In the slicing step, the ingot is sliced in the axial direction inclined in the <1-100> direction from the {0001} plane, and the group III nitride semiconductor substrate is obtained so that the main surface becomes the {20-21} plane. Or a group III nitride semiconductor such that the ingot is sliced in the axial direction inclined in the <11-20> direction from the {0001} plane so that the main surface becomes the {22-43} plane or the {11-21} plane Get the substrate.

本発明のIII族窒化物半導体基板の製造方法では、III族窒化物半導体のインゴットを{0001}面から特定方向に傾斜した軸方向にスライスすることにより、主面が上記特定の面方位を有するIII族窒化物半導体基板を容易かつ確実に得ることができる。また、主面が上記特定の面方位を有する半極性面となるようにIII族窒化物半導体基板を得ることで、エピタキシャル層のインジウムの取り込み効率を向上させることができると共に、反りを抑制することができる。本発明者らは、このような反りの抑制の要因について、半導体基板の表面及び裏面の硬度差が緩和されていることに起因するものと推測している。   In the method for producing a group III nitride semiconductor substrate of the present invention, a main surface has the specific plane orientation by slicing a group III nitride semiconductor ingot in an axial direction inclined in a specific direction from the {0001} plane. A group III nitride semiconductor substrate can be obtained easily and reliably. In addition, by obtaining a group III nitride semiconductor substrate so that the main surface is a semipolar surface having the specific plane orientation, it is possible to improve the indium uptake efficiency of the epitaxial layer and to suppress warping. Can do. The inventors of the present invention speculate that the cause of such warpage suppression is that the hardness difference between the front surface and the back surface of the semiconductor substrate is alleviated.

また、スライス工程の前に、面加工によりインゴットの{000−1}面の転位密度を1.0×1010個/cm以下とする面加工工程を備えることが好ましい。この場合、半導体基板の主面の面方位精度を向上させることができるため、エピタキシャル層のインジウムの取り込み効率を更に向上させることができる。更に、インゴットのスライス時におけるクラックの発生を抑制することができるため、歩留まりを向上させることも可能である。 Further, prior to the slicing step, it is preferable to provide a surface processing step of the dislocation density of the {000-1} plane of the ingot and 1.0 × 10 10 / cm 2 or less by a surface machining. In this case, since the plane orientation accuracy of the main surface of the semiconductor substrate can be improved, the indium uptake efficiency of the epitaxial layer can be further improved. Furthermore, since the generation of cracks during slicing of the ingot can be suppressed, the yield can also be improved.

また、スライス工程の後に、III族窒化物半導体基板の主面をドライエッチングし、該主面の反対側の主面をウェットエッチングするエッチング工程を備えることが好ましい。この場合、インゴットのスライス時に半導体基板の主面に生じる加工変質層を主面の性状に応じて効率よく低コストで除去することができる。   Moreover, it is preferable to provide the etching process of dry-etching the main surface of a group III nitride semiconductor substrate and wet-etching the main surface on the opposite side to the main surface after the slicing step. In this case, the work-affected layer generated on the main surface of the semiconductor substrate during slicing of the ingot can be efficiently removed at low cost according to the properties of the main surface.

また、スライス工程の後に、III族窒化物半導体基板の主面、及び、該主面の反対側の主面をドライエッチングするエッチング工程を備えることが好ましい。この場合、インゴットのスライス時に半導体基板の主面に生じる加工変質層を短時間で確実に除去することができる。   Moreover, it is preferable to provide the etching process of dry-etching the main surface of a group III nitride semiconductor substrate and the main surface on the opposite side to this main surface after a slicing process. In this case, the work-affected layer generated on the main surface of the semiconductor substrate when the ingot is sliced can be reliably removed in a short time.

また、スライス工程において、インゴットをワイヤソーによりスライスし、III族窒化物半導体基板の主面におけるワイヤ走行方向に平行な方向の表面粗さRaを10〜500nmとし、ワイヤ走行方向に垂直な方向の表面粗さRaを60〜800nmとすることが好ましい。この場合、主面の平坦化工程を短縮化又は不要化し、半導体基板の主面の加工時間を短縮することができる。   Further, in the slicing step, the ingot is sliced with a wire saw, the surface roughness Ra in the direction parallel to the wire running direction on the main surface of the group III nitride semiconductor substrate is set to 10 to 500 nm, and the surface in the direction perpendicular to the wire running direction Roughness Ra is preferably 60 to 800 nm. In this case, the main surface planarization step can be shortened or eliminated, and the processing time of the main surface of the semiconductor substrate can be shortened.

本発明によれば、エピタキシャル層のインジウムの取り込み効率を向上させることが可能であると共に、反りを抑制することが可能なIII族窒化物半導体基板の製造方法が提供される。エピタキシャル層のインジウムの取り込み効率を向上させることで、半導体デバイスの発光特性を向上させることができる。III族窒化物半導体基板の反りを抑制することで、半導体デバイス等の歩留まりを向上させることができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the group III nitride semiconductor substrate which can improve the indium taking-in efficiency of an epitaxial layer and can suppress curvature is provided. By improving the indium uptake efficiency of the epitaxial layer, the light emission characteristics of the semiconductor device can be improved. By suppressing the warpage of the group III nitride semiconductor substrate, the yield of semiconductor devices and the like can be improved.

III族窒化物半導体基板を用いたエピタキシャル基板を示す概略断面図である。It is a schematic sectional drawing which shows the epitaxial substrate using a group III nitride semiconductor substrate. 六方晶の結晶構造を示す斜視図である。It is a perspective view which shows the crystal structure of a hexagonal crystal. III族窒化物半導体基板の製造方法の工程フローを示す図である。It is a figure which shows the process flow of the manufacturing method of a group III nitride semiconductor substrate. III族窒化物半導体基板の製造方法に用いるインゴット及びそのスライス方法を示す図である。It is a figure which shows the ingot used for the manufacturing method of a group III nitride semiconductor substrate, and its slicing method. III族窒化物半導体基板の製造方法に用いるインゴット及びそのスライス方法を示す図である。It is a figure which shows the ingot used for the manufacturing method of a group III nitride semiconductor substrate, and its slicing method. III族窒化物半導体基板の主面における表面粗さの測定結果を示す図である。It is a figure which shows the measurement result of the surface roughness in the main surface of a group III nitride semiconductor substrate. GaN基板の主面におけるc軸からのオフ角とエピタキシャル層のインジウム組成との関係を示す図である。It is a figure which shows the relationship between the off angle from the c-axis in the main surface of a GaN substrate, and the indium composition of an epitaxial layer. ピエゾ電界に関する計算結果を示す図である。It is a figure which shows the calculation result regarding a piezoelectric field.

以下、図面を参照しながら、本発明に係るIII族窒化物半導体基板の製造方法の好適な実施形態について詳細に説明する。   Hereinafter, a preferred embodiment of a method for producing a group III nitride semiconductor substrate according to the present invention will be described in detail with reference to the drawings.

図1は、III族窒化物半導体基板1を用いたエピタキシャル基板10を示す概略断面図である。エピタキシャル基板10は、ベース基板としてのIII族窒化物半導体基板1(以下、「窒化物基板1」という)と、エピタキシャル層3とを備える。窒化物基板1は、表面(主面)1aと、表面1aの反対側の裏面(主面)1bとを有している。   FIG. 1 is a schematic cross-sectional view showing an epitaxial substrate 10 using a group III nitride semiconductor substrate 1. Epitaxial substrate 10 includes a group III nitride semiconductor substrate 1 (hereinafter referred to as “nitride substrate 1”) as a base substrate and an epitaxial layer 3. The nitride substrate 1 has a front surface (main surface) 1a and a back surface (main surface) 1b opposite to the surface 1a.

窒化物基板1は、例えばGaN、AlN、InN等の六方晶ウルツ鉱型結晶構造のIII族窒化物半導体により形成されている。ここで、図2を用いて六方晶の結晶構造を説明する。図2は、六方晶の結晶構造を示す斜視図である。六方晶の結晶は、底面が正六角形の六角柱をなしている。六角柱の高さ方向に向かう軸はc軸[0001]であり、c軸に垂直な面はC面{0001}である。六角形の底面の中心から頂点に向かう軸はa軸[11−20]であり、a軸に垂直な面はA面{11−20}である。a軸に垂直な軸はm軸[1−100]であり、m軸に垂直な面はM面{1−100}である。a軸及びm軸はc軸に垂直である。   The nitride substrate 1 is formed of a group III nitride semiconductor having a hexagonal wurtzite crystal structure such as GaN, AlN, or InN. Here, a hexagonal crystal structure will be described with reference to FIG. FIG. 2 is a perspective view showing a hexagonal crystal structure. The hexagonal crystal has a hexagonal column with a regular hexagonal bottom. The axis in the height direction of the hexagonal column is the c-axis [0001], and the plane perpendicular to the c-axis is the C plane {0001}. The axis from the center of the hexagonal bottom surface toward the vertex is the a-axis [11-20], and the plane perpendicular to the a-axis is the A plane {11-20}. The axis perpendicular to the a axis is the m axis [1-100], and the plane perpendicular to the m axis is the M plane {1-100}. The a-axis and m-axis are perpendicular to the c-axis.

窒化物基板1の表面1aの面方位は、{20−21}面、{22−43}面又は{11−21}面であり、中でも{20−21}面が好ましい。なお、{20−21}面の法線とc軸とのオフ角は75°であり、{22−43}面の法線とc軸とのオフ角は65°であり、{11−21}面の法線とc軸とのオフ角は73°である。   The plane orientation of the surface 1a of the nitride substrate 1 is {20-21} plane, {22-43} plane or {11-21} plane, and among these, the {20-21} plane is preferable. The off angle between the normal line of the {20-21} plane and the c axis is 75 °, and the off angle between the normal line of the {22-43} plane and the c axis is 65 °, and {11-21 } The off-angle between the normal of the surface and the c-axis is 73 °.

窒化物基板1の表面1aの転位密度は、1×10個/cm〜1×10個/cmであることが好ましく、1×10個/cm〜1×10個/cmであることがより好ましい。転位密度が上記範囲であると、発光デバイスの寿命等の信頼性を向上させることができる。転位密度は、表面の10μm角の範囲をTEM(透過型電子顕微鏡)で観察してその範囲内の転位の数から算出することができる。 The dislocation density of the surface 1a of the nitride substrate 1, 1 × 10 is preferably 4 / cm 2 ~1 × 10 9 pieces / cm 2, 1 × 10 4 / cm 2 ~1 × 10 7 cells / more preferably cm 2. When the dislocation density is in the above range, reliability such as the lifetime of the light emitting device can be improved. The dislocation density can be calculated from the number of dislocations within a 10 μm square range of the surface observed with a TEM (transmission electron microscope).

エピタキシャル層3は、InGaN、InAlGaN等のようにインジウムを含むIII族窒化物半導体により形成されている。エピタキシャル層3は、HVPE法、MOCVD法、MOC法、MBE法、昇華法等の気相成長法により形成することができる。   Epitaxial layer 3 is formed of a group III nitride semiconductor containing indium such as InGaN or InAlGaN. The epitaxial layer 3 can be formed by vapor phase growth methods such as HVPE, MOCVD, MOC, MBE, and sublimation.

エピタキシャル層3は、窒化物基板1の表面1a上に配置されている。エピタキシャル層3は、500〜550nmである発光波長を生成するように設けられていることが好ましい。このような発光波長において十分な発光強度を得るためには、エピタキシャル層3がインジウムを十分に取り込む必要がある。本実施形態では、上記特定の面方位を有する表面1a上にエピタキシャル層3が形成されており、エピタキシャル層3のインジウムの取り込み効率に優れるため、500〜550nmの発光波長においても十分な発光強度を得ることができる。   Epitaxial layer 3 is arranged on surface 1 a of nitride substrate 1. The epitaxial layer 3 is preferably provided so as to generate an emission wavelength of 500 to 550 nm. In order to obtain a sufficient emission intensity at such an emission wavelength, the epitaxial layer 3 needs to sufficiently take in indium. In the present embodiment, since the epitaxial layer 3 is formed on the surface 1a having the specific plane orientation and the indium uptake efficiency of the epitaxial layer 3 is excellent, sufficient emission intensity can be obtained even at an emission wavelength of 500 to 550 nm. Obtainable.

次に、図3〜5を参照して窒化物基板1の製造方法を説明する。図3は、III族窒化物半導体基板の製造方法の工程フローを示す図である。図4,5は、III族窒化物半導体基板の製造方法に用いるインゴット及びそのスライス方法を示す図である。   Next, a method for manufacturing the nitride substrate 1 will be described with reference to FIGS. FIG. 3 is a diagram showing a process flow of a method for manufacturing a group III nitride semiconductor substrate. 4 and 5 are diagrams showing an ingot used in the method for manufacturing a group III nitride semiconductor substrate and a slicing method thereof.

まず、GaAs基板等の下地基板を準備する(工程S100)。次に、下地基板の一方面上にIII族窒化物半導体のバルク結晶を例えばc軸方向に成長させる(工程S102)。下地基板がGaAs基板である場合には、例えばGaAs基板の(111)面上にバルク結晶を形成する。GaN、AlN、InN等のバルク結晶は、HVPE法等により形成することができる。   First, a base substrate such as a GaAs substrate is prepared (step S100). Next, a bulk crystal of a group III nitride semiconductor is grown on one surface of the base substrate, for example, in the c-axis direction (step S102). When the base substrate is a GaAs substrate, for example, a bulk crystal is formed on the (111) plane of the GaAs substrate. Bulk crystals such as GaN, AlN, and InN can be formed by the HVPE method or the like.

III族窒化物半導体のバルク結晶は、酸素(O)、ケイ素(Si)等がドープされたn型半導体であることが好ましい。n型半導体を有するバルク結晶から得られる半導体基板を用いることにより、デバイス製造時の制約を少なくすることができる。   The bulk crystal of the group III nitride semiconductor is preferably an n-type semiconductor doped with oxygen (O), silicon (Si), or the like. By using a semiconductor substrate obtained from a bulk crystal having an n-type semiconductor, restrictions during device manufacturing can be reduced.

GaNバルク結晶を下地基板上にc軸方向に成長させた場合には、GaNバルク結晶の表面はGa面となる傾向があり、裏面はN面となる傾向がある。なお、GaNバルク結晶は、Ga面及びN面がバルク結晶の表裏に区別されて配置される構成に限定されるものではなく、同一面上にGa面及びN面がランダム状、ストライプ状又はドット状に並んだ構成であってもよい。このように同一面上にGa面及びN面が並んだ構成においても、バルク結晶の表裏のGa原子及びN原子の構成比率によっては反りが生じる。   When a GaN bulk crystal is grown on the underlying substrate in the c-axis direction, the surface of the GaN bulk crystal tends to be a Ga plane and the back surface tends to be an N plane. The GaN bulk crystal is not limited to the configuration in which the Ga plane and the N plane are distinguished from each other on the front and back of the bulk crystal. The Ga plane and the N plane are random, striped, or dot on the same plane. The structure arranged in the shape may be sufficient. Thus, even in a configuration in which the Ga plane and the N plane are arranged on the same plane, warpage occurs depending on the constituent ratio of Ga atoms and N atoms on the front and back sides of the bulk crystal.

バルク結晶を成長させた後、バルク結晶から下地基板を除去して(工程S104)、III族窒化物半導体のインゴットを得る。下地基板は、王水により溶解除去、研磨により研削除去、又は、剥離により分離除去することができる。   After the bulk crystal is grown, the base substrate is removed from the bulk crystal (step S104) to obtain a group III nitride semiconductor ingot. The base substrate can be dissolved and removed by aqua regia, ground and removed by polishing, or separated and removed by peeling.

次に、インゴットに外形加工を施す(工程S106〜S110)。下地基板と接触していたインゴットの厚み方向の下部(インゴット下部)は、転位密度の高い結晶領域となる傾向があり、応力が集中しているためインゴットのスライス時にクラックの起点となり易い。そのため、下地基板を除去した後、インゴットのスライス工程の前に、面加工によりインゴット下部の転位密度を所定値以下とする面加工工程を行うことが好ましい(工程S106)。面加工としては、インゴット下部の研削除去が好ましい。インゴット下部の研削除去では、インゴットの裏面({000−1}面)の転位密度を1×1010個/cm以下とすることが好ましく、1×107個/cm以下とすることがより好ましい。インゴット下部の研削除去では、インゴットの底部から例えば厚み100〜1500μmを除去する。 Next, external processing is performed on the ingot (steps S106 to S110). The lower part of the ingot in the thickness direction (lower part of the ingot) that has been in contact with the base substrate tends to be a crystal region having a high dislocation density, and since stress is concentrated, it tends to be a starting point of cracks when the ingot is sliced. Therefore, after removing the base substrate, it is preferable to perform a surface processing step in which the dislocation density in the lower portion of the ingot is set to a predetermined value or less by surface processing before the ingot slicing step (step S106). As surface processing, grinding removal of the lower part of an ingot is preferable. In grinding removal of the lower part of the ingot, the dislocation density on the back surface ({000-1} surface) of the ingot is preferably 1 × 10 10 pieces / cm 2 or less, and preferably 1 × 10 7 pieces / cm 2 or less. More preferred. In grinding removal of the lower part of the ingot, for example, a thickness of 100 to 1500 μm is removed from the bottom of the ingot.

インゴット下部を面加工した後、インゴット下部の平坦性を高める観点から、インゴット下部をエッチングする(工程S108)。エッチングは、濃度1〜8Nの水酸化カリウム(KOH)水溶液を用いて温度範囲50〜100℃で行う。   After surface processing of the lower part of the ingot, the lower part of the ingot is etched from the viewpoint of improving the flatness of the lower part of the ingot (step S108). Etching is performed in a temperature range of 50 to 100 ° C. using an aqueous potassium hydroxide (KOH) solution having a concentration of 1 to 8N.

次に、インゴットの外周加工を行う(工程S110)。インゴットの外周は、例えば円形や矩形に加工される。図4(a)は、インゴット5の外周を円形に加工した場合の斜視図であり、図4(b)はインゴット5を上から見たときの平面図である。インゴット5の外周を円形に加工した場合には、M面及びA面等の面方位が判別できるように、インゴット5の外周面に、インゴット5の劈開方向を示す第1オリエンテーションフラット(OF)面5a及び該第1OF面5aよりも小さい第2OF(インデックスフラット:IF)面5bを形成する。本実施形態では、インゴット5の主面5cがC面({0001)面)となるように加工し、第1OF面5aがM面及び第2OF面5bがA面、あるいは、第1OF面5aがA面及び第2OF面5bがM面となるように加工する。インゴットの外周を矩形に加工した場合には、インゴットの側面がM面及びA面となるように加工する。インゴットの外周加工の後、必要に応じて、インゴットの表裏の主面を更に加工、エッチングしてもよい。   Next, the outer periphery processing of an ingot is performed (process S110). The outer periphery of the ingot is processed into, for example, a circle or a rectangle. 4A is a perspective view when the outer periphery of the ingot 5 is processed into a circular shape, and FIG. 4B is a plan view when the ingot 5 is viewed from above. When the outer periphery of the ingot 5 is processed into a circular shape, a first orientation flat (OF) surface indicating the cleavage direction of the ingot 5 is provided on the outer peripheral surface of the ingot 5 so that the surface orientations of the M surface and the A surface can be discriminated. 5a and a second OF (index flat: IF) surface 5b smaller than the first OF surface 5a are formed. In this embodiment, the main surface 5c of the ingot 5 is processed to be a C surface ({0001) surface, and the first OF surface 5a is the M surface and the second OF surface 5b is the A surface, or the first OF surface 5a is Processing is performed so that the A plane and the second OF plane 5b become the M plane. When the outer periphery of the ingot is processed into a rectangle, the ingot is processed so that the side surfaces thereof are the M plane and the A plane. After the outer periphery processing of the ingot, if necessary, the front and back main surfaces of the ingot may be further processed and etched.

外周加工においてM面及びA面の面方位精度は、いずれも5°以下であることが好ましい。面方位精度が5°以下であると、エピタキシャル層のインジウムの取り込み効率を更に向上させることができると共に、反りを更に抑制することができる。なお、M面やA面等の面方位は、X線回折装置を用いて測定することができる。   In the outer periphery processing, it is preferable that the surface orientation accuracy of the M and A surfaces is 5 ° or less. When the plane orientation accuracy is 5 ° or less, the indium uptake efficiency of the epitaxial layer can be further improved and the warpage can be further suppressed. In addition, surface orientations, such as M surface and A surface, can be measured using an X-ray diffractometer.

次に、インゴット5をスライスし、窒化物基板1を得るスライス工程を行う。スライス工程では、インゴット5を{0001}面から所定の方向に傾斜した軸方向にスライスし、主面が{20−21}面、{22−43}面又は{11−21}面となるように窒化物基板1を得る(工程S112)。インゴット5のスライスには、ワイヤソー、内周刃、外周刃、ワイヤ放電加工、レーザを用いることが可能である。これらの中でも、量産性・基板の品質・コストに優れる観点からワイヤソーを用いることが好ましい。   Next, the ingot 5 is sliced to perform a slicing step for obtaining the nitride substrate 1. In the slicing step, the ingot 5 is sliced in an axial direction inclined in a predetermined direction from the {0001} plane so that the main surface becomes the {20-21} plane, {22-43} plane, or {11-21} plane. The nitride substrate 1 is obtained (step S112). A wire saw, an inner peripheral blade, an outer peripheral blade, wire electric discharge machining, and a laser can be used for slicing the ingot 5. Among these, it is preferable to use a wire saw from the viewpoint of excellent mass productivity, substrate quality, and cost.

主面が{20−21}面である窒化物基板1を作製する場合、第1OF面5aがM面であり第2OF面5bがA面であるインゴット5を用いる。図4(b)に示すように、{0001}面から<1−100>方向(m軸方向)にC面からの傾斜角度Xが75°となるように傾斜させた軸方向にインゴット5をスライスする。インゴット5をスライスする際には、インゴット5の第1OF面(M面)5aからワイヤ7を往復走行させながら切りこむ。   When producing the nitride substrate 1 whose main surface is the {20-21} plane, an ingot 5 is used in which the first OF surface 5a is the M surface and the second OF surface 5b is the A surface. As shown in FIG. 4B, the ingot 5 is tilted in the axial direction so that the tilt angle X from the C plane is 75 ° in the <1-100> direction (m-axis direction) from the {0001} plane. Slice. When slicing the ingot 5, the wire 7 is cut while reciprocating from the first OF surface (M surface) 5 a of the ingot 5.

主面が{22−43}面又は{11−21}面である窒化物基板1を作製する場合、第1OF面5aがA面であり第2OF面5bがM面であるインゴット5を用いる。主面が{22−43}面である窒化物基板1を作製する場合、{0001}面から<11−20>方向(a軸方向)にC面からの傾斜角度Xが65°となるように傾斜させた軸方向にインゴット5をスライスする。主面が{11−21}面である窒化物基板1を作製する場合、{0001}面から<11−20>方向にC面からの傾斜角度Xが73°となるように傾斜させた軸方向にインゴット5をスライスする。インゴット5をスライスする際には、インゴット5の第1OF面(A面)5aからワイヤ7を往復走行させながら切りこむ。   When the nitride substrate 1 whose main surface is the {22-43} plane or {11-21} plane is used, the ingot 5 in which the first OF surface 5a is the A plane and the second OF plane 5b is the M plane is used. When manufacturing the nitride substrate 1 whose main surface is the {22-43} plane, the inclination angle X from the C plane is 65 ° in the <11-20> direction (a-axis direction) from the {0001} plane. The ingot 5 is sliced in the axial direction inclined in the direction. When manufacturing the nitride substrate 1 whose main surface is the {11-21} plane, the axis is tilted from the {0001} plane in the <11-20> direction so that the tilt angle X from the C plane is 73 °. Slice ingot 5 in the direction. When slicing the ingot 5, the wire 7 is cut while reciprocating from the first OF surface (A surface) 5a of the ingot 5.

インゴット5のスライスには、図5に示すように、マルチワイヤソー20を用いて複数のインゴット5を同時にスライスしてもよい。マルチワイヤソー20は、ワーク支持台22、ガイドローラ24a〜24c、スラリーノズル26、及びワイヤ列28を備える。なお、マルチワイヤソー20が備えるこれらの構成要素は、図示しない筐体によってそれぞれ支持されている。   As shown in FIG. 5, a plurality of ingots 5 may be sliced simultaneously in the ingot 5 using a multi-wire saw 20. The multi-wire saw 20 includes a work support 22, guide rollers 24 a to 24 c, a slurry nozzle 26, and a wire row 28. Note that these components included in the multi-wire saw 20 are respectively supported by a housing (not shown).

ワーク支持台22は、加工対象物(ワーク)である複数のインゴット5を支持するための構成要素である。ワーク支持台22は、例えばステンレス製とすることができる。ワーク支持台22は、他の構成要素(ガイドローラ24a〜24c、スラリーノズル26、及びワイヤ列28)に対して下方に配置している。ワーク支持台22上には複数のインゴット5のそれぞれに固着されたカーボン製の複数の支持材30が固定されており、複数のインゴット5は、それぞれ支持材30を介してワーク支持台22の上方に固定されている。ワーク支持台22は図示しない移動テーブル上に載置されており、この移動テーブルが鉛直上方に移動することによってインゴット5が鉛直上方(図中の矢印A)へ送られる。   The workpiece support 22 is a component for supporting a plurality of ingots 5 that are workpieces (workpieces). The work support 22 can be made of stainless steel, for example. The workpiece support 22 is disposed below the other components (guide rollers 24a to 24c, slurry nozzle 26, and wire row 28). A plurality of carbon support members 30 fixed to each of the plurality of ingots 5 are fixed on the work support table 22, and the plurality of ingots 5 are respectively positioned above the work support table 22 via the support materials 30. It is fixed to. The workpiece support 22 is placed on a moving table (not shown), and the ingot 5 is sent vertically upward (arrow A in the figure) when the moving table moves vertically upward.

ガイドローラ24a〜24cは、略円柱状の回転体であり、それぞれの回転軸方向が鉛直方向(矢印A)と直交し且つ互いに平行となるように配置されている。ガイドローラ24a及び24bは、ワーク支持台22を通る鉛直線の左右に互いに離れて配置されている。ガイドローラ24cは、ガイドローラ24a及び24bの上方且つワーク支持台22を通る鉛直線上に配置されている。   The guide rollers 24a to 24c are substantially columnar rotators, and are arranged so that the directions of the respective rotation axes are orthogonal to the vertical direction (arrow A) and parallel to each other. The guide rollers 24 a and 24 b are arranged apart from each other on the left and right of the vertical line passing through the work support base 22. The guide roller 24 c is disposed above the guide rollers 24 a and 24 b and on a vertical line passing through the work support base 22.

ガイドローラ24a〜24cの外周面は、例えば樹脂によって形成されている。ガイドローラ24a〜24cの外周面には、複数本の溝が等間隔で形成されている。そして、ガイドローラ24a〜24cの複数本の溝に一本のワイヤ32が螺旋状に掛け回されることにより、ワイヤ列28が構成されている。ワイヤ32は、ガイドローラ24a〜24cが正回転及び逆回転を交互に繰り返すことによって二方向に往復走行する。ガイドローラ24a〜24cに掛け回されたワイヤ32のうち、ガイドローラ24a及び24bの下端側を走行する部分は、ワーク支持台22の移動によって上方に送られてくるインゴット5と交差する位置を走行する。   The outer peripheral surfaces of the guide rollers 24a to 24c are made of, for example, resin. A plurality of grooves are formed at equal intervals on the outer peripheral surfaces of the guide rollers 24a to 24c. Then, a single wire 32 is spirally wound around the plurality of grooves of the guide rollers 24a to 24c, whereby the wire row 28 is configured. The wire 32 reciprocates in two directions as the guide rollers 24a to 24c alternately repeat forward rotation and reverse rotation. Of the wire 32 wound around the guide rollers 24 a to 24 c, the portion that travels on the lower end side of the guide rollers 24 a and 24 b travels at a position that intersects the ingot 5 that is sent upward by the movement of the work support 22. To do.

スラリーノズル26は、ラッピングオイルに遊離砥粒が混入されてなる砥液(スラリー)をワイヤ32及びインゴット5に向けて噴射するための砥液供給手段である。   The slurry nozzle 26 is an abrasive liquid supply means for injecting an abrasive liquid (slurry) in which loose abrasive grains are mixed into the wrapping oil toward the wire 32 and the ingot 5.

複数のインゴット5は、マルチワイヤソー20を用いて以下のようにしてスライスされる。まず、複数のインゴット5を、互いの面が対向するように(或いは接するように)その中心軸方向に沿って並んで配置した上で、該中心軸方向が鉛直方向(送り方向A)と直行し、且つ、ワイヤ32の延伸方向Bとインゴット5の主面5cとが図4(b)に示す傾斜角度Xをなすようにワーク支持台22に取り付ける。また、このとき、第1OF面5aが送り方向Aを向くように(第1OF面5aと送り方向Aとが略直交するように)複数のインゴット5を取り付ける。   The plurality of ingots 5 are sliced using the multi-wire saw 20 as follows. First, a plurality of ingots 5 are arranged side by side along the central axis direction so that their surfaces are opposed (or in contact with each other), and the central axis direction is perpendicular to the vertical direction (feeding direction A). And it attaches to the workpiece | work support stand 22 so that the extending | stretching direction B of the wire 32 and the main surface 5c of the ingot 5 may make the inclination | tilt angle X shown in FIG.4 (b). At this time, the plurality of ingots 5 are attached so that the first OF surface 5a faces the feed direction A (the first OF surface 5a and the feed direction A are substantially orthogonal).

続いて、インゴット5の切削を開始する。ガイドローラ24a〜24cを正方向及び逆方向に交互に回転させ、ワイヤ32の往復走行を開始する。そして、インゴット5が取り付けられたワーク支持台22を上方に移動させ、インゴット5をワイヤ32(ワイヤ列28)へ送る。このとき、スラリーノズル26からの砥液の噴射を開始する。   Subsequently, cutting of the ingot 5 is started. The guide rollers 24a to 24c are alternately rotated in the forward direction and the reverse direction, and the reciprocating travel of the wire 32 is started. Then, the work support 22 to which the ingot 5 is attached is moved upward, and the ingot 5 is sent to the wire 32 (wire row 28). At this time, spraying of the abrasive liquid from the slurry nozzle 26 is started.

インゴット5がワイヤ32に接すると、インゴット5とワイヤ32との間に浸入した砥液の作用によってインゴット5が切削され始める。そして、砥液を供給しながらインゴット5を略一定速度で送り方向Aへ送る。以上により、インゴット5は、ワイヤ列28のワイヤ間隔に応じた厚さの板状に切断され、表面1aが上記所定の面方位を有する窒化物基板1が切り出される。なお、窒化物基板1を切り出した後、窒化物基板1の表面1a及び裏面1bを平坦化するためにグラインディング加工(研削)やラッピング加工を行ってもよい。   When the ingot 5 comes into contact with the wire 32, the ingot 5 starts to be cut by the action of the abrasive liquid that has entered between the ingot 5 and the wire 32. Then, the ingot 5 is fed in the feed direction A at a substantially constant speed while supplying the abrasive fluid. As described above, the ingot 5 is cut into a plate shape having a thickness corresponding to the wire interval of the wire row 28, and the nitride substrate 1 having the surface 1a having the predetermined plane orientation is cut out. Note that after the nitride substrate 1 is cut out, a grinding process (grinding) or a lapping process may be performed in order to planarize the front surface 1a and the back surface 1b of the nitride substrate 1.

上記のようにインゴット5をワイヤソーによりスライスする場合には、窒化物基板1の表面1aにおけるワイヤ走行方向に平行な方向の表面粗さRaを10〜500nmとし、ワイヤ走行方向に垂直な方向(ワイヤの切り込み方向)の表面粗さRaを60〜800nmとすることが好ましい。また、同様に、窒化物基板1の裏面1bにおける表面粗さを上記範囲とすることが好ましい。インゴット5のスライス時におけるスラリーの砥粒の粒子径やワイヤ径及びワイヤの走行条件等を適宜調整することにより上記の表面粗さを得ることができる。表面粗さRaは、例えば触針式表面粗さ測定機(東京精密社製、商品名:サーフコム)を用いて、ワイヤ走行方向に平行及び垂直な方向にそれぞれ例えば10mmの測定長で測定することができる。   When slicing the ingot 5 with a wire saw as described above, the surface roughness Ra of the surface 1a of the nitride substrate 1 in the direction parallel to the wire traveling direction is 10 to 500 nm, and the direction perpendicular to the wire traveling direction (wire The surface roughness Ra in the cutting direction is preferably 60 to 800 nm. Similarly, it is preferable that the surface roughness of the back surface 1b of the nitride substrate 1 is in the above range. The surface roughness can be obtained by appropriately adjusting the particle diameter of the abrasive grains of the slurry, the wire diameter, the running condition of the wire, and the like when the ingot 5 is sliced. The surface roughness Ra is measured with a measurement length of, for example, 10 mm in each direction parallel to and perpendicular to the wire traveling direction using, for example, a stylus type surface roughness measuring machine (trade name: Surfcom, manufactured by Tokyo Seimitsu Co., Ltd.). Can do.

表面粗さを上記範囲に調整することで、表面1a及び裏面1bの平坦化工程を短縮化又は不要化し、窒化物基板1の加工時間を短縮することができる。また、窒化物基板1の裏面1bの表面粗さを上記範囲とすることで、裏面1bの加工を要することなく、表面1a上にエピタキシャル層3を形成することができる。   By adjusting the surface roughness to the above range, the flattening process of the front surface 1a and the back surface 1b can be shortened or made unnecessary, and the processing time of the nitride substrate 1 can be shortened. In addition, by setting the surface roughness of the back surface 1b of the nitride substrate 1 within the above range, the epitaxial layer 3 can be formed on the front surface 1a without requiring processing of the back surface 1b.

また、上記のようにインゴット5をワイヤソーによりスライスした場合には、窒化物基板1の表面1a及び裏面1bの表面粗さは異方性を有していてもよい。すなわち、表面1a及び裏面1bの表面粗さは、ワイヤ走行方向に平行な方向では粗さ曲面の起伏が小さく、ワイヤ走行方向に垂直な方向(ワイヤの切り込み方向)では粗さ曲面の起伏は大きいものとなる傾向がある。このような表面粗さの異方性を有すると、結晶の面方位を識別できるため、オリエンテーションフラット(OF)を無くすことができる。   When the ingot 5 is sliced with a wire saw as described above, the surface roughness of the front surface 1a and the back surface 1b of the nitride substrate 1 may have anisotropy. That is, the surface roughness of the front surface 1a and the back surface 1b is small in the roughness curved surface in the direction parallel to the wire traveling direction, and large in the roughness curved surface in the direction perpendicular to the wire traveling direction (wire cutting direction). There is a tendency to become things. When the surface roughness has such anisotropy, the crystal plane orientation can be identified, so that the orientation flat (OF) can be eliminated.

切り出された窒化物基板1の表面1a及び裏面1bには、結晶格子が乱れた加工変質層が存在する。加工変質層は、窒化物基板1のクラックの発生やエピタキシャル層成長時の不良の発生の原因となるため、除去しておくことが好ましい。加工変質層の厚さは、通常5μm程度である。加工変質層の厚さは、スライス時の加工条件にもよるが、基板表面の表面粗さと相関があり、基板表面の表面粗さが粗いほど加工変質層が厚くなる傾向がある。加工変質層は、SEMやTEM、CL(カソードルミネセンスセンス)を用いて断面観察することで評価することができる。   On the front surface 1a and the back surface 1b of the nitride substrate 1 thus cut out, there is a work-affected layer in which the crystal lattice is disturbed. The work-affected layer is preferably removed since it causes cracks in the nitride substrate 1 and causes defects during growth of the epitaxial layer. The thickness of the work-affected layer is usually about 5 μm. Although the thickness of the work-affected layer depends on the processing conditions at the time of slicing, it correlates with the surface roughness of the substrate surface, and the work-affected layer tends to be thicker as the surface roughness of the substrate surface is rougher. The work-affected layer can be evaluated by observing a cross section using SEM, TEM, or CL (cathode luminescence).

インゴット5から窒化物基板1を切り出した後、加工変質層を除去するため、窒化物基板1の表面1a及び裏面1bをエッチングするエッチング工程を行う(工程S114)。エッチングとしては、薬液を用いるウェットエッチング等の液相でのエッチングや、HClやCl等を使用するベーパーエッチング、ドライエッチング等の気相でのエッチングが挙げられる。ウェットエッチングで用いる薬液としては、KOHやNaOH等の強アルカリ、リン酸等が挙げられる。 After the nitride substrate 1 is cut out from the ingot 5, an etching process for etching the front surface 1a and the back surface 1b of the nitride substrate 1 is performed in order to remove the work-affected layer (step S114). Examples of the etching include etching in a liquid phase such as wet etching using a chemical solution, vapor etching using HCl or Cl 2 , and etching in a gas phase such as dry etching. Examples of the chemical solution used in wet etching include strong alkalis such as KOH and NaOH, and phosphoric acid.

C面を主面に有するGaN基板の場合、表面(C面)はGa面となる傾向がある。この場合、表面(Ga面)は化学的に非常に安定であるため、液相でのエッチングを行うことは困難である。そのため、表面(Ga面)のエッチングには、気相でのエッチングを用いる必要がある。一方、{20−21}面、{22−43}面及び{11−21}面は、N原子よりも多くのGa原子により終端された主面となる傾向があるものの、液相でのエッチングを行うことが可能であり、コストを低減することができる。また、所要時間を短縮する観点では、気相でのエッチングを行うことが好ましく、ドライエッチングを行うことがより好ましい。   In the case of a GaN substrate having a C plane as a main surface, the surface (C plane) tends to be a Ga plane. In this case, since the surface (Ga surface) is chemically very stable, it is difficult to perform etching in the liquid phase. Therefore, it is necessary to use gas phase etching for etching the surface (Ga surface). On the other hand, the {20-21} plane, {22-43} plane, and {11-21} plane tend to be main planes terminated by more Ga atoms than N atoms, but are etched in the liquid phase. The cost can be reduced. Further, from the viewpoint of shortening the required time, it is preferable to perform etching in a gas phase, and it is more preferable to perform dry etching.

表面1aが{20−21}面、{22−43}面及び{11−21}面である場合、裏面1bは、Ga原子よりも多くのN原子により終端された主面となる傾向があり、液相でのエッチングが可能である。この場合、所要時間を短縮すると共に確実にエッチングする観点では、気相でのエッチングを行うことが好ましく、ドライエッチングを行うことがより好ましい。   When the front surface 1a is a {20-21} plane, a {22-43} plane, and a {11-21} plane, the back surface 1b tends to be a main surface terminated with more N atoms than Ga atoms. Etching in the liquid phase is possible. In this case, from the viewpoint of shortening the required time and performing reliable etching, it is preferable to perform etching in a gas phase, and more preferable to perform dry etching.

以上の工程S100〜S114により、表面1aが{20−21}面、{22−43}面又は{11−21}面である窒化物基板1が得られる。このような窒化物基板1の表面1a上にエピタキシャル層3が形成されることにより、エピタキシャル基板10が得られる。   Through the above steps S100 to S114, the nitride substrate 1 whose surface 1a is the {20-21} plane, {22-43} plane, or {11-21} plane is obtained. By forming epitaxial layer 3 on surface 1a of nitride substrate 1 as described above, epitaxial substrate 10 is obtained.

本実施形態では、III族窒化物半導体のインゴットを{0001}面から特定方向に傾斜した軸方向にスライスすることにより、表面1aが{20−21}面、{22−43}面又は{11−21}面の面方位を有する窒化物基板1を容易かつ確実に得ることができる。また、表面1aが上記特定の面方位を有する半極性面となるように窒化物基板1を得ることで、エピタキシャル層3のインジウムの取り込み効率を向上させることができると共に、窒化物基板1の反りを抑制することができる。   In the present embodiment, the group 1 nitride semiconductor ingot is sliced in the axial direction inclined in a specific direction from the {0001} plane, so that the surface 1a becomes the {20-21} plane, {22-43} plane, or {11 Nitride substrate 1 having a plane orientation of −21} plane can be obtained easily and reliably. Further, by obtaining the nitride substrate 1 so that the surface 1a becomes a semipolar plane having the specific plane orientation, the indium uptake efficiency of the epitaxial layer 3 can be improved, and the warp of the nitride substrate 1 can be improved. Can be suppressed.

本実施形態では、エピタキシャル層3のインジウムの取り込み効率を向上させることで、半導体デバイスの発光特性を向上させることができる。このような効果の要因については、表面1aが上記特定の面方位を有する半極性面であると、ピエゾ電界の発生が抑制され、エピタキシャル層3に注入した電子と正孔とが引き離されることが抑制されるため、発光遷移確率が向上するためと推測される。   In the present embodiment, the light emission characteristics of the semiconductor device can be improved by improving the indium incorporation efficiency of the epitaxial layer 3. Regarding the cause of such an effect, if the surface 1a is a semipolar surface having the specific plane orientation, the generation of a piezo electric field is suppressed, and electrons and holes injected into the epitaxial layer 3 are separated. It is presumed that the light emission transition probability is improved because of suppression.

本実施形態では、窒化物基板1の反りを抑制することで、窒化物基板1の加工時間を短縮できると共に、窒化物基板1、エピタキシャル基板10、及びこれらを用いた半導体デバイスの歩留まりを向上させることができる。このような効果の要因については、窒化物基板1の表面1a及び裏面1bの硬度差が緩和されていることに起因するものと推測される。   In the present embodiment, by suppressing the warpage of the nitride substrate 1, the processing time of the nitride substrate 1 can be shortened, and the yield of the nitride substrate 1, the epitaxial substrate 10, and semiconductor devices using these is improved. be able to. The cause of such an effect is presumed to be due to the fact that the hardness difference between the front surface 1a and the back surface 1b of the nitride substrate 1 is relaxed.

なお、本発明は上記実施形態に限られるものではない。上記の説明に記載された{20−21}面、{22−43}面、{11−21}面、M面、A面といった面方位は、その記載自体により特定されるものだけでなく、結晶学的に等価な面及び方位を含む。例えば、{20−21}面とは、(02−21)面、(0−221)面、(2−201)面、(−2021)面、(−2201)面のように結晶学的に等価な面も含む。   The present invention is not limited to the above embodiment. The plane orientations such as {20-21} plane, {22-43} plane, {11-21} plane, M plane, A plane described in the above description are not only specified by the description itself, Includes crystallographically equivalent planes and orientations. For example, {20-21} plane is crystallographically like (02-21) plane, (0-221) plane, (2-201) plane, (−2021) plane, (−2201) plane. Including equivalent surfaces.

以下、実施例により本発明を説明するが、本発明はこれらの実施例に制限されるものではない。   EXAMPLES Hereinafter, although an Example demonstrates this invention, this invention is not restrict | limited to these Examples.

[インゴットの作製]
下地基板としてGaAs基板を準備した。GaAs基板の(111)面上にHVPE法によりGaN単結晶(ドーパント:酸素)をc軸方向へ成長させた。下地基板を除去して、GaN単結晶のインゴットを得た。
[Production of ingot]
A GaAs substrate was prepared as a base substrate. A GaN single crystal (dopant: oxygen) was grown in the c-axis direction on the (111) plane of the GaAs substrate by HVPE. The base substrate was removed to obtain a GaN single crystal ingot.

[インゴット下部の除去効果]
インゴット下部の転位密度の測定を行った。転位密度の評価は、GaNインゴットの底面からc軸方向に沿った所定の位置の転位密度に基づき行った。転位密度は、表面の10μm角の範囲をTEM(透過型電子顕微鏡)で観察してその範囲内の転位の数から算出した。転位密度の測定結果を表1に示す。
[Removal effect at the bottom of the ingot]
The dislocation density at the bottom of the ingot was measured. The dislocation density was evaluated based on the dislocation density at a predetermined position along the c-axis direction from the bottom surface of the GaN ingot. The dislocation density was calculated from the number of dislocations within a 10 μm square range of the surface observed with a TEM (transmission electron microscope). Table 1 shows the measurement results of the dislocation density.

Figure 2011077325
Figure 2011077325

インゴット下部をインゴット底面から所定の位置まで除去し、下記の切削条件でインゴットをスライスした際のクラック発生率を評価した。なお、切り出される基板の表面の面方位が{20−21}面となるようにGaNインゴットをスライスした。クラック発生率の評価結果を表2に示す。   The lower part of the ingot was removed from the bottom surface of the ingot to a predetermined position, and the crack generation rate when the ingot was sliced under the following cutting conditions was evaluated. Note that the GaN ingot was sliced so that the surface orientation of the surface of the substrate to be cut out was the {20-21} plane. Table 2 shows the evaluation results of the crack occurrence rate.

(インゴット)
インゴット:GaN単結晶
インゴット主面:(0001)面
インゴット外形:直径50.8mm、厚み10mm
(切削条件)
砥粒材料:単結晶ダイヤモンド
砥粒の粒径:5〜20μm
砥液における砥粒の濃度:1リットルあたり50g
潤滑材:鉱物油
設備:マルチワイヤソー
送り速度(切断速度):1〜5mm/h(切り位置による可変速)
ワイヤ走行速度:300〜600m/min(切り位置による可変速)
ワイヤ直径:0.16mm
ワイヤ付加張力:20N
(ingot)
Ingot: GaN single crystal Ingot main surface: (0001) plane Ingot external shape: diameter 50.8 mm, thickness 10 mm
(Cutting conditions)
Abrasive material: Single crystal diamond Abrasive grain size: 5-20 μm
Concentration of abrasive grains in abrasive liquid: 50 g per liter
Lubricant: Mineral oil Equipment: Multi-wire saw Feeding speed (cutting speed): 1-5mm / h (variable speed depending on cutting position)
Wire travel speed: 300-600m / min (variable speed depending on cutting position)
Wire diameter: 0.16mm
Wire tension: 20N

Figure 2011077325
Figure 2011077325

表1,2に示されるように、インゴット底面から100μmまでは転位密度が1×1010個/cm以上であることから、100μm未満の除去量では、クラック発生率は5%を超えることが確認された。一方、100μm以上の除去量では、クラック発生率を5%以下に抑制することができた。 As shown in Tables 1 and 2, since the dislocation density is 1 × 10 10 pieces / cm 2 or more from the bottom of the ingot to 100 μm, the crack generation rate may exceed 5% when the removal amount is less than 100 μm. confirmed. On the other hand, with the removal amount of 100 μm or more, the crack generation rate could be suppressed to 5% or less.

[インゴットのスライス]
GaNインゴットの下部をインゴット底面から100μmの位置まで除去した後、上記と同様の切削条件でインゴットをスライスした。表面が{20−21}面、{22−43}面、{11−21}面、C面、A面又はM面となるように切断面とC面との傾斜角度を調整し、GaNインゴットをスライスしてGaN基板を得た。
[Ingot slice]
After removing the lower part of the GaN ingot from the bottom surface of the ingot to a position of 100 μm, the ingot was sliced under the same cutting conditions as described above. The GaN ingot is adjusted by adjusting the angle of inclination between the cut surface and the C surface so that the surface is a {20-21} surface, {22-43} surface, {11-21} surface, C surface, A surface or M surface. Was sliced to obtain a GaN substrate.

[表面粗さの評価]
触針式表面粗さ測定機(東京精密社製、サーフコム)を用いて、表面が{20−21}面であるGaN基板の表面粗さを測定した。ワイヤ走行方向に平行な方向(<1−100>方向)、及び、垂直な方向(<11−20>方向、ワイヤの切り込み方向)にそれぞれ10mmの測定長で測定した。表面粗さの測定結果を表3及び図6に示す。なお、図6(a)は、ワイヤ走行方向に垂直な方向(ワイヤの切り込み方向)における表面粗さの測定結果であり、図6(b)は、ワイヤ走行方向に平行な方向における表面粗さの測定結果である。
[Evaluation of surface roughness]
Using a stylus type surface roughness measuring machine (Surfcom, manufactured by Tokyo Seimitsu Co., Ltd.), the surface roughness of the GaN substrate whose surface was the {20-21} plane was measured. The measurement was performed at a measurement length of 10 mm in each of a direction parallel to the wire travel direction (<1-100> direction) and a direction perpendicular to the wire travel direction (<11-20> direction, wire cutting direction). The measurement results of the surface roughness are shown in Table 3 and FIG. 6A shows the measurement results of the surface roughness in the direction perpendicular to the wire travel direction (wire cutting direction), and FIG. 6B shows the surface roughness in the direction parallel to the wire travel direction. It is a measurement result.

Figure 2011077325
Figure 2011077325

[エッチング評価]
各GaN基板の表面及び裏面の加工変質層の厚みを透過型電子顕微鏡(TEM)を用いて確認したところ、最大5μmであった。次に、各GaN基板の表面(Ga面)及び裏面(N面)に対し、ドライエッチング及びウェットエッチングをそれぞれ行い、エッチングレートの測定を行った。エッチングは、下記の条件により行った。また、ドライエッチング及びウェットエッチングのエッチングレートについて、以下の基準で評価を行った。エッチングレートの測定結果を表4,5に示す。なお、表面がC面であるGaN基板では、表面はウェットエッチングによりエッチングされず、エッチングレートは測定不能であった。
[Etching evaluation]
When the thicknesses of the work-affected layers on the front and back surfaces of each GaN substrate were confirmed using a transmission electron microscope (TEM), the maximum thickness was 5 μm. Next, dry etching and wet etching were performed on the front surface (Ga surface) and back surface (N surface) of each GaN substrate, and the etching rate was measured. Etching was performed under the following conditions. Moreover, the following criteria evaluated the etching rate of dry etching and wet etching. The measurement results of the etching rate are shown in Tables 4 and 5. In the case of a GaN substrate having a C-plane surface, the surface was not etched by wet etching, and the etching rate could not be measured.

(ドライエッチング条件)
設備:高密度プラズマエッチング装置(ICP)
ガス:塩素ガス
ガス流量:100sccm
圧力:1Pa
アンテナ出力:100W
バイアス出力:50W
(ウェットエッチング条件)
方法:基板の表面及び裏面を薬液に一定時間浸漬した。
薬液:濃度8Nの水酸化カリウム水溶液
温度:60℃
(エッチングレートの評価基準)
A:エッチングレートが特に優れている。
B:エッチングレートが優れている。
C:エッチングレートが低い、又は、エッチングされない。
(Dry etching conditions)
Equipment: High-density plasma etching system (ICP)
Gas: Chlorine gas Gas flow rate: 100sccm
Pressure: 1Pa
Antenna output: 100W
Bias output: 50W
(Wet etching conditions)
Method: The front and back surfaces of the substrate were immersed in a chemical solution for a certain time.
Chemical solution: 8N potassium hydroxide aqueous solution Temperature: 60 ° C
(Evaluation criteria for etching rate)
A: The etching rate is particularly excellent.
B: The etching rate is excellent.
C: The etching rate is low or not etched.

Figure 2011077325
Figure 2011077325

Figure 2011077325
Figure 2011077325

表4,5より、ドライエッチングであれば、表面がいずれの面方位であってもエッチングを行えることが確認された。また、表面が{20−21}面、{22−43}面、{11−21}面であるGaN基板であれば、表面及び裏面のいずれにもウェットエッチングを適用可能であることが確認された。   From Tables 4 and 5, it was confirmed that the etching can be performed regardless of the surface orientation in the case of dry etching. In addition, it is confirmed that wet etching can be applied to any of the front and back surfaces as long as the surface is a {20-21} plane, {22-43} plane, and {11-21} plane. It was.

[反りの評価]
ドライエッチングにより表面及び裏面の加工変質層を除去した後に、各GaN基板の反りの評価を行った。各GaN基板は、表面が凸型に反ることが確認された。反りの量は、触針式表面粗さ測定機(東京精密社製、サーフコム)を用いて、平面上にGaN基板を載置した時の平面からGaN基板の裏面までの距離(単位:μm)を測定した。測定長は50mmであり、ワイヤ走行方向に垂直な方向(ワイヤの切り込み方向)に沿って測定した。反りの測定結果を表6に示す。
[Evaluation of warpage]
After removing the work-affected layers on the front and back surfaces by dry etching, the warpage of each GaN substrate was evaluated. It was confirmed that the surface of each GaN substrate was warped in a convex shape. The amount of warpage is the distance (unit: μm) from the plane to the back of the GaN substrate when the GaN substrate is placed on the plane using a stylus type surface roughness measuring machine (Surfcom, manufactured by Tokyo Seimitsu Co., Ltd.) Was measured. The measurement length was 50 mm, and the measurement was performed along a direction perpendicular to the wire travel direction (wire cutting direction). Table 6 shows the measurement results of warpage.

Figure 2011077325
Figure 2011077325

表面が半極性面((20−21)面、(22−43)面、(11−21)面)であるGaN基板では、表面がC面又はM面であるGaN基板と比較して反りが低減していることが確認された。これにより、表面が上記半極性面であるGaN基板は極性が小さくなり、表面と裏面との硬度差が小さいことが推定される。   In a GaN substrate whose surface is a semipolar plane ((20-21) plane, (22-43) plane, (11-21) plane), the warpage is larger than that of a GaN substrate whose surface is a C plane or M plane. It was confirmed that it was reduced. Thereby, it is estimated that the GaN substrate whose surface is the semipolar surface has a small polarity, and the hardness difference between the front surface and the back surface is small.

[インジウムの取り込み効率の評価]
c軸から<1−100>方向(m軸方向)又は<11−20>方向(a軸方向)に傾斜させる角度を変更させてGaNインゴットをスライスし、表面におけるc軸からのオフ角が異なる複数のGaN基板を作製した。GaNのスライスは、傾斜角度を変化させたことを除き、上記と同様の切削条件で行った。これらのGaN基板の表面上にInGaNをエピタキシャル成長させた。InGaNのインジウム(In)組成を2結晶X線回折装置を用いて測定した。
[Evaluation of indium uptake efficiency]
The GaN ingot is sliced by changing the angle of inclination from the c-axis to the <1-100> direction (m-axis direction) or the <11-20> direction (a-axis direction), and the off-angle from the c-axis on the surface is different. A plurality of GaN substrates were produced. The GaN slice was performed under the same cutting conditions as above except that the tilt angle was changed. InGaN was epitaxially grown on the surfaces of these GaN substrates. The indium (In) composition of InGaN was measured using a two-crystal X-ray diffractometer.

図7は、GaN基板の表面におけるc軸からのオフ角とエピタキシャル層のIn組成との関係を示す図である。図7において、実線はc軸からm軸方向へのオフ角に対するln組成を示し、破線はc軸からa軸方向へのオフ角に対するln組成を示す。   FIG. 7 is a diagram showing the relationship between the off-angle from the c-axis on the surface of the GaN substrate and the In composition of the epitaxial layer. In FIG. 7, the solid line indicates the ln composition with respect to the off angle from the c axis to the m axis direction, and the broken line indicates the ln composition with respect to the off angle from the c axis to the a axis direction.

図7に示されるように、c軸からm軸方向へのオフ角が0度(C面)から約36度までの範囲では、ln組成はオフ角の増加に伴い減少した。一方、c軸からm軸方向へのオフ角が更に増加すると、ln組成はオフ角の増加に伴い増加した。約58〜80度の範囲では、優れたインジウムの取り込みが確認され、{20−21}面(c軸からのオフ角:75度)では特に優れたインジウムの取り込みが確認された。   As shown in FIG. 7, the ln composition decreased as the off-angle increased in the range where the off-angle from the c-axis to the m-axis direction was 0 degree (C plane) to about 36 degrees. On the other hand, when the off angle from the c-axis to the m-axis direction further increased, the ln composition increased as the off-angle increased. In the range of about 58 to 80 degrees, excellent indium uptake was confirmed, and particularly excellent indium uptake was confirmed on the {20-21} plane (off angle from c-axis: 75 degrees).

また、c軸からa軸方向へのオフ角が0度(C面)から約36度までの範囲では、ln組成はオフ角の増加に伴い減少した。一方、c軸からa軸方向へのオフ角が更に増加すると、ln組成はオフ角の増加に伴い増加した。約50〜79度の範囲では、優れたインジウムの取り込みが確認された。{22−43}面(c軸からのオフ角:65度)及び{11−21}面(c軸からのオフ角:73度)においても、優れたインジウムの取り込みが確認された。   In addition, in the range where the off angle from the c-axis to the a-axis direction is from 0 degree (C plane) to about 36 degrees, the ln composition decreased as the off angle increased. On the other hand, when the off angle from the c-axis to the a-axis direction further increased, the ln composition increased as the off-angle increased. In the range of about 50 to 79 degrees, excellent indium uptake was confirmed. Excellent indium uptake was also confirmed in the {22-43} plane (off angle from the c-axis: 65 degrees) and the {11-21} plane (off angle from the c-axis: 73 degrees).

GaN基板の表面が{20−21}面、{22−43}面、{11−21}面であると、インジウムの取り込み効率に優れることが確認された。これにより、これらの半極性面では、ピエゾ電界の影響が小さいことが推測される。図8は、非特許文献1,2に示されたピエゾ電界の計算結果を示す図である。c軸からの傾きが40〜90度の領域では、ピエゾ電界の影響が小さくなることが確認される。これにより、{20−21}面、{22−43}面及び{11−21}面では、ピエゾ電界の影響が小さいことが推測される。   When the surface of the GaN substrate was {20-21} plane, {22-43} plane, {11-21} plane, it was confirmed that the indium uptake efficiency was excellent. Thus, it is assumed that the influence of the piezoelectric field is small on these semipolar planes. FIG. 8 is a diagram showing the calculation results of the piezoelectric field shown in Non-Patent Documents 1 and 2. It is confirmed that the influence of the piezo electric field is reduced in the region where the inclination from the c-axis is 40 to 90 degrees. Accordingly, it is estimated that the influence of the piezoelectric field is small on the {20-21} plane, the {22-43} plane, and the {11-21} plane.

1…窒化物基板(III族窒化物半導体基板)、1a…表面(主面)、1b…裏面(反対側の主面)、5…インゴット、7…ワイヤ。   DESCRIPTION OF SYMBOLS 1 ... Nitride substrate (III group nitride semiconductor substrate), 1a ... Front surface (main surface), 1b ... Back surface (opposite main surface), 5 ... Ingot, 7 ... Wire.

Claims (5)

III族窒化物半導体のインゴットをスライスし、III族窒化物半導体基板を得るスライス工程を備えたIII族窒化物半導体基板の製造方法であって、
前記スライス工程において、前記インゴットを{0001}面から<1−100>方向に傾斜した軸方向にスライスし、主面が{20−21}面となるように前記III族窒化物半導体基板を得る、もしくは、前記インゴットを{0001}面から<11−20>方向に傾斜した軸方向にスライスし、主面が{22−43}面又は{11−21}面となるように前記III族窒化物半導体基板を得る、III族窒化物半導体基板の製造方法。
A method of manufacturing a group III nitride semiconductor substrate comprising a slicing step of slicing a group III nitride semiconductor ingot to obtain a group III nitride semiconductor substrate,
In the slicing step, the group III nitride semiconductor substrate is obtained by slicing the ingot in the axial direction inclined in the <1-100> direction from the {0001} plane so that the main surface becomes the {20-21} plane. Alternatively, the group III nitriding is performed by slicing the ingot in the axial direction inclined in the <11-20> direction from the {0001} plane so that the main surface becomes the {22-43} plane or the {11-21} plane. A method for producing a group III nitride semiconductor substrate for obtaining a semiconductor substrate.
前記スライス工程の前に、面加工により前記インゴットの{000−1}面の転位密度を1.0×1010個/cm以下とする面加工工程を備える、請求項1に記載のIII族窒化物半導体基板の製造方法。 Prior to said slicing step includes a surface processing step of the dislocation density of the {000-1} plane of the ingot by a surface machining 1.0 × 10 10 / cm 2 or less, III group according to claim 1 A method for manufacturing a nitride semiconductor substrate. 前記スライス工程の後に、前記III族窒化物半導体基板の前記主面をドライエッチングし、該主面の反対側の主面をウェットエッチングするエッチング工程を備える、請求項1又は2に記載のIII族窒化物半導体基板の製造方法。   3. The group III according to claim 1, further comprising an etching step of dry etching the main surface of the group III nitride semiconductor substrate and performing wet etching on the main surface opposite to the main surface after the slicing step. A method for manufacturing a nitride semiconductor substrate. 前記スライス工程の後に、前記III族窒化物半導体基板の前記主面、及び、該主面の反対側の主面をドライエッチングするエッチング工程を備える、請求項1又は2に記載のIII族窒化物半導体基板の製造方法。   The group III nitride according to claim 1, further comprising an etching step of dry etching the main surface of the group III nitride semiconductor substrate and a main surface opposite to the main surface after the slicing step. A method for manufacturing a semiconductor substrate. 前記スライス工程において、前記インゴットをワイヤソーによりスライスし、前記III族窒化物半導体基板の前記主面におけるワイヤ走行方向に平行な方向の表面粗さRaを10〜500nmとし、ワイヤ走行方向に垂直な方向の表面粗さRaを60〜800nmとする、請求項1〜4のいずれか一項に記載のIII族窒化物半導体基板の製造方法。   In the slicing step, the ingot is sliced with a wire saw, the surface roughness Ra of the group III nitride semiconductor substrate in the direction parallel to the wire traveling direction is 10 to 500 nm, and the direction perpendicular to the wire traveling direction The manufacturing method of the group III nitride semiconductor substrate as described in any one of Claims 1-4 which makes surface roughness Ra of 60-800 nm.
JP2009227680A 2009-09-30 2009-09-30 Method of manufacturing group iii nitride semiconductor substrate Pending JP2011077325A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009227680A JP2011077325A (en) 2009-09-30 2009-09-30 Method of manufacturing group iii nitride semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009227680A JP2011077325A (en) 2009-09-30 2009-09-30 Method of manufacturing group iii nitride semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2011077325A true JP2011077325A (en) 2011-04-14

Family

ID=44020992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009227680A Pending JP2011077325A (en) 2009-09-30 2009-09-30 Method of manufacturing group iii nitride semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2011077325A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233885A (en) * 2010-04-28 2011-11-17 Siltronic Ag Method for producing plurality of semiconductor wafers by processing single crystal
WO2012090828A1 (en) * 2010-12-28 2012-07-05 三菱化学株式会社 Method for manufacturing hexagonal semiconductor plate crystal
WO2012165108A1 (en) * 2011-06-02 2012-12-06 住友電気工業株式会社 Method for producing a silicon carbide substrate
JP2013157350A (en) * 2012-01-26 2013-08-15 Sumitomo Electric Ind Ltd Group-iii nitride semiconductor laser and method of manufacturing group iii nitride semiconductor laser
JP2013256441A (en) * 2012-06-04 2013-12-26 Soraa Inc Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
JP2014028723A (en) * 2012-07-31 2014-02-13 Mitsubishi Chemicals Corp Group 13 element nitride substrate and method for producing the same
JP2014240335A (en) * 2013-06-11 2014-12-25 豊田合成株式会社 METHOD OF ETCHING GROUP III NITRIDE SEMICONDUCTOR, METHOD OF PRODUCING GROUP III NITRIDE SEMICONDUCTOR CRYSTAL AND METHOD OF PRODUCING GaN SUBSTRATE
JP2015002297A (en) * 2013-06-17 2015-01-05 住友電気工業株式会社 Magnetic semiconductor element and method of manufacturing magnetic semiconductor element
US9269876B2 (en) 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
KR20160123224A (en) * 2015-04-15 2016-10-25 가부시기가이샤 디스코 Method of separating thin plate
JP2017152423A (en) * 2016-02-22 2017-08-31 住友電気工業株式会社 Method for manufacturing silicon carbide substrate, method for manufacturing silicon carbide epitaxial substrate, and method for manufacturing silicon carbide semiconductor device
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
JP2019019041A (en) * 2017-07-21 2019-02-07 株式会社サイオクス GaN substrate
CN113207308A (en) * 2019-11-29 2021-08-03 Jx金属株式会社 Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028259A (en) * 2006-07-24 2008-02-07 Mitsubishi Chemicals Corp Manufacturing method of single crystal GaN substrate
JP2008156189A (en) * 2006-12-26 2008-07-10 Shin Etsu Handotai Co Ltd Nitride semiconductor free-standing substrate manufacturing method and nitride semiconductor free-standing substrate
JP4333820B1 (en) * 2009-01-19 2009-09-16 住友電気工業株式会社 Compound semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028259A (en) * 2006-07-24 2008-02-07 Mitsubishi Chemicals Corp Manufacturing method of single crystal GaN substrate
JP2008156189A (en) * 2006-12-26 2008-07-10 Shin Etsu Handotai Co Ltd Nitride semiconductor free-standing substrate manufacturing method and nitride semiconductor free-standing substrate
JP4333820B1 (en) * 2009-01-19 2009-09-16 住友電気工業株式会社 Compound semiconductor substrate
JP2010163341A (en) * 2009-01-19 2010-07-29 Sumitomo Electric Ind Ltd Compound semiconductor substrate

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
JP2011233885A (en) * 2010-04-28 2011-11-17 Siltronic Ag Method for producing plurality of semiconductor wafers by processing single crystal
US11772301B2 (en) 2010-12-28 2023-10-03 Mitsubishi Chemical Corporation Method for manufacturing hexagonal semiconductor plate crystal
US20130284160A1 (en) * 2010-12-28 2013-10-31 Mitsubishi Chemical Corporation Method for manufacturing hexagonal semiconductor plate crystal
US20210146575A1 (en) * 2010-12-28 2021-05-20 Mitsubishi Chemical Corporation Method for manufacturing hexagonal semiconductor plate crystal
JP2012138543A (en) * 2010-12-28 2012-07-19 Mitsubishi Chemicals Corp Method for manufacturing hexagonal semiconductor tabular crystal
WO2012090828A1 (en) * 2010-12-28 2012-07-05 三菱化学株式会社 Method for manufacturing hexagonal semiconductor plate crystal
WO2012165108A1 (en) * 2011-06-02 2012-12-06 住友電気工業株式会社 Method for producing a silicon carbide substrate
CN103503119B (en) * 2011-06-02 2016-10-19 住友电气工业株式会社 Manufacturing method of silicon carbide substrate
CN103503119A (en) * 2011-06-02 2014-01-08 住友电气工业株式会社 Manufacturing method of silicon carbide substrate
US9844893B2 (en) 2011-06-02 2017-12-19 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide substrate
JPWO2012165108A1 (en) * 2011-06-02 2015-02-23 住友電気工業株式会社 Method for manufacturing silicon carbide substrate
US9346187B2 (en) 2011-06-02 2016-05-24 Sumitomo Electric Industries, Ltd. Method of manufacturing silicon carbide substrate
JP2013157350A (en) * 2012-01-26 2013-08-15 Sumitomo Electric Ind Ltd Group-iii nitride semiconductor laser and method of manufacturing group iii nitride semiconductor laser
US9269876B2 (en) 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US10145026B2 (en) 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
US10604865B2 (en) 2012-06-04 2020-03-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
JP2013256441A (en) * 2012-06-04 2013-12-26 Soraa Inc Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
JP2014028723A (en) * 2012-07-31 2014-02-13 Mitsubishi Chemicals Corp Group 13 element nitride substrate and method for producing the same
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
JP2014240335A (en) * 2013-06-11 2014-12-25 豊田合成株式会社 METHOD OF ETCHING GROUP III NITRIDE SEMICONDUCTOR, METHOD OF PRODUCING GROUP III NITRIDE SEMICONDUCTOR CRYSTAL AND METHOD OF PRODUCING GaN SUBSTRATE
JP2015002297A (en) * 2013-06-17 2015-01-05 住友電気工業株式会社 Magnetic semiconductor element and method of manufacturing magnetic semiconductor element
KR20160123224A (en) * 2015-04-15 2016-10-25 가부시기가이샤 디스코 Method of separating thin plate
KR102309388B1 (en) 2015-04-15 2021-10-05 가부시기가이샤 디스코 Method of separating thin plate
JP2017152423A (en) * 2016-02-22 2017-08-31 住友電気工業株式会社 Method for manufacturing silicon carbide substrate, method for manufacturing silicon carbide epitaxial substrate, and method for manufacturing silicon carbide semiconductor device
JP2019019041A (en) * 2017-07-21 2019-02-07 株式会社サイオクス GaN substrate
CN113207308A (en) * 2019-11-29 2021-08-03 Jx金属株式会社 Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate

Similar Documents

Publication Publication Date Title
JP2011077325A (en) Method of manufacturing group iii nitride semiconductor substrate
JP4333820B1 (en) Compound semiconductor substrate
CN102576787B (en) Group III nitride semiconductor substrate, epitaxial substrate and semiconductor device
JP5104830B2 (en) substrate
US8952494B2 (en) Group III nitride semiconductor substrate having a sulfide in a surface layer
KR20080110499A (en) Method for manufacturing a BAN substrate, a substrate having an epitaxial layer, a semiconductor device, and a BAN substrate
JP6292080B2 (en) Nonpolar or semipolar GaN substrate
JP5446945B2 (en) Nitride semiconductor single crystal and method for manufacturing nitride semiconductor substrate
JP5045292B2 (en) Manufacturing method of nitride semiconductor substrate
CN113207308A (en) Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate
JP5636642B2 (en) Compound semiconductor substrate
JP2011077497A (en) Group iii nitride semiconductor substrate, epitaxial substrate and semiconductor device
JP2016069205A (en) Manufacturing method of nitride semiconductor substrate
JP5648726B2 (en) GaN substrate and manufacturing method thereof, epitaxial substrate, and semiconductor device
JP2010166017A (en) Compound semiconductor substrate and semiconductor device
JP2015053482A (en) Group III nitride semiconductor substrate, epitaxial substrate, and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128