JP2011076034A5 - - Google Patents

Description

［表示パネル４０における画素電極の基本構造］
図２は、表示パネル４０における画素電極の基本構造を示している。図２ではまた、後述する通常駆動（第１の駆動モード）を行う場合のサブ画素電極の組み合わせ例を模式的に示している。表示パネル４０の画素電極基板には、水平方向に延在する走査用の複数のゲートラインＧ１，Ｇ２，Ｇ３…と、入力画像信号に応じた駆動信号が入力される複数のソースラインＳ１，Ｓ２，Ｓ３…と、複数のサブ画素電極とが設けられている。複数のソースラインＳ１，Ｓ２，Ｓ３…は、複数のゲートラインＧ１，Ｇ２，Ｇ３…に交差するように垂直方向に延在している。サブ画素電極は、複数のゲートラインＧ１，Ｇ２，Ｇ３…と複数のソースラインＳ１，Ｓ２，Ｓ３…との交点に対応する位置に１つずつ配置されている。図２の構成例では、第１および第２のソースラインＳ１，Ｓ２に接続されたサブ画素電極は赤色用の画素電極であり、第３および第４のソースラインＳ３，Ｓ４に接続されたサブ画素電極は緑色用の画素電極である。第５および第６のソースラインＳ５，Ｓ６に接続されたサブ画素電極は青色用の画素電極である。なお、以下、本実施の形態の説明において、「１画素」という場合には、各色についての単位画素のことをいう。

受信部１１は、外部から転送された入力画像信号を受信するものである。入力画像信号としては例えば、Ｒ（赤），Ｇ（緑），Ｂ（青）の画像データ信号と、表示制御信号（垂直同期信号Vsync、水平同期信号Hsync、書き込み制御信号Enable）とを含む信号が入力される。画像データ信号は、例えば図５（Ａ）に示したように、互いに視差のある左眼用画像Ｌ１，Ｌ２…と右眼用画像Ｒ１，Ｒ２…とが時間順次で交互に含まれる立体画像信号である。例えば６０Ｈｚのフレーム周波数期間（１６．６ｍｓ）内に、左右の各視差画像が１つずつ含まれている。この場合、各視差画像は１２０Ｈｚ（８．３ｍｓ）で更新されることになる。タイミングコントローラ１０は、図５（Ａ）に示したようなフレーム構成の画像を表示する場合に、表示パネル４０を図５（Ｂ）に示したように１水平ラインずつ走査するような第１の駆動モードで駆動する。

この画像表示装置は、第２の駆動モードでは、図１８に示したようなサブ画素電極の組み合わせで表示を行う。本実施の形態では、表示パネル４０が、水平方向には２種類のサブ画素電極が交互に配置されると共に、垂直方向には２ラインずつ同一種類のサブ画素電極が周期的に現れるような画素配置とされている。例えば図１８の左上部分の画素では、垂直方向の２つのサブ画素電極１Ａ，２Ａが第１の種類のサブ画素電極である。またこれに隣接する垂直方向の他の２つのサブ画素電極１Ｂ，２Ｂが第２の種類のサブ画素電極である。