JP2011071360A - 回路基板の製造方法 - Google Patents

Abstract

【課題】本発明は、小型化、軽量化、薄型化することが可能な回路基板を製造する方法を提供する。
【解決手段】本発明に係る回路基板の製造方法は、コア層１０に、プリプレグシートからなるビルトアップ層２０を積層して回路基板１を製造する方法である。未硬化状態のビルトアップ層２０の一面に、配線パターン（第１配線パターン）２１を形成し、配線パターン（第１配線パターン）２１がコア層１０側となるようにビルトアップ層２０をコア層１０に積層し、加熱しながら等方圧で加圧してコア層１０にビルトアップ層２０を圧着して配線パターン（第１配線パターン）２１をビルトアップ層２０に内蔵する。
【選択図】図１

Description

本発明は、回路基板の製造方法に関し、特に、コア層に、プリプレグシートからなるビルトアップ層を積層する回路基板の製造方法に関する。

近年、電子機器の小型化、軽量化に伴い、電子機器に使用されている回路基板に対しても小型化、軽量化、薄型化の要求がある。そのため、新たな構造を備えた回路基板や、その製造方法が開発されている。例えば、特許文献１には、回路基板の基材にプリプレグシートを使用した回路基板の製造方法が開示してある。

特許文献１に開示してある回路基板の製造方法は、厚みが０．０６ｍｍ以下である織布に熱硬化性樹脂を含浸させて未硬化状態にしたプリプレグシートの両面にフィルムを張り合わせ、プリプレグシートに貫通孔を設けてある。貫通孔に導電性ペーストを充填した後、プリプレグシートからフィルムを剥離し、フィルムを剥離した面に金属箔を張り合わせた状態でプリプレグシートを加圧加熱し、金属箔をパターニングして配線パターンを形成してある。

特開２００５−４４９８８号公報

しかし、特許文献１に開示してある回路基板の製造方法は、１層のプリプレグシートに対して１つの配線パターンを形成し、複数のプリプレグシートを積層して回路基板を製造する。そのため、特許文献１に開示してある回路基板の製造方法では、必要な配線パターンの数だけプリプレグシートを積層する必要があり、回路基板を薄型化することができないという問題があった。

また、特許文献１に開示してある回路基板の製造方法では、配線パターンの数を増やせば、同じ数のプリプレグシートが必要となり、軽量化することができないという問題があった。さらに、特許文献１に開示してある回路基板の製造方法では、回路基板の厚みが制約されると、配線パターンの数を増やすことができず電子部品の実装密度が低下し、小型化することができないという問題があった。

本発明は、上記事情に鑑みてなされたものであり、小型化、軽量化、薄型化することが可能な回路基板の製造方法を提供することを目的とする。

上記目的を達成するために第１発明に係る回路基板の製造方法は、コア層に、プリプレグシートからなるビルトアップ層を積層して回路基板を製造する方法であって、未硬化状態の前記ビルトアップ層の一面に、第１配線パターンを形成する第１工程と、該第１工程で形成した前記第１配線パターンが前記コア層側となるように前記ビルトアップ層を前記コア層に積層し、加熱しながら等方圧で加圧して前記コア層に前記ビルトアップ層を圧着して前記第１配線パターンを前記ビルトアップ層に内蔵する第２工程とを含む。

また、第２発明に係る回路基板の製造方法は、第１発明において、前記第２工程前に、前記ビルトアップ層の他面に、第２配線パターンを形成する第３工程を含む。

また、第３発明に係る回路基板の製造方法は、第１発明において、前記第２工程後に、前記ビルトアップ層の他面に、第２配線パターンを形成する第４工程を含む。

また、第４発明に係る回路基板の製造方法は、第１乃至第３発明のいずれか一つにおいて、前記ビルトアップ層にビア導体を形成する第５工程を含む。

また、第５発明に係る回路基板の製造方法は、第１乃至第４発明のいずれか一つにおいて、前記第２工程は、前記第１配線パターンが前記コア層側となるように前記ビルトアップ層を前記コア層の両面に積層し、加熱しながら等方圧で加圧して前記コア層の両面に前記ビルトアップ層を圧着して前記第１配線パターンをそれぞれの前記ビルトアップ層に内蔵する。

また、第６発明に係る回路基板の製造方法は、第１乃至第５発明のいずれか一つにおいて、前記ビルトアップ層を積層した前記コア層に、前記第１配線パターンが前記コア層側となるように前記ビルトアップ層をさらに積層し、加熱しながら等方圧で加圧して前記コア層に複数の前記ビルトアップ層を圧着して前記第１配線パターンをそれぞれの前記ビルトアップ層に内蔵する第６工程を含む。

また、第７発明に係る回路基板の製造方法は、第１乃至第６発明のいずれか一つにおいて、前記第１配線パターン又は／及び前記第２配線パターンは、前記ビルトアップ層を介して配置されている対向電極との間でコンデンサを形成する。

また、第８発明に係る回路基板の製造方法は、第１乃至第６発明のいずれか一つにおいて、前記第１配線パターン又は／及び前記第２配線パターンは、コイル形状である。

また、第９発明に係る回路基板の製造方法は、第１乃至第８発明のいずれか一つにおいて、前記第２工程及び前記第６工程は、真空状態で行う。

また、第１０発明に係る回路基板の製造方法は、第１乃至第９発明のいずれか一つにおいて、前記コア層は、プリプレグシートからなり、前記第２工程において未硬化状態で前記ビルトアップ層を積層する。

第１発明では、第１工程で一面に前記第１配線パターンを形成した未硬化状態のビルトアップ層を、第２工程で第１配線パターンがコア層側となるようにコア層に積層し、加熱しながら等方圧で加圧してコア層にビルトアップ層を圧着することで第１配線パターンをビルトアップ層に内蔵でき、コア層と第１配線パターンとの間に薄い絶縁層を有する回路基板を製造することができる。また、一面に第１配線パターンを形成したビルトアップ層を、加熱しながら等方圧で加圧してコア層に圧着するだけで第１配線パターンをビルトアップ層に内蔵でき、製造コストを安価にすることができる。

第２発明及び第３発明では、第２工程の前又は後で、ビルトアップ層の他面に、第２配線パターンを形成するので、１層のビルトアップ層に対して、第１配線パターンと第２配線パターンとを形成する第３又は第４工程を含むので、小型化、軽量化、薄型化することが可能な回路基板を製造することができる。

第４発明では、ビルトアップ層にビア導体を形成するので、第１配線パターンと第２配線パターンとを電気的に接合した回路基板を製造することができ、回路設計の自由度が向上する。

第５発明では、第１配線パターンがコア層側となるようにビルトアップ層をコア層の両面に積層し、加熱しながら等方圧で加圧してコア層の両面にビルトアップ層を圧着することで、コア層の両面にコア層と第１配線パターンとの間に薄い絶縁層を有する回路基板を製造することができる。また、第１配線パターンを形成したビルトアップ層を、加熱しながら等方圧で加圧してコア層に圧着するだけで第１配線パターンをビルトアップ層に内蔵でき、製造コストを安価にすることができる。

第６発明では、ビルトアップ層を積層したコア層に、第１配線パターンがコア層側となるようにビルトアップ層をさらに積層し、加熱しながら等方圧で加圧してコア層に複数のビルトアップ層を圧着することで第１配線パターンをそれぞれのビルトアップ層に内蔵でき、第１配線パターンと第２配線パターンとを有するビルトアップ層をコア層に複数積層して、さらに小型化、軽量化、薄型化することが可能な回路基板を製造することができる。

第７発明では、第１配線パターン又は／及び第２配線パターンは、ビルトアップ層を介して配置されている対向電極との間でコンデンサを形成するので、内蔵コンデンサを安価な製造コストで形成することができる。

第８発明では、第１配線パターン又は／及び第２配線パターンは、コイル形状であるので、内蔵コイルを安価な製造コストで形成することができる。コイル形状の第１配線パターン又は第２配線パターンを形成したビルトアップ層を多層化することで、コイル形状の配線パターンを大きくすることなくコイルのＱ値を大きくすること等が可能となり、回路設計の自由度が向上する。

第９発明では、第２工程及び第６工程は、真空状態で行うので、ビルトアップ層をコア層に積層する際に、ビルトアップ層とコア層との間に気泡が入り込むのを抑制することができ、高品質の回路基板を製造することができる。

第１０発明では、コア層は、プリプレグシートからなり、第２工程において未硬化状態でビルトアップ層を積層するので、コア層とビルトアップ層とを同じ製造工程で硬化状態にすることで、コア層のみを硬化状態にする製造工程を省略することができ、製造コストを安価にすることができる。

本発明に係る回路基板の製造方法は、第１工程で一面に前記第１配線パターンを形成した未硬化状態のビルトアップ層を、第２工程で第１配線パターンがコア層側となるようにコア層に積層し、加熱しながら等方圧で加圧してコア層にビルトアップ層を圧着することで第１配線パターンをビルトアップ層に内蔵でき、コア層と第１配線パターンとの間に薄い絶縁層を有する回路基板を製造することができる。

本発明の実施の形態１に係る回路基板の製造方法で製造した回路基板を用いた電子部品内蔵モジュールの断面図である。 本発明の実施の形態１に係る回路基板の製造方法で製造する回路基板のコア層を準備する工程を説明するための断面図である。 本発明の実施の形態１に係る回路基板の製造方法で製造する回路基板のビルトアップ層を準備する工程を説明するための断面図である。 本発明の実施の形態１に係る回路基板の製造方法で回路基板を製造する工程を説明するための断面図である。 本発明の実施の形態２に係る回路基板の製造方法で回路基板を製造する工程を説明するための断面図である。 本発明の実施の形態２に係る回路基板の製造方法で回路基板を製造する工程を説明するための断面図である。 本発明の実施の形態３に係る回路基板の製造方法で製造した回路基板のビルトアップ層の配線パターンを示す例示図である。

以下、本発明の実施の形態における回路基板の製造方法について、図面を用いて具体的に説明する。以下の実施の形態は、特許請求の範囲に記載された発明を限定するものではなく、実施の形態の中で説明されている特徴的事項の組み合わせの全てが解決手段の必須事項であるとは限らないことは言うまでもない。

（実施の形態１）
図１は、本発明の実施の形態１に係る回路基板の製造方法で製造した回路基板を用いた電子部品内蔵モジュールの断面図である。図１に示すように、電子部品内蔵モジュール１００は、本発明の実施の形態１に係る回路基板の製造方法で製造した回路基板１と、該回路基板１の一面（ビルトアップ層の他面）に形成してある配線パターン（第２配線パターン）２と、配線パターン２にはんだ等の導電性接合材で電気的に接合され、回路基板１に実装してある電子部品３と、電子部品３を実装した回路基板１の一面を覆う封止樹脂４とを備えている。

回路基板１は、プリプレグシートからなるコア層１０に、プリプレグシートからなるビルトアップ層２０を積層した構成である。ここで、プリプレグシートは、ガラスクロス等の織布に熱硬化性樹脂（例えば、エポキシ系樹脂）を含浸したシートである。なお、以下では、コア層１０は、プリプレグシートからなる場合について説明しているが、プリプレグシートからなる場合に限定されるものではない。

コア層１０は、ビルトアップ層２０を積層する側の一面に配線パターン１１と、該一面の反対側の一面に配線パターン１２とを形成してある。配線パターン１１と配線パターン１２とは、それぞれ必要に応じてビア導体１３により、電気的に接合（接続）されている。ビルトアップ層２０は、コア層１０に積層する側の一面と反対側の一面（ビルトアップ層２０の他面）に配線パターン２と、内蔵する配線パターン（第１配線パターン）２１とを形成してある。配線パターン２、配線パターン２１、配線パターン１１は、それぞれ必要に応じてビア導体２２、２３により、電気的に接合されている。

次に、本発明の実施の形態１に係る回路基板１の製造方法について説明する。まず、回路基板１のコア層１０を準備する工程について説明する。図２は、本発明の実施の形態１に係る回路基板１の製造方法で製造する回路基板１のコア層１０を準備する工程を説明するための断面図である。プリプレグシートからなるコア層１０は、未硬化状態である。そのため、図２（ａ）に示すように、コア層１０は、両面に保護シート（例えば、ポリエチレンテレフタラート（ＰＥＴ）等のシート）１０ａを貼り付けてある。保護シート１０ａを貼り付けてあるコア層１０に対して、所定の位置にレーザー加工でビアホールを形成し、該ビアホールに導電性ペーストを充填してビア導体１３を形成する（図２（ｂ））。

ビア導体１３を形成したコア層１０の両面から保護シート１０ａを剥がし（図２（ｃ））、コア層１０の一面に金属箔１１ａを、他面に金属箔１２ａを貼り付ける（図２（ｄ））。ここで、金属箔１１ａ、１２ａは、例えば銅箔であり、厚みが約１２μｍである。

コア層１０に貼り付けた金属箔１１ａ、１２ａに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔１１ａ、１２ａを所定のパターンの配線パターン１１、１２に形成する（図２（ｅ））。さらに、配線パターン１１、１２を形成したコア層１０を加熱して硬化状態にする。なお、配線パターン１１、１２を形成したコア層１０を硬化状態にする場合に限定されるものではなく、未硬化状態でビルトアップ層２０を積層しても良い。未硬化状態のコア層１０にビルトアップ層２０を積層する場合、コア層１０のみを加熱して硬化状態にする製造工程を省略することができる。

次に、回路基板１のビルトアップ層２０を準備する工程について説明する。図３は、本発明の実施の形態１に係る回路基板１の製造方法で製造する回路基板１のビルトアップ層２０を準備する工程を説明するための断面図である。プリプレグシートからなるビルトアップ層２０は、厚みが約５０μｍであり、未硬化状態である。そのため、図３（ａ）に示すように、ビルトアップ層２０は、両面に保護シート（例えば、ポリエチレンテレフタラート（ＰＥＴ）等のシート）２０ａを貼り付けてある。

ビルトアップ層２０の両面から保護シート２０ａを剥がし（図３（ｂ））、ビルトアップ層２０の一面に金属箔２ａを、他面に金属箔２１ａを貼り付ける（図３（ｃ））。ここで、金属箔２ａ、２１ａは、例えば銅箔であり、厚みが約１２μｍである。

ビルトアップ層２０に貼り付けた金属箔２１ａに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔２１ａを所定のパターンの配線パターン２１に形成する（図３（ｄ））。つまり、未硬化状態のビルトアップ層２０におけるコア層１０に積層する側の一面（ビルトアップ層２０の一面）に、配線パターン（第１配線パターン）２１を形成する。

次に、コア層１０にビルトアップ層２０を積層して回路基板１を製造する工程について説明する。図４は、本発明の実施の形態１に係る回路基板１の製造方法で回路基板１を製造する工程を説明するための断面図である。図２に示した工程で準備したコア層１０（図４（ｂ））に、図３に示した工程で準備したビルトアップ層２０（図４（ａ））を積層する。真空状態にて、コア層１０に積層したビルトアップ層２０を、加熱しながら等方圧で加圧してコア層１０に圧着する。未硬化状態のビルトアップ層２０を、加熱しながら等方圧で加圧すると、コア層１０に積層する側の一面付近にあるビルトアップ層２０の樹脂が配線パターン２１とコア層１０との間に入り込み、配線パターン２１とコア層１０との間にビルトアップ層２０の樹脂膜２４を形成して、配線パターン２１をビルトアップ層２０に内蔵する（図４（ｃ））。

なお、ビルトアップ層２０の樹脂膜２４の厚みは、通常の方法で形成した樹脂の絶縁層の厚み（約３０〜１００μｍ）に比べて非常に薄く（約０．１〜３μｍ）することができる。また、コア層１０に積層したビルトアップ層２０を等方圧で加圧する場合に、真空状態としているのは、ビルトアップ層２０をコア層１０に積層する際に、ビルトアップ層２０とコア層１０との間に気泡が入り込むのを抑制するためである。ビルトアップ層２０をコア層１０に積層する際に、ビルトアップ層２０とコア層１０との間に気泡が入り込むのを抑制できれば、真空状態に限定する必要はない。

ここで、未硬化状態のビルトアップ層２０は、コア層１０と加熱しながら加圧して圧着し、さらに加熱処理を行うことで硬化状態にする。なお、コア層１０を準備する工程でコア層１０を加熱せず、未硬化状態のコア層１０にビルトアップ層２０を積層した場合、未硬化状態のコア層１０も、ビルトアップ層２０と加熱しながら加圧して圧着し、さらに加熱処理を行うことで硬化状態にする。

次に、コア層１０に積層された、硬化状態になったビルトアップ層２０に対して、所定の位置にレーザー加工でビアホールを形成し、該ビアホールに導電性ペーストを充填してビア導体２２、２３を形成する（図４（ｄ））。ビア導体２２の底は配線パターン２１で、ビア導体２３の底は配線パターン１１である。

次に、ビルトアップ層２０に貼り付けてある金属箔２ａに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔２ａを所定のパターンの配線パターン２に形成する（図４（ｅ））。つまり、ビルトアップ層２０におけるコア層１０に積層する側の一面と反対側の一面に、配線パターン（第２配線パターン）２を形成する。但し、配線パターン２の形成は、コア層１０にビルトアップ層２０を積層して圧着した後に行われる場合に限定されるものではなく、ビルトアップ層２０を準備する工程（図３（ｄ））において、ビルトアップ層２０に貼り付けてある金属箔２ａに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔２ａを所定のパターンの配線パターン２に形成しても良い。

以上のように、本発明の実施の形態１に係る回路基板１の製造方法では、未硬化状態のビルトアップ層２０におけるコア層１０に積層する側の一面に、配線パターン２１を形成し、該配線パターン２１がコア層１０側となるようにビルトアップ層２０をコア層１０に積層し、加熱しながら等方圧で加圧してコア層１０にビルトアップ層２０を圧着するので、配線パターン２１とコア層１０との間にビルトアップ層２０の樹脂膜２４を形成して、配線パターン２１をビルトアップ層２０に内蔵することができる。ビルトアップ層２０に配線パターン２１を内蔵することで、１層のビルトアップ層２０に配線パターン２１と配線パターン２とを形成して、小型化、軽量化、薄型化することが可能な回路基板１を製造することができる。

なお、図４では、コア層１０の配線パターン１１を形成した面にのみビルトアップ層２０を積層する回路基板１の製造方法について図示しているが、本発明の実施の形態１に係る回路基板１の製造方法はこれに限定されるものではなく、コア層１０の配線パターン１２を形成した面にもビルトアップ層２０を積層しても良い。また、配線パターン２、１２は、電子部品３をはんだ等の導電性接合材で電気的に接合し、封止樹脂４で覆っても良い。

（実施の形態２）
本発明の実施の形態２に係る回路基板１の製造方法で製造した回路基板１は、コア層１０の一面にビルトアップ層２０を複数積層した構成である。回路基板１のコア層１０を準備する工程、及びビルトアップ層２０を準備する工程については、実施の形態１と同じであるため説明を省略する。

図５及び図６は、本発明の実施の形態２に係る回路基板１の製造方法で回路基板１を製造する工程を説明するための断面図である。図２に示した工程で準備したコア層１０（図５（ｂ））に、図３に示した工程で準備したビルトアップ層２０（図５（ａ））を積層する。なお、準備したビルトアップ層２０は、ビルトアップ層２０に貼り付けてある金属箔２ａに対して、フォトリソグラフィ処理及びエッチング処理を行うことで、金属箔２ａを所定のパターンの配線パターン２に形成してある。

次に、真空状態にて、コア層１０に積層したビルトアップ層２０を、加熱しながら等方圧で加圧してコア層１０に圧着する。未硬化状態のビルトアップ層２０を、加熱しながら等方圧で加圧すると、コア層１０に積層する側の一面付近にあるビルトアップ層２０の樹脂が配線パターン２１とコア層１０との間に入り込み、配線パターン２１とコア層１０との間にビルトアップ層２０の樹脂膜２４を形成して、配線パターン２１をビルトアップ層２０に内蔵する（図５（ｃ））。

次に、コア層１０に積層された、硬化状態になったビルトアップ層２０に対して、所定の位置にレーザー加工でビアホールを形成し、該ビアホールに導電性ペーストを充填してビア導体２２、２３を形成する（図５（ｄ））。ビア導体２２の底は配線パターン２１で、ビア導体２３の底は配線パターン１１である。

次に、ビルトアップ層２０を積層したコア層１０（図６（ｆ））に、図３に示した工程と同じ工程で準備したビルトアップ層３０（図６（ｅ））を積層する。なお、ビルトアップ層３０は、ビルトアップ層２０と同じ構成であり、ビルトアップ層２０に積層する側の一面に配線パターン３１、ビルトアップ層２０に積層する側の一面と反対側の一面に配線パターン３２がそれぞれ形成してある。真空状態にて、ビルトアップ層３０をビルトアップ層２０を積層したコア層１０にさらに積層し、加熱しながら等方圧で加圧してビルトアップ層２０を積層したコア層１０にビルトアップ層３０を圧着する。未硬化状態のビルトアップ層３０を、加熱しながら等方圧で加圧すると、ビルトアップ層２０に積層する側の一面付近にあるビルトアップ層３０の樹脂が配線パターン３１とビルトアップ層２０との間に入り込み、配線パターン３１とビルトアップ層２０との間にビルトアップ層３０の樹脂膜３３を形成して、配線パターン３１をビルトアップ層３０に内蔵する（図６（ｇ））。

次に、ビルトアップ層２０を積層したコア層１０に積層された、硬化状態になったビルトアップ層３０に対して、所定の位置にレーザー加工でビアホールを形成し、該ビアホールに導電性ペーストを充填してビア導体３４、３５を形成する（図６（ｈ））。配線パターン３１と配線パターン３２とは、それぞれ必要に応じてビア導体３４により、電気的に接合されている。また、配線パターン３１と配線パターン２とは、それぞれ必要に応じてビア導体３５により、電気的に接合されている。

以上のように、本発明の実施の形態２に係る回路基板１の製造方法では、コア層１０に複数のビルトアップ層２０、３０を積層するので、それぞれ２つの配線パターン２１、２、３１、３２を形成したビルトアップ層２０、３０をコア層１０に複数積層でき、さらに小型化、軽量化、薄型化することが可能な回路基板を製造することができる。

なお、図５及び図６では、コア層１０の配線パターン１１を形成した面にのみ複数のビルトアップ層２０、３０を積層する回路基板１の製造方法について図示しているが、本発明の実施の形態２に係る回路基板１の製造方法はこれに限定されるものではなく、コア層１０の配線パターン１２を形成した面にも複数のビルトアップ層２０、３０を積層しても良い。また、配線パターン３２、１２は、電子部品３をはんだ等の導電性接合材で電気的に接合し、封止樹脂４で覆っても良い。

（実施の形態３）
本発明の実施の形態３に係る回路基板１の製造方法で製造した回路基板１のビルトアップ層２０に形成してある配線パターン２１は、ビルトアップ層２０を介して配置されている対向電極との間でコンデンサを形成する。例えば、図４（ｅ）に示すように、配線パターン２１ｂは、ビルトアップ層２０の樹脂膜２４を介して配置されている配線パターン１１（対向電極）との間でコンデンサを形成している。つまり、ビルトアップ層２０の樹脂膜２４を介して配線パターン１１に対向するように配線パターン２１ｂを形成することで、内蔵コンデンサを安価な製造コストで形成することができる。

また、ビルトアップ層２０の樹脂膜２４は、配線パターン２１とコア層１０との間に未硬化状態のビルトアップ層２０の樹脂が入り込むことで形成されるので、厚みは、通常の方法で形成した樹脂の絶縁層の厚みに比べて非常に薄くすることができる。そのため、ビルトアップ層２０に形成してある配線パターン２１ｂが、ビルトアップ層２０の樹脂膜２４を介して配置されている配線パターン１１（対向電極）との間で高容量のコンデンサを形成することができる。

また、本発明の実施の形態３に係る回路基板１の製造方法で製造した回路基板１のビルトアップ層２０、３０に形成してある配線パターン２１、３１は、コイル形状であっても良い。図７は、本発明の実施の形態２に係る回路基板１の製造方法で製造した回路基板１のビルトアップ層２０の配線パターン２１を示す例示図である。図７に示すように、ビルトアップ層２０にコイル形状の配線パターン２１を形成するだけで、内蔵コイルを安価な製造コストで形成することができる。また、図６（ｈ）に示すように、回路基板１のビルトアップ層２０、３０に形成してある配線パターン２１、２、３１、３２をコイル形状にして、ビア導体２２、２３、３４、３５でそれぞれの配線パターン２１、２、３１、３２を接続することで、コイルを多層化することができ、コイル形状の配線パターンを大きくすることなくコイルのＱ値を大きくすること等が可能となり、回路設計の自由度が向上する。

なお、配線パターン２１、３１は、前述のパターンに限定されるものではなく、一般的な回路パターンであっても良い。

１ 回路基板
２、１１、１２、２１、３１、３２ 配線パターン
２ａ、１１ａ、１２ａ、２１ａ 金属箔
３ 電子部品
４ 封止樹脂
１０ コア層
２０、３０ ビルトアップ層
１３、２２、２３、３４、３５ ビア導体
１０ａ、２０ａ 保護シート
１００ 電子部品内蔵モジュール

Claims (10)

1. コア層に、プリプレグシートからなるビルトアップ層を積層して回路基板を製造する方法であって、
   未硬化状態の前記ビルトアップ層の一面に、第１配線パターンを形成する第１工程と、 該第１工程で形成した前記第１配線パターンが前記コア層側となるように前記ビルトアップ層を前記コア層に積層し、加熱しながら等方圧で加圧して前記コア層に前記ビルトアップ層を圧着して前記第１配線パターンを前記ビルトアップ層に内蔵する第２工程と
   を含むことを特徴とする回路基板の製造方法。
2. 前記第２工程前に、前記ビルトアップ層の他面に、第２配線パターンを形成する第３工程を含むことを特徴とする請求項１に記載の回路基板の製造方法。
3. 前記第２工程後に、前記ビルトアップ層の他面に、第２配線パターンを形成する第４工程を含むことを特徴とする請求項１に記載の回路基板の製造方法。
4. 前記ビルトアップ層にビア導体を形成する第５工程を含むことを特徴とする請求項１乃至３のいずれか一項に記載の回路基板の製造方法。
5. 前記第２工程は、前記第１配線パターンが前記コア層側となるように前記ビルトアップ層を前記コア層の両面に積層し、加熱しながら等方圧で加圧して前記コア層の両面に前記ビルトアップ層を圧着して前記第１配線パターンをそれぞれの前記ビルトアップ層に内蔵することを特徴とする請求項１乃至４のいずれか一項に記載の回路基板の製造方法。
6. 前記ビルトアップ層を積層した前記コア層に、前記第１配線パターンが前記コア層側となるように前記ビルトアップ層をさらに積層し、加熱しながら等方圧で加圧して前記コア層に複数の前記ビルトアップ層を圧着して前記第１配線パターンをそれぞれの前記ビルトアップ層に内蔵する第６工程を含むことを特徴とする請求項１乃至５のいずれか一項に記載の回路基板の製造方法。
7. 前記第１配線パターン又は／及び前記第２配線パターンは、前記ビルトアップ層を介して配置されている対向電極との間でコンデンサを形成することを特徴とする請求項１乃至６のいずれか一項に記載の回路基板の製造方法。
8. 前記第１配線パターン又は／及び前記第２配線パターンは、コイル形状であることを特徴とする請求項１乃至６のいずれか一項に記載の回路基板の製造方法。
9. 前記第２工程及び前記第６工程は、真空状態で行うことを特徴とする請求項１乃至８のいずれか一項に記載の回路基板の製造方法。
10. 前記コア層は、プリプレグシートからなり、前記第２工程において未硬化状態で前記ビルトアップ層を積層することを特徴とする請求項１乃至９のいずれか一項に記載の回路基板の製造方法。

Images