JP2011067025A

JP2011067025A - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP2011067025A
Application number: JP2009216247A
Authority: JP
Inventors: Osamu Uehara; 治上原
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2009-09-17
Filing date: 2009-09-17
Publication date: 2011-03-31
Also published as: CN102025273A; US20110062931A1; KR20110030373A; TW201117541A; US8416591B2

Abstract

【課題】ソフトスタート回路で用いる容量値を大きくすることなく、ソフトスタート時間を長くすること。
【解決手段】コイル電流の制限レベルや基準電圧を徐々に上げることでソフトスタートをかける。ソフトスタート時間は切り替え回路に入力するＣＬＯＣＫ信号の周波数を変える事で調整する。ソフトスタート時間を長くするために容量値を大きくするわけではないため、チップサイズを大きくすることなくソフトスタート時間を長くすることができる。
【選択図】図１

Description

本発明は、所望の定電圧を発生させるＤＣ−ＤＣコンバータ、特にソフトスタート機能を有するＤＣ−ＤＣコンバータ回路に関する。

従来のソフトスタート機能を有するＤＣ−ＤＣコンバータとしては図６に示すような構成が知られている。図６では降圧型ＤＣ−ＤＣコンバータを一例としてあげている。

基準電圧１０３はバイアス回路１３４とトランジスタ１３２のドレインに接続されている。トランジスタ１３２のゲートはバイアス回路１３１と容量１３３の接続点に結線されており、ソースはバイアス回路１３５とノードＶｒｅｆ＿ｓｓとしてエラーアンプ１０１の非反転入力端子に接続される。エラーアンプ１０１の反転入力端子はＦＢ端子１２０に接続され、出力はＰＷＭコンパレータ１０２の非反転入力端子に接続される。ＰＷＭコンパレータ１０２の反転入力端子は三角波発生回路１０４に接続され、出力はバッファー１０７の入力端子に接続される。バッファー１０７の出力端子はＥＸＴ端子１２１に接続される。外付けＮｃｈＦＥＴ１１４のゲートはＥＸＴ端子１２１に接続し、ドレインはコイル１１２およびダイオードのアノードに接続し、ソースはグラウンドに接続する。コイルの反対側には並列に電源端子１１０と容量１１１が接続する。ダイオードのカソードは容量１１５と出力端子１２２接続される。出力端子１２２は抵抗１１７および容量１１６に並列に接続する。抵抗１１８は抵抗１１７に接続し、この接続点がＦＢ端子１２０に接続する。

電源端子１１０とグラウンド１２３の間に電源電圧が供給されると、バイアス回路１３１から電流が流れ、容量１３３に電荷が蓄積され、トランジスタ１３２のゲート電圧は徐々に上昇していく。こうしてトランジスタ１３２は徐々にオンしていき、ノードＶｒｅｆ＿ｓｓは徐々に基準電圧まで上昇していく。エラーアンプの非反転端子が徐々に上昇するため、出力も徐々に上昇していく。このため、ＰＷＭコンパレータ１０２の出力は、徐々に上昇するエラーアンプ１０１の出力と三角波発生回路１０４の出力を比較することで、細いｄｕｔｙのパルスから徐々に太いｄｕｔｙのパルスを出力していく。このパルスはバッファー１０７を介して外付けＮｃｈＦＥＴ１１４のゲートに入力し、徐々に出力電圧が上昇するように制御している。出力電圧を徐々に上がるように制御することで、オーバーシュートや突入電流の発生を防ぐことができる。

特開２００５-５１９５６号公報

ソフトスタート回路はＦＥＴトランジスタに流れる突入電流を抑制するためソフトスタート時間として数ｍｓが要求される。従来の回路ではノードＶｒｅｆ＿ｓｓを徐々に立ち上げるため、このノードを数ｍｓで立ち上げる必要がある。このため、例えばソフトスタート回路の出力が数ｍｓ後にＶｒｅｆ電圧（例えば０．６Ｖ）まで立ち上げるという条件では、定電流回路１３１の電流を２０ｎＡとすると１００ｐＦ程度の容量が必要になる。

さらにソフトスタート時間を長くするためには容量値を大きくする必要があるが、チップサイズが増大する点から実現が困難となる。一方、定電流値を小さくすれば同じ容量値でソフトスタート時間を長くすることが可能となるが、定電流値を約１０ｎＡ以下の微小電流にすると高温時のリーク電流などが無視できない大きさになり、ソフトスタート回路が動作不良を起こす原因となる。このため、容量値を変えず定電流値を小さくすることで、チップサイズを変えることなくソフトスタート時間を長くすることには限界があり、実用的には定電流が２０ｎＡ程度、容量値を１００ｐＦ程度にすることが妥当であると考えられている。

本発明は上記の課題を解決すべくなされたもので、ソフトスタート回路で用いる容量値を大きくすることなく、ソフトスタート時間を長くすることができるソフトスタート回路を提供することを目的とする。

上記課題を解決するために、本発明のソフトスタート回路を有するＤＣ−ＤＣコンバータは以下のような構成とした。

ソフトスタート回路とＰＷＭコンパレータ回路と、基準電圧回路と、エラーアンプと、三角波発生回路と、バッファー回路と備えたＤＣ−ＤＣコンバータであって、前記ソフトスタート回路は、定電流回路が第一の切り替え回路に接続し、前記第一の切り替え回路の出力が第一の容量と第二の切り替え回路に接続し、前記第二の切り替え回路の出力が第二の容量に接続し、前記第一の切り替え回路には第一のＣＬＯＣＫ信号が入力し、前記第二の切り替え回路には第二のＣＬＯＣＫ信号が入力することを特徴とする。

本発明のソフトスタート回路を備えたＤＣ−ＤＣコンバータは、ソフトスタート回路にスイッチトキャパシタ回路を用いて徐々に上げるため、従来のようにソフトスタート回路の容量値を大きくすることなくソフトスタート時間を長くすることができる。そして、チップサイズを大きくすることなく、出力電圧のオーバーシュートをなくし突入電流を防止するといった更なる特性の向上を図ることができる。

本実施形態のソフトスタート回路を備えたＤＣ−ＤＣコンバータ回路図である。本実施形態のソフトスタート回路の回路図である。本実施形態のソフトスタート回路の動作を説明した図である。第２の実施形態のソフトスタート回路を備えたＤＣ−ＤＣコンバータ回路図である。第２の実施形態のソフトスタート回路の回路図である。従来のソフトスタート回路を備えたＤＣ−ＤＣコンバータの回路図である。

以下、本発明を実施するための形態について図面を参照して詳細に説明する。

図１は、本実施形態のＤＣ−ＤＣコンバータの回路図である。

本実施形態のＤＣ−ＤＣコンバータ制御回路１１９は、ＰＷＭコンパレータ回路１０２と、基準電圧回路１０３と、エラーアンプ１０１と、三角波発生回路１０４と、ＮＯＲ回路１０５と、ソフトスタート回路１０６と、バッファー回路１０７と、ＦＢ端子１２０と、ＥＸＴ端子１２１とを備えている。また、図２に示すようにソフトスタート回路１０４には定電流回路２０５と、切り替え回路２０１、２０２と、容量２０３、２０４と、コンパレータ２０６と、ＣＬＯＣＫ端子２０７と、ＣＬＯＣＫＢ端子２０８と、センス電圧端子２１０とＳＳ出力端子２１２を備えている。

次にＤＣ−ＤＣコンバータ制御回路１１９の要素回路の接続と外付け回路について説明する。

基準電圧１０３はエラーアンプ１０１の非反転入力端子に接続される。エラーアンプ１０１の反転入力端子はＦＢ端子１２０に接続され、出力はＰＷＭコンパレータ１０２の非反転入力端子に接続される。ＰＷＭコンパレータ１０２の反転入力端子は三角波発生回路１０４に接続され、出力はＮＯＲ回路１０５に接続される。ＮＯＲ回路１０５のもう一方の入力にはソフトスタート回路１０６が入力接続され、出力はバッファー１０７の入力端子に接続される。バッファー１０７の出力端子はＥＸＴ端子１２１に接続される。Ｎｃｈトランジスタ１１４のゲートはＥＸＴ端子１２１に接続し、ドレインはコイル１１２およびダイオード１１３のアノードに接続し、ソースはグラウンドに接続する。コイルの反対側には並列に入力電圧１１０と入力容量１１１が接続する。ダイオード１１３のカソードはＣｏｕｔ１１５と出力電圧１２２接続される。出力電圧１２２は抵抗１１７容量１１６に並列に接続する。抵抗１１８は抵抗１１７に接続し、この接続点がＦＢ端子１２０に接続する。

ソフトスタート回路１０６の接続について説明する。切り替え回路２０１の入力端子はバイアス回路２０５が接続され、出力端子は容量２０３および切り替え回路２０２の入力端子が接続される。切り替え回路２０２の出力は容量２０４およびコンパレータ２０６の反転入力端子に接続される。コンパレータ２０６の非反転入力端子には図示はしないがコイル電流を電圧に変換したセンス電圧が接続され、コンパレータ２０６の出力はＮＯＲ回路１０５の入力に接続される。

次にソフトスタート回路１０６の動作について説明する。図３にソフトスタート回路のタイミングチャートを示す。この図に示すように電源投入後ＣＬＯＣＫ端子２０７には矩形波の信号が入力する。この矩形波の信号は図示しないが、三角波発生回路１０４で発生する矩形波の信号を分周して作成する。そして、ＣＬＯＣＫＢ端子２０８にはＣＬＯＣＫ端子２０７の信号を反転させた信号が入力する。ＣＬＯＣＫ端子２０７にＨｉの信号が入力すると切り替え回路２０１がＯＮする。そして、定電流回路２０５から容量２０３に電流が流れ、電荷が蓄積し、ノード２１０の電位が上昇する。次にＣＬＯＣＫ端子２０７がＬｏになる時、ＣＬＯＣＫＢ端子２０８がＨｉとなり、切り替え回路２０２がＯＮする。そして容量２０３から容量２０４へ電荷が移動し、ノード２１１の電位が上昇する。次に、信号が切り替わり、ＣＬＯＣＫ端子２０７にＨｉの信号が、ＣＬＯＣＫＢ端子２０８にＬｏの信号が入力すると、切り替え回路２０１がＯＮし、切り替え回路２０２がＯＦＦする。すると、定電流回路２０５から容量２０３に電流が流れ、電荷が蓄積し、ノード２１０の電位が上昇する。次に再度号が切り替わり、ＣＬＯＣＫ端子２０７にＬｏの信号が、ＣＬＯＣＫＢ端子２０８にＨｉの信号が入力すると、切り替え回路２０１がＯＦＦし、切り替え回路２０２がＯＮする。すると容量２０３から容量２０４へ電荷が移動し、ノード２１１の電位がさらに上昇する。このようにしてノード２１１の電位は徐々に上がっていく。

電源投入後コイルに突入電流が流れセンス電圧が急激に上昇する。この時、ノード２１１の電圧値はセンス電圧より低いためコンパレータ２０６がＨｉを出力する。するとＮＯＲ回路１０５はＬｏを出力し、バッファー回路１０７はＬｏを出力するので、ＥＸＴ端子１１５はＬｏとなりＮｃｈＦＥＴ１１４をオフさせる。ＮｃｈＦＥＴ１１４がオフすると突入電流が制限される。突入電流が制限されるとセンス電圧が下がり、ノード２１１の電圧より低くなることでコンパレータ２０６がＬｏを出力する。するとＮｃｈＦＥＴ１１４をオフさせる動作を止めることになり、ＰＷＭコンパレータ１０２の信号によって出力電圧が上昇していく。出力電圧が急激に上昇すると再度突入電流が流れセンス電圧が上昇する。この時、ノード２１１の電圧は徐々に上がっていくため前回の時よりも高くなっている。このため、前回の時より高いセンス電圧でコンパレータ２０６が反転しＨｉを出力する。コンパレータ２０６がＨｉを出力すると再度突入電流を制限するように動作する。このような動作を繰り返しつつ、徐々にノード２１１の電圧を上げていくため、徐々に高いセンス電圧でコンパレータが反転するようになる。このようにして徐々に高いセンス電圧でコンパレータを反転させることで、Ｖｏｕｔ１２２を徐々に上昇させていく。

ソフトスタート時間は容量２０３、２０４の容量値を変える事で調節することができる。通常容量２０３に溜まった電荷を全て容量２０４へ移動させるため、容量２０３より容量２０４の方が容量値は大きくしている。この構成でソフトスタート時間を長くする場合、容量２０４の容量値を大きくしてソフトスタート時間を長くする。しかし、容量値を大きくするとチップサイズが大きくなってしまう。ここで上記に示すように、ノード２１１を徐々に上げていく時間をＣＬＯＣＫ端子２０７とＣＬＯＣＫＢ端子２０８に入力する信号の周波数を変えることで調節する。こうすることで、容量値２０４を大きくしなくてもノード２１１を上げる時間を調節できるようになる。つまり、ソフトスタート時間をＣＬＯＣＫ端子２０７とＣＬＯＣＫＢ端子２０８に入力する信号の周波数を変えることで調節できるということなのである。以上により、容量値を大きくしないためチップサイズを大きくすることなく、ソフトスタート時間を長くすることができるようになる。

図４は、第２の実施形態のＤＣ−ＤＣコンバータの回路図である。ＤＣ−ＤＣコンバータ制御回路４０１は、ＰＷＭコンパレータ回路１０２と、基準電圧回路部４２３と、エラーアンプ１０１と、三角波発生回路１０４と、ソフトスタート回路４０２と、バッファー回路１０７と、ＦＢ端子１２０と、ＥＸＴ端子１２１とを備えている。また、基準電圧回路部４２３にはコンパレータ４０７と、Ｎｃｈトランジスタ４０５と、Ｐｃｈトランジスタ４０６、基準電圧回路１０３を備えている。また、ソフトスタート回路４０２は図５に示すように図２に示す回路からコンパレータ２０６、センス電圧端子２０９を削除したものである。

ＤＣ−ＤＣコンバータ制御回路４０１の要素回路の接続と外付け回路について説明する。

基準電圧回路部４２３の出力はエラーアンプ１０１の非反転入力端子に接続される。エラーアンプ１０１の反転入力端子はＦＢ端子１２０に接続され、出力はＰＷＭコンパレータ１０２の非反転入力端子に接続される。ＰＷＭコンパレータ１０２の反転入力端子は三角波発生回路１０４に接続され、出力はバッファー１０７の入力端子に接続される。バッファー１０７の出力端子１２２はＥＸＴ端子１２１に接続される。Ｎｃｈトランジスタ１１４のゲートはＥＸＴ端子１２１に接続し、ドレインはコイル１１２およびダイオードのアノードに接続し、ソースはグラウンドに接続する。コイルの反対側には並列に電源端子１１０と入力容量１１１が接続する。ダイオードのカソードは容量１１５と出力電圧１２２接続される。出力端子１２２は抵抗１１７容量１１６に並列に接続する。抵抗１１８は抵抗１１７に接続し、この接続点がＦＢ端子１２０に接続する。

基準電圧回路部４２３は、コンパレータ４０７の反転入力端子には基準電圧回路１０３とＮｃｈトランジスタ４０５のソースが接続され、非反転端子にはソフトスタート回路１０６の出力とＰｃｈトランジスタ４０６のソースが接続され、出力はＮｃｈトランジスタ４０５のゲートとＰｃｈトランジスタ４０６のゲートに接続される。Ｎｃｈトランジスタ４０５のドレインは基準電圧回路部４２３の出力に接続される。Ｐｃｈトランジスタ４０６のドレインは基準電圧回路部４２３の出力に接続される。

上述したソフトスタート回路４０２は、第１の実施形態と同様にノード２１１を徐々に上げていく機能を有する。このためソフトスタート回路４０２の出力は徐々に上昇していく。電源投入時ソフトスタート回路４０２の出力は、基準電圧１０３より低いためコンパレータ４０７がＬｏの信号を出力する。すると、Ｐｃｈトランジスタ４０６がオンし、Ｎｃｈトランジスタ４０５がオフして、基準電圧回路部４２３の出力からソフトスタート回路４０２の出力電圧が出力される。ソフトスタート回路４０２の出力が徐々に上がっていき、基準電圧１０３より大きくなると、コンパレータ４０７の出力はＬｏからＨｉへ切り替わる。すると、Ｐｃｈトランジスタ４０６がオフし、Ｎｃｈトランジスタ４０５がオンして、基準電圧回路部４２３の出力から基準電圧１０３の電圧が出力されるようになる。基準電圧回路部４２３の出力電圧はエラーアンプ１０１の非反転入力端子に接続しているため、電源投入時エラーアンプの非反転端子が徐々に上昇すると、エラーアンプの出力も徐々に上昇していく。すると、ＰＷＭコンパレータ１０２の出力は徐々に上昇するエラーアンプ１０１の出力と三角波発生回路１０４の出力を比較することで細いｄｕｔｙのパルスから徐々に太いｄｕｔｙのパルスを出力していく。このパルスはバッファー１０７を介してＮｃｈトランジスタ１１４のゲートに入力し、徐々に出力電圧が上昇するように制御している。このようにしてソフトスタートをかけることができる。

ソフトスタート回路４０２のノード２１１を徐々に上げていく時間、つまりソフトスタート時間はＣＬＯＣＫ端子２０７とＣＬＯＣＫＢ端子２０８に入力する信号の周波数を変えることで調節することができる。このため、容量２０３、２０４の大きさを変えずにソフトスタート時間を長くすることができる。以上により、容量値を変えないためチップサイズを大きくすることなく、ソフトスタート時間を長くすることができるようになる。

以上に説明したように、本実施形態のＤＣ−ＤＣコンバータのソフトスタート回路によれば、ソフトスタート時間はＣＬＯＣＫ端子２０７とＣＬＯＣＫＢ端子２０８に入力する信号の周波数を変えることで変更できるため、容量値を大きくすることなく、つまりチップサイズを大きくすることなくソフトスタート時間を長くすることができるという効果がある。

１０１エラーアンプ
１０２ＰＷＭコンパレータ回路
１０３、４２３基準電圧回路
１０４三角波発生回路
１０５ＮＯＲ回路
１０６、４０２ソフトスタート回路
１０７バッファー回路
１１９、４０１ＤＣ−ＤＣコンバータ制御回路
１３１、１３４、１３５、２０５バイアス回路
２０１、２０２切り替え回路
２０６、４０７コンパレータ

Claims

ソフトスタート回路とＰＷＭコンパレータ回路と、基準電圧回路と、エラーアンプと、三角波発生回路と、バッファー回路と、ＮＯＲ回路を備えたＤＣ−ＤＣコンバータであって、
前記ソフトスタート回路は、バイアス回路が第一の切り替え回路に接続し、前記第一の切り替え回路の出力が第一の容量と第二の切り替え回路に接続し、前記第二の切り替え回路の出力が第二の容量に接続し、前記第一の切り替え回路には第一のＣＬＯＣＫ信号が入力し、前記第二の切り替え回路には第二のＣＬＯＣＫ信号が入力することを特徴とするＤＣ−ＤＣコンバータ。
前記ソフトスタート回路は、前記第一および第二の切り替え回路の前記第一および第二のＣＬＯＣＫの周波数を変える事でソフトスタート時間を変えること特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
前記ソフトスタート回路は、出力を第二のコンパレータの反転入力端子に入力し、センス電圧を前記第二のコンパレータの非反転入力端子に入力し、前記第二のコンパレータの出力をＮＯＲ回路に接続し、前記ＰＷＭコンパレータ回路の出力を前記ＮＯＲのもう一方に接続し、前記第二のコンパレータの出力をコイル電流の制限レベルとして徐々に上げていくことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
前記ソフトスタート回路は、出力を第三のコンパレータの非反転入力端子およびＰｃｈトランジスタのドレインに接続し、前記基準電圧回路の出力が前記第三のコンパレータの反転入力端子およびＮｃｈトランジスタのソースに接続し、前記第三のコンパレータの出力は前記Ｐｃｈトランジスタのゲートおよび前記Ｎｃｈトランジスタのゲートに接続し、前記Ｐｃｈトランジスタのドレインおよび前記Ｎｃｈトランジスタのドレインは前記エラーアンプの非反転入力端子に接続し、基準電圧の電圧値を徐々に上げていくことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。