JP2011066685A - 固体撮像素子及びその駆動方法並びに撮像装置 - Google Patents

Abstract

【課題】信号読出を良好に行うことができる固体撮像素子等を提供する。
【解決手段】半導体基板に二次元アレイ状に配列形成された複数の画素４２と、該画素４２で構成される複数の画素列に沿って形成され２列の画素列毎に１本形成される電荷転送路５２と、２本の電荷転送路５２に挟まれる２列の前記画素列の２列の各画素間に各々設けられ電荷転送路５２の転送電極５４，５５とは電気的に絶縁状態で設けられる孤立電極膜７０とを備える。信号読出の対象画素に対して読出パルス電圧を印加するとき該対象画素に隣接する孤立電極膜７０に該読出パルス電圧と逆極性の制御パルスを印加する。
【選択図】図３

Description

本発明は、固体撮像素子及びその駆動方法並びに撮像装置に関する。

近年のＣＣＤ型固体撮像素子は多画素化が進展し、１千万画素以上を搭載するのが普通になってきている。この様な多画素化が進むと、１画素１画素の受光面積が小さくなるため、感度が低下してしまうという問題が生じる。

そこで、下記の特許文献１，２に記載されている様に、撮像素子チップ表面に占める画素（光電変換素子）の占有面積の割合を大きくし、垂直電荷転送路の占有面積を小さくするため、垂直電荷転送路を間引いて形成し、２本の画素列が１本の垂直電荷転送路を共有する様になってきている。

特開昭５５-１６０４７７号公報 特開２００１-１６８３１５号公報

多画素化が進展したＣＣＤ型固体撮像素子では、感度を高めるために１画素１画素の開口面積を広くすると共に、垂直電荷転送路の本数を間引いて形成するのが有利である。しかし、微細な画素から垂直電荷転送路への信号読出が良好でないと、良好な被写体画像を得ることができない。

また、多画素化が進展した固体撮像素子では、例えば動画像データを読み出すときなど、画素加算した信号を読み出すことが多くなっているが、この画素加算を撮像素子チップ内で容易に行える構成にすることも重要になってくる。

本発明の目的は、各画素からの信号読出を良好に行うことができ、また、チップ内で画素加算を容易に行うことが可能な固体撮像素子及びその駆動方法並びに撮像装置を提供することにある。

本発明の固体撮像素子は、半導体基板に二次元アレイ状に配列形成された複数の画素と、該画素で構成される複数の画素列に沿って形成され２列の前記画素列毎に１本形成される電荷転送路と、２本の前記電荷転送路に挟まれる２列の前記画素列の２列の各画素間に各々設けられ前記電荷転送路の転送電極とは電気的に絶縁状態で設けられる孤立電極膜とを備えることを特徴とする。

本発明の固体撮像素子の駆動方法は、信号読出の対象画素に対して読出パルス電圧を印加するとき該対象画素に隣接する前記孤立電極膜に該読出パルス電圧と逆極性の制御パルスを印加することを特徴とする。

本発明の固体撮像素子の駆動方法は、前記孤立電極膜を挟む２つの前記画素の信号電荷を加算するとき該孤立電極膜に制御電圧を印加して該２つの画素の前記信号電荷を入れるポテンシャル井戸を１つにすることを特徴とする。

本発明の撮像装置は、上記記載の固体撮像素子と、該固体撮像素子を駆動制御する制御手段とを備えることを特徴とする。

本発明によれば、各画素からの信号読出を良好に行うことができ、また、チップ内で画素加算を容易に行うことが可能となる。

本発明の一実施形態に係る撮像装置のブロック構成図である。 図１に示す固体撮像素子の表面模式図である。 図２に示す固体撮像素子の要部上面拡大図である。 図３のＩＶ―ＩＶ線断面模式図及び製造工程図である。 実施形態の固体撮像素子の駆動方法説明図である。 実施形態の固体撮像素子の駆動方法説明図である。 実施形態の固体撮像素子の駆動方法説明図である。 本発明の別実施形態の固体撮像素子の表面模式図である。 図８に示す固体撮像素子の駆動方法説明図である。 図８に示す固体撮像素子の駆動方法説明図である。 本発明の更に別実施形態の固体撮像素子の要部上面拡大図である。

以下、本発明の一実施形態について、図面を参照して説明する。

図１は、本発明の一実施形態に係る撮像装置（この例ではデジタルスチルカメラ）２０の機能構成図である。この撮像装置２０は、撮像部２１と、撮像部２１から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によってＡ／Ｄ２３，アナログ信号処理部２２，撮像部２１の駆動制御を行う撮像素子駆動部（タイミングジェネレータＴＧを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュライト２５とを備える。

撮像部２１は、被写界からの光を集光する光学レンズ系２１ａと、該光学レンズ系２１ａを通った光を絞る絞りやメカニカルシャッタ２１ｂと、光学レンズ系２１ａによって集光され絞りによって絞られた光を受光し撮像画像信号（アナログ画像データ）を出力するＣＣＤ型固体撮像素子３５とを備える。

本実施形態の撮像装置２０は更に、Ａ／Ｄ２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、カメラ背面等に設けられメニュー画面やスルー画像，撮像画像を表示する液晶表示部２８と、撮像装置全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス３４とを備え、また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。

図２は、図１に示すＣＣＤ型固体撮像素子３５の表面模式図である。半導体基板４１の表面部には、二次元アレイ状に、図示する例では正方格子状に、複数の画素（フォトダイオード：ＰＤ）４２が配列形成されている。

ペアとなる隣接する２列の画素列（図２にＸで示す画素列間領域の両側の画素列すなわち垂直電荷転送路を挟まない画素列）を挟むように垂直電荷転送路（ＶＣＣＤ）４３が設けられており、垂直電荷転送路４３の左右のペアの異なる２列の画素列がこの１本の垂直電荷転送路４３を共用する構成となっている。

この共用の垂直電荷転送路４３に同時に左右の画素列から信号電荷が読み出されないように、一方の画素列の読出電極４４と他方の画素列の読出電極４５とが垂直方向にずれるように設けられている。また、ペアをなす画素列の読出電極は、本実施形態では電極４４又は電極４５のいずれか一方となるように形成される。

この様に、本実施形態の固体撮像素子３５は、２列の画素列が１本の垂直電荷転送路４３を共用する構造のため、画素列毎に垂直電荷転送路を設けた固体撮像素子に比較して画素面積（フォトダイオードの受光面）の増大を図ることができ、撮像素子の高感度化を図ることが可能となる。

各垂直電荷転送路４３の転送方向端部に沿って水平電荷転送路（ＨＣＣＤ）４７が設けられ、水平電荷転送路４７の出力端部に、転送されてきた信号電荷の電荷量に応じた電圧値信号を撮像画像信号として出力するアンプ４８が設けられている。

なお、「垂直」「水平」という用語を用いて説明したが、これは半導体基板の表面に沿う「１方向」「この１方向に略直角の方向」という意味に過ぎない。

図３は、図２の要部拡大上面図であり、図４（ａ）は図３のIV―IV線断面模式図である。半導体基板４１の表面ｐウェル層には、フォトダイオード（ＰＤ）４２を構成するｎ領域５１と垂直電荷転送路４３の埋め込みチャネルを構成するｎ領域５２とが形成されている。図２の領域Ｘ、即ち２つのｎ領域５１間はｐウェル層のままである。

半導体基板４１の表面にはゲート絶縁膜５３が形成され、このゲート絶縁膜５３の上には、図３に示す様に、垂直方向に隣接するフォトダイオード（ＰＤ）間で水平方向に延びる垂直転送電極膜５４，５５（読出電極兼用の転送電極膜５４，５５が、夫々図２の読出電極４４，４５となる。）が垂直方向に交互に設けられている。図３に示す２枚の垂直転送電極膜５４，５５は、例えば特開２００５―３５３６８４号公報に記載されている様な、単層膜構造になっている。

垂直転送電極膜５４，５５は、垂直方向に隣接するフォトダイオード（ＰＤ）間で細く、フォトダイオード（ＰＤ）が無い埋め込みチャネル５２上では垂直方向に幅広に形成され、電極膜５４，５５間は極めて狭い絶縁領域を挟んで隣接する様に形成されている。

領域Ｘにおいて、垂直転送電極膜５４，５５は垂直方向に幅狭のままであるため、フォトダイオード（ＰＤ）を挟む上側の垂直転送電極膜５５と下側の垂直転送電極膜５４との間（左右のフォトダイオード（ＰＤ）４２間）には空き領域が形成されることになる。ここに、本実施形態では、垂直転送電極膜５４，５５と電気的に絶縁された孤立電極膜７０を、例えばポリシリコン膜で形成する。この孤立電極膜７０は、転送電極膜５４，５５の形成時に同時に単層膜構造で形成される。

垂直電荷転送路５４，５５の垂直方向に幅広に形成された部分を覆うように、例えばタングステン膜でなるストライプ状の遮光膜５６ａが設けられ、垂直方向に点在するように設けられた孤立電極膜７０の列上にもこれを覆うようにストライプ状の、例えばタングステン膜でなる遮光膜５６ｂが設けられる。

これにより、本実施形態の遮光膜５６（５６ａ，５６ｂ）の開口は、フォトダイオード（ＰＤ）４２の受光面列に沿ってストライプ状に開けられた状態となる。１本毎の各遮光膜５６ａ，５６ｂは夫々電気的に分離されている。

孤立電極膜７０の列は、従来は垂直電荷転送路が設けられた部分に設けたものである。垂直電荷転送路の占有面積を削減するために垂直電荷転送路を間引いた箇所に孤立電極膜７０を設けた関係で、孤立電極膜７０の水平方向幅は狭く、これを覆う遮光膜５６ｂの水平方向幅も、垂直電荷転送路を覆う遮光膜５６ａより幅狭になっている。

本実施形態では、遮光膜開口がストライプ状になっており、垂直方向に並ぶ各フォトダイオード（ＰＤ）の遮光膜開口が連続していても、各フォトダイオード（ＰＤ）４２の受光面の上方には、それぞれ、図示省略のマイクロレンズが積層されているため、入射光はマイクロレンズによってフォトダイオード４２の受光面内に集光される。

本実施形態のＣＣＤ型固体撮像素子３５では、ストライプ状の各遮光膜５６ａ，５６ｂのうち、垂直電荷転送路上の遮光膜５６ａを所定電位たとえばアース電位に固定する。そして、孤立電極膜７０とその上の遮光膜５６ｂとを短絡部５７で短絡し、遮光膜５６ｂすなわち孤立電極膜７０に、後述する様な制御パルスを印加して固体撮像素子３５の駆動制御を行う。

短絡部５７は、例えば次の様にして形成する。図４に示す様に、転送電極膜５５（ｏｒ５４：図示の例では５５）や孤立電極膜７０を形成した後、その上に絶縁層５８が積層されるが、孤立電極膜７０上の絶縁層５８の所定位置にエッチングにより穴を開けて孤立電極膜７０を露出させる。その後、タングステン金属をスパッタリングする等してストライプ状の遮光膜５６ａ，５６ｂを絶縁層５８上に積層すると、エッチング穴の周壁にもタングステン膜が形成され、遮光膜５６ｂと孤立電極膜７０とが短絡される。

この短絡部５７の製造方法では、短絡部５７を遮光膜５６ａ，５６ｂと一緒に製造しているため、短絡部５７の膜厚が薄くなり電気抵抗が高くなる可能性がある。そこで、短絡部５７を遮光膜とは別に製造することも可能である。この製造工程を図４（ｂ）〜（ｅ）に示す。

先ず、図４（ｂ）に示す様に、半導体基板４１に、フォトダイオード（ｎ領域）５１と、垂直電荷転送路の埋め込みチャネル（ｎ領域）５２とをイオン注入により製造すると共に半導体基板４１の表面にゲート酸化膜５３を形成する。

次に、図４（ｃ）に示す様に、ゲート酸化膜５３の上に、ポリシリコン膜やＤＡＳＩ（Doped Amorphous Silicon）膜で転送電極膜５４，５５や孤立電極膜７０を形成する。そして、その上に絶縁層５８を形成した後、所定位置にエッチングにより電極７０に達する穴を開けて先ず穴内に金属膜をスパッタ又は蒸着によって短絡部５７を形成し（図４（ｄ））、その後に、遮光膜５６ａ，５６ｂを形成することで、遮光膜５６ｂと短絡部５７との電気接触を図り、図４（ｅ）の構造（＝図４（ａ））が得られる。

以上述べた構成の固体撮像素子３５を搭載した撮像装置２０では、システム制御部（ＣＰＵ）２９が、撮像素子駆動部２４を介してＣＣＤ型固体撮像素子３５に駆動パルス（読出パルス，垂直転送パルス，水平転送パルス，孤立電極膜制御パルス）を印加し、これにより、固体撮像素子３５は、次の様に駆動される。

図５は、図３のＩＶ―ＩＶ線断面（上段）に沿うポテンシャルを示す図（下段）である。固体撮像素子３５の各画素の露光が進んでくると、各画素（フォトダイオード（ＰＤ））５１毎に形成されているポテンシャル井戸７１内に、受光量に応じた信号電荷７２が蓄積されてくる。図示する符号７５は、隣接する画素５１間に形成され両ポテンシャル井戸７１間を画成するポテンシャル壁である。

露光終了によってポテンシャル井戸７１内の信号電荷７２を隣接の垂直電荷転送路５２に形成されているポテンシャル井戸７３内に移動させるには、フォトダイオードのｎ領域５１と垂直電荷転送路のｎ領域５２との間のポテンシャル壁７４を下げる必要がある。

そこで、図６に示す様に、読出電極兼用の転送電極５５（ｏｒ５４）に、例えば＋１２Ｖの読出パルス電圧を印加する。これにより、ポテンシャル井戸７３及びポテンシャル壁７４が図示する様に押し下げられ、これによって形成された電位勾配に従って信号電荷７２がポテンシャル井戸７３に流れ込み、信号読出が行われる。

しかしながら、信号電荷７２を垂直電荷転送路に移動させるための上記電位勾配が小さいと、信号電荷７２の読み出しがスムースに進まず読出不良が生じる虞がある。画素の微細化に伴って飽和電荷量が小さくなっているため、少しの読出不良があっても、画質劣化に繋がってしまう。

信号電荷７２の垂直電荷転送路への読み出しを確実に行うには、読出パルス電圧を高めに設定して、例えば＋１５Ｖにすれば良い。これにより、電位勾配が大きくなり、信号電荷７２の移動は容易となる。

しかし、この様に使用電圧の絶対値を大きくすると、固体撮像素子３５の駆動電源負荷が大きくなって消費電力が増大してしまい、近年の低電圧駆動化に逆行してしまう。

そこで、本実施形態の固体撮像素子３５の駆動方法では、＋１２Ｖあるいはそれより低い読出パルス電圧の印加時に、同時に、遮光膜５６ｂに、読出パルス電圧と逆位相の例えば−３Ｖの制御パルスを印加する。

これにより、隣接するペアとなる画素間の領域Ｘに形成されるポテンシャル壁７５が、図７に示す様に高くなり、結果として、電位勾配が大きくなる。従って、ポテンシャル井戸７１内の信号電荷７２は、読出パルス電圧が低くても良好に垂直電荷転送路のポテンシャル井戸７３内に流れ込み、読出特性が向上する。

本実施形態では、孤立電極膜７０を挟んで隣接する２つの画素の読出電極が、図２に示す様に、同じ読出電極４４同士（又は４５同士）となるため、ペアとなる両画素から同時に信号電荷が夫々の垂直電荷転送路４３に読み出される。

このような駆動方法を採用することで、画素が微細化された固体撮像素子であっても信号読出を良好に行うことができ、しかも、低消費電力化を図ることも可能となる。

図８は、本発明の別実施形態に係るＣＣＤ型固体撮像素子８０の表面模式図である。本実施形態のＣＣＤ型固体撮像素子８０は、図２で説明したＣＣＤ型固体撮像素子３５と基本的な構成は同じであるが、ペアとなる２つの画素４２の読出電極が異なる。

即ち、図２ではペアとなる２つの画素４２の読出電極は、同じ読出電極４４同士又は４５同士であったが、本実施形態では、一方が読出電極４４のときは他方は読出電極４５となっており、垂直方向に１電極分ずれている。勿論、共用する垂直電荷転送路４３を挟む左右の画素４２の読出電極は、垂直方向に１電極分ずれている。

図９，図１０は、図８のＣＣＤ型固体撮像素子８０で画素加算読出を行う場合の説明図である。ＣＣＤ型固体撮像素子８０の各画素５１のポテンシャル井戸７１内に受光量に応じた信号電荷７２が蓄積された後、或いは蓄積中から、図９に示す様に、孤立電極膜７０を挟む２つの画素の各ポテンシャル井戸７１間を仕切るポテンシャル壁７５を、孤立電極膜７０に＋電位の制御電圧を印加して消失させる。これにより、２つの画素の各ポテンシャル井戸７１が１つになって各信号電荷７２も１つに加算される。

次に、読出電極４４又は読出電極４５の一方に読出パルス電圧を印加すると、図１０に示す様に、電位勾配が形成され、この電位勾配に従って、一方の垂直電荷転送路下に形成されたポテンシャル井戸７３内に、加算後の信号電荷７２が移動される。他方の垂直電荷転送路は、スミア掃出などに使用する。

以上により、固体撮像素子８０内で画素加算された信号電荷が垂直電荷転送路に読み出され、垂直電荷転送路，水平電荷転送路と転送され、撮像画像信号が出力される。

なお、図８，図９で説明した画素加算は、ペアとなる隣接２画素の信号電荷を画素加算する関係で、カラーフィルタを搭載した固体撮像素子にあっては、ペアとなる隣接２画素に同色カラーフィルタを搭載する必要がある。例えば隣接２画素単位で、原色系カラーフィルタをベイヤ配列するのが良い。

図１１は、本発明の別実施形態の固体撮像素子の要部上面図である。図３の実施形態と比較すると分かり易いが、本実施形態では、遮光膜５６ａに、左右の遮光膜５６ｂ近傍まで延びる張出部５６ａ’を設け、垂直方向に隣接するフォトダイオード間に敷設された転送電極膜５４，５５を張出部５６ａ’で覆う様にしている。

これにより、遮光膜開口は、フォトダイオード（ＰＤ）４２の受光面をほぼ囲む形状となり、受光面以外の遮光状態が向上して混色が抑制され、撮像画像の品質を向上させることが可能となる。張出部５６ａ’と遮光膜５６ｂとの間に若干の隙間（スリット）５９が残るが、この程度の隙間であれば、マイクロレンズの集光効果によって混色の影響はない。

スリット５９は、なるべく遮光膜５６ｂに近い位置に設けられる。これは、スリット５９からの漏洩光があっても、埋め込みチャネル５２から遠い位置であればスミアの原因にならないからである。

そして、本実施形態のＣＣＤ型固体撮像素子では、更に、張出部５６ａ’と、その下の垂直転送電極膜５４（又は５５）との間に短絡部８１を設け、垂直転送パルスを遮光膜５６ａを介して転送電極に印加する構成としている。

近年の多画素化が進展した固体撮像素子では、垂直転送電極５４，５５が細くなり、電気抵抗が大きくなってきている。このため、垂直転送電極５４，５５の一端側から転送パルスを印加しても、転送パルスが撮像素子チップの中央付近まで伝搬するのに遅延が発生してしまう。読出パルスを印加するときも同様である。この結果、高速駆動ができなくなっている。

しかし、本実施形態の固体撮像素子では、遮光膜を利用して転送パルス等を転送電極膜に印加できるため、伝搬遅延が小さくなり、高速駆動が可能となる。しかも、本実施形態では、短絡部８１を埋め込みチャネル５２から離れた位置に設けるため、短絡部８１から埋め込みチャネル５２内に光が侵入してスミア電荷が発生してしまう虞が小さく、高品質な画像を撮影することが可能となる。この短絡部８１は、遮光膜５６ｂの短絡部５７と同一工程で製造可能である。

以上述べた様に、本実施形態による固体撮像素子は、半導体基板に二次元アレイ状に配列形成された複数の画素と、該画素で構成される複数の画素列に沿って形成され２列の前記画素列毎に１本形成される電荷転送路と、２本の前記電荷転送路に挟まれる２列の前記画素列の２列の各画素間に各々設けられ前記電荷転送路の転送電極とは電気的に絶縁状態で設けられる孤立電極膜とを備えることを特徴とする。

また、実施形態の固体撮像素子は、前記電荷転送路を覆う第１遮光膜と、列状に形成される前記孤立電極膜を覆い前記第１遮光膜とは電気的に分離された第２遮光膜と、該第２遮光膜と前記孤立電極膜とを電気的に接続する短絡部とを備えることを特徴とする。

また、実施形態の固体撮像素子は、前記第１遮光膜から一体に前記第２遮光膜近傍まで突設され前記転送電極を覆う張出部と、該張出部と前記転送電極とを電気的に短絡する短絡部とを備えることを特徴とする。

更に実施形態の固体撮像素子の駆動方法は、信号読出の対象画素に対して読出パルス電圧を印加するとき該対象画素に隣接する前記孤立電極膜に該読出パルス電圧と逆極性の制御パルスを印加することを特徴とする。

また、実施形態の固体撮像素子の駆動方法は、前記孤立電極膜を挟む２つの前記画素の信号電荷を加算するとき該孤立電極膜に制御電圧を印加して該２つの画素の前記信号電荷を入れるポテンシャル井戸を１つにすることを特徴とする。

また、実施形態の固体撮像素子の駆動方法は、前記電荷転送路の転送駆動を行わせる転送パルス又は読出パルス電圧を印加するとき前記第１遮光膜及び前記張出部を通して印加することを特徴とする。

また、実施形態の撮像装置は、上記のいずれかに記載の固体撮像素子と、該固体撮像素子を駆動制御する制御手段とを備えることを特徴とする。

上述した各実施形態によれば、画素が微細化された固体撮像素子であっても各画素からの信号読出が良好に行うことができる構造とすることができ、また、画素加算を撮像素子内で容易に行うことができる構造にすることができる。

本発明に係る固体撮像素子は、低い読出パルス電圧で微細画素からの信号読出を良好にでき、また、画素加算を撮像素子チップ内で容易に行うことができるため、デジタルスチルカメラ，デジタルビデオカメラ，カメラ付携帯電話機，カメラ付電子装置，監視カメラ，内視鏡，車載カメラ等に適用すると有用である。

２０ 撮像装置
３５，８０ ＣＣＤ型固体撮像素子
４２ 画素（フォトダイオード：光電変換素子）
４３ 垂直電荷転送路（ＶＣＣＤ）
４４，４５ 読出電極
５１ フォトダイオードのｎ領域
５２ 垂直電荷転送路の埋め込みチャネル（ｎ領域）
５３ ゲート絶縁膜
５４，５５ 読出電極兼用の垂直転送電極
５６ａ，５６ｂ 遮光膜
５７，８１ 短絡部
７０ 孤立電極膜
７１ フォトダイオードのポテンシャル井戸
７２ 信号電荷
７３ 垂直電荷転送路のポテンシャル井戸
７４，７５ ポテンシャル壁

Claims (7)

1. 半導体基板に二次元アレイ状に配列形成された複数の画素と、該画素で構成される複数の画素列に沿って形成され２列の前記画素列毎に１本形成される電荷転送路と、２本の前記電荷転送路に挟まれる２列の前記画素列の２列の各画素間に各々設けられ前記電荷転送路の転送電極とは電気的に絶縁状態で設けられる孤立電極膜とを備える固体撮像素子。
2. 請求項１に記載の固体撮像素子であって、前記電荷転送路を覆う第１遮光膜と、列状に形成される前記孤立電極膜を覆い前記第１遮光膜とは電気的に分離された第２遮光膜と、該第２遮光膜と前記孤立電極膜とを電気的に接続する短絡部とを備える固体撮像素子。
3. 請求項２に記載の固体撮像素子であって、前記第１遮光膜から一体に前記第２遮光膜近傍まで突設され前記転送電極を覆う張出部と、該張出部と前記転送電極とを電気的に短絡する短絡部とを備える固体撮像素子。
4. 請求項１乃至請求項３のいずれかに記載の固体撮像素子の駆動方法であって、信号読出の対象画素に対して読出パルス電圧を印加するとき該対象画素に隣接する前記孤立電極膜に該読出パルス電圧と逆極性の制御パルスを印加する固体撮像素子の駆動方法。
5. 請求項１乃至請求項３のいずれかに記載の固体撮像素子の駆動方法であって、前記孤立電極膜を挟む２つの前記画素の信号電荷を加算するとき該孤立電極膜に制御電圧を印加して該２つの画素の前記信号電荷を入れるポテンシャル井戸を１つにする固体撮像素子の駆動方法。
6. 請求項３に記載の固体撮像素子の駆動方法であって、前記電荷転送路の転送駆動を行わせる転送パルス又は読出パルス電圧を印加するとき前記第１遮光膜及び前記張出部を通して印加する固体撮像素子の駆動方法。
7. 請求項１乃至請求項３のいずれかに記載の固体撮像素子と、該固体撮像素子を駆動制御する制御手段とを備える撮像装置。

Images