JP2011066474A

JP2011066474A - Ｐｌｌ回路

Info

Publication number: JP2011066474A
Application number: JP2009212719A
Authority: JP
Inventors: Ryuichi Shirai; 龍一白井
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2009-09-15
Filing date: 2009-09-15
Publication date: 2011-03-31
Anticipated expiration: 2029-09-15
Also published as: JP5223823B2

Abstract

【課題】低電圧動作が可能なＰＬＬ回路を提供する。
【解決手段】フィルタ用キャパシタの一端が入力される電圧制御発振器と、前記電圧制御発振器の出力が入力され、フィードバック信号を出力するｎ分周器と、基準信号と前記フィードバック信号との位相差に応じた電圧パルスを出力する位相周波数比較器と、前記電圧パルスに基づき、前記フィルタ用キャパシタを充放電するチャージポンプとを備え、前記チャージポンプは、前記フィルタ用キャパシタの一端に接続される充放電用容量を備える。
【選択図】図１

Description

本発明は半導体集積回路で使用されるＰＬＬ回路に関するものである。

図４は従来のチャージポンプ型のＰＬＬ回路を示した構成図である。

図４の従来例は、位相周波数比較器ＰＦＤと、チャージポンプＣＰと、フィルタ用キャパシタＣｆｌｔと、電圧制御発振器ＶＣＯと、ｎ分周器とを備える。

位相周波数比較器ＰＦＤは、外部からの基準信号ＲＥＦとフィードバック信号ｆｂとの位相を比較し、位相差に応じた電圧パルスｕｐと電圧パルスｄｏｗｎとを出力する。

チャージポンプＣＰは、フィルタ用キャパシタＣｆｌｔの充電もしくは放電する電荷量を決める。電圧制御発振器ＶＣＯは、フィルタ用キャパシタＣｆｌｔの電圧ｆｌｔに応じて周波数を決定する。電圧制御発振器ＶＣＯの出力ｃｌｋは、ｎ分周器を介して、位相周波数比較器ＰＦＤへフィードバックされる。位相周波数比較器ＰＦＤと、チャージポンプＣＰと、フィルタ用キャパシタＣｆｌｔと、電圧制御発振器ＶＣＯと、ｎ分周器とはループを形成する。

チャージポンプＣＰにおいて、電流源Ｉｕｐの一端は電圧源に接続され、電流源Ｉｄｏｗｎの一端は電圧源に接続される。

電流源Ｉｕｐの他端は第１の充放電用スイッチの一端に接続される。この第１の充放電用スイッチの他端はフィルタ用キャパシタＣｆｌｔと電圧制御発振器ＶＣＯとに接続され、この第１の充放電用スイッチの制御端は電圧パルスｕｐに接続される。

電流源Ｉｄｏｗｎの他端は第２の充放電用スイッチの一端に接続される。この第２の充放電用スイッチの他端はフィルタ用キャパシタＣｆｌｔと電圧制御発振器ＶＣＯとに接続され、この第２の充放電用スイッチの制御端は電圧パルスｄｏｗｎに接続される。

このような図４の従来例の動作を説明する。チャージポンプＣＰは電荷Ｑｃｈｒｇを出力し、フィルタ用キャパシタＣｆｌｔを充放電する。電荷Ｑｃｈｒｇは以下の式を満足する。ただし、電圧パルスｕｐが第１の充放電スイッチをオンする期間Ｔｐｗｕｐ、電圧パルスｄｏｗｎが第２の充放電スイッチをオンする期間Ｔｐｗｄｏｗｎとする。
Ｑｃｈｒｇ＝Ｉｕｐ×Ｔｐｗｕｐ−Ｉｄｏｗｎ×Ｔｐｗｄｏｗｎ（１）

フィルタ用キャパシタＣｆｌｔを充放電すると、フィルタ用キャパシタＣｆｌｔの電圧が変化し、電圧制御発振器ＶＣＯの発振周波数が変化し、ｎ分周器の出力が変化する。こうして、位相周波数比較器ＰＦＤにフィードバックが生じ、安定状態でロックする。

ここで、チャージポンプＣＰの動作電圧ＶＣＰは以下の式を満足する。ただし、電圧制御発振器ＶＣＯの動作電圧Ｖｆｌｔ、電流源Ｉｕｐの電圧Ｖ（Ｉｕｐ）、電流源Ｉｄｏｗｎの電圧Ｖ（Ｉｄｏｗｎ）とする。
ＶＣＰ＝Ｖｆｌｔ＋Ｖ（Ｉｕｐ）＋Ｖ（Ｉｄｏｗｎ）（２）

なお、電圧Ｖ（Ｉｕｐ）、電圧Ｖ（Ｉｄｏｗｎ）は、ＣＭＯＳプロセスを使用した場合ＭＯＳのオーバードライブ電圧０．２Ｖ程度であり、Ｂｉｐｏｌａｒプロセスを使用した場合トランジスタＴｒのベース・エミッタ電圧ＶＢＥ＝０．７Ｖ程度である。

特開２００４−１８６７７６号公報

しかしながら、図４の従来例は、電流源Ｉｕｐ、電流源Ｉｄｏｗｎのために、チャージポンプＣＰの低電圧動作が困難という課題がある。

本発明の目的は、上述の課題を解決することであり、低電圧動作が可能なＰＬＬ回路を提供することにある。

このような課題を達成する本発明は以下のとおりである。
（１）フィルタ用キャパシタの一端が入力される電圧制御発振器と、前記電圧制御発振器の出力が入力され、フィードバック信号を出力するｎ分周器と、基準信号と前記フィードバック信号との位相差に応じた電圧パルスを出力する位相周波数比較器と、前記電圧パルスに基づき、前記フィルタ用キャパシタを充放電するチャージポンプとを備え、前記チャージポンプは、前記フィルタ用キャパシタの一端に接続される充放電用容量を備えることを特徴とするＰＬＬ回路。
（２）前記チャージポンプは、前記フィルタ用キャパシタの一端に接続される第１の充放電用容量及び第２の充放電用容量と、一端が電圧源に接続され他端が前記第１の充放電用容量の一端に接続される第１の充放電用スイッチと、一端が電圧源に接続され他端が前記第２の充放電用容量の一端に接続される第２の充放電用スイッチとを備えることを特徴とする（１）に記載のＰＬＬ回路。
（３）前記位相周波数比較器は、第１の電圧パルスと第２の電圧パルスとを出力し、前記チャージポンプは、入力に前記第１の電圧パルスと前記第２の電圧パルスとが接続される排他的論理和回路と、入力に前記第１の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第１の充放電用スイッチの制御端が接続される第１の論理積回路と、入力に前記第２の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第２の充放電用スイッチの制御端が接続される第２の論理積回路とを備えることを特徴とする（２）に記載のＰＬＬ回路。
（４）一端が電圧源（Ｖ４＿３１）に接続され、他端が前記第１の充放電用容量の他端に接続され、制御端が前記第１の充放電用スイッチの制御端に接続される第３の充放電用スイッチ（ＳＷ２５）と、一端が前記第１の充放電用容量の他端に接続され、他端が前記フィルタ用キャパシタの一端に接続され、制御端が前記第１の充放電用スイッチの制御端に逆位相で接続される第４の充放電用スイッチ（ＳＷ２７）と、一端が電圧源（Ｖ７＿３４）に接続され、他端が前記第２の充放電用容量の他端に接続され、制御端が前記第２の充放電用スイッチの制御端に接続される第５の充放電用スイッチ（ＳＷ２９）と、一端が前記第２の充放電用容量の他端に接続され、他端が前記前記フィルタ用キャパシタの一端に接続され、制御端が前記第２の充放電用スイッチの制御端に逆位相で接続される第６の充放電用スイッチ（ＳＷ３０）とを備えることを特徴とする（２）に記載のＰＬＬ回路。

本発明によれば以下のような効果がある。
本発明によれば、チャージポンプに電流源を用いていないため、低電圧動作が可能となる。

本発明の一実施例を示した構成図である。図１の実施例の動作波形図である。本発明の他の実施例を示した構成図である。従来のＰＬＬ回路を示した構成図である。

以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。

図１の実施例の特徴は、充放電用容量（コンデンサ）Ｃｃｈｇ２０と、充放電用容量（コンデンサ）Ｃｄｉｓ２１とに係る構成にある。

位相周波数比較器ＰＦＤ１０には外部からの基準信号ＲＥＦ１とフィードバック信号ｆｂ９とが入力される。位相周波数比較器ＰＦＤ１０は、基準信号ＲＥＦ１とフィードバック信号ｆｂ９との位相差に応じた電圧パルスｕｐ２と電圧パルスｄｏｗｎ３とを出力する。

排他的論理和回路ＥＸ−ＯＲ１５の入力が電圧パルスｕｐ２の端子と電圧パルスｄｏｗｎ３の端子とに接続される。排他的論理和回路ＥＸ−ＯＲ１５には電圧パルスｕｐ２と電圧パルスｄｏｗｎ３とが入力される。排他的論理和ＥＸ−ＯＲ１５は充放電選択信号ｇａｔｅ４を出力する。

論理積回路ＡＮＤ１６の入力が電圧パルスｕｐ２の端子と排他的論理和回路ＥＸ−ＯＲ１５の出力の端子とに接続される。論理積回路ＡＮＤ１６には電圧パルスｕｐ２と充放電選択信号ｇａｔｅ４とが入力される。論理積回路ＡＮＤ１６は充電信号ｃｈｒｇ５を出力する。

論理積回路ＡＮＤ１７の入力が電圧パルスｄｏｗｎ３の端子と排他的論理和回路ＥＸ−ＯＲ１５の出力の端子とに接続される。論理積回路ＡＮＤ１７には電圧パルスｄｏｗｎ３と充放電選択信号ｇａｔｅ４とが入力される。論理積回路ＡＮＤ１７は放電信号ｄｉｓｃｈｒｇ６を出力する。

充放電用スイッチＳＷ１８の一端は充放電用電圧源Ｖ１＿２２に接続され、充放電用スイッチＳＷ１８の制御端は論理積ＡＮＤ１６の出力（充電信号ｃｈｒｇ５）に接続される。充電信号ｃｈｒｇ５がハイのとき充放電用スイッチＳＷ１８はオンとなり、充電信号ｃｈｒｇ５がロウのとき充放電用スイッチＳＷ１８はオフとなる。

充放電用スイッチＳＷ１９の一端は充放電用電圧源Ｖ２＿２３に接続され、充放電用スイッチＳＷ１９の制御端は論理積ＡＮＤ１７の出力（放電信号ｄｉｓｃｈｒｇ６）に接続される。放電信号ｄｉｓｃｈｒｇ６がハイのとき充放電用スイッチＳＷ１９はオンとなり、放電信号ｄｉｓｃｈｒｇ６がロウのとき充放電用スイッチＳＷ１９はオフとなる。

充放電用容量Ｃｃｈｇ２０の一端は充放電用スイッチＳＷ１８の他端に接続される。充放電用容量Ｃｃｈｇ２０の他端は電位ｆｌｔ７となる。
充放電用容量Ｃｄｉｓ２１の一端は充放電用スイッチＳＷ１９の他端に接続される。充放電用容量Ｃｄｉｓ２１の他端は電位ｆｌｔ７となる。

フィルタ用キャパシタＣｆｌｔ１２の一端は充放電用容量Ｃｃｈｇ２０の他端と充放電用容量Ｃｄｉｓ２１の他端と（電位ｆｌｔ７）に接続される。フィルタ用キャパシタＣｆｌｔ１２の他端は電圧源Ｖ３＿２４に接続される。

電圧制御発振器ＶＣＯ１３にはフィルタ用キャパシタＣｆｌｔ１２の一端（電位ｆｌｔ７）が入力される。電圧制御発振器ＶＣＯ１３は出力ｃｌｋ８を出力する。電圧制御発振器ＶＣＯ１３は電位ｆｌｔ７に応じて発振周波数を決定する。

ｎ分周器１４には電圧制御発振器ＶＣＯ１３の出力（出力ｃｌｋ８）が入力される。ｎ分周器１４はフィードバック信号（分周信号）ｆｂ９を出力する。ｎ分周器１４は出力ｃｌｋ８を分周する。

排他的論理和ＥＸ−ＯＲ１５と、論理積ＡＮＤ１６と、論理積ＡＮＤ１７と、充放電用スイッチＳＷ１８と、充放電用スイッチＳＷ１９と、充放電用容量Ｃｃｈｇ２０と、充放電用容量Ｃｄｉｓ２１とは、チャージポンプＣＰ１１を構成する。チャージポンプＣＰ１１は、フィルタ用キャパシタＣｆｌｔ１２を充電もしくは放電する電荷量を決定する。

位相周波数比較器ＰＦＤ１０と、チャージポンプＣＰ１１と、フィルタ用キャパシタＣｆｌｔ１２と、電圧制御発振器ＶＣＯ１３と、ｎ分周器１４とは制御ループを形成する。

図１の実施例の動作を説明する。図２は、図１の実施例の動作波形図である。

図２ａは出力ｃｌｋ８の波形であり、図２ｂは基準信号ＲＥＦ１であり、図２ｃはフィードバック信号（分周信号）ｆｂ９であり、図２ｄは電圧パルスｕｐ２であり、図２ｅは電圧パルスｄｏｗｎ３であり、図２ｆは充放電選択信号ｇａｔｅ４であり、図２ｇは充電信号ｃｈｒｇ５であり、図２ｈは放電信号ｄｉｓｃｈｒｇ６であり、図２ｉは電位ｆｌｔ７である。

出力ｃｌｋ８は、ｎ分周器１４によって分周され、フィードバック信号ｆｂ９となる。図２の実施例では、出力ｃｌｋ８が４分周される（ｎ＝４）。時刻ｔ１の出力ｃｌｋ８の立上りが時刻ｔ４のフィードバック信号ｆｂ９の立上りとなり、時刻ｔ７の出力ｃｌｋ８の立上りが時刻ｔ８のフィードバック信号ｆｂ９の立下りとなる。

電圧パルスｕｐ２は、基準信号ＲＥＦ１の時刻ｔ２のロウからハイへの変化基づいて、時刻ｔ３にロウからハイへ変化する。また、電圧パルスｄｏｗｎ３は、フィードバック信号ｆｂ９の時刻ｔ４のロウからハイへの変化に基づいて、時刻ｔ５にロウからハイへ変化する。電圧パルスｕｐ２と電圧パルスｄｏｗｎ３とは所定の時刻ｔ６にそれぞれハイからロウへ変化する。電圧パルスｕｐ２は時刻ｔ３から時刻ｔ６までの期間Ｔｐｗｕｐでハイとなり、電圧パルスｄｏｗｎ３は時刻ｔ５から時刻ｔ６までの期間Ｔｐｗｄｏｗｎでハイとなる。

基準信号ＲＥＦ１とフィードバック信号ｆｂ９との位相差（ｔ４−ｔ２）に応じて電圧パルスｕｐ２と電圧パルスｄｏｗｎ３とが決まる。充放電選択信号ｇａｔｅ４は、電圧パルスｕｐ２の時刻ｔ３の変化でハイとなり、電圧パルスｄｏｗｎ３の時刻ｔ５の変化でロウとなる。基準信号ＲＥＦ１とフィードバック信号ｆｂ９との位相差（ｔ４−ｔ２）と、充放電選択信号ｇａｔｅ４がハイとなる時刻ｔ３から時刻ｔ５までの期間とは相関がある。

電圧パルスｕｐ２と充放電選択信号ｇａｔｅ４から時刻ｔ３から時刻ｔ５までの充電信号ｃｈｒｇ５が生成され、充放電用スイッチＳＷ１８がオンする。また、放電信号ｄｉｓｃｈｒｇ６は生成されず、充放電用スイッチＳＷ１９はオフする。そして、電位ｆｌｔ７は、時刻ｔ１から時刻ｔ３で保持され、時刻ｔ３から時刻ｔ５で上昇し、時刻ｔ５から時刻ｔＡで保持される。

時刻ｔ３から時刻ｔ５までの充電時の電位ｆｌｔ７の変化は、充放電用電圧源Ｖ１＿２２と充放電用容量Ｃｃｈｇ２０とで定まる。なお、放電時の電位ｆｌｔ７の変化は、充放電用電圧源Ｖ２＿２３と充放電用容量Ｃｄｉｓ２１とで定まる。

このような図１の実施例は、充放電用電圧源Ｖ１＿２２と充放電用電圧源Ｖ２＿２３との電位差が低電圧であっても動作できる。

チャージポンプＣＰ１１の動作電圧（Ｖ１＿２２−Ｖ２＿２３）は以下の式を満足する。ただし、電圧制御発振器ＶＣＯ１３の動作電圧を電圧Ｖｆｌｔとし、充放電用容量Ｃｃｈｇ２０の電圧Ｖ（Ｃｃｈｇ２０）、充放電用容量Ｃｄｉｓ２１の電圧Ｖ（Ｃｄｉｓ２１）とする。
Ｖ１＿２２−Ｖ２＿２３＝Ｖｆｌｔ＋Ｖ（Ｃｃｈｇ２０）＋Ｖ（Ｃｄｉｓ２１）（３）

図１の実施例の電圧（Ｖ（Ｃｃｈｇ２０）＋Ｖ（Ｃｄｉｓ２１））と、図４の従来例の電圧（Ｖ（Ｉｕｐ）＋Ｖ（Ｉｄｏｗｎ））とは、図１の実施例の電圧（Ｖ（Ｃｃｈｇ２０）＋Ｖ（Ｃｄｉｓ２１））が設計により低い値に設定可能であるに対し、図４の従来例の電圧（Ｖ（Ｉｕｐ）＋Ｖ（Ｉｄｏｗｎ））が電流源であるために値が固定される。

図３は、本発明の他の実施例を示した構成図である。図１の実施例と同等の構成には同一の符号を付し、説明を省略する。

充放電用スイッチＳＷ２５の一端は充放電用電圧源Ｖ４＿３１に接続され、充放電用スイッチＳＷ２５の制御端は論理積ＡＮＤ１６の出力（充電信号ｃｈｒｇ５）に接続される。

充放電用スイッチＳＷ２６の一端は充放電用電圧源Ｖ５＿３２に接続され、充放電用スイッチＳＷ２６の制御端は論理積ＡＮＤ１６の出力（充電信号ｃｈｒｇ５）に接続される。

充放電用容量Ｃｃｈｇ２０の一端は充放電用スイッチＳＷ２６の他端に接続される。充放電用容量Ｃｃｈｇ２０の他端は充放電用スイッチＳＷ２５の他端に接続される。充放電用容量Ｃｃｈｇ２０の他端は、充放電用スイッチＳＷ２７を介して、フィルタ用キャパシタＣｆｌｔ１２の一端に接続される。

充放電用スイッチＳＷ２７の一端は充放電用容量Ｃｃｈｇ２０の他端に接続され、充放電用スイッチＳＷ２７の他端はフィルタ用キャパシタＣｆｌｔ１２の一端に接続され、充放電用スイッチＳＷ２７の制御端は論理積ＡＮＤ１６の出力（充電信号ｃｈｒｇ５）に接続される。

充放電用スイッチＳＷ２８の一端は充放電用電圧源Ｖ６＿３３に接続され、充放電用スイッチＳＷ２８の制御端は論理積ＡＮＤ１７の出力（放電信号ｄｉｓｃｈｒｇ６）に接続される。

充放電用スイッチＳＷ２９の一端は充放電用電圧源Ｖ７＿３４に接続され、充放電用スイッチＳＷ２９の制御端は論理積ＡＮＤ１７の出力（放電信号ｄｉｓｃｈｒｇ６）に接続される。

充放電用容量Ｃｄｉｓ２１の一端は充放電用スイッチＳＷ２８の他端に接続される。充放電用容量Ｃｄｉｓ２１の他端は充放電用スイッチＳＷ２９の他端に接続される。充放電用容量Ｃｄｉｓ２１の他端は、充放電用スイッチＳＷ３０を介して、フィルタ用キャパシタＣｆｌｔ１２の一端に接続される。

充放電用スイッチＳＷ３０の一端は充放電用容量Ｃｄｉｓ２１の他端に接続され、充放電用スイッチＳＷ３０の他端はフィルタ用キャパシタＣｆｌｔ１２の一端に接続され、充放電用スイッチＳＷ３０の制御端は論理積ＡＮＤ１７の出力（放電信号ｄｉｓｃｈｒｇ６）に接続される。

充放電用スイッチＳＷ２５と充放電用スイッチＳＷ２６とは同位相で動作し、充放電用スイッチＳＷ２５及び充放電用スイッチＳＷ２６と充放電用スイッチＳＷ２７とは逆位相で動作する。

充放電用スイッチＳＷ２８と充放電用スイッチＳＷ２９とは同位相で動作し、充放電用スイッチＳＷ２８及び充放電用スイッチＳＷ２９と充放電用スイッチＳＷ３０とは逆位相で動作する。

このような図３の実施例は、実質的に図１の実施例と同等であり、充放電用電圧源Ｖ４＿３１、充放電用電圧源Ｖ５＿３２、充放電用電圧源Ｖ６＿３３、充放電用電圧源Ｖ７＿３４が低電圧であっても動作できる。

また、図３の実施例は、常に同じ電荷を充放電する。図３の実施例は、チャージポンプＣＰ１１の動作電圧を、電圧制御発振器ＶＣＯ１３の動作電圧Ｖｆｌｔまで下げることができる。

本発明は、上記実施例に限定されることなく、変更、変形が可能である。

Ｃｃｈｇ２０、Ｃｄｉｓ２１充放電用容量（コンデンサ）
ＰＦＤ１０位相周波数比較器
ＥＸ−ＯＲ１５排他的論理和回路
ＡＮＤ１６、ＡＮＤ１７論理積回路
ＳＷ１８、ＳＷ１９充放電用スイッチ
ＳＷ２５、ＳＷ２６、ＳＷ２７、ＳＷ２８、ＳＷ２９、ＳＷ３０充放電用スイッチ
Ｃｆｌｔ１２フィルタ用キャパシタ
ＶＣＯ１３電圧制御発振器
１４ｎ分周器
ＣＰ１１チャージポンプ
Ｖ１＿２２、Ｖ２＿２３充放電用電圧源
Ｖ４＿３１、Ｖ５＿３２、Ｖ６＿３３、Ｖ７＿３４充放電用電圧源
ＲＥＦ１基準信号

Claims

フィルタ用キャパシタの一端が入力される電圧制御発振器と、
前記電圧制御発振器の出力が入力され、フィードバック信号を出力するｎ分周器と、
基準信号と前記フィードバック信号との位相差に応じた電圧パルスを出力する位相周波数比較器と、
前記電圧パルスに基づき、前記フィルタ用キャパシタを充放電するチャージポンプとを備え、
前記チャージポンプは、前記フィルタ用キャパシタの一端に接続される充放電用容量を備える
ことを特徴とするＰＬＬ回路。
前記チャージポンプは、
前記フィルタ用キャパシタの一端に接続される第１の充放電用容量及び第２の充放電用容量と、
一端が電圧源に接続され他端が前記第１の充放電用容量の一端に接続される第１の充放電用スイッチと、
一端が電圧源に接続され他端が前記第２の充放電用容量の一端に接続される第２の充放電用スイッチとを備える
ことを特徴とする請求項１に記載のＰＬＬ回路。
前記位相周波数比較器は、第１の電圧パルスと第２の電圧パルスとを出力し、
前記チャージポンプは、
入力に前記第１の電圧パルスと前記第２の電圧パルスとが接続される排他的論理和回路と、
入力に前記第１の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第１の充放電用スイッチの制御端が接続される第１の論理積回路と、
入力に前記第２の電圧パルスと前記排他的論理和回路の出力とが接続され、出力に前記第２の充放電用スイッチの制御端が接続される第２の論理積回路とを備える
ことを特徴とする請求項２に記載のＰＬＬ回路。
一端が電圧源（Ｖ４＿３１）に接続され、他端が前記第１の充放電用容量の他端に接続され、制御端が前記第１の充放電用スイッチの制御端に接続される第３の充放電用スイッチ（ＳＷ２５）と、
一端が前記第１の充放電用容量の他端に接続され、他端が前記フィルタ用キャパシタの一端に接続され、制御端が前記第１の充放電用スイッチの制御端に逆位相で接続される第４の充放電用スイッチ（ＳＷ２７）と、
一端が電圧源（Ｖ７＿３４）に接続され、他端が前記第２の充放電用容量の他端に接続され、制御端が前記第２の充放電用スイッチの制御端に接続される第５の充放電用スイッチ（ＳＷ２９）と、
一端が前記第２の充放電用容量の他端に接続され、他端が前記前記フィルタ用キャパシタの一端に接続され、制御端が前記第２の充放電用スイッチの制御端に逆位相で接続される第６の充放電用スイッチ（ＳＷ３０）とを備える
ことを特徴とする請求項２に記載のＰＬＬ回路。