JP2011066130A - Method of manufacturing semiconductor circuit device, semiconductor circuit device, and electronic apparatus - Google Patents
Method of manufacturing semiconductor circuit device, semiconductor circuit device, and electronic apparatus Download PDFInfo
- Publication number
- JP2011066130A JP2011066130A JP2009214542A JP2009214542A JP2011066130A JP 2011066130 A JP2011066130 A JP 2011066130A JP 2009214542 A JP2009214542 A JP 2009214542A JP 2009214542 A JP2009214542 A JP 2009214542A JP 2011066130 A JP2011066130 A JP 2011066130A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor circuit
- layer
- substrate
- insulating portion
- peeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W70/60—
-
- H10W72/9413—
-
- H10W74/142—
-
- H10W90/10—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体回路装置と外部機器との電気的接続を、簡易に安定させることができる半導体回路装置の製造方法などを提供する。
【解決手段】半導体回路形成工程と、半導体回路160を囲む絶縁層140の一部を除去し、絶縁層140を半導体回路160と接する第1の絶縁部140、及び第1の絶縁部140と分離した第2の絶縁部140bに分離し、第2の絶縁部140bの半導体回路160側の側面を傾斜面にする第1の除去工程と、パッシベーション層形成工程と、第2の絶縁部140bの一部及びパッシベーション層180の一部を転写元基板100の基板面に対して垂直方向に除去する第2の除去工程と、転写元基板100と転写先基板とを貼り合わせる接着剤硬化工程と、転写元基板100及び第2の絶縁部140bを、転写先基板等から剥離させる剥離工程と、を備える。
【選択図】図1A semiconductor circuit device manufacturing method and the like that can easily stabilize the electrical connection between a semiconductor circuit device and an external device.
A semiconductor circuit forming step, a part of an insulating layer 140 surrounding the semiconductor circuit 160 is removed, and the insulating layer 140 is separated from the first insulating portion 140 in contact with the semiconductor circuit 160 and the first insulating portion 140. The first insulating step 140b is separated into the second insulating portion 140b, and the side surface of the second insulating portion 140b on the semiconductor circuit 160 side is inclined, the passivation layer forming step, and the second insulating portion 140b. A second removal step of removing a portion of the portion and the passivation layer 180 in a direction perpendicular to the substrate surface of the transfer source substrate 100, an adhesive curing step of bonding the transfer source substrate 100 and the transfer destination substrate, and a transfer A peeling step of peeling the original substrate 100 and the second insulating portion 140b from the transfer destination substrate or the like.
[Selection] Figure 1
Description
本発明は、半導体回路装置の製造方法、半導体回路装置、及び電子機器に関し、特に、半導体回路を転写元基板から転写先基板に転写することにより半導体回路装置を製造する方法、及び当該方法により製造された半導体回路装置などに関する。 The present invention relates to a method for manufacturing a semiconductor circuit device, a semiconductor circuit device, and an electronic apparatus, and more particularly, a method for manufacturing a semiconductor circuit device by transferring a semiconductor circuit from a transfer source substrate to a transfer destination substrate, and the method. The present invention relates to a semiconductor circuit device and the like.
電気泳動表示装置、液晶表示装置(LCD)、電界発光(エレクトロルミネッセンス:EL)表示装置のような薄膜半導体回路装置に用いられる回路基板では、装置の落下等の衝撃による破損防止、柔軟性の向上、軽量化等の目的で、プラスチック基板等を使用することがある。このようなプラスチック等を基板として使用する半導体回路装置は、ガラス等の転写元基板上に被転写体である薄膜半導体回路を形成し、この被転写体を転写先基板であるプラスチック基板等へ転写する方法により製造される。 Circuit boards used in thin film semiconductor circuit devices such as electrophoretic display devices, liquid crystal display devices (LCD), and electroluminescence (EL) display devices can be prevented from being damaged by impacts such as dropping of the device, and flexibility can be improved. In some cases, a plastic substrate or the like is used for the purpose of weight reduction. A semiconductor circuit device using such a plastic as a substrate forms a thin film semiconductor circuit as a transfer target on a transfer source substrate such as glass, and transfers the transfer target to a plastic substrate as a transfer destination substrate. It is manufactured by the method to do.
このように製造された半導体回路装置は、例えばプリント基板、または他の半導体回路装置などの外部機器と金属配線で接続される。その際、当該半導体回路装置の基板面と反対の面に外部機器接続用の電極を設け、インクジェット法などにより液体金属を塗布することで当該電極と外部機器とを電気的に接続する方法を用いることがある。ここで、例えば特許文献1には、半導体装置の側面に傾斜を設け、半導体装置と外部機器との電気的接続の安定性を向上させる技術が開示されている。 The semiconductor circuit device manufactured in this way is connected to an external device such as a printed circuit board or another semiconductor circuit device by metal wiring. At that time, an electrode for connecting an external device is provided on the surface opposite to the substrate surface of the semiconductor circuit device, and a method of electrically connecting the electrode and the external device by applying a liquid metal by an inkjet method or the like is used. Sometimes. Here, for example, Patent Document 1 discloses a technique for providing a slope on a side surface of a semiconductor device to improve the stability of electrical connection between the semiconductor device and an external device.
しかし、従来の方法により製造された半導体回路装置では、液体状にした金属配線を用いて外部機器と半導体回路装置の電極とを接続することを十分に考慮された構造になっていない場合があった。また、上記特許文献1に開示された技術では、製造工程において半導体回路装置の側面に設けられた傾斜の傾斜角が十分になだらかにならない場合があった。そのため、外部機器と半導体回路装置の電極とを電気的に接続させる金属配線が断線してしまうなど、外部機器と半導体回路装置との電気的接続が不安定になることがあった。 However, in a semiconductor circuit device manufactured by a conventional method, there is a case where the structure is not sufficiently considered to connect an external device and an electrode of the semiconductor circuit device using a liquid metal wiring. It was. In the technique disclosed in Patent Document 1, the inclination angle of the inclination provided on the side surface of the semiconductor circuit device in the manufacturing process may not be sufficiently smooth. For this reason, the electrical connection between the external device and the semiconductor circuit device may become unstable, for example, the metal wiring that electrically connects the external device and the electrode of the semiconductor circuit device is disconnected.
本発明は、半導体回路装置と外部機器との電気的接続を、簡易に安定させることができる半導体回路装置の製造方法、及び同製造方法により製造された半導体回路装置などを提供することを目的の一つとする。 An object of the present invention is to provide a method of manufacturing a semiconductor circuit device that can easily stabilize the electrical connection between the semiconductor circuit device and an external device, and a semiconductor circuit device manufactured by the manufacturing method. One.
かかる課題を解決するために、本発明の一態様である半導体回路装置の製造方法は、転写元基板上に形成された剥離層の上に、上面に導電配線を含む半導体回路と前記半導体回路を囲む絶縁層とを形成する半導体回路形成工程と、前記半導体回路を囲む前記絶縁層の一部をエッチングにより除去し、前記剥離層に達する第1の溝部を形成することで、前記絶縁層を前記半導体回路と接する第1の絶縁部、及び前記第1の絶縁部と分離した第2の絶縁部に分離し、前記第2の絶縁部の前記半導体回路側の側面を傾斜面にする第1の除去工程と、前記剥離層、前記半導体回路、前記第1の絶縁部及び前記第2の絶縁部の上にパッシベーション層を形成するパッシベーション層形成工程と、前記第2の絶縁部の一部及び前記パッシベーション層の一部を前記転写元基板の基板面に対して垂直方向に除去し、前記剥離層に達する第2の溝部を形成する第2の除去工程と、前記転写元基板の前記半導体回路が形成された面と転写先基板とを対向させて介在させた接着剤を硬化させることで、前記転写元基板と前記転写先基板とを貼り合わせる接着剤硬化工程と、前記剥離層における層内剥離及び前記剥離層と転写元基板または前記半導体回路との界面剥離の少なくとも一方、並びに前記第2の絶縁部と前記パッシベーション層との界面剥離によって、前記転写元基板及び前記第2の絶縁部を、前記転写先基板、前記半導体回路、及び前記パッシベーション層から剥離させる剥離工程と、を備えることを特徴とする。 In order to solve such a problem, a manufacturing method of a semiconductor circuit device which is one embodiment of the present invention includes a semiconductor circuit including a conductive wiring on an upper surface over a separation layer formed over a transfer source substrate, and the semiconductor circuit. A semiconductor circuit forming step for forming an insulating layer surrounding the semiconductor circuit; and a part of the insulating layer surrounding the semiconductor circuit is removed by etching to form a first groove portion reaching the peeling layer, thereby forming the insulating layer A first insulating portion that contacts the semiconductor circuit and a second insulating portion that is separated from the first insulating portion, and a side surface of the second insulating portion on the semiconductor circuit side is an inclined surface. A removal step, a passivation layer forming step of forming a passivation layer on the release layer, the semiconductor circuit, the first insulating portion, and the second insulating portion, a part of the second insulating portion, and the One of the passivation layers In a direction perpendicular to the substrate surface of the transfer source substrate to form a second groove portion reaching the release layer, and a surface of the transfer source substrate on which the semiconductor circuit is formed; An adhesive curing step for bonding the transfer source substrate and the transfer destination substrate by curing the adhesive interposed between the transfer destination substrate and the inner layer in the release layer and the release layer The transfer source substrate and the second insulating portion are transferred to the transfer destination substrate by at least one of interface peeling with the transfer source substrate or the semiconductor circuit, and interface peeling between the second insulating portion and the passivation layer, And a peeling step for peeling from the semiconductor circuit and the passivation layer.
仮に、半導体回路装置の端辺が基板に対してほぼ垂直であった場合、半導体回路装置と外部機器とを接続する金属配線が部分的に細くなり、断線が生じたり、部分的に電気抵抗が増大したりするなどの不具合が生じる。 If the edge of the semiconductor circuit device is substantially perpendicular to the substrate, the metal wiring connecting the semiconductor circuit device and the external device is partially thinned, resulting in disconnection or partial electrical resistance. Problems such as an increase occur.
上記の半導体回路装置の製造方法によれば、製造された半導体回路装置における半導体回路の端辺が基板に対して、エッチングにより定まる十分なだらかな傾斜を有する。この傾斜の作用により、半導体回路装置を、例えばプリント基板などの外部機器と金属配線を用いて電気的に接続する際に、断線が生じることを防止することが可能となる。さらに、断線のみならず、当該接続箇所の金属配線が細くなり電気抵抗が増大することも防止することができる。すなわち、当該接続箇所の電気的接続を安定させることが可能となる。 According to the method for manufacturing a semiconductor circuit device described above, the edge of the semiconductor circuit in the manufactured semiconductor circuit device has a sufficiently gentle slope determined by etching with respect to the substrate. Due to this tilting action, it is possible to prevent disconnection from occurring when the semiconductor circuit device is electrically connected to an external device such as a printed circuit board using metal wiring. Furthermore, it is possible to prevent not only disconnection but also increase in electrical resistance due to thinning of the metal wiring at the connection location. That is, it is possible to stabilize the electrical connection at the connection location.
また、前記第1の除去工程の前に、前記半導体回路上に第1の層を形成する第1の層形成工程を有し、前記第1の除去工程では、前記第1の層の上に、平面視において前記半導体回路を覆うように形成された第1のレジスト膜と、平面視において前記半導体回路の端部から所定の距離離れた箇所の前記絶縁層上に、前記半導体回路を囲むように形成された第2のレジスト膜とを利用してエッチングを行い、前記第1のレジスト膜と前記第1の層との密着性が、前記第2のレジスト膜と前記絶縁層との密着性よりも高いことが好ましい。 In addition, a first layer forming step of forming a first layer on the semiconductor circuit is provided before the first removing step, and in the first removing step, the first layer is formed on the first layer. Enclosing the semiconductor circuit on a first resist film formed to cover the semiconductor circuit in a plan view and on the insulating layer at a predetermined distance from an end of the semiconductor circuit in a plan view Etching is performed using the second resist film formed on the substrate, and the adhesion between the first resist film and the first layer is determined by the adhesion between the second resist film and the insulating layer. Higher than that.
これによれば、これによれば、第1の除去工程において、半導体回路の側面を転写元基板の基板面に対して垂直に近い形状にし、第1の周辺絶縁部の傾斜面を同基板面に対して、半導体回路の側面よりもなだらかにすることができる。 According to this, in the first removal step, the side surface of the semiconductor circuit is shaped substantially perpendicular to the substrate surface of the transfer source substrate, and the inclined surface of the first peripheral insulating portion is the same substrate surface. On the other hand, it can be made gentler than the side surface of the semiconductor circuit.
また、前記剥離工程の後に、前記半導体回路の前記導電配線と電気的に接続される外部配線を前記第2の絶縁部と前記パッシベーション層との剥離により形成された前記パッシベーション層の傾斜面を含む箇所に形成する外部配線形成工程をさらに備えることが好ましい。 In addition, after the peeling step, an external wiring electrically connected to the conductive wiring of the semiconductor circuit includes an inclined surface of the passivation layer formed by peeling the second insulating portion and the passivation layer. It is preferable to further include an external wiring forming process formed at the location.
かかる方法によれば、形成された外部配線を介して、半導体回路の導電配線と、当該半導体回路の導電配線に接続されるべき外部機器との接続を安定させることができる。 According to this method, the connection between the conductive wiring of the semiconductor circuit and the external device to be connected to the conductive wiring of the semiconductor circuit can be stabilized via the formed external wiring.
なお、当該外部配線形成工程では、導電性材料を含む液体材料を外部配線として用いることが好ましい。かかる材料を外部配線として用いれば、半導体回路の導電配線と外部機器とを容易に接続させることができる。 In the external wiring formation step, it is preferable to use a liquid material containing a conductive material as the external wiring. If such a material is used as the external wiring, the conductive wiring of the semiconductor circuit and the external device can be easily connected.
また、前記第1の除去工程において形成される前記第1の絶縁部の前記半導体回路と反対側の側面が、前記第2の絶縁部の前記傾斜面よりも垂直に近い傾斜を有することが好ましい。 Moreover, it is preferable that the side surface on the opposite side of the semiconductor circuit of the first insulating portion formed in the first removal step has an inclination closer to the vertical than the inclined surface of the second insulating portion. .
仮に、第1の除去工程において形成される第1の絶縁部の前記半導体回路と反対側の側面が、第2の絶縁部の傾斜面よりもなだらかな傾斜を有していると、後の剥離工程においてレーザー光等を照射した際にパッシベーション層と第1の絶縁部の前記半導体回路と反対側の側面との接着力が必要以上に低下してしまうことがある。この場合、パッシベーション層と第1の絶縁部の前記半導体回路と反対側の側面との界面において剥離が生じてしまう可能性がある。 If the side surface opposite to the semiconductor circuit of the first insulating portion formed in the first removal step has a gentler inclination than the inclined surface of the second insulating portion, the subsequent peeling is performed. When laser light or the like is irradiated in the process, the adhesive force between the passivation layer and the side surface of the first insulating portion opposite to the semiconductor circuit may be unnecessarily reduced. In this case, peeling may occur at the interface between the passivation layer and the side surface of the first insulating portion opposite to the semiconductor circuit.
上記方法によれば、剥離工程においてパッシベーション層と第1の絶縁部の前記半導体回路と反対側の側面との間の接着力が低下することを防止することができる。ひいては、転写元基板及び第2の絶縁部を、転写先基板、半導体回路、及びパッシベーション層から適切に剥離させることができる。 According to the above method, it is possible to prevent the adhesive force between the passivation layer and the side surface of the first insulating portion opposite to the semiconductor circuit from being lowered in the peeling step. As a result, the transfer source substrate and the second insulating portion can be appropriately separated from the transfer destination substrate, the semiconductor circuit, and the passivation layer.
また、前記第1の層が窒化膜であることが好ましい。 The first layer is preferably a nitride film.
これによれば、半導体回路の側面及び周辺絶縁部の傾斜面を、比較的容易に所望の形状にすることができる。 According to this, the side surface of the semiconductor circuit and the inclined surface of the peripheral insulating portion can be formed into a desired shape relatively easily.
また、本発明は、上記いずれかの方法により製造された半導体回路装置を含む。 The present invention also includes a semiconductor circuit device manufactured by any one of the methods described above.
また、本発明の一態様である半導体回路装置は、基板と、前記基板上に形成され、上面に導電配線を有する半導体回路と、を備え、前記半導体回路の前記導電配線が形成されている側の側面は、前記半導体回路の頂上部の端部から延設され、前記基板に対して傾斜を有する第1の面と、前記傾斜面の端部から延設され前記基板との角度が前記第1の面より大きい第2の面と、を有することを特徴とする。 A semiconductor circuit device according to one embodiment of the present invention includes a substrate and a semiconductor circuit formed over the substrate and having conductive wiring on an upper surface thereof, and the side of the semiconductor circuit where the conductive wiring is formed The side surface of the semiconductor circuit extends from an end of the top of the semiconductor circuit and extends from the end of the inclined surface with the first surface having an inclination with respect to the substrate, and the angle between the substrate and the first surface is And a second surface larger than the first surface.
かかる構成の半導体回路装置によれば、半導体回路の導電配線が形成されている側の側面が半導体回路の頂上部の端部から延設され、基板に対して傾斜を有する第1の面を備えるため、当該半導体回路装置を、例えばプリント基板などの外部機器と金属配線を用いて電気的に接続する際に、断線が生じることを防止することが可能となる。さらに、断線のみならず、当該接続箇所の金属配線が細くなり電気抵抗が増大することも防止することができる。すなわち、当該接続箇所の電気的接続を安定させることが可能となる。 According to the semiconductor circuit device having such a configuration, the side surface on the side where the conductive wiring of the semiconductor circuit is formed extends from the top end portion of the semiconductor circuit, and includes the first surface that is inclined with respect to the substrate. Therefore, it is possible to prevent disconnection when the semiconductor circuit device is electrically connected to an external device such as a printed board using metal wiring. Furthermore, it is possible to prevent not only disconnection but also increase in electrical resistance due to thinning of the metal wiring at the connection location. That is, it is possible to stabilize the electrical connection at the connection location.
また、前記傾斜面に、前記導電配線と電気的に接続された外部配線が形成されていることが好ましい。 Moreover, it is preferable that an external wiring electrically connected to the conductive wiring is formed on the inclined surface.
かかる構成の半導体回路装置では、外部配線を介して、半導体回路の導電配線と、当該半導体回路の導電配線に接続される外部機器との接続を安定させることができる。 In the semiconductor circuit device having such a configuration, the connection between the conductive wiring of the semiconductor circuit and the external device connected to the conductive wiring of the semiconductor circuit can be stabilized via the external wiring.
また、本発明は、上記いずれかの半導体回路装置を備えた電子機器を含む。 The present invention also includes an electronic device including any one of the semiconductor circuit devices described above.
かかる構成の電子機器は、上記いずれかの半導体回路装置の特徴を有するので、例えば、半導体回路装置と外部機器との電気的接続が安定した電子機器を提供することが可能となる。 Since the electronic device having such a configuration has the characteristics of any of the semiconductor circuit devices described above, for example, it is possible to provide an electronic device in which the electrical connection between the semiconductor circuit device and the external device is stable.
本発明に係る実施形態について、以下の構成に従って、図面を参照しながら具体的に説明する。ただし、以下の実施形態はあくまで本発明の一例に過ぎず、本発明の技術的範囲を限定するものではない。なお、各図面において、同一の部品には同一の符号を付してその説明を省略する。
1.定義
2.実施形態
(1)半導体回路形成工程
(2)窒化膜形成工程
(3)第1の除去工程
(4)パッシベーション層形成工程
(5)第2の除去工程
(6)接着剤硬化工程
(7)剥離工程
(8)外部配線形成工程
3.比較例
4.本発明の実施形態の特徴
5.電気泳動装置の構成例
An embodiment according to the present invention will be specifically described according to the following configuration with reference to the drawings. However, the following embodiments are merely examples of the present invention, and do not limit the technical scope of the present invention. In the drawings, the same parts are denoted by the same reference numerals and description thereof is omitted.
1. Definition 2. Embodiment (1) Semiconductor circuit formation step (2) Nitride film formation step (3) First removal step (4) Passivation layer formation step (5) Second removal step (6) Adhesive curing step (7) Peeling Process (8) External wiring formation process Comparative Example 4 4. Features of the embodiment of the present invention Configuration example of electrophoresis device
<1.定義>
まず、本明細書における用語を以下のとおり定義する。
<1. Definition>
First, terms used in this specification are defined as follows.
「接着剤」:ある物質と他の物質とを接着させることが可能な物質を指し、ペースト状のもの及びフィルム状のものを含む。
「外部機器」:本明細書で説明する半導体回路装置の導電配線と、外部配線を介して接続される機器を指し、例えばプリント基板、他の半導体回路装置、又は各種電子機器等を指す。
「外部配線」:半導体回路装置における半導体回路と外部機器との電気的接続のための用いられる導電性の配線を指す。外部配線は、例えばインクジェット法によって所定の箇所に導電性材料を含む液体材料を塗布するなどの方法で形成することができる。
「上面」及び「下面」:転写元基板上に半導体回路等が形成されている状態において、半導体回路等が形成されている面を指して上面という。また、上面の反対の面を指して下面という。
「半導体回路」:半導体回路装置の製造過程においては、パッシベーション層が形成された領域を除いた部分を指して半導体回路という。また、製造された半導体回路装置においては、パッシベーション層を含む領域を指して半導体回路という。
“Adhesive”: refers to a substance capable of adhering one substance to another, and includes a paste-like substance and a film-like substance.
“External device”: Refers to a conductive wiring of a semiconductor circuit device described in this specification and a device connected via the external wiring, for example, a printed circuit board, another semiconductor circuit device, or various electronic devices.
“External wiring”: Conductive wiring used for electrical connection between a semiconductor circuit and an external device in a semiconductor circuit device. The external wiring can be formed by a method such as applying a liquid material containing a conductive material to a predetermined location by an inkjet method, for example.
“Upper surface” and “lower surface”: In a state where a semiconductor circuit or the like is formed on the transfer source substrate, the surface on which the semiconductor circuit or the like is formed is referred to as an upper surface. Moreover, the surface opposite to the upper surface is referred to as the lower surface.
“Semiconductor circuit”: In the manufacturing process of a semiconductor circuit device, a portion excluding a region where a passivation layer is formed is referred to as a semiconductor circuit. In the manufactured semiconductor circuit device, a region including a passivation layer is referred to as a semiconductor circuit.
<2.実施形態>
本発明の一形態である本実施形態は、半導体回路装置の製造方法に関するが、特徴的な点の一つは、製造された半導体回路装置が、その半導体回路の端辺に傾斜を有している点である。以下、本実施形態における半導体回路装置の製造方法について、図1乃至図16を参照しながら具体的に説明する。
<2. Embodiment>
The present embodiment, which is an embodiment of the present invention, relates to a method of manufacturing a semiconductor circuit device. One of the characteristic points is that the manufactured semiconductor circuit device has an inclination on an edge of the semiconductor circuit. It is a point. Hereinafter, a method for manufacturing the semiconductor circuit device according to the present embodiment will be specifically described with reference to FIGS.
<(1)半導体回路形成工程>
まず、図1を参照しながら半導体回路形成工程について説明する。なお、半導体回路形成工程は、従来の半導体回路を形成する方法を用いることができる。
<(1) Semiconductor circuit formation process>
First, the semiconductor circuit forming process will be described with reference to FIG. Note that a conventional method for forming a semiconductor circuit can be used for the semiconductor circuit formation step.
図1は、半導体回路が形成された基板を示す図である。図1に示すように、転写元基板100上には剥離層110、半導体素子120、導電配線130、絶縁部140、及び窒化膜150が形成されている。また、半導体回路160は、半導体素子120、導電配線130、及び絶縁部140の一部を含んで構成される。また、図1にも示すように転写元基板100上には複数の半導体回路160を並べて形成することが可能であり、図1においては半導体回路160の右側に、半導体回路160と隣接する半導体回路が形成されている。複数の半導体回路160を形成する態様については本実施形態の態様に限るものではなく、マトリクス状に多数の半導体回路160を配置するなど、様々な態様を採用可能である。
FIG. 1 is a diagram showing a substrate on which a semiconductor circuit is formed. As shown in FIG. 1, a
<転写元基板100>
転写元基板100は、ガラス等の材料により形成されるがこれに限らず、従来から知られる様々な材料を用いることが可能である。転写元基板100上には、剥離層110が形成される。
<Transfer
The
<剥離層110>
剥離層110は、転写元基板100上に、所定のエネルギーの付与によって剥離する特性を有する材料により形成される。当該特性は、例えばレーザー光等を照射することにより当該剥離層内及び界面の少なくとも一方において剥離(それぞれ「層内剥離」または「界面剥離」ともいう)を生じる性質を指す。すなわち、一定の強度の光等を照射することにより、剥離層110を構成する材料の原子または分子における、原子間又は分子間の結合力が消失しまたは減少し、アブレーション(ablation)等を生じ、剥離を引き起こすものである。剥離層110の組成としては、例えばアモルファス(非晶質)シリコン(a−Si)などが用いられる。
<
The
<半導体素子120>
半導体素子120は、有機半導体材料または無機半導体材料によって剥離層110上に形成される。当該半導体素子120は例えばトランジスタ等であり、半導体回路160の構成の一部である。
<
The
<導電配線130>
導電配線130は、導電性を有する有機材料または無機材料によって剥離層110上に形成される。当該導電配線130は、所定の半導体素子120を他の半導体素子と接続させる際などに用いられ、半導体回路160の構成の一部である。また、導電配線130は、製造された半導体回路装置と、プリント基板などの外部機器とを電気的に接続する際の外部接続用電極としても用いられる。半導体回路装置と外部機器との接続については後述する。
<
The
<絶縁部140>
絶縁部140は、絶縁性を有する有機材料または無機材料によって剥離層110上に形成される。当該絶縁部140は、半導体回路160の一部を構成するとともに、半導体回路160の周囲にも形成される。
<Insulating
The insulating
<窒化膜150>
窒化膜150は、半導体回路形成工程においては、半導体回路160が形成された部分を含む絶縁部140上の全体に形成される。また、窒化膜150は、窒化シリコン(窒化ケイ素)などにより構成される。なお、本実施形態では半導体回路形成工程において窒化膜150が形成され、後の窒化膜形成工程において窒化膜150を所望の形状に加工するものであるが、これに限るものではない。すなわち、後述するように、窒化膜150はエッチングにより絶縁部140を所望の形状に加工するために用いられるものであるので、エッチングを行う第1の除去工程の前に、所望の形状の窒化膜150が形成されればよい。
<
In the semiconductor circuit formation step, the
<半導体回路160>
半導体回路160は、転写元基板100上に剥離層110を介在させて、半導体素子120、導電配線130、及び絶縁部140の一部を含んで構成される。
<
The
<(2)窒化膜形成工程>
次に、半導体回路160に所定の形状の窒化膜150を形成する。上記のとおり、本実施形態では半導体回路形成工程において絶縁部140上の全体に形成された窒化膜150を、窒化膜形成工程において所定の形状に加工する。以下、図2乃至図4を参照しながら窒化膜形成工程について具体的に説明する。
<(2) Nitride film forming step>
Next, a
まず、窒化膜150を所定の形状に加工するために、レジスト膜170を形成する。図2は、窒化膜150上にレジスト膜170が形成された状態を示す図である。図2の上図はレジスト膜170が形成された面(以下、「上面」ともいう。)からみた、転写元基板100及び半導体回路160等の平面図である。図2の下図は、a−a’における断面図である。なお、図1乃至図16で示す断面図は、すべてa−a’の箇所における断面図である。
First, a resist
<レジスト膜170>
図2に示すように、レジスト膜170は窒化膜150上に、かつ平面視において半導体回路160の全体を覆うように形成される。なお、当該レジスト膜170は、フォトマスク等を用いた従来の方法により形成される。
<Resist
As shown in FIG. 2, the resist
次に、薬液等を用いたエッチングにより窒化膜150の一部を除去する。図3は、エッチングにより窒化膜150の一部が除去された状態を示す図である。図3に示すように、当該エッチングによりレジスト膜170が形成された部分の窒化膜150のみが残存し、レジスト膜170が形成されていない部分の窒化膜150が除去される。ここで、レジスト膜170は半導体回路160の全体を覆うように形成されているため、窒化膜150は、平面視において、半導体回路160の全体を覆う部分について残存する。上面から見ると、レジスト膜170が形成されていない部分については、絶縁部140が露出している。
Next, a part of the
次に、不要となったレジスト膜170を除去する。図4は、レジスト膜170が除去された状態を示す図である。図4に示すように、窒化膜150は半導体回路160の全体を覆うように残存し、窒化膜150が除去された部分については絶縁部140が露出された状態となる。
Next, the resist
以上のようにして、所定の形状の窒化膜150を形成することができる。
As described above, the
<(3)第1の除去工程>
次に、半導体回路160の周囲に位置する絶縁部140の一部をエッチングにより除去し、半導体回路160と分離された、傾斜面を有する周辺絶縁部140aを形成する。以下、当該工程を第1の除去工程とし、図5乃至図7を参照しながら具体的に説明する。
<(3) First removal step>
Next, a part of the insulating
まず、図5に示すように、レジスト膜170が、半導体回路160の周辺に位置する絶縁部140の上部、及び窒化膜150上であって、かつ平面視において窒化膜150よりもやや内側に形成される。すなわち、窒化膜150上に形成されるレジスト膜170は、窒化膜150よりも小さい面積を有する。上面から見ると、窒化膜150は半導体回路160の全体を覆うように形成され、当該窒化膜150が形成された領域のやや内側にレジスト膜170が形成されている。窒化膜150が形成された領域の外側には、平面視において絶縁部140が帯状に露出し、さらに外側にはレジスト膜170が形成されている。
First, as shown in FIG. 5, the resist
次に、薬液等を用いたエッチングにより絶縁部140の一部を除去する。図6は、当該エッチングにより絶縁部140の一部が除去された状態を示す図である。図6の断面図が示すように、当該エッチングによれば、絶縁部140の除去はレジスト膜170に対して垂直には行われず、エッチング用の薬液等に最初に触れる上面側から下面側に向けて除去面積が徐々に小さくなることが分かる。つまり、残存する周辺絶縁部140aは、断面において、上面側の面(以下、「頂上部」ともいう)より下面側の面の方が大きな幅を有する。また、窒化膜150が形成された部分における上面側と下面側との除去面積の差よりも、窒化膜150が形成されない部分における上面側と下面側との除去面積の差の方が大きくなることが分かる。すなわち、窒化膜150が形成された半導体回路160の側面は、窒化膜150が形成されずにレジスト膜170のみが形成された部分に残存して形成された周辺絶縁部140aの側面よりも、垂直に近い傾斜を有している。なお、図6の平面図における波線は、レジスト膜170に覆われた周辺絶縁部140aの上面側の面の輪郭を示している。
Next, part of the insulating
これは、以下のようなメカニズムによるものである。すなわち、窒化膜150上にレジスト膜170が形成された場合と、絶縁膜140上にレジスト膜170が形成された場合とを比較すると、前者の界面の方が後者の界面よりも密着性が高くなる。密着性が低い絶縁膜140とレジスト膜170との界面にはエッチング液が入り込み、転写元基板100に対して水平方向にもエッチングが進行していく。一方で密着性が高い窒化膜150とレジスト膜170との界面にはエッチング液が入り込まず、より垂直に近い形状になるようエッチングが進行していく。このようにして、上記のような形状にエッチングすることが可能となるものである。なお、ここではエッチング液としてHF(フッ酸)を用いることで、上記のようなエッチングを可能としている。ただし、エッチング液は必ずしもHFに限るものではなく、同様の特性を持つ他のエッチング液を用いてもよい。
This is due to the following mechanism. That is, when the resist
次に、不要となったレジスト膜170を除去する。図7は、レジスト膜170が除去された状態を示す図である。図7に示すように、平面視において、半導体回路160が形成された領域の外側には剥離層110が露出され、さらに外側には周辺絶縁部140aが形成されている。言い換えれば、半導体回路160と周辺絶縁部140aとの間に、剥離層110が露出された開口部が形成される。また、図7の断面図から分かるように、周辺絶縁部140aは傾斜面を有している。当該周辺絶縁部140aの傾斜面の転写元基板100に対する傾斜角は、エッチング条件によって決定されるが、例えば30°以下になるよう形成される。なお、上面からは、半導体回路160を覆うよう形成された窒化膜150と、当該半導体回路160の構成の一部である絶縁部140が見える。
Next, the resist
以上のようにして、半導体回路160の周囲に位置する絶縁部140の一部をエッチングにより除去し、半導体回路160と分離された、半導体回路160と対向する側面に傾斜面を有する周辺絶縁部140aを形成することができる。
As described above, a part of the insulating
なお、本実施形態では半導体回路160上のレジスト膜170を、半導体回路160の周辺に位置する絶縁部140の上部、及び窒化膜150上であって、かつ平面視において窒化膜150よりもやや内側に形成したが、これに限るものではない。すなわち、半導体回路160の側面が、周辺絶縁部140aの側面よりも垂直に近い傾斜を有するようエッチングできればよい。よって、例えば、レジスト膜170は、半導体回路160を覆うように、半導体回路160とほぼ同じ面積で形成するなどの方法を用いてもよい。
In the present embodiment, the resist
<(4)パッシベーション層形成工程>
次に、転写元基板100、半導体回路160、及び周辺絶縁部140aの上にパッシベーション層180を形成する。図8は、パッシベーション層180が形成された状態を示す図である。図8に示すように、パッシベーション層180は、転写元基板100、半導体回路160、及び周辺絶縁部140aの上に、これらを覆うように形成される。パッシベーション層180は半導体回路160と周辺絶縁部140aとの間の開口部にも形成される。すなわち、図8の平面図からも分かるように、パッシベーション層180は転写元基板100全体を覆うように形成される。
<(4) Passivation layer forming step>
Next, a
<パッシベーション層180>
ここで、パッシベーション層180は、絶縁性の有機材料または無機材料によって形成され、製造された半導体回路160の保護層としての役割も持つ。
<
Here, the
<(5)第2の除去工程>
次に、周辺絶縁部140aの頂上部を含んで、周辺絶縁部140a及びパッシベーション層180の一部を転写元基板100の基板面に対して垂直方向に除去する。以下、当該工程を第2の除去工程として、図9乃至図11を参照しながら具体的に説明する。
<(5) Second removal step>
Next, a part of the peripheral insulating
まず、図9に示すように、レジスト膜170が、平面視において転写元基板100の上部全体に、周辺絶縁部140aの頂上部を含む部分を避けて形成される。言い換えれば、レジスト膜170は、周辺絶縁部140aの頂上部の上方に部分的な開口を設け、転写元基板100の上面部全体に形成されるともいえる。
First, as shown in FIG. 9, a resist
次に、図10に示すように、薬液等を用いた等方性エッチングまたはドライエッチングにより、レジスト膜170が形成されていない部分における周辺絶縁部140a及びパッシベーション層180の一部を、転写元基板100の基板面に対して垂直方向に除去する。これにより、上面から見ると周辺絶縁部140a及びパッシベーション層180が除去された部分では剥離層110が露出されている。また、周辺絶縁部140aは、剥離層110上において、第1の周辺絶縁部140b及び第2の周辺絶縁部140cに分離される。
Next, as shown in FIG. 10, a part of the peripheral insulating
次に、不要となったレジスト膜170を除去する。図11は、レジスト膜170が除去された状態を示す図である。図11に示すように、平面視すると、パッシベーション層180に開口部が設けられており、当該開口部には剥離層110が露出した状態となる。
Next, the resist
以上のようにして、周辺絶縁部140aの頂上部を含んで、周辺絶縁部140a及びパッシベーション層180の一部を転写元基板100の基板面に対して垂直方向に除去することができる。
As described above, a part of the peripheral insulating
<(6)接着剤硬化工程>
次に、転写元基板100と転写先基板200とを対向させて介在させた接着剤210を硬化させることで、転写元基板100と転写先基板200とを貼り合わせる。以下、図12及び図13を参照しながら当該接着剤硬化工程について具体的に説明する。
まず、図12に示すように、準備した転写先基板200に接着剤210を付着させる。接着剤210は、転写先基板200に塗布するなどして付着させることができる。
<(6) Adhesive curing step>
Next, the
First, as shown in FIG. 12, an adhesive 210 is attached to the prepared
<転写先基板200>
転写先基板200は、転写元基板100と異なり完成した半導体回路装置の基板となるものであるため、半導体回路装置として持たせるべき所望の性質を有する材料により構成される。転写先基板200の材料としては、可撓性、透過性、耐衝撃性、及び軽量性などのいずれかひとつまたは複数の特性を有する材料などを選択的に適用可能であり、例えばプラスチックなどが適用される。
<
Unlike the
<接着剤210>
接着剤210は、転写元基板100と転写先基板200とを接着可能な物質により組成され、例えば紫外線などの何らかのエネルギーを付与することで硬化する性質を有する材料により構成される。
<
The adhesive 210 is composed of a material capable of bonding the
次に、図13に示すように、接着剤210を付着させた転写先基板200と転写元基板100とを対向させて押圧し、転写元基板100と転写先基板200との間に接着剤210を介在させた状態にする。そして、例えば転写先基板200側から紫外線を照射するなどして接着剤210を硬化させる。
Next, as shown in FIG. 13, the
以上のようにして、転写元基板100と転写先基板200とを対向させて介在させた接着剤210を硬化させ、転写元基板100と転写先基板200とを貼り合わせることができる。
As described above, it is possible to cure the adhesive 210 having the
なお、本実施形態では接着剤210を転写先基板200に付着させる方法を用いたが、接着剤210を転写元基板100の上面側に付着させる方法を用いてもよい。この場合、接着剤210はパッシベーション層180に付着されることになる。
In this embodiment, the method of attaching the adhesive 210 to the
また、上記の例では紫外線を照射することで硬化する性質を有する接着剤210を用いたが、他の性質を有する接着剤210を用いてもよい。例えば、紫外線を照射する以外にも、加熱処理によって硬化する性質を有する加熱硬化型接着剤を接着剤210として用いたり、経時硬化する性質を有する接着剤210を用いたりしてもよく、様々な性質の接着剤を用いることができる。 In the above example, the adhesive 210 having a property of being cured by irradiation with ultraviolet rays is used, but an adhesive 210 having other properties may be used. For example, besides irradiating with ultraviolet rays, a thermosetting adhesive having a property of being cured by heat treatment may be used as the adhesive 210, or an adhesive 210 having a property of being cured with time may be used. Properties of adhesive can be used.
<(7)剥離工程>
次に、剥離層110における層内剥離及び界面剥離の少なくとも一方、並びに第1の周辺絶縁部140bとパッシベーション層180との界面剥離を生じさせる。これによって、転写元基板100及び第1の周辺絶縁部140bを、転写先基板200、半導体回路160、及びパッシベーション層180から剥離させる。以下、図14及び15を参照しながら、当該剥離工程について具体的に説明する。
<(7) Peeling step>
Next, at least one of in-layer peeling and interface peeling in the
まず、図14に示すように、転写元基板100側からレーザー光300を照射する。ここで、レーザー光300は、平面視において剥離層110と第1の周辺絶縁部140bと界面の一部を除く部分に照射される。これによって、転写元基板100上の剥離層110のうち、半導体回路160が形成された部分、パッシベーション層180が形成された部分、及び第1の周辺絶縁部140bが形成された部分の一部について変質させる。また、レーザー光300は、パッシベーション層180と絶縁部140または140bとの界面が、レーザー光300の照射方向に対して所定の角度よりも垂直に近い角度を有している場合において、当該界面の接着力を低下させる作用をも有する。ここで、レーザー光300は、転写元基板100の基板面に対してほぼ垂直に照射されている。パッシベーション層180と第1の周辺絶縁部140bとの界面は、転写元基板100の基板面に対して30°以下の傾斜角を有しているため、レーザー光300の照射方向に対しては60°以上の角度をなして形成されている。この場合、レーザー光300の作用によってパッシベーション層180と第1の周辺絶縁部140bとの界面の接着力が低下する。一方で、パッシベーション層180と、半導体回路160の絶縁部140との界面は、転写元基板100の基板面に対して垂直に近い形状になっている。よって、パッシベーション層180と半導体回路160の絶縁部140との界面の接着力はほとんど低下しない。すなわち、レーザー光300の照射によって接着力が低下するのは、変質した剥離層190及びパッシベーション層180と第1の周辺絶縁部140bとの界面である。
First, as shown in FIG. 14, the
次に、図15に示すように、転写元基板100と転写先基板200とを引き離す。ここで、変質した剥離層190については層内剥離及び界面剥離の少なくとも一方を生じさせる。また、第1の周辺絶縁部140bとパッシベーション層180との間では界面剥離が生じる。なお、第1の周辺絶縁部140bと転写元基板100との間に形成された剥離層110は、その一部において変質して接着力が低下しているが、他の部分においては変質しておらず、接着力が維持されている。よって、第1の周辺絶縁部140bは転写元基板100側に残存する。すなわち、転写元基板100及び第1の周辺絶縁部140bが、転写先基板200、半導体回路160、及びパッシベーション層180から剥離される。
Next, as shown in FIG. 15, the
以上の工程によって、半導体回路装置を製造することができる。 The semiconductor circuit device can be manufactured through the above steps.
<製造された半導体回路装置>
製造された半導体回路装置は、図15の下図に示すような構成となる。すなわち、当該半導体回路装置は、基板としての転写先基板200と、当該転写先基板200上に形成された、パッシベーション層180を含む半導体回路160とを備える。そして、半導体回路160の端辺における傾斜面の転写先基板200に対する傾斜角が30°以下になっている。転写先基板200と半導体回路160との間には、硬化された接着剤210が介在している。また、半導体回路160の構成の一部であるパッシベーション層180は、半導体素子120、導電配線130、及び絶縁部140が形成された領域の周辺を含んで形成されている。導電配線130は、半導体回路装置における転写先基板200とは反対側の面(上面)において、半導体回路160の外側に露出しており、外部機器と接続可能な外部接続用電極として用いられる。
<Manufactured semiconductor circuit device>
The manufactured semiconductor circuit device has a configuration as shown in the lower diagram of FIG. That is, the semiconductor circuit device includes a
半導体回路160は、傾斜面の先にさらに転写先基板200と略垂直な垂直面を有する。これにより、半導体回路160の端部でも厚さを確保することができる。そのため、例えば、転写先基板200が変形しても、半導体回路160の端部にクラックが生じ後述する外部配線220が断線することを防ぐことができる可能性がある。上述の垂直面は、傾斜面よりも基板に対する傾斜角度が大きければよく、好ましくは上述したように基板に対して垂直に形成されている。
The
また、半導体回路160の端部は、傾斜面と垂直面の間に転写先基板200と略平行な平行面を有する。すなわち、外部配線200は、半導体回路160の上面、傾斜面、平行面、垂直面を経由して転写先基板200の上面に至る。
Further, the end portion of the
<(8)外部配線形成工程>
次に、半導体回路160の導電配線130と電気的に接続される外部配線220を、周辺絶縁部140bとパッシベーション層180との剥離により形成されたパッシベーション層180の傾斜面を含む箇所に形成する。当該パッシベーション層180の傾斜面は、製造された半導体回路装置の端辺の傾斜面である。
<(8) External wiring formation process>
Next, the
図16は、半導体回路装置に外部配線220が形成された状態を示す図である。図16に示すように、半導体回路160上には、半導体回路160の外側に露出された導電配線130と電気的に接続された外部配線220が形成される。
FIG. 16 is a diagram illustrating a state in which the
<外部配線220>
外部配線220は、例えばインクジェット法を用いて導電性材料を含む液体材料を塗布する方法などによって形成される、金属配線を含む導電性の配線である。具体的には、液体材料を塗布した後に、加熱して溶剤成分を除去することなどによって外部配線220が形成される。当該液体材料としては、例えばAu、Ag、Cuなどの導電性材料を10nm程度に細粒化した導電性微粒子を、テトラデカンなどの溶剤に分散させたものが用いられるが、これに限るものではない。すなわち、外部配線220は上記以外の従来技術によって実現させることも可能である。
<
The
このようにして、半導体回路160の端辺における傾斜面に、導電配線130と電気的に接続された外部配線220が形成される。この外部配線220によって、導電配線130を外部機器と接続することができる。すなわち、半導体回路装置と外部機器との電気的接続が可能となる。
In this manner, the
<3.比較例>
ここで、本発明における実施形態の特徴を分かりやすくするため、図17を参照して比較例を説明する。
<3. Comparative Example>
Here, in order to make the features of the embodiment of the present invention easier to understand, a comparative example will be described with reference to FIG.
図17は、本比較例における外部配線形成工程を示す図である。本比較例においては、パッシベーション層180を含む半導体回路160の端辺は、転写先基板200に対して垂直に形成されている。ここで、半導体回路装置と外部機器とを電気的に接続するため、当該半導体回路装置における半導体回路160上に、半導体回路160の外側に露出された導電配線130と電気的に接続された外部配線220が形成される。この場合、図17に示すように、半導体回路160の端辺が転写先基板200に対して垂直になっているため、半導体回路160の端辺の外部配線220に断線が生じたり、部分的に電気抵抗が増大してしまったりするなどの不具合が生じることがある。
FIG. 17 is a diagram showing an external wiring forming process in this comparative example. In this comparative example, the edge of the
<4.本発明の実施形態の特徴>
上記比較例に対して、本発明の上記実施形態では、製造された半導体回路装置における半導体回路160の端辺が転写先基板200に対して十分なだらかな傾斜を有する。この傾斜の作用により、半導体回路装置を外部機器と外部配線220を用いて電気的に接続する際に、断線が生じることを防止することが可能となる。さらに、断線のみならず、当該接続箇所の外部配線220が細くなり電気抵抗が増大することも防止することができる。すなわち、当該接続箇所の電気的接続を安定させることが可能となる。
<4. Features of Embodiments of the Present Invention>
In contrast to the comparative example, in the embodiment of the present invention, the edge of the
また、上記実施形態では、第1の除去工程の前に半導体回路160上に第1の層としての窒化膜150を形成する第1の層形成工程を有する。そして、第1の除去工程では、第1の層の上に、平面視において半導体回路160を覆うように形成されたレジスト膜170の第1の部分と、平面視において半導体回路160の端部から所定の距離離れた箇所の絶縁層140上に、半導体回路160を囲むように形成されたレジスト膜170の第2の部分とを利用してエッチングを行い、レジスト膜170の第1の部分と前記第1の層である窒化膜との密着性が、レジスト膜170の第2の部分と絶縁層140との密着性よりも高くなっている。これによれば、第1の除去工程において、半導体回路160の側面を転写元基板100の基板面に対して垂直に近い形状にし、第1の周辺絶縁部140bの傾斜面を同基板面に対して、半導体回路の側面よりもなだらかにすることができる。
In the above embodiment, the first layer forming step of forming the
さらに、上記第1の層は窒化膜であることが好ましい。これによって、半導体回路160の側面及び第1の周辺絶縁部140bの傾斜面を、比較的容易に所望の形状にすることができる。
Furthermore, the first layer is preferably a nitride film. Thereby, the side surface of the
また、上記実施形態では、第1の除去工程で形成される周辺絶縁部140bの傾斜面の傾斜角を、一例として30°以下としている。このように当該傾斜角を小さくすることで、製造された半導体回路装置における半導体回路160の端辺が転写先基板200に対して適度な傾斜を有するものとなり、外部配線220を用いた当該半導体回路装置と外部機器との電気的接続を十分に安定なものとすることができる。
Moreover, in the said embodiment, the inclination | tilt angle of the inclined surface of the peripheral insulating
ここで、仮に第1の周辺絶縁部140bの傾斜面の傾斜角がより垂直に近い傾斜であった場合、パッシベーション層180と第1の周辺絶縁部140bとの接着力が、レーザー光300等を照射したにもかかわらず十分に低下しないことがある。ここで、パッシベーション層180と第1の周辺絶縁部140bとは剥離工程において界面剥離を行うべきであるが、上記の場合、パッシベーション層180と第1の周辺絶縁部140bとの界面剥離が適切に行われず、第1の周辺絶縁部140bと転写元基板100とが剥離されてしまうことがある。すると、転写元基板100のみが、転写先基板200、半導体回路160、パッシベーション層180、及び第1の周辺絶縁部140bから剥離されてしまう。
Here, if the inclination angle of the inclined surface of the first peripheral insulating
上記本実施形態の方法によれば、第1の除去工程で形成される第1の周辺絶縁部140bの傾斜面の傾斜角が適度になだらかであるため、剥離工程においてパッシベーション層180と第1の周辺絶縁部140bとの界面剥離を適切に行うことができる。これによって、転写元基板100及び第1の周辺絶縁部140bを、転写先基板200、半導体回路160、及びパッシベーション層180から適切に剥離させることが可能となる。
According to the method of the present embodiment, since the inclination angle of the inclined surface of the first peripheral insulating
さらに、上記本実施形態の方法では、剥離工程の後に外部配線形成工程をさらに備えている。当該外部配線形成工程では、半導体回路160の導電配線130と電気的に接続される外部配線220を第1の周辺絶縁部140bとパッシベーション層180との剥離により形成されたパッシベーション層180の傾斜面を含む箇所に形成する。これによって、形成された外部配線220を介して、半導体回路160の導電配線130と、当該半導体回路160の導電配線130に接続されるべき外部機器との接続を安定させることができる。
Furthermore, the method of the present embodiment further includes an external wiring forming step after the peeling step. In the external wiring forming step, the inclined surface of the
ここで、仮に第1の除去工程において形成される半導体回路160の側面が、第1の周辺絶縁部140bの傾斜面よりもなだらかな傾斜を有すると、後の剥離工程においてパッシベーション層180と半導体回路160の側面との接着力が低下してしまうことがある。この場合、パッシベーション層180と半導体回路160の側面との界面において剥離が生じてしまう可能性がある。
Here, if the side surface of the
上記本実施形態の方法では、第1の除去工程において形成される半導体回路160の側面が、転写元基板100に対して、第1の周辺絶縁部140bの傾斜面よりも垂直に近い傾斜を有する。これによって、剥離工程においてパッシベーション層180と半導体回路160の側面との間の接着力が低下することを防止することができる。ひいては、転写元基板100及び第1の周辺絶縁部140bを、転写先基板200、半導体回路160、及びパッシベーション層180から適切に剥離させることができる。
In the method of the present embodiment, the side surface of the
なお、第1の除去工程において形成される半導体回路160の側面が、転写元基板100に対して75°以上90°以下の角度を有していることが経験上好ましい。
Note that it is preferable from experience that the side surface of the
また、上記本実施形態の半導体回路装置は、基板としての転写先基板200と、基板200上に形成され、上面に導電配線130を有する半導体回路160と、を備える。半導体回路160の導電配線130が形成されている側の側面は、半導体回路160の頂上部の端部から延設され、基板200に対して傾斜を有する第1の面と、当該傾斜面の端部から延設され基板200との角度が前記第1の面より大きい第2の面と、を有する。かかる構成の半導体回路装置によれば、当該半導体回路装置を、外部機器と外部配線220を用いて電気的に接続する際に、断線が生じることを防止することが可能となる。さらに、断線のみならず、当該接続箇所の外部配線220が細くなり電気抵抗が増大することも防止することができる。すなわち、当該接続箇所の電気的接続を安定させることが可能となる。
In addition, the semiconductor circuit device of the present embodiment includes a
なお、上記本実施形態においては半導体回路160の全ての端辺が転写先基板200に対して傾斜を有しているが、必ずしも全ての端辺が傾斜を有していなくてもよい。すなわち、半導体回路160の少なくとも一辺の端辺が傾斜角30°以下の傾斜面になっていれば、かかる端辺における外部配線220を用いた半導体回路装置と外部機器との電気的接続を安定させることができる。
In the present embodiment, all the edges of the
さらに、上記半導体回路装置における半導体回路160は導電配線130を有しており、半導体回路160の端辺における傾斜面に、導電配線130と電気的に接続された外部配線220が形成されている。これによって、当該半導体回路装置は、外部配線220を介して、半導体回路160の導電配線130と、当該半導体回路160の導電配線130に接続される外部機器との接続を安定させることができる。
Further, the
<5.電気泳動装置の構成例>
図18は、上記本実施形態により製造された半導体回路装置の一適用例である、電気光学装置としての電気泳動装置の構成例を示す図である。以下で説明する電気泳動装置の一部または全体を、上記で説明した半導体回路装置により形成することが可能である。
<5. Configuration example of electrophoresis apparatus>
FIG. 18 is a diagram showing a configuration example of an electrophoresis apparatus as an electro-optical device, which is an application example of the semiconductor circuit device manufactured according to the present embodiment. Part or the whole of the electrophoresis apparatus described below can be formed by the semiconductor circuit apparatus described above.
図18に示すように、電気泳動装置400は、画素領域410、走査線駆動回路420、データ線駆動回路430、対向電極制御回路440、及び駆動回路450を備えている。当該電気泳動装置400においては、画素領域410、走査線駆動回路420、データ線駆動回路430、対向電極制御回路440、及び駆動回路450はいずれも半導体回路160として形成される。
As shown in FIG. 18, the
本実施形態の画素領域410は複数の画素から構成されている。一方、画素領域410の周辺領域には、走査線駆動回路420、データ線駆動回路430、及び対向電極制御回路440が形成されている。また、画素領域410には、図示のX方向に沿って平行に複数本の走査線401が形成されている。また、これと直交するY方向に沿って平行に複数本のデータ線402が形成されている。そして、各画素は走査線401とデータ線402との交差に対応してマトリクス状に配列されている。
The
電気泳動装置400の周辺回路には、駆動回路450が設けられている。この駆動回路450は表示信号生成部及びタイミングジェネレーターを含んでいる。ここで、表示信号生成部は、画像信号及び対向電極制御信号を生成し、それぞれデータ線駆動回路730及び対向電極制御回路440に入力する。対向電極制御回路440は、対向電極に基準電圧としての0Vを供給する。また、タイミングジェネレーターは、リセット設定や画像信号が表示信号生成部から出力されるときに、走査線駆動回路420やデータ線駆動回路430を制御するための各種タイミング信号を生成する。
A
なお、電気泳動装置はあくまで電気光学装置の一例に過ぎず、本実施形態の半導体回路装置は、液晶表示装置や電気工学表示装置などの種々の電気光学装置に適用可能である。 The electrophoretic device is merely an example of an electro-optical device, and the semiconductor circuit device of the present embodiment can be applied to various electro-optical devices such as a liquid crystal display device and an electrical engineering display device.
<6.電子機器の構成例>
図19乃至図21は、本実施形態の半導体回路装置を含む電子機器の具体例を示す図である。
<6. Configuration example of electronic device>
19 to 21 are diagrams showing specific examples of electronic equipment including the semiconductor circuit device of this embodiment.
図19は、本実施形態の半導体回路装置を備えた電気泳動装置400を、電子ブック600に適用した例である。図19に示すように、電子ブック600は、電気泳動装置400、蓋部601、操作ボタン602、及び外枠部603を含んで構成される。当該電子ブック600は、電気泳動装置400にメモを書き込むことが可能である。図20は、本実施形態の半導体回路装置を備えた電気泳動装置400を、腕時計700に適用した例である。図20に示すように、腕時計700は時刻等を表示する表示装置として電気泳動装置400を備えて構成される。図21は、本実施形態の半導体回路装置を備えた電気泳動装置400を、電子ペーパー800に適用した例である。図21に示すように、電子ペーパー800は、電気泳動装置400及び外枠部801を備えて構成される。当該電子ペーパーに用いられる半導体回路装置は可撓性材料からなる基板上に形成されており、外枠部801も可撓性材料により形成されている。
FIG. 19 shows an example in which an
上記のように本実施形態の半導体回路装置を備えた電子機器は、上記いずれかの半導体回路装置の特徴を有するので、例えば、半導体回路装置と外部機器との電気的接続が安定した電子機器を提供することが可能となる。 As described above, an electronic apparatus including the semiconductor circuit device according to the present embodiment has the characteristics of any of the semiconductor circuit devices described above. For example, an electronic apparatus in which the electrical connection between the semiconductor circuit device and the external device is stable is provided. It becomes possible to provide.
100……転写元基板、110……剥離層、120……半導体素子、130……導電配線、140……絶縁部、140a……周辺絶縁部、140b……第1の周辺絶縁部、140c……第2の周辺絶縁部、150……窒化膜、160……半導体回路、170……レジスト膜、180……パッシベーション層、190……剥離層、200……転写先基板、210……接着剤、220……外部配線、300……レーザー光、400……電気泳動装置、401……走査線、402……データ線、410……画素領域、420……走査線駆動回路、430……データ線駆動回路、440……対向電極制御回路、450……駆動回路、600……電子ブック、601……蓋部、602……操作ボタン、603……外枠部、700……腕時計、730……データ線駆動回路、800……電子ペーパー、801……外枠部
DESCRIPTION OF
Claims (9)
前記半導体回路を囲む前記絶縁層の一部をエッチングにより除去し、前記剥離層に達する第1の溝部を形成することで、前記絶縁層を前記半導体回路と接する第1の絶縁部、及び前記第1の絶縁部と分離した第2の絶縁部に分離し、前記第2の絶縁部の前記半導体回路側の側面を傾斜面にする第1の除去工程と、
前記剥離層、前記半導体回路、前記第1の絶縁部及び前記第2の絶縁部の上にパッシベーション層を形成するパッシベーション層形成工程と、
前記第2の絶縁部の一部及び前記パッシベーション層の一部を前記転写元基板の基板面に対して垂直方向に除去し、前記剥離層に達する第2の溝部を形成する第2の除去工程と、
前記転写元基板の前記半導体回路が形成された面と転写先基板とを対向させて介在させた接着剤を硬化させることで、前記転写元基板と前記転写先基板とを貼り合わせる接着剤硬化工程と、
前記剥離層における層内剥離及び前記剥離層と転写元基板または前記半導体回路との界面剥離の少なくとも一方、並びに前記第2の絶縁部と前記パッシベーション層との界面剥離によって、前記転写元基板及び前記第2の絶縁部を、前記転写先基板、前記半導体回路、及び前記パッシベーション層から剥離させる剥離工程と、を備える
ことを特徴とする半導体回路装置の製造方法。 Forming a semiconductor circuit including a conductive wiring on the upper surface and an insulating layer surrounding the semiconductor circuit on the release layer formed on the transfer source substrate; and
A part of the insulating layer surrounding the semiconductor circuit is removed by etching, and a first groove reaching the peeling layer is formed, so that the insulating layer contacts the semiconductor circuit, and the first insulating portion A first removing step in which the second insulating portion is separated from the first insulating portion, and the side surface on the semiconductor circuit side of the second insulating portion is inclined.
A passivation layer forming step of forming a passivation layer on the release layer, the semiconductor circuit, the first insulating portion, and the second insulating portion;
A second removing step of removing a part of the second insulating part and a part of the passivation layer in a direction perpendicular to the substrate surface of the transfer source substrate to form a second groove part reaching the peeling layer. When,
An adhesive curing step of bonding the transfer source substrate and the transfer destination substrate by curing an adhesive interposed between the surface of the transfer source substrate on which the semiconductor circuit is formed and the transfer destination substrate. When,
At least one of intra-layer peeling in the peeling layer and interfacial peeling between the peeling layer and the transfer source substrate or the semiconductor circuit, and interfacial peeling between the second insulating portion and the passivation layer, the transfer source substrate and the A method of manufacturing a semiconductor circuit device, comprising: a peeling step of peeling the second insulating portion from the transfer destination substrate, the semiconductor circuit, and the passivation layer.
前記第1の除去工程では、前記第1の層の上に、平面視において前記半導体回路を覆うように形成された第1のレジスト膜と、平面視において前記半導体回路の端部から所定の距離離れた箇所の前記絶縁層上に、前記半導体回路を囲むように形成された第2のレジスト膜とを利用してエッチングを行い、
前記第1のレジスト膜と前記第1の層との密着性が、前記第2のレジスト膜と前記絶縁層との密着性よりも高い
ことを特徴とする請求項1に記載の半導体回路装置の製造方法。 A first layer forming step of forming a first layer on the semiconductor circuit before the first removing step;
In the first removal step, a first resist film formed on the first layer so as to cover the semiconductor circuit in a plan view, and a predetermined distance from an end of the semiconductor circuit in a plan view Etching using the second resist film formed so as to surround the semiconductor circuit on the insulating layer at a distant place,
2. The semiconductor circuit device according to claim 1, wherein adhesion between the first resist film and the first layer is higher than adhesion between the second resist film and the insulating layer. Production method.
ことを特徴とする請求項1または2に記載の半導体回路装置の製造方法。 After the peeling step, an external wiring electrically connected to the conductive wiring of the semiconductor circuit is provided at a location including the inclined surface of the passivation layer formed by peeling the second insulating portion and the passivation layer. The method for manufacturing a semiconductor circuit device according to claim 1, further comprising a step of forming an external wiring to be formed.
ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体回路装置の製造方法。 The side surface of the first insulating portion formed in the first removing step opposite to the semiconductor circuit has an inclination closer to the vertical than the inclined surface of the second insulating portion. The method for manufacturing a semiconductor circuit device according to claim 1.
ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体回路装置の製造方法。 The method for manufacturing a semiconductor circuit device according to claim 1, wherein the first layer is a nitride film.
前記基板上に形成され、上面に導電配線を有する半導体回路と、を備え、
前記半導体回路の前記導電配線が形成されている側の側面は、
前記半導体回路の頂上部の端部から延設され、前記基板に対して傾斜を有する第1の面と、
前記傾斜面の端部から延設され前記基板との角度が前記第1の面より大きい第2の面と、を有する
ことを特徴とする半導体回路装置。 A substrate,
A semiconductor circuit formed on the substrate and having conductive wiring on the upper surface,
The side surface of the semiconductor circuit where the conductive wiring is formed is
A first surface extending from the top end of the semiconductor circuit and having an inclination with respect to the substrate;
A semiconductor circuit device, comprising: a second surface extending from an end of the inclined surface and having an angle with the substrate that is greater than the first surface.
ことを特徴とする請求項7に記載の半導体回路装置。 The semiconductor circuit device according to claim 7, wherein an external wiring electrically connected to the conductive wiring is formed on the inclined surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009214542A JP2011066130A (en) | 2009-09-16 | 2009-09-16 | Method of manufacturing semiconductor circuit device, semiconductor circuit device, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009214542A JP2011066130A (en) | 2009-09-16 | 2009-09-16 | Method of manufacturing semiconductor circuit device, semiconductor circuit device, and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011066130A true JP2011066130A (en) | 2011-03-31 |
Family
ID=43952095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009214542A Pending JP2011066130A (en) | 2009-09-16 | 2009-09-16 | Method of manufacturing semiconductor circuit device, semiconductor circuit device, and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011066130A (en) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016046283A3 (en) * | 2014-09-25 | 2016-07-07 | X-Celeprint Limited | Compound micro-assembly strategies and devices |
| US9741785B2 (en) | 2014-09-25 | 2017-08-22 | X-Celeprint Limited | Display tile structure and tiled display |
| US9923133B2 (en) | 2010-08-26 | 2018-03-20 | X-Celeprint Limited | Structures and methods for testing printable integrated circuits |
| US9947584B2 (en) | 2014-06-18 | 2018-04-17 | X-Celeprint Limited | Systems and methods for controlling release of transferable semiconductor structures |
| US9991413B2 (en) | 2014-06-18 | 2018-06-05 | X-Celeprint Limited | Systems and methods for preparing GaN and related materials for micro assembly |
| US10008465B2 (en) | 2011-06-08 | 2018-06-26 | X-Celeprint Limited | Methods for surface attachment of flipped active components |
| US10109764B2 (en) | 2015-05-15 | 2018-10-23 | X-Celeprint Limited | Printable inorganic semiconductor structures |
| US10157880B2 (en) | 2016-10-03 | 2018-12-18 | X-Celeprint Limited | Micro-transfer printing with volatile adhesive layer |
| US10217730B2 (en) | 2016-02-25 | 2019-02-26 | X-Celeprint Limited | Efficiently micro-transfer printing micro-scale devices onto large-format substrates |
| US10224231B2 (en) | 2016-11-15 | 2019-03-05 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10223962B2 (en) | 2016-03-21 | 2019-03-05 | X-Celeprint Limited | Display with fused LEDs |
| US10297502B2 (en) | 2016-12-19 | 2019-05-21 | X-Celeprint Limited | Isolation structure for micro-transfer-printable devices |
| US10395966B2 (en) | 2016-11-15 | 2019-08-27 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10418331B2 (en) | 2010-11-23 | 2019-09-17 | X-Celeprint Limited | Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance |
| US10505079B2 (en) | 2018-05-09 | 2019-12-10 | X-Celeprint Limited | Flexible devices and methods using laser lift-off |
| US10600671B2 (en) | 2016-11-15 | 2020-03-24 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10796971B2 (en) | 2018-08-13 | 2020-10-06 | X Display Company Technology Limited | Pressure-activated electrical interconnection with additive repair |
| US10832934B2 (en) | 2018-06-14 | 2020-11-10 | X Display Company Technology Limited | Multi-layer tethers for micro-transfer printing |
| US10832935B2 (en) | 2017-08-14 | 2020-11-10 | X Display Company Technology Limited | Multi-level micro-device tethers |
| US10917953B2 (en) | 2016-03-21 | 2021-02-09 | X Display Company Technology Limited | Electrically parallel fused LEDs |
| US11024608B2 (en) | 2017-03-28 | 2021-06-01 | X Display Company Technology Limited | Structures and methods for electrical connection of micro-devices and substrates |
| US11230471B2 (en) | 2016-02-05 | 2022-01-25 | X-Celeprint Limited | Micro-transfer-printed compound sensor device |
-
2009
- 2009-09-16 JP JP2009214542A patent/JP2011066130A/en active Pending
Cited By (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9923133B2 (en) | 2010-08-26 | 2018-03-20 | X-Celeprint Limited | Structures and methods for testing printable integrated circuits |
| US10418331B2 (en) | 2010-11-23 | 2019-09-17 | X-Celeprint Limited | Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance |
| US10262966B2 (en) | 2011-06-08 | 2019-04-16 | X-Celeprint Limited | Methods for surface attachment of flipped active components |
| US10008465B2 (en) | 2011-06-08 | 2018-06-26 | X-Celeprint Limited | Methods for surface attachment of flipped active components |
| US10347535B2 (en) | 2014-06-18 | 2019-07-09 | X-Celeprint Limited | Systems and methods for controlling release of transferable semiconductor structures |
| US10312405B2 (en) | 2014-06-18 | 2019-06-04 | X-Celeprint Limited | Systems and methods for preparing GaN and related materials for micro assembly |
| US9947584B2 (en) | 2014-06-18 | 2018-04-17 | X-Celeprint Limited | Systems and methods for controlling release of transferable semiconductor structures |
| US9991413B2 (en) | 2014-06-18 | 2018-06-05 | X-Celeprint Limited | Systems and methods for preparing GaN and related materials for micro assembly |
| US9741785B2 (en) | 2014-09-25 | 2017-08-22 | X-Celeprint Limited | Display tile structure and tiled display |
| JP2017531915A (en) * | 2014-09-25 | 2017-10-26 | エックス−セレプリント リミテッドX−Celeprint Limited | Composite microassembly strategies and devices |
| WO2016046283A3 (en) * | 2014-09-25 | 2016-07-07 | X-Celeprint Limited | Compound micro-assembly strategies and devices |
| US10181507B2 (en) | 2014-09-25 | 2019-01-15 | X-Celeprint Limited | Display tile structure and tiled display |
| KR102154120B1 (en) | 2014-09-25 | 2020-09-10 | 엑스-셀레프린트 리미티드 | Compound micro-assembly strategies and devices |
| KR20170060043A (en) * | 2014-09-25 | 2017-05-31 | 엑스-셀레프린트 리미티드 | Compound micro-assembly strategies and devices |
| US10381430B2 (en) | 2014-09-25 | 2019-08-13 | X-Celeprint Limited | Redistribution layer for substrate contacts |
| US9899465B2 (en) | 2014-09-25 | 2018-02-20 | X-Celeprint Limited | Redistribution layer for substrate contacts |
| TWI666759B (en) * | 2014-09-25 | 2019-07-21 | 愛爾蘭商艾克斯瑟樂普林特有限公司 | Composite micro-assembly method, device and device |
| US10396238B2 (en) | 2015-05-15 | 2019-08-27 | X-Celeprint Limited | Printable inorganic semiconductor structures |
| US10522710B2 (en) | 2015-05-15 | 2019-12-31 | X-Celeprint Limited | Printable inorganic semiconductor structures |
| US10109764B2 (en) | 2015-05-15 | 2018-10-23 | X-Celeprint Limited | Printable inorganic semiconductor structures |
| US11230471B2 (en) | 2016-02-05 | 2022-01-25 | X-Celeprint Limited | Micro-transfer-printed compound sensor device |
| US10217730B2 (en) | 2016-02-25 | 2019-02-26 | X-Celeprint Limited | Efficiently micro-transfer printing micro-scale devices onto large-format substrates |
| US10468398B2 (en) | 2016-02-25 | 2019-11-05 | X-Celeprint Limited | Efficiently micro-transfer printing micro-scale devices onto large-format substrates |
| US10223962B2 (en) | 2016-03-21 | 2019-03-05 | X-Celeprint Limited | Display with fused LEDs |
| US10917953B2 (en) | 2016-03-21 | 2021-02-09 | X Display Company Technology Limited | Electrically parallel fused LEDs |
| US11265992B2 (en) | 2016-03-21 | 2022-03-01 | X Display Company Technology Limited | Electrically parallel fused LEDs |
| US10157880B2 (en) | 2016-10-03 | 2018-12-18 | X-Celeprint Limited | Micro-transfer printing with volatile adhesive layer |
| US10600671B2 (en) | 2016-11-15 | 2020-03-24 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10431487B2 (en) | 2016-11-15 | 2019-10-01 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10395966B2 (en) | 2016-11-15 | 2019-08-27 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10964583B2 (en) | 2016-11-15 | 2021-03-30 | X Display Company Technology Limited | Micro-transfer-printable flip-chip structures and methods |
| US10224231B2 (en) | 2016-11-15 | 2019-03-05 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US10297502B2 (en) | 2016-12-19 | 2019-05-21 | X-Celeprint Limited | Isolation structure for micro-transfer-printable devices |
| US11024608B2 (en) | 2017-03-28 | 2021-06-01 | X Display Company Technology Limited | Structures and methods for electrical connection of micro-devices and substrates |
| US11670533B2 (en) | 2017-08-14 | 2023-06-06 | X Display Company Technology Limited | Multi-level micro-device tethers |
| US12249532B2 (en) | 2017-08-14 | 2025-03-11 | X Display Company Technology Limited | Multi-level micro-device tethers |
| US10832935B2 (en) | 2017-08-14 | 2020-11-10 | X Display Company Technology Limited | Multi-level micro-device tethers |
| US10505079B2 (en) | 2018-05-09 | 2019-12-10 | X-Celeprint Limited | Flexible devices and methods using laser lift-off |
| US10832934B2 (en) | 2018-06-14 | 2020-11-10 | X Display Company Technology Limited | Multi-layer tethers for micro-transfer printing |
| US11367648B2 (en) | 2018-06-14 | 2022-06-21 | X Display Company Technology Limited | Multi-layer tethers for micro-transfer printing |
| US11387153B2 (en) | 2018-08-13 | 2022-07-12 | X Display Company Technology Limited | Pressure-activated electrical interconnection with additive repair |
| US11393730B2 (en) | 2018-08-13 | 2022-07-19 | X Display Company Technology Limited | Pressure-activated electrical interconnection with additive repair |
| US10796971B2 (en) | 2018-08-13 | 2020-10-06 | X Display Company Technology Limited | Pressure-activated electrical interconnection with additive repair |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011066130A (en) | Method of manufacturing semiconductor circuit device, semiconductor circuit device, and electronic apparatus | |
| KR20100070730A (en) | Method of flexible display device | |
| CN109860143B (en) | Array substrate, display device, preparation method and splicing display device | |
| JP4968665B2 (en) | Flat display panel and connection structure | |
| JP4165495B2 (en) | Semiconductor device, semiconductor device manufacturing method, circuit board, electro-optical device, electronic device | |
| JPWO2007063667A1 (en) | Circuit member, electrode connection structure, and display device including the same | |
| JP2010237404A (en) | Image display device and manufacturing method thereof | |
| JP2005251910A (en) | Circuit board and manufacturing method thereof, electro-optical device, electronic apparatus | |
| CN101373751A (en) | Electronic Devices and Electronic Equipment | |
| CN110471570B (en) | Manufacturing method of touch module, touch module and touch display device | |
| US11728261B2 (en) | Chip on film package and display apparatus including the same | |
| JP5169071B2 (en) | Electronic component, electronic device, mounting structure for electronic component, and method for manufacturing mounting structure for electronic component | |
| JP2008218542A (en) | Connection structure and method for manufacturing connection structure | |
| CN115036275B (en) | A method for preparing a display panel and a display panel | |
| CN114678319A (en) | Array substrate motherboard, display panel and manufacturing method thereof, and display device | |
| CN114141792A (en) | Substrate, preparation method thereof and spliced panel | |
| JP2006294665A (en) | Semiconductor device and manufacturing method thereof | |
| CN114690461A (en) | Preparation method of display panel and display panel | |
| US7923293B2 (en) | Method for manufacturing a semiconductor device wherein the electrical connection between two components is provided by capillary phenomenon of a liquid conductor material in a cavity therebetween | |
| US20250160126A1 (en) | Display device and method of fabricating the same | |
| KR102925153B1 (en) | Display device | |
| JP5403201B2 (en) | Manufacturing method of semiconductor device | |
| JP5098204B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
| JP2015156492A (en) | Semiconductor circuit, transfer source substrate, transfer destination substrate, semiconductor circuit device, and electro-optical device | |
| TW202601240A (en) | Display device and manufacturing method thereof |