JP2011066171A

JP2011066171A - 半導体装置

Info

Publication number: JP2011066171A
Application number: JP2009215133A
Authority: JP
Inventors: Naotsugu Shinagawa; 直嗣品川; Katsuaki Saito; 克明齊藤; Takahiro Saeki; 貴広佐伯; Kentaro Yasuda; 健太郎安田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2009-09-17
Filing date: 2009-09-17
Publication date: 2011-03-31

Abstract

【課題】本発明の課題は、中性子照射を行わずして安定した耐圧を実現する半導体素子を得ることである。
【解決手段】本発明の半導体装置は、第１導電型の第１の半導体領域と、該第１の半導体領域の一方の表面から形成された第２導電型の第２の半導体領域と、該第２の半導体領域を囲むように形成され、前記第１の半導体領域の一方の表面から延びる第２導電型の第３の半導体領域と、該第３の半導体領域を囲むように形成され、前記第１の半導体領域の一方の表面から延びる第１導電型の第４の半導体領域と、前記第１導電型の第１の半導体領域の一方の主表面に延びる、前記第２の半導体領域，前記第３の半導体領域、および前記第４の半導体領域を侵さず、前記第１の半導体領域の一方の主表面に延びる第１導電型の第５の半導体領域と、前記第１の半導体領域のもう一方の表面から延びる第１導電型の第６の半導体領域とを備えていることを特徴とする。
【選択図】図１

Description

本発明は半導体装置に係り、特に１.７ｋＶ以上の高耐圧を必要とする電力用に好適な半導体装置に関する。

電力用半導体装置は、用途によって異なる耐圧クラスのものが用いられている。電力用半導体装置の耐圧を決定するのは、ドリフト領域の不純物濃度に依存して広がる空乏層の長さである。例えば、半導体装置のオフ状態において、エミッタとコレクタ電極間に電圧が印加されたとき、ｐ型のベース領域とｎ型のドリフト領域間のｐｎ接合からドリフト領域内に空乏層が広がる。ドリフト領域の不純物濃度が増加すると、空乏層の広がりを抑え、耐圧を増加させることができる。

高耐圧の電力用半導体装置では、ＦＺ法により育成され、中性子照射により抵抗率が定められたウエハをドリフト領域に用いることが主流となっている。すなわち、先ずＦＺ法により高抵抗のシリコン単結晶インゴットを育成する。育成中はインゴットの転位や結晶欠陥の発生を抑制するために、窒素が添加される。次に、中性子照射によってインゴット全体の抵抗率を低下させる。

インゴット全体の抵抗率は、中性子照射によって高度に制御することができる。すなわち、シリコン単結晶は、２８Ｓｉ（９２.１％）及びその同位体である２９Ｓｉ（４.７％）と３０Ｓｉ（３.０％）で構成されている。シリコン単結晶に中性子線を照射すると、３０Ｓｉが中性子を捕獲吸収してγ線を放出し不安定な同位体３１Ｓｉに移行し、２.６２時間の半減期でβ^-崩壊することで安定な同位体３１Ｐへ変換される。この３１Ｐは、シリコン単結晶の中でｎ型ドーパントとしての働きをもち、ドリフト領域のドーパントとなる。このとき、中性子照射量を制御することによりドリフト領域の不純物濃度、つまり抵抗率を制御することができる。

図６は、従来の電力用半導体装置であるＩＧＢＴの例である。

該図に示すＩＧＢＴにおいては、ドリフト領域となるｎ^-層３１は、中性子照射により抵抗率が制御されている。ｎ^-層３１の一方の主表面には、ｐ層３２が拡散により形成されている。ｐ層３２を囲むように、ｐ層３２１，３２２，３２３，３２４，３２５，３２６，３２７が拡散により形成されている。さらに、ＩＧＢＴの最外周にはｎ⁺層３３が形成されている。

また、ｎ^-層３１のもう一方の表面にはｎ⁺層３４からなる半導体領域が形成され、ｎ⁺層３４の一方の表面にはｐ⁺層３５からなる半導体領域が形成されている。ｐ層３２にはフィールドプレートを持つエミッタ電極３６が、ｐ⁺層３５からなる半導体領域が接する主表面にはコレクタ電極３７が、それぞれ低抵抗接触するよう形成されている。ｐ層３２１，３２２，３２３，３２４，３２５，３２６，３２７およびｎ⁺層３３には、それぞれ補助電極３３１，３３２，３３３，３３４，３３５，３３６，３３７および３８が、各層に低抵抗接触するように形成されている。補助電極３３１，３３２，３３３，３３４，３３５，３３６，３３７および３８は、絶縁膜３４１，３４２，３４３，３４４，３４５，３４６，３４７、および３９を介してｎ^-層３１を覆うフィールドプレートを有している。図中（ａ）で示す領域をアクティブ領域、（ｂ）で示す領域をターミネーション領域と言う。

ＩＧＢＴのオフ状態において、エミッタ電極３６とコレクタ電極３７間に電圧が印加されたとき、アクティブ領域のｎ^-層３１とｐ層３２の間のｐｎ接合から空乏層が広がる。空乏層は、ターミネーション領域を通過してチップ最外周へ、また、ｎ⁺層３４を通過してコレクタ電極３７へ向かって広がる。ｎ^-層３１，ｎ⁺層３４の不純物濃度が増加すると、空乏層の広がりを抑え、耐圧を増加させることができる。異なる耐圧クラスのＩＧＢＴにおいては、ウエハの製造工程中に、中性子照射によって、ｎ^-層３１の不純物濃度、つまり抵抗率を制御することによって目的とする耐圧を確保することができる。

特開２００７−１７６７２５号公報

しかしながら、近年、中性子照射炉が建設されてから長期間を経過し、高経年化が懸念されている。そのため、中性子照射によりドリフト領域を形成した電力用半導体素子を製造することが困難になると予想される。

中性子照射を行わず、電力用半導体素子を製造するには、それに適した素子構造により、高耐圧を確保することが必要となる。

本発明は上述の点に鑑みなされたもので、その目的とするところは、中性子照射を行わずして安定した耐圧を実現する半導体素子を提供することにある。

本発明の半導体装置は、上記目的を達成するために、第１導電型の第１の半導体領域と、該第１の半導体領域の一方の表面から形成された第２導電型の第２の半導体領域と、該第２の半導体領域を囲むように形成され、前記第１の半導体領域の一方の表面から延びる第２導電型の第３の半導体領域と、該第３の半導体領域を囲むように形成され、前記第１の半導体領域の一方の表面から延びる第１導電型の第４の半導体領域と、前記第１導電型の第１の半導体領域の一方の主表面に延びる前記第２の半導体領域，前記第３の半導体領域、および前記第４の半導体領域を侵さず、前記第１の半導体領域の一方の主表面に延びる第１導電型の第５の半導体領域と、前記第１の半導体領域のもう一方の表面から延びる第１導電型の第６の半導体領域と、前記第６の半導体領域の表面に形成された第１の主電極と、前記第２の半導体領域に低抵抗接触し、絶縁膜を介して形成される第２の主電極と、第３の半導体領域に低抵抗接触し、該第２の半導体領域の側及びその反対側に絶縁膜を介して形成される複数の補助電極とを備えていることを特徴とする。

本発明の半導体装置によれば、空乏層の広がりの長さは、第１の半導体領域の一方の表面に設けた、第１導電型の第５の半導体領域と、前記第１の半導体領域のもう一方の表面に設けた第１導電型の第６の半導体領域の深さと濃度によって制御され、耐圧を第５の半導体領域および第６の半導体領域で制御できるため、中性子照射のない高抵抗のシリコンウエハを用いて安定した耐圧の半導体装置を得ることができる。

本発明の半導体装置の実施例１を示す断面図である。本発明の半導体装置の実施例２を示す断面図である。本発明の半導体装置の実施例３を示す断面図である。本発明の半導体装置の実施例４を示す断面図である。本発明の半導体装置の実施例５を示す断面図である。従来の半導体装置であるＩＧＢＴを示す断面図である。

以下、本発明の半導体装置の詳細を図面を用いて説明する。

図１は、本発明の一実施例である半導体装置の断面図である。

該図に示す半導体装置においては、ｎ^--層１１は中性子照射により抵抗率の制御が行われていない高抵抗シリコンウエハである。ｎ^--層１１の一方の主表面にはｐ層１２が拡散により形成されている。ｐ層１２を囲むように、ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７が拡散により形成されている。さらに、半導体装置の最外周には、ｎ⁺層１３が形成されている。さらに各ｐ層１２，１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３とｎ^--層１１との間にｎ層１４が拡散またはエピタキシャル成長によって形成される。また、ｎ^--層１１のもう一方の表面にはｎ⁺層１５が拡散またはエピタキシャル成長により形成されている。また、ｎ⁺層１５の一方の表面には半導体領域１６が拡散またはエピタキシャル成長により形成されている。ここで、半導体領域１６の導電型は、ＩＧＢＴやサイリスタ，ＧＴＯ等のｐエミッタ層を有する半導体装置の場合にはｐ⁺型となり、ＭＯＳＦＥＴやダイオード等の場合はｎ⁺型となる。ｐ層１２にはフィールドプレートを持つ主電極１７が、半導体領域１６が接する主表面には主電極１８が、それぞれ低抵抗接触するよう形成されている。各ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３には、それぞれ補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９が、各層に低抵抗接触するように形成されている。補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９は、絶縁膜１４１，１４２，１４３，１４４，１４５，１４６，１４７および２０を介してｎ^--層１１を覆うフィールドプレートを有している。

ｎ^--層１１の抵抗率が高い、つまり不純物濃度が低いため、その耐圧はｎ層１４およびｎ⁺層１５によって確保される。このとき、ｎ層１４はｐ層１２および各ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７よりも深いという条件の下、ｎ層１４とｎ⁺層１５の深さ、不純物濃度は耐圧クラスに依存する。ｎ層１４およびｎ⁺層１５により耐圧を確保される構造であるため、高抵抗のシリコンウエハを用いる場合でも安定した耐圧が確保できる。

また、半導体装置の耐圧はｎ層１４およびｎ⁺層１５の深さと濃度で制御するため、ｎ^--層１１として用いるシリコンウエハは複数の耐圧クラスに依らずに、同じ抵抗値のウエハを使用することができる。このため、ウエハコストを削減することができる。

図２は、ｎ層４１を各ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７のみを覆うように配置した実施例である半導体装置の断面図である。

該図に示す半導体装置においては、ｎ^--層１１は中性子照射により抵抗率の制御が行われていない高抵抗シリコンウエハである。ｎ^--層１１の一方の主表面にはｐ層１２が拡散により形成されている。ｐ層１２を囲むように、ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７が拡散により形成されている。さらに、半導体装置の最外周には、ｎ⁺層１３が形成されている。さらに各ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７とｎ^--層１１との間にｎ層４１が拡散またはエピタキシャル成長によって形成される。また、ｎ^--層１１のもう一方の表面にはｎ⁺層１５が拡散またはエピタキシャル成長により形成されている。また、ｎ⁺層１５の一方の表面には半導体領域１６が拡散またはエピタキシャル成長により形成されている。ここで、半導体領域１６の導電型は、ＩＧＢＴやサイリスタ，ＧＴＯ等のｐエミッタ層を有する半導体装置の場合にはｐ⁺型となり、ＭＯＳＦＥＴやダイオード等の場合はｎ⁺型となる。ｐ層１２にはフィールドプレートを持つ主電極１７が、半導体領域１６が接する主表面には主電極１８が、それぞれ低抵抗接触するよう形成されている。各ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３には、それぞれ補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９が、各層に低抵抗接触するように形成されている。補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９は、絶縁膜１４１，１４２，１４３，１４４，１４５，１４６，１４７および２０を介してｎ^--層１１を覆うフィールドプレートを有している。

図２の半導体装置において、ｎ層４１が各ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７のみを覆う構造においても、耐圧はｎ層４１およびｎ⁺層１５の深さと濃度で制御するため、安定した耐圧が確保できる。

ｎ層４１を配置する位置は、各ｐ層１２，１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３とｎ^--層１１間のいずれか一部分を覆う場合、同じ作用，効果がある。

図３は、ｎ層４２，４３をそれぞれ各ｐ層１２１，１２２およびｐ層１２４，１２５，１２６のみを覆うように配置した実施例である半導体装置の断面図である。

該図に示す半導体装置においては、ｎ^--層１１は中性子照射により抵抗率の制御が行われていない高抵抗シリコンウエハである。ｎ^--層１１の一方の主表面にはｐ層１２が拡散により形成されている。ｐ層１２を囲むように、ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７が拡散により形成されている。さらに、半導体装置の最外周には、ｎ⁺層１３が形成されている。さらに各ｐ層１２１，１２２とｎ^--層１１との間にｎ層４２が、ｐ層１２４，１２５，１２６とｎ^--層１１との間にｎ層４３が拡散またはエピタキシャル成長によって形成される。また、ｎ^--層１１のもう一方の表面にはｎ⁺層１５が拡散またはエピタキシャル成長により形成されている。また、ｎ⁺層１５の一方の表面には半導体領域１６が拡散またはエピタキシャル成長により形成されている。ここで、半導体領域１６の導電型は、ＩＧＢＴやサイリスタ，ＧＴＯ等のｐエミッタ層を有する半導体装置の場合にはｐ⁺型となり、ＭＯＳＦＥＴやダイオード等の場合はｎ⁺型となる。ｐ層１２にはフィールドプレートを持つ主電極１７が、半導体領域１６が接する主表面には主電極１８が、それぞれ低抵抗接触するよう形成されている。各ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３には、それぞれ補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９が、各層に低抵抗接触するように形成されている。補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９は、絶縁膜１４１，１４２，１４３，１４４，１４５，１４６，１４７および２０を介してｎ^--層１１を覆うフィールドプレートを有している。

図２の半導体装置において、ｎ層４２，４３がそれぞれ各ｐ層１２１，１２２およびｐ層１２４，１２５，１２６のみを覆う構造においても、耐圧はｎ層４２，４３およびｎ⁺層１５の深さと濃度で制御するため、安定した耐圧が確保できる。

ｎ層４２，４３を配置する位置は、各ｐ層１２，１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３とｎ^--層１１間のいずれかの部分を覆う場合、同じ作用，効果がある。

ｎ層４２，４３と同様なｎ層を任意の数追加した場合も、各ｐ層１２，１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３とｎ^--層１１間のいずれかの部分を覆う場合、同じ作用，効果がある。

図４は、ｎ^--層１１とｎ層１４の間にｎ^-層２１を配置した実施例である半導体装置の断面図である。

該図に示す半導体装置においては、ｎ^--層１１は中性子照射により抵抗率の制御が行われていない高抵抗シリコンウエハである。ｎ^--層１１の一方の主表面にはｐ層１２が拡散により形成されている。ｐ層１２を囲むように、ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７が拡散により形成されている。さらに、半導体装置の最外周にはｎ⁺層１３が形成されている。さらに各ｐ層１２，１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３とｎ^--層１１との間にｎ層１４が拡散またはエピタキシャル成長によって形成される。さらにｎ^--層１１とｎ層１４の間にｎ^-層２１が拡散またはエピタキシャル成長によって形成されている。また、ｎ^--層１１のもう一方の表面にはｎ⁺層１５が拡散またはエピタキシャル成長により形成されている。また、ｎ⁺層１５の一方の表面には半導体領域１６が拡散またはエピタキシャル成長により形成されている。ここで、半導体領域１６の導電型は、ＩＧＢＴやサイリスタ，ＧＴＯ等のｐエミッタ層を有する半導体装置の場合にはｐ⁺型となり、ＭＯＳＦＥＴやダイオード等の場合はｎ⁺型となる。ｐ層１２にはフィールドプレートを持つ主電極１７が、半導体領域１６が接する主表面には主電極１８が、それぞれ低抵抗接触するよう形成されている。各ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１４には、それぞれ補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９が、各層に低抵抗接触するように形成されている。補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９は、絶縁膜１４１，１４２，１４３，１４４，１４５，１４６，１４７および２０を介してｎ^--層１１を覆うフィールドプレートを有している。

図１の半導体装置において、ｎ層１４が拡散またはエピタキシャル成長により形成され、かつｎ層１４とｎ^--層の不純物濃度差が大きいとき、ｎ^--層とｎ層１４の境界には電界が集中し、耐圧低下を招く。図４の半導体装置において、ｎ^--層とｎ層１４の間にｎ^-層２１を形成することで、ｎ^--層とｎ層１４の電界集中を緩和し、安定した耐圧が確保できる。

図５は、実施例１の半導体装置において、半導体領域１６がない場合の実施例である半導体装置３の断面図である。

該図に示す半導体装置おいては、ｎ^--層１１は中性子照射により抵抗率の制御が行われていないシリコンウエハである。ｎ^--層１１の一方の主表面にはｐ層１２が拡散により形成されている。ｐ層１２を囲むように、ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７が拡散により形成されている。さらに、ＩＧＢＴの最外周には、ｎ⁺層１３が形成されている。さらに各ｐ層１２，１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３とｎ^--層１１との間にｎ層１４が拡散またはエピタキシャル成長によって形成される。また、ｎ^--層１１のもう一方の表面にはｎ⁺層１５が拡散またはエピタキシャル成長により形成されている。ｐ層１２にはフィールドプレートを持つ主電極１７が、ｎ⁺層１５が接する主表面には主電極１８が、それぞれ低抵抗接触するよう形成されている。各ｐ層１２１，１２２，１２３，１２４，１２５，１２６，１２７およびｎ⁺層１３には、それぞれ補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９が、各層に低抵抗接触するように形成されている。補助電極１３１，１３２，１３３，１３４，１３５，１３６，１３７および１９は、絶縁膜１４１，１４２，１４３，１４４，１４５，１４６，１４７および２０を介してｎ^--層１１を覆うフィールドプレートを有している。

図５の半導体装置において、ｎ⁺層１５が主電極１８と接触する構造においても、耐圧はｎ層１４およびｎ⁺層１５の深さと濃度で制御するため、安定した耐圧が確保できる。

１１ｎ^--層
１２，３２，１２１，１２２，１２３，１２４，１２５，１２６，１２７，３２１，３２２，３２３，３２４，３２５，３２６，３２７ｐ層
１３，１５，３３，３４ｎ⁺層
１９，３８，１３１，１３２，１３３，１３４，１３５，１３６，１３７，３３１，３３２，３３３，３３４，３３５，３３６，３３７補助電極
１４，４１，４３，４４ｎ層
２０，３９，１４１，１４２，１４３，１４４，１４５，１４６，１４７，３４１，３４２，３４３，３４４，３４５，３４６，３４７絶縁膜
１６半導体領域
１７，１８主電極
２１，３１ｎ^-層
３５ｐ⁺層
３６エミッタ電極
３７コレクタ電極

Claims

第１導電型の第１の半導体領域と、該第１の半導体領域の一方の表面から形成された第２導電型の第２の半導体領域と、該第２の半導体領域を囲むように形成され、前記第１の半導体領域の一方の表面から延びる第２導電型の第３の半導体領域と、該第３の半導体領域を囲むように形成され、前記第１の半導体領域の一方の表面から延びる第１導電型の第４の半導体領域と、前記第１導電型の第１の半導体領域の一方の主表面に延びる前記第２の半導体領域，前記第３の半導体領域、および前記第４の半導体領域を侵さず、前記第１の半導体領域の一方の主表面に延びる第１導電型の第５の半導体領域と、前記第１の半導体領域のもう一方の表面から延びる第１導電型の第６の半導体領域と、前記第６の半導体領域の表面に形成された第１の主電極と、前記第２の半導体領域に低抵抗接触し、絶縁膜を介して形成される第２の主電極と、第３の半導体領域に低抵抗接触し、該第２の半導体領域の側及びその反対側に絶縁膜を介して形成される複数の補助電極とを備えていることを特徴とする半導体装置。
請求項１に記載の半導体装置において、
前記第１の半導体領域がＦＺ法により育成され、かつ、中性子照射されていないシリコンウエハにより形成されていることを特徴とする半導体装置。
請求項１，請求項２に記載の半導体装置において、
前記第１導電型の第５の半導体領域は、その拡散深さが前記第２導電型の第２の半導体領域および前記第２導電型の第３の半導体領域より深いことを特徴とする半導体装置。
請求項１，請求項２，請求項３に記載の半導体装置において、
前記第１導電型の第５の半導体領域は、前記第２導電型の第２の半導体領域および複数ある前記第２導電型の第３の半導体領域および前記第１導電型の第４の半導体領域の全部分を覆うことを特徴とする半導体装置。
請求項１，請求項２，請求項３に記載の半導体装置において、
前記第１導電型の第５の半導体領域は、前記第２導電型の第２の半導体領域および複数ある前記第２導電型の第３の半導体領域および前記第１導電型の第４の半導体領域の一部分に有することを特徴とする半導体装置。
請求項１，請求項２，請求項３に記載の半導体装置において、
前記第１導電型の第５の半導体領域は、前記第２導電型の第２の半導体領域および複数ある前記第２導電型の第３の半導体領域および前記第１導電型の第４の半導体領域の複数の部分に有することを特徴とする半導体装置。
請求項１，請求項２，請求項３，請求項４，請求項５，請求項６に記載の半導体装置において、
前記第２の半導体領域，前記第３の半導体領域，前記第４の半導体領域、および前記第１導電型の第５の半導体領域を侵さず、かつ、前記第１の半導体領域の一方の主表面に延びる第１導電型の第７の半導体領域を有することを特徴とする半導体装置。
請求項１，請求項２，請求項３，請求項４，請求項５，請求項６，請求項７に記載の半導体装置において、
前記第１導電型の第６の半導体領域の、前記第１の主電極と接触する側の主表面に形成され、前記第１の主電極と接触する、第２導電型の８の半導体領域を有することを特徴とする半導体装置。
請求項１，請求項２，請求項３，請求項４，請求項５，請求項６，請求項７に記載の半導体装置において、
前記第１導電型の第６の半導体領域の、前記第１の主電極と接触する側の主表面に形成され、前記第１の主電極と接触する、第１導電型の第９の半導体領域を有することを特徴とする半導体装置。