[go: up one dir, main page]

JP2011061705A - スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置 - Google Patents

スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置 Download PDF

Info

Publication number
JP2011061705A
JP2011061705A JP2009211991A JP2009211991A JP2011061705A JP 2011061705 A JP2011061705 A JP 2011061705A JP 2009211991 A JP2009211991 A JP 2009211991A JP 2009211991 A JP2009211991 A JP 2009211991A JP 2011061705 A JP2011061705 A JP 2011061705A
Authority
JP
Japan
Prior art keywords
spread spectrum
spectrum clock
frequency level
frequency
clocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009211991A
Other languages
English (en)
Other versions
JP4816781B2 (ja
Inventor
Hideyuki Kusunoki
英行 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2009211991A priority Critical patent/JP4816781B2/ja
Priority to US12/878,856 priority patent/US8634446B2/en
Publication of JP2011061705A publication Critical patent/JP2011061705A/ja
Application granted granted Critical
Publication of JP4816781B2 publication Critical patent/JP4816781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

【課題】一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックに対して、そのスペクトラム拡散クロックの上記周波数レベルを検出することのできるスペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置の提供。
【解決手段】パルス発生回路48は、基準クロックの計数値と設定レジスタ46に記憶された値とを比較することで一定期間毎にパルスを発生する。その一定期間にスペクトラム拡散クロックSSC_CLKを計数して得られたSSCカウント値をカウンタバッファ51に保持して、設定レジスタ53に記憶された各種閾値と比較回路55を介して比較することにより、その時点におけるスペクトラム拡散クロックSSC_CLKの周波数レベルを検知することができる。
【選択図】図1

Description

本発明は、一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックに対して、そのスペクトラム拡散クロックの上記周波数レベルを検出するスペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置に関する。
従来より、電子機器等のシステム設計で問題になる電磁波妨害雑音(EMI)を低減するために、周波数が一定の周期で変調されるスペクトラム拡散クロック(Spread Spectrum Clock)が用いられている。スペクトラム拡散クロックは、周波数が一定の周期で変調されることにより、EMIを低減するものである。
また、この種のスペクトラム拡散クロックを生成するスペクトラム拡散クロック生成装置では、スペクトラム拡散クロックのクロック数と基準クロックのクロック数とをダウンカウンタとアップカウンタとでそれぞれ計数し、両者のカウンタ値の関係が所定の範囲にあるか否かに基づいて基準クロックが正常に動作しているか否かを判断することも提案されている(例えば、特許文献1参照)。
特開2008−77199号公報
ここで、例えば、スキャナ等の画像読取装置における画像を読み取るタイミングを制御する各要素はクロック数に基づいて、それぞれ制御されている。従来では、一定の周波数である基準クロックのクロック数に基づいて、各要素が制御されるが、その場合、EMIが生じるという問題があった。また、スペクトラム拡散クロックのクロック数に基づいて各要素を制御しようとすると、スペクトラム拡散クロックは、時間に応じて周波数が変調されてクロック数が一定に定まらないため、読み取られたデータを取り込むタイミングがずれる可能性があった。
スペクトラム拡散クロックの周波数の変調幅を複数の周波数レベルに分割して考え、その時点のスペクトラム拡散クロックの周波数レベルが分かれば上記データ取り込みのタイミングを補正することが可能となるが、上記特許文献1の装置では、スペクトラム拡散クロックの周波数レベルまでは検出することができない。
そこで、本発明は、一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックに対して、そのスペクトラム拡散クロックの上記周波数レベルを検出することのできるスペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置の提供を目的としてなされた。
上記目的を達するためになされた本発明は、一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックに対して、そのスペクトラム拡散クロックの上記周波数レベルを検出するスペクトラム拡散クロックの周波数レベル検出方法であって、少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定期間に発生するクロック数の範囲を決定する第1決定工程と、上記一定期間における上記スペクトラム拡散クロックのクロック数を計測する計測工程と、上記計測工程で計測された上記クロック数が上記第1決定工程で決定されたクロック数の範囲に含まれるか否かを判断する第1判断工程と、上記第1判断工程で、上記計測工程で計測された上記クロック数が上記第1決定工程で決定されたクロック数の範囲に含まれると判断された場合、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する第1推定工程と、を備えたことを特徴としている。
このように構成された本発明では、第1決定工程にて、上記スペクトラム拡散クロックの周波数レベルが少なくとも1つの周波数レベルに該当する際に、一定期間に発生するクロック数の範囲が決定される。計測工程では、上記一定期間における上記スペクトラム拡散クロックのクロック数が計測され、第1判断工程では、上記計測工程で計測された上記クロック数が上記第1決定工程で決定されたクロック数の範囲に含まれるか否かが判断される。
そして、上記第1判断工程で、上記計測工程で計測された上記クロック数が上記第1決定工程で決定されたクロック数の範囲に含まれると判断された場合、第1推定工程にて、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定される。従って、本発明の方法によれば、上記スペクトラム拡散クロックの周波数レベルが少なくとも上記1つの周波数レベルに該当することを推定することができ、その推定結果を用いることで上記データの取り込みタイミング等も補正することができる。
なお、本発明の方法は以下の構成に限定されるものではないが、上記第1決定工程では、全ての上記周波数レベル毎にそれぞれ上記クロック数の範囲を決定し、上記第1判断工程では、上記計測工程で計測された上記クロック数が上記第1決定工程で決定されたどの周波数レベルに対応するクロック数の範囲に含まれるかを判断し、上記第1推定工程では、上記計測工程で計測された上記クロック数が含まれると上記第1判断工程で判断されたクロック数の範囲に対応する周波数レベルに、上記スペクトラム拡散クロックの周波数レベルが該当すると推定してもよい。この場合、上記スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当する場合でもその該当する周波数レベルを推定することができ、上記タイミング等の補正に一層有効に適用することができる。
そして、その場合、上記計測工程で計測されたクロック数を上記一定期間毎にn回(nは2以上の整数)加算する加算工程を、更に備え、上記スペクトラム拡散クロックは、上記一定期間毎に該当する周波数レベルが順次変化し、上記第1決定工程では、隣接するn個の周波数レベルの組毎に、上記スペクトラム拡散クロックのその周波数レベルの組に該当する期間におけるクロック数の範囲を決定し、上記第1判断工程では、上記加算工程による加算後の上記クロック数が上記第1決定工程で決定されたどの周波数レベルの組に対応するクロック数の範囲に含まれるかを判断してもよい。
この場合、隣接するn個の上記一定期間に亘って計測工程で計測された全てのクロック数が加算工程にて加算され、その加算後のクロック数が、第1決定工程にて決定された隣接するn個の周波数レベルの組に該当するクロック数の範囲のどれに含まれるかが第1判断工程にて判断される。このため、個々の周波数レベルに対応するクロック数の差が小さい場合でも、周波数レベルを隣接するn個でまとめて比較することによって良好に周波数レベルを推定することができる。
また、本発明において、上記スペクトラム拡散クロックを一定倍率で逓倍する逓倍工程を、更に備え、上記第1決定工程では、上記各周波数レベルに該当する際に上記スペクトラム拡散クロックが一定期間に発生するクロック数の範囲を上記一定倍率で逓倍した範囲を決定し、上記計測工程では、上記一定期間における上記スペクトラム拡散クロックのクロック数を上記逓倍工程によって逓倍したクロック数を計測し、上記第1判断工程では、上記計測工程で計測された上記逓倍後のクロック数が上記第1決定工程で決定されたクロック数の範囲に含まれるか否かを判断し、上記一定倍率は、上記第1決定工程で決定される上記周波数レベル毎の上記範囲間の差が1以上となる値であってもよい。
この場合、逓倍工程により上記一定倍率で逓倍されたスペクトラム拡散クロックのクロック数の計数値が上記一定期間に発生するクロック数の範囲を上記一定倍率で逓倍した範囲に含まれるか否かが、上記第1判断工程にて判断される。また、上記一定倍率は、上記第1決定工程で決定される上記周波数レベル毎の上記範囲間の差が1以上となる値とされている。このため、個々の周波数レベルに対応するクロック数の差が小さい場合でも、スペクトラム拡散クロックのクロック数と上記クロック数の範囲とを、上記一定倍率をかけたもの同士比較することによって、スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するかを良好に判断することができる。
また、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当してから他の各周波数レベルに該当するまでの時間をそれぞれ計時する第1計時工程を、更に備え、上記推定工程では、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定した後、上記第1計時工程の計時結果に基づいて各時点における上記スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するか推定してもよい。
この場合、スペクトラム拡散クロックの周波数レベルが少なくとも上記1つの周波数レベルに該当することを推定することができれば、スペクトラム拡散クロックの周波数レベルがその1つの周波数レベルに該当してから他の各周波数レベルに該当するまでの時間が第1計時工程にてそれぞれ計時される。そして、上記推定工程では、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定した後、上記第1計時工程の計時結果に基づいて各時点における上記スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するか推定される。このため、スペクトラム拡散クロックの周波数レベルが少なくとも上記1つの周波数レベルに該当することが推定できれば、各時点でそのスペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するのかを良好に推定することができる。
また、上記目的を達するためになされた本発明は、一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックに対して、そのスペクトラム拡散クロックの上記周波数レベルを検出するスペクトラム拡散クロックの周波数レベル検出方法であって、少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定クロック数発生するのに要する時間の範囲を決定する第2決定工程と、上記スペクトラム拡散クロックが上記一定クロック数発生するのに要する時間を計時する第2計時工程と、上記第2計時工程で計時された時間が上記第2決定工程で決定された時間の範囲に含まれるか否かを判断する第2判断工程と、上記第2判断工程で、上記第2計時工程で計時された時間が上記第2決定工程で決定された時間の範囲に含まれると判断された場合、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する第2推定工程と、を備えたものであってもよい。
このように構成された本発明では、第2決定工程にて、上記スペクトラム拡散クロックの周波数レベルが少なくとも1つの周波数レベルに該当する際に、上記スペクトラム拡散クロックが一定クロック数発生するのに要する時間の範囲が決定される。第2計時工程では、上記スペクトラム拡散クロックが上記一定クロック数発生するのに要する時間が計時され、第2判断工程では、上記第2計時工程で計時された時間が上記第2決定工程で決定された時間の範囲に含まれるか否かが判断される。
そして、上記第2判断工程で、上記第2計時工程で計時された時間が上記第2決定工程で決定された時間の範囲に含まれると判断された場合、第2推定工程にて、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定される。従って、本発明の方法によっても、上記スペクトラム拡散クロックの周波数レベルが少なくとも上記1つの周波数レベルに該当することを推定することができ、その推定結果を用いることで上記データの取り込みタイミング等も補正することができる。
また、上記目的を達するためになされた本発明のスペクトラム拡散クロックの周波数レベル検出装置は、一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックのクロック数を計数するスペクトラム拡散クロックカウンタと、少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定期間に発生するクロック数の範囲を記憶した第1記憶手段と、上記一定期間に上記スペクトラム拡散クロックカウンタが計数した上記クロック数が上記第1記憶手段に記憶されたクロック数の範囲に含まれるか否かを判断する第1判断手段と、上記第1判断手段が、上記スペクトラム拡散クロックカウンタが計数した上記クロック数が上記第1記憶手段に記憶されたクロック数の範囲に含まれると判断した場合、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する第1推定手段と、を備えたことを特徴としている。
このように構成された本発明では、一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックのクロック数をスペクトラム拡散クロックカウンタが計数する。第1記憶手段は、スペクトラム拡散クロックの周波数レベルが少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定期間に発生するクロック数の範囲を記憶しており、第1判断手段は、上記一定期間に上記スペクトラム拡散クロックカウンタが計数した上記クロック数が上記第1記憶手段に記憶されたクロック数の範囲に含まれるか否かを判断する。
そして、上記第1判断手段が、上記スペクトラム拡散クロックカウンタが計数した上記クロック数が上記第1記憶手段に記憶されたクロック数の範囲に含まれると判断した場合、第1推定手段は、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する。このため、本発明の装置によっても、上記スペクトラム拡散クロックの周波数レベルが少なくとも上記1つの周波数レベルに該当することを推定することができ、その推定結果を用いることで上記データの取り込みタイミング等も補正することができる。
なお、本発明の装置は以下の構成に限定されるものではないが、上記第1記憶手段は、全ての上記周波数レベル毎にそれぞれ上記クロック数の範囲を記憶し、上記第1判断手段は、上記スペクトラム拡散クロックカウンタが計数した上記クロック数が上記第1記憶手段に記憶されたどの周波数レベルに対応するクロック数の範囲に含まれるかを判断し、上記第1推定手段は、上記スペクトラム拡散クロックカウンタが計数した上記クロック数が含まれると上記第1判断手段が判断したクロック数の範囲に対応する周波数レベルに、上記スペクトラム拡散クロックの周波数レベルが該当すると推定してもよい。この場合、上記スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当する場合でもその該当する周波数レベルを推定することができ、上記タイミング等の補正に一層有効に適用することができる。
そして、その場合、上記一定期間毎にn回(nは2以上の整数)上記スペクトラム拡散クロックカウンタが計数した各クロック数を加算する加算手段を、更に備え、上記スペクトラム拡散クロックは、上記一定期間毎に該当する周波数レベルが順次変化し、上記第1記憶手段は、隣接するn個の周波数レベルの組毎に、上記スペクトラム拡散クロックのその周波数レベルの組に該当する期間におけるクロック数の範囲を記憶し、上記第1判断手段は、上記加算手段による加算後の上記クロック数が上記第1記憶手段に記憶されたどの周波数レベルの組に対応するクロック数の範囲に含まれるかを判断してもよい。
この場合、隣接するn個の上記一定期間に亘ってスペクトラム拡散クロックカウンタが計数した全てのクロック数が加算手段にて加算され、その加算後のクロック数が、第1記憶手段に記憶された隣接するn個の周波数レベルの組に該当するクロック数の範囲のどれに含まれるかを第1判断手段が判断する。このため、個々の周波数レベルに対応するクロック数の差が小さい場合でも、周波数レベルを隣接するn個でまとめて比較することによって良好に周波数レベルを推定することができる。
また、本発明において、上記スペクトラム拡散クロックを一定倍率で逓倍する逓倍手段を、更に備え、上記第1記憶手段は、上記各周波数レベルに該当する際に上記スペクトラム拡散クロックが一定期間に発生するクロック数の範囲を上記一定倍率で逓倍した範囲を記憶し、上記スペクトラム拡散クロックカウンタは、上記一定期間における上記スペクトラム拡散クロックのクロック数を上記逓倍手段によって逓倍したクロック数を計測し、上記第1判断手段は、上記スペクトラム拡散クロックカウンタが計数した上記逓倍後のクロック数が上記第1記憶手段に記憶されたクロック数の範囲に含まれるか否かを判断し、上記一定倍率は、上記第1記憶手段に記憶された上記周波数レベル毎の上記範囲間の差が1以上となる値であってもよい。
この場合、逓倍手段により上記一定倍率で逓倍されたスペクトラム拡散クロックのクロック数の計数値が上記一定期間に発生するクロック数の範囲を上記一定倍率で逓倍した範囲に含まれるか否かが、上記第1判断手段にて判断される。また、上記一定倍率は、上記第1記憶手段に記憶された上記周波数レベル毎の上記範囲間の差が1以上となる値とされている。このため、個々の周波数レベルに対応するクロック数の差が小さい場合でも、スペクトラム拡散クロックのクロック数と上記クロック数の範囲とを、上記一定倍率をかけたもの同士比較することによって、スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するかを良好に判断することができる。
また、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当してから他の各周波数レベルに該当するまでの時間をそれぞれ計時する第1計時手段を、更に備え、上記推定手段は、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定した後、上記第1計時手段の計時結果に基づいて各時点における上記スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するか推定してもよい。
この場合、スペクトラム拡散クロックの周波数レベルが少なくとも上記1つの周波数レベルに該当することを推定することができれば、スペクトラム拡散クロックの周波数レベルがその1つの周波数レベルに該当してから他の各周波数レベルに該当するまでの時間を第1計時手段がそれぞれ計時する。そして、上記推定手段は、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定した後、上記第1計時手段の計時結果に基づいて各時点における上記スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するか推定する。このため、スペクトラム拡散クロックの周波数レベルが少なくとも上記1つの周波数レベルに該当することが推定できれば、各時点でそのスペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するのかを良好に推定することができる。
また、上記目的を達するためになされた本発明のスペクトラム拡散クロックの周波数レベル検出装置は、一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックのクロック数を計数するスペクトラム拡散クロックカウンタと、少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定クロック数発生するのに要する時間の範囲を記憶した第2記憶手段と、上記スペクトラム拡散クロックが上記一定クロック数発生するのに要する時間を計時する第2計時手段と、上記第2計時手段が計時した時間が上記第2記憶手段に記憶された時間の範囲に含まれるか否かを判断する第2判断手段と、上記第2判断手段が、上記第2計時手段が計時した時間が上記第2記憶手段に記憶された時間の範囲に含まれると判断した場合、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する第2推定手段と、を備えたことを特徴とするものであってもよい。
このように構成された本発明では、一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックのクロック数をスペクトラム拡散クロックカウンタが計数する。また、第2記憶手段は、スペクトラム拡散クロックの周波数レベルが少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定クロック数発生するのに要する時間の範囲を記憶している。更に、第2計時手段は、上記スペクトラム拡散クロックが上記一定クロック数発生するのに要する時間を計時する。
そして、第2判断手段は、上記第2計時手段が計時した時間が上記第2記憶手段に記憶された時間の範囲に含まれるか否かを判断し、上記第2判断手段が、上記第2計時手段が計時した時間が上記第2記憶手段に記憶された時間の範囲に含まれると判断した場合、第2推定手段は、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する。従って、本発明の装置によっても、上記スペクトラム拡散クロックの周波数レベルが少なくとも上記1つの周波数レベルに該当することを推定することができ、その推定結果を用いることで上記データの取り込みタイミング等も補正することができる。
周波数レベル検出回路の回路構成を表すブロック図である。 スペクトラム拡散クロックの一例を閾値と共に表す説明図である。 その周波数レベル検出回路の動作を表すタイムチャートである。 本発明が適用された複合機の画像読取装置の構成を表す断面図である。 その画像読取装置の回路構成を表すブロック図である。 その画像読取装置に適用されたスペクトラム拡散クロックの一例を他の閾値と共に表す説明図である。 その閾値に対応した上記周波数レベル検出回路の変形例の回路構成を表すブロック図である。 上記周波数レベル検出回路の他の変形例の回路構成を表すブロック図である。 上記周波数レベル検出回路の更に他の変形例の回路構成を表すブロック図である。 その周波数レベル検出回路における処理を表すフローチャートである。
次に、本発明の実施の形態を図面と共に説明する。
[周波数レベル検出回路の構成]
図1は、本発明の周波数レベル検出装置の一例である周波数レベル検出回路4の回路構成を表すブロック図である。図1に示すように、周波数レベル検出回路4は、スペクトラム拡散クロック発生回路1が発生したスペクトラム拡散クロックSSC_CLKを一定倍率で逓倍する逓倍手段の一例としてのPLL41と、そのPLL41にて逓倍されたスペクトラム拡散クロックSSC_CLKのクロック数を計数するスペクトラム拡散クロックカウンタの一例としてのSSCカウンタ42とを備えている。なお、PLL41による処理が逓倍工程に、スペクトラム拡散クロックSSC_CLKのクロック数を計数する処理が計測工程に、それぞれ相当する。
また、周波数レベル検出回路4は、基準クロック発生回路2が発生した基準クロックのクロック数を計数する基準クロックカウンタ45と、その基準クロックカウンタ45に計数された基準カウンタ値を設定レジスタ46に記憶された所定カウンタ値と比較する比較回路47と、比較回路47による比較結果が一致であった場合にパルスを発生するパルス発生回路48とを備えている。図2に示されているように、スペクトラム拡散クロックSSC_CLKの周波数は、一定の変調周期で変調する。その変調周期を16分割することによって、8段階のスペクトラム拡散クロックSSC_CLKの周波数レベルが定義される。図2の例では、スペクトラム拡散クロックSSC_CLKは50KHzの一定した変調周期で変調されている。そして、その変調周期を16分割した一定期間Δtに相当する基準カウンタ値が設定レジスタ46に上記所定カウンタ値として記憶されている。また、パルス発生回路48が出力するパルスは、基準クロックカウンタ45にカウンタ初期化信号としても入力されている。このため、パルス発生回路48は、上記一定期間Δtが経過する毎に1つずつパルスを発生する。
上記カウンタ初期化信号はSSCカウンタ42にも入力されており、上記一定期間Δtの間にSSCカウンタ42にて計数されたSSCカウント値は、パルス発生回路48が発生したパルスに同期してレベル判定回路50のカウンタバッファ51に保持される。レベル判定回路50は、更に、次に述べる7個の閾値を記憶した第1記憶手段の一例としての設定レジスタ53と、その各種閾値とカウンタバッファ51が保持するSSCカウント値とを比較する7個の比較回路55(それぞれが第1判断手段の一例)と、各比較回路55の比較結果に基づいて上記レベル検出信号を出力する第1推定手段の一例としてのデコーダ57とを備えている。
図2に示すように、上記変調周期を16分割してスペクトラム拡散クロックSSC_CLKの周波数を8段階の周波数レベルに分割したとき、上記8段階の周波数レベルを周波数が低い方から97〜97.375MHzの範囲をレベル0、97.375〜97.750MHzの範囲をレベル1、・・・99.625〜100MHzの範囲がレベル7となる。設定レジスタ53は、周波数レベルの範囲における上記一定期間Δtの間のスペクトラム拡散クロックSSC_CLKのカウント値を、それぞれ7個の閾値A〜Gとして記憶している。本例では、上記一定倍率で逓倍した閾値として記憶されている。7個の比較回路55は当該各閾値とカウンタバッファ51に保持された上記一定期間Δtの間のSSCカウント値とを比較する。デコーダ57は、各比較回路55の比較結果に基づき、その時点におけるスペクトラム拡散クロックSSC_CLKの周波数レベルがどの周波数レベルにあるかを表すレベル検出信号を出力するのである。
また、設定レジスタ53に上記各閾値を記憶する処理が第1決定工程に、各比較回路55の処理が第1判断工程に、デコーダ57の処理が第1推定工程に、それぞれ相当する。
図3は、この周波数レベル検出回路4の動作を具体例を挙げて説明するタイムチャートである。図3に示すように、スペクトラム拡散クロックSSC_CLKが発生している期間に、上記一定時間Δt毎にパルス発生回路48からパルスが発生される。SSCカウンタ42にて計数されるSSCカウント値は、そのパルスに同期してカウンタバッファ51に保持されると共に、0にリセットされて新たに計数が開始される。このため、カウンタバッファ51に保持されたSSCカウント値に応じて、デコーダ57より周波数レベル0,周波数レベル1,…に対応したレベル検出信号を出力することができる。
このように、周波数レベル検出回路4では、スペクトラム拡散クロックSSC_CLKの周波数レベルがどの周波数レベルに該当する場合でもその該当する周波数レベルを表すレベル検出信号を出力することができる。
しかも、周波数レベル検出回路4では、スペクトラム拡散クロックSSC_CLKをPLL41で逓倍したSSCカウント値と上記閾値A〜Gを同じ倍率で逓倍した閾値とを比較しているので、個々の周波数レベルに対応するクロック数の差が小さい場合でも、スペクトラム拡散クロックSSC_CLKの周波数レベルがどの周波数レベルに該当するかを良好に判断することができる。
例えば、周波数レベル0に対応する逓倍しない場合のカウント値が121.4未満で、周波数レベル1に対応する逓倍しない場合のカウント値が121.4以上121.9未満である場合、カウント値は整数値しか取り得ないので両者を比較することができない。これに対して、カウント値を2倍に逓倍すれば、周波数レベル0のカウント値が242.8未満、周波数レベル1のカウント値が242.8以上243.8未満となり、両者の範囲の差が1以上となるので良好に周波数レベルを判断することができる。
[周波数レベル検出回路の適用例]
次に、画像読取装置910に対して、周波数レベル検出回路4を適用した場合を例示して説明する。図4は、画像読取装置910の構成を表す断面図である。
画像読取装置910において、フラットベッド部910aには、密着型イメージセンサ(読取ヘッド)912や第1プラテンガラス914等が設けられており、カバー部910bには、原稿供給トレイ916、原稿搬送装置918、原稿搬出トレイ920等が設けられている。
イメージセンサ912は、光電変換素子の一例としてのCIS(Contact Image Sensor)925、セルフォックレンズ924及び光源926を備えており、読取位置に存在する原稿に対して光源926から光を照射し、原稿からの反射光をセルフォックレンズ924によってCIS925に結像することで画像を読み取るように構成されている。
[画像読取装置の回路構成]
次に、図5は、本発明の周波数検出回路4が適用された画像読取装置910の回路構成を表すブロック図である。なお、本実施の形態の画像読取装置910は、1チャンネルのCIS925を使用した画像読取装置である。
図5に示すように、本実施の形態の画像読取装置910は、一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックSSC_CLKを発生するスペクトラム拡散クロック発生回路1と、基準クロックを発生する基準クロック発生回路2とを備えている。スペクトラム拡散クロック発生回路1が発生するスペクトラム拡散クロックSSC_CLKは、クロック生成回路3に入力される。
クロック生成回路3は、1画素周期内で変化する画素周期信号としての画素転送クロックDEVCLKや、ライン周期信号SHを生成してCIS925へ出力する。ここで、画素転送クロックDEVCLKは、画素周期の1/2でHとLとが入れ替わる信号である。また、クロック生成回路3は、1画素周期であるAD変換タイミング信号(以下、単にタイミング信号という)ADCLKも生成して後述のタイミング調整回路10へ出力する。タイミング信号ADCLKは、CIS925から出力される読取データ(アナログ信号)をデジタル信号に変換するタイミングを与える信号で、画素転送クロックDEVCLKが立ち上がって画素周期が開始された後、所定個のスペクトラム拡散クロックSSC_CLKがカウントされたときに出力される。
CIS925が出力する読取データは、AD変換器7にてデジタルデータに変換された後、デジタル画像処理回路8に入力される。そして、デジタル画像処理回路8によって、シェーディング補正,γ補正等の補正処理や、解像度変換処理、フィルタ処理、色変換処理、2値化処理などの各種画像処理が実行される。
スペクトラム拡散クロックSSC_CLKの周波数は随時変化しているため、クロック生成回路3からタイミング信号ADCLKが出力されたタイミングでAD変換器7によるAD変換を実行すると、次のような課題が発生する。
画素転送クロックDEVCLKの立ち上がりでCIS925が読取データの出力を開始し、それから所定クロック目のスペクトラム拡散クロックSSC_CLKの立ち上がりでタイミング信号ADCLKが立ち上がってAD変換が実行されるとすると、スペクトラム拡散クロックSSC_CLKの周波数によってAD変換タイミングがずれる。このAD変換タイミングが、上記のようにずれることによって得られるデジタルデータの値も変動する場合がある。
周波数レベル検出回路4では、上記で説明したように、スペクトラム拡散クロックSSC_CLKと基準クロックとを比較することにより、その時点で発生されているスペクトラム拡散クロックSSC_CLKの周波数レベルを検出し、レベル検出信号として出力する。
そして、タイミング調整回路10は、タイミング信号ADCLKを周波数レベル検出回路4から出力された上記レベル検出信号に応じて遅延補正した補正後タイミング信号new_ADCLKを生成する。そして、タイミング信号ADCLKの代わりにAD変換器7に入力することにより、AD変換タイミングのずれが抑制される。
[本発明の他の実施の形態]
なお、本発明は以下の構成に何等限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、図2ではスペクトラム拡散クロックSSC_CLKの変調周期を時間で16に等分割したが、不等間隔に分割してもよく、時間ではなくクロック数によって等分割してもよい。
図6は、スペクトラム拡散クロックSSC_CLKの変調周期間におけるクロック数の総数を、クロック数で16に等分割した場合を表している。図6に示すように、スペクトラム拡散クロックSSC_CLKの周波数が高い所では、そのスペクトラム拡散クロックSSC_CLKが一定クロック数発生するのに要する時間が短くなる。そこで、スペクトラム拡散クロックSSC_CLKが一定クロック数発生するのに要する時間に対して閾値を設定し(第2決定工程)、その閾値を用いてスペクトラム拡散クロックSSC_CLKの周波数レベルを判断することもできる。
図7は、そのような実施の形態の周波数レベル検出回路104の回路構成を表すブロック図である。図7に示すように、この周波数レベル検出回路104では、基準クロック発生回路2が発生した基準クロックのクロック数は第2計時手段の一例としての基準クロックカウンタ145にて計数され、レベル判定回路150のカウンタバッファ151に入力される。また、スペクトラム拡散クロック発生回路1が発生したスペクトラム拡散クロックSSC_CLKのクロック数はSSCカウンタ142にて計数され、比較回路147に入力される。比較回路147には、上記一定クロック数を記憶した設定レジスタ146が接続されており、SSCカウンタ142にて計数されたクロック数と設定レジスタ146に記憶されたクロック数との比較回路147による比較結果が一致であった場合、パルス発生回路148がパルスを発生する。このパルスは、カウンタバッファ151に入力されると共に、SSCカウンタ142にカウンタ初期化信号としても入力されている。
このため、カウンタバッファ151では、スペクトラム拡散クロックSSC_CLKが一定クロック数発生する間の基準クロックのパルス数(カウンタ値)を出力することができる。この出力は、スペクトラム拡散クロックSSC_CLKが上記一定クロック数発生するのに要する時間に対応している。レベル判定回路150の設定レジスタ153(第2記憶手段の一例)には、カウンタバッファ151の出力と比較すべきカウンタ値が上記時間に対して設定された閾値に応じて記憶されており、7つの比較回路155(第2判断手段の一例)はカウンタバッファ151の出力と上記各閾値に応じた各カウンタ値とを比較して、その結果に基づいて前述のようにデコーダ157がレベル検出信号を出力する。
なお、設定レジスタ153に上記各閾値に応じたカウンタ値を記憶する処理が第2決定工程に、基準クロックカウンタ145の処理が第2計時工程に、比較回路155の処理が第2判断工程に、デコーダ157の処理が第2推定工程に、それぞれ相当する。また、この場合も、基準クロック発生回路2と基準クロックカウンタ145との間に図1に記載のPLL41を設けてもよく、その場合、スペクトラム拡散クロックSSC_CLKが上記一定クロック数発生するのに要する時間を一層精密に計時することができる。
また、前述の周波数レベル検出回路4において、各周波数レベルに対応するカウント数の範囲の差が逓倍しなくても1以上である場合は、PLL41を省略してもよいことはいうまでもない。更に、PLL等によってスペクトラム拡散クロックSSC_CLKを逓倍する代わりに上記SSCカウント値を上記一定期間毎にn回加算してもよい。
図8は、そのような実施の形態の周波数レベル検出回路204の回路構成を表すブロック図である。図8に示すように、この周波数レベル検出回路204は、スペクトラム拡散クロック発生回路1,基準クロック発生回路2からレベル判定回路250に至るまでの構成は、PLL41を省略した点を除いて周波数レベル検出回路4と同様に構成されているので、図1で用いた符号を付して詳細な説明を省略する。
レベル判定回路250は、前述のカウンタバッファ51と同様のカウンタバッファ251に加えて、更に同様のカウンタバッファ252を備えている。前述のように、パルス発生回路48が発生するパルスに同期してSSCカウント値がカウンタバッファ251に保持されるが、そのとき、カウンタバッファ251に保持されていた更新前のSSCカウント値がカウンタバッファ252に移される。カウンタバッファ251,252は、加算手段の一例としての加算器254に接続されており、この加算器254は、カウンタバッファ251,252に保持されたSSCカウント値を加算して(加算工程の一例)、加算後のSSCカウント値を出力する。すなわち、加算器254からは、隣接する2つの上記一定期間に亘って計数されたSSCカウント値が出力されることになる。
一方、本実施の形態では、レベル判定回路250の設定レジスタ253に、隣接する2つの周波数レベルの組に該当する閾値が記憶されている。このため、その閾値と加算器254の出力とを前述のように7個の比較回路255で比較することにより、デコーダ257を介してレベル検出信号を出力することができる。
本実施の形態では、比較回路255で比較されるSSCカウント値及び閾値がほぼ2倍の値となるので、周波数レベル検出回路4のPLL41でスペクトラム拡散クロックSSC_CLKを2倍に逓倍した場合と同様に、個々の周波数レベルに対応するクロック数の差が小さい場合でもスペクトラム拡散クロックSSC_CLKの周波数レベルがどの周波数レベルに該当するかを良好に判断することができる。また、上記実施の形態では、カウンタバッファ251に保持されたSSCカウント値をカウンタバッファ252に移しているが、カウンタバッファ251,252に交互にSSCカウント値の上書きがなされるようにしてもよい。
また、上記各実施の形態では、全ての周波数レベルに対してスペクトラム拡散クロックSSC_CLKの周波数レベルがその周波数レベルに該当することを検出可能としているが、少なくとも1つの周波数レベルに対して検出可能であればよい。そして、その場合、上記1つの周波数レベルにスペクトラム拡散クロックSSC_CLKの周波数レベルが該当することを検出してからの経過時間等に基づいて、スペクトラム拡散クロックSSC_CLKの周波数レベルがどの周波数レベルに該当するのかを推定することもできる。
図9は、そのような実施の形態の周波数レベル検出回路304の回路構成を表すブロック図である。図9に示すように、この周波数レベル検出回路304は、スペクトラム拡散クロック発生回路1,基準クロック発生回路2からレベル判定回路350に至るまでの構成は周波数レベル検出回路4と同様に構成されているので、図1で用いた符号を付して詳細な説明を省略する。
レベル判定回路350は、前述のカウンタバッファ51と同様のカウンタバッファ351を備えているが、そのレベル判定回路350の設定レジスタ353には、上記7個の閾値のうち最も高い周波数レベル7の範囲におけるカウント値である閾値G(図2参照)しか記憶されていない。このため、比較回路355としても、カウンタバッファ351が保持するSSCカウント値と閾値Gとを比較するものが1個設けられているだけである。
この比較回路355の比較結果は、遅延回路370を介して遅延されたパルス発生回路48からの上記パルスと共に、組み合わせ回路358に入力されている。なお、遅延回路370は、パルス発生回路48が上記パルスを発生してから、そのパルス発生時のSSCカウント値が比較回路355の比較結果に反映されるまでの処理時間を稼ぐためのものである。
組み合わせ回路358は、上記のように遅延されたパルス(以下、基準時間パルスという)と比較回路355の比較結果とに基づいて次のような処理を実行し、位相番号出力回路359,デコーダ375を経由してレベル検出信号を出力する。図10は、組み合わせ回路358が実行する処理を表すフローチャートである。図10に示すように、この処理では、先ずS1(Sはステップを表す:以下同様)にて、位相番号が0にセットされる。位相番号は、図2に示すように、スペクトラム拡散クロックSSC_CLKの周波数が下限に達した直後のΔtを0とし、以下、Δt経過する毎に1つずつ増えるように定義されている。S1にて位相番号が0にセットされると、図9に示す位相番号出力回路359はその位相番号を組み合わせ回路358にフィードバックすると共に、デコーダ357に向けても出力する。すると、デコーダ357は、位相番号0、すなわち、周波数が閾値A未満の周波数レベル0に対応したレベル検出信号を出力する。
図10に戻って、S1に続くS2では、遅延回路370からの基準時間パルスを待つパルス待ち状態が設定され、続くS3にて、基準時間パルスが遅延回路370から入力されたか否かが判断される。入力されていない場合は(S3:NO)、処理はS2へ移行してS2,S3のループ処理による待機がなされ、基準時間パルスが入力されると(S3:YES)、処理はS4へ移行する。S4では、比較回路355の比較結果に基づき、カウンタバッファ351に保持されたSSCカウント値(以下、カウンタバッファ値という)が閾値Gを超えているか否かが判断される。カウンタバッファ値が閾値G以下である場合は(S4:NO)、S5にて位相番号が1つ加算された後、処理は前述のS2へ移行する。
この処理によって、デコーダ357から出力されるレベル検出信号が次の位相番号に対応したものとなる。すなわち、基準クロックカウンタ45から遅延回路370に至る一連の回路が第1計時手段に相当し、その一連の回路における処理が第1計時工程に相当する。なお、図10には詳細に記載されていないが、S5の処理では、位相番号がその時点で15である場合は次に位相番号が0にセットされる。
一方、前述のS4にてカウンタバッファ値がGより大きい(YES)と判断された場合は、S7にて位相番号が8であるか否かが判断され、位相番号が8でない場合には(S7:NO)、S8にて位相番号が8に、位相番号が8である場合には(S7:YES)、S9にて位相番号が9に、それぞれセットされて処理は前述のS2へ移行する。すなわち、カウンタバッファ値がGより大きい場合(S4:YES)、その時点における位相番号は7または8であることが分かる(図2参照)。そこで、位相番号が8である場合には(S7:YES)、位相番号を9にセットし(S9)、位相番号が8でない場合(S7:NO)、すなわち位相番号が7である場合には位相番号を8にセットするのである(S8)。
なお、本実施の形態においては、組み合わせ回路358が第1推定手段に相当し、その組み合わせ回路358における処理が第1推定工程に相当する。
このように、本実施の形態では、設定レジスタ353に閾値を1つ記憶しておくだけでも、各時点における上記周波数レベルを良好に推定することができる。なお、カウンタバッファ値が閾値G以上となってからの経過時間は、必ずしも上記のように基準クロックを計数して求める必要はなく、タイマ等によって直接計時してもよい。また、カウンタバッファ値が一度閾値G以上となったらそれ以降は経過時間のみに基づいて周波数レベルを推定してもよいが、本実施の形態では変調周期の1周期毎にカウンタバッファ値に基づく位相番号の設定がなされる(S7〜S9)。このため、計時誤差の累積によって周波数レベルの推定精度が低下するのも良好に回避することができる。また更に、本発明は、スペクトラム拡散クロックを利用した装置であればどのような装置にも同様に適用することができ、画像読取装置以外の各種機器にも適用できることはいうまでもない。
1…スペクトラム拡散クロック発生回路 2…基準クロック発生回路
4,104,204,304…周波数レベル検出回路 41…PLL
42,142…SSCカウンタ 45,145…基準クロックカウンタ
46,53,146,153,253,353…設定レジスタ
47,55,147,155,255,355…比較回路
48,148…パルス発生回路 50,150,250,350…レベル判定回路
51,151,251,252,351…カウンタバッファ 53…設定レジスタ
57,157,275,357…デコーダ 254…加算器
358…組み合わせ回路 359…位相番号出力回路
370…遅延回路 910…画像読取装置

Claims (12)

  1. 一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックに対して、そのスペクトラム拡散クロックの上記周波数レベルを検出するスペクトラム拡散クロックの周波数レベル検出方法であって、
    少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定期間に発生するクロック数の範囲を決定する第1決定工程と、
    上記一定期間における上記スペクトラム拡散クロックのクロック数を計測する計測工程と、
    上記計測工程で計測された上記クロック数が上記第1決定工程で決定されたクロック数の範囲に含まれるか否かを判断する第1判断工程と、
    上記第1判断工程で、上記計測工程で計測された上記クロック数が上記第1決定工程で決定されたクロック数の範囲に含まれると判断された場合、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する第1推定工程と、
    を備えたことを特徴とするスペクトラム拡散クロックの周波数レベル検出方法。
  2. 上記第1決定工程では、全ての上記周波数レベル毎にそれぞれ上記クロック数の範囲を決定し、
    上記第1判断工程では、上記計測工程で計測された上記クロック数が上記第1決定工程で決定されたどの周波数レベルに対応するクロック数の範囲に含まれるかを判断し、
    上記第1推定工程では、上記計測工程で計測された上記クロック数が含まれると上記第1判断工程で判断されたクロック数の範囲に対応する周波数レベルに、上記スペクトラム拡散クロックの周波数レベルが該当すると推定することを特徴とする請求項1記載のスペクトラム拡散クロックの周波数レベル検出方法。
  3. 上記計測工程で計測されたクロック数を上記一定期間毎にn回(nは2以上の整数)加算する加算工程を、
    更に備え、
    上記スペクトラム拡散クロックは、上記一定期間毎に該当する周波数レベルが順次変化し、
    上記第1決定工程では、隣接するn個の周波数レベルの組毎に、上記スペクトラム拡散クロックのその周波数レベルの組に該当する期間におけるクロック数の範囲を決定し、
    上記第1判断工程では、上記加算工程による加算後の上記クロック数が上記第1決定工程で決定されたどの周波数レベルの組に対応するクロック数の範囲に含まれるかを判断することを特徴とする請求項2記載のスペクトラム拡散クロックの周波数レベル検出方法。
  4. 上記スペクトラム拡散クロックを一定倍率で逓倍する逓倍工程を、
    更に備え、
    上記第1決定工程では、上記各周波数レベルに該当する際に上記スペクトラム拡散クロックが一定期間に発生するクロック数の範囲を上記一定倍率で逓倍した範囲を決定し、
    上記計測工程では、上記一定期間における上記スペクトラム拡散クロックのクロック数を上記逓倍工程によって逓倍したクロック数を計測し、
    上記第1判断工程では、上記計測工程で計測された上記逓倍後のクロック数が上記第1決定工程で決定されたクロック数の範囲に含まれるか否かを判断し、
    上記一定倍率は、上記第1決定工程で決定される上記周波数レベル毎の上記範囲間の差が1以上となる値であることを特徴とする請求項2記載のスペクトラム拡散クロックの周波数レベル検出方法。
  5. 上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当してから他の各周波数レベルに該当するまでの時間をそれぞれ計時する第1計時工程を、
    更に備え、
    上記推定工程では、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定した後、上記第1計時工程の計時結果に基づいて各時点における上記スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するか推定することを特徴とする請求項1記載のスペクトラム拡散クロックの周波数レベル検出方法。
  6. 一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックに対して、そのスペクトラム拡散クロックの上記周波数レベルを検出するスペクトラム拡散クロックの周波数レベル検出方法であって、
    少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定クロック数発生するのに要する時間の範囲を決定する第2決定工程と、
    上記スペクトラム拡散クロックが上記一定クロック数発生するのに要する時間を計時する第2計時工程と、
    上記第2計時工程で計時された時間が上記第2決定工程で決定された時間の範囲に含まれるか否かを判断する第2判断工程と、
    上記第2判断工程で、上記第2計時工程で計時された時間が上記第2決定工程で決定された時間の範囲に含まれると判断された場合、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する第2推定工程と、
    を備えたことを特徴とするスペクトラム拡散クロックの周波数レベル検出方法。
  7. 一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックのクロック数を計数するスペクトラム拡散クロックカウンタと、
    少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定期間に発生するクロック数の範囲を記憶した第1記憶手段と、
    上記一定期間に上記スペクトラム拡散クロックカウンタが計数した上記クロック数が上記第1記憶手段に記憶されたクロック数の範囲に含まれるか否かを判断する第1判断手段と、
    上記第1判断手段が、上記スペクトラム拡散クロックカウンタが計数した上記クロック数が上記第1記憶手段に記憶されたクロック数の範囲に含まれると判断した場合、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する第1推定手段と、
    を備えたことを特徴とするスペクトラム拡散クロックの周波数レベル検出装置。
  8. 上記第1記憶手段は、全ての上記周波数レベル毎にそれぞれ上記クロック数の範囲を記憶し、
    上記第1判断手段は、上記スペクトラム拡散クロックカウンタが計数した上記クロック数が上記第1記憶手段に記憶されたどの周波数レベルに対応するクロック数の範囲に含まれるかを判断し、
    上記第1推定手段は、上記スペクトラム拡散クロックカウンタが計数した上記クロック数が含まれると上記第1判断手段が判断したクロック数の範囲に対応する周波数レベルに、上記スペクトラム拡散クロックの周波数レベルが該当すると推定することを特徴とする請求項7記載のスペクトラム拡散クロックの周波数レベル検出装置。
  9. 上記一定期間毎にn回(nは2以上の整数)上記スペクトラム拡散クロックカウンタが計数した各クロック数を加算する加算手段を、
    更に備え、
    上記スペクトラム拡散クロックは、上記一定期間毎に該当する周波数レベルが順次変化し、
    上記第1記憶手段は、隣接するn個の周波数レベルの組毎に、上記スペクトラム拡散クロックのその周波数レベルの組に該当する期間におけるクロック数の範囲を記憶し、
    上記第1判断手段は、上記加算手段による加算後の上記クロック数が上記第1記憶手段に記憶されたどの周波数レベルの組に対応するクロック数の範囲に含まれるかを判断することを特徴とする請求項8記載のスペクトラム拡散クロックの周波数レベル検出装置。
  10. 上記スペクトラム拡散クロックを一定倍率で逓倍する逓倍手段を、
    更に備え、
    上記第1記憶手段は、上記各周波数レベルに該当する際に上記スペクトラム拡散クロックが一定期間に発生するクロック数の範囲を上記一定倍率で逓倍した範囲を記憶し、
    上記スペクトラム拡散クロックカウンタは、上記一定期間における上記スペクトラム拡散クロックのクロック数を上記逓倍手段によって逓倍したクロック数を計測し、
    上記第1判断手段は、上記スペクトラム拡散クロックカウンタが計数した上記逓倍後のクロック数が上記第1記憶手段に記憶されたクロック数の範囲に含まれるか否かを判断し、
    上記一定倍率は、上記第1記憶手段に記憶された上記周波数レベル毎の上記範囲間の差が1以上となる値であることを特徴とする請求項8記載のスペクトラム拡散クロックの周波数レベル検出装置。
  11. 上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当してから他の各周波数レベルに該当するまでの時間をそれぞれ計時する第1計時手段を、
    更に備え、
    上記推定手段は、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定した後、上記第1計時手段の計時結果に基づいて各時点における上記スペクトラム拡散クロックの周波数レベルがどの周波数レベルに該当するか推定することを特徴とする請求項7記載のスペクトラム拡散クロックの周波数レベル検出装置。
  12. 一定の変調周期で周波数が複数の周波数レベルに亘って変調されたスペクトラム拡散クロックのクロック数を計数するスペクトラム拡散クロックカウンタと、
    少なくとも1つの上記周波数レベルに該当する際に上記スペクトラム拡散クロックが一定クロック数発生するのに要する時間の範囲を記憶した第2記憶手段と、
    上記スペクトラム拡散クロックが上記一定クロック数発生するのに要する時間を計時する第2計時手段と、
    上記第2計時手段が計時した時間が上記第2記憶手段に記憶された時間の範囲に含まれるか否かを判断する第2判断手段と、
    上記第2判断手段が、上記第2計時手段が計時した時間が上記第2記憶手段に記憶された時間の範囲に含まれると判断した場合、上記スペクトラム拡散クロックの周波数レベルが上記1つの周波数レベルに該当すると推定する第2推定手段と、
    を備えたことを特徴とするスペクトラム拡散クロックの周波数レベル検出装置。
JP2009211991A 2009-09-14 2009-09-14 スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置 Active JP4816781B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009211991A JP4816781B2 (ja) 2009-09-14 2009-09-14 スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置
US12/878,856 US8634446B2 (en) 2009-09-14 2010-09-09 Frequency level detecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009211991A JP4816781B2 (ja) 2009-09-14 2009-09-14 スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置

Publications (2)

Publication Number Publication Date
JP2011061705A true JP2011061705A (ja) 2011-03-24
JP4816781B2 JP4816781B2 (ja) 2011-11-16

Family

ID=43729883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009211991A Active JP4816781B2 (ja) 2009-09-14 2009-09-14 スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置

Country Status (2)

Country Link
US (1) US8634446B2 (ja)
JP (1) JP4816781B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634446B2 (en) 2009-09-14 2014-01-21 Brother Kogyo Kabushiki Kaisha Frequency level detecting method
US9285703B2 (en) 2014-07-31 2016-03-15 Brother Kogyo Kabushiki Kaisha Exposure device, image forming apparatus, and method of controlling exposure device
US9813068B2 (en) 2014-10-03 2017-11-07 Ricoh Company, Ltd. Spread spectrum clock generator, electronic apparatus, and spread spectrum clock generation method
US9832336B2 (en) 2010-10-29 2017-11-28 Brother Kogyo Kabushiki Kaisha Image-reading device that reads images by using spread-spectrum clock

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8160117B1 (en) * 2008-04-08 2012-04-17 Texas Instruments Incorporated Line rate spread spectrum clock generator for use in line imaging systems
JP4650548B2 (ja) * 2008-09-30 2011-03-16 ブラザー工業株式会社 画像読取装置
DE102010046860B4 (de) * 2010-09-29 2018-05-30 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren für Spreizspektrumtakt-Modulation (SSC-Modulation)
CN102404062B (zh) * 2011-12-02 2014-02-12 四川和芯微电子股份有限公司 扩频时钟信号检测系统及方法
FR3046856B1 (fr) 2016-01-15 2020-06-05 Continental Automotive France Procedes et dispositifs de comptage d’une duree de service pour un signal d’horloge etale ainsi que de determination ou generation d’une duree reelle de temps
US12241920B2 (en) 2022-09-21 2025-03-04 Apple Inc. Frequency monitoring circuitry with voltage conversion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187949A (ja) * 1987-01-30 1988-08-03 Fujitsu Ltd 周波数変調回路の試験回路
JP2007078617A (ja) * 2005-09-16 2007-03-29 Ricoh Co Ltd Emi低減動作テスト回路
WO2007080719A1 (ja) * 2006-01-11 2007-07-19 Matsushita Electric Industrial Co., Ltd. クロック生成回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224392A (ja) 1999-01-29 2000-08-11 Canon Inc 撮像装置、方法及びコンピュータ読み取り可能な記憶媒体
JP2001191585A (ja) 2000-01-13 2001-07-17 Ricoh Co Ltd 電子機器、画像形成装置、複写機およびファクシミリ装置
JP4437620B2 (ja) 2001-03-16 2010-03-24 株式会社リコー 画像処理装置及び画像形成装置
JP3688609B2 (ja) 2001-08-09 2005-08-31 シャープ株式会社 原稿読取装置
JP2004072606A (ja) 2002-08-08 2004-03-04 Ricoh Co Ltd 画像読取装置
TWI221060B (en) * 2003-05-29 2004-09-11 Himax Tech Inc Apparatus for lowering electromagnetic wave interference and its method
US7236057B2 (en) * 2003-08-26 2007-06-26 Toshiba America Electronic Components, Inc. Spread spectrum clock generator
JP4127171B2 (ja) 2003-09-19 2008-07-30 富士ゼロックス株式会社 画像読取装置
KR100712501B1 (ko) * 2004-11-08 2007-05-02 삼성전자주식회사 Pvt에 영향을 받지않는 주파수 변조 비율을 갖는스프레드 스펙트럼 클록 생성기
JP2006332924A (ja) 2005-05-25 2006-12-07 Canon Finetech Inc 画像読取装置
JP2008077199A (ja) 2006-09-19 2008-04-03 Sharp Corp クロック生成装置、及び、クロック生成装置を備えた画像形成装置
JP2008076474A (ja) 2006-09-19 2008-04-03 Ricoh Co Ltd 光学装置と画像形成装置
US8094698B2 (en) * 2008-01-29 2012-01-10 Realtek Semiconductor Corp. Method for generating a spread spectrum clock and apparatus thereof
JP4586916B2 (ja) 2008-09-29 2010-11-24 ブラザー工業株式会社 攪拌部材および現像カートリッジ
JP4650548B2 (ja) 2008-09-30 2011-03-16 ブラザー工業株式会社 画像読取装置
JP2010160588A (ja) 2009-01-06 2010-07-22 Ricoh Co Ltd 半導体集積回路、画像形成装置
JP4816781B2 (ja) 2009-09-14 2011-11-16 ブラザー工業株式会社 スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置
JP5278405B2 (ja) 2010-10-29 2013-09-04 ブラザー工業株式会社 画像読取装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187949A (ja) * 1987-01-30 1988-08-03 Fujitsu Ltd 周波数変調回路の試験回路
JP2007078617A (ja) * 2005-09-16 2007-03-29 Ricoh Co Ltd Emi低減動作テスト回路
WO2007080719A1 (ja) * 2006-01-11 2007-07-19 Matsushita Electric Industrial Co., Ltd. クロック生成回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634446B2 (en) 2009-09-14 2014-01-21 Brother Kogyo Kabushiki Kaisha Frequency level detecting method
US9832336B2 (en) 2010-10-29 2017-11-28 Brother Kogyo Kabushiki Kaisha Image-reading device that reads images by using spread-spectrum clock
US9285703B2 (en) 2014-07-31 2016-03-15 Brother Kogyo Kabushiki Kaisha Exposure device, image forming apparatus, and method of controlling exposure device
JP2016034750A (ja) * 2014-07-31 2016-03-17 ブラザー工業株式会社 露光装置、画像形成装置、制御方法、コンピュータプログラム
US9813068B2 (en) 2014-10-03 2017-11-07 Ricoh Company, Ltd. Spread spectrum clock generator, electronic apparatus, and spread spectrum clock generation method

Also Published As

Publication number Publication date
JP4816781B2 (ja) 2011-11-16
US8634446B2 (en) 2014-01-21
US20110062994A1 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
JP4816781B2 (ja) スペクトラム拡散クロックの周波数レベル検出方法及びスペクトラム拡散クロックの周波数レベル検出装置
SE519631C2 (sv) Synkron CDMA-ackvisitionskrets
JP5896602B2 (ja) 通信回路及びサンプリング調整方法
US8861041B2 (en) Image reading device provided with a spread spectrum clock generator and correction waveform data and an image forming apparatus comprising the image reading device
JP2010166314A (ja) 画像読取装置および画像形成装置
JP4650548B2 (ja) 画像読取装置
US11277541B2 (en) Signal correction device, image reading device, image processing apparatus, signal correction method, and computer program product
JP5278405B2 (ja) 画像読取装置
CN104956651B (zh) 用于在静电释放输入的情况下处理扫描数据的装置和方法
JP2002344812A (ja) 映像信号処理装置
JP2000022959A (ja) 画像形成装置及びそのクロック制御方法
JP6150618B2 (ja) 画像処理装置、データ転送方法
JP6836722B2 (ja) 画像処理装置
JP2018088568A (ja) 画像処理装置
JP2019016828A (ja) 画像読取装置、画像読取方法、及びプログラム
JP5636754B2 (ja) 画像読取装置及び画像形成装置
KR100234305B1 (ko) 화상 형성 장치의 스캐너 비선형성 보정 장치
JP2021180350A (ja) 画像処理装置
JP2010068228A (ja) 画像読取装置、及び画像形成装置
JP5617449B2 (ja) 画像読取装置
JP5100783B2 (ja) 受信機器及び画像形成装置
JP2010245664A (ja) 画像処理装置、サンプリング位置調整方法、および、a/d変換装置
CN118805382A (zh) 时钟控制电路以及摄像元件
JP2015061220A (ja) 画像読取り装置
JP2017135572A (ja) 画像処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4816781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150