JP2011061192A - 半導体発光素子、半導体発光装置、半導体発光素子の製造方法、半導体発光装置の製造方法、半導体発光装置を用いた照明装置および電子機器 - Google Patents

Abstract

【課題】フリップチップ（ＦＣ）にて実装される半導体発光素子の反射層の剥離および反射特性の劣化を抑制する。
【解決手段】半導体発光素子は、ｎ型半導体層と、発光層と、ｐ型半導体層１６０とが積層されて構成され、正極である第１の電極２００は、ｐ型半導体層１６０上に形成されている。そして、第１の電極２００は、ｐ型半導体層１６０と反射層２２０ｂとの間に、結晶質の第１の透明電極層２１０と非晶質の第２の透明電極層２２０ａとを備えている。結晶質の第１の透明電極層２１０は、ｐ型半導体層１６０との密着性を向上させ、非晶質の第２の透明電極層２２０ａは、反射層２２０ｂの剥離を抑制する。そして、第１の透明電極層２１０と第２の透明電極層２２０ａとは、発光層の出射する光を透過し、反射特性の劣化を抑制する。
【選択図】図５

Description

本発明は、半導体発光素子、半導体発光装置、半導体発光素子の製造方法、半導体発光装置の製造方法、半導体発光装置を用いた照明装置および電子機器に関する。

近年、短波長光発光素子用の半導体材料として、ＧａＮ系化合物半導体が注目を集めている。ＧａＮ系化合物半導体は、サファイア単結晶を始めとして、種々の酸化物やＩＩＩ−Ｖ族化合物を基板として、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。

ＧａＮ系化合物半導体を用いた半導体発光素子では、基板上にｎ型半導体層、発光層、ｐ型半導体層からなる発光ダイオード（ＬＥＤ）構造を有する積層半導体層を形成し、最上部のｐ型半導体層に透光性の電極（透明電極）を形成し、この透明電極を介して発光を取り出していた。
そして、透明電極上には、Ａｕ（金）のボンディングワイヤと接続する部分にＡｕまたはＡｕを含む合金からなるボンディングパッドを形成していた。これらのボンディングパッドは発光層からの光を遮光するため、透明電極上のボンディングパッドが形成された部分からは、発光層からの発光を取り出せなかった。

また、半導体発光素子では、発光層から、透明電極側に進む光と、基板側へ進む光とが出射する。このうち、基板側へ進む光は、基板および半導体発光素子が搭載されるパッケージや半導体発光素子をパッケージに接着する接着剤などで吸収され、外部に取り出すことが難しかった。

これに対し、発光波長に対して透明な基板上に形成された半導体発光素子を裏返して回路基板（サブマウント）またはパッケージに搭載するＦＣ（フリップチップボンディング）実装技術によれば、電極が形成されていない基板側から光を取り出すことにより、電極による遮光を回避できるので、光取り出し効率が向上する。
また、半導体発光素子と回路基板（サブマウント）とは、半導体発光素子の電極と、回路基板（サブマウント）の配線のパッドとを、Ａｕ等で形成されたバンプにより接続するため、ボンディングワイヤで接続する方法に比べ、半導体発光素子の実装に必要な回路基板（サブマウント）上の面積が小さくなり高密度に実装できるとともに、接続の信頼性も高い。

さて、ＦＣ実装技術を用いるためには、半導体発光素子の正極および負極の両極を、基板の反対側の積層半導体層の表面側から取り出す構造とするとともに、積層半導体層の表面側には、発光波長に対して反射率の高いＡｇ（銀）などの反射層が設けられる。このことにより、電極側に進む光を反射させ、基板側から取り出すことにより、光取り出し効率がさらに向上する。
特許文献１には、半導体発光素子は、第１導電型半導体層、発光層、第２導電性半導体層がこの順に積層され、さらに、第２導電型半導体層に接続された電極が、下層導電性酸化物膜と、下層導電性酸化物膜上に、この下層導電性酸化物膜の表面の一部が露出する領域を有するように形成された上層導電性酸化物膜と、上層導電性酸化物膜上にのみ配置する金属膜とからなり、下層導電性酸化物膜が、金属膜が配置していない領域において、発光波長の光に対して無反射膜として機能し、上層導電性酸化物膜が、金属膜が配置している領域において、発光波長に光に対して高い反射率の反射膜として機能する半導体発光素子が記載されている。

特開２００５−３１７９３１号公報

ところで、ＦＣ実装の半導体発光素子では、ＧａＮ（窒化ガリウム）などの積層半導体層上に反射層を形成することとなる。
しかし、積層半導体層と反射層との密着性（接合性）がよいとは限らない。密着性が悪く反射層が剥離しやすい場合には、接合層を介在させて、積層半導体層と反射層との間の密着性を改善することになる。
反射層は電極としても働くため、この接合層は、導電性であるとともに、積層半導体層および反射層のそれぞれとオーミック接触することが求められる。さらに、接合層は反射層と積層半導体層との間に存在するため、発光層からの発光波長に対する透過性が劣る場合には、反射特性を劣化させる。
本発明は、フリップチップ（ＦＣ）にて実装される半導体発光素子の反射層の剥離および反射特性の劣化を抑制することを目的とする。

かかる目的のもと、本発明が適用される半導体発光素子は、第１の導電型を有する第１の半導体層、発光層および第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、積層半導体層上に設けられ、発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、第１の透明電極層上に設けられ、光に対して透過性で且つ非晶質の第２の透明電極層と、第２の透明電極層上に設けられ、光に対して反射性の反射層とを備えている。
このような半導体発光素子において、結晶質の第１の透明電極層と、非晶質の第２の透明電極層とは、導電性の酸化物であることを特徴とすることができる。
また、結晶質の第１の透明電極層と、非晶質の第２の透明電極層とは、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む導電性の酸化物であることを特徴とすることができる。
そして、結晶質の第１の透明電極層の膜厚は、５ｎｍ以上且つ５００ｎｍ以下であることを特徴とすることができる。一方、非晶質の第２の透明電極層の膜厚は、１ｎｍ以上且つ５ｎｍ以下であることを特徴とすることができる。また、反射層は、ＡｇまたはＡｇを含む金属であることを特徴とすることができる。
さらに、積層半導体層は、第１の半導体層の第１の導電型が電子をキャリアとするｎ型であり、第２の半導体層の第２の導電型が正孔をキャリアとするｐ型であることを特徴とすることができる。

さらに、本発明が適用される半導体発光素子は、第１の導電型を有する第１の半導体層、発光層および第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、積層半導体層上に設けられ、発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、第１の透明電極層上に設けられ、光に対して透過性で且つ非晶質の第２の透明電極層と、第２の透明電極層上に設けられ、光に対して反射性の反射層とを備え、積層半導体層に電流を供給する一方の電極として働く第１の電極と、積層半導体層において、露出させた第１の半導体層上に設けられ、積層半導体層に電流を供給する他方の電極として働く第２の電極と、積層半導体層、第１の電極、第２の電極を覆うように設けられた保護層と、第１の電極上の保護層が除去されて設けられた第１の開口部に、第１の電極と接触し、電気的に接続された第１の突出電極と、第２の電極上の保護層が除去されて設けられた第２の開口部に、第２の電極と接触するように設けられた第２の突出電極とを備えることを特徴とすることができる。
また、第１の突出電極および第２の突出電極は、積層半導体層側と反対側の先端部にＳｎを含む接続電極がさらに設けられていることを特徴とすることができる。

また、本発明が適用される半導体発光装置は、第１の導電型を有する第１の半導体層、発光層および第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、積層半導体層上に設けられ、発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、第１の透明電極層上に設けられ、光に対して透過性で且つ非晶質の第２の透明電極層と、第２の透明電極層上に設けられ、光に対して反射性の反射層とを備える半導体発光素子と、半導体発光素子の反射層を備える側と対向するように配置される回路基板とを備えている。
このような半導体発光装置は、半導体発光素子と回路基板とは、半導体発光素子の反射層側に設けられた正負一対の電極と、回路基板に設けられた一対の配線とが、回路基板に設けられた接続子によって接続されていることを特徴とすることができる。

さて、他の観点から捉えると、本発明が適用される半導体発光素子の製造方法は、基板上に第１の導電型を有する第１の半導体層、発光層および第１の導電型とは逆の第２の導電型を有する第２の半導体層からなる積層半導体層を形成する工程と、積層半導体層上に結晶質で且つ発光層が出射する光に対して透過性の第１の透明電極層を形成する工程と、第１の透明電極層上に非晶質で且つ光に対して透過性の第２の透明電極層を形成する工程と、第２の透明電極層上に光を反射する反射層を形成する工程とを含んでいる。
そして、第１の透明電極層を形成する工程は、第１の透明電極層となる膜を堆積する工程と、結晶質とするための熱処理の工程とを含むことを特徴とすることができる。

さらに、本発明が適用される半導体発光素子の製造方法は、基板上に第１の導電型を有する第１の半導体層、発光層および第１の導電型とは逆の第２の導電型を有する第２の半導体層からなる積層半導体層を形成する工程と、積層半導体層上に、発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、第１の透明電極層上に設けられ、光に対して透過性で且つ非晶質の第２の透明電極層と、第２の透明電極層上に設けられ、光に対して反射性の反射層とを備え、積層半導体層に電流を供給する一方の電極として働く第１の電極を形成する工程と、積層半導体層において、露出させた第１の半導体層上に設けられ、積層半導体層に電流を供給する他方の電極として働く第２の電極を形成する工程と、積層半導体層、第１の電極、第２の電極を覆うように保護層を形成する工程と、第１の電極上の保護層を除去して第１の開口部を形成し、第１の開口部に第１の電極と接触し、電気的に接続された第１の突出電極を形成し、第２の電極上の保護層が除去されて設けられた第２の開口部に、第２の電極と接触し、電気的に接続された第２の突出電極を形成する工程とを含むことを特徴とすることができる。
また、第１の突出電極および第２の突出電極の積層半導体層側と反対側の先端部にＳｎを含む接続電極を形成する工程をさらに含むことを特徴とすることができる。

さらに、本発明が適用される半導体発光装置の製造方法は、第１の導電型を有する第１の半導体層、発光層および第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、積層半導体層上に設けられ、発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、第１の透明電極層上に設けられ、光に対して透過性で且つ非晶質の第２の透明電極層と、第２の透明電極層上に設けられ、光に対して反射性の反射層とを備える半導体発光素子の反射層側に設けられた正負一対の電極と、回路基板に設けられた接続子とを対応させるように位置合わせする工程と、半導体発光素子を回路基板に加熱して押圧する工程とを含んでいる。

次に、本発明が適用される照明装置は、第１の導電型を有する第１の半導体層、発光層および第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、積層半導体層上に設けられ、発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、第１の透明電極層上に設けられ、光に対して透過性で且つ非晶質の第２の透明電極層と、第２の透明電極層上に設けられ、光に対して反射性の反射層とを備える半導体発光素子と、半導体発光素子の反射層を備える側と対向するように配置される回路基板とを備える半導体発光装置が組み込まれている。
また、本発明が適用される電子機器は、第１の導電型を有する第１の半導体層、発光層および第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、積層半導体層上に設けられ、発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、第１の透明電極層上に設けられ、光に対して透過性で且つ非晶質の第２の透明電極層と、第２の透明電極層上に設けられ、光に対して反射性の反射層とを備える半導体発光素子と、半導体発光素子の反射層を備える側と対向するように配置される回路基板とを備える半導体発光装置が組み込まれている。

本発明の半導体発光素子は、ｎ型の第１の半導体層、発光層およびｐ型の第２の半導体層が順に積層された積層半導体層上に、結晶質の第１の透明電極層と、その上に非晶質の第２の透明電極層とを形成することにより、上部の反射層との剥離を抑制することができる。また、本発明の半導体発光素子は、順方向電圧Ｖｆが低く、発光出力の大きい半導体発光素子とすることができる。

本実施の形態が適用される半導体発光装置の断面模式図の一例を示す図である。 半導体発光素子の断面模式図の一例を示す図である。 半導体発光素子の平面模式図の一例を示す図である。 積層半導体層の断面模式図の一例を示す図である。 第１の電極の断面模式図の一例を示す図である。 第２の電極の断面模式図の一例を示す図である。 第２の電極の他の構成の断面模式図の一例を示す図である。 ｐ型ＧａＮ層（ｐ型半導体層）とＩＺＯ膜（またはＰｔ膜）との接合特性を示す図である。 積層半導体層上に積層した結晶質のＩＺＯとアモルファスのＩＺＯとの断面を透過型電子顕微鏡（ＴＥＭ）にて観察した結果の模式図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は本実施の形態が適用される半導体発光装置１の断面模式図の一例を示す図である。
半導体発光装置１は、光を出射する半導体発光素子１０と、半導体発光素子１０を固定するとともに、半導体発光素子１０に電力を供給する配線を設けた回路基板の一例としてのサブマウント１５とを備えている。

半導体発光素子１０は、基板１１０、中間層１２０、下地層１３０、積層半導体層１００を備えている。また、半導体発光素子１０は、正負一対の電極の一例としての正極として働く第１の電極２００と負極として働く第２の電極３００とを備えている。なお、第２の電極３００は、積層半導体層１００の一部を切り欠いた部分に設けられている。
そして、第１の電極２００および第２の電極３００の表面の一部を除いて、中間層１２０、下地層１３０、積層半導体層１００の表面および側面を覆う保護層１８０を備えている。
なお、半導体発光素子１０の詳細については後述する。

サブマウント１５は、サブマウント基板２０、サブマウント基板２０上に設けられたサブマウント配線２１、２４、半導体発光素子１０の第１の電極２００および第２の電極３００とサブマウント配線２１、２２とを電気的に接続する接続子の一例としての第１のバンプ３１（第１の突出電極）および第２のバンプ３４（第２の突出電極）を備えている。

図１では、半導体発光素子１０は、基板１１０側が上側に位置している。すなわち、半導体発光素子１０は、裏返してサブマウント１５に実装されている。このように、サブマウント１５に対して、半導体発光素子１０を裏返して実装することをフリップチップ（ＦＣ）実装またはフリップチップ（ＦＣ）ボンディングと呼ぶ。また、半導体発光素子１０が裏返して実装されることから、この実装形式をフェイスダウン（ＦＤ）実装とも呼ぶ。

本実施の形態における光の取り出しについて説明する。半導体発光素子１０の積層半導体層１００（具体的には後述する図２における発光層１５０）において出射した光のうち、基板１１０側に進む光は、外部（図１の上側方向）に取り出される。一方、発光層１５０が出射する光のうち、第１の電極２００側に進む光は、第１の電極２００に設けられ、発光層１５０が出射する光に対して反射性を示す反射層（後述する図５の反射層２２０ｂ）で反射され、基板１１０側に向かい、外部（図１の上側方向）に取り出される。また、積層半導体層１００、中間層１２０、下地層１３０の側面から外部に取り出される光もある。

以下、サブマウント１５、半導体発光素子１０の順に詳細な構成を説明する。
（サブマウント）
サブマウント１５は、サブマウント基板２０として、特に限定されず、絶縁性または導電性の各種の基板、例えば、セラミック基板、ＡｌＮ（窒化アルミニウム）基板、Ａｌ（アルミニウム）基板、Ｃｕ（銅）基板、ガラスエポキシ基板などを選択して用いることができる。
なお、Ａｌ基板等の導電性の基板を用いるときには、サブマウント配線２１、２４とサブマウント基板２０とを電気的に絶縁するため、サブマウント配線２１、２４の少なくとも一方は絶縁層を介して設けられている。
半導体発光素子１０の第１の電極２００および第２の電極３００とサブマウント基板２０のサブマウント配線２１、２４とをそれぞれ接続する第１のバンプ３１および第２のバンプ３４としては、例えば、Ｓｎ（錫）を添加したＡｕ（Ａｕ−Ｓｎ合金）ボールや半田ボールが用いうる。特に、接続（圧着）時の加熱温度が約３００℃のＡｕ−Ｓｎ合金が好ましい。
また、第１のバンプ３１および第２のバンプ３４は、半導体発光素子１０にあらかじめ形成されていてもよく、詳しくは後述するが、たとえば第１の電極２００および第２の電極３００とからメッキ法によりＡｕバンプを形成し、しかる後にメッキ法、あるいは蒸着によりＡｕ−Ｓｎ合金を堆積することにより形成してもよい。

以下、半導体発光素子１０について詳細な構成を説明する。
（半導体発光素子）
図２は、半導体発光素子１０の断面模式図の一例を示す図である。図１では、半導体発光素子１０は、裏返して回路基板（サブマウント）１５に搭載されている。図２では、理解を容易にするため、半導体発光素子１０を裏返さない状態で説明する。すなわち、図２においては、基板１１０側が下側に位置している。
図３は、図２に示す半導体発光素子１０の平面模式図の一例を示す図である。図３の平面図は、図２に示す半導体発光素子１０を第１の電極２００および第２の電極３００の側より見た図である。

図２に示すように、半導体発光素子１０は、基板１１０と、基板１１０上に積層される中間層１２０と、中間層１２０上に積層される下地層１３０と、下地層１３０上に積層される積層半導体層１００とを備える。そして、積層半導体層１００は、第１の半導体層の一例としてのｎ型半導体層１４０と、ｎ型半導体層１４０上に積層される発光層１５０と、発光層１５０上に積層される第２の半導体層の一例としてのｐ型半導体層１６０とを備える。さらに、半導体発光素子１０は、ｐ型半導体層１６０の表面１６０ｃ上に積層される第１の電極２００を備える。さらにまた、半導体発光素子１０は、ｐ型半導体層１６０、発光層１５０およびｎ型半導体層１４０の一部を切り欠くことによって露出したｎ型半導体層１４０の半導体層露出面１４０ｃ上の一部に積層される第２の電極３００を備える。そしてまた、半導体発光素子１０は、積層半導体層１００の表面および側面、中間層１２０および下地層１３０の側面、第１の電極２００および第２の電極３００の一部を除いて、これらの表面を覆うように設けられた保護層１８０を備える。そして、保護層１８０は、第１の電極２００に対して設けられた第１の開口部２００ａと、第２の電極３００に対して設けられた第２の開口部３００ａとを備えている。第１の開口部２００ａを介して第１の電極２００と第１のバンプ３１とが接続される。第２の開口部３００ａを介して第２の電極３００と第２のバンプ３４とが接続される。
なお、第１のバンプ３１および第２のバンプ３４は、半導体発光素子１０側に予め設けてもよく、また接続されるサブマウント１５側に予め設けてもいてもよい。
この半導体発光素子１０においては、第１の電極２００を正極、第２の電極３００を負極とし、両者を介して積層半導体層１００（より具体的にはｐ型半導体層１６０、発光層１５０およびｎ型半導体層１４０）に電流を流すことで、発光層１５０が発光するようになっている。

では次に、半導体発光素子１０の各構成要素について、より詳細に説明する。
＜基板＞
基板１１０としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。ただし、本実施の形態の半導体発光素子１０は、後述するように、基板１１０側から光を取り出すようにＦＣ実装されることから、発光層１５０から出射される光に対して透過性を有していることが好ましい。したがって、例えば、サファイア、酸化亜鉛、酸化マグネシウム、酸化ジルコニウム、酸化マグネシウムアルミニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン等からなる基板を用いることができる。
また、上記基板の中でも、特に、（０００１）面（ｃ面）を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのｃ面上に中間層１２０（バッファ層）を形成するとよい。

＜中間層＞
中間層１２０は、多結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）のものがより好ましい。
中間層１２０は、例えば、多結晶のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。中間層１２０の厚みが１０ｎｍ未満であると、中間層１２０により基板１１０と下地層１３０との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層１２０の厚みが０．５μｍを超えると、中間層１２０としての機能には変化が無いにも関わらず、中間層１２０の成膜処理時間が長くなり、生産性が低下するおそれがある。
中間層１２０は、基板１１０と下地層１３０との格子定数の違いを緩和し、基板１１０のサファイアの（０００１）面（ｃ面）上にＣ軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層１２０の上に単結晶の下地層１３０を積層すると、より一層結晶性の良い下地層１３０が積層できる。なお、本発明においては、中間層形成工程を行なうことが好ましいが、行なわなくても良い。

また、中間層１２０をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであってもよく、単結晶構造を有するものが好ましく用いられる。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、基板１１０に対して上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、中間層１２０の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなる中間層１２０とすることができる。このような単結晶構造を有する中間層１２０を基板１１０上に成膜した場合、中間層１２０の緩衝（バッファ）機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性および結晶性を有する結晶膜となる。
また、中間層１２０をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。

＜下地層＞
下地層１３０としては、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができるが、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層１３０を形成できるため好ましい。
下地層１３０の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌ_ｘＧａ_１−ｘＮ層が得られやすい。
下地層１３０の結晶性を良くするためには、下地層１３０は不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合は、ｐ型不純物あるいはｎ型不純物を添加することができる。

＜積層半導体層＞
積層半導体層は、例えば、ＩＩＩ族窒化物半導体からなる層であって、図２に示すように、基板１１０上に、ｎ型半導体層１４０、発光層１５０およびｐ型半導体層１６０の各層がこの順で積層された積層半導体層１００である。
また、ｎ型半導体層１４０、発光層１５０およびｐ型半導体層１６０の各層は、それぞれ、複数の半導体層から構成してもよい。
ここで、ｎ型半導体層１４０は、電子をキャリアとする第１の導電型にて電気伝導を行い、ｐ型半導体層１６０は、正孔をキャリアとする第２の導電型にて電気伝導を行う。
なお、積層半導体層１００は、ＭＯＣＶＤ法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、ＭＯＣＶＤ法よりも優れた結晶性を有する積層半導体層１００を形成できる。以下、順次説明する。

＜ｎ型半導体層＞
図４は、積層半導体層１００の断面模式図の一例を示す図である。ｎ型半導体層１４０は、ｎコンタクト層１４０ａとｎクラッド層１４０ｂとから構成されるのが好ましい。なお、ｎコンタクト層１４０ａはｎクラッド層１４０ｂを兼ねることも可能である。また、前述の下地層１３０をｎ型半導体層１４０に含めてもよい。
ｎコンタクト層１４０ａは、第２の電極３００を設けるための層である。ｎコンタクト層１４０ａとしては、Ａｌ_ｘＧａ_１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎコンタクト層１４０ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０^１７〜１×１０^２０／ｃｍ^３、好ましくは１×１０^１８〜１×１０^１９／ｃｍ^３の濃度で含有すると、第２の電極３００との良好なオーミック接触を維持できる点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層１４０ａの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎコンタクト層１４０ａの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。

ｎコンタクト層１４０ａと発光層１５０との間には、ｎクラッド層１４０ｂを設けることが好ましい。ｎクラッド層１４０ｂは、発光層１５０へのキャリアの注入とキャリアの閉じ込めとを行なう層である。ｎクラッド層１４０ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層１４０ｂをＧａＩｎＮで形成する場合には、発光層１５０のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。
ｎクラッド層１４０ｂの膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層１４０ｂのｎ型不純物濃度は１×１０^１７〜１×１０^２０／ｃｍ^３が好ましく、より好ましくは１×１０^１８〜１×１０^１９／ｃｍ^３である。不純物濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。

なお、ｎクラッド層１４０ｂを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なるとともに１０ｎｍ以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。
また、ｎクラッド層１４０ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよく、ＧａＩｎＮとＧａＮとの交互構造又は組成の異なるＧａＩｎＮ同士の交互構造であることが好ましい。

＜発光層＞
ｎ型半導体層１４０の上に積層される発光層１５０としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することができる。
図４に示すような、量子井戸構造の井戸層１５０ｂとしては、Ｇａ_１−ｙＩｎ_ｙＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。井戸層１５０ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層１５０の場合は、上記Ｇａ_１−ｙＩｎ_ｙＮを井戸層１５０ｂとし、井戸層１５０ｂよりバンドギャップエネルギが大きいＡｌ_ｚＧａ_１−ｚＮ（０≦ｚ＜０．３）を障壁層１５０ａとする。井戸層１５０ｂおよび障壁層１５０ａには、設計により不純物をドープしてもしなくてもよい。
なお、本実施の形態では、発光層１５０が、青色光（発光波長λ＝４５０ｎｍ程度）を出力するようになっている。

＜ｐ型半導体層＞
図４に示すように、ｐ型半導体層１６０は、通常、ｐクラッド層１６０ａおよびｐコンタクト層１６０ｂから構成される。また、ｐコンタクト層１６０ｂがｐクラッド層１６０ａを兼ねることも可能である。
ｐクラッド層１６０ａは、発光層１５０へのキャリアの閉じ込めとキャリアの注入とを行なう層である。ｐクラッド層１６０ａとしては、発光層１５０のバンドギャップエネルギより大きくなる組成であり、発光層１５０へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦０．４）のものが挙げられる。
ｐクラッド層１６０ａが、このようなＡｌＧａＮからなると、発光層１５０へのキャリアの閉じ込めの点で好ましい。ｐクラッド層１６０ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐクラッド層１６０ａのｐ型不純物濃度は、１×１０^１８〜１×１０^２１／ｃｍ^３が好ましく、より好ましくは１×１０^１９〜１×１０^２０／ｃｍ^３である。不純物濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層１６０ａは、複数回積層した超格子構造としてもよく、ＡｌＧａＮとＡｌＧａＮとの交互構造又はＡｌＧａＮとＧａＮとの交互構造であることが好ましい。

ｐコンタクト層１６０ｂは、第１の電極２００を設けるための層である。ｐコンタクト層１６０ｂは、Ａｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦０．４）であることが好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持および第１の電極２００との良好なオーミック接触の維持が可能となる点で好ましい。
ｐ型不純物を１×１０^１８〜１×１０^２１／ｃｍ^３の濃度、好ましくは５×１０^１９〜５×１０^２０／ｃｍ^３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。
ｐコンタクト層１６０ｂの膜厚は、特に限定されないが、１０〜５００ｎｍが好ましく、より好ましくは５０〜２００ｎｍである。ｐコンタクト層１６０ｂの膜厚がこの範囲であると、発光出力の点で好ましい。

＜第１の電極＞
第１の電極２００は、図２に示すように、ｐ型半導体層１６０の上面１６０ｃ上に積層されている。図３に示すように、平面視したときに、第１の電極２００（図２参照）は、第２の電極３００を形成するためにエッチング等の手段によって一部が除去された部分を除いて、ｐ型半導体層１６０の上面１６０ｃのほぼ全面を覆うように形成されている。

図５は、第１の電極２００の断面模式図の一例を示す図である。第１の電極２００は、ｐ型半導体層１６０上に順に積層された第１の透明電極層２１０と、発光層１５０の出射する光を反射する反射部２２０と、それらを覆うように設けられるオーバーコート部２３０とを備えている。反射部２２０は、第２の透明電極層２２０ａ、反射層２２０ｂ、第１のバリア層２２０ｃを備えている。オーバーコート部２３０は、第１の接合層２３０ａ、第２のバリア層２３０ｂ、第１の金属層２３０ｃ、第２の金属層２３０ｄ、第２の接合層２３０ｅを備えている。
以下、順に説明する。

＜第１の透明電極層＞
第１の透明電極層２１０は、発光層１５０が出射する光に対して透過性であることが好ましい。また、ｐ型半導体層１６０の全面に渡って均一に電流を拡散させるために、第１の透明電極層２１０は優れた導電性を有し、且つ、抵抗分布が少ないものを用いることが好ましい。
第１の透明電極層２１０は、後述する反射層２２０ｂの元素が積層半導体層１００中に移動（マイグレーション）するのを防止するために設けられている。
第１の透明電極層２１０は、ｐ型半導体層１６０とのオーミック接触が得られ、しかも接触抵抗が小さいものが好ましい。このため、第１の透明電極層２１０は結晶質（結晶性）であることが好ましい。
第１の透明電極層２１０の一例としては、酸化物の導電性材料であって、発光層１５０から出射される波長の光に対する光透過性のよいものが用いられる。特に、Ｉｎ（インジウム）またはＴｉ（チタン）を含む酸化物の導電性材料が用いられる。ＩｎまたはＴｉを含む酸化物の一部は、他の透明導電膜と比較して光透過性および導電性の両者がともに優れている点で好ましい。Ｉｎを含む導電性の酸化物としては、例えば、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ_２Ｏ_３−ＺｎＯ））、ＩＴＯ（酸化インジウム錫（Ｉｎ_２Ｏ_３−ＳｎＯ_２））、ＩＧＯ（酸化インジウムガリウム（Ｉｎ_２Ｏ_３−Ｇａ_２Ｏ_３））、ＩＣＯ（酸化インジウムセリウム（Ｉｎ_２Ｏ_３−ＣｅＯ_２））等が挙げられる。なお、これらの中に、例えばフッ素などのドーパントが添加されていてもかまわない。また、Ｔｉを含む導電性の酸化物としては、例えば、酸化チタン系が挙げられ、ニオブ（Ｎｂ）が添加された酸化チタンが例示される。

前述したように、第１の透明電極層２１０は結晶質であることが好ましい。そして、第１の透明電極層２１０は熱アニールを施すことで結晶化されたものであってもよい。
これらの材料を、この技術分野でよく知られた慣用の手段で設けることによって、第１の透明電極層２１０を形成できる。
本実施の形態において、第１の透明電極層２１０として、特に六方晶構造又はビックスバイト構造を有するＩｎ_２Ｏ_３結晶を含む透光性材料（例えば、ＩＺＯやＩＴＯ等）を好ましく使用することができる。
例えば、六方晶構造のＩｎ_２Ｏ_３結晶を含むＩＺＯを第１の透明電極層２１０として使用する場合、エッチング性に優れたアモルファス（非晶質）のＩＺＯ膜を用いて特定形状に加工することができ、さらにその後、熱処理等によりアモルファス状態から結晶を含む構造に転移させることで、結晶質の第１の透明電極層２１０に加工することができる。

また、第１の透明電極層２１０として使用するＩＺＯ膜としては、比抵抗が最も低くなる組成を使用することが好ましい。
例えば、ＩＺＯ中のＺｎＯ濃度は１〜２０質量％であることが好ましく、５〜１５質量％の範囲であることが更に好ましい。１０質量％であると特に好ましい。また、ＩＺＯ膜の膜厚は、発光層１５０の出射する光を吸収しないよう、５〜５００ｎｍの範囲であることが好ましい。
第１の透明電極層２１０として使用するＩＺＯ膜は、一例として図３および図５に示すパタンＩの形状に加工される。このパターニングは、後述の熱処理を行なう前に行なうことが望ましい。熱処理により、アモルファス状態のＩＺＯ膜は結晶化されたＩＺＯ膜となるため、アモルファス状態のＩＺＯ膜と比較してエッチングが難しくなる。これに対し、熱処理前のＩＺＯ膜は、アモルファス状態であるため、周知のエッチング液（ＩＴＯ−０７Ｎエッチング液（関東化学社製））を用いて容易に精度良くエッチングすることが可能である。

アモルファス状態のＩＺＯ膜のエッチングは、ドライエッチング装置を用いて行なっても良い。このとき、エッチングガスにはＣｌ_２、ＳｉＣｌ_４、ＢＣｌ_３等を用いることができる。アモルファス状態のＩＺＯ膜は、例えば５００〜１０００℃の熱処理を行ない、条件を制御することで六方晶構造のＩｎ_２Ｏ_３結晶を含むＩＺＯ膜や、ビックスバイト構造のＩｎ_２Ｏ_３結晶を含むＩＺＯ膜にすることができる。六方晶構造のＩｎ_２Ｏ_３結晶を含むＩＺＯ膜は前述したようにエッチングし難いので、上述のエッチング処理の後に熱処理することが好ましい。

第１の透明電極層２１０に使用されるＩＺＯ膜の熱処理は、Ｏ_２を含まない雰囲気で行なうことが望ましく、Ｏ_２を含まない雰囲気としては、Ｎ_２雰囲気などの不活性ガス雰囲気や、またはＮ_２などの不活性ガスとＨ_２との混合ガス雰囲気などを挙げることができ、Ｎ_２雰囲気、またはＮ_２とＨ_２との混合ガス雰囲気とすることが望ましい。なお、ＩＺＯ膜の熱処理をＮ_２雰囲気、またはＮ_２とＨ_２との混合ガス雰囲気中で行なうと、例えば、ＩＺＯ膜を六方晶構造のＩｎ_２Ｏ_３結晶を含む膜に結晶化させるとともに、ＩＺＯ膜のシート抵抗を効果的に減少させることが可能である。
また、ＩＺＯ膜の熱処理温度は、５００〜１０００℃が好ましい。５００℃未満の温度で熱処理を行なった場合、ＩＺＯ膜を十分に結晶化できない恐れが生じ、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。１０００℃を超える温度で熱処理を行なった場合には、ＩＺＯ膜は結晶化されているが、ＩＺＯ膜の光透過率が十分に高いものとならない場合がある。また、１０００℃を超える温度で熱処理を行なった場合、ＩＺＯ膜の下にある半導体層を劣化させる恐れもある。

アモルファス状態のＩＺＯ膜を結晶化させる場合、成膜条件や熱処理条件などが異なるとＩＺＯ膜中の結晶構造が異なる。しかし、本発明の実施形態においては、第１の透明電極層２１０は、特に結晶質のＩＺＯの場合にはビックスバイト構造のＩｎ_２Ｏ_３結晶を含むＩＺＯであってもよく、六方晶構造のＩｎ_２Ｏ_３結晶を含むＩＺＯであってもよい。特に六方晶構造のＩｎ_２Ｏ_３結晶を含むＩＺＯがよい。
特に、前述のように、熱処理によって結晶化したＩＺＯ膜は、アモルファス状態のＩＺＯ膜に比べて、ｐ型半導体層１６０との密着性が良く、良好なオーミック接触が得られるので、本発明の実施形態において大変有効である。また、熱処理によって結晶化したＩＺＯ膜は、アモルファス状態のＩＺＯ膜に比べて、抵抗値が低下することから、半導体発光素子１０を構成した際に、順方向電圧Ｖｆを低減できる点でも好ましい。

＜反射部＞
次に、反射部２２０の構成について説明する。
反射部２２０は、第２の透明電極層２２０ａ、反射層２２０ｂ、第１のバリア層２２０ｃを備えている。後述するように、これらの層は、連続して成膜される一群の層である。
第２の透明電極層２２０ａは、第１の透明電極層２１０および反射層２２０ｂのそれぞれとオーミック接触が得られ、接触抵抗が小さいものが好ましい。そして、発光層１５０が出射する光に対して透過性であることが好ましい。
反射層２２０ｂは、発光層１５０が出射する光に対して優れた反射特性を示すことが好ましい。

［第２の透明電極層］
第２の透明電極層２２０ａは、第１の透明電極層２１０と反射層２２０ｂとの密着性を確保するための層である。すなわち、第１の透明電極層２１０を熱処理により結晶化すると、後述する反射層２２０ｂが堆積せず剥離してしまうおそれがある。このため、第２の透明電極層２２０ａは非晶質（アモルファス）であることが好ましい。したがって、第２の透明電極層２２０ａは、第１の透明電極層２１０を熱処理などにより結晶化させたあとに、形成されるのが好ましい。第１の透明電極層２１０に引き続き、第２の透明電極層２２０ａを積層し、その後に、第１の透明電極層２１０を結晶化するための熱処理を行うと、第２の透明電極層２２０ａも結晶化する可能性があるためである。

本実施の形態において、第２の透明電極層２２０ａは、第１の透明電極層２１０と同様にＩｎ_２Ｏ_３結晶を含む透光性材料（例えば、ＩＺＯやＩＴＯ等）を好ましく使用することができる。
また、第２の透明電極層２２０ａとしてＩＺＯ膜を使用し、第１の透明電極層２１０にもＩＺＯ膜を使用した場合には、ＩＺＯ中のＺｎＯ濃度が同じであってよい。
例えば、ＩＺＯ中のＺｎＯ濃度は１〜２０質量％であることが好ましく、５〜１５質量％の範囲であることが更に好ましい。１０質量％であると特に好ましい。また、ＩＺＯ膜の膜厚は、発光層１５０の出射する光を吸収しないよう、１〜５ｎｍの範囲であることが好ましい。
第２の透明電極層２２０ａにＩＴＯを用いた場合もＳｎＯ_２濃度は概ね上述のＩＺＯと同レベルの濃度範囲で用いられ、また膜厚も同レベルの範囲でよい。

第２の透明電極層２２０ａは、図３および図５のパタンＩＩの形状に加工される。このパターニングは、リフトオフ法によって行ってもよい。この場合、第１の透明電極層２１０上において、パタンＩＩを開口部としたレジスト膜によるパタン（図示せず）を形成する。なお、開口部のレジスト膜の壁面は、逆テーパ状に形成されていることが好ましい。そして、このレジスト膜上に、スパッタ法などにより、ＩＺＯ膜の第２の透明電極層２２０ａと、後述するＡｇ膜の反射層２２０ｂと、同じく後述するＴａ膜の第１のバリア層２２０ｃとを順に連続して積層する。この際、ＩＺＯ膜の第２の透明電極層２２０ａがアモルファス状態であるようにスパッタ条件などを設定する。
その後、レジスト膜とともに、パタンＩＩを開口部としたレジスト膜上のＩＺＯ膜、Ａｇ膜、Ｔａ膜を除去して、第２の透明電極層２２０ａ、反射層２２０ｂ、第１のバリア層２２０ｃを形成する。このようにすることで、第２の透明電極層２２０ａ、反射層２２０ｂ、第１のバリア層２２０ｃは、それぞれの層の中央部は一定の膜厚を有し且つほぼ平坦に形成される一方、それぞれの層の端部側は膜厚が漸次薄くなるとともに、下層の端部を上層の端部が覆うように形成できる。

［反射層］
反射層２２０ｂの材料としては、特に限定されないが、半導体発光素子１０の発光層１５０が生成する光に対して優れた反射特性を示すものであればよい。なお、反射層２２０ｂは、第１の電極２００の一部を構成することから、導電性に優れたものが好ましい。これらのことから、Ａｇ、Ａｌ、Ｎｉなどの金属または少なくともこれらの一つを含む金属の合金が好ましい。この中でも、ＡｇまたはＡｇを含む合金を好ましく使用することができる。
反射層２２０ｂとして使用するＡｇ膜は、上述したように、スパッタ法など、この技術分野でよく知られた慣用の手段で設けることができる。
また、反射層２２０ｂとして使用するＡｇ膜の膜厚は、発光層１５０の出射する光を透過しないように、５０〜５０００ｎｍであることが好ましい。特に、８０〜１２００ｎｍであるのがさらに好ましい。なお、反射層２２０ｂの厚さが５０ｎｍよりも薄いと、発光層１５０からの光の反射性能が低下する点で好ましくない場合がある。

［第１のバリア層］
第１のバリア層２２０ｃは、反射層２２０ｂを形成する元素が、後述するオーバーコート部２３０の第１の金属層２３０ｃ中へ移動（マイグレーション）すること、また逆に、第１の金属層２３０ｃを形成する元素が、反射層２２０ｂ中へマイグレーションすることを抑制するための層である。

第１のバリア層２２０ｃは、反射層２２０ｂとオーミック接触がとれ、しかも、反射層２２０ｂとの接触抵抗が小さいものを用いることが好ましい。ただし、第１のバリア層２２０ｃは発光層１５０からの光を透過させる機能を基本的に要しないので、第１の透明電極層２１０とは異なり、光透過性を有している必要はない。また、第１のバリア層２２０ｃは、反射層２２０ｂおよび第１の透明電極層２１０を介してｐ型半導体層１６０に給電を行う機能も有していることから、優れた導電性を有し、且つ、抵抗分布が少ないものを用いることが好ましい。

第１のバリア層２２０ｃとしては、特に限定されないが、反射層２２０ｂの材料とオーバーコート部２３０を構成する第１の金属層２３０ｃのマイグレーションが抑制できればよい。
本実施の形態において、第１のバリア層２２０ｃは、Ｔａ、Ｔｉ、Ｎｉ、ＮｂまたはＷを用いることができる。特にＴａを好ましく使用することができる。そして、第１のバリア層２２０ｃ（例えば、Ｔａ膜）は、上述したように、スパッタ法など、この技術分野でよく知られた慣用の手段で設けることができる。
また、第１のバリア層２２０ｃ（例えば、Ｔａ膜）の膜厚は、２０〜１００ｎｍであることが好ましい。特に、３０〜７０ｎｍであるのがさらに好ましい。

＜オーバーコート部＞
次に、オーバーコート部２３０の構成について説明する。
オーバーコート部２３０は、第１の接合層２３０ａ、第２のバリア層２３０ｂ、第１の金属層２３０ｃ、第２の金属層２３０ｄ、第２の接合層２３０ｅを備えている。後述するように、これらの層は、連続して成膜される一群の層を構成する。以下では、これらについて説明する。

［第１の接合層］
第１の接合層２３０ａは、オーバーコート部２３０の最下層にあって、反射部２２０とオーバーコート部２３０とを接合するための層である。
第１の接合層２３０ａとしては、特に限定されないが、反射部２２０の最上層にある第１のバリア層２２０ｃとの接合性に優れたものが好ましい。
本実施の形態のように、第１のバリア層２２０ｃにＴａを用いる場合には、ＴａまたはＴａを含む合金または導電性を有するＴａの化合物が好ましい。特に、ＴａＮ（窒化タンタル）を好ましく使用することができる。
第１の接合層２３０ａ（例えば、ＴａＮ膜）の膜厚は、１〜５０ｎｍが好ましい。この技術分野でよく知られた慣用の手段で設けることによって、第１の接合層２３０ａを形成できる。
なお、第１の接合層２３０ａは、第１のバリア層２２０ｃと第２のバリア層２３０ｂとの接合性がよければ、なくてもよい。

第１の接合層２３０ａ（例えば、ＴａＮ膜）は、図３および図５に示すパタンＩＩＩの形状に加工される。パタンＩＩＩはパタンＩＩより一回り広く、第１の接合層２３０ａはパタンＩＩの形状に形成された反射部２２０を覆うように設けられる。このパターニングは、リフトオフ法によって行ってもよい。この場合、第１の透明電極層２１０上において、パタンＩＩＩの開口部を有するレジスト膜（図示せず）を形成する。なお、開口部のレジスト膜の壁面は、逆テーパ状に形成されていることが好ましい。そして、このレジスト膜上に、スパッタ法などにより、第１の接合層２３０ａ（例えば、ＴａＮ膜）と、以下後述する第２のバリア層２３０ｂ（例えば、Ｔａ膜）と、第１の金属層２３０ｃ（例えば、Ｐｔ膜）と、第２の金属層２３０ｄ（例えば、Ａｕ膜）と、第２の接合層２３０ｅ（例えば、Ｔａ膜）とを順に積層する。
その後、レジスト膜とともに、レジスト膜上に積層された上述の膜を除去して、第１の接合層２３０ａ、第２のバリア層２３０ｂ、第１の金属層２３０ｃ、第２の金属層２３０ｄ、第２の接合層２３０ｅを形成する。
このことにより、図５に示すように、第１の接合層２３０ａ、第２のバリア層２３０ｂ、第１の金属層２３０ｃ、第２の金属層２３０ｄ、第２の接合層２３０ｅは、それぞれの層の中央部は一定の膜厚を有し且つほぼ平坦に形成される一方、それぞれの層の端部側は膜厚が漸次薄くなるとともに、下層の端部を上層の端部が覆うように形成できる。

［第２のバリア層］
第２のバリア層２３０ｂは、第１の金属層２３０ｃを形成する元素が、反射層２２０ｂ中へマイグレーションすること、また逆に反射層２２０ｂを形成する元素が、第１の金属層２３０ｃ中へマイグレーションすることを抑制するための層である。第２のバリア層２３０ｂの作用は、第１のバリア層２２０ｃと同様である。よって、第２のバリア層２３０ｂには、第１のバリア層２２０ｃと同様に、Ｔａ、Ｔｉ、Ｎｉ、ＮｂまたはＷを用いることができ、特にＴａを好ましく使用することができる。そして、第２のバリア層２３０ｂ（例えば、Ｔａ膜）は、上述したように、スパッタ法など、この技術分野でよく知られた慣用の手段で設けることができる。
また、第２のバリア層２３０ｂとして使用するＴａ膜の膜厚は、２０〜１００ｎｍであることが好ましい。特に、３０〜７０ｎｍであるのがさらに好ましい。
上述したように、第２のバリア層２３０ｂは、パタンＩＩより広いパタンＩＩＩの範囲に設けているので、反射層２２０ｂと、後述する第１の金属層２３０ｃとが接触することを抑制することができる。

［第１の金属層］
第１の金属層２３０ｃは、後述するＡｕなどによる第２の金属層２３０ｄと第２のバリア層２３０ｂとの密着性を高めるために設けられている。
第１のバンプ３１および第２のバンプ３４には、金ボールやハンダボールが用いられることがある。すると、第１のバンプ３１と接続される第１の電極２００の表面（第２の金属層２３０ｄ）には、ＡｕまたはＡｕ合金が表れているのが好ましい。このことから、第１の金属層２３０ｃとしては、特にＰｔ膜を好ましく使用することができる。そして、第１の金属層２３０ｃ（例えば、Ｐｔ、Ｈｆ、Ｉｒ、Ｏｓ、ＲｈまたはＷの膜）は、上述したように、スパッタ法など、この技術分野でよく知られた慣用の手段で設けることができる。
また、第１の金属層２３０ｃの膜厚は、５０〜２００ｎｍであることが好ましい。特に、７０〜１５０ｎｍであるのがさらに好ましい

［第２の金属層］
第２の金属層２３０ｄは、後述するように、第１のバンプ３１と接続される。第２の金属層２３０ｄの材料としては、Ａｕ、Ａｌ、Ｎｉ、Ｃｕまたはこれらの金属の少なくとも一種を含む合金等の材料を用いることができる。中でも、Ａｕ、Ａｌまたはこれらの金属の少なくとも一種を含む合金からなることが好ましい。ＡｕおよびＡｌは第１のバンプ３１として使用されることが多いＡｕ合金との密着性の良い金属なので、Ａｕ、Ａｌまたはこれらの金属の少なくも一種を含む合金を用いることにより、第１のバンプ３１との密着性に優れたものとすることができる。中でも、特に望ましいのはＡｕまたはＡｕの合金である。そして、第２の金属層２３０ｄとして使用される上述のＡｕ膜等は、上述したように、スパッタ法など、この技術分野でよく知られた慣用の手段で設けることができる。
また、第２の金属層２３０ｄの厚さは、５０〜２０００ｎｍの範囲内であることが好ましい。更に望ましくは２００〜１５００ｎｍである。
第２の金属層２３０ｄが薄すぎると第１のバンプ３１との密着性が悪くなり、厚すぎても特に利点は生ぜず、コスト増大を招くのみである。また、ボンディングパッドの特性上、厚いほど第１のバンプ３１との密着性が高くなって好ましい。このため、第２の金属層２３０ｄの厚さは２００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から２０００ｎｍ以下とすることが好ましい。

［第２の接合層］
第２の接合層２３０ｅは、第２の金属層２３０ｄと保護層１８０との密着性（接合性）を確保するために設けられている。
前述したように、本実施の形態におけるように、第２の金属層２３０ｄがＡｕで、保護層１８０がＳｉＯ_２であると、第２の金属層２３０ｄと保護層１８０との密着性が弱い。密着性を改善するため、第２の接合層２３０ｅとしては、Ｔａ、Ｔｉ、Ｃｒ、Ｍｏ、Ｎｉ、Ｗなどの金属や、少なくともこれらの１つを含む合金を好ましく使用することができる。

次に、第２の電極３００を説明する。
＜第２の電極＞
第２の電極３００は、図２に示すように、ｎ型半導体層１４０の半導体層露出面１４０ｃに形成されている。このように、第２の電極３００を形成する際には、エッチング等の手段によって発光層１５０およびｐ型半導体層１６０の一部を切り欠き除去してｎ型半導体層１４０のｎコンタクト層１４０ａ（図２参照）を露出させ、得られた半導体層露出面１４０ｃ上に第２の電極３００を形成する。

図６は、第２の電極３００の断面模式図の一例を示す図である。この第２の電極３００は、図５に示した第１の電極２００における反射部２２０とオーバーコート部２３０である。すなわち、第１の電極２００において、第１の透明電極層２１０を除いた構造と同じである。よって、同じ符号を付して、詳細な説明を省略する。
この場合、第１の電極２００および第２の電極３００の第２の透明電極層２２０ａより上層は、反射部２２０およびオーバーコート部２３０であって、構成が同じである。よって、第１の透明電極層２１０が形成された後は、第１の電極２００と同じ工程によって、第２の電極３００を形成することができる。

図７は、第２の電極３００の他の構成の断面模式図の一例を示す図である。この第２の電極３００では、図６の第２の透明電極層２２０ａと反射層２２０ｂとを第３の金属層２２０ｄに替えている。しかし、オーバーコート部２３０の構成は、第１の電極２００と同じである。
この第３の金属層２２０ｄは、ｎ型半導体層１４０とのオーミック接触が得られ、しかも接触抵抗が小さいものであればよい。この第３の金属層２２０ｄとしては、ＡｌまたはＡｌ合金などの金属を好ましく使用することができる。
この場合、第１の電極２００と第２の電極３００とはオーバーコート部２３０を除いて、異なるため、それぞれ別の工程で形成することが必要となる。なお、オーバーコート部２３０は同時に形成することができる。

発光層１５０が出射した光のうち、第１の電極２００に進む光は、反射層２２０ｂで反射され、基板１１０側へ進む。しかし、一部は散乱されて横方向あるいは斜め方向に進む。そして、第２の電極３００の方向にも光が進む。このため、第２の電極３００においても、反射層２２０ｂを有していることが好ましく、光の取り出し効率を向上させることができる。なお、第３の金属層２２０ｄを用いた場合であっても、第３の金属層２２０ｄが発光波長に対して高い反射率の材料で構成されていることが好ましい。

＜保護層＞
また、本実施の形態においては、図２に示すように、ＳｉＯ_２のようなシリコン系酸化物またはＳｉ_３Ｎ_４のような窒化物からなる保護層１８０を、ｐ型半導体層１６０の上面１６０ｃ、ｎ型半導体層１４０の半導体層露出面１４０ｃの上面（エッチングされた側壁も含む）、第１の電極２００および第２の電極３００の表面の一部（第１の開口部２００ａおよび第２の開口部３００ａ）を除く表面を覆うように形成されていてもよい。
これにより、第１の電極２００および第２の電極３００の表面の一部（第１の開口部２００ａおよび第２の開口部３００ａ）を除き、半導体発光素子１０をシールドして、外部の空気や水分が半導体発光素子１０に浸入する可能性を大幅に低減し、半導体発光素子１０の第１の電極２００および第２の電極３００の剥がれの抑制にも寄与することができる。
保護層１８０の厚みは、５０〜１０００ｎｍとすることが好ましく、１００〜５００ｎｍとすることがより好ましく、１５０〜４５０ｎｍとすることが更に好ましい。
保護層１８０の厚みは、５０〜１０００ｎｍとすることにより、外部の空気や水分が半導体発光素子１０の発光層１５０まで浸入する可能性を大幅に低減して、半導体発光素子１０の第１の電極２００および第２の電極３００の剥がれを抑制することができる。

そして、保護層１８０の形成方法は、例えば、先ずｐ型半導体層１６０の上面１６０ｃ、ｎ型半導体層１４０の半導体層露出面１４０ｃの上面（エッチングされた側壁も含む）、第１の電極２００、第２の電極３００の表面にＳｉＯ_２からなる保護層１８０を形成した後、保護層１８０上に図示しないレジストを塗布する。
そして、第１の電極２００および第２の電極３００の表面の一部（第１の開口部２００ａおよび第２の開口部３００ａ）のレジストを除去し、公知のエッチング手法によって保護層１８０および第２の接合層２３０ｅを除去することで、それぞれの電極の第２の金属層２３０ｄの表面に第１の開口部２００ａおよび第２の開口部３００ａを形成する。

第１の電極２００の第１の開口部２００ａは、第１の電極２００上であればどこへでも形成することができる。
このため、第１の電極２００の第１の開口部２００ａは、例えば第２の電極３００の第２の開口部３００ａから最も遠い位置に形成してもよいし、半導体発光素子１０の中心などに形成してもよい。しかし、あまりにも第２の電極３００の第２の開口部３００ａに近接した位置に形成すると、第１のバンプ３１と第２のバンプ３４との間でショートを生じてしまうため好ましくない。
また、第１の電極２００の第１の開口部２００ａは、面積としてできるだけ大きいほうがフリップチップボンディング作業がしやすいが、第１のバンプ３１の直径よりもわずかに大きい程度が好ましい。例えば、直径１００μｍ程度の円形とすることが好ましいが、円形でなくともよい。第２の電極３００の第２の開口部３００ａも同様である。

＜バンプ＞
また、図１に示す第１のバンプ３１および第２のバンプ３４は、サブマウント１５側に予め形成しておいたボールバンプや半田バンプであるだけではなく、半導体発光素子１０側の第１の電極２００の第１の開口部２００ａと第２の電極３００の第２の開口部３００ａ上に予めメッキ法や蒸着を用いて突起状に形成しておいてもよい。
本実施の形態においては、一部この方法により、第１のバンプ３１および第２のバンプ３４を半導体発光素子１０側に作製することができる。特に、フォトリソグラフィ工程によりウェーハ毎に第１のバンプ３１および第２のバンプ３４を形成できるので、４インチ以上の大口径ウェーハでは、サブマウント１５毎にボールバンプやハンダバンプを形成するよりも、生産負荷を大幅に減らすことができる利点がある。
また、第１のバンプ３１および第２のバンプ３４がサブマウント１５側に設けられた場合に、第１のバンプ３１および第２のバンプ３４の半導体発光素子１０の第１の電極２００および第２の電極３００と接続される先端部に、Ａｕ−Ｓｎ合金などのＳｎを含む接続電極が設けられていてもよい。
同様に、第１のバンプ３１および第２のバンプ３４が半導体発光素子１０側に設けられた場合に、第１のバンプ３１および第２のバンプ３４のサブマウント１５のサブマウント配線２１、２２と接続される先端部（積層半導体層１００側と反対側）に、Ａｕ−Ｓｎ合金などのＳｎを含む接続電極が設けられていてもよい。

次に、図１に示す半導体発光装置１の製造方法の一例について説明する。なお、負極としての第２の電極３００は、反射部２２０およびオーバーコート部２３０が第１の電極２００と同じ構成（図６に示した構成）を用いるとする。
（半導体発光素子の製造方法）
まず、本実施の形態における半導体発光素子１０の製造方法を説明する。
半導体発光素子１０は、基板１１０上に、中間層１２０を形成する中間層形成工程と、下地層１３０を形成する下地層形成工程と、発光層１５０を含む積層半導体層１００を形成する積層半導体層形成工程と、第１の透明電極層２１０を形成する第１の透明電極層形成工程と、積層半導体層１００の一部を切り欠いて半導体層露出面１４０ｃを形成する半導体層露出面形成工程と、第１の透明電極層２１０上に第１の電極２００を形成し且つ半導体層露出面１４０ｃに第２の電極３００を形成する第１の電極および第２の電極形成工程とを有している。
また、積層半導体層１００、第１の電極２００、第２の電極３００の表面を覆うように保護層１８０を形成する保護層形成工程を有してもよい。
さらに、第１の電極２００上の保護層１８０を除去して設けられた第１の開口部２００ａに第１のバンプ３１を形成し、第２の電極３００上の保護層１８０を除去して設けられた第２の開口部３００ａに第２のバンプ３４を形成する第１のバンプおよび第２のバンプ形成工程を有していてもよい。

ここで、発光層１５０を含む積層半導体層１００を形成する積層半導体層形成工程は、ｎ型半導体層１４０を形成するｎ型半導体層形成工程、発光層１５０を形成する発光層形成工程、ｐ型半導体層１６０を形成するｐ型半導体層形成工程を有している。

本実施の形態が適用される半導体発光素子１０の製造方法は、必要に応じて、電極形成工程の後、得られた半導体発光素子１０に熱処理を施すアニール工程をさらに有している場合がある。

以下、各工程について、順番に説明する。
＜中間層形成工程＞
まず、基板１１０に中間層１２０を形成するために前処理を施す。前処理としては、例えば、スパッタ装置のチャンバ内に基板１１０を配置し、中間層１２０を形成する前にスパッタするなどの方法によって行うことができる。具体的には、チャンバ内において、基板１１０をＡｒやＮ_２のプラズマ中に曝す事によって上面を洗浄する前処理を行なってもよい。ＡｒガスやＮ_２ガスなどのプラズマを基板１１０に作用させることで、基板１１０の上面に付着した有機物や酸化物を除去することができる。

次に、基板１１０の上面に、スパッタ法によって、中間層１２０を積層する。
スパッタ法によって、単結晶構造を有する中間層１２０を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０〜１００体積％の範囲で行なうことが望ましい。
また、スパッタ法によって、柱状結晶（多結晶）を有する中間層１２０を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１〜５０体積％にすることが望ましい。なお、中間層１２０は、上述したスパッタ法だけでなく、ＭＯＣＶＤ法で形成することもできる。
＜下地層形成工程＞
次に、中間層１２０を形成した後、中間層１２０が形成された基板１１０の上面に、単結晶の下地層１３０を形成する。下地層１３０は、スパッタ法で形成してもよく、ＭＯＣＶＤ法で形成してもよい。

＜積層半導体層形成工程＞
積層半導体層形成工程は、ｎ型半導体層形成工程と、発光層形成工程と、ｐ型半導体層形成工程とからなる。
＜ｎ型半導体層形成工程＞
下地層１３０の形成後、ｎコンタクト層１４０ａおよびｎクラッド層１４０ｂを積層してｎ型半導体層１４０を形成する。ｎコンタクト層１４０ａおよびｎクラッド層１４０ｂは、スパッタ法で形成してもよく、ＭＯＣＶＤ法で形成してもよい。

＜発光層形成工程＞
発光層１５０の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよいが、特にＭＯＣＶＤ法が好ましい。具体的には、障壁層１５０ａと井戸層１５０ｂとを交互に繰り返して積層し、且つ、ｎ型半導体層１４０側およびｐ型半導体層１６０側に障壁層１５０ａが配される順で積層すればよい。

＜ｐ型半導体層形成工程＞
また、ｐ型半導体層１６０の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよい。具体的には、ｐクラッド層１６０ａと、ｐコンタクト層１６０ｂとを順次積層すればよい。
＜第１の透明電極層形成工程＞
スパッタ法などによる成膜、フォトリソグラフィなどにより図３および図５に示すパタンＩに対応するレジストパタン形成、それに引き続くエッチングによる公知の方法によって、第１の透明電極層２１０を形成する。
＜半導体層露出面形成工程＞
積層半導体層１００の一部をエッチングしてｎコンタクト層１４０ａの一部を露出させ、半導体層露出面１４０ｃを形成する。

＜熱処理工程＞
そして、例えば窒素などの還元雰囲気下において、５００〜１０００℃で熱処理する。この熱処理工程は、第１の透明電極層２１０を結晶化し、ｐ型半導体層１６０と第１の透明電極層２１０との接合性を高めるために行われる。

＜第１の電極および第２の電極形成工程＞
次に、第１の透明電極層２１０上に図３および図５に示すパタンＩＩの開口を有し、半導体層露出面１４０ｃ上に図３および図６に示すパタンＩＶの開口を有するレジスト膜を形成する。そして、スパッタ法などにより、第２の透明電極層２２０ａと、反射層２２０ｂと、第１のバリア層２２０ｃとを順に形成する（それぞれの工程を第２の透明電極層形成工程、反射層形成工程、第１のバリア層形成工程と呼ぶ）。なお、第２の透明電極層２２０ａと、反射層２２０ｂと、第１のバリア層２２０ｃとは、連続して、真空状態を破らないで形成されるのが、密着性やコンタミネーションの観点から好ましく、成膜時間も短縮できる。
その後、レジスト剥離液に浸漬することにより、レジスト膜とともに、その上に堆積した第２の透明電極層２２０ａ、反射層２２０ｂ、第１のバリア層２２０ｃと同じ材料を剥離、除去する。
同様に、第１の透明電極層２１０上に図３および図５に示すパタンＩＩＩの開口を有し、半導体層露出面１４０ｃ上に図３および図６に示すパタンＶの開口を有するレジスト膜を形成する。そして、スパッタ法などにより、第１の接合層２３０ａ、第２のバリア層２３０ｂ、第１の金属層２３０ｃ、第２の金属層２３０ｄ、第２の接合層２３０ｅを、連続して形成する。なお、第１の接合層２３０ａ、第２のバリア層２３０ｂ、第１の金属層２３０ｃ、第２の金属層２３０ｄ、第２の接合層２３０ｅは、真空状態を破らないで連続して形成されるのが、密着性やコンタミネーションの観点から好ましく、成膜時間も短縮できる。
その後、レジスト剥離液に浸漬することにより、レジスト膜とともに、その上に堆積した第１の接合層２３０ａ、第２のバリア層２３０ｂ、第１の金属層２３０ｃ、第２の金属層２３０ｄ、第２の接合層２３０ｅと同じ材料を剥離、除去する（オーバーコート部形成工程）。
なお、上記のスパッタ法などによる層の形成にあたっては、第２の透明電極層２２０ａをアモルファス状態とするように、スパッタ条件が設定される。
本実施の形態では、第１の電極２００および第２の電極３００の反射部２２０とオーバーコート部２３０とを同じ構成とすることで、半導体発光素子１０の生産性を向上させている。なお、第１の電極２００の形成工程と第２の電極３００の形成工程とを個別に設けてもよい。

＜保護層形成工程＞
中間層１２０、下地層１３０、積層半導体層１００、半導体層露出面１４０ｃ、第１の電極２００、第２の電極３００の表面および側面を覆うように保護層１８０を形成する。
次に、保護層１８０上に図示しないレジストを塗布する。そして、第１のバンプ３１および第２のバンプ３４と接続するため、第１の開口部２００ａおよび第２の開口部３００ａの保護層１８０および第２の接合層２３０ｅをＲＩＥ（反応性イオンエッチング）などにより除去して、第１の電極２００および第２の電極３００の第２の金属層２３０ｄの表面を露出させる。

なお、本実施形態では、さらに半導体発光素子１０側に第１のバンプ３１および第２のバンプ３４をあらかじめ形成する第１のバンプおよび第２のバンプ形成工程を設けることで半導体発光装置１の生産性を向上させることができる。
例えば、保護層１８０上と第１の電極２００の第１の開口部２００ａと第２の電極３００の第２の開口部３００ａ上に図示しないＴｉまたはＴｉとＷからなる合金層とＡｕ層からなるアンダーバックメタル層（略してＵＢＭ膜と称する。）を形成した後にレジストを塗布する。
次に、第１の開口部２００ａおよび第２の開口部３００ａの上部のレジストを除去し、公知のメッキ法によってＡｕを突起状に堆積させて、第１のバンプ３１および第２のバンプ３４を形成する。このとき堆積させるＡｕの膜厚は、２〜２５μｍが望ましく、さらには５〜２０μｍが望ましく、またさらには１０〜１５μｍが望ましい。Ａｕの膜厚が２μｍよりも薄いと、実装時に接続用に使用するＳｎを含む半田が正極として働く第１の電極２００や負極として働く第２の電極３００と接触してリークが生じることがある。また、Ａｕの膜厚が２５μｍよりも厚い場合には生産コスト面で厳しくなる。
さらに、Ａｕメッキを施した後、接続電極として、メッキ法、蒸着法、スパッタ法を用いてＡｕ−Ｓｎ合金を成膜してもよい。次いでレジストおよび突起状の第１のバンプ３１および第２のバンプ３４の周辺のＵＢＭ膜をエッチングで除去する。エッチング液としては、例えば、ＡｕはＫＩとＩ_２との混合液を、ＴｉまたはＴｉＷ合金は硫酸過酸化水素水溶液を用いることができる。

（サブマウントの製造方法）
次に、サブマウント１５の製造方法を説明する。
セラミック等のサブマウント基板２０を用意し、リフトオフ法などによりＡｇまたはＡｕのサブマウント配線２１、２４を形成する。そして、半導体発光素子１０の第１の電極２００および第２の電極３００と接続する部分、すなわち第１のバンプ３１および第２のバンプ３４を形成する部分を除いて、サブマウント基板２０の表面をリフトオフ法などによりＳｉＯ_２からなる保護膜で覆う。最後に、Ａｕ−Ｓｎ合金からなるボール状の第１のバンプ３１および第２のバンプ３４を配設する。
なお、半導体発光素子１０側にすでに第１のバンプ３１および第２のバンプ３４が形成されている場合は、サブマウント１５側に必ずしも第１のバンプ３１および第２のバンプ３４を設置しなくてもよい。

（半導体発光装置の製造方法）
最後に、半導体発光装置１の製造方法を説明する。
サブマウント１５上に半導体発光素子１０を裏返して設置し、予め定められた接続関係に基づいて、サブマウント１５上の第１のバンプ３１と半導体発光素子１０の第１の電極２００とが対応し、第２のバンプ３４と半導体発光素子１０の第２の電極３００とが対応するように半導体発光素子１０とサブマウント１５とを位置合わせする（位置合わせする工程）。
その後、３００℃に加熱しつつ、半導体発光素子１０をサブマウント１５に押圧（圧着）する（加熱して押圧する工程）。これにより、第１の電極２００と第１のバンプ３１とが電気的に接続され、第２の電極３００と第２のバンプ３４とが電気的に接続される。
このようにして、半導体発光装置１が完成する。

さて、本実施の形態では、ｐ型半導体層１６０上に設けられた第１の電極２００において、結晶質の第１の透明電極層２１０とアモルファス（非晶質）の第２の透明電極層２２０ａとが積層されている。
第１の透明電極層２１０を結晶質とする理由は、後述するように、ｐ型半導体層１６０であるｐ型ＧａＮ層と第１の透明電極層２１０（例えば、ＩＺＯ膜）との間の密着性（接合性）をよくするためである。例えば、ＩＺＯを結晶化していない場合は、結晶化した場合に比べ、順方向電圧Ｖｆが高くなる。
アモルファスの第２の透明電極層２２０ａを設ける理由は、第１の透明電極層２１０である結晶化した膜（ＩＺＯ膜）上に反射層２２０ｂ（例えば、Ａｇ膜）を形成すると、反射層２２０ｂ（Ａｇ膜）が第１の透明電極層２１０（ＩＺＯ膜）から剥離してしまうためである。反射層２２０ｂ（Ａｇ膜）と結晶化した第１の透明電極層２１０（ＩＺＯ膜）とは密着性が劣る。
一方、アモルファスの第２の透明電極層２２０ａ（例えば、アモルファスのＩＺＯ膜）と反射層２２０ｂ（Ａｇ膜）とは密着性がよい。また、第１の透明電極層２１０とアモルファス（非晶質）の第２の透明電極層２２０ａとは密着性がよく、電導性もよい。そこで、本実施の形態において、ｐ型半導体層１６０上に結晶質のＩＺＯ膜を第１の透明電極層２１０として形成し、さらにアモルファスのＩＺＯ膜を第２の透明電極層２２０ａとして積層し、その上にＡｇ膜の反射層２２０ｂを設けている。

図８は、ｐ型ＧａＮ層（ｐ型半導体層１６０）とＩＺＯ膜（またはＰｔ膜）との接合特性を示す図である。
ここでは、第２の透明電極層２２０ａを設けないで製造した半導体発光素子１０において、順方向電流Ｉｆ−順方向電圧Ｖｆ特性を評価した。表１は、図８に示すＣａｓｅ １〜５についてのパラメータを示す。Ｃａｓｅ １は、第１の透明電極層２１０のＩＺＯに代えてＰｔとした場合の特性を示している。Ｃａｓｅ ２〜５は、第１の透明電極層２１０をＩＺＯ膜とし、厚さおよび熱処理の有無による状態の違いを示している。

図８に示すように、Ｃａｓｅ １のＰｔ膜を用いた場合は、ＩＺＯ膜を用いたＣａｓｅ ２〜５に比べ、順方向電流Ｉｆを一定とした場合における順方向電圧Ｖｆが高い。すなわち、ＩＺＯ膜は、Ｐｔ膜より順方向電圧Ｖｆが低く、ｐ型半導体層１６０との接合特性に優れている。
Ｃａｓｅ ２および３は、アモルファスのＩＺＯ膜の場合である。Ｃａｓｅ ２はＩＺＯ膜の厚さが２ｎｍ、Ｃａｓｅ ３はＩＺＯ膜の厚さが５ｎｍである。Ｃａｓｅ ３の方が、順方向電圧Ｖｆが低い。ＩＺＯ膜の厚さは厚い（５ｎｍ）方が好ましいことが分かる。
Ｃａｓｅ ４および５は、熱処理したＩＺＯ膜の場合である。Ｃａｓｅ ４は厚さが５ｎｍ、Ｃａｓｅ ５は厚さが１０ｎｍの場合である。図８において、両者の差はほとんど見られず、重なっている。すなわち、Ｃａｓｅ ４と５とで、順方向電圧Ｖｆはほぼ同じであることから、ＩＺＯ膜の厚さは５ｎｍ以上であればよいことが分かる。
Ｃａｓｅ ３とＣａｓｅ ４とは、ＩＺＯ膜の厚さが５ｎｍの場合であって、Ｃａｓｅ ３がアモルファスである場合、Ｃａｓｅ ４が熱処理した場合（結晶質）である。これらを比較すると、ＩＺＯ膜が結晶質の場合は、アモルファスである場合に比べ、順方向電圧Ｖｆが低い。
以上のことから、ｐ型ＧａＮであるｐ型半導体層１６０上には、５ｎｍ以上の厚さの結晶質のＩＺＯ膜を形成することが好ましい。

では次に、本発明の実施例について説明を行うが、本発明は実施例に限定されない。
（実施例１）
実施例１に用いた半導体発光素子１０は、図２に示したと同じ構造を有している。そして、第１の電極２００は図５に示したと同じ構造を有している。第２の電極３００は図６に示したと同じ構造を有している。
基板１１０はＣ軸配向したサファイア基板である。そして、実施例１においては、第１の透明電極層２１０はＩＺＯ膜であって、熱処理を施している。厚さは５ｎｍである。第２の透明電極層２２０ａはアモルファスのＩＺＯ膜で、厚さは２ｎｍである。反射層２２０ｂはＡｇ、第１のバリア層２２０ｃはＴａ、第１の接合層２３０ａはＴａＮ、第２のバリア層２３０ｂはＴａ、第１の金属層２３０ｃはＰｔ、第２の金属層２３０ｄはＡｕ、第２の接合層２３０ｅはＴａである。
次に、サブマウント１５を以下のようにして製造した。
セラミック等のサブマウント基板２０を用意し、リフトオフ法によりＡｇまたはＡｕのサブマウント配線２１、２４を形成する。そして、半導体発光素子１０の第１の電極２００および第２の電極３００と接続する部分、すなわち第１のバンプ３１および第２のバンプ３４を形成する部分を除いて、サブマウント基板２０の表面をリフトオフ法によりＳｉＯ_２からなる保護膜で覆う。そして、Ａｕ−Ｓｎ合金からなるボール状の第１のバンプ３１および第２のバンプ３４を配設する。
最後に、サブマウント１５上に半導体発光素子１０を裏返して設置し、予め定められた接続関係に基づいて、サブマウント１５上の第１のバンプ３１および第２のバンプ３４と、半導体発光素子１０の第１の電極２００および第２の電極３００とがそれぞれ対応するように半導体発光素子１０とサブマウント１５とを位置合わせし、その後、３００℃に加熱しつつ、半導体発光素子１０をサブマウント１５に押圧（圧着）し、第１の電極２００と第１のバンプ３１とを電気的に接続し、第２のバンプ３４と第２の電極３００とを電気的に接続した。
半導体発光素子１０を搭載したサブマウント１５をＴＯ１８に載せて端子間をワイヤで接続した。順方向電流Ｉｆが２０ｍＡの時、順方向電圧Ｖｆは３．２Ｖ、発光波長λは４５２ｎｍ、発光出力Ｐｏは２０．７ｍＷであった。これらの結果を表２にまとめる。

（実施例２〜６、比較例）
実施例２〜５は、第１の透明電極層２１０がＩＺＯ膜またはＩＴＯ膜であり、厚さが異なる以外は実施例１と同じ構成としたものである。
実施例６は、半導体発光素子１０側に第１のバンプ３１および第２のバンプ３４を予め形成すること以外は、実施例４と同じ構造としたものである。これらの結果を表２にまとめる。
一方、比較例は、第２の透明電極層２２０ａ（アモルファスのＩＺＯ膜）を形成しないこと以外は実施例４と同じ構成としたものである。
表２は、実施例１〜６および比較例についての評価結果を示している。評価項目は、順方向電流Ｉｆが２０ｍＡの時の順方向電圧Ｖｆ、発光波長λ、発光出力Ｐｏおよび反射層２２０ｂの剥離試験の結果である。なお、発光波長λは発光強度がピークの波長（ピーク波長）である。
反射層２２０ｂと第１の透明電極層２１０との剥れ試験（反射層の剥離試験）は、図２に示した発光素子の形成とは別に製作したｐ型ＧａＮ層（ｐ型半導体層１６０）上に、表２に記載の第１の透明電極層２１０（材料と厚さ）と、第１の透明電極層２１０上に厚さを同じとして形成した第２の透明電極層２２０ａ（比較例を除く）と、第２の透明電極層２２０ａ上に厚さを同じとして形成した反射層２２０ｂとを堆積し、公知のテープ剥離試験（テープ試験）に基づき行なった。反射層の剥離試験は、同じ試験用電極を１０点用意し、１点以上剥れたものを（×）とし、全く剥れないものを（○）とした。

実施例１、２、４、５、６に示すように、第１の透明電極層２１０のＩＺＯ膜の厚さが５〜３００ｎｍの範囲では、発光出力ＰｏはＩＺＯ膜の厚さが５０ｎｍにおいて２３．０ｍＷと最大を示し、ＩＺＯ膜の厚さがこの値より薄い場合、または厚い場合に少し低下する。しかし、これらの値の差は小さい。
また、実施例４、６に示すように、第１のバンプ３１および第２のバンプ３４をサブマウント１５側に形成しても半導体発光素子１０側に形成しても、順方向電圧Ｖｆ、発光出力Ｐｏの差は小さい。
一方、表２中の比較例に示すように、第２の透明電極層２２０ａが第１の透明電極層２１０上に形成されていない場合には、反射層２２０ｂがテープ剥離試験において容易に剥離してしまった。
なお、実施例１〜６および比較例において、発光波長λは４５０〜４５２ｎｍでほとんど違いがない。積層半導体層１００の構成が同じだからと考えられる。
以上のことから、第１の透明電極層２１０を結晶質のＩＺＯ（またはＩＴＯ）とし、第２の透明電極層２２０ａをアモルファスのＩＺＯとすることで、順方向電圧Ｖｆが低く、発光出力Ｐｏが大きく、なおかつ反射層２２０ｂの剥離が抑制された半導体発光素子１０を得ることができる。

図９は、積層半導体層１００上に積層した結晶質のＩＺＯ膜（第１の透明電極層２１０）とアモルファスのＩＺＯ膜（第２の透明電極層２２０ａ）との断面を透過型電子顕微鏡（ＴＥＭ）にて観察した結果の模式図である。
具体的には、積層半導体層１００上に、５ｎｍの厚さの結晶質のＩＺＯ膜（第１の透明電極層２１０）を形成し、さらに２ｎｍの厚さのアモルファスのＩＺＯ膜（第２の透明電極層２２０ａ）を積層し、さらにその上にＡｕ合金の反射層２２０ｂを設けている。ＴＥＭ像において、結晶質のＩＺＯ膜とアモルファスのＩＺＯ膜との２層の構造を区別して観察できた。

本実施の形態では、結晶質の第１の透明電極層２１０とアモルファス（非晶質）の第２の透明電極層２２０ａを用いている。ここで、結晶質とは、Ｘ線回折や電子線回折においてピークが観測されるなど、結晶学的に単結晶や多結晶である状態に加え、熱処理を施すことにより、順方向電圧Ｖｆが小さくなった場合も含むものとする。一方、非晶質とは、Ｘ線回折や電子線回折においてハローが観測されるなど、結晶学的にアモルファス（非晶質）である状態に加え、成膜時の外部加熱や成膜時の温度上昇を抑制した場合、または膜形成に預かる粒子のエネルギを低く抑えた場合も含むものとする。

なお、本実施の形態では、発光ピーク波長λｄが４５０ｎｍ近傍の半導体発光素子１０について説明したが、本発明の適用対象はこれに限られない。
例えば、Ｇａ_１−ｘＡｌ_ｘＡｓ（０＜ｘ＜１）、ＧａＡｓ_１−ｘＰ_ｘ（０＜ｘ＜１）、Ｉｎ_１−ｘＧａ_ｘＰ（０＜ｘ＜１）などの化合物半導体を発光層とする赤外から赤を発光する半導体発光素子１０、ＡｌＰ、ＡｌＡｓ、ＧａＰなどを発光層に用いた橙から緑を発光する半導体発光素子１０にも適用できることは明らかである。

また、本発明の半導体発光装置１が適用され得る対象として、例えば液晶ディスプレイやＬＥＤディスプレイなどの電子機器、さらには照明装置が挙げられる。

１…半導体発光装置、１０…半導体発光素子、１５…サブマウント、２０…サブマウント基板、２１、２４…サブマウント配線、３１…第１のバンプ、３４…第２のバンプ、１００…積層半導体層、１１０…基板、１２０…中間層、１３０…下地層、１４０…ｎ型半導体層、１５０…発光層、１６０…ｐ型半導体層、１８０…保護層、２００…第１の電極、２１０…第１の透明電極層、２２０…反射部、２２０ａ…第２の透明電極層、２２０ｂ…反射層、２２０ｃ…第１のバリア層、２３０…オーバーコート部、２３０ａ…第１の接合層、２３０ｂ…第２のバリア層、２３０ｃ…第１の金属層、２３０ｄ…第２の金属層、２３０ｅ…第２の接合層、３００…第２の電極

Claims (18)

1. 第１の導電型を有する第１の半導体層、発光層および当該第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、
   前記積層半導体層上に設けられ、前記発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、
   前記第１の透明電極層上に設けられ、前記光に対して透過性で且つ非晶質の第２の透明電極層と、
   前記第２の透明電極層上に設けられ、前記光に対して反射性の反射層と
   を備えることを特徴とする半導体発光素子。
2. 結晶質の前記第１の透明電極層と、非晶質の前記第２の透明電極層とは、導電性の酸化物であることを特徴とする請求項１に記載の半導体発光素子。
3. 結晶質の前記第１の透明電極層と、非晶質の前記第２の透明電極層とは、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む導電性の酸化物であることを特徴とする請求項１または２に記載の半導体発光素子。
4. 結晶質の前記第１の透明電極層の膜厚は、５ｎｍ以上且つ５００ｎｍ以下であることを特徴とする請求項１ないし３のいずれか１項に記載の半導体発光素子。
5. 非晶質の前記第２の透明電極層の膜厚は、１ｎｍ以上且つ５ｎｍ以下であることを特徴とする請求項１ないし４のいずれか１項に記載の半導体発光素子。
6. 前記反射層は、ＡｇまたはＡｇを含む金属であることを特徴とする請求項１ないし５のいずれか１項に記載の半導体発光素子。
7. 前記積層半導体層は、前記第１の半導体層の前記第１の導電型が電子をキャリアとするｎ型であり、前記第２の半導体層の前記第２の導電型が正孔をキャリアとするｐ型であることを特徴とする請求項１ないし６のいずれか１項に記載の半導体発光素子。
8. 第１の導電型を有する第１の半導体層、発光層および当該第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、
   前記積層半導体層上に設けられ、前記発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、当該第１の透明電極層上に設けられ、当該光に対して透過性で且つ非晶質の第２の透明電極層と、当該第２の透明電極層上に設けられ、当該光に対して反射性の反射層とを備え、当該積層半導体層に電流を供給する一方の電極として働く第１の電極と、
   前記積層半導体層において、露出させた前記第１の半導体層上に設けられ、当該積層半導体層に電流を供給する他方の電極として働く第２の電極と、
   前記積層半導体層、前記第１の電極、前記第２の電極を覆うように設けられた保護層と、
   前記第１の電極上の前記保護層が除去されて設けられた第１の開口部に、当該第１の電極と接触し、電気的に接続された第１の突出電極と、
   前記第２の電極上の前記保護層が除去されて設けられた第２の開口部に、当該第２の電極と接触するように設けられた第２の突出電極と
   を備えることを特徴とする半導体発光素子。
9. 前記第１の突出電極および前記第２の突出電極は、前記積層半導体層側と反対側の先端部にＳｎを含む接続電極がさらに設けられていることを特徴とする請求項８に記載の半導体発光素子。
10. 第１の導電型を有する第１の半導体層、発光層および当該第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、当該積層半導体層上に設けられ、当該発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、当該第１の透明電極層上に設けられ、当該光に対して透過性で且つ非晶質の第２の透明電極層と、当該第２の透明電極層上に設けられ、当該光に対して反射性の反射層とを備える半導体発光素子と、
    前記半導体発光素子の前記反射層を備える側と対向するように配置される回路基板と
    を備えることを特徴とする半導体発光装置。
11. 前記半導体発光素子と前記回路基板とは、当該半導体発光素子の前記反射層側に設けられた正負一対の電極と、当該回路基板に設けられた一対の配線とが、当該回路基板に設けられた接続子によって接続されていることを特徴とする請求項１０に記載の半導体発光装置。
12. 基板上に第１の導電型を有する第１の半導体層、発光層および当該第１の導電型とは逆の第２の導電型を有する第２の半導体層からなる積層半導体層を形成する工程と、
    前記積層半導体層上に結晶質で且つ前記発光層が出射する光に対して透過性の第１の透明電極層を形成する工程と、
    前記第１の透明電極層上に非晶質で且つ前記光に対して透過性の第２の透明電極層を形成する工程と、
    前記第２の透明電極層上に前記光を反射する反射層を形成する工程と
    を含むことを特徴とする半導体発光素子の製造方法。
13. 前記第１の透明電極層を形成する工程は、第１の透明電極層となる膜を堆積する工程と、結晶質とするための熱処理の工程とを含むことを特徴とする請求項１２に記載の半導体発光素子の製造方法。
14. 基板上に第１の導電型を有する第１の半導体層、発光層および当該第１の導電型とは逆の第２の導電型を有する第２の半導体層からなる積層半導体層を形成する工程と、
    前記積層半導体層上に、前記発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、当該第１の透明電極層上に設けられ、当該光に対して透過性で且つ非晶質の第２の透明電極層と、当該第２の透明電極層上に設けられ、当該光に対して反射性の反射層とを備え、当該積層半導体層に電流を供給する一方の電極として働く第１の電極を形成する工程と、
    前記積層半導体層において、露出させた前記第１の半導体層上に設けられ、当該積層半導体層に電流を供給する他方の電極として働く第２の電極を形成する工程と、
    前記積層半導体層、前記第１の電極、前記第２の電極を覆うように保護層を形成する工程と、
    前記第１の電極上の前記保護層を除去して第１の開口部を形成し、当該第１の開口部に当該第１の電極と接触し、電気的に接続された第１の突出電極を形成し、前記第２の電極上の当該保護層が除去されて設けられた第２の開口部に、当該第２の電極と接触し、電気的に接続された第２の突出電極を形成する工程と
    を含むことを特徴とする半導体発光素子の製造方法。
15. 前記第１の突出電極および前記第２の突出電極の前記積層半導体層側と反対側の先端部にＳｎを含む接続電極を形成する工程をさらに含むことを特徴とする請求項１４に記載の半導体発光素子の製造方法。
16. 第１の導電型を有する第１の半導体層、発光層および当該第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、当該積層半導体層上に設けられ、当該発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、当該第１の透明電極層上に設けられ、当該光に対して透過性で且つ非晶質の第２の透明電極層と、当該第２の透明電極層上に設けられ、当該光に対して反射性の反射層とを備える半導体発光素子の当該反射層側に設けられた正負一対の電極と、回路基板に設けられた接続子とを対応させるように位置合わせする工程と、
    前記半導体発光素子を前記回路基板に加熱して押圧する工程と
    を含むことを特徴とする半導体発光装置の製造方法。
17. 第１の導電型を有する第１の半導体層、発光層および当該第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、当該積層半導体層上に設けられ、当該発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、当該第１の透明電極層上に設けられ、当該光に対して透過性で且つ非晶質の第２の透明電極層と、当該第２の透明電極層上に設けられ、当該光に対して反射性の反射層とを備える半導体発光素子と、当該半導体発光素子の当該反射層を備える側と対向するように配置される回路基板とを備える半導体発光装置が組み込まれていることを特徴とする照明装置。
18. 第１の導電型を有する第１の半導体層、発光層および当該第１の導電型とは逆の第２の導電型を有する第２の半導体層が順に積層される積層半導体層と、当該積層半導体層上に設けられ、当該発光層が出射する光に対して透過性で且つ結晶質の第１の透明電極層と、当該第１の透明電極層上に設けられ、当該光に対して透過性で且つ非晶質の第２の透明電極層と、当該第２の透明電極層上に設けられ、当該光に対して反射性の反射層とを備える半導体発光素子と、当該半導体発光素子の当該反射層を備える側と対向するように配置される回路基板とを備える半導体発光装置が組み込まれていることを特徴とする電子機器。

Images