JP2011060178A - 電子機器、画像形成装置、電源制御装置および電源制御方法 - Google Patents

Abstract

【課題】 補助記憶装置内に保存されるシステム情報等の安全性を確保しつつ電源を切断すること。
【解決手段】本発明の電子機器１００は、電源スイッチ１２２と、電源スイッチ１２２に並列に接続されるリレー１２４とを備え、補助記憶装置（１０８，１１２）から読み出したデータを使用してソフトウェアを動作させるとともに、電源スイッチ１２２の切断を検知してソフトウェアの終了処理を開始する演算手段１１０と、演算手段１１０で発生するソフトウェア異常を検出する検出手段１１４と、補助記憶装置（１０８，１１２）に対する書込みの状態を示す書込信号が入力されて、電源スイッチ１２２の切断、かつソフトウェア異常の検出、かつ補助記憶装置（１０８，１１２）への書込みの停止を条件としてリレー１２４の開閉を判定する、演算手段１１０の制御から独立した判定手段１１６と、リレー１２４の開閉を制御するリレー制御手段１１８とを含む。
【選択図】図１

Description

本発明は、電子機器の電源制御に関し、より詳細には、補助記憶装置内に保存されるシステム情報等の安全性を確保しつつ電源を切断することができる電子機器、画像形成装置、電源制御装置および電源制御方法に関する。

ハードディスク（以下、ＨＤＤと参照する。）やフラッシュメモリなどの補助記憶装置内にシステムファイルなどの重要なデータを保存する電子機器では、補助記憶装置にアクセス中に電源が遮断されてしまうと、その重要なデータが破壊されるおそれがあり、機器自体が正常に起動できなくなる可能性もある。特にＨＤＤは、アクセス中に電源が遮断されてしまうと、内部の磁気ヘッドがディスク表面を傷つけてしまい、物理的な障害に至る可能性もある。

このため、従来より補助記憶装置にシステムファイルを保存する電子機器においては、補助記憶装置へアクセス中に主電源が切断される場合に備え、主電源スイッチが切断されたことを検出した際に、補助記憶装置に対し正常な終了動作を完了させた上で主電源を切断する制御が行われている。

例えば特開平９−６８８９７号公報（特許文献１）は、ＨＤＤアクセス中にユーザにより主電源を切断された場合にも、ＨＤＤ等の破壊を回避して安全に電源を切断する目的で、主電源スイッチと並列にリレーを介する構成を採用し、そのリレーを画像形成装置内のコントローラにより制御することで、シャットダウンシーケンス終了後に電源を切断することを可能とする技術を開示している。

上述した従来技術によれば、所定のシャットダウン処理を完了させ、補助記憶装置へアクセスを生じない状態となった後に主電源が切断されるため、正常にシャットダウン処理が完了する限り、安全に機器の電源を切断することができる。しかしながら、上記特許文献１に開示される技術を含め従来技術では、シャットダウン処理を行うソフトウェアが介在してリレー制御が行われるため、ソフトウェア上の異常が発生した場合、あるいはシャットダウンシーケンスの制御不良が発生した場合に、主電源切断のための条件となるシャットダウン処理を完了させることができず、データ破損を回避できない点で充分なものではなかった。

また従来技術では、主電源切断のための条件となるシャットダウン処理を完了しない限り、ユーザが主電源スイッチを切っているにもかかわらず、電源が供給されたままの状態が維持されてしまうため、ユーザが主電源プラグの取り外し等の物理的な操作を行わないと電源を切断できない点で充分なものではなかった。

本発明は、上記従来技術の問題点に鑑みてなされたものであり、補助記憶装置内に保存されるシステム情報等の重要なデータの安全性を確保しつつ、ソフトウェア異常等に対応して電源を適切に切断することができる電子機器、画像形成装置、電源制御装置および電源制御方法を提供することを目的とする。

本発明は、上記課題を解決するために、ソフトウェアを実行する演算手段の制御から独立した手段により、電源スイッチに並列に接続されたリレーの開閉を制御することを特徴とする電子機器を提供する。上記演算手段は、補助記憶装置から読み出したデータを使用してソフトウェアを動作させるとともに、電源スイッチの切断を検知してソフトウェアの終了処理を開始する。本発明による電子機器は、上記演算手段で発生するソフトウェア異常を検出する検出手段と、補助記憶装置に対する書込みの状態を示す書込信号が入力されて、電源スイッチが切断され、かつソフトウェア異常が検出され、かつ補助記憶装置への書込みが停止したこと条件として上記リレーの開閉を判定する判定手段と、判定手段の判定結果に応答してリレーの開閉を制御するリレー制御手段とを、上記演算手段の制御から独立した手段として備える。

また本発明によれば、ソフトウェアを実行する中央演算装置の制御から独立した手段により、電源スイッチに並列に接続されたリレーの開閉を制御することを特徴とする電源制御装置が提供される。さらに本発明によれば、上記電子機器の電力供給を制御する方法が提供される。さらに本発明によれば、上記電子機器として構成され、さらに画像処理エンジンを備える画像形成装置が提供される。

本発明では、書込信号の非書込状態を示す信号レベルが一定期間持続したことをもって、補助記憶装置への書込みが停止したものと判定することができる。また本発明では、上記判定手段は、書込信号が非書込状態を示す信号レベルにある間の基準クロックを計数する遅延型フリップフロップの配列を含む構成とすることができる。あるいは、上記判定手段は、書込信号の非書込状態を示す信号レベルが入力された場合にＲＣ時定数の期間遅延させてリレーを開く制御信号を出力するとともに、書込信号の書込みの状態を示す信号レベルが入力された場合に遅延無くリレーを閉じる制御信号を出力する回路を含んで構成することができ、その機能がハードウェアのみで実現されることが好ましい。また、所定の間隔で演算手段から書込みを発生させることが前提の実装では、書込信号の非書込状態を示す信号レベルの持続期間からソフトウェア異常の発生を検出することもできる。

上記構成によれば、主要なソフトウェアが実行される演算手段の制御から離れた個別の手段により、電源スイッチの電力供給をバイパスするリレーの開閉が制御される。このため、演算手段においてシャットダウン処理中にソフトウェア異常が発生した場合であっても、システムファイル等の重要なデータの安全性を確保しつつ、ユーザによる主電源プラグの取り外し等の物理的な操作を必要とせずに、電力供給を停止することが可能となる。したがって、ユーザが主電源スイッチを切っているにもかかわらず、電源が供給されたままの状態が維持されてしまうという不具合が回避される。

第１の実施形態の複合機の概略的構成を示す図。 第１の実施形態の複合機におけるソフトウェア異常時の電力切断動作を示すブロック図。 第１の実施形態の複合機における入力信号間隔検出部の回路構成を示す図。 書込信号線から一定期間ＴだけＬ信号が入力された場合の各フリップフロップおよび論理和素子の動作を示すタイミングチャート。 第１の実施形態の複合機が実行するシャットダウンの全体処理を示すフローチャート。 第１の実施形態の複合機において実行されるシャットダウンの全体処理を示すシーケンス図。 ＨＤＤおよびフラッシュメモリの両方を保護対象とした他の実施形態における入力信号間隔検出部の回路構成を示す図。 第２の実施形態の複合機におけるソフトウェア異常時の電力切断動作を示すブロック図。 第２の実施形態の複合機における入力信号間隔検出部の回路構成を示す図。

以下、本発明の実施形態を用いて説明するが、本発明の実施形態は、以下の実施形態に限定されるものではない。なお、以下の実施形態では、電子機器の一例として、コピー、ファクシミリ、スキャナ、プリント等の画像を扱う複合機能を有する複合機を用いた例を説明する。

図１は、第１の実施形態の複合機の概略的構成を示す図である。複合機１００は、メインコントローラ１０２と、電力供給ユニット（ＰＳＵ：Power Supply Unit）１０４と、コピー、ファクシミリ、スキャナ、プリント等の画像を扱う複合機能を提供するエンジン１０６と、複合機１００の制御プログラムやシステム情報を記憶するハードディスクドライブ（以下、ＨＤＤと参照する。）１０８とを含んで構成される。エンジン１０６は、オペレータまたはホストからのジョブの実行要求に対応して、原稿の画像読み取り動作および転写紙への画像形成動作を実行する。

電力供給ユニット１０４は、電源プラグ１２０を介してオフィスのアウトレットに電気的に接続され、電力供給を受けてメインコントローラ１０２、エンジン１０６およびＨＤＤ１０８などへ給電する。電源プラグ１２０と電力供給ユニット１０４との間には、主電源スイッチ１２２が挿入され、電力供給ライン１４２を介した電力供給ユニット１０４への交流電力の通電および切断を切り替えている。

メインコントローラ１０２は、数値計算、情報処理および機器制御を実行する中心的な電子回路である中央演算ユニット（ＣＰＵ）１１０と、ＣＰＵ１１０の実行作業空間を提供するメモリ（図示せず）と、システム情報などを記憶するＮＡＮＤ型などのフラッシュメモリ１１２とを含んで構成される。その他、メインコントローラ１０２には、イーサネット（登録商標）やＵＳＢ（Universal Serial Bus）などインタフェースが備えられていてもよい。ＣＰＵ１１０は、本実施形態の演算手段を構成する。

図１に示した複合機１００は、ＲＯＭ（図示せず）やＨＤＤ１０８や不揮発性メモリ１１２やＳＤカード（図示せず）などの記憶装置に格納されたプログラム（図示せず）を読出し、ＣＰＵ１１０の作業メモリ領域を提供するメモリ（図示せず）のメモリ領域に展開することにより、複合機としての機能を実現している。

上述したフラッシュメモリ１１２およびＨＤＤ１０８には、システムファイルなど本複合機１００のソフトウェア動作に影響する重要なデータが記憶されることがある。また主電源スイッチ１２２は、複合機１００の操作者が任意に操作できるスイッチである。したがって、フラッシュメモリ１１２またはＨＤＤ１０８へ書込み動作中にユーザにより主電源スイッチ１２２が切断され、そのまま電力供給が切断されてしまうと、システムファイルのデータが予定した値とならないまま終了し、以後の動作に影響を及ぼす可能性がある。特にＨＤＤ１０８の場合には、物理的な障害に至る可能性がある。

そこで、本実施形態の複合機１００では、上記主電源スイッチ１２２に並列させてリレー１２４が挿入され、メインコントローラ１０２には、リレー１２４を開閉するリレー制御部１１８が設けられる。リレー１２４は、ヒンジ形、プランジャー形などの機械式リレーや、ソリッドステートリレーなど種々のリレーを用いることができ、交流の電力供給をバイパスする。主電源スイッチ１２２は、その状態を通知する主電源状態検出信号線１３４をＣＰＵ１１０に出力し、ＣＰＵ１１０は、主電源スイッチ１２２がユーザにより切断された場合でも、正常に電力切断が可能な状態となるまでリレー１２４の接続を維持し、電力切断が可能な状態となった後に切断させる制御を行う。

より具体的には、ＣＰＵ１１０は、主電源状態検出信号線１３４により主電源スイッチの状態を監視しており、主電源スイッチ１２２の切断を検出した場合に、ソフトウェア等のシャットダウン処理を開始する。本シャットダウン処理は、本実施形態のソフウェアの終了処理である。ＣＰＵ１１０は、システムファイル等の書込み動作が完了し、シャットダウン処理が終了したと判定した後、リレー制御部１１８を制御して、リレー１２４を開き、電力供給を停止させる。

本実施形態の複合機１００のメインコントローラ１０２は、さらに、ソフトウェア異常の発生により上記シャットダウン処理中にハングアップした場合等に対応するために、ソフトウェア異常検出部１１４と、電力切断判定部１１６とを含んで構成される。

ソフトウェア異常検出部１１４は、ＣＰＵ１１０から定期的に信号線１３０を介してサービスパルスを受信し、一定期間アクセス信号がなかった場合にソフトウェア異常と見なして、ソフトウェア異常通知信号線１３２を介してソフトウェア異常を電力切断判定部１１６に通知する。上記ＣＰＵ１１０の制御から独立したものであり、好適には実質的にハードウェアから構成される。ソフトウェア異常検出部１１４は、本実施形態ではいわゆるウォッチドッグタイマとして構成されているが、特に限定されるものではなく、これまで知られた如何なるソフトウェア異常検知機構を用いることができる。なお、ソフトウェア異常検出部１１４は、本実施形態の検出手段を構成する。

電力切断判定部１１６は、詳細については後述するが、ＣＰＵ１１０−ＨＤＤ１０８間またはＣＰＵ１１０−フラッシュメモリ１１２間の信号線１３６または信号線１３８からの信号が入力され、ＨＤＤ１０８またはフラッシュメモリ１１２への書込みアクセスを検出する。なお、本実施形態では、フラッシュメモリ１１２およびＨＤＤ１０８のいずれか一方にシステムファイルが記憶され、そのシステムファイルが記憶された一方の補助記憶装置が保護対象であるとして説明する。また電力切断判定部１１６には、主電源スイッチ１２２からの主電源状態検出信号線１３４が接続され、ソフトウェア異常検出部１１４からのソフトウェア異常通知信号線１３２が接続されている。電力切断判定部１１６は、本実施形態の判定手段を構成し、信号線１３６または信号線１３８、ソフトウェア異常通知信号線１３２、および主電源状態検出信号線１３４からの入力信号に従って、リレー１２４の切断の可否を判定し、リレー制御信号線１４０を介してリレー制御部１１８に制御信号を出力する。リレー制御部１１８は、制御線１４４を介してリレー１２４の開閉を行う。電力切断判定部１１６およびリレー制御部１１８は、上記ＣＰＵ１１０の制御から独立したものであり、システム等のソフトウェアが動作するＣＰＵ１１０とは別個のハードウェアから構成され、実質的にハードウェアのみで構成されていることが好ましい。リレー制御部１１８は、本実施形態のリレー制御手段を構成する。

以下、図２〜図６を参照しながら、本実施形態のソフトウェア異常時の電力切断動作の詳細について説明する。図２は、第１の実施形態の複合機におけるソフトウェア異常時の電力切断動作を示すブロック図である。図２に示すように、図１に示した電力切断判定部１１６は、より詳細には入力信号間隔検出部１５０およびクロック制御部１５２を含んで構成される。クロック制御部１５２は、ＶＣＯ（Voltage Controlled Oscillator）および位相比較器等を含むＰＬＬ（Phase Locked Loop）回路などのハードウェアで好適に実現され、発生した周期可変のクロック信号を入力信号間隔検出部１５０へクロック信号線１５４を介して出力する。入力信号間隔検出部１５０は、詳細を後述するが、フリップフロップやトランジスタを用いた電子回路などとしてハードウェアで実現することができる。

入力信号間隔検出部１５０には、シリアル通信インタフェースを介してＣＰＵ１１０と接続されるＨＤＤ１０８が保護対象である場合にはシリアルライトデータ信号線１３６が、パラレル通信インタフェースを介してＣＰＵ１１０と接続されるフラッシュメモリ１１２が保護対象である場合にはリード／ライト信号線１３８が入力され、これにより、入力信号間隔検出部１５０は、ＨＤＤ１０８またはフラッシュメモリ１１２への書込みアクセスを検出する。

入力信号間隔検出部１５０は、システムファイルの安全性を充分に確保するために、保護対象のＨＤＤ１０８またはフラッシュメモリ１１２へ書込みアクセスが行われない非書込状態の持続期間を計時し、非書込状態が所与の期間以上持続していることを電源切断のひとつの条件とする。書込みアクセスが所定時間発生していないということは、システムファイルへのアクセスが停止していることと同義であり、この条件を満たす場合に電力供給を停止する限り、システムファイルの安全性は充分に確保される。

入力信号間隔検出部１５０には、さらに、ソフトウェア異常検出部１１４からのソフトウェア異常通知信号線１３２が接続され、主電源スイッチ１２２からの主電源状態検出信号線１３４が接続される。入力信号間隔検出部１５０は、主電源スイッチ１２２が切断され、かつソフトウェア異常が発生し、かつ所定時間書込みアクセスが発生していないことの条件が満たされた場合に、ソフトウェア異常に対応した電源の切断制御が必要であり、かつ電力切断が可能であると判定し、リレー制御信号線１４０を介してリレー制御部１１８へ出力し、リレー１２４を切断させる。

図３は、第１の実施形態の複合機における入力信号間隔検出部の回路構成を示す図である。図３に示す入力信号間隔検出部１５０Ａは、シリアルライトデータ信号線１３６またはリード／ライト信号線１３８（以下、書込信号線と参照する。）からの信号が入力される入力端子と、クロック信号線１５４からの信号が入力される入力端子と、ソフトウェア異常通知信号線１３２からの信号が入力される入力端子と、主電源状態検出信号線１３４からの信号が入力される入力端子と、リレー制御信号線１４０へ信号を出力する出力端子とを含む。また、入力信号間隔検出部１５０Ａは、内部要素として、書込信号線１３６／１３８に接続するインバータ素子１６２と、Ｎ個の遅延型フリップフロップ１６４の配列と、論理和素子１６６と、スリーステートバッファ１６８，１７０とを含んで構成される。

書込信号線１３６／１３８は、第１番目のフリップフロップ１６４−１のデータ入力端子Ｄ_１および論理和素子１６６に接続されている。第１番目のフリップフロップ１６４のデータ出力端子Ｑ_１は、次の第２番目のフリップフロップ１６４−２のデータ入力端子Ｄ_２および論理和素子１６６に接続され、第Ｎ番目のフリップフロップ１６４−Ｎまで同様とされている。各フリップフロップ１６４のクリア端子ＣＬＲには、インバータ素子１６２により反転された書込信号線１３６／１３８の信号が入力されている。

本実施形態では、書込信号線１３６／１３８は、書込状態ではハイレベルの信号（Ｈ信号）が伝送され、非書込状態ではローレベルの信号（Ｌ信号）が伝送される。各フリップフロップ１６４は、アクティブロー動作し、書込信号線１３６／１３８がＨ信号である場合に、クリア端子にＬ信号が入力されリセット状態となり、一方、書込信号線１３６／１３８がＬ信号である場合に、クリア端子にＨ信号が入力されて通常のフリップフロップ動作となる。

ここで、書込信号線１３６／１３８から一定期間ＴだけＬ信号が入力される状況を想定する。図４は、書込信号線１３６／１３８から一定期間ＴだけＬ信号が入力された場合の各フリップフロップおよび論理和素子の動作を示すタイミングチャートを示す。まず第１番目のフリップフロップ１６４−１のデータ入力端子Ｄ_１にはＬ信号が入力され、クロック信号１５４の立ち上がりエッジが入力されると、データ出力端子Ｑ_１から次の第２番目のフリップフロップ１６４−２のデータ入力端子Ｄ_２へ、データ入力端子Ｄ_１にへの入力に等しいＬ信号を出力する。そして、クロック信号の立ち上がりエッジがフリップフロップ１６４に入力される毎に、Ｌ信号を出力するフリップフロップ１６４が増加してゆく。

すなわち、書込信号線１３６／１３８から一定期間ＴだけＬ信号が入力されると、その時間Ｔをクロック周期で除算した値の数（≦Ｎ）のフリップフロップ１６４が出力端子ＱからＬ信号を出力することとなる。論理和素子１６６は、書込信号線１３６／１３８Ｄ_１と、データ出力信号Ｑ_１，Ｑ_２…Ｑ_Ｎと接続され、これらの入力信号すべてがＬ信号のときにＬ信号を出力し、いずれか１つでもＨ信号であるときにはＨ信号を出力する。したがって、クロック周期Ｃｌｏｃｋにフリップフロップ数Ｎを乗算した時間以上の間Ｌ信号が入力された場合にのみ、論理和素子１６６はＬ信号を出力することとなる。つまり図３において点線で囲んだ回路構成１６０は、書込信号線１３６／１３８においてＣｌｏｃｋ×Ｎ時間以上非書込状態（Ｌ）が維持された場合にのみＬ信号を出力する、書込アクセスを検出する手段として動作する。

論理和素子１６６の出力は、さらにスリーステーバッファ１６８，１７０に直列的に接続される。スリーステートバッファ１６８はソフトウェア異常通知信号線１３２と接続し、ソフトウェア異常通知信号線１３２がソフウェア異常を示すＨ信号であるときに、論理和素子１６６から入力されたレベルの信号を出力する。スリーステートバッファ１７０は主電源状態検出信号線１３４と接続し、同様に、主電源状態検出信号線１３４において主電源切断を示すＨ信号であるとき、スリーステーバッファ１７０に入力されたレベルの信号を出力する。

したがって、入力信号間隔検出部１５０Ａの出力端子は、書込信号線１３６／１３８においてＣｌｏｃｋ×Ｎ時間以上非書込状態（Ｌ）が維持され、かつソフトウェア異常が通知され、かつ主電源スイッチ１２２が切断されたことを条件として、ハードウェアのみの構成により、リレー１２４の開閉を制御することができる。上記条件が満たされた場合には、入力信号間隔検出部１５０Ａからリレー制御部１１８にリレー１２４を切断するためのＬ信号が出力され、リレー制御部１１８は、リレー１２４を切断する。

図５は、第１の実施形態の複合機が実行するシャットダウンの全体処理フローを示す。図５に示す処理フローは、複合機１００の起動とともにステップＳ１００から開始され、ステップＳ１０１では、ＣＰＵ１１０は、主電源状態信号線１３４を監視し、主電源スイッチ１２２の切断が通知されるまで（ＮＯの間）の間、待ち受ける。ステップＳ１０１で主電源スイッチが切断されたことを検知すると、ＣＰＵ１１０は、ステップＳ１０２で、シャットダウン処理を開始し、複合機１００上で動作している各アプリケーションおよびオペレーティングシステム（ＯＳ）等のソフトウェアの終了処理を開始する。

ステップＳ１０３では、ソフトウェア異常検出部１１４は、ソフトウェア異常が発生したか否かを判定し、異常の発生が検出されなければ（ＮＯ）、ステップＳ１０４へ処理が進められる。ステップＳ１０４では、ＣＰＵ１１０は、シャットダウン処理が完了したか否かを判定し、シャットダウン処理が完了するまで（ＮＯの間）、ステップＳ１０３へ処理をループさせる。一方、ステップＳ１０４で、シャットダウン処理が完了したと判定された場合（ＹＥＳ）には、ＣＰＵ１１０は、ステップＳ１０５で、リレー制御部１１８に制御信号を出力し、リレー１２４を切断させ、ステップＳ１０６で処理フローを終了する。この場合、正常にシャットダウンがなされ、電源が切断されることとなる。

再びステップＳ１０３を参照すると、ステップＳ１０３で、ソフトウェア異常を検出した場合（ＹＥＳ）には、ステップＳ１０７へ処理が進められる。ステップＳ１０７では、電力切断判定部１１６は、ソフトウェア異常検出部１１４から異常を通知する信号を受け取り、ＨＤＤ１０８やフラッシュメモリ１１２などの補助記憶装置への書込みアクセスが停止したか否かを判定する。ステップＳ１０７で、書込みアクセスが未だ停止しておらずアクセス中であると判定された場合（ＮＯ）には、ステップＳ１０７内で処理をループさせ、書込みアクセスが停止するまで待ち受ける。

一方、ステップＳ１０７で、書込みアクセスが停止したと判定された場合（ＹＥＳ）には、ステップＳ１０５へ処理が進められ、電力切断判定部１１６は、リレー制御部１１８に制御信号を出力して、リレーを切断させ、ステップＳ１０６で処理フローを終了する。この場合、シャットダウン処理は正常に完了していないものの、システムファイル等の重要データの安全性が確保された上で電源が切断されることとなる。

図６は、第１の実施形態の複合機において実行されるシャットダウンの全体処理を示すシーケンス図である。ユーザが主電源スイッチ１２２を切断すると、ステップＳ２０１で、主電源スイッチ１２２が切断された旨を通知する切断信号がＣＰＵ１１０および電力切断判定部１１６へ入力される。ＣＰＵ１１０は、切断信号を受けて、ステップＳ２０２でシャットダウン処理を開始する。

ＣＰＵ１１０は、ソフトウェア異常検出部１１４にステップＳ２０３およびステップＳ２０４で示すように、正常動作している旨を通知するサービスパルスを定期的に送信する。ＣＰＵ１１０においてステップＳ２０５で、ソフトウェア異常が発生してハングアップすると、サービスパルスが送信されなくなる。ソフトウェア異常検出部１１４は、一定期間サービスパルスを受信しなかったことをもって、ステップＳ２０６で異常を検出し、ステップＳ２０７で、電力切断判定部１１６にソフトウェア異常が発生した旨を通知する信号を入力する。

電力切断判定部１１６は、ステップＳ２０８で、非書込状態となってから一定期間経過したことを検知し、ステップＳ２０９で、主電源スイッチ１２２が切断され、かつソフトウェア異常が発生し、かつ書込みアクセスが停止したという条件が成立したことを判定する。ステップＳ２１０で、電力切断判定部１１６は、リレーを切断する旨を指令する制御信号をリレー制御部１１８に出力し、リレー制御部１１８は、ステップＳ２１１でリレー１２４に対しリレーの切断を指令し、ステップＳ２１２で、リレー１２４は、接点を開き、電源を切断する。

上述した実施形態によれば、シャットダウン処理中にソフトウェア異常が発生した場合であっても、システムファイル等の重要なデータの安全性を確保しつつ、ユーザによる主電源プラグの取り外し等の物理的な操作を必要とせずに、電力供給を停止することが可能となる。したがって、ユーザが主電源スイッチを切っているにもかかわらず、電源が供給されたままの状態が維持されてしまうという不具合を回避することができる。

なお、上述した第１実施形態では、ソフトウェア異常検出部１１４をウォッチドッグタイマとして個別に設ける場合を例に説明してきた。しかしながら、システムファイルを記憶するＨＤＤ１０８またはフラッシュメモリ１１２にＣＰＵ１１０が一定間隔で必ず書込みアクセスするというシステム構成では、その書込みアクセスをサービスパルスとして書込みアクセスが一定時間実行されないことをもってソフウェア異常の発生を検出することができる。この場合には、図３に示す入力信号間隔検出部１５０Ａにおいて、点線で示した短形１７２の構成を省略することができる。

また上述した第１実施形態では、ＨＤＤ１０８およびフラッシュメモリ１１２のいずれか一方のみが保護対象となる場合を例に説明してきた。しかしながら、保護対象の補助記憶装置の数は特に限定されるものではない。図７は、ＨＤＤ１０８およびフラッシュメモリ１１２の両方を保護対象とした、他の実施形態における入力信号間隔検出部の回路構成を示す図である。

図７に示す入力信号間隔検出部１５０Ｂは、図３において点線で囲んだ回路構成１６０と同様な２つの書込アクセス検出回路１８０，１８２と、これら書込アクセス検出回路１８０，１８２の出力の論理和を出力する論理和素子１８４とを含む。スリーステートバッファ１８６，１８８は、図３に示したスリーステートバッファ１６８，１７０に対応する。

第１の書込アクセス検出回路１８０は、フラッシュメモリ１１２のリード／ライト信号線１３８に接続され、フラッシュメモリ１１２に対する書込みアクセスを検出し、一定期間書込みアクセスが発生しなかった場合にＬ信号を出力する。一方、第２の書込アクセス検出回路１８２は、ＨＤＤ１０８のシリアルライトデータ信号線１３６に接続され、ＨＤＤ１０８に対する書込みアクセスを検出し、一定期間書込みアクセスが発生しなかった場合にＬ信号を出力する。

図７に示すように、書込アクセス検出回路を保護対象毎に設け、両出力信号がＬ信号である場合にのみ論理和素子１８４からＬ信号が出力される構成により、フラッシュメモリ１１２およびＨＤＤ１０８の両方で書込アクセスが停止した場合にのみ、ソフトウェア異常の通知および主電源スイッチ１２２の切断を条件として、電源供給の切断が行われることとなる。これによりＨＤＤ１０８およびフラッシュメモリ１１２の両方にシステムファイルが格納されている構成であっても、安全な電源切断を行うことが可能となる。なお、上述までのＨ信号やＬ信号の論理レベルや論理演算については、例示であり、適宜変更できることに留意されたい。

上述までの実施形態では、クロック制御部１５２およびフリップフロップ１６４の配列を用いた場合の電源切断判定部１１６について説明してきた。以下、他の回路構成を採用する第２実施形態の複合機について説明する。なお、第２実施形態の複合機は、入力信号間隔検出部１５０周辺以外の構成が第１実施形態のものと概ね同一であるため、以下、相違点を中心に説明する。また、第１実施形態と同一の機能を有する要素については、同一名称および同一符番で参照する。

図８は、第２の実施形態の複合機におけるソフトウェア異常時の電力切断動作を示すブロック図である。図８に示すように、図１に示した電力切断判定部１１６は、入力信号間隔検出部１９０を含んで構成され、第１実施形態で説明したクロック制御部を有さない構成となっている。なお、入力信号間隔検出部１９０は、第１の実施形態と同様に、電子回路などとしてハードウェアで実現される。

入力信号間隔検出部１９０には、ＨＤＤ１０８が保護対象である場合にはシリアルライトデータ信号線１３６が、フラッシュメモリ１１２が保護対象である場合にはリード／ライト信号線１３８が入力され、これにより、入力信号間隔検出部１９０は、ＨＤＤ１０８またはフラッシュメモリ１１２への書込みアクセスを検出する。

入力信号間隔検出部１９０は、保護対象のＨＤＤ１０８またはフラッシュメモリ１１２へ書込みアクセスが行われない非書込状態の期間を計時し、非書込状態が所与の期間以上持続していることを電源切断のひとつの条件とする。入力信号間隔検出部１９０には、第１実施形態と同様に、ソフトウェア異常通知信号線１３２および主電源状態検出信号線１３４が接続される。入力信号間隔検出部１９０は、主電源スイッチ１２２が切断され、かつソフトウェア異常が発生し、かつ所定時間書込みアクセスが発生していないことの条件が満たされた場合に、ソフトウェア異常に対応した電源の切断制御が必要であり、かつ電力切断が可能であると判定し、リレー制御信号線１４０を介してリレー制御部１１８へ出力し、リレー１２４を切断させる。

図９は、第２の実施形態の複合機における入力信号間隔検出部の回路構成を示す図である。図９に示す入力信号間隔検出部１９０は、書込信号線１３６／１３８からの信号が入力される入力端子と、ソフトウェア異常通知信号線１３２からの信号が入力される入力端子と、主電源状態検出信号線１３４からの信号が入力される入力端子と、リレー制御信号線１４０へ信号を出力する出力端子とを含む。また、入力信号間隔検出部１９０は、内部要素として、コンパレータ回路２００と、出力遅延回路２１０と、出力回路２２０と、
スリーステートバッファ２３０，２３２とを含んで構成される。

コンパレータ回路２００は、オペアンプ２０２と、抵抗素子２０４，２０６とを含み、書込信号線１３６／１３８の信号レベルを検出する。出力遅延回路２１０は、Ｐ型ＦＥＴ（Field Effect Transistor）素子２１２と、抵抗素子２１６と、コンデンサ２１４とを含み、入力される信号レベルに対応して信号に遅延を発生させる。出力回路２２０は、シュミットバッファ２２２と、Ｎ型ＦＥＴ素子２２４と、Ｐ型ＦＥＴ素子２２６とを含み、入力された信号を整形して出力する。

ここで、書込信号線１３６／１３８から一定期間ＴだけＬ信号が入力される状況を想定する。書込信号線１３６／１３８からＬ信号が入力されると、コンパレータ回路２００は、それを検出して出力遅延部回路２１０にＨ信号を出力する。Ｈ信号が入力された出力遅延回路２１０においては、Ｐ型ＦＥＴ素子２１２がオフ状態となり、抵抗素子２１６の抵抗値Ｒおよびコンデンサ２１４の静電容量ＣのＲＣ時定数の分の遅延を経てからＨレベルとなる鈍った立ち上がりの波形信号を出力回路２２０に出力する。Ｈレベルの信号が入力された出力回路２２０では、シュミットバッファ２２２が、鈍った立ち上がりの波形を急峻に波形整形し、Ｐ型ＦＥＴ素子２２６およびＮ型ＦＥＴ素子２２４に出力する。この場合、Ｐ型ＦＥＴ素子２２６がオン状態となり、かつＮ型ＦＥＴ素子２２４がオフ状態となるため、Ｌレベルの信号を出力する。

一方、書込信号線１３６／１３８からＨ信号が一瞬でも入力されると、コンパレータ回路２００は、出力遅延部回路２１０に対してＬ信号を出力する。Ｌ信号が入力された出力遅延回路２１０においては、Ｐ型ＦＥＴ素子２１２がオン状態となり、瞬時にＬレベルとなる急峻な波形信号を出力回路２２０に出力する。この結果、上述したＬ信号が入力された動作とは異なり、出力回路２２０は、遅延なくＨレベルの信号を出力する。

すなわち、書込信号線１３６／１３８からＬ信号が入力されたときには、ＲＣ時定数分だけ遅延してＬ信号が出力され、書込信号線１３６／１３８からＨ信号が入力されたときには、遅延なくＨ信号が出力されることとなる。したがって、書込信号線１３６／１３８がＲＣ時定数以上非書込状態（Ｌ）が維持され場合にのみ、リレーを切断するためのＬ信号が出力されることとなる。

なお、出力回路２２０の出力の後段に、スリーステートバッファ２３０，２３２が設けられているため、入力信号間隔検出部１９０の出力端子は、書込信号線１３６／１３８においてＲＣ時定数以上の非書込状態（Ｌ）が維持され、かつソフトウェア異常が通知され、かつ主電源スイッチ１２２が切断されたことを条件として、ハードウェアのみの構成により、リレー１２４の開閉を制御することができる。上記条件が満たされた場合には、入力信号間隔検出部１９０の出力端子からリレー制御部１１８にリレー１２４を切断するためのＬ信号が出力され、リレー制御部１１８は、リレー１２４を切断する。

なお、上述した第２実施形態では、ソフトウェア異常検出部１１４を別途に設ける場合を例に説明してきが、第１の実施形態について説明したように、同様に、特定の実装では図９に示す入力信号間隔検出部１９０においてスリーステートバッファ２３０を省略することができる。また、ＨＤＤ１０８およびフラッシュメモリ１１２の両方を保護対象とする場合には、書込アクセス検出回路を保護対象毎に設け、両出力信号がＬ信号である場合にのみ論理和素子からＬ信号が出力される構成とし、フラッシュメモリ１１２およびＨＤＤ１０８の両方で書込アクセスが停止した場合にのみ、電源供給の切断が行われることしてもよい。

以上説明したように、上述までの実施形態によれば、補助記憶装置内に保存されるシステム情報等の重要なデータの安全性を確保しつつ、ソフトウェア異常等に対応して電源を適切に切断することができる電子機器、画像形成装置、電源制御装置および電源制御方法を提供することが可能となる。

なお電子機器としては、上述した実施形態の複合機能を有した複合機に限られるものではなく、特定の用途に応じて、パーソナル・コンピュータやサーバ、複写機やプリンタや印刷機などの画像形成装置、携帯電話やＰＤＡや携帯型電子遊技装置などの携帯情報端末、スキャナなどの画像読取装置、デジタルカメラやデジタルビデオカメラなどの撮像装置、テレビジョンやＨＤＤレコーダやオーディオセット、プロジェクタなどの音声映像入出力装置、カーナビゲーションなどの車載電子機器またはデジタル家電機器など、ＨＤＤやフラッシュメモリ等の補助記憶装置内にシステムファイル等の重要なデータを保存し、ソフトウェアのシャットダウン処理が必要とされるような機器であれば、本発明の電子機器の一例として好適に構成することができる。

また、上記電源切断判定部のハードウェア構成は、上述したものに限定されるものではなく、主要なソフトウェアが動作するＣＰＵから制御が独立した別のハードウェアとして構成され、上述した機能を実現するものである限り、その具体的実装は特に限定されるものではない。

これまで本発明の実施形態について説明してきたが、本発明の実施形態は上述した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。

１００…複合機、１０２…メインコントローラ、１０４…電力供給ユニット、１０６…エンジン、１０８…ＨＤＤ、１１０…ＣＰＵ、１１２…フラッシュメモリ、１１４…ソフトウェア異常検出部、１１６…電力切断判定部、１１８…リレー制御部、１２０…電源プラグ、１２２…主電源スイッチ、１２４…リレー、１３０…信号線、１３２…ソフトウェア異常通知信号線、１３４…主電源状態検出信号線、１３６…シリアルライトデータ信号線、１３６／１３８…書込信号線、１３８…リード／ライト信号線、１４０…リレー制御信号線、１４２…電力供給ライン、１４４…制御線、１５０…入力信号間隔検出部、１５２…クロック制御部、１５４…クロック信号線、１６０…回路構成、１６２…インバータ素子、１６４…遅延型フリップフロップ、１６６…論理和素子、１６８…スリーステートバッファ、１７０…スリーステートバッファ、１８０…書込アクセス検出回路、１８２…書込アクセス検出回路、２００…コンパレータ回路、２０２…オペアンプ、２０４…抵抗素子、２０６…抵抗素子、２１０…出力遅延回路、２１２…Ｐ型ＦＥＴ素子、２１４…コンデンサ、２１６…抵抗素子、２２０…出力回路、２２２…シュミットバッファ、２２４…Ｎ型ＦＥＴ素子、２２６…Ｐ型ＦＥＴ素子、２３０…スリーステートバッファ、２３２…スリーステートバッファ

特開平９−６８８９７号公報

Claims (9)

1. 電源スイッチに並列に接続されるリレーとを備える電子機器であって、
   補助記憶装置から読み出したデータを使用してソフトウェアを動作させるとともに、前記電源スイッチの切断を検知して前記ソフトウェアの終了処理を開始する演算手段と、
   前記演算手段で発生するソフトウェア異常を検出する、前記演算手段の制御から独立した検出手段と、
   前記補助記憶装置に対する書込みの状態を示す書込信号が入力される判定手段であって、前記電源スイッチの切断、かつ前記ソフトウェア異常の検出、かつ前記補助記憶装置への書込みの停止を条件として前記リレーの開閉を判定する、前記演算手段の制御から独立した判定手段と、
   前記判定手段の判定結果に応答して前記リレーの開閉を制御するリレー制御手段と
   を含む、電子機器。
2. 前記判定手段は、前記書込信号の非書込状態を示す信号レベルが一定期間持続したことをもって、前記補助記憶装置への書込みが停止したものと判定する、請求項１に記載の電子機器。
3. 前記判定手段は、前記書込信号が非書込状態を示す信号レベルにある間の基準クロックを計数する遅延型フリップフロップの配列を含む、請求項１または２に記載の電子機器。
4. 前記判定手段は、前記書込信号の非書込状態を示す信号レベルが入力された場合にＲＣ時定数の期間遅延させて前記リレーを開く制御信号を出力するとともに、前記書込信号の書込状態を示す信号レベルが入力された場合に遅延無く前記リレーを閉じる制御信号を出力する、請求項１または２に記載の電子機器。
5. 前記検出手段および前記判定手段の機能は、ハードウェアのみで実現される、請求項１〜４のいずれか１項に記載の電子機器。
6. 前記判定手段は、前記書込信号の非書込状態を示す信号レベルの持続期間から前記ソフトウェア異常の発生を検出する前記検出手段を構成する、請求項１〜５のいずれか１項に記載の電子機器。
7. 請求項１〜５のいずれか１項に記載された電子機器として構成され、さらに画像処理エンジンを備える画像形成装置。
8. 電源スイッチに並列に接続されるリレーの開閉を制御するリレー制御手段と、
   前記電源スイッチの開閉状態を示すスイッチ状態信号が入力される第１入力端子と、補助記憶装置および中央演算装置の間を伝達する書込信号が入力される第２入力端子と、前記電源スイッチの切断、かつ前記補助記憶装置への書込みの停止、かつ前記中央演算装置で発生するソフトウェア異常の検出を条件として、前記中央演算装置が前記電源スイッチの切断を検知して開始したソフトウェアの終了処理の終了にかかわらず、前記リレーを開く制御信号を前記リレー制御手段に出力する出力端子とを備える、前記中央演算装置の制御から独立した判定手段と
   を含む、電源制御装置。
9. 電源スイッチに並列に接続されるリレーと、補助記憶装置から読み出したデータを使用してソフトウェアを動作させる中央演算装置とを備える電子機器の電力供給を制御する方法であって、
   前記中央演算装置が、前記電源スイッチの切断を検知して前記ソフトウェアの終了処理を開始するステップと、
   前記中央演算装置の制御から独立した手段が、前記中央演算装置で発生するソフトウェア異常を検出するステップと、
   前記中央演算装置の制御から独立した手段が、前記補助記憶装置への書込みの状態を示す書込信号から前記補助記憶装置への書込みが停止されたか否かを判定するステップと、
   前記中央演算装置の制御から独立した手段が、前記電源スイッチの切断、かつ前記ソフトウェア異常の検出、かつ前記補助記憶装置への書込みの停止を条件として、前記リレーの開閉を判定するステップと、
   前記中央演算装置の制御から独立した手段が、前記リレーを開くと判定された場合に、前記ソフトウェアの終了処理の完了にかかわらず、前記リレーを開くステップと
   を含む、電源制御方法。