JP2011055633A

JP2011055633A - Power supply

Info

Publication number: JP2011055633A
Application number: JP2009201827A
Authority: JP
Inventors: Motoki Komiya; 基樹小宮; Masayuki Tono; 真之東野; Tomoyuki Minami; 智幸南
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 2009-09-01
Filing date: 2009-09-01
Publication date: 2011-03-17

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply, wherein it is possible to detect reduction of increase in voltage applied to a driver for driving a transistor due to a bootstrap or prevent reduction in this increase. <P>SOLUTION: A comparator 21 for an anomaly detection unit 20 compares the voltage of an SW node signal, indicating the voltage of the source of a transistor T1 that brings a direct-current power supply and an output unit 16 into either continuity or discontinuity with the voltage of the direct-current power supply 22. When the voltage of the SW node signal, that is, the voltage of one end of a capacitor C1 is equal to or higher than the voltage of the direct-current power supply 22, the comparator brings an SW node CMP signal as its output signal to the high level. When the SW node CMP signal is at a high level, during a period for which an SWMOS gate signal as the output of a driver 15 for driving the transistor T1 is at the low level, that is, during a period for which the driver 15 does not drive the transistor T1, an AND circuit 24 outputs an anomaly detection signal. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、スイッチングレギュレータなどの電源装置に関する。 The present invention relates to a power supply device such as a switching regulator.

図１は、従来の技術であるスイッチングレギュレータ９の概略の構成を示す回路図である。スイッチングレギュレータ９は、市販のスイッチングレギュレータコントローラ８を用いる電源装置である。トランジスタＴ１は、ＮチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ドレインが電圧ＶＢの直流電源に接続され、ソースがコンデンサＣ１の一端に接続されている。トランジスタＴ１のソースは、コイルＬ１を介して出力部１６に接続されている。出力部１６には、図示しない負荷が接続されている。抵抗素子Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔをフィードバックするための抵抗であり、コンデンサＣ２は、出力段に設けられる平滑コンデンサである。 FIG. 1 is a circuit diagram showing a schematic configuration of a conventional switching regulator 9. The switching regulator 9 is a power supply device that uses a commercially available switching regulator controller 8. The transistor T1 is an N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor), the drain is connected to a DC power supply of the voltage VB, and the source is connected to one end of the capacitor C1. The source of the transistor T1 is connected to the output unit 16 via the coil L1. A load (not shown) is connected to the output unit 16. The resistance elements R1 and R2 are resistors for feeding back the output voltage Vout, and the capacitor C2 is a smoothing capacitor provided in the output stage.

スイッチングレギュレータコントローラ８に含まれるドライバ９１は、トランジスタＴ１を駆動して、直流電源と出力部１６とを導通状態（以下「オン」という）にし、またはトランジスタＴ１の駆動を停止して、直流電源と出力部１６とを遮断状態（以下「オフ」という）にする。ドライバ９１に電圧を印加するためのブートストラップ端子（以下「ＢＯＯＳＴ端子」という）には、ダイオードＤ１を介して、電源端子ＶＣＣからの電圧が入力され、さらに、コンデンサＣ１の他端が接続されている。 The driver 91 included in the switching regulator controller 8 drives the transistor T1 to bring the DC power supply and the output unit 16 into a conductive state (hereinafter referred to as “ON”), or stops driving the transistor T1 and The output unit 16 is shut off (hereinafter referred to as “off”). A voltage from the power supply terminal VCC is input via a diode D1 to a bootstrap terminal (hereinafter referred to as “BOOST terminal”) for applying a voltage to the driver 91, and the other end of the capacitor C1 is connected. Yes.

スイッチングレギュレータ９は、トランジスタＴ１をオンにするとき、ＢＯＯＳＴ端子に印加する電圧、すなわち、ドライバ９１に印加する電圧をブートストラップする。ブートストラップは、ＢＯＯＳＴ端子に印加する電圧を、コンデンサＣ１に蓄積された電荷による電圧分上昇させることである。 The switching regulator 9 bootstraps the voltage applied to the BOOST terminal, that is, the voltage applied to the driver 91, when turning on the transistor T1. The bootstrap is to increase the voltage applied to the BOOST terminal by a voltage due to the electric charge accumulated in the capacitor C1.

図２は、スイッチングレギュレータ９の動作を説明するための信号波形を示す図である。図２には、上から順に３つの電圧、出力電圧Ｖｏｕｔ、スイッチノード端子（以下「ＳＷノード端子」という）の電圧Ｖｓｗ、およびＢＯＯＳＴ端子の電圧Ｖｂｏｏｓｔが示されている。出力電圧Ｖｏｕｔは、出力部１６の電圧であり、ＳＷノード端子の電圧Ｖｓｗは、コンデンサＣ１の一端が接続される端子の電圧である。 FIG. 2 is a diagram showing signal waveforms for explaining the operation of the switching regulator 9. FIG. 2 shows three voltages in order from the top, the output voltage Vout, the voltage Vsw of the switch node terminal (hereinafter referred to as “SW node terminal”), and the voltage Vboost of the BOOST terminal. The output voltage Vout is the voltage of the output unit 16, and the SW node terminal voltage Vsw is the voltage at the terminal to which one end of the capacitor C1 is connected.

トランジスタＴ１に印加される直流電源の電圧が電圧ＶＢより低下すると、スイッチングレギュレータ９は、出力電圧Ｖｏｕｔの低下を防ぐために、オンデューティを大きくし、つまりオフデューティを小さくする。オンデューティは、トランジスタＴ１のオンとオフとを交互に変化させるとき、１周期の時間に占めるオンの時間の割合であり、オフデューティは、１周期の時間に占めるオフの時間の割合である。 When the voltage of the DC power supply applied to the transistor T1 decreases below the voltage VB, the switching regulator 9 increases the on-duty, that is, decreases the off-duty in order to prevent the output voltage Vout from decreasing. The on-duty is a ratio of the on time in one cycle time when the transistor T1 is alternately turned on and off, and the off duty is a ratio of the off time in one cycle time.

オフデューティが小さくなると、トランジスタＴ１がオフになる時間が短くなり、スナバ回路のコンデンサＣ３の静電容量およびダイオードＤ２の寄生容量に蓄積される電荷を放電しきれなくなる。したがって、ＳＷノード端子の電圧Ｖｓｗが、図２に示す破線部Ａで囲まれる部分に示すように、時刻ｔ３１以降、時刻ｔ３１以前の電圧まで下がらなくなる。すなわち、コンデンサＣ１の両端間の電圧が、時刻ｔ３１以前の電圧よりも下がるので、図２に示す破線部Ｂで囲まれる部分に示すように、時刻ｔ３１以降、ＢＯＯＳＴ端子の電圧Ｖｂｏｏｓｔが、時刻ｔ３１以前の電圧まで上がらなくなる。したがって、時刻ｔ３１以降、ドライバ９１に印加される電圧が、時刻ｔ３１以前の電圧まで上がらず、ドライバ９１は、トランジスタＴ１をオンにすることができなくなる。 When the off-duty is reduced, the time during which the transistor T1 is turned off is shortened, and the charge accumulated in the capacitance of the snubber circuit capacitor C3 and the parasitic capacitance of the diode D2 cannot be discharged. Therefore, the voltage Vsw at the SW node terminal does not drop to the voltage before time t31 after time t31, as shown in the portion surrounded by the broken line portion A shown in FIG. That is, since the voltage across the capacitor C1 is lower than the voltage before time t31, the voltage Vboost at the BOOST terminal is changed from time t31 to time t31 after time t31 as shown in the portion surrounded by the broken line portion B shown in FIG. It will not rise to the previous voltage. Therefore, after time t31, the voltage applied to the driver 91 does not rise to the voltage before time t31, and the driver 91 cannot turn on the transistor T1.

負荷が軽負荷になった場合は、負荷に流れる電流Ｉｏｕｔが減少し、スナバ回路のコンデンサＣ３の静電容量およびダイオードＤ２の寄生容量に蓄積される電荷を放電しきれなくなるので、直流電源の電圧ＶＢが低下した場合と同様に、ドライバ９１は、トランジスタＴ１をオンにすることができなくなる。 When the load is light, the current Iout flowing through the load decreases, and the electric charge accumulated in the capacitance of the snubber circuit capacitor C3 and the parasitic capacitance of the diode D2 cannot be discharged. As in the case where VB decreases, the driver 91 cannot turn on the transistor T1.

特許文献１に記載される他の従来の技術であるスイッチングレギュレータは、負荷が軽負荷になり、出力電圧が上昇したとき、ＰＷＭ（Pulse Width Modulation）コンパレータに入力される三角波を生成する発振器の発振周波数を下げて、出力段に設けられるコンデンサの電荷を放電するパルス幅を広くし、軽負荷時のスイッチングロスを減少させる電源装置である。 The switching regulator, which is another conventional technique described in Patent Document 1, is an oscillation of an oscillator that generates a triangular wave that is input to a PWM (Pulse Width Modulation) comparator when the load becomes light and the output voltage rises. This is a power supply device that lowers the frequency, widens the pulse width for discharging the charge of the capacitor provided in the output stage, and reduces the switching loss at light load.

特開平１１−１５５２８１号公報JP-A-11-155281

しかしながら、特許文献１に記載される他の従来の技術であるスイッチングレギュレータは、負荷が軽負荷になったときに、発振器の発振周波数を下げて、軽負荷時のスイッチングロスを減少させるものであり、トランジスタを駆動するドライバに印加する電圧のブートストラップによる上昇分が小さくなったことを検出するものではない。 However, the switching regulator, which is another conventional technique described in Patent Document 1, reduces the switching loss at light load by reducing the oscillation frequency of the oscillator when the load becomes light. It does not detect that the increase due to the bootstrap of the voltage applied to the driver for driving the transistor is reduced.

本発明の目的は、トランジスタを駆動するドライバに印加する電圧のブートストラップによる上昇分が小さくなったことを検出し、またはその上昇分が小さくなることを防止することができる電源装置を提供することである。 SUMMARY OF THE INVENTION An object of the present invention is to provide a power supply apparatus that can detect that a rise in voltage applied to a driver for driving a transistor due to bootstrap is reduced or prevent the rise from being reduced. It is.

本発明（１）は、直流電源と出力部とに接続され、導通状態および遮断状態のうちのいずれかの状態となるスイッチング素子と、
一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続されるコンデンサと、
前記スイッチング素子を導通状態または遮断状態にするドライバと、
前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記コンデンサの一端の電圧が予め定める第１の電圧以下にならないとき、異常を検出したことを表す異常検出信号を出力する異常検出部とを含むことを特徴とする電源装置である。 The present invention (1) includes a switching element that is connected to a DC power source and an output unit, and is in one of a conductive state and a cut-off state;
A capacitor having one end connected to the output unit side of the switching element and the other end connected to the input unit side of the switching element;
A driver for turning on or off the switching element;
An abnormality detection unit that outputs an abnormality detection signal indicating that an abnormality has been detected when the voltage at one end of the capacitor does not become a predetermined first voltage or less during a period in which the driver turns off the switching element; It is a power supply device characterized by including.

また本発明（２）は、直流電源と出力部とに接続され、導通状態および遮断状態のうちのいずれかの状態となるスイッチング素子と、
一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続されるコンデンサと、
前記スイッチング素子を導通状態または遮断状態にするドライバと、
前記出力部の電圧と予め定める第２の電圧との誤差を増幅し、前記出力部の電圧が低下するとき、電圧が上昇する誤差増幅出力信号を出力する誤差増幅器と、
前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記誤差増幅出力信号の電圧が予め定める第３の電圧以上になると、異常を検出したことを表す異常検出信号を出力する異常検出部とを含むことを特徴とする電源装置である。 Moreover, this invention (2) is connected to a direct-current power supply and an output part, and the switching element which will be in any one state of a conduction | electrical_connection state and interruption | blocking state,
A capacitor having one end connected to the output unit side of the switching element and the other end connected to the input unit side of the switching element;
A driver for turning on or off the switching element;
An error amplifier that amplifies an error between the voltage of the output unit and a predetermined second voltage, and outputs an error amplification output signal that increases when the voltage of the output unit decreases;
An abnormality detection unit that outputs an abnormality detection signal indicating that an abnormality has been detected when the voltage of the error amplification output signal is equal to or higher than a predetermined third voltage during a period in which the driver turns off the switching element; It is a power supply device characterized by including.

また本発明（５）は、直流電源と出力部とに接続され、導通状態および遮断状態のうちのいずれかの状態となるスイッチング素子と、
一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続されるコンデンサと、
前記スイッチング素子を導通状態または遮断状態にするドライバと、
前記ドライバが前記スイッチング素子を遮断状態にする期間、前記スイッチング素子と前記コンデンサの一端との接続を切断する切断部と、
前記ドライバが前記スイッチング素子を遮断状態にする期間、切断部によって前記スイッチング素子と切断された前記コンデンサの一端の電圧を低下させる電圧低下部とを含むことを特徴とする電源装置である。 Moreover, this invention (5) is connected to a direct-current power supply and an output part, and the switching element which will be in any one state of a conduction | electrical_connection state and interruption | blocking state,
A capacitor having one end connected to the output unit side of the switching element and the other end connected to the input unit side of the switching element;
A driver for turning on or off the switching element;
A period for cutting off the connection between the switching element and one end of the capacitor;
A power supply apparatus comprising: a voltage lowering unit configured to lower a voltage at one end of the capacitor disconnected from the switching element by a cutting unit during a period in which the driver puts the switching element in a cut-off state.

本発明（１）によれば、直流電源と出力部とに接続されるスイッチング素子によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサは、一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続される。ドライバによって、前記スイッチング素子が導通状態または遮断状態にされる。そして、異常検出部によって、前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記コンデンサの一端の電圧が予め定める第１の電圧以下にならないとき、異常を検出したことを表す異常検出信号が出力される。 According to the present invention (1), the switching element connected to the DC power supply and the output unit is set to one of a conductive state and a cut-off state. One end of the capacitor is connected to the output part side of the switching element, and the other end is connected to the input part side of the switching element. The switching element is turned on or off by a driver. An abnormality detection signal indicating that an abnormality has been detected when the voltage at one end of the capacitor does not fall below a predetermined first voltage during the period in which the driver turns off the switching element by the abnormality detection unit. Is output.

したがって、スイッチング素子、たとえばトランジスタを駆動するドライバに印加する電圧のブートストラップによる上昇分が小さくなったことを検出することができる。 Therefore, it is possible to detect that the increase due to the bootstrap of the voltage applied to the switching element, for example, the driver for driving the transistor, is reduced.

また本発明（２）によれば、直流電源と出力部とに接続されるスイッチング素子によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサは、一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続される。ドライバによって、前記スイッチング素子が導通状態または遮断状態にされる。誤差増幅器によって、前記出力部の電圧と予め定める第２の電圧との誤差が増幅され、前記出力部の電圧が低下するとき、電圧が上昇する誤差増幅出力信号が出力される。そして、異常検出部によって、前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記誤差増幅出力信号の電圧が予め定める第３の電圧以上になると、異常を検出したことを表す異常検出信号が出力される。 According to the present invention (2), the switching element connected to the DC power supply and the output unit is brought into one of a conductive state and a cut-off state. One end of the capacitor is connected to the output part side of the switching element, and the other end is connected to the input part side of the switching element. The switching element is turned on or off by a driver. The error amplifier amplifies an error between the voltage of the output unit and a predetermined second voltage, and when the voltage of the output unit decreases, an error amplification output signal that increases the voltage is output. When the voltage of the error amplification output signal becomes equal to or higher than a predetermined third voltage during the period in which the driver turns off the switching element by the abnormality detection unit, an abnormality detection signal indicating that an abnormality has been detected is generated. Is output.

また本発明（５）によれば、直流電源と出力部とに接続されるスイッチング素子によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサは、一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続される。ドライバによって、導通状態または遮断状態にされる。切断部によって、前記ドライバが前記スイッチング素子を遮断状態にする期間、前記スイッチング素子と前記コンデンサの一端との接続が切断される。そして、電圧低下部によって、前記ドライバが前記スイッチング素子を遮断状態にする期間、切断部によって前記スイッチング素子と切断された前記コンデンサの一端の電圧が低下される。 According to the present invention (5), the switching element connected to the DC power supply and the output unit is brought into one of a conductive state and a cut-off state. One end of the capacitor is connected to the output part side of the switching element, and the other end is connected to the input part side of the switching element. It is turned on or off by the driver. The connection between the switching element and one end of the capacitor is cut by the cutting unit during a period when the driver puts the switching element in a cut-off state. The voltage reduction unit reduces the voltage at one end of the capacitor disconnected from the switching element by the cutting unit during a period in which the driver shuts off the switching element.

したがって、直流電源の電圧が低下した場合でも、または負荷が軽負荷になった場合でも、コンデンサの一端の電圧を確実に低下させるので、スイッチング素子、たとえばトランジスタを駆動するドライバに印加する電圧を十分上昇させることができる。 Therefore, even when the voltage of the DC power supply is lowered or the load is light, the voltage at one end of the capacitor is surely lowered, so that the voltage applied to the switching element, for example, the driver for driving the transistor is sufficient. Can be raised.

従来の技術であるスイッチングレギュレータ９の概略の構成を示す回路図である。It is a circuit diagram which shows the schematic structure of the switching regulator 9 which is a prior art. スイッチングレギュレータ９の動作を説明するための信号波形を示す図である。4 is a diagram illustrating signal waveforms for explaining the operation of the switching regulator 9. FIG. 本発明の第１の実施形態であるスイッチングレギュレータ１の概略の構成を示す回路図である。1 is a circuit diagram showing a schematic configuration of a switching regulator 1 according to a first embodiment of the present invention. スイッチングレギュレータ１の動作を説明するためのタイムチャートである。3 is a time chart for explaining the operation of the switching regulator 1. 本発明の第２の実施形態であるスイッチングレギュレータ１ａの概略の構成を示す回路図である。It is a circuit diagram which shows the schematic structure of the switching regulator 1a which is the 2nd Embodiment of this invention. スイッチングレギュレータ１ａの動作を説明するためのタイムチャートである。It is a time chart for demonstrating operation | movement of the switching regulator 1a. 本発明の第３の実施形態であるスイッチングレギュレータ１ｂの概略の構成を示す回路図である。It is a circuit diagram which shows the schematic structure of the switching regulator 1b which is the 3rd Embodiment of this invention. スイッチングレギュレータ１ｂの動作を説明するためのタイムチャートである。It is a time chart for demonstrating operation | movement of the switching regulator 1b. 本発明の第４の実施形態であるスイッチングレギュレータ１ｃの概略の構成を示す回路図である。It is a circuit diagram which shows the schematic structure of the switching regulator 1c which is the 4th Embodiment of this invention. 本発明の第５の実施形態であるスイッチングレギュレータ１ｄの概略の構成を示す回路図である。It is a circuit diagram which shows the schematic structure of the switching regulator 1d which is the 5th Embodiment of this invention.

図３は、本発明の第１の実施形態であるスイッチングレギュレータ１の概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１は、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および異常検出部２０を含んで構成されている。 FIG. 3 is a circuit diagram showing a schematic configuration of the switching regulator 1 according to the first embodiment of the present invention. The switching regulator 1 which is a power supply device includes a transistor T1, diodes D1 and D2, capacitors C1 and C2, coils L1, resistance elements R1 to R3, an error amplifier 11, a DC power supply 12, a triangular wave generator 13, a comparator 14, and a driver 15 The output unit 16 and the abnormality detection unit 20 are included.

スイッチング素子であるトランジスタＴ１は、たとえばＮチャネルのＭＯＳＦＥＴ（
Metal Oxide Semiconductor Field Effect Transistor）によって構成され、ドレインが電圧ＶＢの直流電源に接続され、ゲートがドライバ１５の出力端子に接続され、ソースがコンデンサＣ１の一端、コイルＬ１の一端およびダイオードＤ２のカソードに接続されている。 The transistor T1, which is a switching element, is an N-channel MOSFET (
The drain is connected to a DC power supply having a voltage VB, the gate is connected to the output terminal of the driver 15, and the source is connected to one end of the capacitor C1, one end of the coil L1, and the cathode of the diode D2. It is connected.

ダイオードＤ１は、アノードが電圧ＶＢの直流電源に接続され、カソードがコンデンサＣ１の他端に接続されている。ダイオードＤ２のアノードは、接地されている。コイルＬ１の他端は、出力部１６、コンデンサＣ２の一端、および抵抗素子Ｒ１の一端に接続されている。コンデンサＣ２は、出力段に設けられる平滑コンデンサであり、他端が接地されている。出力部１６には、図示しない負荷が接続されている。抵抗素子Ｒ１の他端は、一端が接地される抵抗素子Ｒ２の他端に接続されている。 The diode D1 has an anode connected to a DC power source having a voltage VB and a cathode connected to the other end of the capacitor C1. The anode of the diode D2 is grounded. The other end of the coil L1 is connected to the output unit 16, one end of the capacitor C2, and one end of the resistance element R1. The capacitor C2 is a smoothing capacitor provided in the output stage, and the other end is grounded. A load (not shown) is connected to the output unit 16. The other end of the resistance element R1 is connected to the other end of the resistance element R2 whose one end is grounded.

誤差増幅器１１は、反転入力端子が抵抗素子Ｒ１と抵抗素子Ｒ２との接続点、および抵抗素子Ｒ３の一端に接続され、非反転入力端子が直流電源１２に接続され、出力端子が抵抗素子Ｒ３の他端、および比較器１４の反転入力端子に接続されている。誤差増幅器１１は、出力部１６の電圧を抵抗素子Ｒ１と抵抗素子Ｒ２とで分圧した電圧と、直流電源１２の電圧との誤差を増幅して、誤差増幅出力信号として出力する。誤差増幅器１１は、出力部１６の電圧が上昇するとき、電圧が低下する誤差増幅出力信号を出力し、出力部１６の電圧が低下するとき、電圧が上昇する誤差増幅出力信号を出力する。 The error amplifier 11 has an inverting input terminal connected to a connection point between the resistor element R1 and the resistor element R2 and one end of the resistor element R3, a non-inverting input terminal connected to the DC power source 12, and an output terminal connected to the resistor element R3. The other end and the inverting input terminal of the comparator 14 are connected. The error amplifier 11 amplifies an error between the voltage obtained by dividing the voltage of the output unit 16 by the resistance element R1 and the resistance element R2 and the voltage of the DC power supply 12, and outputs the amplified signal as an error amplification output signal. The error amplifier 11 outputs an error amplification output signal in which the voltage decreases when the voltage of the output unit 16 increases, and outputs an error amplification output signal in which the voltage increases when the voltage of the output unit 16 decreases.

直流電源１２は、出力部１６の電圧を予め定める第２の電圧にするための基準電圧を出力する直流電源であり、必ずしも直流電源を設ける必要はなく、他の直流電源の電圧を分圧して基準電圧を生成してもよい。予め定める第２の電圧は、たとえば５Ｖあり、基準電圧は、予め定める第２の電圧を抵抗素子Ｒ１と抵抗素子Ｒ２とで分圧した電圧である。 The DC power supply 12 is a DC power supply that outputs a reference voltage for setting the voltage of the output unit 16 to a predetermined second voltage. It is not always necessary to provide a DC power supply, and the voltage of another DC power supply is divided. A reference voltage may be generated. The predetermined second voltage is, for example, 5 V, and the reference voltage is a voltage obtained by dividing the predetermined second voltage by the resistance element R1 and the resistance element R2.

三角波生成器１３は、所定の周波数、たとえば数百ｋＨｚで発振する三角波を生成し、三角波信号として出力する回路である。比較器１４は、非反転入力端子が三角波生成器１３に接続され、反転入力端子が誤差増幅器１１の出力端子、および抵抗素子Ｒ３の他端に接続され、出力端子がドライバ１５の入力端子に接続されている。比較器１４は、三角波生成器１３が出力する三角波信号の電圧と、誤差増幅器１１が出力する誤差増幅出力信号の電圧とを比較し、三角波信号の電圧が誤差増幅出力信号の電圧以上のとき、ハイレベルの信号を出力し、三角波の電圧が誤差増幅出力信号の電圧未満のとき、ローレベルの信号を出力する。ハイレベルは、たとえば５Ｖであり、ローレベルは、たとえば０Ｖである。 The triangular wave generator 13 is a circuit that generates a triangular wave that oscillates at a predetermined frequency, for example, several hundred kHz, and outputs it as a triangular wave signal. The comparator 14 has a non-inverting input terminal connected to the triangular wave generator 13, an inverting input terminal connected to the output terminal of the error amplifier 11 and the other end of the resistor element R 3, and an output terminal connected to the input terminal of the driver 15. Has been. The comparator 14 compares the voltage of the triangular wave signal output from the triangular wave generator 13 with the voltage of the error amplification output signal output from the error amplifier 11, and when the voltage of the triangular wave signal is equal to or higher than the voltage of the error amplification output signal, A high level signal is output, and a low level signal is output when the triangular wave voltage is less than the voltage of the error amplification output signal. The high level is, for example, 5V, and the low level is, for example, 0V.

ドライバ１５は、入力端子が比較器１４の出力端子に接続され、出力端子がトランジスタＴ１のゲートに接続され、ダイオードＤ１のアノードとコンデンサＣ１の他端との接続点の電圧が印加されている。ドライバ１５は、比較器１４の出力端子の電圧がローレベルのとき、ハイレベルを出力してトランジスタＴ１を駆動し、トランジスタＴ１を導通状態（以下「オン」という）にする。そして、比較器１４の出力端子の電圧がハイレベルのとき、ローレベルを出力してトランジスタＴ１の駆動を停止し、トランジスタＴ１を遮断状態（以下「オフ」という）にする。以下、ドライバ１５の出力信号をＳＷＭＯＳゲート信号といい、コンデンサＣ１の一端の電圧を示す信号をＳＷノード信号という。 The driver 15 has an input terminal connected to the output terminal of the comparator 14, an output terminal connected to the gate of the transistor T1, and a voltage at a connection point between the anode of the diode D1 and the other end of the capacitor C1 is applied. When the voltage at the output terminal of the comparator 14 is at a low level, the driver 15 outputs a high level to drive the transistor T1 to turn on the transistor T1 (hereinafter referred to as “on”). When the voltage at the output terminal of the comparator 14 is at a high level, a low level is output to stop the driving of the transistor T1, and the transistor T1 is turned off (hereinafter referred to as “off”). Hereinafter, the output signal of the driver 15 is referred to as a SWMOS gate signal, and a signal indicating the voltage at one end of the capacitor C1 is referred to as an SW node signal.

直流電源の電圧が電圧ＶＢの場合、トランジスタＴ１がオフのとき、ＳＷノード信号の電圧は、ローレベルまで低下する。このとき、コンデンサＣ１に蓄積される電荷によって、コンデンサＣ１の両端間の電圧は、直流電源の電圧ＶＢからダイオードＤ１の電圧降下分の電圧を減算した電圧となる。この状態で、トランジスタＴ１がオンになると、ＳＷノード信号の電圧は、直流電源の電圧ＶＢ近くまで上昇するので、ドライバ１５に印加される電圧は、コンデンサＣ１の両端間の電圧分上昇し、すなわち、トランジスタＴ１がオフのときに印加されている電圧からその２倍近い電圧まで昇圧され、ドライバ１５はトランジスタＴ１を駆動してオンとすることができる。 When the voltage of the DC power supply is the voltage VB, when the transistor T1 is off, the voltage of the SW node signal decreases to a low level. At this time, due to the electric charge accumulated in the capacitor C1, the voltage across the capacitor C1 becomes a voltage obtained by subtracting the voltage drop of the diode D1 from the voltage VB of the DC power supply. In this state, when the transistor T1 is turned on, the voltage of the SW node signal rises to near the voltage VB of the DC power supply, so that the voltage applied to the driver 15 rises by the voltage across the capacitor C1, that is, Then, the voltage is boosted from the voltage applied when the transistor T1 is off to a voltage nearly twice that voltage, and the driver 15 can drive the transistor T1 to turn it on.

誤差増幅器１１は、出力部１６の電圧が上昇すると、誤差増幅出力信号の電圧を下げるので、比較器１４は、ハイレベルを出力する期間を長くし、オフデューティを大きくする。逆に、誤差増幅器１１は、出力部１６の電圧が低下すると、誤差増幅出力信号の電圧を上げるので、比較器１４は、ハイレベルを出力する期間を短くし、オンデューティを大きくする。オンデューティは、トランジスタＴ１がオンとオフとを交互に変化するとき、１周期の時間に占めるオンの時間の割合であり、オフデューティは、１周期の時間に占めるオフの時間の割合である。 Since the error amplifier 11 decreases the voltage of the error amplification output signal when the voltage of the output unit 16 increases, the comparator 14 lengthens the period during which the high level is output and increases the off duty. Conversely, the error amplifier 11 raises the voltage of the error amplification output signal when the voltage of the output unit 16 decreases, so the comparator 14 shortens the period during which the high level is output and increases the on-duty. The on-duty is a ratio of the on time in one cycle time when the transistor T1 is alternately turned on and off, and the off-duty is a ratio of the off time in one cycle time.

このように、スイッチングレギュレータ１は、出力部１６の電圧に応じて、オンデューティを変化させることによって、出力部１６の電圧が予め定める第２の電圧になるように制御する。抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５および出力部１６は、制御部を構成する。 As described above, the switching regulator 1 controls the voltage of the output unit 16 to be a predetermined second voltage by changing the on-duty according to the voltage of the output unit 16. The resistance elements R1 to R3, the error amplifier 11, the DC power supply 12, the triangular wave generator 13, the comparator 14, the driver 15, and the output unit 16 constitute a control unit.

異常検出部２０は、比較器２１，直流電源２２、インバータ２３およびアンド回路２４を含んで構成されている。比較器２１は、非反転入力端子がコンデンサＣ１の一端に接続され、反転入力端子が直流電源２２に接続され、出力端子がアンド回路２４の１つの入力端子に接続されている。比較器２１は、ＳＷノード信号の電圧、つまりコンデンサＣ１の一端の電圧と、予め定める第１の電圧である直流電源２２の電圧とを比較し、ＳＷノード信号の電圧が直流電源２２の電圧以上であるとき、出力信号であるＳＷノードＣＭＰ信号をハイレベルにし、ＳＷノード信号の電圧が直流電源２２の電圧未満であるとき、ＳＷノードＣＭＰ信号をローレベルにする。 The abnormality detection unit 20 includes a comparator 21, a DC power source 22, an inverter 23, and an AND circuit 24. The comparator 21 has a non-inverting input terminal connected to one end of the capacitor C 1, an inverting input terminal connected to the DC power supply 22, and an output terminal connected to one input terminal of the AND circuit 24. The comparator 21 compares the voltage of the SW node signal, that is, the voltage at one end of the capacitor C1 with the voltage of the DC power supply 22 that is a predetermined first voltage, and the voltage of the SW node signal is equal to or higher than the voltage of the DC power supply 22. The SW node CMP signal, which is an output signal, is set to a high level, and when the voltage of the SW node signal is less than the voltage of the DC power supply 22, the SW node CMP signal is set to a low level.

インバータ２３は、入力端子がドライバ１５の出力端子に接続され、出力端子がアンド回路の他の入力端子に接続されている。インバータ２３は、ドライバ１５がハイレベルを出力すると、すなわち、ＳＷＭＯＳゲート信号がハイレベルであると、ローレベルを出力し、ドライバ１５がローレベルを出力すると、すなわち、ＳＷＭＯＳゲート信号がローレベルであると、ハイレベルを出力する。 The inverter 23 has an input terminal connected to the output terminal of the driver 15 and an output terminal connected to the other input terminal of the AND circuit. The inverter 23 outputs a low level when the driver 15 outputs a high level, that is, if the SWMOS gate signal is at a high level, and outputs a low level when the driver 15 outputs a low level, that is, the SWMOS gate signal is at a low level. And outputs a high level.

アンド回路２４は、２つの入力端子がいずれもハイレベルであるとき、異常を検出したことを示すハイレベルの異常検出信号を出力する。２つの入力端子のうちの少なくともいずれか１つがローレベルであるとき、異常検出信号をローレベルにし、異常を検出しないことを示す。すなわち、アンド回路２４は、ＳＷＭＯＳゲート信号がローレベルである期間に、つまりドライバ１５がトランジスタＴ１を駆動しない期間に、ＳＷノード信号の電圧が直流電源２２の電圧未満にならないと、異常検出信号を出力する。 The AND circuit 24 outputs a high-level abnormality detection signal indicating that an abnormality has been detected when both of the two input terminals are at a high level. When at least one of the two input terminals is at a low level, the abnormality detection signal is set to a low level to indicate that no abnormality is detected. That is, the AND circuit 24 outputs an abnormality detection signal if the voltage of the SW node signal does not become lower than the voltage of the DC power supply 22 during the period when the SWMOS gate signal is at the low level, that is, the period when the driver 15 does not drive the transistor T1. Output.

図４は、スイッチングレギュレータ１の動作を説明するためのタイムチャートである。比較器１４は、時刻ｔ１に、三角波生成器１３が出力する三角波信号の電圧が、誤差増幅器１１が出力する誤差増幅出力信号の電圧未満になったとき、出力をハイレベルからローレベルにし、ＳＷＭＯＳゲート信号をローレベルからハイレベルに変化させる。ＳＷＭＯＳゲート信号がハイレベルになると、トランジスタＴ１がオンになり、ＳＷノード信号の電圧は、ローレベルからハイレベルに変化する。 FIG. 4 is a time chart for explaining the operation of the switching regulator 1. The comparator 14 changes the output from the high level to the low level when the voltage of the triangular wave signal output from the triangular wave generator 13 becomes less than the voltage of the error amplification output signal output from the error amplifier 11 at time t1, and the SWMOS The gate signal is changed from low level to high level. When the SWMOS gate signal becomes high level, the transistor T1 is turned on, and the voltage of the SW node signal changes from low level to high level.

時刻ｔ２に、三角波生成器１３が出力する三角波信号の電圧が、誤差増幅器１１が出力する誤差増幅出力信号の電圧以上になったとき、比較器１４は、出力をローレベルからハイレベルにし、ＳＷＭＯＳゲート信号をハイレベルからローレベルに変化させる。ＳＷＭＯＳゲート信号がローレベルになると、トランジスタＴ１がオフになり、ＳＷノード信号の電圧は、図４の点線部ａのように、ハイレベルからローレベルに変化する。 When the voltage of the triangular wave signal output from the triangular wave generator 13 becomes equal to or higher than the voltage of the error amplified output signal output from the error amplifier 11 at time t2, the comparator 14 changes the output from the low level to the high level. The gate signal is changed from high level to low level. When the SWMOS gate signal becomes low level, the transistor T1 is turned off, and the voltage of the SW node signal changes from high level to low level as indicated by a dotted line portion a in FIG.

しかしながら、直流電源の電圧が電圧ＶＢよりも低くなると、スイッチングレギュレータ１は、出力電圧Ｖｏｕｔの低下を防ぐために、オフデューティを小さくする。オフデューティが小さくなると、ダイオードＤ２の寄生容量に蓄積される電荷を放電しきれなくなり、ＳＷノード信号の電圧が、図４に示す実線部ｂのように、時刻ｔ３までにローレベルまで下がらなくなる。 However, when the voltage of the DC power supply becomes lower than the voltage VB, the switching regulator 1 reduces the off duty in order to prevent the output voltage Vout from decreasing. When the off-duty is reduced, the charge accumulated in the parasitic capacitance of the diode D2 cannot be discharged, and the voltage of the SW node signal does not drop to the low level by time t3 as indicated by the solid line portion b shown in FIG.

したがって、コンデンサＣ１の両端間の電圧は、直流電源の電圧が電圧ＶＢである時よりも、低い電圧となり、ドライバ１５がトランジスタＴ１をオンとするときに、ドライバ１５に印加される電圧が、直流電源の電圧が電圧ＶＢである時の電圧まで上昇せず、トランジスタＴ１を駆動しきれず、トランジスタＴ１をオンとすることができなくなる。 Accordingly, the voltage across the capacitor C1 is lower than when the voltage of the DC power supply is the voltage VB. When the driver 15 turns on the transistor T1, the voltage applied to the driver 15 is DC The voltage of the power supply does not rise to the voltage when the voltage is VB, the transistor T1 cannot be driven, and the transistor T1 cannot be turned on.

異常検出部２０では、トランジスタＴ１がオフの期間に、すなわち時刻ｔ２から時刻ｔ３の期間に、ＳＷノード信号の電圧がローレベルまで下がらず、直流電源２２の電圧以上であると、異常検出部２０の比較器２１は、ハイレベルのＳＷノードＣＭＰ信号を出力する。比較器２１がハイレベルのＳＷノードＣＭＰ信号を出力したとき、ＳＷＭＯＳゲート信号がローレベルであるので、アンド回路２４は、異常検出信号を出力する。直流電源の電圧が電圧ＶＢから下がらなくても、負荷が軽負荷になったとき、ＳＷノード信号の電圧がローレベルまで下がらず、直流電源２２の電圧以上であると、比較器２１は、ハイレベルのＳＷノードＣＭＰ信号を出力するので、アンド回路２４は、異常検出信号を出力する。 In the abnormality detection unit 20, when the transistor T1 is off, that is, during the period from time t2 to time t3, if the voltage of the SW node signal does not drop to the low level and is equal to or higher than the voltage of the DC power supply 22, the abnormality detection unit 20 The comparator 21 outputs a high level SW node CMP signal. When the comparator 21 outputs a high level SW node CMP signal, the AND circuit 24 outputs an abnormality detection signal because the SWMOS gate signal is low level. Even if the voltage of the DC power supply does not drop from the voltage VB, when the load becomes light, the voltage of the SW node signal does not drop to the low level and is equal to or higher than the voltage of the DC power supply 22. Since the level SW node CMP signal is output, the AND circuit 24 outputs an abnormality detection signal.

このように、スイッチングレギュレータ１は、直流電源の電圧が低下した場合、または負荷が軽負荷になった場合、トランジスタＴ１をオフにするとき、ＳＷノード信号の電圧が直流電源２２の電圧未満に下がらないと、異常検出信号を出力する。スイッチングレギュレータ１を用いる電子機器は、異常検出信号が出力されたとき、出力部１６に接続される図示しない負荷の動作を停止することによって、異常な動作の発生を防止することができる。 As described above, when the voltage of the DC power supply decreases or when the load becomes light, the switching regulator 1 turns off the voltage of the SW node signal below the voltage of the DC power supply 22 when the transistor T1 is turned off. Otherwise, an abnormality detection signal is output. An electronic device using the switching regulator 1 can prevent an abnormal operation from occurring by stopping the operation of a load (not shown) connected to the output unit 16 when an abnormality detection signal is output.

図５は、本発明の第２の実施形態であるスイッチングレギュレータ１ａの概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１ａは、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および異常検出部２０ａを含んで構成されている。スイッチングレギュレータ１ａの構成要素のうち図３に示したスイッチングレギュレータ１の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明を省略する。 FIG. 5 is a circuit diagram showing a schematic configuration of a switching regulator 1a according to the second embodiment of the present invention. The switching regulator 1a, which is a power supply device, includes a transistor T1, diodes D1 and D2, capacitors C1 and C2, coils L1, resistance elements R1 to R3, an error amplifier 11, a DC power supply 12, a triangular wave generator 13, a comparator 14, and a driver 15. The output unit 16 and the abnormality detection unit 20a are included. Among the components of the switching regulator 1a, the same components as those of the switching regulator 1 shown in FIG. 3 are denoted by the same reference numerals, and the description thereof is omitted to avoid duplication.

異常検出部２０ａは、比較器２１ａ、直流電源２２、インバータ２３およびアンド回路２４を含んで構成されている。比較器２１ａは、非反転入力端子が誤差増幅器１１の出力端子に接続され、反転入力端子が直流電源２２に接続され、出力端子がアンド回路２４の１つの入力端子に接続されている。比較器２１ａは、誤差増幅器１１が出力する誤差増幅出力信号の電圧と直流電源２２の電圧とを比較し、誤差増幅出力信号の電圧が直流電源２２の電圧以上であるとき、出力信号である誤差増幅ＣＭＰ信号をハイレベルにし、誤差増幅出力信号の電圧が直流電源２２の電圧未満であるとき、誤差増幅ＣＭＰ信号をローレベルにする。 The abnormality detection unit 20a includes a comparator 21a, a DC power source 22, an inverter 23, and an AND circuit 24. The comparator 21 a has a non-inverting input terminal connected to the output terminal of the error amplifier 11, an inverting input terminal connected to the DC power supply 22, and an output terminal connected to one input terminal of the AND circuit 24. The comparator 21 a compares the voltage of the error amplification output signal output from the error amplifier 11 with the voltage of the DC power supply 22, and when the voltage of the error amplification output signal is equal to or higher than the voltage of the DC power supply 22, an error that is an output signal is detected. When the amplified CMP signal is set to a high level and the voltage of the error amplified output signal is less than the voltage of the DC power supply 22, the error amplified CMP signal is set to a low level.

アンド回路２４は、ＳＷＭＯＳゲート信号がローレベルである期間に、つまりドライバ１５がトランジスタＴ１を駆動しない期間に、誤差増幅ＣＭＰ信号がハイレベルであると、つまり、誤差増幅出力信号の電圧が直流電源２２の電圧以上であると、異常検出信号を出力する。 The AND circuit 24 determines that the error amplification CMP signal is at a high level during the period when the SWMOS gate signal is at a low level, that is, the period when the driver 15 does not drive the transistor T1, that is, the voltage of the error amplification output signal is a DC power supply. When the voltage is 22 or more, an abnormality detection signal is output.

図６は、スイッチングレギュレータ１ａの動作を説明するためのタイムチャートである。比較器１４は、時刻ｔ１１に、三角波生成器１３が出力する三角波信号の電圧が、誤差増幅器１１が出力する誤差増幅出力信号の電圧未満になったとき、出力をハイレベルからローレベルにして、ＳＷＭＯＳゲート信号をローレベルからハイレベルに変化させる。ＳＷＭＯＳゲート信号がハイレベルになると、トランジスタＴ１がオンになる。 FIG. 6 is a time chart for explaining the operation of the switching regulator 1a. The comparator 14 changes the output from the high level to the low level when the voltage of the triangular wave signal output from the triangular wave generator 13 becomes less than the voltage of the error amplification output signal output from the error amplifier 11 at time t11. The SWMOS gate signal is changed from low level to high level. When the SWMOS gate signal becomes high level, the transistor T1 is turned on.

時刻ｔ１２に、三角波生成器１３が出力する三角波信号の電圧が、誤差増幅器１１が出力する誤差増幅出力信号の電圧以上になったとき、比較器１４は、出力をローレベルからハイレベルにして、ＳＷＭＯＳゲート信号をハイレベルからローレベルに変化させる。ＳＷＭＯＳゲート信号がローレベルになると、トランジスタＴ１がオフになる。 At time t12, when the voltage of the triangular wave signal output from the triangular wave generator 13 becomes equal to or higher than the voltage of the error amplification output signal output from the error amplifier 11, the comparator 14 changes the output from low level to high level. The SWMOS gate signal is changed from high level to low level. When the SWMOS gate signal goes low, the transistor T1 is turned off.

出力部１６の電圧が低下を続けると、誤差増幅出力信号は上昇し続け、時刻ｔ１３に、誤差増幅比較電圧になると、比較器２１ａは、誤差増幅ＣＭＰ信号をハイレベルとするので、アンド回路２４は、異常検出信号を出力する。予め定める第３の電圧である誤差増幅比較電圧は、直流電源２２の電圧である。異常検出信号は、三角波信号の電圧が誤差増幅出力信号の電圧未満になる時刻ｔ１４まで出力される。スイッチングレギュレータ１ａを用いる電子機器は、異常検出信号が出力されたとき、出力部１６に接続される図示しない負荷の動作を停止することによって、異常な動作の発生を防止することができる。 If the voltage of the output unit 16 continues to decrease, the error amplification output signal continues to increase. When the error amplification comparison voltage is reached at time t13, the comparator 21a sets the error amplification CMP signal to the high level. Outputs an abnormality detection signal. The error amplification comparison voltage, which is a third voltage set in advance, is the voltage of the DC power supply 22. The abnormality detection signal is output until time t14 when the voltage of the triangular wave signal becomes less than the voltage of the error amplification output signal. An electronic device using the switching regulator 1a can prevent an abnormal operation from occurring by stopping the operation of a load (not shown) connected to the output unit 16 when an abnormality detection signal is output.

図７は、本発明の第３の実施形態であるスイッチングレギュレータ１ｂの概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１ｂは、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および強制放電回路３０を含んで構成されている。スイッチングレギュレータ１ｂの構成要素のうち図３に示したスイッチングレギュレータ１の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明を省略する。 FIG. 7 is a circuit diagram showing a schematic configuration of a switching regulator 1b according to the third embodiment of the present invention. The switching regulator 1b, which is a power supply device, includes a transistor T1, diodes D1 and D2, capacitors C1 and C2, coils L1, resistance elements R1 to R3, an error amplifier 11, a DC power supply 12, a triangular wave generator 13, a comparator 14, and a driver 15. The output unit 16 and the forced discharge circuit 30 are included. Among the constituent elements of the switching regulator 1b, the same constituent elements as those of the switching regulator 1 shown in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted to avoid duplication.

強制放電回路３０は、異常検出部２０、ドライバ３１，トランジスタＴ２および抵抗素子Ｒ４を含んで構成されている。トランジスタＴ２は、たとえばＮＰＮ型のバイポーラトランジスタによって構成され、コレクタが抵抗素子Ｒ４を介してコンデンサＣ１の一端に接続され、エミッタが接地され、ベースがドライバ３１の出力端子に接続されている。 The forced discharge circuit 30 includes an abnormality detection unit 20, a driver 31, a transistor T2, and a resistance element R4. The transistor T2 is configured by, for example, an NPN bipolar transistor, the collector is connected to one end of the capacitor C1 via the resistance element R4, the emitter is grounded, and the base is connected to the output terminal of the driver 31.

ドライバ３１は、入力端子が異常検出部２０の出力端子、つまりアンド回路２４の出力端子に接続され、出力端子がトランジスタＴ２のベースに接続されている。ドライバ３１は、トランジスタＴ２のベースを駆動するために、異常検出部２０が出力する異常検出信号を増幅する。異常検出信号が出力されると、トランジスタＴ２はオンになり、コンデンサＣ１の一端の電圧をローレベルまで強制的に低下させる。ドライバ３１，トランジスタＴ２および抵抗素子Ｒ４は、電圧低下部を構成する。 The driver 31 has an input terminal connected to the output terminal of the abnormality detection unit 20, that is, the output terminal of the AND circuit 24, and the output terminal connected to the base of the transistor T2. The driver 31 amplifies the abnormality detection signal output from the abnormality detection unit 20 in order to drive the base of the transistor T2. When the abnormality detection signal is output, the transistor T2 is turned on, and the voltage at one end of the capacitor C1 is forcibly lowered to a low level. Driver 31, transistor T2, and resistance element R4 constitute a voltage drop unit.

図８は、スイッチングレギュレータ１ｂの動作を説明するためのタイムチャートである。図８に示したタイムチャートは、図４に示したタイムチャートに、強制放電回路３０によるＳＷノード信号の変化を示したものである。 FIG. 8 is a time chart for explaining the operation of the switching regulator 1b. The time chart shown in FIG. 8 shows changes in the SW node signal by the forced discharge circuit 30 in the time chart shown in FIG.

強制放電回路３０では、トランジスタＴ１がオフの期間のうち、つまり時刻ｔ２から時刻ｔ３の期間のうち、異常検出信号が出力されている時刻ｔ２から時刻ｔ２１までの期間、図８に示す太い実線部ｃのように、ＳＷノード信号の電圧、つまりコンデンサＣ１の一端の電圧をローレベルまで強制的に低下させる。ＳＷノード信号の電圧がローレベルまで低下すると、ＳＷノード信号の電圧が直流電源２２の電圧未満になるので、異常検出信号は、時刻ｔ２１に異常を検出していないことを示すローレベルになる。 In the forced discharge circuit 30, during the period when the transistor T1 is off, that is, the period from the time t2 to the time t21 during which the abnormality detection signal is output in the period from the time t2 to the time t3, the thick solid line portion shown in FIG. As in c, the voltage of the SW node signal, that is, the voltage at one end of the capacitor C1 is forcibly lowered to a low level. When the voltage of the SW node signal decreases to a low level, the voltage of the SW node signal becomes less than the voltage of the DC power supply 22, so the abnormality detection signal becomes a low level indicating that no abnormality is detected at time t21.

図９は、本発明の第４の実施形態であるスイッチングレギュレータ１ｃの概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１ｃは、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および強制放電回路３０ａを含んで構成されている。スイッチングレギュレータ１ｃの構成要素のうち図７に示したスイッチングレギュレータ１ｂの構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明を省略する。 FIG. 9 is a circuit diagram showing a schematic configuration of a switching regulator 1c according to the fourth embodiment of the present invention. A switching regulator 1c, which is a power supply device, includes a transistor T1, diodes D1 and D2, capacitors C1 and C2, coils L1, resistance elements R1 to R3, an error amplifier 11, a DC power supply 12, a triangular wave generator 13, a comparator 14, and a driver 15. The output unit 16 and the forced discharge circuit 30a are included. Among the constituent elements of the switching regulator 1c, the same constituent elements as those of the switching regulator 1b shown in FIG. 7 are denoted by the same reference numerals, and description thereof is omitted to avoid duplication.

強制放電回路３０ａは、異常検出部２０、ドライバ３１，３２、インバータ３３およびトランジスタＴ３，Ｔ４を含んで構成されている。トランジスタＴ３，Ｔ４は、たとえばＮチャネルのＭＯＳＦＥＴである。トランジスタＴ３は、ドレインがコンデンサＣ１の一端、およびトランジスタＴ４のドレインに接続され、ソースがトランジスタＴ１のソース、ダイオードＤ２のカソードおよびコイルＬ１の一端に接続され、ゲートがインバータ３３の出力端子に接続されている。トランジスタＴ４は、ドレインがコンデンサＣ１の一端、およびトランジスタＴ３のドレインに接続され、ソースが接地され、ゲートがドライバ３２の出力端子に接続されている。 The forced discharge circuit 30a includes an abnormality detection unit 20, drivers 31, 32, an inverter 33, and transistors T3, T4. Transistors T3 and T4 are, for example, N-channel MOSFETs. The transistor T3 has a drain connected to one end of the capacitor C1 and the drain of the transistor T4, a source connected to the source of the transistor T1, a cathode of the diode D2, and one end of the coil L1, and a gate connected to the output terminal of the inverter 33. ing. The transistor T4 has a drain connected to one end of the capacitor C1 and the drain of the transistor T3, a source grounded, and a gate connected to the output terminal of the driver 32.

ドライバ３１は、入力端子が異常検出部２０の出力端子、つまりアンド回路２４の出力端子に接続され、出力端子がドライバ３２の入力端子、およびインバータ３３の入力端子に接続されている。ドライバ３２は、異常検出部２０が異常検出信号を出力したとき、つまり異常検出信号がハイレベルのとき、トランジスタＴ４をオンにし、異常検出信号が出力されないとき、つまり異常検出信号がローレベルのとき、トランジスタＴ４をオフにする。インバータ３３は、異常検出信号がハイレベルのとき、トランジスタＴ３をオフにし、異常検出信号がローレベルのとき、トランジスタＴ３をオンにする。 The driver 31 has an input terminal connected to an output terminal of the abnormality detection unit 20, that is, an output terminal of the AND circuit 24, and an output terminal connected to an input terminal of the driver 32 and an input terminal of the inverter 33. The driver 32 turns on the transistor T4 when the abnormality detection unit 20 outputs an abnormality detection signal, that is, when the abnormality detection signal is at a high level, and when the abnormality detection signal is not output, that is, when the abnormality detection signal is at a low level. The transistor T4 is turned off. The inverter 33 turns off the transistor T3 when the abnormality detection signal is at a high level, and turns on the transistor T3 when the abnormality detection signal is at a low level.

トランジスタＴ３は、異常検出信号が出力されていないとき、トランジスタＴ１のソースとコンデンサＣ１の一端とを導通して接続した状態にし、異常検出信号が出力されているとき、トランジスタＴ１のソースとコンデンサＣ１の一端とを遮断して切断した状態にする。トランジスタＴ４は、異常検出信号が出力されていないとき、コンデンサＣ１の一端が接地されない状態とし、異常検出信号が出力されているとき、コンデンサＣ１の一端が接地された状態とする。 The transistor T3 is in a state where the source of the transistor T1 and one end of the capacitor C1 are electrically connected when the abnormality detection signal is not output, and the source of the transistor T1 and the capacitor C1 when the abnormality detection signal is output. Cut off one end of the cable to make it cut. In the transistor T4, one end of the capacitor C1 is not grounded when the abnormality detection signal is not output, and one end of the capacitor C1 is grounded when the abnormality detection signal is output.

すなわち、トランジスタＴ３は、異常検出信号が出力されているとき、トランジスタＴ４によってトランジスタＴ１のソース、ダイオードＤ２のカソードおよびコイルＬ１の一端との接続が切断されたコンデンサＣ１の一端の電圧を、ローレベルまで強制的に低下させるので、異常検出信号が出力されなくなる。異常検出信号が出力されなくなると、トランジスタＴ３がオフになり、かつトランジスタＴ４がオンになるので、ドライバ１５に印加する電圧を、強制放電回路３０ａがないときの電圧より高く昇圧することができる。したがって、ドライバ１５は、トランジスタＴ１を駆動してオンにすることができる。 That is, when an abnormality detection signal is output, the transistor T3 is configured to change the voltage at one end of the capacitor C1 that is disconnected from the source of the transistor T1, the cathode of the diode D2, and one end of the coil L1 by the transistor T4 to a low level. Therefore, the abnormality detection signal is not output. When the abnormality detection signal is not output, the transistor T3 is turned off and the transistor T4 is turned on, so that the voltage applied to the driver 15 can be boosted higher than the voltage when the forced discharge circuit 30a is not provided. Therefore, the driver 15 can drive the transistor T1 to turn it on.

ドライバ３１，インバータ３３およびトランジスタＴ３は、切断部を構成し、ドライバ３２およびトランジスタＴ４は、電圧低下部を構成する。 Driver 31, inverter 33, and transistor T3 constitute a disconnection unit, and driver 32 and transistor T4 constitute a voltage reduction unit.

図１０は、本発明の第５の実施形態であるスイッチングレギュレータ１ｄの概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１ｄは、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および強制放電回路３０ｂを含んで構成されている。スイッチングレギュレータ１ｄの構成要素のうち図９に示したスイッチングレギュレータ１ｃの構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明を省略する。 FIG. 10 is a circuit diagram showing a schematic configuration of a switching regulator 1d according to the fifth embodiment of the present invention. A switching regulator 1d as a power supply device includes a transistor T1, diodes D1 and D2, capacitors C1 and C2, coils L1, resistance elements R1 to R3, an error amplifier 11, a DC power supply 12, a triangular wave generator 13, a comparator 14, and a driver 15. The output unit 16 and the forced discharge circuit 30b are included. Among the constituent elements of the switching regulator 1d, the same constituent elements as those of the switching regulator 1c shown in FIG. 9 are denoted by the same reference numerals, and description thereof is omitted to avoid duplication.

図９に示した強制放電回路３０ａは、異常検出信号が出力されているときだけ、コンデンサＣ１の一端の電圧を強制的にローレベルまで低下させたが、強制放電回路３０ｂは、異常を検出することなく、トランジスタＴ１をオフにする期間、コンデンサＣ１の一端の電圧を強制的にローレベルまで低下させる。 The forced discharge circuit 30a shown in FIG. 9 forcibly reduces the voltage at one end of the capacitor C1 to the low level only when the abnormality detection signal is output, but the forced discharge circuit 30b detects the abnormality. Instead, the voltage at one end of the capacitor C1 is forcibly lowered to a low level during the period in which the transistor T1 is turned off.

強制放電回路３０ｂは、インバータ３４およびトランジスタＴ５，Ｔ６を含んで構成されている。トランジスタＴ５，Ｔ６は、たとえばＮチャネルのＭＯＳＦＥＴである。 The forced discharge circuit 30b includes an inverter 34 and transistors T5 and T6. Transistors T5 and T6 are, for example, N-channel MOSFETs.

トランジスタＴ５は、ドレインがコンデンサＣ１の一端、およびトランジスタＴ６のドレインに接続され、ソースがトランジスタＴ１のソース、ダイオードＤ２のカソードおよびコイルＬ１の一端に接続され、ゲートがドライバ１５の出力端子に接続されている。トランジスタＴ６は、ドレインがコンデンサＣ１の一端、およびトランジスタＴ５のドレインに接続され、ソースが接地され、ゲートがインバータ３４の出力端子に接続されている。インバータ３４は、入力端子がドライバ１５の出力端子に接続され、出力端子がトランジスタＴ６のゲートに接続されている。 The transistor T5 has a drain connected to one end of the capacitor C1 and the drain of the transistor T6, a source connected to the source of the transistor T1, a cathode of the diode D2, and one end of the coil L1, and a gate connected to the output terminal of the driver 15. ing. The drain of the transistor T6 is connected to one end of the capacitor C1 and the drain of the transistor T5, the source is grounded, and the gate is connected to the output terminal of the inverter 34. The inverter 34 has an input terminal connected to the output terminal of the driver 15 and an output terminal connected to the gate of the transistor T6.

トランジスタＴ５は、ドライバ１５の出力端子がハイレベルのとき、トランジスタＴ１のソースと、コンデンサＣ１の一端とを導通して接続した状態にし、ドライバ１５の出力端子がローレベルのとき、トランジスタＴ１のソースとコンデンサＣ１の一端とを遮断して切断した状態にする。トランジスタＴ６は、ドライバ１５の出力端子がハイレベルのとき、コンデンサＣ１の一端が接地されない状態とし、ドライバ１５の出力端子がローレベルのとき、コンデンサＣ１の一端が接地された状態とする。 The transistor T5 is in a state where the source of the transistor T1 and one end of the capacitor C1 are conductively connected when the output terminal of the driver 15 is high level, and the source of the transistor T1 when the output terminal of the driver 15 is low level. And one end of the capacitor C1 are cut off and disconnected. In the transistor T6, when the output terminal of the driver 15 is at a high level, one end of the capacitor C1 is not grounded, and when the output terminal of the driver 15 is at a low level, one end of the capacitor C1 is grounded.

すなわち、ドライバ１５がトランジスタＴ１をオンにするとき、つまりドライバ１５の出力端子がハイレベルのとき、トランジスタＴ５はオンであり、かつトランジスタＴ６はオフであるので、スイッチングレギュレータ１ｄは、図３に示したスイッチングレギュレータ１と同じ動作を行う。 That is, when the driver 15 turns on the transistor T1, that is, when the output terminal of the driver 15 is at a high level, the transistor T5 is on and the transistor T6 is off. Therefore, the switching regulator 1d is shown in FIG. The same operation as that of the switching regulator 1 is performed.

また、ドライバ１５がトランジスタＴ１をオフにするとき、つまりドライバ１５の出力端子がローレベルのとき、トランジスタＴ５はオフであり、かつトランジスタＴ６はオンである。したがって、コンデンサＣ１の一端は、トランジスタＴ５によって、トランジスタＴ１のソース、ダイオードＤ２のカソードおよびコイルＬ１の一端と切断された状態になり、かつコンデンサＣ１の一端の電圧は、トランジスタＴ６によって、ローレベルまで強制的に下げられる。トランジスタＴ５は、切断部を構成し、インバータ３４およびトランジスタＴ６は、電圧低下部を構成する。 When the driver 15 turns off the transistor T1, that is, when the output terminal of the driver 15 is at a low level, the transistor T5 is off and the transistor T6 is on. Accordingly, one end of the capacitor C1 is disconnected from the source of the transistor T1, the cathode of the diode D2, and one end of the coil L1 by the transistor T5, and the voltage at one end of the capacitor C1 is lowered to the low level by the transistor T6. Forced down. The transistor T5 constitutes a cutting part, and the inverter 34 and the transistor T6 constitute a voltage drop part.

このように、コンデンサＣ１の一端の電圧がローレベルまで強制的に下げられるので、スイッチングレギュレータ１ｄは、ドライバ１５がトランジスタＴ１をオンにしたとき、ドライバ１５に印加される電圧を、強制放電回路３０ｂがないときの電圧より高く昇圧することができる。したがって、ドライバ１５は、トランジスタＴ１を駆動してオンにすることができる。 In this way, the voltage at one end of the capacitor C1 is forcibly lowered to a low level, so that the switching regulator 1d converts the voltage applied to the driver 15 to the forced discharge circuit 30b when the driver 15 turns on the transistor T1. The voltage can be boosted higher than the voltage when there is no. Therefore, the driver 15 can drive the transistor T1 to turn it on.

上述した実施の形態では、図７に示したスイッチングレギュレータ１ｂの強制放電回路３０および図９に示したスイッチングレギュレータ１ｃの強制放電回路３０ａで異常検出部２０を用いたが、異常検出部２０の代わりに、図５に示した異常検出部２０ａを用いることも可能である。 In the above-described embodiment, the abnormality detection unit 20 is used in the forced discharge circuit 30 of the switching regulator 1b shown in FIG. 7 and the forced discharge circuit 30a of the switching regulator 1c shown in FIG. In addition, it is possible to use the abnormality detection unit 20a shown in FIG.

スイッチングレギュレータ１，１ａ〜１ｄ、スイッチングレギュレータ１ｂの異常検出部２０を異常検出部２０ａに置き換えたもの、およびスイッチングレギュレータ１ｃの異常検出部２０を異常検出部２０ａに置き換えたものを集積化して集積回路としたスイッチングレギュレータとすることも可能である。 An integrated circuit in which switching regulators 1, 1 a to 1 d, switching regulator 1 b abnormality detection unit 20 is replaced with abnormality detection unit 20 a, and switching regulator 1 c abnormality detection unit 20 is replaced with abnormality detection unit 20 a are integrated. It is also possible to use a switching regulator.

また、これらのスイッチングレギュレータを電源装置として用いて電子機器を構成することも可能である。特に、車両に搭載される電子機器は、バッテリの電圧が、たとえばセルモータを回してエンジンをかける時に低下するので、直流電源の電圧が低下した場合でもトランジスタＴ１をオンにすることができるスイッチングレギュレータ１ｂ〜１ｄ、スイッチングレギュレータ１ｂの異常検出部２０を異常検出部２０ａに置き換えたもの、およびスイッチングレギュレータ１ｃの異常検出部２０を異常検出部２０ａに置き換えたものを用いることによって、電圧が低下したときにも安定した動作を行うことができる。 Further, it is also possible to configure an electronic device using these switching regulators as a power supply device. In particular, in an electronic device mounted on a vehicle, since the voltage of the battery decreases when, for example, the cell motor is turned on to start the engine, the switching regulator 1b that can turn on the transistor T1 even when the voltage of the DC power supply decreases. ˜1d, when the voltage is decreased by using the abnormality detecting unit 20a of the switching regulator 1b replaced with the abnormality detecting unit 20a and the abnormality detecting unit 20 of the switching regulator 1c replaced with the abnormality detecting unit 20a Can also perform stable operation.

このように、直流電源と出力部１６とに接続されるトランジスタＴ１によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサＣ１は、一端がトランジスタＴ１の出力部１６側に接続され、他端がトランジスタＴ１の入力部側に接続される。ドライバ１５によって、トランジスタＴ１が導通状態または遮断状態にされる。そして、異常検出部２０によって、ドライバ１５がトランジスタＴ１を遮断状態にする期間に、コンデンサＣ１の一端の電圧が予め定める第１の電圧以下にならないとき、異常を検出したことを表す異常検出信号が出力される。 In this way, the transistor T1 connected to the DC power supply and the output unit 16 is brought into one of a conduction state and a cutoff state. One end of the capacitor C1 is connected to the output unit 16 side of the transistor T1, and the other end is connected to the input unit side of the transistor T1. The driver 15 causes the transistor T1 to be turned on or off. An abnormality detection signal indicating that an abnormality is detected when the voltage at one end of the capacitor C1 does not become a predetermined first voltage or less during the period in which the driver 15 turns off the transistor T1 by the abnormality detection unit 20. Is output.

したがって、トランジスタＴ１を駆動するドライバ１５に印加する電圧のブートストラップによる上昇分が小さくなったことを検出することができる。 Therefore, it is possible to detect that the increase due to the bootstrap of the voltage applied to the driver 15 that drives the transistor T1 is reduced.

さらに、直流電源と出力部１６とに接続されるトランジスタＴ１によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサＣ１は、一端がトランジスタＴ１の出力部１６側に接続され、他端がトランジスタＴ１の入力部側に接続される。ドライバ１５によって、トランジスタＴ１が導通状態または遮断状態にされる。誤差増幅器１１によって、出力部１６の電圧と予め定める第２の電圧との誤差が増幅され、出力部１６の電圧が低下するとき、電圧が上昇する誤差増幅出力信号が出力される。そして、異常検出部２０ａによって、ドライバ１５がトランジスタＴ１を遮断状態にする期間に、前記誤差増幅出力信号の電圧が予め定める第３の電圧以上になると、異常を検出したことを表す異常検出信号が出力される。 Further, the transistor T1 connected to the DC power supply and the output unit 16 is set in either a conduction state or a cutoff state. One end of the capacitor C1 is connected to the output unit 16 side of the transistor T1, and the other end is connected to the input unit side of the transistor T1. The driver 15 causes the transistor T1 to be turned on or off. The error amplifier 11 amplifies an error between the voltage of the output unit 16 and a predetermined second voltage, and when the voltage of the output unit 16 decreases, an error amplification output signal that increases the voltage is output. Then, when the voltage of the error amplification output signal becomes equal to or higher than a predetermined third voltage during the period in which the driver 15 turns off the transistor T1 by the abnormality detection unit 20a, an abnormality detection signal indicating that an abnormality has been detected is generated. Is output.

さらに、ドライバ３１，トランジスタＴ２および抵抗素子Ｒ４によって、異常検出部２０が異常検出信号を出力する期間、コンデンサＣ１の一端の電圧を低下する。したがって、トランジスタＴ１を駆動するドライバ１５に印加する電圧を十分上昇させることができなくなったことを検出し、検出したときに、コンデンサＣ１の一端の電圧を低下させるので、ドライバ１５に印加する電圧を上昇させることができる。 Further, the voltage at one end of the capacitor C1 is reduced by the driver 31, the transistor T2, and the resistance element R4 during the period in which the abnormality detection unit 20 outputs the abnormality detection signal. Accordingly, it is detected that the voltage applied to the driver 15 that drives the transistor T1 cannot be sufficiently increased, and when detected, the voltage at one end of the capacitor C1 is decreased. Can be raised.

さらに、ドライバ３１，インバータ３３およびトランジスタＴ３によって、異常検出部２０が異常検出信号を出力する期間、トランジスタＴ１とコンデンサＣ１の一端との接続を切断する。したがって、トランジスタＴ１を駆動するドライバ１５に印加する電圧を十分上昇させることができなくなったことを検出し、検出したときに、コンデンサＣ１の一端とトランジスタの出力部１６側との接続を切断した上で、コンデンサＣ１の一端の電圧を低下させるので、ドライバ１５に印加する電圧をより上昇させることができる。 Further, the connection between the transistor T1 and one end of the capacitor C1 is disconnected by the driver 31, the inverter 33, and the transistor T3 during the period in which the abnormality detection unit 20 outputs the abnormality detection signal. Therefore, when it is detected that the voltage applied to the driver 15 that drives the transistor T1 cannot be sufficiently increased, the connection between one end of the capacitor C1 and the output unit 16 side of the transistor is disconnected. Thus, since the voltage at one end of the capacitor C1 is lowered, the voltage applied to the driver 15 can be further increased.

さらに、直流電源と出力部１６とに接続されるトランジスタＴ１によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサＣ１は、一端がトランジスタＴ１の出力部１６側に接続され、他端がトランジスタＴ１の入力部側に接続される。ドライバ１５によって、トランジスタＴ１が導通状態または遮断状態にされる。トランジスタＴ５によって、ドライバ１５がトランジスタＴ１を遮断状態にする期間、トランジスタＴ１とコンデンサＣ１の一端との接続が切断される。そして、インバータ３４およびトランジスタＴ６によって、ドライバ１５がトランジスタＴ１を遮断状態にする期間、トランジスタＴ５によってトランジスタＴ１と切断されたコンデンサＣ１の一端の電圧を低下する。 Further, the transistor T1 connected to the DC power supply and the output unit 16 is set in either a conduction state or a cutoff state. One end of the capacitor C1 is connected to the output unit 16 side of the transistor T1, and the other end is connected to the input unit side of the transistor T1. The driver 15 causes the transistor T1 to be turned on or off. The transistor T5 disconnects the connection between the transistor T1 and one end of the capacitor C1 during the period in which the driver 15 turns off the transistor T1. The inverter 34 and the transistor T6 reduce the voltage at one end of the capacitor C1 that is disconnected from the transistor T1 by the transistor T5 during the period in which the driver 15 turns off the transistor T1.

したがって、直流電源の電圧が低下した場合でも、または負荷が軽負荷になった場合でも、コンデンサＣ１の一端の電圧を確実に低下させるので、トランジスタＴ１を駆動するドライバ１５に印加する電圧を十分上昇させることができる。 Therefore, even when the voltage of the DC power supply is reduced or the load is light, the voltage at one end of the capacitor C1 is reliably reduced, so that the voltage applied to the driver 15 driving the transistor T1 is sufficiently increased. Can be made.

１，１ａ〜１ｄ，９スイッチングレギュレータ
８スイッチングレギュレータコントローラ
１１誤差増幅器
１２，２２直流電源
１３三角波生成器
１４，２１，２１ａ比較器
１５，３１，３２ドライバ
２０，２０ａ異常検出部
２３，３３，３４インバータ
２４アンド回路
３０，３０ａ，３０ｂ強制放電回路
Ｃ１，Ｃ２コンデンサ
Ｄ１，Ｄ２ダイオード
Ｌ１コイル
Ｒ１〜Ｒ４抵抗素子
Ｔ１〜Ｔ６トランジスタ 1, 1a to 1d, 9 Switching regulator 8 Switching regulator controller 11 Error amplifier 12, 22 DC power supply 13 Triangular wave generator 14, 21, 21a Comparator 15, 31, 32 Driver 20, 20a Abnormality detection unit 23, 33, 34 Inverter 24 AND circuit 30, 30a, 30b Forced discharge circuit C1, C2 Capacitor D1, D2 Diode L1 Coil R1-R4 Resistance element T1-T6 Transistor

Claims

A switching element that is connected to the DC power source and the output unit and is in one of a conductive state and a cut-off state;
A capacitor having one end connected to the output unit side of the switching element and the other end connected to the input unit side of the switching element;
A driver for turning on or off the switching element;
An abnormality detection unit that outputs an abnormality detection signal indicating that an abnormality has been detected when the voltage at one end of the capacitor does not fall below a predetermined first voltage during a period in which the driver turns off the switching element; A power supply device comprising:

A switching element that is connected to the DC power source and the output unit and is in one of a conductive state and a cut-off state;
A capacitor having one end connected to the output unit side of the switching element and the other end connected to the input unit side of the switching element;
A driver for turning on or off the switching element;
An error amplifier that amplifies an error between the voltage of the output unit and a predetermined second voltage, and outputs an error amplification output signal in which the voltage increases when the voltage of the output unit decreases;
An abnormality detection unit that outputs an abnormality detection signal indicating that an abnormality has been detected when the voltage of the error amplification output signal is equal to or higher than a predetermined third voltage during a period in which the driver turns off the switching element; A power supply device comprising:

The power supply apparatus according to claim 1, further comprising a voltage reduction unit that reduces a voltage at one end of the capacitor during a period in which the abnormality detection unit outputs an abnormality detection signal.

4. The power supply device according to claim 3, further comprising a disconnecting unit that disconnects the switching element and one end of the capacitor during a period in which the abnormality detecting unit outputs an abnormality detection signal.

A switching element that is connected to the DC power source and the output unit and is in one of a conductive state and a cut-off state;
A capacitor having one end connected to the output unit side of the switching element and the other end connected to the input unit side of the switching element;
A driver for turning on or off the switching element;
A period for cutting off the connection between the switching element and one end of the capacitor;
A power supply apparatus comprising: a voltage lowering unit configured to lower a voltage at one end of the capacitor disconnected from the switching element by a disconnecting unit during a period in which the driver puts the switching element in a cut-off state.