JP2011049378A - Multilayer substrate and electronic apparatus - Google Patents
Multilayer substrate and electronic apparatus Download PDFInfo
- Publication number
- JP2011049378A JP2011049378A JP2009196903A JP2009196903A JP2011049378A JP 2011049378 A JP2011049378 A JP 2011049378A JP 2009196903 A JP2009196903 A JP 2009196903A JP 2009196903 A JP2009196903 A JP 2009196903A JP 2011049378 A JP2011049378 A JP 2011049378A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- ground
- ground layer
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】多層基板内における電磁シールドを維持しつつ、柔軟なレイアウト設計を実現する。
【解決手段】
電磁シールド体Sは基板の下部にあるグランド多層のL3層,L2層を含む。L3層は、第1領域P1を残してベタ状に形成された第1グランド層32を備える。L2層は、平面視において前記第1領域P1を包摂し層の一部である第2領域Q1に、第1グランド層32と絶縁層16を挟んで形成された第2グランド層34を備える。そして、第1グランド層32と第2グランド層34とは、第1領域P1を取り囲むように並んでいる多数のスルーホール50により電気的に接続されている。
【選択図】図1A flexible layout design is realized while maintaining an electromagnetic shield in a multilayer substrate.
[Solution]
The electromagnetic shield S includes a ground multilayer L3 layer and an L2 layer at the bottom of the substrate. The L3 layer includes a first ground layer 32 formed in a solid shape leaving the first region P1. The L2 layer includes a second ground layer 34 formed by sandwiching the first ground layer 32 and the insulating layer 16 in a second region Q1 that includes the first region P1 in a plan view and is a part of the layer. The first ground layer 32 and the second ground layer 34 are electrically connected by a large number of through holes 50 arranged so as to surround the first region P1.
[Selection] Figure 1
Description
本発明は多層基板において不要な輻射をシールドする技術に関する。 The present invention relates to a technique for shielding unnecessary radiation in a multilayer substrate.
従来から、電源用や信号用の配線パターンを積層した多層基板がある。図6は、特許文献1で開示された多層プリント基板の断面図である。多層プリント基板では、信号層S1〜S4、電源層E1,E2、グランド層G1,G2が形成され、これらの配線パターンは絶縁層111〜117によって絶縁されている。そして、電源層E1,E2、信号層S2,S3を包み込むように、グランド層G1,G2の間がシールドG3により全面的に接続されている。これにより、電源−グランド層間で発生した電磁界を閉じ込め、外部への放射を抑制できるとしている。
Conventionally, there are multilayer substrates in which wiring patterns for power and signals are laminated. FIG. 6 is a cross-sectional view of the multilayer printed circuit board disclosed in
しかしながら、グランド層G1,G2は特定層を全て占有する形になっているため、多層基板のレイアウト設計上の制約となり得る。
本発明は、このような背景の下になされたものであって、多層基板内における電磁シールドを維持しつつ、より柔軟なレイアウト設計を実現できる技術を提供することを目的とする。
However, since the ground layers G1 and G2 occupy all the specific layers, it can be a restriction on the layout design of the multilayer board.
The present invention has been made under such a background, and an object thereof is to provide a technique capable of realizing a more flexible layout design while maintaining an electromagnetic shield in a multilayer board.
本発明に係る多層基板は、内部に配置された配線をシールドする電磁シールド体を含む多層基板であって、前記電磁シールド体は基板内にあるグランド多層を含み、前記グランド多層は、第1領域を囲むように形成された第1グランド層と、平面視において前記第1領域を包摂し層の一部である第2領域に、前記第1グランド層と絶縁層を隔てて形成された第2グランド層とから構成され、前記第1領域を取り囲むように並んでおり、前記第1グランド層と前記第2グランド層とを電気的に接続する複数のスルーホールを備えることを特徴とする。 The multilayer substrate according to the present invention is a multilayer substrate including an electromagnetic shield body that shields a wiring disposed therein, and the electromagnetic shield body includes a ground multilayer in the substrate, and the ground multilayer includes a first region. A first ground layer formed so as to surround the first ground layer, and a second region that includes the first region in plan view and is a part of the layer, with the first ground layer and the insulating layer being separated from each other. And a plurality of through-holes that are arranged so as to surround the first region and electrically connect the first ground layer and the second ground layer.
また、前記第2グランド層が形成された前記第2領域の外側の領域には、前記電磁シールド体の内部に配置された配線の動作周波数と比べてより低速な動作周波数の配線が配置されているとしても構わない。
また、前記電磁シールド体の内部に配置された配線は、高周波信号の配線を含み、前記複数のスルーホールの並びにおいて、前記第2グランド層に平行な方向における間隔は、前記高周波信号の前記絶縁層における波長の1/4以下であるとしても構わない。
In addition, in the region outside the second region where the second ground layer is formed, wiring having an operation frequency lower than that of the wiring disposed inside the electromagnetic shield body is disposed. It doesn't matter if you have.
In addition, the wiring disposed inside the electromagnetic shield body includes a high-frequency signal wiring, and the interval in the direction parallel to the second ground layer in the arrangement of the plurality of through holes is the insulation of the high-frequency signal. It does not matter even if it is 1/4 or less of the wavelength in the layer.
また、前記第2グランド層は、前記第2領域内の第3領域を囲むように形成されており、前記グランド多層は、さらに平面視において前記第3領域を包摂し層の一部である第4領域に、前記第2グランド層と絶縁層を隔てて形成された第3グランド層を含み、前記第3領域を取り囲むように並んでおり、前記第2グランド層と前記第3グランド層とを電気的に接続する複数のスルーホールを備えるとしても構わない。 The second ground layer is formed so as to surround the third region in the second region, and the ground multilayer further includes the third region in a plan view and is a part of the layer. The fourth region includes a third ground layer formed by separating the second ground layer and the insulating layer, and is arranged so as to surround the third region, and the second ground layer and the third ground layer are arranged. A plurality of through holes that are electrically connected may be provided.
また、本発明に係る電子機器は、前記多層基板を備える。 In addition, an electronic device according to the present invention includes the multilayer substrate.
本発明に係る多層基板によれば、多層基板内における電磁シールドを維持しつつ、より柔軟なレイアウト設計を実現することができる。 According to the multilayer substrate according to the present invention, a more flexible layout design can be realized while maintaining the electromagnetic shield in the multilayer substrate.
(実施の形態1)
以下、図面を参照しながら実施の形態について説明する。
図1は実施の形態1に係る多層基板1を概念的に示す断面図である。
多層基板1は、一般的な携帯電話機の筐体に内蔵されている。特に、携帯電話機の筐体表面にある操作キー部分の直下に位置している。
(Embodiment 1)
Hereinafter, embodiments will be described with reference to the drawings.
FIG. 1 is a sectional view conceptually showing a
The
多層基板1は、表面からL6〜L1に至る6層と各層間に介在する絶縁層10,12,14,16,18とが順次積層されてなる。
各層間に介在する絶縁層10,12,14,16,18は、例えば、酸化シリコン(SiO2)の材料から構成される。
L6〜L1の各層の構成は次の通りである。
The
The
The structure of each layer of L6 to L1 is as follows.
L6層は、LSI(Large Scale Integrated circuit)やキャパシタなどの各種電子部品20が実装され、また、デジタル信号用配線(高速バス・低速バス・各種信号)である配線層22を含んでいる。配線層22のデジタル信号用配線の材料としては、例えば、銅(Cu)やポリシリコンを用いる。
ここで高速バスとは、バスのクロック周波数が数十MHz以上といったものであり、例えば携帯電話機のカメラが撮影した画像の伝送路として用いられる。このような高速バスは、不要な輻射が放射されやすい。不要な輻射が携帯電話機のアンテナにまで達すると、受信感度や通話品質に悪影響をもたらす。
The L6 layer includes various
Here, the high-speed bus has a bus clock frequency of several tens of MHz or more, and is used, for example, as a transmission path for images taken by a mobile phone camera. Such a high-speed bus tends to emit unnecessary radiation. When unnecessary radiation reaches the antenna of the mobile phone, it adversely affects reception sensitivity and call quality.
これに対して、低速バスとは、バスのクロック周波数が数MHz以下といったものであり、高速バスと比べると不要な輻射の影響が比較的少ない。
また、L6層の表面は矩形状をしたシールド上蓋23で覆われており、シールド上蓋23によりL6層から上方向への輻射が遮蔽される。
L5層は、上記配線層22と同様なデジタル信号用配線である配線層24を含む。
In contrast, a low-speed bus has a bus clock frequency of several MHz or less, and is relatively less affected by unnecessary radiation than a high-speed bus.
The surface of the L6 layer is covered with a rectangular shield
The L5 layer includes a
L4層は、上記配線層22と同様なデジタル信号用配線である配線層26を含む。
また、L6層からL3層へと貫通するスルーホール48が形成されている。スルーホール48は、上側がシールド上蓋23に電気的に接し、下側がL3層のグランド層32に電気的に接しており、L6層からL3層の間を、側方から取り囲むようにして多数形成されている。スルーホール48の直径は、例えば100μm程度である。また、スルーホール48のL6層を平面視したときにおける隣り合うスルーホール48どうしの間隔は、例えば2mm程度と、電磁波を外部に漏らさないように密な間隔で形成されている。
The L4 layer includes a
Further, a
図2は、L3層を概念的に示す平面図である。図2のA−A線で切断した断面の一部分が図1に概ね対応しているが、寸法は精確には対応していない。
図2に示すように、L3層は、領域P1内に形成された配線層30と、この領域P1の残余部分である、大半な面にベタ状に形成されたグランド層32とを備える。
そして、領域P1の周縁部には領域P1を取り囲むようにして所定の間隔l(例えば、間隔lは2mm程度。)ごとに34個のスルーホール50が形成されている。スルーホール50は、例えば絶縁層16中にスルーホール用の穴を開けて、その穴に銅粉を埋め込むことにより形成されたものである。
FIG. 2 is a plan view conceptually showing the L3 layer. Although a part of the cross section cut along the line AA in FIG. 2 generally corresponds to FIG. 1, the dimensions do not correspond accurately.
As shown in FIG. 2, the L3 layer includes a
Then, 34 through
スルーホール50の直径は、例えば100μm〜200μm程度である。スルーホール50により、L3層のグランド層32とL2層のグランド層34とが電気的に接続されている。
図3は、L2層を概念的に示す平面図である。図2のB−B線で切断した断面の一部分が図1に概ね対応している。
The diameter of the
FIG. 3 is a plan view conceptually showing the L2 layer. A part of a cross section taken along the line BB in FIG. 2 substantially corresponds to FIG.
図3に示すように、L2層は、L2層を平面視したときに(多層基板1を平面視したときに)、領域P1より一回り大きい大きさ(これはスルーホール50の面積を確保するためである。)の領域Q1に形成されたグランド層34と、上述した操作キーのキーマトリックス回路や低速バス用の配線層36、さらに上記グランド層34からは隔てて形成されたグランド層38を備える。
As shown in FIG. 3, the L2 layer has a size slightly larger than the region P1 when the L2 layer is viewed in plan (when the
L1層は、上記配線層36と同様な操作キーのキーマトリックス回路や低速バス用の配線層38を含む。
図1に示すように、多層基板1においては、L6層の表面のシールド上蓋23、L6層からL3層までの側面のスルーホール48により配線層24,26,30などから放射される上方向や横方向への不要な輻射をシールドする。また、下方向への不要な輻射は、L3層のグランド層32の一部とL2層のグランド層34によりシールドする。さらに、34個のスルーホール50により、L3層のグランド層32とL2層のグランド層34とのすき間方向への不要な輻射をシールドすることができる。
The L1 layer includes a key matrix circuit of operation keys similar to the
As shown in FIG. 1, in the
図1では、このような不要な輻射をシールドするシールド上蓋23、スルーホール48、グランド層32の一部、L2層のグランド層34、およびスルーホール50が接続された箱状の部分を電磁シールド体Sとして示している。
また、図2に示すように、従来のように、グランド層だけで特定層を全部占有することはなく、L3層のグランド層32に囲まれた領域である領域P1内には配線層30を設けることができるので、L3層を有効に活用できる。
In FIG. 1, a box-like portion to which the shield
Further, as shown in FIG. 2, the specific layer is not occupied entirely by the ground layer as in the prior art, and the
さらに、L2層においても、グランド層34の領域Q1以外の部分である領域R1には、配線層36やグランド層38を設けている。従来のようにグランド層だけで特定層を全部占有する場合と比べて、柔軟なレイアウト設計に貢献することができる。ひいては多層基板の薄型化や低コスト化への寄与も期待できる。
なお、上述のように、不要な輻射が放射されやすい高速バスなどは、電磁シールド体S内部に収容することが好ましい。これに対して不要な輻射の影響が少ない低速バスは電磁シールド体Sの外側に配するようにであっても構わない。上述のように本実施の形態によれば、柔軟なレイアウト設計できるため、電磁シールド体Sの内部に入れるべき高速バスを中に入れ込み、内部に入れる必要のない低速バスを外に出すように設計することが容易となる。
Further, also in the L2 layer, the
As described above, a high-speed bus that easily emits unnecessary radiation is preferably accommodated in the electromagnetic shield body S. On the other hand, a low-speed bus that is less affected by unnecessary radiation may be arranged outside the electromagnetic shield body S. As described above, according to the present embodiment, since a flexible layout design can be performed, the high-speed bus that should be put inside the electromagnetic shield body S is inserted inside, and the low-speed bus that does not need to be put inside is designed to go outside. Easy to do.
また、L2層とL3層とは電磁シールド体Sの下部(底部)を構成する層(グランド多層)となっていると言える。
(実施の形態2)
実施の形態1では、電磁シールド体Sの下部を構成するグランド多層がL2層とL3層の2層であったのに対して、本実施の形態2では、電磁シールド体Sの下部を構成するグランド多層をL4層〜L2層までの3層として、より多彩なレイアウトを可能にするものである。
Further, it can be said that the L2 layer and the L3 layer are layers (ground multilayer) constituting the lower part (bottom part) of the electromagnetic shield body S.
(Embodiment 2)
In the first embodiment, the ground multilayer constituting the lower part of the electromagnetic shield body S is two layers of the L2 layer and the L3 layer, whereas in the second embodiment, the lower part of the electromagnetic shield body S is constituted. The ground multilayer is composed of three layers from L4 layer to L2 layer, thereby enabling more various layouts.
図4は、実施の形態2に係る多層基板2を概念的に示す断面図である。グランド多層の構成が異なる以外は、図1に示した多層基板1と基本的には同様であるので、同じ部材に同じ符号を付して説明を省略する。なお、電磁シールド体S内には図示をしないが図1同様に配線層が形成されている。
図4に示すように、L6層からL4層へと貫通するスルーホール52が形成されている。スルーホール52は、上側がシールド上蓋23に電気的に接し、下側がL4層のグランド層62に電気的に接しており、L6層からL4層の間を、側方から取り囲むようにして多数形成されている。
FIG. 4 is a sectional view conceptually showing the
As shown in FIG. 4, a through
図5(a)に示すように、L4層では、領域P2の周縁部に領域P2を取り囲むようにして34個のスルーホール54が並べて形成されている。並んでいるスルーホール54の隣りどうしの間隔はスルーホール50(図2)同様に例えば2mm程度である。
図5(b)に示すように、L3層においては、領域Q2(領域P2より一回り大きい)にグランド層64が形成されている。グランド層64は領域Tの部分が中空となっている。つまり領域Q2は、領域Tを囲むという位置関係にある。
As shown in FIG. 5A, in the L4 layer, 34 through
As shown in FIG. 5B, in the L3 layer, the
この領域Tの周縁部には領域Tを取り囲むようにして10個のスルーホール56が、例えば2mm程度の間隔で並べて形成されている。
図5(c)に示すように、L2層においては、領域U(領域Tより一回り大きい)にグランド層66が形成されている。
多層基板2においては、シールド体Sにより内部の配線層などから放射される不要な輻射をシールドできる。内部から上方向や横方向への不要な輻射は、シールド上蓋23およびスルーホール52によりシールドする。また、下方向への不要な輻射は、L4層のグランド層62の一部とL3層のグランド層64、およびL2層のグランド層66によりシールドする。さらに、スルーホール54により、L4層のグランド層62とL3層のグランド層64とのすき間方向への不要な輻射をシールドし、また、スルーホール56により、L3層のグランド層64とL2層のグランド層66とのすき間方向への不要な輻射をシールドできる。
Ten through
As shown in FIG. 5C, in the L2 layer, the
In the
実施の形態2の多層基板2によれば、電磁シールドを維持しつつ、領域P2のみならず領域Tにも配線層を設けることができるので、より柔軟なレイアウト設計に貢献できる。
<補足>
以上、本発明の実施の形態について説明したが、本発明は上記の内容に限定されず、本発明の目的とそれに関連又は付随する目的を達成するための各種形態においても実施可能であり、例えば、以下であっても構わない。
(1)図1などには特に示していないが、L6〜L1の層において電源層を含むようにしてもよいし、L6〜L4,L1などの層においても必要に応じてグランド層を含むようにしてもよい。
(2)領域P1の形状は図2に示したものに限られない。領域P1内に形成したい配線層の配線規模(本数、長さなど)によって変更され得る。
(3)領域Q1は、領域P1より一回り大きい大きさとして説明したが、多層基板1を平面視したときに領域Q1が領域P1を包み入れる(包摂する)大きさであれば、電磁シールド体Sの底部分としての役割を果たすことができる。
(4)グランド層32、グランド層34のグランド電位は、携帯電話機のアンテナのグラウンドラインと電気的に接続することで、同アンテナのグランドに相当する電位に設定すると、特にアンテナへの不要な輻射を防止できるため有効である。
(5)L3層のグランド層32に接続するグランド層はL2層に形成するとして説明したが、必ずしも絶縁層を挟んで隣接する層である必要はない。例えばL1層に形成して、L3層のグランド層とL1層のグランド層とをスルーホールで接続するとしても構わない。
(6)スルーホール50を並べる所定間隔l(エル)は、高速バスを含むことがある配線である配線層24,26,30などの高周波信号の波長の1/4以下、特に1/4に対して十分狭ければシールド効果が得られる。
According to the
<Supplement>
As mentioned above, although embodiment of this invention was described, this invention is not limited to said content, It can implement also in the various forms for achieving the objective of this invention, its related or incidental object, for example, The following may also be used.
(1) Although not particularly shown in FIG. 1 and the like, the power supply layer may be included in the L6 to L1 layers, and the ground layer may be included in the L6 to L4 and L1 layers as necessary. .
(2) The shape of the region P1 is not limited to that shown in FIG. It can be changed depending on the wiring scale (number, length, etc.) of the wiring layer to be formed in the region P1.
(3) The region Q1 has been described as having a size that is slightly larger than the region P1, but if the region Q1 is large enough to enclose (include) the region P1 when the
(4) When the ground potential of the
(5) Although it has been described that the ground layer connected to the
(6) The predetermined interval l (L) for arranging the through
具体的には、高周波信号の波長λは、λ=C/{f・(εr)1/2}(C:光速、f:周波数、εr:絶縁層の比誘電率)の式から求められる。
一例として、高周波信号の周波数fが2GHzであれば、εr=1とすると、上の式から波長λは150mmであるので、間隔lはその1/4の38mmに対して十分狭く設定することが好ましい。
(7)実施の形態では、携帯電話機内に搭載される多層基板1を例に挙げて説明したが、携帯電話機に限らず、各種電子機器(特にノイズが問題となりやすい通信機器)などに搭載される多層基板に適用することができる。
Specifically, the wavelength λ of the high-frequency signal is obtained from an equation of λ = C / {f · (ε r ) 1/2 } (C: speed of light, f: frequency, ε r : relative dielectric constant of the insulating layer). It is done.
As an example, if the frequency f of the high-frequency signal is 2 GHz, if ε r = 1, the wavelength λ is 150 mm from the above equation, so the interval l should be set sufficiently narrow with respect to ¼ of 38 mm. Is preferred.
(7) In the embodiment, the
本発明に係る多層基板は、自由度の高いレイアウト設計に寄与する。 The multilayer substrate according to the present invention contributes to a layout design with a high degree of freedom.
1 多層基板
10,12,14,16,18 絶縁層
24,26,30 配線層
32 グランド層(第1グランド層)
34 グランド層(第2グランド層)
50 スルーホール(複数のスルーホール)
L2 グランド多層うちの1層(図1,図4)
L3 グランド多層のうちの1層(図1,図4)
L4 グランド多層うちの1層(図4)
P1 領域(第1領域)
P2 領域(第1領域)
Q1 領域(第2領域)
Q2 領域(第2領域)
T 領域(第3領域)
U 領域(第4領域)
R1 領域(第2領域Q1を囲む領域)
S 電磁シールド体
l 間隔
1
34 Ground layer (second ground layer)
50 through holes (multiple through holes)
One of the L2 ground multilayers (Figures 1 and 4)
One of the L3 ground multilayers (Figures 1 and 4)
One of the L4 ground multilayers (Figure 4)
P1 area (first area)
P2 area (first area)
Q1 area (second area)
Q2 area (second area)
T region (third region)
U area (4th area)
R1 region (region surrounding the second region Q1)
S Electromagnetic shield body l Interval
Claims (5)
前記電磁シールド体は基板内にあるグランド多層を含み、
前記グランド多層は、
第1領域を囲むように形成された第1グランド層と、
平面視において前記第1領域を包摂し層の一部である第2領域に、前記第1グランド層と絶縁層を隔てて形成された第2グランド層とから構成され、
前記第1領域を取り囲むように並んでおり、前記第1グランド層と前記第2グランド層とを電気的に接続する複数のスルーホール
を備えることを特徴とする多層基板。 A multilayer substrate including an electromagnetic shield body that shields wiring disposed inside,
The electromagnetic shield includes a ground multilayer in a substrate,
The ground multilayer is
A first ground layer formed so as to surround the first region;
The second region that includes the first region in a plan view and is a part of the layer is configured by a second ground layer that is formed by separating the first ground layer and the insulating layer,
A multilayer substrate comprising a plurality of through-holes arranged so as to surround the first region and electrically connecting the first ground layer and the second ground layer.
ことを特徴とする請求項1に記載の多層基板。 Wiring having a lower operating frequency than the operating frequency of the wiring arranged inside the electromagnetic shield body is arranged in a region outside the second region where the second ground layer is formed. The multilayer substrate according to claim 1.
前記複数のスルーホールの並びにおいて、前記第2グランド層に平行な方向における間隔は、前記高周波信号の前記絶縁層における波長の1/4以下である
ことを特徴とする請求項1に記載の多層基板。 The wiring disposed inside the electromagnetic shield body includes high-frequency signal wiring,
2. The multilayer according to claim 1, wherein in the arrangement of the plurality of through holes, an interval in a direction parallel to the second ground layer is ¼ or less of a wavelength of the high-frequency signal in the insulating layer. substrate.
前記グランド多層は、さらに
平面視において前記第3領域を包摂し層の一部である第4領域に、前記第2グランド層と絶縁層を隔てて形成された第3グランド層を含み、
前記第3領域を取り囲むように並んでおり、前記第2グランド層と前記第3グランド層とを電気的に接続する複数のスルーホール
を備えることを特徴とする請求項1に記載の多層基板。 The second ground layer is formed so as to surround a third region in the second region,
The ground multilayer further includes a third ground layer formed in a fourth region that includes the third region in a plan view and is a part of the layer with the second ground layer and the insulating layer separated from each other,
The multilayer substrate according to claim 1, further comprising a plurality of through holes that are arranged so as to surround the third region and electrically connect the second ground layer and the third ground layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009196903A JP5307664B2 (en) | 2009-08-27 | 2009-08-27 | Multilayer substrate and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009196903A JP5307664B2 (en) | 2009-08-27 | 2009-08-27 | Multilayer substrate and electronic equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011049378A true JP2011049378A (en) | 2011-03-10 |
| JP5307664B2 JP5307664B2 (en) | 2013-10-02 |
Family
ID=43835422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009196903A Expired - Fee Related JP5307664B2 (en) | 2009-08-27 | 2009-08-27 | Multilayer substrate and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5307664B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195468A (en) * | 2011-03-17 | 2012-10-11 | Murata Mfg Co Ltd | Multilayer substrate |
| JP2017152562A (en) * | 2016-02-25 | 2017-08-31 | 東洋インキScホールディングス株式会社 | Flexible printed wiring board, method for manufacturing flexible printed wiring board, and electronic device |
| JP2018108739A (en) * | 2018-02-15 | 2018-07-12 | セイコーエプソン株式会社 | LIQUID DISCHARGE DEVICE, DRIVE CIRCUIT, AND LIQUID DISCHARGE DEVICE CONTROL METHOD |
| JP2022091114A (en) * | 2020-12-08 | 2022-06-20 | ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Scanning element and inductive position measuring device having the scanning element |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275862A (en) * | 1992-03-26 | 1993-10-22 | Toshiba Lighting & Technol Corp | Circuit board for high frequency circuit |
| JP2003224408A (en) * | 2002-01-30 | 2003-08-08 | Kyocera Corp | High frequency wiring board |
| JP2005347287A (en) * | 2002-05-29 | 2005-12-15 | Ajinomoto Co Inc | Shielded line in multilayered substrate, semiconductor chip, electronic circuit element, and manufacturing method thereof |
-
2009
- 2009-08-27 JP JP2009196903A patent/JP5307664B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275862A (en) * | 1992-03-26 | 1993-10-22 | Toshiba Lighting & Technol Corp | Circuit board for high frequency circuit |
| JP2003224408A (en) * | 2002-01-30 | 2003-08-08 | Kyocera Corp | High frequency wiring board |
| JP2005347287A (en) * | 2002-05-29 | 2005-12-15 | Ajinomoto Co Inc | Shielded line in multilayered substrate, semiconductor chip, electronic circuit element, and manufacturing method thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012195468A (en) * | 2011-03-17 | 2012-10-11 | Murata Mfg Co Ltd | Multilayer substrate |
| JP2017152562A (en) * | 2016-02-25 | 2017-08-31 | 東洋インキScホールディングス株式会社 | Flexible printed wiring board, method for manufacturing flexible printed wiring board, and electronic device |
| JP2018108739A (en) * | 2018-02-15 | 2018-07-12 | セイコーエプソン株式会社 | LIQUID DISCHARGE DEVICE, DRIVE CIRCUIT, AND LIQUID DISCHARGE DEVICE CONTROL METHOD |
| JP2022091114A (en) * | 2020-12-08 | 2022-06-20 | ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | Scanning element and inductive position measuring device having the scanning element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5307664B2 (en) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6000317B2 (en) | Semiconductor device | |
| JP5550100B2 (en) | Electromagnetic bandgap element, antenna and filter using the same | |
| US8004369B2 (en) | Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity | |
| TWI241878B (en) | Wiring board and circuit module | |
| JP2005026263A (en) | Hybrid integrated circuit | |
| JP5307664B2 (en) | Multilayer substrate and electronic equipment | |
| JP2012060056A (en) | Electronic apparatus and electronic module | |
| US20230230951A1 (en) | Circuit module | |
| CN117858481A (en) | Self-shielding package | |
| JP6244958B2 (en) | Semiconductor device | |
| JP4494714B2 (en) | Printed wiring board | |
| JP2006294769A (en) | Multilayer printed circuit board | |
| JP5234527B2 (en) | Component built-in board | |
| JPWO2008010445A1 (en) | Multilayer printed circuit board | |
| JP2001144387A (en) | Shielded wiring on printed wiring board | |
| JP2004200477A (en) | Electronic circuitry substrate and electronic circuitry device | |
| JP2012038863A (en) | Multilayer circuit board, circuit module mounting multilayer circuit board, and electronic device | |
| JP6202112B2 (en) | Electronic components for noise reduction | |
| JP4992394B2 (en) | Printed wiring board | |
| US20070228578A1 (en) | Circuit substrate | |
| JP2006114623A (en) | Substrate module, printed wiring board, and electronic apparatus using the same | |
| JP2005302799A (en) | Multilayer printed wiring board | |
| JP2011192709A (en) | Semiconductor device | |
| KR20140023587A (en) | Coil structure and substrate having the same | |
| JP2010205797A (en) | Shield structure of electronic circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5307664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |