JP2011044583A - 部品内蔵配線板 - Google Patents

Abstract

【課題】絶縁板中に部品が埋設、実装された部品内蔵配線板において、薄板化が可能な部品内蔵配線板を提供すること。
【解決手段】第１の絶縁層と、第１の絶縁層に対して積層状に位置する第２の絶縁層と、第２の絶縁層に埋設された、複数の端子を有する受動素子部品と、第１の絶縁層と第２の絶縁層とに挟まれて設けられた、受動素子部品用の接続ランドを含む配線パターンと、受動素子部品の複数の端子と配線パターンの接続ランドとを電気的に接続する接続部材とを具備し、受動素子部品が、板状の無機材料基材と、該無機材料基材の一方の面上に層状に形成された受動素子とを有し、受動素子部品の複数の端子が、受動素子に電気的に連なり、かつ、前記無機材料基材の前記一方の面上に設けられている。
【選択図】図１

Description

本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板に係り、特に、薄板化を目指した構成の部品内蔵配線板に関する。

部品内蔵配線板の例として、特開２００３−１９７８４９号公報に記載されたものがある。同文献に開示された配線板では、チップコンデンサ（チップキャパシタ）などの受動素子部品に加えて、半導体チップ（能動素子部品）が埋設の対象部品になっている。

上記のような半導体チップと受動素子部品とを混載で内蔵した配線板において、内蔵の部品厚さに着目すると、半導体チップの場合は通常０．５ｍｍ程度の厚さがあるものの、バックグラインドの手法で薄型化することが可能であり、例えば５０μｍ程度まで薄くしたものを使用できる。これに対して、受動素子部品の場合はそのサイズが規格化されており、例えば比較的小さい０６０３サイズや０４０２サイズの場合で、それぞれ、横０．６ｍｍ×縦０．３ｍｍ×厚さ０．３ｍｍ、横０．４ｍｍ×縦０．２ｍｍ×厚さ０．２ｍｍである。よって、薄型化した半導体チップとの比較では数倍程度の厚さになってしまう。

したがって、少なくとも受動素子部品を内蔵する部品内蔵配線板においては、受動素子部品の厚みに対応する厚さ方向の内蔵領域を用意することが必須になり、部品内蔵配線板の薄板化を制限するひとつの要因になっている。

特開２００３−１９７８４９号公報

本発明は、上記した事情を考慮してなされたもので、絶縁板中に部品が埋設、実装された部品内蔵配線板において、薄板化が可能な部品内蔵配線板を提供することを目的とする。

上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、第１の絶縁層と、前記第１の絶縁層に対して積層状に位置する第２の絶縁層と、前記第２の絶縁層に埋設された、複数の端子を有する受動素子部品と、前記第１の絶縁層と前記第２の絶縁層とに挟まれて設けられた、前記受動素子部品用の接続ランドを含む配線パターンと、前記受動素子部品の前記複数の端子と前記配線パターンの前記接続ランドとを電気的に接続する接続部材とを具備し、前記受動素子部品が、板状の無機材料基材と、該無機材料基材の一方の面上に層状に形成された受動素子とを有し、前記受動素子部品の前記複数の端子が、前記受動素子に電気的に連なり、かつ、前記無機材料基材の前記一方の面上に設けられていることを特徴とする。

すなわち、この部品内蔵配線板では、少なくとも、端子を有する受動素子部品が埋設で備えられているが、この受動素子部品が、板状の無機材料基材と、該無機材料基材の一方の面上に層状に形成された受動素子とを有している。そして、受動素子部品の複数の端子が、この受動素子に電気的に連なり、かつ、無機材料基材の一方の面上に設けられている。換言すると、受動素子部品が、半導体チップと同様に板状の無機材料基材を有していて、受動素子がこの無機材料基材の一方の面上に層状に形成され、受動素子部品としての端子が無機材料基材の一方の面上に設けられている、という構成になっている。

よって、内蔵の受動素子部品が、半導体チップを有する部品と同等に薄型化され得る態様であり、部品内蔵配線板として、受動素子部品の厚みに対応する厚さ方向の内蔵領域の用意が、薄いもので足りる。したがって、部品内蔵配線板として薄板化が達成できる。

本発明によれば、絶縁板中に部品が埋設、実装された部品内蔵配線板において、薄板化が可能になる。

本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図１に示した部品内蔵配線板に内蔵の受動素子部品の構成例を模式的に示す断面図。 図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図１に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。 図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。 図２に示した受動素子部品の変形例を模式的に示す断面図。 図６に示した受動素子部品が備え得る受動回路網の構成例を示す回路図。 本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図８に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図１０に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。

本発明の実施態様として、前記受動素子部品の前記無機材料基材が、ステンレス合金（ＳＵＳ）、銅、ニッケル、およびチタンからなる群より選択された一種の導電性基材である、とすることができる。受動素子部品に用いる無機材料基材として、これらの金属は適当である。ひとつは薄くても（例えば数十μｍ厚）部品として剛性を保ち得、入手性もよく、さらに、その面上に受動素子を層状に形成することに支障がないことによる。特にＳＵＳでは多くの種類から剛性がよく、かつ適当な厚さのものを選択可能である。また銅の場合は、一般の配線板で使用の配線パターンと同じ材料であり、その表面を粗化するなどして配線板材料との密着性を向上させ剥離などの不良の少ない配線板を得ることができる。

ここで、前記受動素子部品の前記受動素子が、コンデンサであり、前記受動素子部品の前記無機材料基材が、前記複数の端子のうちのひとつの端子に電気的導通し、かつ、前記受動素子である前記コンデンサの一方の電極である、とすることができる。この場合は、無機材料基材が導電性であることを利用してこれを一方の電極にし、受動素子としてコンデンサを得るようにしたものである。無機材料基材を一方の電極とすることで、より容易な構成でコンデンサを形成することができる。

また、実施態様として、前記受動素子部品の前記無機材料基材が、シリコン、セラミック、およびガラスからなる群より選択された一種の半導体基材または非導電性基材である、とすることができる。受動素子部品に用いる無機材料基材として、これらの基材は適当である。ひとつは薄くても（例えば数十μｍ厚）部品として剛性を保ち得、入手性もよく、さらに、その面上に受動素子を層状に形成する技術が周知技術として数多く存在することによる。また、バックグラインドの手法により薄く加工することも比較的容易である。

ここで、前記受動素子部品の前記無機材料基材が、シリコンであり、前記受動素子部品の前記受動素子が、コンデンサ、抵抗、およびインダクタからなる群より選択された一種である、とすることができる。無機材料基材がシリコンである場合は、一般の半導体製造プロセスにより、これらの受動素子をこのシリコン板上に作り込むことができる。半導体製造プロセスの利用により、コスト低減、生産性向上など多くの利点が見込める。

また、実施態様として、前記受動素子部品の前記無機材料基材が、シリコンであり、前記受動素子部品が、前記無機材料基材の前記一方の面上に層状に形成された複数の受動素子を有し、該複数の受動素子が、受動回路網を構成し、該受動素子部品の前記複数の端子の一部が、該受動回路網の入力端子であり、該受動素子部品の前記複数の端子の別の一部が、該受動回路網の出力端子である、とすることができる。無機材料基材がシリコンである場合は、このように、多数の受動素子をこのシリコン板上に作り込んで受動回路網を構成することもたやすくできる。受動回路網の作り込みにより、受動素子部品として付加価値が向上する。

また、実施態様として、前記配線パターンが、半導体部品用の第２の接続ランドをさらに含み、前記第２の絶縁層にさらに埋設された、半導体チップを有しかつ前記受動素子部品とほぼ同じ厚さを有する半導体部品と、前記半導体部品の端子と前記配線パターンの前記第２の接続ランドとを電気的に接続する第２の接続部材とをさらに具備する、とすることができる。これは、受動素子部品に加えて半導体部品を内蔵で混載する態様である。半導体部品と受動素子部品とでほぼ同じ厚さになっており、混載で付加価値を高めるとともに、混載の部品内蔵配線板として薄板化が実現する。

ここで、前記接続部材が、前記第２の接続部材と同じ材質である、とすることができる。このように同じ材質である場合は、製造工程において、受動素子部品と半導体部品とで同じ手法で同時期にランドに接続することが可能になる。よって、製造効率の向上になる。

さらに、ここで、前記接続部材および前記第２の接続部材が、はんだである、とすることができる。受動素子部品、半導体部品ともにはんだでランドに接続される場合は、例えば表面実装技術を用いることが可能であり特に低コスト化することができる。

また、ここで、前記半導体部品の前記半導体チップが、端子パッドを有し、前記半導体部品が、前記端子として、前記端子パッドに電気的接続された、グリッド状配列の表面実装用端子を備える、とすることができる。これによれば、半導体部品をランドに接続するのに表面実装技術を利用でき、コスト低減ができる。

また、ここで、前記半導体部品の前記半導体チップが、端子パッドを有し、前記第２の接続部材が、前記半導体チップの前記端子パッド上に形設された突起電極である、とすることができる。これによれば、半導体部品としてベアの半導体チップを用いることができ、パッケージ品である必要がないので、多様な半導体部品を利用し得る。

また、実施態様として、前記第２の絶縁層が、積層された２つの絶縁層を有し、前記２つの絶縁層の間に挟まれて設けられた第２の配線パターンと、前記第２の絶縁層の積層方向一部を貫通して前記配線パターンの面と前記第２の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と、をさらに具備し、前記受動素子部品が、前記層間接続体より高さが低い、とすることができる。

この態様は、内蔵の受動素子部品の厚さを薄くできたことを利用して、この受動素子部品より高い寸法の層間接続体で、受動素子部品の上下にある配線パターン間を電気的導通させた構成である。換言すると、隣り合って上下に積層的に位置する配線パターンの間に受動素子部品が位置しており、受動素子部品が占める厚さ方向の割合を小さくできることを示している。

ここで、前記第１の絶縁層を貫通し、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である第２の層間接続体と、前記第２の絶縁層の積層方向一部を貫通して前記層間接続体とは前記第２の配線パターンを介して反対の側に設けられ、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である第３の層間接続体とをさらに具備する、とすることができる。これらの層間接続体は、小さな領域に高密度に設けることができ、配線板としてのファイン化に資することができる。

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図１に示すように、この部品内蔵配線板は、絶縁層１１、同１２、同１３、同１４、配線層（配線パターン）２１、同２２、同２３、同２４（＝合計４層、このうち配線層２２、２３は内層配線層）、層間接続体３１、同３２、同３３、板状の受動素子部品４１、接続部材（はんだ）５１を有する。

すなわち、この配線板は、内蔵部品として、板状に構成された受動素子部品４１を有していて、この受動素子部品４１は、板状構成の一方の面上に端子４１ａを有し、端子４１ａが内層の配線層２２による接続用ランドに対向位置している。受動素子部品４１の端子４１ａと配線層２２の接続用ランドとは接続部材（はんだ）５１により電気的、機械的に接続されている。受動素子部品４１のより具体的な構成は、例えば以下、図２を参照して説明するごとくである。

図２は、図１に示した部品内蔵配線板に内蔵の受動素子部品の構成例を模式的に示す断面図である。図２に示すように、この受動素子部品４１は、端子４１ａ、板状の無機材料基材（ステンレス合金（ＳＵＳ）板）４１ｂ、誘電体層４１ｃ、導電体層（電極層）４１ｄ、ビア（コンタクト）４１ｅ、層間絶縁膜４１ｆを有する。

この例の受動素子部品４１は、受動素子としてコンデンサをひとつ備えるものであり、ＳＵＳ板４１ｂを基材としてその片面上にコンデンサが層状に形成されている。ＳＵＳ板４１ｂは、導電性を有するのでこれを利用して、コンデンサとしての一方の電極として機能させている。ＳＵＳ板４１上には所定面積、所定厚の誘電体層４１ｃが形成され、誘電体層４１ｃ上には誘電体層４１ｃ上の全領域を覆うように導電体層（電極層）４１ｄが形成されている。導電体層４１ｄは電極層として機能する部分に加えて配線として機能する部分を含んでもよい。そして、誘電体層４１ｃ上の全領域、および誘電体層４１ｃ、導電体層４１ｄの側面を覆うように層間絶縁膜４１ｆが形成されている。

さらに、層間絶縁膜４１ｆを貫通して導電性のビア４１ｅ、同４１ｅが設けられ、その一方は導電体層４１ｄに接触、導通し、他方はＳＵＳ板４１ｂに接触、導通している。また、ビア４１ｅに接触してその上には端子４１ａ、同４１ａが設けられている。この受動素子部品４１においては、誘電体層４１ｃ、導電体層４１ｄの形成に、例えば、半導体製造プロセス同様の薄膜形成技術を利用することができる。また、層間絶縁膜４１ｆ、ビア４１ｅ、端子４１ａの形成には、例えば、ウエハレベル・チップスケールパッケージの半導体部品の製造技術と同様の、エリア配置（グリッド状配列）の表面実装用端子を形成する技術を利用することができる。

この受動素子部品４１は、例えば、ＳＵＳ板４１ｂとして剛性確保に十分な厚さ、例えば３５μｍ程度の厚さのものを選択し、その片面上に誘電体層４１ｃ、導電体層４１ｄ、層間絶縁膜４１ｆをそれらの総厚として、これらをコンデンサとして機能させるのに問題のない、例えば数μｍの厚さで製造することができる。コンデンサとして静電容量を増加させるために、誘電体層４１ｃおよび導電体層４１ｄをさらに多層化した構造とすることもできるが、その場合でも総厚の増加はわずかである。つまり受動素子部品４１としては、端子４１ａを含んで厚くとも４０μｍ程度以下とし、一般の表面実装型受動素子部品では実現できない厚さにすることができる。

すなわち、受動素子部品４１は、一般的な表面実装型受動素子部品である０６０３サイズや０４０２サイズのものより大幅に薄く、半導体チップを有する部品と同等の薄型になっている。よって、これを利用する図１に示す部品内蔵配線板として薄板化が達成されている。薄板化の効果を換言すると、スクリーン印刷（後述）を由来とする層間接続体３２が導通させる層方向に互いに隣り合う配線層２２、２３の間に、内蔵の受動素子部品４１が位置する構成、すなわち、そのように隣り合う２つの配線層２２、２３の間に部品４１が内蔵される構造が実現することである。つまり、層間接続体３２の高さに内包されるように受動素子部品４１が内蔵される。

図１を参照する説明に戻り、部品内蔵配線板としてほかの構造については以下である。まず、配線層２１、２４は、配線板としての両主面上の配線層であり、その上に各種の部品（不図示）が実装され得る。実装ではんだ（不図示）が載るべき配線層２１、２４のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジストの層を形成することができる（厚さは例えば２０μｍ程度）。そのランド部分の表層には、耐腐食性の高いＮｉ／Ａｕのめっき層（不図示）を形成するようにしてもよい。

配線層２２、２３は、それぞれ、内層の配線層であり、順に、配線層２１と配線層２２の間に絶縁層１１が、配線層２２と配線層２３の間に絶縁層１２、同１３が、配線層２３と配線層２４との間に絶縁層１４が、それぞれ位置しこれらの配線層２１〜２４を隔てている。各配線層２１〜２４は、例えばそれぞれ９μｍ〜１８μｍ程度の厚さの金属（銅）箔からなっている。配線層２２によるランド上には、上記のように受動素子部品４１がはんだ５１を介して実装されている。

各絶縁層１１〜１４は、図示するように、それぞれリジッドな絶縁樹脂（例えばエポキシ樹脂）とこれを補強する補強材（例えばガラスクロス）とからなっている。ただし、絶縁層１２の補強材は、受動素子部品４１が埋設された領域には存在しない。これは、内蔵された受動素子部品４１に相当する位置部分がもともとは絶縁層１２の開口部になっており、受動素子部品４１を埋設するための空間を提供しているからである。その後、絶縁層１２、１３は、内蔵された受動素子部品４１のための上記開口部を埋めるように変形または進入し内部に空隙となる空間は存在しなくなる。各絶縁層１１〜１４に補強材を設けることにより、部品内蔵配線板として薄板化しているものの十分な剛性を得ることができる。

各絶縁層１１〜１４の厚さは、絶縁層１１が例えば３０μｍ〜７０μｍ程度、絶縁層１２が例えば７０μｍ〜１００μｍ程度、絶縁層１３が例えば４０μｍ〜５０μｍ程度、絶縁層１４が例えば３０μｍ〜７０μｍ程度とし得る。このような各絶縁層１１〜１４の厚さにより、受動素子部品４１を内蔵した部品内蔵配線板の総厚として２５０μｍ程度を実現することができる。

配線層２１と配線層２２とは、それらのパターンの面の間に挟設されかつ絶縁層１１を貫通する層間接続体３１により導通し得る。同様に、配線層２２と配線層２３とは、それらのパターンの面の間に挟設されかつ絶縁層１２、同１３を貫通する層間接続体３２により導通し得る。配線層２３と配線層２４とは、それらのパターンの面の間に挟設されかつ絶縁層１４を貫通する層間接続体３３により導通し得る。

層間接続体３１、３２、３３は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向（図１の図示で上下の積層方向）に径が変化している。その直径は太い側で、層間接続体３１、３３で例えば１５０μｍ、層間接続体３２で例えば２２０μｍである。これらの層間接続体３１、３２、３３は、小さな領域に高密度に設けることができ、配線板としてのファイン化に資することができる。

次に、図１に示した部品内蔵配線板の製造工程を図３ないし図５を参照して説明する。図３ないし図５は、それぞれ、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。

図３から説明する。図３は、図１中に示した各構成のうち絶縁層１１を中心とした部分の製造工程を示している。まず、図３（ａ）に示すように、厚さ例えば９μｍ（〜１８μｍ）の金属箔（電解銅箔）２２Ａ上に例えばスクリーン印刷により、層間接続体３１となるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば１５０μｍ、高さ例えば１６０μｍ）に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔２２Ａの下面に印刷しているが上面でもよい（以下の各図も同じである）。層間接続体３１の印刷後これを乾燥させて硬化させる。

次に、図３（ｂ）に示すように、金属箔２２Ａ上に厚さ例えば公称７０μｍ（〜３０μｍ）のＦＲ−４のプリプレグ１１Ａを積層して層間接続体３１を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３１の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。）。続いて、図３（ｃ）に示すように、プリプレグ１１Ａ上に金属箔（電解銅箔）２１Ａを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔２１Ａは層間接続体３１と電気的導通状態となり、プリプレグ１１Ａは完全に硬化して絶縁層１１になる。

次に、図３（ｄ）に示すように、片側の金属箔２２Ａに例えば周知のフォトリソグラフィによるパターニングを施し、これを、接続用ランドを含む配線パターン２２に加工する。そして、加工により得られた接続用ランド上に、例えばスクリーン印刷により、図３（ｅ）に示すように、クリームはんだ５１Ａを適用する。スクリーン印刷によれば容易に効率的に所定パターンに印刷できる。スクリーン印刷に代えてディスペンサで適用することもできる。

続いて、端子４１ａを有する受動素子部品４１をクリームはんだ５１Ａを介して接続用ランド上に例えばマウンタで載置する。そして、例えばリフロー炉で加熱してクリームはんだ５１Ａをリフローする。これにより、図３（ｆ）に示すように、はんだ５１により受動素子部品４１が配線層２２の接続用ランド上に接続された状態の配線板素材１が得られる。この配線板素材１を用いる後の工程については図５で述べる。

次に、図４を参照して説明する。図４は、図１中に示した各構成のうち絶縁層１２、１３、１４を中心とした部分の製造工程を示している。まず図４（ａ）に図示のものは、図３（ａ）から図３（ｄ）に示した工程と同様の工程により得られる素材である。すなわち、金属箔（電解銅箔）２４Ａ、絶縁層１４、層間接続体３３、配線層２３は、それぞれ、図３中における金属箔２１Ａ、絶縁層１１、層間接続体３１、配線層２２に相当する。

次に、図４（ｂ）に示すように、配線層２３上の所定位置に例えばスクリーン印刷により、層間接続体３２となるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば２２０μｍ、高さ例えば２００μｍ）に形成する。この導電性組成物は、層間接続体３１で使用のものと同一のものでよい。層間接続体３２の印刷後これを乾燥させて硬化させる。

次に、図４（ｃ）に示すように、配線層２３上に厚さ例えば公称４０μｍ（〜５０μｍ）のＦＲ−４のプリプレグ１３Ａおよび公称７０μｍ（〜１００μｍ）のＦＲ−４のプリプレグ１２Ａを積層して層間接続体３２を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３２の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。）。以上により得られた配線板素材を配線板素材２とする。

なお、図４（ｃ）に示すプリプレグ１３Ａ、１２Ａの積層前に、プリプレグ１２Ａについては、受動素子部品４１を収めるべき大きさの部品用開口部１２ｏをあらかじめ形成しておく。部品用開口部１２ｏの形成によりプリプレグ１２Ａが有する補強材も、図示するように、その開口部１２ｏの部分で除去される。このような補強材の除去は、内蔵される受動素子部品４１への積層時の当たりを回避し破壊に至るような応力発生を防止する上で好ましい。

次に、図５を参照して説明する。図５は、上記で得られた配線板素材１、２を積層する配置関係を示す図である。図５に示すような配置で配線板素材１、２を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ１２Ａ、１３Ａが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ１２Ａ、１３Ａの流動性により、受動素子部品４１周りの空間にはプリプレグ１２Ａ、１３Ａが変形または進入し空隙は発生しない。また、層間接続体３２は、配線層２２に電気的に接続される。

図５に示す積層工程の後、上下両面の金属箔２４Ａ、２１Ａを周知のフォトリソグラフィを利用して所定にパターニングすることにより、図１に示したような部品内蔵配線板を得ることができる。

変形例として、層間接続体３１、３２、３３について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。また、外側の配線層２１、２４は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材１、２の段階で（例えば図３（ｄ）の段階で）形成するようにしてもよい。

以上、本発明の一実施形態についてひととおり説明したが、次に、内蔵させる受動素子部品４１についてその変形例を説明する。まず、図６は、図２に示した受動素子部品の変形例を模式的に示す断面図である。図６において、図２中に示したものと同一または同一相当のものには同一の符号を付してある。特に加えるべき事項がない限りその部分の説明は省略する。

この受動素子部品４１Ａは、端子４１ａ、板状の無機材料基材（シリコン板）４１ｂＡ、誘電体層４１ｃ、導電体層（電極層）４１ｄ、ビア（コンタクト）４１ｅ、層間絶縁膜４１ｆ、導電体層（電極層）４１ｇを有する。

この例の受動素子部品４１Ａは、図２に示したものと同様に受動素子としてコンデンサをひとつ備えるものであるが、シリコン板４１ｂＡを基材としてその片面上にコンデンサが層状に形成されたものである。シリコン板４１ｂＡには、半導体部品における基板と同等に機能を持たせ、そこで、コンデンサの一方の電極として機能させる導電層４１ｇを新たに設けている。この受動素子部品４１Ａにおいては、導電体層４１ｇの形成に、例えば、半導体製造プロセス同様の薄膜形成技術を利用することができる。ほかの部分の形成方法については、すでに図２において説明したとおりである。

この受動素子部品４１Ａは、例えば、一般の厚さ（例えば０．５ｍｍ程度）を有するシリコンウエハの板を用意し以下のように製造することができる。すなわち、このシリコン板の片面上に、導電体層４１ｇ、誘電体層４１ｃ、導電体層４１ｄ、層間絶縁膜４１ｆの総厚として、これらをコンデンサとして機能させるのに問題のない、例えば数μｍの厚さで形成し、その後そのシリコン板を剛性確保に十分な厚さ、例えば７０μｍ程度の厚さにバックグラインドする。つまり受動素子部品４１Ａとしては、端子４１ａを含んで、厚くとも７５μｍ以下の厚さで構成することができる。

よって、受動素子部品４１Ａは、一般的な表面実装型受動素子部品である０６０３サイズや０４０２サイズのものより大幅に薄く、半導体チップを有する部品と同等の薄型となっている。そこで、これを利用する図１に示す部品内蔵配線板として薄板化が達成される。

なお、図６に示すような、板状の無機材料基材としてシリコン板４１ｂＡを利用する形態は、その面上に素子を形成するプロセスが半導体製造で使用のプロセスそのものであり、多種多様な受動素子部品を多数作り込むことや、さらにはこれらにより受動回路網を構成させることも容易である。半導体製造プロセスの利用により、コスト低減、生産性向上など多くの利点が見込める。

そこで、図７は、図６に示した受動素子部品４１Ａが備え得る受動回路網の構成例を示す回路図である。この受動回路網は、２端子対回路網であり、入力の２端子４１ａ、４１ａから出力の２端子４１ａ、４１ａまでの機能として３次の低域濾波回路（ＬＰＦ）を構成した例である。このように受動素子のみ（＝Ｒ１、Ｒ２、Ｌ、Ｃ１、Ｃ２）で構成される受動回路網の作り込みにより、受動素子部品として付加価値が向上する。

内蔵させる受動素子部品の構成についてはそのほか多様な変形例が考えられる。図２においては、板状の無機材料基材４１ｂとしてＳＵＳ板の場合を説明したが、同じ導電性を有する基材として、銅、ニッケル、チタンなどの板も利用できる。これらの金属の板も、薄くても（例えば数十μｍ厚）部品として剛性を保ち得、入手性もよく、さらに、その面上に受動素子を層状に形成することに支障がない。特に銅の場合は、一般の配線板で使用の配線パターンと同じ材料であり、その表面を粗化するなどして配線板材料との密着性を向上させ剥離などの不良の少ない配線板を得ることができる。

また、図６においては板状の無機材料基材４１ｂＡとしてシリコン板の場合を説明したが、これに代えてセラミックやガラスの板も利用できる。これらの場合も、薄くても（例えば数十μｍ厚）部品として剛性を保ち得、入手性もよく、さらに、その面上に受動素子を層状に形成する技術が周知技術として数多く存在する。

次に、本発明の別の実施形態に係る部品内蔵配線板について図８を参照して説明する。図８は、別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。

この実施形態は、内蔵部品として、受動素子部品４１に加えて、これとは異種の部品である半導体部品４２を備える。半導体部品４２は、ウエハレベル・チップスケールパッケージによる素子であり、半導体チップと、該半導体チップ上に形成されたグリッド状配列の表面実装用端子４２ａとを少なくとも備えている。表面実装用端子４２ａは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子である。このような再配置により、端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっている。これにより、半導体部品４２は、表面実装技術により、配線層２２による接続用ランドに接続部材（はんだ）５２を介して実装される。

受動素子部品４１と半導体部品４２とは、ほぼ同じ厚さである。すなわち、混載で付加価値を高めるとともに、混載の部品内蔵配線板として薄板化が実現している。また、半導体部品４２をランドに接続するのに、受動素子部品４１と同様な表面実装技術を利用でき、効率的な実装によりコスト低減ができる。

図９は、図８に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図であり、すでに説明した図４に示した工程の段階に相当するものである。図９において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。

この積層工程で用いられる配線板素材１Ａ、２Ａは、図示するような構成になっている。すなわち、配線板素材１Ａは、その上に、受動素子部品４１に加えて半導体部品４２が、それぞれはんだ５１、はんだ５２を介して実装されている。これらを実装する工程において、受動素子部品４１と半導体部品４２とで同じ手法（はんだ５１、５２の印刷、リフロー）で同時期にランドに接続することができる。よって、製造効率がよい。配線板素材２Ａにおいては、半導体部品４２への積層時の当たりを回避するため、半導体部品４２にも対応してプリプレグ１２Ａに開口部１２ｏを設ける。

次に、本発明のさらに別の実施形態に係る部品内蔵配線板について図１０を参照して説明する。図１０は、さらに別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。

この実施形態では、内蔵部品として、フリップ接続がされた受動素子部品４１ＡＡと、同じくフリップ接続がされた半導体部品４２ＡＡとを備える。フリップ接続については、半導体部品について一般に周知である。フリップ接続では、半導体部品としてベアの半導体チップを用い、すなわちパッケージ品である必要がないので、多様な半導体部品を利用し得る。半導体部品４２ＡＡ周りについてその構成を説明すると以下である。

半導体部品４２ＡＡが有する、ベアの半導体チップは、フリップ接続により突起電極（導体バンプ）５２ＡＡを介して配線層２２による接続用ランドに電気的に接続されている。この接続のため、半導体部品４２ＡＡの半導体チップが有する端子パッド（不図示）上にあらかじめ突起電極５２ＡＡが形設され、この突起電極５２ＡＡに位置を合わせて配線層２２にはその一部としてランドがパターン形成されている。突起電極５２ＡＡは、材質として例えばＡｕ（金）であり、あらかじめ端子パッド上にスタッド状に形成されたものである。半導体チップと配線層２２および絶縁層１１との間には、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂６２が満たされている。

この実施形態では、このような半導体部品４２ＡＡのフリップ接続と同様な手法により受動素子部品４１ＡＡも配線層２２によるランド上に突起電極５１ＡＡを介して実装されている。これは、受動素子部品４１ＡＡも、半導体部品４２ＡＡと同様に板状の無機材料基材を有していて、受動素子がこの無機材料基材の一方の面上に層状に形成され、端子が無機材料基材の一方の面上に設けられている、という構成になっていることから可能である。

受動素子部品４１ＡＡ上に突起電極５１ＡＡを設ける点、受動素子部品４１ＡＡと配線層２２および絶縁層１１との間に、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂６１を設ける点も半導体部品４２ＡＡと同様である。この実施形態も、混載で付加価値を高めるとともに、混載の部品内蔵配線板として薄板化が実現している。

図１１は、図１０に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図であり、すでに説明した図４に示した工程の段階に相当するものである。図１１において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。

この積層工程で用いられる配線板素材２Ａは図９に示したものと同様の構成であり、配線板素材１Ｂは、図示するような構成になっている。すなわち、配線板素材１Ｂは、その上に、受動素子部品４１ＡＡに加えて半導体部品４２ＡＡが、それぞれフリップ接続で実装されている。

配線板素材１Ｂを得るには、例えば、以下のようにする。まず、半導体部品４２ＡＡおよび受動素子部品４１ＡＡが実装されるべき絶縁層１１上の位置に例えばディスペンサを用いて硬化前のアンダーフィル樹脂６２、６１を適用する。続いて、突起電極５２ＡＡを伴った半導体部品４２ＡＡ、および突起電極５１ＡＡを伴った受動素子部品４１ＡＡを例えばフリップチップボンダを用いて、配線層２２によるランドに位置合わせし圧接する。圧接の後、その接続強度の向上のため、およびアンダーフィル樹脂６２、６１を硬化するため、加熱工程を行う。以上により、配線板素材１Ｂが得られる。

１，１Ａ，１Ｂ…配線板素材、２，２Ａ…配線板素材、１１，１２，１３，１４…補強材入り絶縁層、１１Ａ，１２Ａ，１３Ａ…補強材入りプリプレグ、１２ｏ…部品用開口部、２１，２２，２３，２４…配線層（配線パターン）、２１Ａ，２２Ａ，２４Ａ…金属箔（銅箔）、３１，３２，３３…層間接続体（導電性組成物印刷による導電性バンプ）、４１，４１Ａ…受動素子部品（板状）、４１ａ…端子、４１ｂ…板状の無機材料基材（ステンレス合金（ＳＵＳ）板）、４１ｂＡ…板状の無機材料基材（シリコン板）、４１ｃ…誘電体層、４１ｄ…導電体層（電極層）、４１ｅ…ビア（コンタクト）、４１ｆ…層間絶縁膜、４１ｇ…導電体層（電極層）、４１ＡＡ…受動素子部品（板状でフリップ接続）、４２…半導体部品（ウエハレベル・チップスケールパッケージによる）、４２ａ…グリッド状配列（エリア配置）の表面実装用端子、４２ＡＡ…半導体部品（ベアの半導体チップ）、５１，５２…接続部材（はんだ）、５１Ａ…クリームはんだ、５１ＡＡ，５２ＡＡ…突起電極（金スタッドバンプ）、６１，６２…アンダーフィル樹脂。

Claims (13)

1. 第１の絶縁層と、
   前記第１の絶縁層に対して積層状に位置する第２の絶縁層と、
   前記第２の絶縁層に埋設された、複数の端子を有する受動素子部品と、
   前記第１の絶縁層と前記第２の絶縁層とに挟まれて設けられた、前記受動素子部品用の接続ランドを含む配線パターンと、
   前記受動素子部品の前記複数の端子と前記配線パターンの前記接続ランドとを電気的に接続する接続部材とを具備し、
   前記受動素子部品が、板状の無機材料基材と、該無機材料基材の一方の面上に層状に形成された受動素子とを有し、前記受動素子部品の前記複数の端子が、前記受動素子に電気的に連なり、かつ、前記無機材料基材の前記一方の面上に設けられていること
   を特徴とする部品内蔵配線板。
2. 前記受動素子部品の前記無機材料基材が、ステンレス合金、銅、ニッケル、およびチタンからなる群より選択された一種の導電性基材であることを特徴とする請求項１記載の部品内蔵配線板。
3. 前記受動素子部品の前記受動素子が、コンデンサであり、
   前記受動素子部品の前記無機材料基材が、前記複数の端子のうちのひとつの端子に電気的導通し、かつ、前記受動素子である前記コンデンサの一方の電極であること
   を特徴とする請求項２記載の部品内蔵配線板。
4. 前記受動素子部品の前記無機材料基材が、シリコン、セラミック、およびガラスからなる群より選択された一種の半導体基材または非導電性基材であることを特徴とする請求項１記載の部品内蔵配線板。
5. 前記受動素子部品の前記無機材料基材が、シリコンであり、
   前記受動素子部品の前記受動素子が、コンデンサ、抵抗、およびインダクタからなる群より選択された一種であること
   を特徴とする請求項４記載の部品内蔵配線板。
6. 前記受動素子部品の前記無機材料基材が、シリコンであり、
   前記受動素子部品が、前記無機材料基材の前記一方の面上に層状に形成された複数の受動素子を有し、該複数の受動素子が、受動回路網を構成し、該受動素子部品の前記複数の端子の一部が、該受動回路網の入力端子であり、該受動素子部品の前記複数の端子の別の一部が、該受動回路網の出力端子であること
   を特徴とする請求項１記載の部品内蔵配線板。
7. 前記配線パターンが、半導体部品用の第２の接続ランドをさらに含み、
   前記第２の絶縁層にさらに埋設された、半導体チップを有しかつ前記受動素子部品とほぼ同じ厚さを有する半導体部品と、
   前記半導体部品の端子と前記配線パターンの前記第２の接続ランドとを電気的に接続する第２の接続部材とをさらに具備すること
   を特徴とする請求項１記載の部品内蔵配線板。
8. 前記接続部材が、前記第２の接続部材と同じ材質であることを特徴とする請求項７記載の部品内蔵配線板。
9. 前記接続部材および前記第２の接続部材が、はんだであることを特徴とする請求項８記載の部品内蔵配線板。
10. 前記半導体部品の前記半導体チップが、端子パッドを有し、前記半導体部品が、前記端子として、前記端子パッドに電気的接続された、グリッド状配列の表面実装用端子を備えることを特徴とする請求項７記載の部品内蔵配線板。
11. 前記半導体部品の前記半導体チップが、端子パッドを有し、
    前記第２の接続部材が、前記半導体チップの前記端子パッド上に形設された突起電極であること
    を特徴とする請求項７記載の部品内蔵配線板。
12. 前記第２の絶縁層が、積層された２つの絶縁層を有し、
    前記２つの絶縁層の間に挟まれて設けられた第２の配線パターンと、
    前記第２の絶縁層の積層方向一部を貫通して前記配線パターンの面と前記第２の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体と、をさらに具備し、
    前記受動素子部品が、前記層間接続体より高さが低いこと
    を特徴とする請求項１記載の部品内蔵配線板。
13. 前記第１の絶縁層を貫通し、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である第２の層間接続体と、
    前記第２の絶縁層の積層方向一部を貫通して前記層間接続体とは前記第２の配線パターンを介して反対の側に設けられ、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である第３の層間接続体と
    をさらに具備することを特徴とする請求項１２記載の部品内蔵配線板。

Images