JP2011040793A - Collective substrate and method of manufacturing the same - Google Patents
Collective substrate and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011040793A JP2011040793A JP2010261196A JP2010261196A JP2011040793A JP 2011040793 A JP2011040793 A JP 2011040793A JP 2010261196 A JP2010261196 A JP 2010261196A JP 2010261196 A JP2010261196 A JP 2010261196A JP 2011040793 A JP2011040793 A JP 2011040793A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- green
- main surface
- layer
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 238000002360 preparation method Methods 0.000 claims abstract description 14
- 230000017525 heat dissipation Effects 0.000 claims description 95
- 238000010304 firing Methods 0.000 claims description 73
- 238000010030 laminating Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000003475 lamination Methods 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 7
- 239000000843 powder Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 5
- 230000001747 exhibiting effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 238000005245 sintering Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 52
- 230000005855 radiation Effects 0.000 description 12
- 239000011230 binding agent Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000003960 organic solvent Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910052777 Praseodymium Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- -1 ZnO Chemical class 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
Description
本発明は、集合基板、集合基板の製造方法、及びバリスタに関する。 The present invention relates to a collective substrate, a method for producing the collective substrate, and a varistor.
バリスタとして、電圧非直線特性を発現する略直方体形状のバリスタ部、及び、このバリスタ部の一部を挟んで対向する一対の内部電極を有する素体と、この素体の外表面に形成され、対応する内部電極にそれぞれ接続される一対の端子電極と、を備えたものがある(例えば特許文献1参照)。 As a varistor, formed in a substantially rectangular parallelepiped varistor portion that expresses voltage non-linear characteristics, and an element body having a pair of internal electrodes facing each other across a part of the varistor part, and an outer surface of the element body, Some have a pair of terminal electrodes respectively connected to corresponding internal electrodes (see, for example, Patent Document 1).
ところで、バリスタは、半導体発光素子やFET(Field Effect Transistor:電界効果トランジスタ)等の電子素子に並列接続されることにより、電子素子をESD(Electrostatic Discharge:静電気放電)サージから保護することができる。この電子素子は、動作中に熱を発するものがある。電子素子が高温になると、素子自身の特性劣化を招き、その動作に影響が出る。このため、発生した熱を効率良く放熱させる必要がある。 By the way, the varistor can be protected from an ESD (Electrostatic Discharge) surge by being connected in parallel to an electronic element such as a semiconductor light emitting element or an FET (Field Effect Transistor). Some of these electronic elements generate heat during operation. When the electronic element becomes high temperature, the characteristic of the element itself is deteriorated and the operation is affected. For this reason, it is necessary to efficiently dissipate the generated heat.
そこで本発明者らは、放熱機能を有する放熱部をバリスタ部に接触するように設けて、バリスタに伝えられた熱を放熱部から放熱することにより、バリスタから熱を効率良く放熱できると考えた。しかしながら、この場合は次のような問題がある。 Therefore, the present inventors thought that heat can be efficiently dissipated from the varistor by providing a heat dissipating part having a heat dissipating function so as to contact the varistor part and dissipating the heat transferred to the varistor from the heat dissipating part. . However, this case has the following problems.
従来のバリスタの製造工程では、複数の素体を含む集合基板を形成する。集合基板は、バリスタ部となる複数のバリスタグリーンシートと内部電極となる電極パターンとを積層して積層グリーン体を形成し、この積層グリーン体を焼成することにより得られる。 In a conventional varistor manufacturing process, an aggregate substrate including a plurality of element bodies is formed. The collective substrate is obtained by laminating a plurality of varistor green sheets serving as varistor portions and electrode patterns serving as internal electrodes to form a laminated green body and firing the laminated green body.
放熱部を設けたバリスタを製造する場合、集合基板は、バリスタ部となる複数のバリスタグリーンシートと内部電極となる電極パターンとを積層したバリスタ部に、更に、放熱部となる放熱グリーンシートを積層して積層グリーン体を形成し、焼成することとなる。このような積層グリーン体を焼成すると、バリスタ部と放熱部との収縮率が異なるために、集合基板に反りが発生するので問題である。 When manufacturing a varistor with a heat dissipating part, the collective substrate is laminated with a heat dissipating green sheet serving as a heat dissipating part on a varistor part comprising a plurality of varistor green sheets serving as varistor parts and an electrode pattern serving as an internal electrode. Thus, a laminated green body is formed and fired. When such a laminated green body is fired, the varistor portion and the heat radiating portion have different shrinkage rates, which causes a problem in that the collective substrate is warped.
そこで本発明は、熱を効率良く放熱することが可能なバリスタと、このバリスタを製造するための平板状の集合基板を提供することを目的とする。また、本発明は、熱を効率良く放熱することが可能なバリスタを製造するための反りを防止した集合基板の製造方法を提供することを目的とする。 Accordingly, an object of the present invention is to provide a varistor capable of efficiently radiating heat and a flat aggregate substrate for manufacturing the varistor. Another object of the present invention is to provide a method for manufacturing a collective substrate that prevents warping for manufacturing a varistor capable of efficiently radiating heat.
本発明の集合基板は、電圧非直線特性を発現する第1のバリスタ素体層と、第1のバリスタ素体層内において第1のバリスタ素体層の延在方向に配列した複数の第1の内部電極と、を有し、互いに対向する第1の主面及び第2の主面を有する第1のバリスタ部と、電圧非直線特性を発現する第2のバリスタ素体層と、第2のバリスタ素体層内において第2のバリスタ素体層の延在方向に配列した複数の第2の内部電極と、を有し、互いに対向する第3の主面及び第4の主面を有する第2のバリスタ部と、互いに対向する第5の主面及び第6の主面を有する放熱層と、を備え、放熱層の第5の主面が第1のバリスタ部の第2の主面と接触し、放熱層の第6の主面が第2のバリスタ部の第4の主面と接触していることを特徴とする。 The collective substrate of the present invention includes a first varistor element layer that exhibits voltage nonlinear characteristics, and a plurality of first varistor elements arranged in the extending direction of the first varistor element layer in the first varistor element layer. A first varistor section having a first main surface and a second main surface facing each other, a second varistor element layer that exhibits voltage nonlinear characteristics, and a second varistor element layer. A plurality of second internal electrodes arranged in the extending direction of the second varistor element layer, and having a third main surface and a fourth main surface facing each other. A second varistor portion and a heat dissipation layer having a fifth main surface and a sixth main surface facing each other, wherein the fifth main surface of the heat dissipation layer is the second main surface of the first varistor portion. The sixth main surface of the heat dissipation layer is in contact with the fourth main surface of the second varistor part.
本発明の集合基板は、放熱層を第1のバリスタ部と第2のバリスタ部とで挟んで構成されている。この本発明の集合基板は、平板状に形成され、放熱層を含んでいるので、この集合基板を用いて放熱効率の高い素体を容易に製造することができる。 The collective substrate of the present invention is configured by sandwiching a heat dissipation layer between a first varistor part and a second varistor part. Since the collective substrate of the present invention is formed in a flat plate shape and includes a heat dissipation layer, an element body having high heat dissipation efficiency can be easily manufactured using the collective substrate.
本発明の集合基板では、第1のバリスタ部は、各複数の第1の内部電極に少なくとも一部がそれぞれ対向して第1の主面に形成された複数対の第1の表面電極を有し、第2のバリスタ部は、各複数の第2の内部電極に少なくとも一部がそれぞれ対向して第3の主面に形成された複数対の第2の表面電極を有することも好ましい。 In the collective substrate of the present invention, the first varistor section has a plurality of pairs of first surface electrodes formed on the first main surface at least partially facing each of the plurality of first internal electrodes. The second varistor part preferably has a plurality of pairs of second surface electrodes formed on the third main surface at least partially facing each of the plurality of second internal electrodes.
本発明の集合基板では、第1のバリスタ部は、第1の主面と第2の主面との対向方向に複数の第1の内部電極それぞれと対向する複数の第3の内部電極を有し、第2のバリスタ部は、第3の主面と第4の主面との対向方向に複数の第2の内部電極それぞれと対向する複数の第4の内部電極を有することも好ましい。 In the collective substrate of the present invention, the first varistor section has a plurality of third internal electrodes facing each of the plurality of first internal electrodes in the opposing direction of the first main surface and the second main surface. The second varistor part preferably has a plurality of fourth internal electrodes facing each of the plurality of second internal electrodes in the opposing direction of the third main surface and the fourth main surface.
本発明の集合基板では、複数対の第1の表面電極のうちの各対における一方の第1の表面電極それぞれと電気的に接続された複数の第1の外部電極と、複数対の第1の表面電極のうちの各対における他方の第1の表面電極それぞれと電気的に接続された複数の第2の外部電極と、を備えることも好ましい。 In the collective substrate of the present invention, a plurality of first external electrodes electrically connected to one of the first surface electrodes in each pair of the plurality of pairs of first surface electrodes, and a plurality of pairs of first electrodes. It is also preferable to include a plurality of second external electrodes electrically connected to the other first surface electrode in each pair of the surface electrodes.
本発明の集合基板では、複数の第1の内部電極それぞれと電気的に接続された複数の第1の外部電極と、複数の第2の内部電極それぞれと電気的に接続された複数の第2の外部電極と、を備えることも好ましい。 In the collective substrate of the present invention, a plurality of first external electrodes electrically connected to each of the plurality of first internal electrodes, and a plurality of second electrodes electrically connected to each of the plurality of second internal electrodes. It is also preferable to provide the external electrode.
このように、集合基板に外部電極を形成することにより、放熱効率の高い複数のバリスタを容易に製造することができる。 Thus, by forming the external electrodes on the collective substrate, a plurality of varistors with high heat dissipation efficiency can be easily manufactured.
本発明の集合基板の製造方法は、電圧非直線特性を発現するバリスタ層を形成するためのバリスタ組成粉を含有するバリスタグリーンシートと、内部電極パターンが形成されたバリスタグリーンシートと、放熱層を形成するための放熱グリーンシートとをそれぞれ所定数準備する準備工程と、前記準備工程において準備された前記バリスタグリーンシートと前記内部電極パターンが形成されたバリスタグリーンシートと前記放熱グリーンシートとを積層して、第1のバリスタグリーン部と第2のバリスタグリーン部と放熱グリーン部とを有するグリーン積層体を形成する積層工程と、前記グリーン積層体を焼成して集合基板を得る焼成工程と、を備え、前記積層工程では、前記第1のバリスタグリーン部が、前記バリスタグリーンシートが積層された第1のバリスタグリーン層と、前記第1のバリスタグリーン層内において前記第1のバリスタグリーン層の延在方向に配列した複数の前記内部電極パターンと、を有すると共に、互いに対向する第1の主面及び第2の主面を有し、前記第2のバリスタグリーン部が、前記バリスタグリーンシートが積層された第2のバリスタグリーン層と、前記第2のバリスタグリーン層内において前記第2のバリスタグリーン層の延在方向に配列した複数の前記内部電極パターンと、を有すると共に、互いに対向する第3の主面及び第4の主面を有し、前記放熱グリーン部が、前記放熱グリーンシートを積層して形成され、互いに対向する第5の主面及び第6の主面を有し、前記放熱グリーン部の前記第5の主面が、前記第1のバリスタグリーン部の前記第2の主面と接触し、前記放熱グリーン部の前記第6の主面が、前記第2のバリスタグリーン部の前記第4の主面と接触するように、前記バリスタグリーンシートと前記内部電極パターンが形成されたバリスタグリーンシートと前記放熱グリーンシートとを積層して前記グリーン積層体を形成することを特徴とする。 The method for producing a collective substrate of the present invention includes a varistor green sheet containing a varistor composition powder for forming a varistor layer that exhibits voltage nonlinear characteristics, a varistor green sheet on which an internal electrode pattern is formed, and a heat dissipation layer. A preparatory step of preparing a predetermined number of heat dissipating green sheets to form, and laminating the varistor green sheet prepared in the preparatory step, the varistor green sheet on which the internal electrode pattern is formed, and the heat dissipating green sheet. And a laminating step of forming a green laminate having a first varistor green portion, a second varistor green portion, and a heat dissipating green portion, and a firing step of firing the green laminate to obtain an aggregate substrate. In the stacking step, the first varistor green part is stacked with the varistor green sheet. A first varistor green layer formed in the first varistor green layer, and a plurality of internal electrode patterns arranged in the extending direction of the first varistor green layer in the first varistor green layer. And the second varistor green portion includes a second varistor green layer in which the varistor green sheets are laminated, and the second varistor green layer includes the second varistor green layer. A plurality of internal electrode patterns arranged in the extending direction of the varistor green layer, and having a third main surface and a fourth main surface facing each other, wherein the heat dissipation green part is the heat dissipation green The sheet is formed by laminating sheets and has a fifth main surface and a sixth main surface facing each other, and the fifth main surface of the heat dissipation green portion is the first varistor green portion. The varistor green sheet and the interior are in contact with the second main surface, and the sixth main surface of the heat dissipating green portion is in contact with the fourth main surface of the second varistor green portion. The green laminate is formed by laminating a varistor green sheet on which an electrode pattern is formed and the heat dissipation green sheet.
本発明の集合基板の製造方法では、放熱グリーン部の焼成時における収縮率と第1及び第2のバリスタグリーン部の焼成時における収縮率とが異なる場合であっても、放熱グリーン部の第5の主面に第1のバリスタグリーン部が接触し、放熱グリーン部の第6の主面に第2のバリスタグリーン部が接触して、放熱グリーン部を第1のバリスタグリーン部と第2のバリスタグリーン部とで挟んでいるので、焼成時における反りの発生を防止して平面状の集合基板を形成することができる。 In the method for manufacturing a collective substrate of the present invention, even if the shrinkage rate during firing of the heat dissipating green part differs from the shrinkage rate during firing of the first and second varistor green parts, The first varistor green part is in contact with the main surface of the heat sink, the second varistor green part is in contact with the sixth main surface of the heat dissipation green part, and the heat dissipation green part is connected to the first varistor green part and the second varistor. Since it is sandwiched between the green portions, it is possible to prevent the occurrence of warpage during firing and form a planar aggregate substrate.
本発明の集合基板の製造方法は、準備工程では、表面電極パターンを所定数準備し、積層工程で形成するグリーン積層体は、第1のバリスタグリーン部が、当該第1のバリスタグリーン部において配列した各複数の内部電極パターンについて少なくとも一部がそれぞれ対向して第1の主面上に形成された一対の表面電極パターンを更に有し、第2のバリスタグリーン部が、当該第2のバリスタグリーン部において配列した各複数の内部電極パターンについて少なくとも一部がそれぞれ対向して第3の主面上に形成された一対の表面電極パターンを更に有することも好ましい。 In the preparation method of the collective substrate of the present invention, a predetermined number of surface electrode patterns are prepared in the preparation step, and the green laminate formed in the lamination step has the first varistor green portion arranged in the first varistor green portion. Further, each of the plurality of internal electrode patterns further includes a pair of surface electrode patterns formed on the first main surface so as to face each other, and the second varistor green portion includes the second varistor green. It is also preferable that at least a part of each of the plurality of internal electrode patterns arranged in the part further has a pair of surface electrode patterns formed on the third main surface.
本発明の集合基板の製造方法は、積層工程で形成するグリーン積層体は、第1のバリスタグリーン部が、当該第1のバリスタグリーン部において配列した複数の内部電極パターンそれぞれについて第1及び第2の主面の対向方向に少なくとも一部が対向して第1のバリスタグリーン層内に配置された複数の内部電極パターンを更に備え、第2のバリスタグリーン部が、当該第2のバリスタグリーン部において配列した複数の内部電極パターンそれぞれについて第3及び第4の主面の対向方向に少なくとも一部が対向して第2のバリスタグリーン層内に配置された複数の内部電極パターンを更に備えることも好ましい。 According to the method for manufacturing an aggregate substrate of the present invention, the green laminate formed in the laminating step is configured such that the first varistor green part has the first and second internal electrode patterns arranged in the first varistor green part. A plurality of internal electrode patterns disposed in the first varistor green layer so as to be at least partially opposed to each other in the opposing direction of the main surface, wherein the second varistor green part is formed in the second varistor green part. It is also preferable that each of the plurality of arranged internal electrode patterns further includes a plurality of internal electrode patterns arranged in the second varistor green layer so as to be at least partially opposed in the opposing direction of the third and fourth main surfaces. .
本発明のバリスタは、第1のバリスタ部と第2のバリスタ部と放熱部とを有する素体と、素体に形成された一対の外部電極と、を備え、第1のバリスタ部は、互いに対向する第1の面及び第2の面を有し、電圧非直線特性を発現する第1のバリスタ素体と、第1のバリスタ素体内に配置された第1の内部電極と、第1の内部電極に少なくとも一部がそれぞれ対向して第1の面上に配置された第1の一対の表面電極と、を有し、第2のバリスタ部は、互いに対向する第3の面及び第4の面を有し、電圧非直線特性を発現する第2のバリスタ素体と、第2のバリスタ素体内に配置された第2の内部電極と、第2の内部電極に少なくとも一部がそれぞれ対向して第3の面上に配置された第2の一対の表面電極と、を有し、放熱部は、互いに対向する第5の面及び第6の面を有し、第5の面が第1のバリスタ部の第2の面と接触し、第6の面が第2のバリスタ部の第4の面と接触し、一対の外部電極は、第1の一対の表面電極とそれぞれ電気的に接続されていることを特徴とする。 The varistor of the present invention includes an element body having a first varistor part, a second varistor part, and a heat dissipation part, and a pair of external electrodes formed on the element body, and the first varistor parts are mutually connected. A first varistor element body having first and second surfaces facing each other and exhibiting a voltage non-linear characteristic; a first internal electrode disposed in the first varistor element; A first pair of surface electrodes disposed on the first surface at least partially facing the internal electrode, and the second varistor portion includes a third surface and a fourth surface facing each other. A second varistor element body having a non-linear characteristic, a second internal electrode disposed in the second varistor element body, and at least a part facing the second internal electrode. And a second pair of surface electrodes disposed on the third surface, and the heat radiating portions face each other The fifth surface is in contact with the second surface of the first varistor part, the sixth surface is in contact with the fourth surface of the second varistor part, The pair of external electrodes are electrically connected to the first pair of surface electrodes, respectively.
本発明のバリスタは、第1のバリスタ部と第2のバリスタ部と放熱部とを有する素体と、素体に形成された一対の外部電極と、を備え、第1のバリスタ部は、互いに対向する第1の面及び第2の面を有し、電圧非直線特性を発現する第1のバリスタ素体と、第1のバリスタ素体内に配置されて第1及び第2の面の対向方向に対向する第1及び第2の内部電極と、を有し、第2のバリスタ部は、互いに対向する第3の面及び第4の面を有し、電圧非直線特性を発現する第2のバリスタ素体と、第2のバリスタ素体内に配置されて第3及び第4の面の対向方向に対向する第3及び第4の内部電極と、を有し、放熱部は、互いに対向する第5の面及び第6の面を有し、第5の面が第1のバリスタ部の第2の面と接触し、第6の面が第2のバリスタ部の第4の面と接触し、一対の外部電極は、第1及び第2の内部電極とそれぞれ電気的に接続されていることを特徴とする。 The varistor of the present invention includes an element body having a first varistor part, a second varistor part, and a heat dissipation part, and a pair of external electrodes formed on the element body, and the first varistor parts are mutually connected. A first varistor element body having first and second surfaces facing each other and expressing a voltage nonlinear characteristic, and a facing direction of the first and second surfaces disposed in the first varistor element body And the second varistor section has a third surface and a fourth surface facing each other, and exhibits a voltage nonlinear characteristic. A varistor element body; and third and fourth internal electrodes disposed in the second varistor element element and facing in the opposing direction of the third and fourth surfaces; And the sixth surface is in contact with the second surface of the first varistor portion, and the sixth surface is the second varistor portion. In contact with the fourth surface, a pair of external electrodes is characterized in that it is connected to the first and second internal electrodes electrically.
本発明の集合基板の製造方法によれば、反りを防止した平板状の集合基板を製造することができる。また、本発明の集合基板は平板状に形成されているので、この集合基板を用いて熱を効率良く放熱することが可能なバリスタを容易に製造することができる。 According to the method for manufacturing a collective substrate of the present invention, it is possible to manufacture a flat aggregate substrate in which warpage is prevented. Further, since the collective substrate of the present invention is formed in a flat plate shape, a varistor capable of efficiently radiating heat can be easily manufactured using the collective substrate.
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。 The best mode for carrying out the present invention will be described below in detail with reference to the accompanying drawings. In the description of the drawings, the same reference numerals are assigned to the same elements, and duplicate descriptions are omitted.
[第1実施形態]
図1は、第1実施形態に係るバリスタの概略斜視図である。図2は、第1実施形態に係るバリスタの概略断面図である。図1及び図2に示すように、第1実施形態に係るバリスタV1は、略直方体形状の素体3と、素体3の上下の面にそれぞれ形成された絶縁層4,5と、一対の外部電極6,7とを備えている。素体3は、略直方体形状の放熱部8と、この放熱部8を上下から挟む第1のバリスタ部10及び第2のバリスタ部20とを備えている。なお、素体3の上下方向をXYZ直交座標系におけるZ方向とする。
[First Embodiment]
FIG. 1 is a schematic perspective view of a varistor according to the first embodiment. FIG. 2 is a schematic cross-sectional view of the varistor according to the first embodiment. As shown in FIGS. 1 and 2, the varistor V1 according to the first embodiment includes a substantially rectangular
第1のバリスタ部10は、バリスタ素体(第1のバリスタ素体)11と、内部電極(第1の内部電極)12と、一対の表面電極(第1の一対の表面電極)13,14とを備えている。バリスタ素体11は、略直方体形状をなし、Z方向に互いに対向する面(第1の面)11aと面(第2の面)11bを有している。このバリスタ素体11は、複数のバリスタ層がZ方向に積層して形成された積層体である。各バリスタ層は、電圧非直線特性を発現し、ZnOを主成分とし、副成分としてPr又はBiを含んでいる。これらの副成分は、金属単体又は酸化物としてバリスタ層に存在する。なお、実際のバリスタV1では、複数のバリスタ層の間の境界が視認できない程度に一体化されている。
The
内部電極12は、略長方形状の層で、バリスタ素体11内の略中央部分に、その主面が第1の面11aと平行となるように配置されている。一対の表面電極13,14は、それぞれ略長方形状の層でバリスタ素体11の面11aにX方向に並んで配置されている。一対の表面電極13,14は、互いに離れて配置され、電気的に絶縁されている。そして、表面電極13における表面電極14側の部分と、表面電極14における表面電極13側の部分とがそれぞれ内部電極12とZ方向に対向している。
The
第2のバリスタ部20は、バリスタ素体(第2のバリスタ素体)21と、内部電極(第2の内部電極)22と、一対の表面電極(第2の一対の表面電極)23,24とを備えている。バリスタ素体21は、略直方体形状で、Z方向に互いに対向する面(第3の面)21aと面(第4の面)21bとを備えている。
The
バリスタ素体21は、バリスタ素体11と同様に、複数のバリスタ層をZ方向に積層して形成された積層体である。内部電極22は、略長方形状の層で、バリスタ素体21内の略中央部分に、その主面が面21aと平行となるように配置されている。一対の表面電極23,24は、それぞれ略長方形状の層でバリスタ素体21の面21aにX方向に並んで配置されている。そして、表面電極23における表面電極24側の部分と、表面電極24における表面電極23側の部分とがそれぞれ内部電極22とZ方向に対向している。
Similar to the
放熱部8は、略直方体形状で、Z方向に互いに対向する面(第5の面)8aと面(第6の面)8bとを有している。また、放熱部8は、X方向に互いに対向する一対の側面8c,8dと、Y方向に互いに対向する一対の側面8e,8fを有している。そして、放熱部8の面8aが、第1のバリスタ部10における面11bと接合している。放熱部8の面8bが、第2のバリスタ部20における面21bと接合している。
The
この放熱部8は、金属と金属酸化物の複合材料によって形成されている。ここでいう金属としては、例えばAg、Ag−Pd、Pd等を用いることができるが、熱伝導率の面からAgを用いることが好ましい。また、金属酸化物としては、Al2O3、ZnO、SiO2、及びZrO2が用いられる。Al2O3は、当該金属酸化物の粒子を例えば無電解めっきでAgコーティングしたものを用いる。
The
このような放熱部8は、金属であるAgを含有しているので、第1のバリスタ部10に接触している面8aと側面8c〜8fとの間には放熱経路が確立されている。よって、第1のバリスタ部10の熱は、放熱部8の側面8c〜8fから効率よく放射される。また、この放熱部8に対して、第1のバリスタ部10と第2のバリスタ部20とは、対称的に形成されている。
Since such a
絶縁層4は、この素体3におけるバリスタ素体11の面11aと、一対の表面電極13,14とを覆うように形成されている。絶縁層5は、素体3におけるバリスタ素体21の面21aと一対の表面電極23,24を覆うように形成されている。この絶縁層4,5は、ポリイミドにより形成されている。なお、絶縁層4には、一対の表面電極13,14それぞれに対応する位置に開口部4a,4bが形成されている。これにより、一対の表面電極13,14の表面の一部は、絶縁層4から露出した状態となっている。
The insulating
一対の外部電極6,7は、それぞれ絶縁層4上に、互いに離れてX方向に並んで配置されている。外部電極6は、絶縁層4の開口部4aを覆い、開口部4a内に伸びて、表面電極13と物理的に接触し、電気的に接続されている。外部電極7は、絶縁層4の開口部4bを覆い、開口部4b内に伸びて、表面電極14と物理的に接触し、電気的に接続されている。外部電極6,7は、図3に示すように、それぞれCr層6a,7a、Cu層6b,7b、Ni層6c,7c、Au層6d,7dの4層により形成されている。この一対の外部電極6,7は、半導体発光素子のような外部素子の接続端として機能する。
The pair of
続いて、上述したバリスタV1の製造過程について説明する。バリスタV1の製造過程では、まず、集合基板を製造する。この集合基板の製造方法は、図4に示すように、バリスタグリーンシートの準備工程S1と、内部電極パターンの準備工程S2と、表面電極パターンの準備工程S3と、放熱グリーンシートの準備工程S4と、積層工程S5と、焼成工程S6とを含む。この各工程について説明する。 Subsequently, a manufacturing process of the above-described varistor V1 will be described. In the manufacturing process of the varistor V1, first, a collective substrate is manufactured. 4, the varistor green sheet preparation step S1, the internal electrode pattern preparation step S2, the surface electrode pattern preparation step S3, and the heat dissipation green sheet preparation step S4, as shown in FIG. The lamination step S5 and the firing step S6 are included. Each step will be described.
バリスタグリーンシートの準備工程S1において、バリスタ層となるバリスタグリーンシートを所定数準備する。まず、バリスタ素体11,21の主成分であるZnOと、副成分であるPr、Co、Cr、Ca、Si、Bi等の金属又は酸化物とを所定の割合で混合してバリスタ組成粉を調整する。次に、このバリスタ組成粉に有機バインダ、有機溶剤、有機可塑剤等を加えてスラリーを得る。このスラリーをフィルム上に塗布した後、乾燥してバリスタグリーンシートを得る。
In the varistor green sheet preparation step S1, a predetermined number of varistor green sheets to be varistor layers are prepared. First, ZnO which is the main component of the
次に、内部電極パターンの準備工程S2において、2枚のバリスタグリーンシートに複数の内部電極パターンを配列形成する。2枚のうち一方のバリスタグリーンシートに形成された内部電極パターンが内部電極12となり、他方のバリスタグリーンシートに形成された内部電極パターンが内部電極22となる。内部電極パターンは、Ag粒子を主成分とする金属粉末に有機バインダ及び有機溶剤を混合した導電性ペーストをバリスタグリーンシート上に印刷し、乾燥させることにより形成する。
Next, in the internal electrode pattern preparation step S2, a plurality of internal electrode patterns are arrayed on two varistor green sheets. The internal electrode pattern formed on one of the two varistor green sheets becomes the
次に、表面電極パターンの準備工程S3において、2枚のバリスタグリーンシートに複数対の表面電極パターンを配列形成する。2枚のうち一方のバリスタグリーンシートに形成された複数対の表面電極パターンがそれぞれ表面電極13,14となり、他方のバリスタグリーンシートに形成された複数対の表面電極パターンが表面電極23,24となる。表面電極パターンは、内部電極パターンと同様な材料で、同様に形成することができる。 次に、放熱グリーンシートの準備工程S4において、放熱部8を構成する放熱グリーンシートを所定数準備する。まず、バリスタ層を形成するバリスタ組成粉にAg粉を混合し、有機バインダ、有機溶剤、有機可塑剤等を加えてスラリーを得る。このスラリーをフィルム上に塗布した後、乾燥して放熱グリーンシートを得る。以上のS1〜S4を含む準備工程によって、バリスタグリーンシート、内部電極パターン、表面電極パターン、及び放熱グリーンシートを所定数準備する。
Next, in the surface electrode pattern preparation step S3, a plurality of pairs of surface electrode patterns are arrayed on two varistor green sheets. A plurality of pairs of surface electrode patterns formed on one varistor green sheet of the two sheets become
続いて、積層工程S5において、バリスタグリーンシートと、内部電極パターンと、表面電極パターンと、放熱グリーンシートを積層して、グリーン積層体を形成する。すなわち、何も印刷されていないバリスタグリーンシートと、内部電極パターンが形成されたバリスタグリーンシートと、表面電極パターンが形成されたバリスタグリーンシートと、放熱グリーンシートを所定の順序で重ねてプレスし、積層方向(Z方向)に切断して、図5及び図6(a)に示すグリーン積層体を形成する。 Subsequently, in the stacking step S5, the varistor green sheet, the internal electrode pattern, the surface electrode pattern, and the heat dissipation green sheet are stacked to form a green stacked body. That is, a varistor green sheet on which nothing is printed, a varistor green sheet on which an internal electrode pattern is formed, a varistor green sheet on which a surface electrode pattern is formed, and a heat-dissipating green sheet are stacked and pressed in a predetermined order, Cut in the stacking direction (Z direction) to form the green stacked body shown in FIG. 5 and FIG.
図5は、グリーン積層体の概略平面図であり、図6(a)は、グリーン積層体の概略断面図である。グリーン積層体300は、焼成後に素体3となる複数のグリーン素体30を含有している。図示の都合上、図5及び図6では、X方向5列Y方向6列に配列した30個のグリーン素体を含有するグリーン積層体300を示すが、実際のグリーン積層体300は、より多くののグリーン素体30を含有する。
FIG. 5 is a schematic plan view of the green laminate, and FIG. 6A is a schematic cross-sectional view of the green laminate. The
グリーン積層体300は、放熱部8となる放熱グリーン部308と、第1のバリスタ部10となる第1のバリスタグリーン部310と、第2のバリスタ部20となる第2のバリスタグリーン部320とを備えている。
The green
第1のバリスタグリーン部310は、複数の内部電極パターン312が形成されたバリスタグリーンシートと、複数対の表面電極パターン313,314が形成されたバリスタグリーンシートと、何も形成されていないバリスタグリーンシートをZ方向に所定順序で積層して形成される。これにより、第1のバリスタグリーン部310は、バリスタグリーン層(第1のバリスタグリーン層)311と、複数の内部電極パターン312と、複数対の表面電極パターン313,314とを有することとなる。
The first varistor
バリスタグリーン層311は、複数のバリスタグリーンシートが積層されて構成され、互いにZ方向に対向する主面(第1の主面)311aと主面(第2の主面)311bとを有する。複数の内部電極パターン312は、バリスタグリーン層311内に配置され、バリスタグリーンシートの延在方向(X方向及びY方向)に配列している。
The varistor
バリスタグリーン層311の主面311aを構成するバリスタグリーンシートとして、複数対の表面電極パターン313,314が形成されたバリスタグリーンシートが用いられる。これにより、バリスタグリーン層311の主面311aには、複数対の表面電極パターン313,314が配置されることとなる。この複数対の表面電極パターン313,314は、一つの内部電極パターン312に対して1対の表面電極パターン313,314がそれぞれ対向するように配置される。
As the varistor green sheet constituting the
第2のバリスタグリーン部320は、複数の内部電極パターン312が形成されたバリスタグリーンシートと、複数対の表面電極パターン313,314が形成されたバリスタグリーンシートと、何も形成されていないバリスタグリーンシートをZ方向に所定順序で積層して形成される。これにより、第2のバリスタグリーン部320は、バリスタグリーン層(第2のバリスタグリーン層)321と、複数の内部電極パターン312と、複数対の表面電極パターン313,314とを有することとなる。
The second varistor
バリスタグリーン層321は、複数のバリスタグリーンシートが積層されて構成され、互いにZ方向に対向する主面(第3の主面)321aと主面(第4の主面)321bとを有する。複数の内部電極パターン312は、バリスタグリーン層321内に配置され、バリスタグリーンシートの延在方向(X方向及びY方向)に配列している。
The varistor
バリスタグリーン層321の主面321aを構成するバリスタグリーンシートとして、複数対の表面電極パターン313,314が形成されたバリスタグリーンシートが用いられる。これにより、バリスタグリーン層321の主面321aには、複数対の表面電極パターン313,314が配置されることとなる。この複数対の表面電極パターン313,314は、一つの内部電極パターン312に対して1対の表面電極パターン313,314がそれぞれ対向するように配置される。
As the varistor green sheet constituting the
放熱グリーン部308は、放熱グリーンシートをZ方向に積層して形成され、互いにZ方向に対向する主面(第5の主面)308aと主面(第6の主面)308bとを有している。この放熱グリーン部308の主面308aが、第1のバリスタグリーン部310の主面311bと接合している。そして、放熱グリーン部308の主面308bが、第2のバリスタグリーン部320の主面321bと接合している。第1のバリスタグリーン部310と第2のバリスタグリーン部320とは、放熱グリーン部308に対して対称的に形成されている。
The heat dissipating
次に、焼成工程S6において、得られたグリーン積層体300に脱バインダ処理を行う。例えば180℃〜400℃の温度で、0.5時間〜24時間程度の加熱処理を実施することにより、脱バインダ処理を行う。グリーン積層体300に脱バインダ処理を施した後に、O2雰囲気下で800℃以上の温度にて焼成することにより、図6(b)に示す集合基板31が形成される。
Next, in the firing step S6, the obtained
集合基板31は、放熱グリーン部308が焼成して形成された放熱層9と、第1のバリスタグリーン部310が焼成して形成された第1のバリスタ部19と、第2のバリスタグリーン部320が焼成して形成された第2のバリスタ部29とを備えている。
The
第1のバリスタ部19は、バリスタグリーン層311が焼成して形成されたバリスタ素体層(第1のバリスタ素体層)18と、複数の内部電極パターン312が焼成して形成された複数の内部電極(複数の第1の内部電極)12と、複数対の表面電極パターン313,314が焼成して形成された複数対の表面電極13,14と、を備えている。バリスタ素体層18は、バリスタグリーン層311の主面311aが焼成して形成された主面(第1の主面)18aと、バリスタグリーン層311の主面311bが焼成して形成された主面(第2の主面)18bと、を有している。
The
また、第2のバリスタ部29は、バリスタグリーン層321が焼成して形成されたバリスタ素体層(第2のバリスタ素体層)28と、複数の内部電極パターン312が焼成して形成された複数の内部電極(複数の第2の内部電極)22と、表面電極パターン313が焼成して形成された表面電極23,24と、を備えている。バリスタ素体層28は、バリスタグリーン層321の主面321aが焼成して形成された主面(第3の主面)28aと、バリスタグリーン層321の主面321bが焼成して形成された主面(第4の主面)28bと、を有している。
The
放熱層9は、放熱グリーン部308の主面308aが焼成して形成された主面(第5の主面)9aと、放熱グリーン部308の主面308bが焼成して形成された主面(第6の主面)9bと、を有する。放熱グリーンシートとバリスタグリーンシートとが共通の成分ZnOを含有し、放熱グリーン部308の主面308aと第1のバリスタグリーン部310の主面311bとが接合した状態で脱バインダ及び焼成が成されることにより、放熱層9の主面9aと第1のバリスタ部19の主面18bとは、より強固に接着する。同様に、放熱グリーン部308の主面308bと第2のバリスタグリーン部320の主面321bとが接合した状態で脱バインダ及び焼成が成されることにより、放熱層9の主面9bと第2のバリスタ部29の主面28bとは、より強固に接着する。この第1のバリスタ部19と第2のバリスタ部29とは、放熱層9に対して対称的に形成されている。
The
放熱グリーン部308の焼成時における収縮率と第1及び第2のバリスタグリーン部310,320の焼成時における収縮率は異なるが、放熱グリーン部308の主面308aに第1のバリスタグリーン部310が接触し、放熱グリーン部308の主面308bに第2のバリスタグリーン部320が接触して、放熱グリーン部308を第1のバリスタグリーン部310と第2のバリスタグリーン部320とで挟んでいるので、焼成時における反りの発生を防止して平面状の集合基板31を形成することができる。
Although the shrinkage rate during firing of the heat dissipating
以上の工程により集合基板31を形成した後に、絶縁層の形成工程S7、外部電極の形成工程S7を行い、外部電極付き集合基板を製造する。絶縁層の形成工程S7と外部電極の形成工程S8について、図7〜図10を参照して説明する。なお、図7〜図10では、図面の都合上、集合基板31の1つの素体3に対応する部分を図示しているが、実際は、集合基板31全体に同様な処理が施される。
After the
まず、絶縁層の形成工程S7において、図7(a)に示す第1のバリスタ部19の主面18aと第2のバリスタ部29の主面28aにそれぞれ絶縁層が形成される。まず、図7(b)に示すように、感光性ポリイミドの原料溶液をスピンコート法により第1のバリスタ部19の主面18aと第2のバリスタ部29の主面28aに塗布後、仮硬化乾燥を行い、仮硬化状態のポリイミド層41,42を形成する。
First, in the insulating layer forming step S7, insulating layers are respectively formed on the
次に、図7(c)に示すように、第1の面18aに形成されたポリイミド層41に開口部を形成するために、ガラス製のネガマスク43をかけて、露光する。引き続いて、図8(a)に示すように、集合基板31ごとNa系水溶液44に浸して、現像を行うことにより、開口部41a,41bが形成される。この開口部41a,41bから表面電極13,14の一部が露出する。この開口部41a,41bは、バリスタV1の開口部4a,4bに対応する。
Next, as shown in FIG.7 (c), in order to form an opening part in the
その後、純水で洗浄を行った後、ポリイミド層41,42の本硬化乾燥を行うことにより、絶縁層45,46が図8(b)のように形成される。以上のようにして、絶縁層4,5となる絶縁層45,46が形成される。
Thereafter, after cleaning with pure water, the polyimide layers 41 and 42 are subjected to main curing and drying, whereby insulating
引き続いて、外部電極の形成工程S8において、複数対の外部電極6,7が形成される。まず、図8(b)に示すように、絶縁層45と、絶縁層45の開口部45a,45bから露出した表面電極13,14の一部とを覆うCr層47が、スパッタリングにより形成される。続いて、Cr層47の上に、Cu層48が、スパッタリングにより形成される。そして、図8(c)に示すように、Cu層48上にドライフィルム49を貼り付ける。
Subsequently, in the external electrode formation step S8, a plurality of pairs of
図9(a)に示すように、外部電極6,7の形状に対応するマスク50をドライフィルム49上に載せて露光を行う。引き続いて、図9(b)に示すように、集合基板31ごと現像液51に浸して現像を行うことにより、ドライフィルム49が外部電極6,7の形状に形成される。現像後、図9(c)に示すように、集合基板31ごとエッチング液59に浸してCu層48をエッチングすることによりCu層6b,7bを形成し、純水で洗浄する。
As shown in FIG. 9A, the
引き続いて、図10(a)に示すように、集合基板31ごと剥離液53に浸して、ドライフィルム49を剥離する。続いて、図10(b)に示すように、エッチング液54に浸してCr層47をエッチングすることによりCr層6a,7aを形成する。その後、純水で洗浄後、乾燥させる。
Subsequently, as shown in FIG. 10A, the
引き続いて、Cu層6b,7b上にNiめっきを施してNi層6c,7cを形成し、その後、めっき液55に浸してフラッシュめっきを行い、Au層6d,7dを形成する。これにより、Cr層6a,7a、Cu層6b,7b、Ni層6c,7c、Au層6d,7dにより構成される外部電極6、7が完成する。
Subsequently, Ni plating is performed on the Cu layers 6b and 7b to form Ni layers 6c and 7c. Thereafter, the Ni layers 6c and 7c are immersed in a
以上の工程により、図11に示す外部電極付き集合基板32が完成する。外部電極付き集合基板32は、集合基板32と、絶縁層45,46と、複数対の外部電極6,7とを有する。絶縁層45,46は、それぞれ絶縁層4,5に対応している。この外部電極付き集合基板32を切断することにより、複数のバリスタV1が完成する(切断工程S8)。
Through the above steps, the
このようにして形成されたバリスタV1では、放熱部8が、バリスタ素体11,21の主成分であるZnOを含んでいる。また、焼成の際、放熱部8に含まれるAgは、面11bと面8aとの界面付近、及び、面21bと面8bとの界面付近において、バリスタ素体11,21におけるZnOの粒界に拡散する。これにより、第1のバリスタ部10と放熱部8とが強固に接合され、第2のバリスタ部20と放熱部8とが強固に接合される。
In the varistor V1 formed in this way, the
このため、バリスタV1では、焼成時(或いは脱バインダ時)に第1のバリスタ部10と放熱部8との間、及び、第2のバリスタ部20と放熱部8との間にクラックが発生することは殆どなく、第1のバリスタ部10と放熱部8との接合強度と、第2のバリスタ部20と放熱部8との接合強度が十分に確保される。したがって、外部電極6,7を介して外部素子から第1のバリスタ部10に伝わった熱は、Ag粒子及びAl2O3のコーティング部分によって放熱部8における面8aから側面8c〜8fに渡って形成される導通経路を伝って効率良く放熱される。
Therefore, in the varistor V1, cracks are generated between the
また、バリスタV1を製造する工程では、第1及び第2のバリスタ部10,20と放熱部8とを同時焼成している。これにより、製造工程の簡略化を実現し、バリスタV1の製造効率の向上及び低コスト化に寄与する。
Further, in the step of manufacturing the varistor V1, the first and
更に、放熱グリーン部308の焼成時における収縮率と第1及び第2のバリスタグリーン部310,320の焼成時における収縮率は異なるが、放熱グリーン部308の主面308aに第1のバリスタグリーン部310が接触し、放熱グリーン部308の主面308bに第2のバリスタグリーン部320が接触して、放熱グリーン部308を第1のバリスタグリーン部310と第2のバリスタグリーン部320とで挟んでいるので、焼成時における反りの発生を防止して平面状の集合基板31を形成することができる。この平面状の集合基板に外部電極6,7を形成し、切断して個々のバリスタV1を得るので、放熱効率の良い複数のバリスタV1を容易に製造することができる。
Further, although the shrinkage rate during firing of the heat dissipating
[第2実施形態]
本発明の第2実施形態に係るバリスタについて説明する。図12は、本発明の第2実施形態に係るバリスタを示す概略断面図である。図12に示すバリスタV2は、表面電極を備えておらず、内部電極の構成において第1実施形態に係るバリスタV1と異なっている。バリスタV2は、素体3に代えて素体3Aを備え、この素体3Aは、第1及び第2のバリスタ部10,20に代えて、第1及び第2のバリスタ部60,70を備えている。
[Second Embodiment]
A varistor according to a second embodiment of the present invention will be described. FIG. 12 is a schematic sectional view showing a varistor according to the second embodiment of the present invention. The varistor V2 shown in FIG. 12 does not include a surface electrode, and is different from the varistor V1 according to the first embodiment in the configuration of the internal electrode. The varistor V2 includes an
第1のバリスタ部60は、略直方体形状のバリスタ素体(第1のバリスタ素体)61と、バリスタ素体61内において互いに対向する一対の内部電極(第1及び第2の内部電極)62,63と、貫通導体64,65と、を備えている。バリスタ素体61は、Z方向に対向する面(第1の面)61aと面(第2の面)61bとを備えている。面61a上には、絶縁層4が形成され、面61bは、放熱部8の面8aと接合している。内部電極62,63は、X方向にずれて、一部がZ方向に互いに対向している。
The
貫通電極64は、Z方向に伸び、一端が内部電極62に物理的且つ電気的に接続され、他端が面61aから露出している。貫通電極64の他端は、絶縁層4の開口部4aに位置し、外部電極6と物理的且つ電気的に接続されている。貫通電極65は、Z方向に伸び、一端が内部電極63に物理的且つ電気的に接続され、他端が面61aから露出している。貫通電極65の他端は、絶縁層4の開口部4bに位置し、外部電極7と物理的且つ電気的に接続されている。すなわち、内部電極62は、貫通電極64によって外部電極6と電気的に接続され、内部電極63は、貫通電極65によって外部電極7と電気的に接続されている。
The through
第2のバリスタ部70は、略直方体形状のバリスタ素体(第2のバリスタ素体)71と、バリスタ素体71内において互いに対向する一対の内部電極(第3及び第4の内部電極)72,73と、貫通導体74,75と、を備えている。バリスタ素体71は、Z方向に対向する面(第3の面)71aと面(第4の面)71bとを備えている。面71a上には、絶縁層5が形成され、面71bは、放熱部8の面8bと接合している。内部電極72,73は、X方向にずれて、一部がZ方向に互いに対向している。
The
貫通電極74は、Z方向に伸び、一端が内部電極72に物理的且つ電気的に接続され、他端が面71aから露出している。貫通電極74の他端は、絶縁層5に覆われている。貫通電極75は、Z方向に伸び、一端が内部電極73に物理的且つ電気的に接続され、他端が面71aから露出している。貫通電極75の他端は、絶縁層5に覆われている。第1のバリスタ部60と第2のバリスタ部70とは、放熱部8に対して対称的に形成されている。
The through
このバリスタV2の製造方法について説明する。バリスタV2は、第1実施形態に係るバリスタV1と同様な製造方法により製造されるが、第1及び第2のバリスタ部60,70の内部電極62,63,72,73の構成が異なるので、積層工程S5において形成されるグリーン積層体、焼成工程S6において形成される集合基板の構成が部分的に異なる。この点について、図13及び図14を参照して説明する。
A method for manufacturing the varistor V2 will be described. The varistor V2 is manufactured by the same manufacturing method as the varistor V1 according to the first embodiment, but the configuration of the
図13(a)は、グリーン積層体の概略断面図である。第2実施形態のグリーン積層体300Aは、複数のグリーン素体30Aを含んでいる。このグリーン積層体300Aは、放熱部8となる放熱グリーン部308と、第1のバリスタ部60となる第1のバリスタグリーン部360と、第2のバリスタ部70となる第2のバリスタグリーン部370とを備えている。
FIG. 13A is a schematic cross-sectional view of a green laminate. The green
第1のバリスタグリーン部360は、内部電極パターン362が形成されたバリスタグリーンシートと、内部電極パターン363が形成されたバリスタグリーンシートと、何も形成されていないバリスタグリーンシートをZ方向に所定順序で積層することにより形成する。
The first varistor
なお、バリスタグリーンシートには、予め貫通導体に対応する位置に、スルーホールが形成され、このスルーホールには導体ペーストが充填されている。内部電極パターン362,363だけでなく、スルーホール内に導体ペーストが充填されたバリスタグリーンシートを積層することにより、貫通電極パターン364,365を形成することができる。
In the varistor green sheet, a through hole is previously formed at a position corresponding to the through conductor, and the through hole is filled with a conductive paste. The through
これにより、第1のバリスタグリーン部360は、バリスタグリーン層(第1のバリスタグリーン層)361と、複数の内部電極パターン362と、複数の内部電極パターン363と、複数の貫通電極パターン364と、複数の貫通電極パターン365と、を備えることとなる。
Accordingly, the first varistor
バリスタグリーン層361は、複数のバリスタグリーンシートを積層することにより構成され、互いにZ方向に対向する主面(第1の主面)361aと主面(第2の主面)361bとを有する。複数の内部電極パターン362は、バリスタグリーン層311内に配置され、バリスタグリーンシートの延在方向(X方向及びY方向)に配列している。複数の内部電極パターン363は、複数の内部電極パターン362とそれぞれZ方向に対向して配置されている。
The varistor
複数の貫通電極パターン364は、Z方向に伸び、一方端が複数の内部電極パターン362とそれぞれ物理的に接触し、他方端が主面361aから露出している。複数の貫通電極パターン365は、Z方向に伸び、一方端が複数の内部電極パターン363とそれぞれ物理的に接触し、他方端が主面361aから露出している。
The plurality of through-
第2のバリスタグリーン部370は、バリスタグリーン層(第2のバリスタグリーン層)371と、複数の内部電極パターン372と、複数の内部電極パターン373と、複数の貫通電極パターン374と、複数の貫通電極パターン375と、を備える。バリスタグリーン層371は、互いにZ方向に対向する主面(第3の主面)371aと主面(第4の主面)371bとを有する。複数の内部電極パターン372は、バリスタグリーン層311内に配置され、バリスタグリーンシートの延在方向(X方向及びY方向)に配列している。複数の内部電極パターン373は、複数の内部電極パターン362とそれぞれZ方向に対向して配置されている。
The second varistor
複数の貫通電極パターン374は、Z方向に伸び、一方端が複数の内部電極パターン372とそれぞれ物理的に接触し、他方端が主面371aから露出している。複数の貫通電極パターン375は、Z方向に伸び、一方端が複数の内部電極パターン373とそれぞれ物理的に接触し、他方端が主面371aから露出している。
The plurality of through-
放熱グリーン部308の主面308aは、第1のバリスタグリーン部370の面371bと接合している。そして、放熱グリーン部308の主面308bが、第2のバリスタグリーン部370の面371bと接合している。放熱グリーン部308に対して、第1のバリスタグリーン部370と第2のバリスタグリーン部370とは、対称的に形成される。
The
引き続いて、図13(b)を参照して、第2実施形態に係る集合基板31Aについて説明する。集合基板31Aは、素体3Aを複数含んでいる。この集合基板31Aは、放熱グリーン部308が焼成して形成された放熱層9と、第1のバリスタグリーン部360が焼成して形成された第1のバリスタ部69と、第2のバリスタグリーン部370が焼成して形成された第2のバリスタ部79とを備えている。
Subsequently, the
第1のバリスタ部69は、バリスタグリーン層361が焼成して形成されたバリスタ素体層(第1のバリスタ素体層)68と、複数の内部電極パターン362が焼成して形成された複数の内部電極(複数の第1の内部電極)62と、複数の内部電極パターン363が焼成して形成された複数の内部電極(複数の第3の内部電極)63と、複数の貫通導体パターン364が焼成して形成された複数の貫通導体64と、複数の貫通導体パターン365が焼成して形成された複数の貫通導体65と、を備えている。バリスタ素体層68は、バリスタグリーン層361の主面361aが焼成して形成された主面(第1の主面)68aと、バリスタグリーン層361の主面361bが焼成して形成された面(第2の主面)68bと、を有している。
The
第2のバリスタ部79は、バリスタグリーン層371が焼成して形成されたバリスタ素体層(第2のバリスタ素体層)78と、複数の内部電極パターン372が焼成して形成された複数の内部電極(複数の第2の内部電極)72と、複数の表面電極パターン373が焼成して形成された複数の内部電極(複数の第4の内部電極)73と、複数の貫通導体パターン374が焼成して形成された複数の貫通導体74と、複数の貫通導体パターン375が焼成して形成された複数の貫通導体75と、を備えている。バリスタ素体層78は、バリスタグリーン層371の主面371aが焼成して形成された主面(第3の主面)78aと、バリスタグリーン層371の面371bが焼成して形成された面(第4の主面)78bと、を有している。
The
このように形成した集合基板31Aに絶縁層45,46を形成し、複数対の外部電極6,7を形成することにより、図14に示す外部電極付き集合基板32Aが完成する。複数対の外部電極6,7は、貫通導体64,65とそれぞれ物理的且つ電気的に接続されている。この外部電極付き集合基板32Aを切断することにより、複数のバリスタV2が完成する。
The insulating layers 45 and 46 are formed on the
このバリスタV2においても、バリスタ素体61,71は、ZnOを主成分としており、放熱部8は、金属であるAgと、バリスタ素体61,71の主成分であるZnOを含む金属酸化物との複合材料によって形成されている。したがって、第1実施形態と同様に、第1のバリスタ部60と放熱部8との接合強度が十分に確保され、外部電極6,7を介して外部素子からバリスタ部60に伝わった熱は、放熱部8における面8aから側面8c〜8fに渡って形成される導通経路を伝って効率良く放熱される。また、第2のバリスタ部70と放熱部8との接合強度も十分に確保される。
Also in this varistor V2, the
また、更に、放熱グリーン部308の焼成時における収縮率と第1及び第2のバリスタグリーン部360,370の焼成時における収縮率は異なるが、放熱グリーン部308の主面308aに第1のバリスタグリーン部360が接触し、放熱グリーン部308の主面308bに第2のバリスタグリーン部370が接触して、放熱グリーン部308を第1のバリスタグリーン部360と第2のバリスタグリーン部370とで挟んでいるので、焼成時における反りの発生を防止して平面状の集合基板31Aを形成することができる。この平面状の集合基板に外部電極6,7を形成し、切断して個々のバリスタV2を得るので、放熱効率の良い複数のバリスタV2を容易に製造することができる。
Furthermore, the shrinkage rate during firing of the heat dissipating
[第3実施形態]
本発明の第3実施形態に係るバリスタについて説明する。図15は、本発明の第3実施形態に係るバリスタを示す概略断面図である。図15に示すバリスタV3は、素体3Bと、絶縁層4,5と、一対の外部電極6,7と、一対の外部電極76,77とを備えている。素体3Bは、第1のバリスタ部60,第2のバリスタ部70,及び放熱部80を備えている。
[Third Embodiment]
A varistor according to a third embodiment of the present invention will be described. FIG. 15 is a schematic sectional view showing a varistor according to the third embodiment of the present invention. The varistor V3 shown in FIG. 15 includes an
第1のバリスタ部60は、上述した内部電極62,63と貫通導体64,65に加えて、貫通導体85,86を備える。貫通導体85は、Z方向に伸び、一方端が内部電極62と物理的且つ電気的に接続され、他方端が面61bから露出している。貫通導体86は、Z方向に伸び、一方端が内部電極63と物理的且つ電気的に接続され、他方端が面61bから露出している。
The
第2のバリスタ部70は、上述した内部電極72,73と貫通導体74,75に加えて、貫通導体87,88を備える。貫通導体87は、Z方向に伸び、一方端が内部電極72と物理的且つ電気的に接続され、他方端が面71bから露出している。貫通導体88は、Z方向に伸び、一方端が内部電極73と物理的且つ電気的に接続され、他方端が面71bから露出している。
The
絶縁層5は、貫通導体74,75に対応する位置に開口部5a,5bが形成されている。外部電極76は、開口部5aを覆うように形成され、貫通導体74と物理的且つ電気的に接続されている。外部電極77は、開口部5bを覆うように形成され、貫通導体75と物理的且つ電気的に接続されている。
The insulating
放熱部80は、Z方向に互いに対向する面(第5の面)80aと面(第6の面)80bとを備えている。放熱部80は、放熱部8と同様な材料で形成されている。この放熱部80は、面80aと面80bとを貫通する2つの貫通導体81,82と、この貫通導体81,82の周りに形成された電気絶縁性を有する層83,84とを有している。
The
貫通導体81は、Z方向に伸び、一方端が貫通導体85と物理的且つ電気的に接続され、他方端が貫通導体87と物理的且つ電気的に接続されている。これにより、外部電極6と外部電極76とが、貫通導体64,85,81,87,74を介して電気的に接続される。貫通導体82は、Z方向に伸び、一方端が貫通導体86と物理的且つ電気的に接続され、他方端が貫通導体88と物理的且つ電気的に接続されている。これにより、外部電極7と外部電極77とが、貫通導体65,86,82,88,75を介して電気的に接続される。なお、放熱部8に対して、第1のバリスタ部60と第2のバリスタ部70とは、対称的な構成を有している。
The through
このようなバリスタV3は、外部電極6,7に外部素子が接続されると、第1のバリスタ部60だけでなく、第2のバリスタ部70も電子素子に並列接続されることとなり、第2のバリスタ部70も電子素子をESDサージから保護する機能を発揮する。また、バリスタV3では、外部電極6,7を外部素子の接続端としてもよいし、外部電極76,77を外部素子の接続端としてもよい。更に、外部電極6,7を外部素子の接続端とし、外部電極76,77を基板の接続端としてもよい。
In the varistor V3, when an external element is connected to the
このバリスタV3の製造方法について説明する。バリスタV3は、第2実施形態に係るバリスタV2と同様な製造方法により製造されるが、放熱部80に貫通導体81,82と層83,84を備えるので、積層工程S5において形成されるグリーン積層体、焼成工程S6において形成される集合基板の構成が部分的に異なる。この点について、図16を参照して説明する。
A method for manufacturing the varistor V3 will be described. The varistor V3 is manufactured by the same manufacturing method as the varistor V2 according to the second embodiment. However, since the
図16(a)は、グリーン積層体の概略断面図である。第3実施形態のグリーン積層体300Bは、複数のグリーン素体30Bを含んでいる。このグリーン積層体300Bは、放熱部80となる放熱グリーン部380と、第1のバリスタグリーン部360と、第2のバリスタグリーン部370とを備えている。
FIG. 16A is a schematic cross-sectional view of a green laminate. The green
放熱グリーン部380は、放熱グリーンシートをZ方向に積層して形成される。放熱グリーンシートには予めスルーホールが形成され、そのスルーホール内には、層383,384を構成する絶縁材料が充填される。その後、絶縁材料が充填された部分の中央部にスルーホールを形成し、このスルーホールに導体ペーストが充填される。このような、放熱グリーンシートを積層することにより、それぞれ層383,384で覆われた複数の貫通電極パターン381,382を形成する。
The heat dissipation
この放熱グリーン部380は、互いにZ方向に対向する主面(第5の主面)380aと主面(第6の主面)380bを有している。この放熱グリーン部380の面380aが、第1のバリスタグリーン部360の面361bと接合している。そして、放熱グリーン部380の貫通電極パターン381,382と第1のバリスタグリーン部360の貫通電極パターン385,386とがそれぞれ物理的に接続している。また、放熱グリーン部380の面380bが、第2のバリスタグリーン部370の面371bと接合している。そして、放熱グリーン部380の貫通電極パターン381,382と第2のバリスタグリーン部370の貫通電極パターン387,388とがそれぞれ物理的に接続している。なお、第1のバリスタグリーン部360と第2のバリスタグリーン部370とは、放熱グリーン部380に対して対称的に形成されている。
The heat dissipation
引き続いて、図16(b)を参照して、第3実施形態に係る集合基板31Bについて説明する。集合基板31Bは、素体3Bを複数含んでいる。この集合基板31Bは、放熱グリーン部380が焼成して形成された放熱層89と、第1のバリスタ部69と、第2のバリスタ部79とを備えている。第1のバリスタ部69と第2のバリスタ部79とは、放熱層89に対して対称的に形成されている。
Subsequently, the
このように形成した集合基板31Bに絶縁層45,46を形成し、複数対の外部電極6,7と複数対の外部電極76,77を形成することにより、外部電極付き集合基板が完成する。この外部電極付き集合基板を切断することにより、複数のバリスタV3が完成する。
The insulating layers 45 and 46 are formed on the
このバリスタV3においても、バリスタ素体61,71は、ZnOを主成分としており、放熱部8は、金属であるAgと、バリスタ素体61,71の主成分であるZnOを含む金属酸化物との複合材料によって形成されている。したがって、第1のバリスタ部60と放熱部80との接合強度が十分に確保され、外部電極6,7を介して外部素子からバリスタ部60に伝わった熱は、放熱部80における面80aから露出する側面に渡って形成される導通経路を伝って効率良く放熱される。また、第2のバリスタ部70と放熱部80との接合強度が十分に確保され、外部電極76,77を介して外部素子からバリスタ部70に伝わった熱は、放熱部80における面80bから露出する側面に渡って形成される導通経路を伝って効率良く放熱される。
Also in this varistor V3, the
また、放熱グリーン部380の焼成時における収縮率と第1及び第2のバリスタグリーン部360,370の焼成時における収縮率は異なるが、放熱グリーン部380の主面380aに第1のバリスタグリーン部360が接触し、放熱グリーン部380の主面380bに第2のバリスタグリーン部370が接触して、放熱グリーン部380を第1のバリスタグリーン部360と第2のバリスタグリーン部370とで挟んでいるので、焼成時における反りの発生を防止して平面状の集合基板31Bを形成することができる。この平面状の集合基板に外部電極6,7,76,77を形成し、切断して個々のバリスタV3を得るので、放熱効率の良い複数のバリスタV3を容易に製造することができる。
Further, the shrinkage rate during firing of the heat dissipating
[第4実施形態]
本発明の第4実施形態に係るバリスタについて説明する。図17は、本発明の第4実施形態に係るバリスタを示す概略断面図である。図17に示すバリスタV4は、バリスタV1と比べて、第1及び第2のバリスタ部の内部電極の構成が異なる。バリスタV4は、素体3に代えて素体3Cを備え、素体3Cは、第1のバリスタ部90と第2のバリスタ部100と放熱部8とを備える。
[Fourth Embodiment]
A varistor according to a fourth embodiment of the present invention will be described. FIG. 17 is a schematic sectional view showing a varistor according to the fourth embodiment of the present invention. The varistor V4 shown in FIG. 17 differs from the varistor V1 in the configuration of the internal electrodes of the first and second varistor parts. The varistor V4 includes an
第1のバリスタ部90は、バリスタ素体(第1のバリスタ素体)91と、内部電極92a〜94a,92b〜94b,95〜97と、一対の表面電極98a,98bと、貫通導体99a,99bとを備える。バリスタ素体91は、Z方向に互いに対向する面(第1の面)91aと面(第2の面)91bとを有する。
The
内部電極92a〜94a,92b〜94b,95〜97は、バリスタ素体91内に配置されている。内部電極92a,92bは、X方向に並んで配置されている。この内部電極92a,92bの中央寄りの部分と内部電極95とが、バリスタ層を介してZ方向に対向するように、内部電極95が内部電極92a,92bの上側に配置されている。同様に、内部電極93a,93bと内部電極94a,94bとは、それぞれX方向に並んで配置され、内部電極95の上には、バリスタ層を介して内部電極93a,93bが配置され、この上にはバリスタ層を介して内部電極96が配置され、この上にはバリスタ層を介して内部電極94a,94bが配置され、この上には、内部電極97が配置されている。
The
表面電極98a,98bが、バリスタ素体91の面91aに形成され、表面電極98a,98bのそれぞれの中央側の部分が内部電極97と対向している。Z方向から見て、内部電極92a〜94aと表面電極98aは互いに重なり合い、内部電極92b〜94bと表面電極98bは互いに重なり合い、内部電極95〜97は互いに重なり合っている。
The
そして、内部電極92a〜94aと表面電極98aそれぞれが、Z方向に伸びる貫通電極99aと物理的且つ電気的に接続されている。内部電極92b〜94bと表面電極98bそれぞれが、Z方向に伸びる貫通電極99bと物理的且つ電気的に接続されている。表面電極98a,98bが、それぞれ外部電極6,7と電気的に接続されているので、内部電極92a〜94aと内部電極92b〜94bとは、それぞれ外部電極6,7と電気的に接続されることとなる。
Each of the
第2のバリスタ部100は、バリスタ素体101と、内部電極102a〜104a,102b〜104b,105〜107と、一対の表面電極108a,108bと、貫通導体109a,109bとを備える。バリスタ素体101は、Z方向に互いに対向する面(第2の面)101aと面(第4の面)101bとを有する。
The
内部電極102a〜104a,102b〜104b,105〜107は、バリスタ素体101内に配置されている。内部電極102a,102bはX方向に並んで配置されている。内部電極102a,102bの中央寄りの部分と内部電極105とがバリスタ層を介してZ方向に対向するように、内部電極105が内部電極92a,92bの下側に配置されている。同様に、内部電極103a,103bと内部電極104a,104bとは、それぞれX方向に並んで配置され、内部電極105の下には、バリスタ層を介して内部電極103a,103bが配置され、この下にはバリスタ層を介して内部電極106が配置され、この下にはバリスタ層を介して内部電極104a,104bが配置され、この下には、内部電極107が配置されている。
The
表面電極108a,108bが、バリスタ素体101の面101aに形成され、表面電極108a,108bのそれぞれの中央側の部分が内部電極107と対向している。Z方向から見て、内部電極102a〜104aと表面電極108aは互いに重なり合い、内部電極102b〜104bと表面電極108bは互いに重なり合い、内部電極105〜107は互いに重なり合っている。
The
そして、内部電極102a〜104aと表面電極108aそれぞれが、Z方向に伸びる貫通電極109aと物理的且つ電気的に接続されている。内部電極102b〜104bと表面電極108bそれぞれが、Z方向に伸びる貫通電極109bと物理的且つ電気的に接続されている。
Each of the
第1のバリスタ部90の面91bは放熱部8の面8aと接合され、第2のバリスタ部100の面101bは放熱部8の面8bと接合されている。第1のバリスタ部90と第2のバリスタ部100とは、放熱部8に対して対称的に形成されている。
The
このバリスタV4の製造方法について説明する。バリスタV4は、第1実施形態に係るバリスタV1と同様な製造方法により製造されるが、第1及び第2のバリスタ部における内部電極の構成が異なるので、積層工程S5において形成されるグリーン積層体、焼成工程S6において形成される集合基板の構成が部分的に異なる。この点について、図18を参照して説明する。 A method for manufacturing the varistor V4 will be described. The varistor V4 is manufactured by the same manufacturing method as the varistor V1 according to the first embodiment. However, since the configuration of the internal electrodes in the first and second varistor portions is different, the green laminate formed in the lamination step S5. The structure of the aggregate substrate formed in the firing step S6 is partially different. This point will be described with reference to FIG.
図18(a)は、グリーン積層体の概略断面図である。第4実施形態のグリーン積層体300Cは、複数のグリーン素体30Cを含んでいる。このグリーン積層体300Cは、放熱グリーン部308と、第1のバリスタグリーン部390と、第2のバリスタグリーン部400とを備えている。
FIG. 18A is a schematic cross-sectional view of a green laminate. The green
第1のバリスタグリーン部390は、バリスタグリーン層(第1のバリスタグリーン層)391と、複数の内部電極パターン392a〜394a,392b〜394b,395〜397と、複数対の表面電極パターン398a,398bと、複数の貫通導体パターン399a,399bとを備える。この複数の内部電極パターン392a〜394a,392b〜394b,395〜397は、内部電極92a〜94a,92b〜94b,95〜97にそれぞれ対応する。複数対の表面電極パターン398a,398bは、一対の表面電極98a,98bに対応する。複数の貫通導体パターン399a,399bは、貫通導体99a,99bに対応する。
The first varistor
それぞれの複数の内部電極パターン392a〜394a,392b〜394b,395〜397と、複数対の表面電極パターン398a,398bと、導体ペーストが充填されたスルーホールとがそれぞれ形成されたバリスタグリーンシートを所定の順序で積層することにより、第1のバリスタグリーン部390を形成する。バリスタグリーン層391は、Z方向に互いに対向する主面(第1の主面)391a及び主面(第2の主面)391bを備えている。この主面391bが、放熱グリーン部308の主面308aと接合している。
A varistor green sheet in which a plurality of
第2のバリスタグリーン部400は、バリスタグリーン層(第2のバリスタグリーン層)401と、複数の内部電極パターン402a〜404a,402b〜404b,405〜407と、複数対の表面電極パターン408a,408bと、複数の貫通導体パターン409a,409bとを備える。この複数の内部電極パターン402a〜404a,402b〜404b,405〜407は、内部電極102a〜104a,102b〜104b,105〜107にそれぞれ対応する。複数対の表面電極パターン408a,408bは、一対の表面電極108a,108bに対応する。複数の貫通導体パターン409a,409bは、貫通導体109a,109bに対応する。
The second varistor
それぞれの複数の内部電極パターン402a〜404a,402b〜404b,405〜407と、複数対の表面電極パターン408a,408bと、導体ペーストが充填されたスルーホールとがそれぞれ形成されたバリスタグリーンシートを所定の順序で積層することにより、第2のバリスタグリーン部400を形成する。バリスタグリーン層401は、Z方向に互いに対向する主面(第3の主面)401a及び主面(第4の主面)401bを備えている。この主面401bが、放熱グリーン部308の主面308aと接合している。第1のバリスタグリーン部390と第2のバリスタグリーン部400とは、放熱グリーン部308に対して対称的に形成されている。
A varistor green sheet having a plurality of
引き続いて、図18(b)を参照して、第4実施形態に係る集合基板31Cについて説明する。集合基板31Cは、素体3Cを複数含んでいる。この集合基板31Cは、放熱層9と、第1のバリスタグリーン部390が焼成して形成された第1のバリスタ部298と、第2のバリスタグリーン部400が焼成して形成された第2のバリスタ部299とを備えている。この集合基板31Cは、放熱層9に対して対称な構成を有している。
Subsequently, a
このように形成した集合基板31Cに絶縁層45,46を形成し、複数対の外部電極6,7を形成することにより、外部電極付き集合基板が完成する。この外部電極付き集合基板を切断することにより、複数のバリスタV4が完成する。
The insulating layers 45 and 46 are formed on the
このバリスタV4においても、バリスタ素体91,101は、ZnOを主成分としており、放熱部8は、金属であるAgと、バリスタ素体91,101の主成分であるZnOを含む金属酸化物との複合材料によって形成されている。したがって、第1実施形態と同様に、第1のバリスタ部90と放熱部8との接合強度が十分に確保され、外部電極6,7を介して外部素子から第1のバリスタ部90に伝わった熱は、放熱部8における面80aから露出する側面に渡って形成される導通経路を伝って効率良く放熱される。また、第2のバリスタ部100と放熱部8との接合強度も十分に確保されている。
Also in this varistor V4, the
また、放熱グリーン部308の焼成時における収縮率と第1及び第2のバリスタグリーン部390,400の焼成時における収縮率は異なるが、放熱グリーン部308の主面308aに第1のバリスタグリーン部390が接触し、放熱グリーン部308の主面308bに第2のバリスタグリーン部400が接触して、放熱グリーン部308を第1のバリスタグリーン部390と第2のバリスタグリーン部400とで挟んでいるので、焼成時における反りの発生を防止して平面状の集合基板31Cを形成することができる。この平面状の集合基板に外部電極6,7を形成し、切断して個々のバリスタV4を得るので、放熱効率の良い複数のバリスタV4を容易に製造することができる。
Further, the shrinkage rate during firing of the heat dissipating
[第5実施形態]
本発明の第5実施形態に係るバリスタについて説明する。図19は、本発明の第5実施形態に係るバリスタを示す概略断面図である。図19に示すバリスタV5は、一対の内部電極がそれぞれ複数対(本実施形態では3対)形成されている点で第2実施形態に係るバリスタV2と異なっている。バリスタV5は、素体3に代えて素体3Dを備え、この素体3Dは、第1及び第2のバリスタ部10,20に代えて、第1及び第2のバリスタ部110,120を備えている。
[Fifth Embodiment]
A varistor according to a fifth embodiment of the present invention will be described. FIG. 19 is a schematic sectional view showing a varistor according to the fifth embodiment of the present invention. A varistor V5 shown in FIG. 19 is different from the varistor V2 according to the second embodiment in that a plurality of pairs of internal electrodes (three pairs in this embodiment) are formed. The varistor V5 includes an
第1のバリスタ部110は、バリスタ素体(第1のバリスタ素体)111と、バリスタ素体111内において互いに対向する3対の内部電極(第1及び第2の内部電極)112,113と、貫通導体114,115と、を備えている。バリスタ素体111は、Z方向に対向する面(第1の面)111aと面(第2の面)111bとを備えている。この面111bは、放熱部8の面8aと接合している。内部電極112,113は、互いにX方向にずれて、一部がZ方向に互いに対向している。内部電極112と内部電極113とは、バリスタ層を介して交互に積層されている。
The
貫通電極114は、Z方向に伸び、3つの内部電極112に物理的且つ電気的に接続され、先端が面111aから露出している。貫通電極114の先端は、絶縁層4の開口部4aに位置し、外部電極6と物理的且つ電気的に接続されている。貫通電極115は、Z方向に伸び、3つの内部電極113に物理的且つ電気的に接続され、他端が面111aから露出している。貫通電極115の先端は、絶縁層4の開口部4bに位置し、外部電極7と物理的且つ電気的に接続されている。すなわち、内部電極112は、貫通電極114によって外部電極6と電気的に接続され、内部電極113は、貫通電極115によって外部電極7と電気的に接続されている。
The through
第2のバリスタ部120は、略直方体形状のバリスタ素体(第1のバリスタ素体)121と、バリスタ素体121内において互いに対向する3対の内部電極(第3及び第4の内部電極)122,123と、貫通導体124,125と、を備えている。バリスタ素体121は、Z方向に対向する面(第3の面)121aと面(第4の面)121bとを備えている。面121a上には、絶縁層5が形成され、面121bは、放熱部8の面8bと接合している。内部電極122,123は、X方向にずれて、一部がZ方向に互いに対向している。内部電極122と内部電極123とは、バリスタ層を介して交互に積層されている。
The
貫通電極124は、Z方向に伸び、3つの内部電極122に物理的且つ電気的に接続され、先端が面121aから露出し、絶縁層5に覆われている。貫通電極125は、Z方向に伸び、3つの内部電極123に物理的且つ電気的に接続され、先端が面121aから露出し、絶縁層5に覆われている。第1のバリスタ部110と第2のバリスタ部120とは、放熱部8に対して対称的に形成されている。
The through
このバリスタV5の製造方法について説明する。バリスタV5は、第2実施形態に係るバリスタV2と同様な製造方法により製造されるが、第1及び第2のバリスタ部における内部電極の構成が異なるので、積層工程S5において形成されるグリーン積層体、焼成工程S6において形成される集合基板の構成が部分的に異なる。この点について、図20を参照して説明する。 A method for manufacturing the varistor V5 will be described. The varistor V5 is manufactured by the same manufacturing method as the varistor V2 according to the second embodiment, but the configuration of the internal electrodes in the first and second varistor portions is different, so that the green laminate formed in the lamination step S5. The structure of the aggregate substrate formed in the firing step S6 is partially different. This point will be described with reference to FIG.
図20(a)は、グリーン積層体の概略断面図である。第5実施形態のグリーン積層体300Dは、複数のグリーン素体30Dを含んでいる。このグリーン積層体300Dは、放熱グリーン部308と、第1のバリスタグリーン部410と、第2のバリスタグリーン部420とを備えている。
FIG. 20A is a schematic cross-sectional view of the green laminate. The green
第1のバリスタグリーン部410は、バリスタグリーン層(第1のバリスタグリーン層)411と、複数の内部電極パターン412,413と、複数の貫通導体パターン414,415とを備える。この複数の内部電極パターン412,413は、内部電極112,113にそれぞれ対応する。複数の貫通導体パターン414,415は、貫通導体114,115に対応する。
The first varistor
それぞれの複数の内部電極パターン412,413と、複数の貫通導体パターン414,415が形成されたバリスタグリーンシートを所定の順序で積層することにより、第1のバリスタグリーン部410を形成することができる。バリスタグリーン層411は、Z方向に互いに対向する主面(第1の主面)411a及び主面(第2の主面)411bを備えている。この主面411bが、放熱グリーン部308の主面308aと接合している。
The first varistor
第2のバリスタグリーン部420は、バリスタグリーン層(第1のバリスタグリーン層)421と、複数の内部電極パターン422,423と、複数の貫通導体パターン424,425とを備える。この複数の内部電極パターン422,423は、内部電極122,123にそれぞれ対応する。複数の貫通導体パターン424,425は、貫通導体124,125に対応する。
The second varistor
それぞれの複数の内部電極パターン422,423と、複数の貫通導体パターン424,425が形成されたバリスタグリーンシートを所定の順序で積層することにより、第2のバリスタグリーン部420を形成することができる。バリスタグリーン層421は、Z方向に互いに対向する主面(第3の主面)421a及び主面(第4の主面)421bを備えている。この主面421bが、放熱グリーン部308の主面308aと接合している。第1のバリスタグリーン部410と第2のバリスタグリーン部420とは、放熱グリーン部308に対して対称的に形成されている。
The second varistor
引き続いて、図20(b)を参照して、第5実施形態に係る集合基板31Dについて説明する。集合基板31Dは、素体3Dを複数含んでいる。この集合基板31Dは、放熱層9と、第1のバリスタグリーン部410が焼成して形成された第1のバリスタ部110と、第2のバリスタグリーン部420が焼成して形成された第2のバリスタ部120とを備えている。この集合基板31Dは、放熱層9に対して対称な構成を有している。
Subsequently, a
このように形成した集合基板31Dに絶縁層45,46を形成し、複数対の外部電極6,7を形成することにより、外部電極付き集合基板が完成する。この外部電極付き集合基板を切断することにより、複数のバリスタV5が完成する。
The insulating layers 45 and 46 are formed on the
このバリスタV5においても、バリスタ素体111,121は、ZnOを主成分としており、放熱部8は、金属であるAgと、バリスタ素体111,121の主成分であるZnOを含む金属酸化物との複合材料によって形成されている。したがって、第1実施形態と同様に、第1のバリスタ部110と放熱部8との接合強度が十分に確保され、外部電極6,7を介して外部素子から第1のバリスタ部110に伝わった熱は、放熱部8における側面80aから露出する側面に渡って形成される導通経路を伝って効率良く放熱される。また、第2のバリスタ部120と放熱部8との接合強度も十分に確保される。
Also in this varistor V5, the
また、放熱グリーン部308の焼成時における収縮率と第1及び第2のバリスタグリーン部410,420の焼成時における収縮率は異なるが、放熱グリーン部308の主面308aに第1のバリスタグリーン部410が接触し、放熱グリーン部308の主面308bに第2のバリスタグリーン部420が接触して、放熱グリーン部308を第1のバリスタグリーン部410と第2のバリスタグリーン部420とで挟んでいるので、焼成時における反りの発生を防止して平面状の集合基板31Dを形成することができる。この平面状の集合基板に外部電極6,7を形成し、切断して個々のバリスタV5を得るので、放熱効率の良い複数のバリスタV5を容易に製造することができる。
Further, the shrinkage rate during firing of the heat dissipating
本発明は、上記実施形態に限られるものではなく、種々の変形が可能である。 The present invention is not limited to the above embodiment, and various modifications can be made.
上記の第1〜第5実施形態では、グリーン積層体300,300A〜300Dにおいて第1のバリスタグリーン部310,360,390,410と第2のバリスタグリーン部320,370,400,420とは放熱グリーン部308,380に対して対称的に形成され、集合基板31,31A〜31Dにおいて第1のバリスタ部19,69,298,419と第2のバリスタ部29,79,299,429とが放熱層9,89に対して対称的に形成され、バリスタV1〜V5において第1のバリスタ部10,60,90,110と第2のバリスタ部20,79,100,120とが放熱部8,80に対して対称的に形成されとしたが、これに限られない。グリーン積層体300,300A〜300Dにおける第1のバリスタグリーン部310,360,390,410と第2のバリスタグリーン部320,370,400,420とは、X方向にずれていてもよいし、構成要素の厚みがそれぞれ異なっていてもよい。これにより、集合基板31,31A〜31Dにおける第1のバリスタ部19,69,298,419と第2のバリスタ部29,79,299,429とが、X方向にずれていてもよいし、構成要素の厚みがそれぞれ異なっていてもよい。また、バリスタV1〜V5における第1のバリスタ部10,60,90,110と第2のバリスタ部20,79,100,120とが、X方向にずれていてもよいし、構成要素の厚みがそれぞれ異なっていてもよい。
In the first to fifth embodiments, the first varistor
上記の第1,第4実施形態では、表面電極13,14,23,24,98a,98b,108a,108bは、焼成工程S6において焼成することにより形成したが、これに限られない。焼成工程S6の後に、焼成工程S6で形成された集合基板に、表面電極13,14,23,24,98a,98b,108a,108bを印刷して形成してもよい。
In the first and fourth embodiments, the
上記の各実施形態では、バリスタ素体11,21,61,71,91,101,111,121の主成分である半導体セラミックスとしてZnOを例示しているが、このような半導体セラミックスとしては、ZnOの他、SrTiO3、BaTiO3、SiCなどを用いてもよい。
In each of the above-described embodiments, ZnO is exemplified as the semiconductor ceramic that is the main component of the
バリスタV1〜V5には、InGaNAs系の半導体LEDなど、GaN系以外の窒化物系半導体LEDを接続してもよく、窒化物系以外の半導体LEDやLDなどを接続してもよい。LEDに限られず、電界効果トランジスタ(FET)、バイポーラトランジスタなど、動作中に発熱する各種の電子素子を接続してもよい。 The varistors V1 to V5 may be connected to non-GaN-based nitride semiconductor LEDs such as InGaNAs-based semiconductor LEDs, or may be connected to non-nitride-based semiconductor LEDs or LDs. Various electronic elements that generate heat during operation, such as a field effect transistor (FET) and a bipolar transistor, may be connected without being limited to the LED.
V1〜V5…バリスタ、3…素体、4,5…絶縁層、6,7…外部電極、8…放熱部、10…第1のバリスタ部、11,21…バリスタ素体、12…内部電極、13,14…表面電極、19…第1のバリスタ部、20…第2のバリスタ部、29…第2のバリスタ部、30…グリーン素体、31…集合基板、32…外部電極付き集合基板、300…グリーン積層体、308…放熱グリーン部、309…放熱グリーンシート、310…第1のバリスタグリーン部、311…バリスタグリーン層、312…内部電極パターン、313…表面電極パターン、320…第2のバリスタグリーン部。 V1 to V5 ... Varistor, 3 ... Element, 4, 5 ... Insulating layer, 6, 7 ... External electrode, 8 ... Heat radiation part, 10 ... First varistor part, 11, 21 ... Varistor element body, 12 ... Internal electrode , 13, 14 ... surface electrode, 19 ... first varistor part, 20 ... second varistor part, 29 ... second varistor part, 30 ... green body, 31 ... collective substrate, 32 ... collective substrate with external electrodes , 300 ... Green laminated body, 308 ... Heat dissipating green part, 309 ... Heat dissipating green sheet, 310 ... First varistor green part, 311 ... Varistor green layer, 312 ... Internal electrode pattern, 313 ... Surface electrode pattern, 320 ... Second The barista green club.
Claims (14)
主成分としてZnOが含まれ電圧非直線特性を発現する第2のバリスタ素体層と、前記第2のバリスタ素体層内において前記第2のバリスタ素体層の延在方向に配列した複数の第2の内部電極と、を有し、互いに対向する第3の主面及び第4の主面を有する第2のバリスタ部と、
互いに対向する第5の主面及び第6の主面を有し、金属と金属酸化物の複合材料からなり且つ収縮率が前記第1及び第2のバリスタ素体層と異なる放熱層と、
を備え、
前記放熱層の前記第5の主面が前記第1のバリスタ部の前記第2の主面と接触し、前記放熱層の前記第6の主面が前記第2のバリスタ部の前記第4の主面と接触し、
前記放熱層には、前記放熱層に含まれる金属により放熱経路が確立されていることを特徴とする集合基板。 A first varistor element layer containing ZnO as a main component and exhibiting voltage non-linear characteristics; and a plurality of varistor elements arranged in the extending direction of the first varistor element layer in the first varistor element layer. A first varistor section having a first main surface and a second main surface facing each other,
A second varistor element layer containing ZnO as a main component and exhibiting a voltage non-linear characteristic; and a plurality of varistor element layers arranged in the extending direction of the second varistor element layer in the second varistor element layer. A second varistor section having a third main surface and a fourth main surface facing each other,
A heat dissipating layer having a fifth main surface and a sixth main surface facing each other, made of a composite material of a metal and a metal oxide, and having a shrinkage ratio different from that of the first and second varistor element layers;
With
The fifth main surface of the heat dissipation layer is in contact with the second main surface of the first varistor portion, and the sixth main surface of the heat dissipation layer is the fourth main surface of the second varistor portion. In contact with the main surface,
In the heat dissipation layer, a heat dissipation path is established by a metal contained in the heat dissipation layer.
前記第2のバリスタ部は、各前記複数の第2の内部電極に少なくとも一部がそれぞれ対向して前記第3の主面に形成された複数対の第2の表面電極を有することを特徴とする請求項1記載の集合基板。 The first varistor section includes a plurality of pairs of first surface electrodes formed on the first main surface at least partially facing each of the plurality of first internal electrodes.
The second varistor section includes a plurality of pairs of second surface electrodes formed on the third main surface at least partially facing each of the plurality of second internal electrodes. The aggregate substrate according to claim 1.
前記第2のバリスタ部は、前記第3の主面と前記第4の主面との対向方向に前記複数の第2の内部電極それぞれと対向する複数の第4の内部電極を有することを特徴とする請求項1に記載の集合基板。 The first varistor portion has a plurality of third internal electrodes facing each of the plurality of first internal electrodes in a facing direction of the first main surface and the second main surface,
The second varistor section includes a plurality of fourth internal electrodes facing each of the plurality of second internal electrodes in a facing direction of the third main surface and the fourth main surface. The collective substrate according to claim 1.
前記複数対の第1の表面電極のうちの各対における他方の第1の表面電極それぞれと電気的に接続された複数の第2の外部電極と、を備えることを特徴とする請求項2に記載の集合基板。 A plurality of first external electrodes electrically connected to each of one first surface electrode in each pair of the plurality of pairs of first surface electrodes;
3. A plurality of second external electrodes electrically connected to each of the other first surface electrodes in each pair of the plurality of pairs of first surface electrodes. The collective board described.
前記複数の第2の内部電極それぞれと電気的に接続された複数の第2の外部電極と、を備えることを特徴とする請求項3に記載の集合基板。 A plurality of first external electrodes electrically connected to each of the plurality of first internal electrodes;
The collective substrate according to claim 3, further comprising a plurality of second external electrodes electrically connected to each of the plurality of second internal electrodes.
前記放熱層に含まれるAgが、前記第1のバリスタ素体層と前記第2のバリスタ素体層とに拡散していることを特徴とする請求項1〜5のいずれか一項に記載の集合基板。 The heat dissipation layer contains Ag as a metal,
The Ag contained in the heat radiating layer is diffused in the first varistor element layer and the second varistor element layer. Collective board.
前記準備工程において準備された前記バリスタグリーンシートと前記内部電極パターンが形成されたバリスタグリーンシートと前記放熱グリーンシートとを積層して、第1のバリスタグリーン部と第2のバリスタグリーン部と放熱グリーン部とを有するグリーン積層体を形成する積層工程と、
前記グリーン積層体を焼成して集合基板を得る焼成工程と、
を備え、
前記積層工程では、
前記第1のバリスタグリーン部が、前記バリスタグリーンシートが積層された第1のバリスタグリーン層と、前記第1のバリスタグリーン層内において前記第1のバリスタグリーン層の延在方向に配列した複数の前記内部電極パターンと、を有すると共に、互いに対向する第1の主面及び第2の主面を有し、
前記第2のバリスタグリーン部が、前記バリスタグリーンシートが積層された第2のバリスタグリーン層と、前記第2のバリスタグリーン層内において前記第2のバリスタグリーン層の延在方向に配列した複数の前記内部電極パターンと、を有すると共に、互いに対向する第3の主面及び第4の主面を有し、
前記放熱グリーン部が、前記放熱グリーンシートを積層して形成され、互いに対向する第5の主面及び第6の主面を有し、
前記放熱グリーン部の前記第5の主面が、前記第1のバリスタグリーン部の前記第2の主面と接触し、前記放熱グリーン部の前記第6の主面が、前記第2のバリスタグリーン部の前記第4の主面と接触するように、
前記バリスタグリーンシートと前記内部電極パターンが形成されたバリスタグリーンシートと前記放熱グリーンシートとを積層して前記グリーン積層体を形成することを特徴とする集合基板の製造方法。 Varistor green sheet containing a varistor composition powder mainly composed of ZnO for forming a varistor layer exhibiting voltage nonlinear characteristics, a varistor green sheet having an internal electrode pattern formed thereon, and a composite of metal and metal oxide A preparatory step of preparing a predetermined number of heat dissipating green sheets made of a material and having a shrinkage rate different from that of the varistor layer;
The varistor green sheet prepared in the preparation step, the varistor green sheet on which the internal electrode pattern is formed, and the heat dissipating green sheet are laminated to form a first varistor green part, a second varistor green part, and a heat dissipating green. A laminating step of forming a green laminate having a portion;
A firing step of firing the green laminate to obtain an aggregate substrate;
With
In the lamination step,
The first varistor green portion includes a first varistor green layer on which the varistor green sheets are stacked, and a plurality of the varistor green portions arranged in the extending direction of the first varistor green layer in the first varistor green layer. The internal electrode pattern, and having a first main surface and a second main surface facing each other,
The second varistor green portion includes a second varistor green layer on which the varistor green sheets are stacked, and a plurality of varistor green portions arranged in the extending direction of the second varistor green layer in the second varistor green layer. And having the third main surface and the fourth main surface facing each other,
The heat-dissipating green part is formed by stacking the heat-dissipating green sheets, and has a fifth main surface and a sixth main surface facing each other;
The fifth main surface of the heat dissipation green portion is in contact with the second main surface of the first varistor green portion, and the sixth main surface of the heat dissipation green portion is the second varistor green. So as to come into contact with the fourth main surface of the part,
A method for manufacturing an aggregate substrate, comprising: stacking the varistor green sheet, the varistor green sheet on which the internal electrode pattern is formed, and the heat dissipation green sheet to form the green laminate.
前記積層工程で形成する前記グリーン積層体は、
前記第1のバリスタグリーン部が、当該第1のバリスタグリーン部において配列した各複数の前記内部電極パターンについて少なくとも一部がそれぞれ対向して前記第1の主面上に形成された一対の前記表面電極パターンを更に有し、
前記第2のバリスタグリーン部が、当該第2のバリスタグリーン部において配列した各複数の前記内部電極パターンについて少なくとも一部がそれぞれ対向して前記第3の主面上に形成された一対の前記表面電極パターンを更に有することを特徴とする請求項9に記載の集合基板の製造方法。 In the preparation step, a predetermined number of surface electrode patterns are prepared,
The green laminate formed in the lamination step is
The first varistor green part is a pair of surfaces formed on the first main surface at least partially facing each of the plurality of internal electrode patterns arranged in the first varistor green part. It further has an electrode pattern,
The second varistor green part is a pair of surfaces formed on the third main surface so that at least a part of each of the plurality of internal electrode patterns arranged in the second varistor green part is opposed to each other. The method for manufacturing a collective substrate according to claim 9, further comprising an electrode pattern.
前記第1のバリスタグリーン部が、当該第1のバリスタグリーン部において配列した複数の前記内部電極パターンそれぞれについて前記第1及び前記第2の主面の対向方向に少なくとも一部が対向して前記第1のバリスタグリーン層内に配置された複数の前記内部電極パターンを更に備え、
前記第2のバリスタグリーン部が、当該第2のバリスタグリーン部において配列した複数の前記内部電極パターンそれぞれについて前記第3及び前記第4の主面の対向方向に少なくとも一部が対向して前記第2のバリスタグリーン層内に配置された複数の前記内部電極パターンを更に備えることを特徴とする請求項9に記載の集合基板の製造方法。 The green laminate formed in the lamination step is
The first varistor green part is at least partially opposed to each of the plurality of internal electrode patterns arranged in the first varistor green part in the opposing direction of the first and second main surfaces. A plurality of the internal electrode patterns disposed in one varistor green layer;
The second varistor green part is arranged such that at least a part of each of the plurality of internal electrode patterns arranged in the second varistor green part is opposed to the third and fourth main surfaces in the opposing direction. The method for manufacturing an aggregate substrate according to claim 9, further comprising a plurality of the internal electrode patterns arranged in the two varistor green layers.
前記焼成工程において、前記放熱グリーンシートに含まれるAgが、前記第1のバリスタグリーン層と前記第2のバリスタグリーン層とに拡散することを特徴とする請求項9〜11のいずれか一項に記載の集合基板の製造方法。 The heat dissipation green sheet contains Ag as a metal,
In the said baking process, Ag contained in the said heat dissipation green sheet diffuses in a said 1st varistor green layer and a said 2nd varistor green layer, It is any one of Claims 9-11 characterized by the above-mentioned. The manufacturing method of the collective substrate as described.
前記切断工程では、前記放熱層に含まれる金属により確立されていると共に前記放熱グリーン部の前記第5の主面に相当する面から至る放熱経路が露出するように、前記集合基板を切断することを特徴とする請求項9〜13のいずれか一項に記載の集合基板の製造方法。 Further comprising a cutting step of cutting the aggregate substrate to obtain a plurality of element bodies;
In the cutting step, the aggregate substrate is cut so that a heat dissipation path that is established by the metal included in the heat dissipation layer and extends from a surface corresponding to the fifth main surface of the heat dissipation green portion is exposed. The method for manufacturing a collective substrate according to any one of claims 9 to 13.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010261196A JP2011040793A (en) | 2010-11-24 | 2010-11-24 | Collective substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010261196A JP2011040793A (en) | 2010-11-24 | 2010-11-24 | Collective substrate and method of manufacturing the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008015243A Division JP5032351B2 (en) | 2008-01-25 | 2008-01-25 | Barista |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011040793A true JP2011040793A (en) | 2011-02-24 |
Family
ID=43768158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010261196A Pending JP2011040793A (en) | 2010-11-24 | 2010-11-24 | Collective substrate and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011040793A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990915A (en) * | 1982-11-16 | 1984-05-25 | ティーディーケイ株式会社 | Laminated part |
| JPH08153606A (en) * | 1994-11-30 | 1996-06-11 | Matsushita Electric Ind Co Ltd | Laminated varistor |
| JP2008537328A (en) * | 2005-04-11 | 2008-09-11 | エプコス アクチエンゲゼルシャフト | Electrical multilayer module and method of manufacturing multilayer module |
| JP2008270391A (en) * | 2007-04-18 | 2008-11-06 | Matsushita Electric Ind Co Ltd | Multilayer chip varistor and manufacturing method thereof |
-
2010
- 2010-11-24 JP JP2010261196A patent/JP2011040793A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5990915A (en) * | 1982-11-16 | 1984-05-25 | ティーディーケイ株式会社 | Laminated part |
| JPH08153606A (en) * | 1994-11-30 | 1996-06-11 | Matsushita Electric Ind Co Ltd | Laminated varistor |
| JP2008537328A (en) * | 2005-04-11 | 2008-09-11 | エプコス アクチエンゲゼルシャフト | Electrical multilayer module and method of manufacturing multilayer module |
| JP2008270391A (en) * | 2007-04-18 | 2008-11-06 | Matsushita Electric Ind Co Ltd | Multilayer chip varistor and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5032351B2 (en) | Barista | |
| JP5233400B2 (en) | Barista | |
| JP5163228B2 (en) | Barista | |
| JP4888225B2 (en) | Varistor and light emitting device | |
| JP4146464B2 (en) | Light emitting device | |
| KR100841916B1 (en) | Varistor and light-emitting apparatus | |
| JP2011040793A (en) | Collective substrate and method of manufacturing the same | |
| JP5956185B2 (en) | Multiple wiring board | |
| JP7209740B2 (en) | Substrates for mounting electronic components and electronic devices | |
| JP5981389B2 (en) | Wiring board | |
| JP5034723B2 (en) | Surge absorbing element and light emitting device | |
| JP7438781B2 (en) | wiring board | |
| WO2017082416A1 (en) | Electronic component package | |
| JP6747901B2 (en) | Substrate for mounting electronic element and electronic device | |
| JP4730205B2 (en) | Assembly board | |
| JP6258679B2 (en) | Wiring board and electronic device | |
| CN116344128A (en) | Surface-mounted resistor and method for manufacturing same | |
| WO2020158808A1 (en) | Substrate for mounting electronic component, and electronic device | |
| JP2008263236A (en) | Electronic equipment | |
| JP2015088661A (en) | Wiring board and electronic equipment device having the same | |
| JP2006066651A (en) | Multiple wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130723 |