JP2011040503A - Method of manufacturing semiconductor device, and printing tool - Google Patents
Method of manufacturing semiconductor device, and printing tool Download PDFInfo
- Publication number
- JP2011040503A JP2011040503A JP2009185166A JP2009185166A JP2011040503A JP 2011040503 A JP2011040503 A JP 2011040503A JP 2009185166 A JP2009185166 A JP 2009185166A JP 2009185166 A JP2009185166 A JP 2009185166A JP 2011040503 A JP2011040503 A JP 2011040503A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- printing
- manufacturing
- position information
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
本発明は、半導体装置の製造方法、及び印字治具に関する。 The present invention relates to a method for manufacturing a semiconductor device and a printing jig.
一般的に半導体パッケージは、組立後に、検査が行われ、良品と不良品とが選別されている。 In general, a semiconductor package is inspected after assembling to select non-defective products and defective products.
従来、PBGA製造に代表されるように、大サイズ基板でマトリックス状にチップを配列し、一括封止後に個片に切断される製法が主流である。しかし、近年、FCBGAに代表される大型の半導体パッケージでは、あらかじめ基板メーカーにて、個片化する必要があり、複数の半導体装置を同一工程内で同時に組み立てることが行われている。このような製造方法においては、組立工程に起因する不良が、組立工程において各半導体パッケージが配置されていた位置に依存して発生することがある。このような場合、不良原因などを解析するため、不良品と判定された半導体パッケージが、組立工程においてどの位置に配置されていたのかを特定することが求められる。 Conventionally, as represented by PBGA production, the mainstream is a manufacturing method in which chips are arranged in a matrix on a large-sized substrate and cut into individual pieces after batch sealing. However, in recent years, large semiconductor packages represented by FCBGA need to be separated into pieces by a substrate manufacturer in advance, and a plurality of semiconductor devices are assembled at the same time in the same process. In such a manufacturing method, a defect caused by the assembly process may occur depending on a position where each semiconductor package is arranged in the assembly process. In such a case, in order to analyze the cause of the defect or the like, it is required to specify the position where the semiconductor package determined to be a defective product is arranged in the assembly process.
特許文献1(特開2006−303517号公報)には、配線基板上に複数の半導体チップを搭載する工程と、その配線基板上に搭載した複数の半導体チップを複数のブロックに分割して樹脂により封止した後、ブロックのそれぞれを複数の個片に分割することによって、複数の樹脂封止方半導体装置を得る工程とを含む半導体装置の製造方法が開示されている。この半導体装置の製造方法は、ブロックそれぞれを複数の個片に分割する工程に先立ち、配線基板の実装面の一部又は樹脂封止体の一部に、複数の樹脂封止型半導体装置のそれぞれのアドレス情報を付与することを特徴とする。図1は、特許文献1に記載されたマトリクス基板の平面図である。 Patent Document 1 (Japanese Patent Application Laid-Open No. 2006-303517) discloses a process of mounting a plurality of semiconductor chips on a wiring board, and dividing the plurality of semiconductor chips mounted on the wiring board into a plurality of blocks and using a resin. A method of manufacturing a semiconductor device is disclosed that includes a step of obtaining a plurality of resin-sealed semiconductor devices by dividing each of the blocks into a plurality of pieces after sealing. In this semiconductor device manufacturing method, prior to the step of dividing each block into a plurality of pieces, each of a plurality of resin-encapsulated semiconductor devices is formed on a part of a mounting surface of a wiring board or a part of a resin-encapsulated body The address information is assigned. FIG. 1 is a plan view of a matrix substrate described in Patent Document 1. FIG.
特許文献1に記載された半導体装置の製造方法によれば、配線基板が個片に分割される前に、配線基板の一部にアドレス情報が付与される。パッケージ基板は、組立工程(半導体チップを搭載する工程、及び樹脂により封止工程など)の後に、複数の個片に分割される。分割後であっても、アドレス情報により、半導体装置が配線基板のどの部分に位置していたかを知ることができる。すなわち、半導体装置が組立工程で配置されていた位置を知ることができる。 According to the method of manufacturing a semiconductor device described in Patent Document 1, address information is given to a part of the wiring board before the wiring board is divided into pieces. The package substrate is divided into a plurality of pieces after an assembly process (a process of mounting a semiconductor chip and a sealing process using a resin). Even after the division, it is possible to know in which part of the wiring board the semiconductor device is located by the address information. That is, it is possible to know the position where the semiconductor device has been arranged in the assembly process.
一方、前述の通り、個片への分割が組立工程の後に行われるのではなく、組立工程の前に分割され、分割された個片のパッケージ基板に対して組立工程が実施される場合、支持体(搬送トレイ)上に、複数の個片のパッケージ基板が搭載される。複数のパッケージ基板は、搬送トレイにより、組立工程で使用される処理装置に搬送される。そして、各パッケージ基板上において、半導体装置が組み立てられ、半導体パッケージが得られる。この場合、各パッケージ基板の組立工程における位置は、搬送トレイ上のどの位置に置かれていたかに依存する。従って、不良解析に際しては、各パッケージ基板が搬送トレイ上のどの位置に置かれていたものであるかを、組立工程後であっても識別可能なようにしておくことが望まれる。しかし、特許文献1に記載された半導体装置の製造方法は、組立工程の後に個片化が行われることが前提になっている。従って、個片のパッケージ基板に対して組立工程が実施される場合には、個片のパッケージ基板が、搬送トレイ上のどの位置に置かれていたものであったのかを組立工程後に識別することができない、という問題点があった。 On the other hand, as described above, when the division into individual pieces is not performed after the assembly process, but is divided before the assembly process, and the assembly process is performed on the divided package substrate, the support is provided. A plurality of individual package substrates are mounted on the body (conveying tray). The plurality of package substrates are transferred to a processing apparatus used in an assembly process by a transfer tray. Then, the semiconductor device is assembled on each package substrate to obtain a semiconductor package. In this case, the position of each package substrate in the assembly process depends on the position on the transport tray. Therefore, in the failure analysis, it is desirable to be able to identify where each package substrate is placed on the transport tray even after the assembly process. However, the manufacturing method of the semiconductor device described in Patent Document 1 is premised on the separation being performed after the assembly process. Therefore, when an assembly process is performed on an individual package substrate, the position where the individual package substrate was placed on the transport tray is identified after the assembly process. There was a problem that it was not possible.
本発明に係る半導体装置の製造方法は、支持体上における複数の異なる位置に、互いに独立した複数のパッケージ基板を搭載し、前記各パッケージ基板上で半導体装置を組み立てる工程と、前記複数のパッケージ基板の各々に、前記支持体上における位置を特定する位置情報を印字する工程とを具備する。 A method of manufacturing a semiconductor device according to the present invention includes a step of mounting a plurality of independent package substrates at a plurality of different positions on a support, and assembling the semiconductor device on each of the package substrates, and the plurality of package substrates Each of which includes a step of printing position information for specifying a position on the support.
本発明に係る印字治具は、支持体における複数の位置夫々に対応して設けられた複数のマーク形成面と、前記複数のマーク形成面を連結する連結部とを具備する。前記複数のマーク形成面のそれぞれには、対応する複数の位置に搭載されたパッケージ基板に位置情報を転写させるためのマークが形成されている。前記位置情報は、前記支持体上における位置を特定する情報である。 A printing jig according to the present invention includes a plurality of mark forming surfaces provided corresponding to a plurality of positions on a support, and a connecting portion that connects the plurality of mark forming surfaces. Each of the plurality of mark forming surfaces is formed with a mark for transferring position information to a package substrate mounted at a plurality of corresponding positions. The position information is information for specifying a position on the support.
本発明によれば、個片のパッケージ基板に対して組立工程が実施される場合であっても、各パッケージ基板の組立工程における位置を識別することができる、半導体装置の製造方法、及び印字治具が提供される。 According to the present invention, even when an assembling process is performed on an individual package substrate, the position of each package substrate in the assembling process can be identified, and a printing method can be identified. Tools are provided.
以下に、図面を参照しつつ、本発明の実施形態について説明する。図2は、本実施形態に係る半導体装置の製造方法を示すフローチャートである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 2 is a flowchart showing the method for manufacturing the semiconductor device according to this embodiment.
ステップS1;パッケージ基板の搭載
まず、複数のパッケージ基板を準備する。そして、複数のパッケージ基板を、搬送トレイ(支持体)上に搭載する。ここで、複数のパッケージ基板の各々は、個片である。すなわち、複数のパッケージ基板は、互いに独立している。後述するように、各パッケージ基板は、半導体チップなどが搭載される主面と、多数の電極ボールが形成される電極ボール形成面とを有している。本ステップでは、各パッケージ基板は、主面側を上向にして、搬送トレイ1上に搭載される。
Step S1: Mounting of package substrates First, a plurality of package substrates are prepared. Then, the plurality of package substrates are mounted on a transport tray (support). Here, each of the plurality of package substrates is an individual piece. That is, the plurality of package substrates are independent of each other. As will be described later, each package substrate has a main surface on which a semiconductor chip or the like is mounted and an electrode ball forming surface on which a large number of electrode balls are formed. In this step, each package substrate is mounted on the transport tray 1 with the main surface side facing upward.
図3は、搬送トレイ1を示す概略図である。図3に示されるように、搬送トレイ1には、複数の搭載エリア2(A1〜A8、B1〜B8、C1〜C8)が設けられている。複数のパッケージ基板の各々は、複数の搭載エリア2の各々の上に搭載される。
FIG. 3 is a schematic view showing the transport tray 1. As shown in FIG. 3, the transport tray 1 is provided with a plurality of mounting areas 2 (A1 to A8, B1 to B8, C1 to C8). Each of the plurality of package substrates is mounted on each of the plurality of
ステップS2;組立
次いで、複数のパッケージ基板8は、搬送トレイ1により、処理装置へと搬送される。そして、各パッケージ基板8の主面上で、半導体装置が組み立てられる。具体的には、半導体チップの搭載、封止体による封止などが行われる。
Step S2: Assembly Next, the plurality of
ステップS3;印字及びボール電極の形成
続いて、各パッケージ基板の表裏が逆にされる。すなわち、各パッケージ基板は、搬送トレイ1上において、ボール電極形成面側が上を向いた状態にされる。この際、各パッケージ基板が載せられている搭載エリア2は、変更されない。すなわち、各パッケージ基板は、搬送トレイ1上における同じ位置で、表裏が逆にされる。その後、ボール電極形成面に、位置情報が印字される。また、ボール電極形成面に、ボール電極が形成される。
Step S3: Printing and Ball Electrode Formation Subsequently, the front and back of each package substrate are reversed. That is, each package substrate is placed on the transport tray 1 with the ball electrode formation surface side facing up. At this time, the
位置情報は、搬送トレイ1上における搭載位置を特定する情報である。位置情報は、印字治具3により、印字される。
The position information is information for specifying the mounting position on the transport tray 1. The position information is printed by the
図4は、印字治具3を概略的に示す斜視図である。図4に示されるように、印字治具3は、連結部4、及び複数のピン5を備えている。連結部4は、平板状である。複数のピン5は、連結部4の下面に取り付けられており、連結部4の下面から突き出るように伸びている。複数のピン5は、搬送トレイ1における複数の搭載エリア2に対応するように、配置されている。複数のピン5の各々の先端部には、マーク形成面6が設けられている。
FIG. 4 is a perspective view schematically showing the
図5は、印字治具3を上方から見たときの透視図である。図5に示されるように、マーク形成面6には、対応する搭載エリア2を示す位置情報を印字するためのマーク7が、描かれている。そのマーク7は、例えば、凹凸により、形成される。
FIG. 5 is a perspective view when the
図6は、印字時における各パッケージ基板8の断面図である。各パッケージ基板8は、多数の電極ボール9が形成される、電極ボール形成面10を有している。印字治具3のマーク形成面6は、加熱された後に、各パッケージ基板8の電極ボール形成面10に押し当てられる。これにより、電極ボール形成面10に、対応する搭載エリア2を示す位置情報が印字される。電極ボール形成面10は、封止体等によって被覆されることはない。従って、印字された位置情報は、後工程で消えることはない。
FIG. 6 is a cross-sectional view of each
図7は、電極ボール形成面10の一例を示す平面図である。図7に示されるように、印字後には、電極ボール形成面10の角部に、位置情報11「A1」が印字されている。すなわち、このパッケージ基板8は、「A1」に対応する搭載エリア2に搭載されたものであることが示されている。
FIG. 7 is a plan view showing an example of the electrode
以上説明したステップS4までの工程により、複数の半導体装置が得られる。 A plurality of semiconductor devices are obtained through the steps up to step S4 described above.
ステップS4;良否判定
その後、搬送トレイ1から複数の半導体装置が取り出される。次に、複数の半導体装置の各々について、検査が行われ、良品であるか不良品であるかが判定される。
Step S4; Pass / Fail Judgment Thereafter, a plurality of semiconductor devices are taken out from the transport tray 1. Next, each of the plurality of semiconductor devices is inspected to determine whether it is a non-defective product or a defective product.
ステップS5;位置情報の読み取り
その後、各半導体装置に印字された位置情報が読み取られる。これにより、各半導体装置が、搬送トレイ1上におけるどの位置に搭載されていたかが、特定される。
Step S5: Reading of position information Thereafter, the position information printed on each semiconductor device is read. Thereby, it is specified in which position on the transport tray 1 each semiconductor device is mounted.
ステップS6;不良解析
その後、ステップS4における検査結果と、ステップS5に置いて読み取られた位置情報とに基づいて、不良解析が行われる。例えば、搬送トレイ1上における搭載エリア2の位置と、不良の発生頻度との相関関係などが求められる。
Step S6: Failure Analysis Thereafter, failure analysis is performed based on the inspection result in step S4 and the position information read in step S5. For example, a correlation between the position of the mounting
以上説明したように、本実施形態によれば、ステップS3において各パッケージ基板8に対して位置情報が印字される。そして、その後のステップS5において、各パッケージ基板8に印字された位置情報が読み取られる。従って、個片のパッケージ基板8に対して組立工程が実施される場合であっても、組立工程の後に、各パッケージ基板8が組立工程でどの位置に配置されていたかを知ることができる。
As described above, according to the present embodiment, position information is printed on each
尚、本実施形態では、各パッケージ基板8の主面上において組立が行われた後(ステップS2の後)に、位置情報の印字(ステップS3)が実施される。但し、印字は、各パッケージ基板が搬送トレイ1上に搭載されてから、搬送トレイ1から取り出されるまでの間であれば、どの段階で実施されてもよい。また、印字工程は、電極ボールの形成工程とは別工程で実施されてもよい。但し、印字を行う際には、各パッケージ基板1は、ボール電極形成面10を上向にして搭載されている必要がある。そのため、ボール電極の形成と、位置情報の印字とを同一工程で実施すれば、各パッケージ基板8の表裏を何度も逆にする必要がなくなる。すなわち、製造工程が複雑化することがなく、好ましい。
In the present embodiment, after the assembly is performed on the main surface of each package substrate 8 (after step S2), the position information is printed (step S3). However, printing may be performed at any stage as long as each package substrate is mounted on the transport tray 1 and is taken out from the transport tray 1. The printing process may be performed in a process separate from the electrode ball forming process. However, when printing is performed, each package substrate 1 needs to be mounted with the ball
尚、本実施形態では、印字治具3により位置情報が印字される場合の例について説明した。但し、位置情報は、必ずしも印字治具3によって印字される必要はない。例えば、捺印機を用意し、捺印機によって各パッケージ基板8に位置情報が印字されてもよい。捺印機としては、インクにより捺印を行う装置が用いられてもよいし、レーザーにより捺印を行う装置が用いられてもよい。印字治具3が用いられる場合には、搬送トレイ1の種類毎に、印字治具3を準備しなければならない。これに対して、捺印機を用いた場合には、データを作成することにより、どのような種類の搬送トレイ1にも対応することができる。従って、捺印機を用いた場合には、汎用性、及びコストの観点から、好ましい。
In the present embodiment, an example in which position information is printed by the
1 搬送トレイ
2 搭載エリア
3 印字治具
4 連結部
5 ピン
6 マーク形成面
7 マーク
8 パッケージ基板
9 電極ボール
10 電極ボール形成面
11 位置情報
DESCRIPTION OF SYMBOLS 1
Claims (6)
前記複数のパッケージ基板夫々に、前記支持体上における位置を特定する位置情報を印字する工程と、
を具備する
半導体装置の製造方法。 Mounting a plurality of package substrates independent of each other at a plurality of positions on the support, and assembling a semiconductor device on each package substrate;
A step of printing position information for specifying a position on the support on each of the plurality of package substrates;
A method for manufacturing a semiconductor device comprising:
更に、
前記組み立てる工程は、
前記半導体装置の良否判定を行う工程と、
前記半導体装置に印字された前記位置情報を読み取り、前記支持体上における位置を特定する工程と、
前記良否判定結果と、前記位置情報とに基づいて、不良解析を行う工程とを含む
半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1,
Furthermore,
The assembling step includes
A step of determining pass / fail of the semiconductor device;
Reading the position information printed on the semiconductor device, and specifying the position on the support;
A method for manufacturing a semiconductor device, comprising: performing a failure analysis based on the pass / fail judgment result and the position information.
前記各パッケージ基板は、電極ボールが形成される電極ボール形成面を有しており、
前記印字する工程は、前記電極ボール形成面に前記位置情報を印字する工程を備えている
半導体装置の製造方法。 A method of manufacturing a semiconductor device according to claim 1 or 2,
Each package substrate has an electrode ball forming surface on which electrode balls are formed,
The said printing process is a manufacturing method of the semiconductor device provided with the process of printing the said positional information on the said electrode ball formation surface.
前記印字する工程は、印字治具を用いて、前記位置情報を印字する工程を備えており、
前記印字治具には、前記支持体上における複数の位置それぞれに対応する位置に、前記位置情報を転写させるためのマークが付されている
半導体装置の製造方法。 A method for manufacturing a semiconductor device according to any one of claims 1 to 3,
The step of printing includes a step of printing the position information using a printing jig,
A method for manufacturing a semiconductor device, wherein the printing jig is provided with marks for transferring the position information at positions corresponding to a plurality of positions on the support.
前記印字する工程は、レーザーを用いて、前記位置情報を印字する工程を備えている
半導体装置の製造方法。 A method for manufacturing a semiconductor device according to any one of claims 1 to 3,
The said printing process is a manufacturing method of the semiconductor device provided with the process of printing the said positional information using a laser.
前記複数のマーク形成面を連結する連結部と、
を具備し、
前記複数のマーク形成面夫々には、対応する複数の位置に搭載されたパッケージ基板に位置情報を転写させるためのマークが形成されており、
前記位置情報は、前記支持体上における位置を特定する情報である
印字治具。 A plurality of mark forming surfaces provided corresponding to each of a plurality of positions on the support;
A connecting portion for connecting the plurality of mark forming surfaces;
Comprising
Each of the plurality of mark forming surfaces is formed with a mark for transferring position information to a package substrate mounted at a plurality of corresponding positions,
The printing tool, wherein the position information is information for specifying a position on the support.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009185166A JP2011040503A (en) | 2009-08-07 | 2009-08-07 | Method of manufacturing semiconductor device, and printing tool |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009185166A JP2011040503A (en) | 2009-08-07 | 2009-08-07 | Method of manufacturing semiconductor device, and printing tool |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011040503A true JP2011040503A (en) | 2011-02-24 |
Family
ID=43767989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009185166A Withdrawn JP2011040503A (en) | 2009-08-07 | 2009-08-07 | Method of manufacturing semiconductor device, and printing tool |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011040503A (en) |
-
2009
- 2009-08-07 JP JP2009185166A patent/JP2011040503A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5968705B2 (en) | Manufacturing method of semiconductor device | |
| US8649896B2 (en) | Manufacturing method of semiconductor device | |
| CN100370595C (en) | Method for manufacturing semiconductor device | |
| JP2995264B2 (en) | Printed circuit board strip for semiconductor package and defective printed circuit board unit display method of the board strip | |
| CN1841649A (en) | Manufacturing managing method of semiconductor devices and a semiconductor substrate | |
| KR101122240B1 (en) | Method for Compensating Radiation Position of Laser Beam for Processing Semiconductor Packages | |
| JP2011040503A (en) | Method of manufacturing semiconductor device, and printing tool | |
| JP5362404B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| TWI835241B (en) | Maintenance method, and manufacturing method of electronic parts | |
| CN102163544B (en) | Package carrier strip and method for preventing mixing thereof | |
| JP4984332B2 (en) | IC package board inspection equipment | |
| KR20080084467A (en) | Test Equipment and Test Methods for Wafer Chip Stacks | |
| TW202315711A (en) | Cutting device, and method for manufacturing cut product | |
| JP4744028B2 (en) | Substrate inspection method, inspection apparatus, and manufacturing method | |
| JP2023089883A (en) | Resin molding device and method for manufacturing resin molded product | |
| KR101762644B1 (en) | Semiconductor package manufacturing system and method for reworking at the unit level | |
| TWI808864B (en) | Calibration method, and manufacturing method of electronic component | |
| KR100674950B1 (en) | Semiconductor substrate with reference semiconductor chip and semiconductor chip assembly method using same | |
| TWI660437B (en) | Method for positioning a carrier with electronic components | |
| KR101391200B1 (en) | Method for Processing Semiconductor Packages | |
| JP5647312B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
| JP2006086281A (en) | Printed circuit board manufacturing method and manufacturing apparatus | |
| JP2009272474A (en) | Semiconductor device manufacturing method | |
| JP2006319067A (en) | Printed wiring board manufacturing method, printed wiring board, and plating history management method | |
| KR100990938B1 (en) | Semiconductor Package Manufacturing Equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121106 |