[go: up one dir, main page]

JP2010534948A - ウェハ接合方法、ウェハ複合体並びにチップ - Google Patents

ウェハ接合方法、ウェハ複合体並びにチップ Download PDF

Info

Publication number
JP2010534948A
JP2010534948A JP2010518592A JP2010518592A JP2010534948A JP 2010534948 A JP2010534948 A JP 2010534948A JP 2010518592 A JP2010518592 A JP 2010518592A JP 2010518592 A JP2010518592 A JP 2010518592A JP 2010534948 A JP2010534948 A JP 2010534948A
Authority
JP
Japan
Prior art keywords
wafer
bonding material
wafers
bonding
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010518592A
Other languages
English (en)
Other versions
JP5091318B2 (ja
Inventor
ドーニス ディーター
ケーニヒ イェンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2010534948A publication Critical patent/JP2010534948A/ja
Application granted granted Critical
Publication of JP5091318B2 publication Critical patent/JP5091318B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate
    • H10P90/1914
    • H10W90/00
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019Bonding or gluing multiple substrate layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/03Bonding two components
    • B81C2203/032Gluing
    • H10W72/01323
    • H10W72/01333
    • H10W72/0198
    • H10W72/073
    • H10W72/07331
    • H10W72/07332
    • H10W72/07335
    • H10W72/07336
    • H10W72/07341
    • H10W72/324
    • H10W72/325
    • H10W72/331
    • H10W72/332
    • H10W72/352
    • H10W72/353
    • H10W72/59
    • H10W72/923
    • H10W72/952
    • H10W76/60
    • H10W90/297
    • H10W90/732
    • H10W95/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Micromachines (AREA)

Abstract

本発明は、第1のウェハ(1)を少なくとも1つの第2のウェハ(2)に接合する方法に関する。また、本発明は、前記ウェハ(1,2,14)を組み立てるステップと、前記ボンディング材料(7)を加熱により焼結するステップとを有することを特徴とする。さらに本発明は複合体(10)及びチップに関する。

Description

本発明は請求項1の上位概念部に記載の、第1のウェハを少なくとも1つの第2のウェハに接合する方法、請求項14の上位概念部に記載のウェハ複合体並びに請求項15の上位概念部に記載のチップに関する。
DE102004021258A1において、2つのウェハをはんだ付けすることにより互いに固定することが公知になっている。このためにはんだは金属製のボンディングフレームに被着される。ボンディングフレームはそれぞれ電子回路を取り囲む。ボンディングしたいウェハの接触後にはんだは溶解し、ウェハ間に堅固なはんだ結合がもたらされる。公知のウェハボンディング方法においては、はんだ付け中に液体化したはんだを収容することができるように、極めて広幅なボンディングフレームを使用しなければならないことが欠点である。使用態様に応じてボンディングフレームは合成チップ面の10〜45%を必要とすることがある。さらに電子的な構成部材の温度負荷ははんだプロセスにおいて高く、このことは最悪の場合には電子的な構成要素の損壊に繋がることがある。
発明の開示
技術的な課題
したがって、本発明の目的は、ウェハに単に小さなタブーゾーンを設けるだけでよく、電子的な構成要素の温度負荷がウェハにおいて最小にされているウェハのための接合方法を提供することである。さらに本発明の目的は、最適化されたウェハ複合体を少なくとも2つのウェハ及びウェハ複合体から切り取り、適切に最適化されたチップを提供することにある。
技術的な解決手段
上記目的は、請求項1の特徴を備えた方法、請求項14の特徴を備えたウェハ複合体、及び請求項15の特徴を備えたチップに基づき達成される。本発明の有利な構成は従属請求項に記載されている。本発明の枠内には、明細書、請求項及び/又は図面に開示されている特徴のうち少なくとも2つの特徴からの全組合せも含まれる。
本発明に係る方法は、第1のウェハと少なくとも1つの第2のウェハとを接合する方法において、焼結可能なボンディング材料を少なくとも1つのウェハに供給するステップ、前記ウェハを組み立てるステップ、及び前記ボンディング材料を加熱により焼結するステップ、を有することを特徴とする。
好ましくは、ウェハを圧着手段により所定の圧着力によって互いに押圧するか、又は、圧着力を圧着手段を用いずに、専ら少なくとも第2のウェハ又は場合によっては別のウェハ及び/又は別のボンディング材料の自重により形成する。
好ましくは、ボンディング材料をウェハと一緒に、特に焼結炉内において、有利には350℃を下回る、特に300℃を下回る、有利には250℃を下回る焼結温度に加熱する。
好ましくは、ボンディング材料を局所的に、特にレーザビームにより、特に少なくとも1つのレーザスキャナにより、有利には250℃を下回る焼結温度に加熱する。
好ましくは、ボンディング材料の供給及び/又はウェハの接触及び/又は焼結を、真空下で行う。
好ましくは、ウェハを、少なくともボンディング材料に対する後の接触領域において、有利にはボンディングフレームの形式でボンディング材料の供給前にメタライジングする。
好ましくは、ボンディング材料を、少なくとも1つのウェハに形成されている回路の周囲のボンディングフレームに供給する。
好ましくは、有利には300nmよりも小さいd50値を有する銀粒子、特に250nmよりも小さい、好ましくは200nmよりも小さい、特に好ましくは100nmよりも小さい、さらに有利には50nmよりも小さい最大の粒子サイズを有する銀粒子を含有するボンディング材料を使用する。
好ましくは、銀粒子に少なくとも1つの添加剤、特に有機的な材料が混加されている。
好ましくは、ペースト状及び/又は粉末状のボンディング材料を使用する。
好ましくは、ボンディング材料をステンシル印刷、スクリーン印刷、スプレー又は計量分配により供給する。
好ましくは、2つより多いウェハを焼結により互いにボンディングしてウェハスタックを形成する。
好ましくは、接合されたウェハをキャップされた個々のチップ、特にマイクロメカニクスのセンサチップ又はチップスタックに分配するか又は特にレーザ光線切断するか又は鋸断する。
本発明に係るウェハ複合体は、上記方法に基づき製造されたウェハ複合体であって、少なくとも2つの互いに接合されたウェハを有しているウェハ複合体において、ウェハはウェハ間に配置され焼結されたボンディング材料を介して互いに固定されていることを特徴とする。
本発明に係るチップ、特にセンサチップは、上記方法により製造された、チップ、特にセンサチップであって、少なくとも2つのウェハ材料平面を有している、チップ、特にセンサチップにおいて、ウェハ材料平面はウェハ材料平面間に配置され焼結されたボンディング材料を介して互いに固定されていることを特徴とする。
本発明の根底にある思想は、例えばセンサウェハとして電子回路を備えた第1のウェハと、キャップウェハとして第1のウェハの電子回路をキャップする第2のウェハとを構成することができる少なくとも2つのウェハを、焼結プロセスにより接合(ボンディング)することである。公知のはんだ付け方法に対しての利点は、使用するボンディング材料が液化されない、少なくとも完全には液化されないということである。これによりさらに小さなタブーゾーン、特にボンディングフレームを設けるだけでよく、結果として、1つのウェハに電子回路を設けるためにパーセンテージにおいてより多くの面を使用することができるので、別の結果として、1つのウェハによって比較的大きな数のチップを製造することができる。本発明に係る方法のさらに別の利点は、焼結プロセス時の電子的な構成要素の温度負荷は公知のはんだ付けプロセスよりも著しく減じられるということにある。有利には、焼結温度は350℃より低い、特に300℃より低い、有利には250℃より低くなっている。一般的には本発明のコンセプトに基づき構成された方法によりもたらされるチップの実際の運転温度は、明らかに前記焼結温度(接合温度)を超えている。本発明に係る方法においては、以下のように実施される:まず、特にナノメートル範囲及び/又はマイクロメートル範囲の粒子サイズ分布を有する焼結可能なボンディング材料を、ボンディングしたいウェハの少なくとも1つに被着する。続くステップにおいて、ウェハを、特に事前の調整に基づき互いに相対的に組み合わせる、つまり重ねて又は互いに接して置き、焼結可能なボンディング材料を加熱し、その結果、焼結プロセスがもたらされる。「組合せ」とは本発明の思想においては、ウェハの直接的な接触を必然的に意味するものではない。むしろサンドウィッチ構造は2つの外側のウェハと2つの外側のウェハの間に配置されているボンディング材料とによって得られる。本発明の枠内では、ボンディングしたいウェハの組合せ前に既に焼結材料の加熱を開始する。択一的には、ウェハの組合せ後に始めて加熱が行われる。
使用するボンディング材料の粒子サイズ分布に応じて、安定的な焼結結合を達成するために、特に350℃より低い、特に300℃より低い、有利には250℃より低い焼結温度に対して付加的に、圧着力をウェハに加えるということが必要であってよい。特に、マイクロメートル範囲における粒子サイズ分布の場合、15〜60MPa、特に25〜45MPaの圧着力を形成することが有利であり得る。ナノメートル範囲における粒子サイズ分布の場合、2MPaを下回る、特にほぼ1MPa又はそれを下回る僅かな圧力で、安定的な焼結結合を形成するためには既に十分である。それどころか粒子サイズ分布に応じて、圧着力を形成する別体の圧着手段を省略することが考慮可能であり、その結果、第1のウェハの外側に配置されている少なくとも1つのウェハの自重だけで、十分に最小の圧着力を形成するのに足りる。
焼結温度へのボンディング材料の加熱の達成に関しては種々異なる可能性がある。第1の択一的な構成によれば、少なくとも2つのウェハがボンディング材料と一緒に炉プロセスにおいて、ボンディング材料の焼結が起こる温度に加熱される。焼結温度(接合温度)は、有利には350℃を下回る、特に300℃を下回る、好ましくは250℃を下回る。焼結するために圧着力を加えることが必要である場合には、有利には焼結炉の下方に圧着手段が配置されている。
付加的又は有利に択一的には、第2の択一的な構成に基づき、互いにボンディングしたいウェハ全体ではなく、ボンディング材料を局所的にだけ有効に加熱することが可能である。特にレーザビーム、有利にはレーザスキャナが好適である。有利には、レーザビームはボンディングしたい少なくとも2つのウェハのうちの1つのウェハ、特に、レーザ放射のために少なくともほぼ透光性に構成されているキャップウェハを貫通して放射する。レーザスキャナの使用により、複雑なボンディング材料輪郭(焼結輪郭)を走査することもできる。ボンディング材料の有利な局所的な加熱は、炉プロセスに比べて実質的な利点を有している。1つには、ウェハの加熱がボンディング材料に対する実際の接触領域においてのみ行われ、その結果、電子構成部材は保全される。さらに、焼結炉プロセスとは異なり、比較的時間のかかる加熱及び冷却は必要とならないので、時間の節約になる。有利には、焼結温度が350°を下回る、有利には300°を下回るか又は好ましくは250°を下回るように加熱時間及び/又はレーザビーム強度を調節する。有利には、レーザによりサポートされた加熱プロセスはボンディングしたいウェハの接触後に初めて行われる。
有利には本発明の方法の別の構成は、特に気密に閉鎖されたチップを製造することができるように、少なくとも真空下における焼結ステップに基づき行われる。焼結プロセスのプロセス運転を、最終的な焼結結合が閉鎖的な負圧密な気孔を有しているように調整する必要がある。
少なくとも2つのウェハのボンディング結合の最大の強度を実現するために、ウェハがボンディング材料の供給前に、有利には少なくともボンディング材料に対する後の接触領域において、例えばニッケル/金化合物、クロム/金化合物及び/又はクロム/銀化合物等によりメタライジングするという実施の形態が有利である。有利にはメタライジングはボンディングフレームの形式において行われる。ボンディングフレームは2つのウェハの少なくとも一方のウェハにおいて実際の電子回路を取り囲む。
有利には、ボンディング材料の提供は(特に専ら)少なくとも1つのウェハのメタライジングされた領域、有利には少なくとも1つのウェハに形成された電子回路及び/又はマイクロ工学的な素子を取り囲む少なくとも1つのボンディングフレームにおいて行われる。その結果、ボンディング材料によって完全に取り囲まれた回路及び/又はマイクロメカニクスの素子、つまり環状のボンディング結合部を備えたチップが製造される。
特に良好な結果が、銀粒子を含有するボンディング材料によって得られた。有利には、銀粒子の粒子サイズ分布はナノメートル範囲にあり、粒子サイズ分布のd50値は、第1の有利なボンディング材料の場合には約2〜10nm、第2の有利なボンディング材料の場合には約30〜50nmにある。さらに、銀粒子はマイクロメートル範囲における粒子サイズ分布を有するボンディング材料を使用することが可能である。約2〜30μmのd50値を有する銀粒子によって良好な結果が得られた。基本的に粒子が大きければ、それだけ焼結結合を形成するために必要な圧着力は高いものになる。
特に有利には、ボンディング材料は、有利には最大の質量割合を形成している銀粒子の他に、有機的な材料及び/又はガラスろう及び又は金ろうといった添加剤を有しており、特に焼結結合の閉鎖型の多孔性が得られ、結果的に真空化されたチップを得ることができる。
ボンディングフレームの外側のウェハの所定の領域への延在を防ぐために、ボンディング材料がペースト状である構成は有利である。付加的に又は択一的に、ボンディング材料を特に乾燥した粉末として使用することも可能である。
特にペースト状のボンディング材料を供給するために、ペースト状のボンディング材料をステンシル印刷及び/又はスクリーン印刷及び/又はスプレー及び/又は計量分配(Dispensen)により供給することが可能である。有利にはボンディング材料は互いに結合したいウェハのうち一方にのみ供給され、次いでボンディング材料のないウェハは、特に下側に位置するウェハに対して相対的に調整され、必要であれば有利には60MPaより低い圧着力を加えつつ、下側に位置するウェハと接触する。
本発明に係る方法は、2つのウェハでキャップされた電子回路及びマイクロメカニクスの素子を製造するためだけに適しているのではない。本発明に係る方法によって択一的には、少なくとも3つの互いに重なって配置されているウェハから成るいわゆるウェハスタックを製造することもできる。少なくとも2つのウェハ、例えば異なるウェハに配置されている2つの回路が貫通接続により互いに導電性に接続されていることは有利である。
特にボンディング材料の(少なくとも部分的な)硬化後に、ボンディングされたウェハは個々のチップ又はチップスタックに分割される。このことは自体公知の方法、例えば鋸断プロセスにより行うことができる。有利にはボンディングフレームの外側の領域における、レーザサポートされた切断若しくは鋸断プロセスによる個々のチップの分離が有利である。
本発明は少なくとも2つのウェハから成るウェハ複合体にも通じる。少なくとも2つのウェハの間には、有利には既述の方法により製造された焼結されたボンディング結合部が設けられている。焼結されたボンディング材料が閉鎖型の多孔性を有しているウェハ複合体の構成が特に好ましい。
さらに、本発明はチップにも通じている。有利には、チップは前記ウェハ複合体の分割により製造される。本発明のコンセプトに基づき形成されたチップは、チップの少なくとも2つのウェハ平面の間の焼結されたボンディング結合部を特徴とする。有利には、特に閉気孔性のボンディング結合部が、実際の電子回路及び/又はマイクロメカニクスの素子を取り囲み、有利にはフレーム状のボンディング材料によって真空雰囲気が密に囲まれている。
焼結炉プロセスの処理下での本発明に係る方法の経過図である。 ボンディング材料の局所的な加熱のために、レーザビームを使用した方法の択一的な順序を示した図である。 互いに結合しようとする少なくとも2つのウェハのうちの1つの部分図である。 ウェハスタックを製造するボンディング方法の択一的な順序を示した図である。
本発明の有利な利点、特徴、詳細な構成については、有利な実施の形態の説明及び図面から明らかになる。
本発明の実施の形態
図面において、同じ部材及び同じ機能を有する部材には同じ符号を付した。
図1にウェハボンディング方法の経過を示した。第1のウェハ1及び第1のウェハ1に配置された第2のウェハ2の断面図を見て取ることができる。第1及び第2のウェハ1,2は真空雰囲気内に設けられている。使用するウェハは、例えばケイ素及び/又は酸化ケイ素及び/又はヒ化ガリウム及び/又はその他の公知のウェハ材料からもたらされていてよい。
両ウェハ1,2には、例えばニッケル/金、クロム/金又はクロム/銀といったメタライジング部3,4がそれぞれ備え付けられていることが判る。図3から判るように、メタライジング部3,4はボンディングフレーム5として供給されている。記載の実施の形態では、ボンディングフレームは正方形の環状輪郭を有している。ボンディングフレーム5は下方に配置されている第1のウェハ1において、図3においては単に概略的に示した電子回路6を取り囲んでいる。さらに図3から、複数の同じ回路6が、これらの回路6を取り囲む各ボンディングフレーム5と共に第1のウェハ1に配置されていることが判る。第2のウェハ2のボンディングフレーム(図示せず)は、第1のウェハ1におけるボンディングフレーム5の成形部に対して形状一致した成形部を有している。
図1から判るように、第1のウェハ1のメタライジング部(ボンディングフレーム5)に焼結可能なボンディング材料7を、例えば印刷方法において供給した。
符号8が付された矢印により示されているように、両ウェハ1,2はボンディング材料7の供給後に事前の相対配向に基づき組み立てられ、つまり互いに重ねられ、焼結炉において加熱される。場合によっては、2つのウェハ1,2は付加的には圧着手段(図示せず)により互いに押圧される。焼結温度は記載の実施の形態では、約200℃である。焼結プロセスは符号9を付した矢印により明示されている。冷却段階後に図1の右側の図半分に記載されている、第1及び第2のウェハ1,2と、2つのメタライジング部3,4と、2つのメタライジング部3,4間に位置する焼結されたボンディング材料から成る焼結層11とから成るウェハ複合体10がもたらされる。
冷却後にウェハ複合体10から個々のチップを、例えばレーザ切断又は従来の鋸断により、切り出すことができる。切断線は、有利には隣り合うボンディングフレーム5の間の領域12(図3参照)に沿って引かれる。
図2から、択一的なウェハボンディング方法を認識可能である。繰返しを回避するために、図1に記載した既述のウェハボンディング方法に対して相違する事項のみを説明する。共通する部分に関しては、先の図面の説明が参照される。
矢印8により示された、第1及び第2のウェハ1,2と閉じ込められるボンディング材料5との接触後にウェハ1,2全体が加熱されるのではなく、単に局所的にボンディング材料7が加熱される。このために記載の実施の形態においてレーザビームに対して透光性の第2のウェハ2を貫通するレーザビーム13が使用される。ボンディングフレーム5の輪郭は、レーザスキャナ(図示せず)によって走査される。2つのウェハ1,2のボンディングのために、複数のレーザスキャナを使用することもできる。レーザビームを適切な光学系によりボンディング材料7に均一に方向付けること、つまり例えば環状正方形のレーザ照準形状を形成することも考慮可能である。真空雰囲気下において実施される方法から、図面右半分に示されたウェハ複合体10がもたらされる。ボンディングフレーム5は記載の方法においては、実質的に公知の方法よりも肉薄に構成することができる。電気的な回路を真空雰囲気下に配置する必要がない場合には、記載のボンディング方法を、特にクリーンルームにおける標準雰囲気下において実施することも考慮可能である。
図4においては、ウェハスタックを製造するために応用された方法が示されている。記載の実施の形態では、第1のウェハ1と第2のウェハ2との間に、第3のウェハ14を配置する。記載の実施の形態では、第1のウェハ1及び第3のウェハ14には電子回路(図示せず)が設けられており、両回路は貫通接触接続部15を介して互いに導電接続される。
手順に関して異なる実施の形態が可能である。例えば、まず第1のウェハ1と第3のウェハ14とを図1又は図2に記載の方法に対応して互いに結合し、次いで第2のウェハ2を既にボンディングされた他のウェハ1,14にボンディングすることが考慮可能である。しかし、全ウェハ1,2,14を同時にボンディングする図4に記載の実施の形態が有利である。このために全ウェハ1,2,14には、ボンディングフレーム形状のメタライジング部3,4,16,17が設けられている。第1のウェハ1及び第3のウェハ14の各上面のメタライジング部3,16にボンディング材料7が提供され、次いで全ウェハは事前の相互配向に基づき互いに接触する。次いで符号9で示した焼結プロセスは、必要な場合には圧着力を付加的に使用して行われる。この焼結プロセスは、択一的に焼結炉又はレーザビームによりサポートされて実施することができる。結果として、図4の右側に示した、3つのウェハ1,2,14を有するウェハ複合体(ウェハスタック)が形成される。2つの下側のウェハ1,14は貫通接触接続部15を介して互いに導電性に接続されている。最上の第2のウェハ2は、単に、場合によっては外面に接続点を備えていてよいキャップウェハである。接続点は第3のウェハ14及び/又は下側の第1のウェハ1における回路に対して貫通接触されている(図示せず)。記載の方法によって、複数のウェハを備えたウェハスタックを製造することができる。3つのウェハ1,2,14をボンディングした後に、3つのウェハ平面を有する個々のチップスタックを、有利にはレーザによりサポートされた切断プロセスにより切り抜くことができる。

Claims (15)

  1. 第1のウェハ(1)と少なくとも1つの第2のウェハ(2)とを接合する方法において、
    −焼結可能なボンディング材料(7)を少なくとも1つのウェハ(1,2,14)に供給するステップ、
    −前記ウェハ(1,2,14)を組み立てるステップ、及び
    −前記ボンディング材料(7)を加熱により焼結するステップ、
    を有することを特徴とする、第1のウェハと少なくとも1つの第2のウェハとを接合する方法。
  2. 前記ウェハ(1,2,14)を圧着手段により所定の圧着力によって互いに押圧するか、又は、前記圧着力を前記圧着手段を用いずに、専ら少なくとも第2のウェハ(2)又は場合によっては別のウェハ(14)及び/又は別のボンディング材料(7)の自重により形成することを特徴とする、請求項1記載の方法。
  3. 前記ボンディング材料(7)を前記ウェハ(1,2,14)と一緒に、特に焼結炉内において、有利には350℃より下、特に300℃より下、有利には250℃より下の焼結温度に加熱することを特徴とする、請求項1又は2記載の方法。
  4. 前記ボンディング材料(7)を局所的に、特にレーザビーム(13)により、特に少なくとも1つのレーザスキャナにより、有利には250℃より下の焼結温度に加熱することを特徴とする、請求項1又は2記載の方法。
  5. 前記ボンディング材料(7)の供給及び/又は前記ウェハ(1,2,14)の接触及び/又は前記焼結を、真空下で行うことを特徴とする、請求項1から4までのいずれか一項記載の方法。
  6. 前記ウェハ(1,2,14)を、少なくとも前記ボンディング材料(7)に対する後の接触領域において、有利にはボンディングフレーム(5)の形式で前記ボンディング材料(7)の供給前にメタライジングすることを特徴とする、請求項1から5までのいずれか一項記載の方法。
  7. 前記ボンディング材料(7)を、少なくとも1つの前記ウェハ(1,2,14)に形成されている回路(6)の周囲のボンディングフレーム(5)に供給することを特徴とする、請求項1から6までのいずれか一項記載の方法。
  8. 有利には300nmよりも小さいd50値を有する銀粒子、特に250nmよりも小さい、好ましくは200nmよりも小さい、特に好ましくは100nmよりも小さい、さらに有利には50nmよりも小さい最大の粒子サイズを有する銀粒子を含有する前記ボンディング材料(7)を使用することを特徴とする、請求項1から7までのいずれか一項記載の方法。
  9. 前記銀粒子に少なくとも1つの添加剤、特に有機的な材料が混加されていることを特徴とする、請求項1から8までのいずれか一項記載の方法。
  10. ペースト状及び/又は粉末状の前記ボンディング材料(7)を使用することを特徴とする、請求項1から9までのいずれか一項記載の方法。
  11. 前記ボンディング材料(7)をステンシル印刷、スクリーン印刷、スプレー又は計量分配により供給することを特徴とする、請求項1から10までのいずれか一項記載の方法。
  12. 2つより多いウェハを焼結により互いにボンディングしてウェハスタック(10)を形成することを特徴とする、請求項1から11までのいずれか一項記載の方法。
  13. 接合された前記ウェハ(1,2,14)をキャップされた個々のチップ、特にマイクロメカニクスのセンサチップ又はチップスタックに分割するか又は特にレーザ光線切断するか又は鋸断することを特徴とする、請求項1から12までのいずれか一項記載の方法。
  14. 特に請求項1から13までのいずれか一項記載の方法に基づき製造されたウェハ複合体であって、少なくとも2つの互いに接合されたウェハ(1,2,14)を有している、ウェハ複合体において、
    前記ウェハ(1,2,14)は該ウェハ間に配置され焼結されたボンディング材料(7)を介して互いに固定されていることを特徴とする、ウェハ複合体。
  15. 有利には請求項1から13までのいずれか一項記載の方法により製造された、チップ、特にセンサチップであって、少なくとも2つのウェハ材料平面を有している、チップ、特にセンサチップにおいて、
    前記ウェハ材料平面は該ウェハ材料平面間に配置され焼結されたボンディング材料(7)を介して互いに固定されていることを特徴とする、チップ、特にセンサチップ。
JP2010518592A 2007-07-31 2008-07-04 ウェハ接合方法、ウェハ複合体並びにチップ Expired - Fee Related JP5091318B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007035788A DE102007035788A1 (de) 2007-07-31 2007-07-31 Waferfügeverfahren, Waferverbund sowie Chip
DE102007035788.7 2007-07-31
PCT/EP2008/058652 WO2009015984A2 (de) 2007-07-31 2008-07-04 Waferfügeverfahren mit senterschritt, waferverbund sowie chip

Publications (2)

Publication Number Publication Date
JP2010534948A true JP2010534948A (ja) 2010-11-11
JP5091318B2 JP5091318B2 (ja) 2012-12-05

Family

ID=40175702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010518592A Expired - Fee Related JP5091318B2 (ja) 2007-07-31 2008-07-04 ウェハ接合方法、ウェハ複合体並びにチップ

Country Status (6)

Country Link
US (1) US20100148282A1 (ja)
EP (1) EP2183185B1 (ja)
JP (1) JP5091318B2 (ja)
KR (1) KR101576443B1 (ja)
DE (1) DE102007035788A1 (ja)
WO (1) WO2009015984A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122513A (ja) * 2010-10-21 2015-07-02 レイセオン カンパニー 電子デバイスをパッケージングするためのシステムおよび方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008926B4 (de) 2009-02-13 2022-06-15 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
DE102009018977A1 (de) * 2009-04-25 2010-11-04 Ev Group Gmbh Vorrichtung zur Ausrichtung und Vorfixierung eines Wafers
JP6230381B2 (ja) * 2013-11-15 2017-11-15 株式会社ディスコ 加工方法
DE102019120844A1 (de) * 2019-08-01 2021-02-04 Horst Siedle Gmbh & Co. Kg Verfahren zur Herstellung von abgedichteten Funktionselementen
DE102019126505B4 (de) 2019-10-01 2023-10-19 Infineon Technologies Ag Verfahren zum herstellen einer mehrchipvorrichtung
DE102020129205A1 (de) 2020-11-05 2022-05-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur herstellung eines elektronischen bauelements und elektronisches bauelement
DE102021208780A1 (de) * 2021-08-11 2023-02-16 Zf Friedrichshafen Ag Verbindung eines Sensorchips mit einem Messobjekt

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618234B2 (ja) * 1985-04-19 1994-03-09 日本電信電話株式会社 半導体基板の接合方法
JP2001225180A (ja) * 2000-02-18 2001-08-21 Ebara Corp 金属の接合方法
JP2004172206A (ja) * 2002-11-18 2004-06-17 Teitsu Engineering Co Ltd 電子部品パッケージへのリッド溶接方法
JP2005317793A (ja) * 2004-04-28 2005-11-10 Kyocera Kinseki Corp 電子部品容器及びその封止方法
JP2006186748A (ja) * 2004-12-28 2006-07-13 Daishinku Corp 圧電振動デバイス
JP2007067277A (ja) * 2005-09-01 2007-03-15 Dainippon Printing Co Ltd 電子デバイス、電子デバイスの製造方法、半導体ウェーハ
JP2008271491A (ja) * 2007-03-22 2008-11-06 Epson Toyocom Corp 水晶デバイス及びその封止方法
JP4798222B2 (ja) * 2006-04-07 2011-10-19 株式会社村田製作所 電子部品の接合構造およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785052B2 (en) * 2001-05-21 2004-08-31 Jds Uniphase Corporation Stress free and thermally stabilized dielectric fiber
US6762072B2 (en) * 2002-03-06 2004-07-13 Robert Bosch Gmbh SI wafer-cap wafer bonding method using local laser energy, device produced by the method, and system used in the method
EP1495491B1 (de) * 2002-04-15 2020-12-16 Schott AG Verfahren zum verbinden von substraten und verbundelement
DE60326760D1 (de) * 2002-09-18 2009-04-30 Ebara Corp Verfahren zum verbinden
JP4240994B2 (ja) * 2002-10-22 2009-03-18 富士電機デバイステクノロジー株式会社 はんだ接合方法
US6774327B1 (en) 2003-09-24 2004-08-10 Agilent Technologies, Inc. Hermetic seals for electronic components
TWI285419B (en) * 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618234B2 (ja) * 1985-04-19 1994-03-09 日本電信電話株式会社 半導体基板の接合方法
JP2001225180A (ja) * 2000-02-18 2001-08-21 Ebara Corp 金属の接合方法
JP2004172206A (ja) * 2002-11-18 2004-06-17 Teitsu Engineering Co Ltd 電子部品パッケージへのリッド溶接方法
JP2005317793A (ja) * 2004-04-28 2005-11-10 Kyocera Kinseki Corp 電子部品容器及びその封止方法
JP2006186748A (ja) * 2004-12-28 2006-07-13 Daishinku Corp 圧電振動デバイス
JP2007067277A (ja) * 2005-09-01 2007-03-15 Dainippon Printing Co Ltd 電子デバイス、電子デバイスの製造方法、半導体ウェーハ
JP4798222B2 (ja) * 2006-04-07 2011-10-19 株式会社村田製作所 電子部品の接合構造およびその製造方法
JP2008271491A (ja) * 2007-03-22 2008-11-06 Epson Toyocom Corp 水晶デバイス及びその封止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015122513A (ja) * 2010-10-21 2015-07-02 レイセオン カンパニー 電子デバイスをパッケージングするためのシステムおよび方法

Also Published As

Publication number Publication date
KR101576443B1 (ko) 2015-12-10
EP2183185B1 (de) 2016-02-10
DE102007035788A1 (de) 2009-02-05
JP5091318B2 (ja) 2012-12-05
WO2009015984A3 (de) 2009-05-22
WO2009015984A2 (de) 2009-02-05
US20100148282A1 (en) 2010-06-17
KR20100043057A (ko) 2010-04-27
EP2183185A2 (de) 2010-05-12

Similar Documents

Publication Publication Date Title
JP5091318B2 (ja) ウェハ接合方法、ウェハ複合体並びにチップ
US11424170B2 (en) Method for mounting an electrical component in which a hood is used, and a hood that is suitable for use in this method
CN102396057B (zh) 用于在半导体模块和连接配合件之间产生耐高温和耐温度变化的连接的方法
CN103681525B (zh) 预烧结半导体芯片结构
CN106133895B (zh) 使用罩盖装配电构件的方法和适合在该方法中使用的罩盖
KR100823749B1 (ko) 2 개의 워크 피스를 열전도 결합하기 위한 방법
CN115734994B (zh) 粘合剂转移膜及使用粘合剂转移膜制造电源模块基板的方法
CN102131353B (zh) 连接组件的方法、电路组件的组合体和电路
KR102565249B1 (ko) Ag 페이스트 조성물 및 이를 이용하여 제조된 접합 필름
KR20020044093A (ko) 반도체칩의 적층실장방법
US10438924B2 (en) Method for cohesively connecting a first component of a power semiconductor module to a second component of a power semiconductor module
JP6619661B2 (ja) 半導体装置、並びに半導体装置の製造方法
JP2014132651A (ja) マイクロ波電力素子用外囲器、マイクロ波電力素子及びそれらの製造方法
JP2016174117A (ja) 熱電変換モジュール及びその製造方法
US8860057B2 (en) Light emitting device and manufacturing method of the same
KR102258498B1 (ko) 레이저 소결에 의한 반도체 칩의 접합방법
US11488921B2 (en) Multi-chip device, method of manufacturing a multi-chip device, and method of forming a metal interconnect
JP2020520410A (ja) 金属ペーストの手段によりコンポーネントを接続する方法
KR102368533B1 (ko) 레이저 소결에 의한 반도체 칩의 접합방법
TW202226379A (zh) 複合體之製造方法及半導體裝置之製造方法
KR20170059838A (ko) 열전모듈의 제조방법
CN121463845A (zh) 半导体器件烧结方法及半导体器件
JP2022068650A (ja) トンネル付セラミック部材の製造方法及びトンネル付セラミック部材
CN103107105A (zh) 多芯片组件同质键合系统质量一致性改进方法
WO2021052758A1 (en) Method of forming a cohesive connection between a semiconductor with an aluminium coated contact surface and a shaped metal body, as well as a semiconductor module comprising and a shaped metal body cohesively attached to a semiconductor

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110720

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111020

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111121

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120621

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20120705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120815

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5091318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees