[go: up one dir, main page]

JP2010534331A - ソフトウェア・アプリケーションをテストする方法 - Google Patents

ソフトウェア・アプリケーションをテストする方法 Download PDF

Info

Publication number
JP2010534331A
JP2010534331A JP2010517457A JP2010517457A JP2010534331A JP 2010534331 A JP2010534331 A JP 2010534331A JP 2010517457 A JP2010517457 A JP 2010517457A JP 2010517457 A JP2010517457 A JP 2010517457A JP 2010534331 A JP2010534331 A JP 2010534331A
Authority
JP
Japan
Prior art keywords
application
component
laser
level
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010517457A
Other languages
English (en)
Other versions
JP5721430B2 (ja
Inventor
ビュード,ナディン
ミラー,フローレン
ブジュロル,アントニン
ハインス,パトリック
キャリエール,ティエリー
Original Assignee
ヨーロピアン・アエロノーティック・ディフェンス・アンド・スペース・カンパニー・イーデス・フランス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヨーロピアン・アエロノーティック・ディフェンス・アンド・スペース・カンパニー・イーデス・フランス filed Critical ヨーロピアン・アエロノーティック・ディフェンス・アンド・スペース・カンパニー・イーデス・フランス
Publication of JP2010534331A publication Critical patent/JP2010534331A/ja
Application granted granted Critical
Publication of JP5721430B2 publication Critical patent/JP5721430B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/24Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2849Environmental or reliability testing, e.g. burn-in or validation tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

ソフトウェア・アプリケーションをテストするために、アプリケーションを実行する部品(1)を含む電子基板(16)が、テスト設備(17)内で生成されたレーザ放射線(15)を受けるようにするステップを、含むものである。アプリケーションを実行するための部品の複雑な動作段階中に分散された非常に短い継続時間のレーザパルスで部品を励起して、部品及びアプリケーションの反応を観察する。

Description

本発明は、ソフトウェア・アプリケーションをテストする方法に関する。
この方法は、電子基板をテストするために、及びこのような基板により実行されるあらゆるアプリケーションに対して使用することができる。本発明が対象とする電子基板は、主に外部エネルギーの相互作用を受ける基板である。ソフトウェア・アプリケーションという用語は、出力データを生成するための入力データのデジタル又はアナログ処理動作を意味する。入力データは、基板上に実装された、又はされていない測定要素に由来する測定結果の形、或いはこのような要素の電気状態の形を取ることができる。出力データは、入力データと同じ種類のデータ、修正又は変換されたもの、このデータのデータ属性、又は電子基板により駆動されるアクチュエータ制御のいずれかである。電子基板は、基板上に実装された主要部品を動作中に保持するための論理により使用される一連の電子部品を含むことができるという点で電子部品とは異なる。電子基板は、基本的に、基板を装置内部で接続できるようにするコネクタすなわち接続装置で構成される。
電子部品(エレクトロニック・コンポーネント)の、典型的には集積電子回路の正常な動作は、これらが存在する環境、例えば自然又は人工放射線環境、或いは電磁環境により阻害される可能性がある。対外的攻撃が部品の構成材料と相互作用することにより渦電流が発生する。これらの電流は、部品、及び部品が使用するアプリケーションの過渡的又は恒久的な誤動作を引き起こす可能性がある。
自然放射線環境の場合、一般にシングルイベント効果として知られているこれらの影響が粒子により引き起こされる。例えば、宇宙空間の重イオン及び陽子は、衛星及び打ち上げロケットの電子装置に影響を与える。航空機が巡回するようなより低い高度では中性子の存在が確認され、これもまたシングルイベント効果を引き起こす。地上でもこのような攻撃を見出すことができ、このような攻撃が自然環境から生じる粒子、ケーシング内に存在する放射性粒子、免疫に関連する問題、信号インテグリティ、熱的不安定性及び方法に起因するものであるかどうかに関わらず、電子部品に影響を与えることがある。以下の段落では、粒子に由来する影響についてより詳細に検討するが、本発明はまた、異なる様々な環境により引き起こされる同じ種類の影響にも適用される。
一般的には、異なる種類のシングルイベント効果を識別することができる。
− 過渡故障:電離によって生じた過渡電流が、回路全体に広がる過渡電流、或いは1又は複数の電気状態の変化(メモリ又はレジストリの場合)のいずれかを引き起こす。以前の例では、メモリ又はレジストリの内容が書き換えられればエラーは消滅するので、この影響は過渡と表現される。
− アプリケーションの正常な動作状態の範囲内では行われなかった介入、例えばソフトウェアの再構成又は電源への介入の実行(シャットダウンしてからの再起動)を必要とする恒久的故障。そのような介入の後で、部品は正常に動作する。
− 部品の最終的なシャットダウンにつながる破壊的影響。
部品の異なるリソースが必ずしも同時に使用又は要求されるわけではないので、部品内で生じたこれらの故障が全てアプリケーションに直ちに又は遅れて影響を与えるわけではない。従って、部品内で生じた故障が、電子基板上に実装されたこの部品により駆動されるソフトウェア・アプリケーションに有害な影響を与えるか否か、或いは電子基板がこれを克服できるか否かを判断する上で問題がある。
また、装置又はシステム・アーキテクチャがある程度の保護を提供することができる。従って、統合アプリケーションは、定量化すべきある程度の耐故障性を含む。この定量化は、現時点ではまだ利用可能ではない。
装置、オペレーティング・システム、及びアプリケーション・ソフトウェアに関するいくつかの方法及び技術により、過渡的及び恒久的故障に対して統合アプリケーションを保護できるようになる。これらは緩和技術と呼ばれる。本発明は、より具体的には、ロジック及びアナログ電子部品に作用する過渡的及び恒久的影響に関するアプリケーションの耐故障性及び緩和技術を評価して確認できるようにする方法に関する。
電子部品は、いくつかの例の中でも特にユーザメモリ領域、その構成に必要なメモリ領域、動作の実行を可能にするソフトウェアリソース、異なる論理ブロック間での通信に必要なリソース、及びこの部品とその環境との間の通信に必要なリソースで構成することができる。
ロジック又はアナログ部品に基づくアプリケーションはある程度の耐故障性を有し、すなわちシリコン内で生じた故障の中には、アプリケーション上にいかなる目に見える結果も示さないものもある。例えば、メモリセルの状態が変化した場合、このセルが書き換えられる前にアプリケーションがこのセルを使用しなければ、アプリケーション内でエラーは発生しない。従って、この場合、部品をテストすることにより誤動作を明らかにすることと、同じ条件下でアプリケーションをテストして誤動作しないこととの間には重要な差がある。
同様に、(例えばマイクロプロセッサの中心部である)結合ロジックでは、渦電流が一連のロジックゲートにわたって広がり、弱まり、レジストリ内に保存されることさえもなく消滅する可能性がある。しかしながら、アプリケーションが全てある程度の耐故障性を有する場合、設計者は、正確なレベルの緩和を適用すべくこの耐性レベルを定量化するという問題に直面する。
アプリケーションに過渡的故障及び恒久的故障を引き起こす可能性がある影響を制限し、阻止し、検出し、及び/又は修正するために、数多くの緩和方法を実施することができる。
従って、部品を使用するアプリケーション内で発生する故障を防ぐために、論理回路内に現れる可能性のある故障を検出及び/又は修正することを目的としたいくつかの方法が知られている。この例として、1又は複数のエラーを検出及び訂正できるようにするエラー訂正符号を引用することができる。最も複雑なエラー訂正符号は、複数のエラーを同時に検出して訂正することができる。その他の緩和技術として、データを定期的に書き換えること、又は破損しやすいデータを定期的に検証した後、エラーが検出された場合にはこのデータを書き換えることが挙げられる。
基板、装置、又はシステムに関連する方法もあり、これらは故障の修正又は検出は行わないが、この故障がシステム障害を引き起こすことを防ぐ。この例として、ボーティングシステムによる冗長法を引用することができる(これは3重化に関することが多い)。これらの方法は、作成される回路の数に関する物理的冗長性、或いはアプリケーション動作を実行するリソースの全て又は一部の時間的冗長性のいずれかの冗長性に基づく。上流に位置し、二重化されたリソースの1つのレベルでエラーが現れると仮定するボーティングシステムは、エラーが部品又は基板により実行される動作に結果を与えることを防ぐ。
新しいメモリ技術では多重エラーが起こる可能性もあり、これがますます頻繁になりつつある。これらのエラーを訂正するには、エラー訂正符号をさらに開発する必要があるが(リードソロモンタイプのエラー訂正符号)、これはアプリケーション性能にとっては支障がある。可能であれば、リソースを物理的に分離する方法を実行して、物理的に近接する2つのリソースをイベントが同時に変更しないようにする。にもかかわらず、この分離には部品の論理アーキテクチャについての完全な知識が必要であり、設計者が常にこの知識を備えているわけではない。
最終的に、部品は別にして、オペレーティング・システム、アプリケーション・ソフトウェア、電子装置アーキテクチャのレベルで、及びシステム・アーキテクチャ全体の上位レベルで緩和を導入することができる。
部品及び/又は部品が実行する動作の保護レベルを最適化するような方法で前述の方法を全て組み合わせることができる。
PCT/US2004/022531
それでもなお、これらの方法は所定の部品及びアプリケーションに特定のものであるため、これらの方法を全て導入することは容易な作業ではない。これらは実行が複雑なため生成エラーを被りやすい可能性がある。また、必ずしもこれらの効率性レベルが事前に分かるわけではない。実際のところ、特定の技術パラメータ及び特に部品の論理アーキテクチャによれば、緩和技術によっては多重エラーの場合に効果がないことを明らにしているものもある。とはいえ、電子部品の統合により、単一粒子との相互作用に起因する多重エラーはますます頻繁になりつつある。従って、部品、装置、及びシステムのために実行される緩和技術の効率を評価する必要がある。また一方では、所定のアプリケーションによる部品の特定の使用が、別様に確認された緩和技術の効果を無効にすることがある。
文献PCT/US2004/022531において、電子部品の表面上にパルス化レーザを集束させて、この電子部品内に故障を導入し、その電圧及び/又は電源の反応を観察することに基づくシステムが知られている。しかしながら、この文献では、テストされる部品はアプリケーションを実行するという実際の状況にない。また、部品を持続的な攻撃にさらさないようにするために、この文献は攻撃を同期化することを規定している。最後に、上記で確認した効果を確実に検出するために、少なくとも1マイクロ秒よりも長い持続するパルス時間を規定している。従って、測定結果は現実的なものではない。
本発明では、この問題を解決するために、部品をユーザ・カード上に実装し、このアプリケーションを実行する。また、部品内部の電荷の注入に対して感度を示す領域上にレーザ放射線を集束させる。カードは、装置及び/又はシステムの一部の中に統合され、或いは統合されない。故障の導入により、過渡的又は恒久的故障に対するアプリケーションの耐性レベルを直接的に、或いは分析後に定量化できるようになり、及び/又は同じ故障に関してアプリケーションを保護するために実行される緩和技術を確認できるようになる。長期にわたってレーザにより行われる攻撃及び短期間のこれらの励起を繰り返すことにより、アプリケーション実行時の現実的な方法で部品の反応を特徴付けできるようになる。
従って、本発明は、集積回路内の電子部品で実行する、ソフトウェア・アプリケーションをテストする方法に関し、
− 部品の動作中及びアプリケーションの実行中にテスト設備内において、部品内部のエネルギー粒子により誘発される故障に対するアプリケーションの感度を測定し、
− このテスト設備を使用して電子部品を起動し、この起動により部品がクロック信号により同期され、アプリケーションサイクル時間を有するようになり、
− 動作作業環境では、静的作動環境で実行される内部論理動作とは異なるアプリケーション動作を部品が実行するという点で動作作業環境は静的作動環境とは異なり、
− このように起動された電子部品を、テスト設備によって生成されたパルス化レーザ放射線パルスにより励起し、
− このテスト中、部品の入力が時間と共に変化する入力信号を受け取り、これに対応して部品の出力が時間と共に変化する出力信号を生成し、
− 起動された電子部品により実行されるアプリケーション内で発生する、この励起に対応する誤動作を測定し、
− この誤動作は時間と共に変化するアプリケーション信号内に現れ、このアプリケーション信号は時間と共に変化する予想されるアプリケーション信号とは異なり、
この測定に関して、
− 集積回路内の部品を、アプリケーションを実行できる電子基板上に実装し、
− アプリケーションを実行できる電子基板をテスト設備内に配置し、
− アプリケーションサイクルのこのクロック信号の非同期又は同期信号により励起パルスを開始し、
− レーザ放射線を部品内の異なる深度で集束させ、
− パルスの継続時間を1ナノ秒以下に制限した、
ことを特徴とする。
以下の説明を添付図面ととに読んだ後に、本発明はよりよく理解されるであろう。これらは大まかな指針として示すものであり、決して本発明に対する限定的な指針として示すものではない。
本発明の方法を実施するために使用できる装置の概略図である。 部品のクロック信号、本発明のレーザ・パルスの日付、及び実行されるアプリケーションのサイクル時間を示す時間図である。 本発明による関心領域について、焦点深度及び励起エネルギーの選択による、相互作用が臨界となる臨界エネルギー上昇を示す図である。
図1は、本発明の方法を実施するために使用可能な装置を示す図である。本発明の目的は、電子部品1内部のエネルギー相互作用の影響を測定することである。従って、公知の方法で及び上下逆に示しているが、電子部品1は半導体結晶2で構成され、ここに様々な導入が行われ、すなわちハウジング及び領域には不純物が投入される。通常は金属接続部のような接続部3が、電子部品1の接続インターフェイス4に通じている。例えばメタライゼーションなどの保護層5で半導体プレート2を被覆することができる。保護層5は、結晶2の接続(3)が行われる側の反対側に位置する。
本発明では、エネルギーの相互作用を受けやすい電子部品1により実行されるアプリケーションの誤動作を測定するために、この部品1を単層又は多層のプリント基板型の電子基板6上に実装する。基板6は、部品1用の実際のユーザ・カードであってもよい。この趣旨で、基板6は、7及び8などのその他の部品、基板6と交わるピン型接続部品9、又は表面実装部品用の10などの半田ボール型の部品で構成される。この例では、部品1は、メタライゼーション3に接続された半田ボールを含む表面実装型の部品であるが、これは必須ではない。
基板6には、その正常な動作のために使用する部品7及び8を取り付ける。例えば、これらの部品は、クロック結晶型部品、透過フィルタ、デカップリング部品、切替又はスイッチ、或いはさらにマイクロコントローラである。部品1は、例えば統合関連メモリ又はプログラム可能論理要素(FPGA)を含む、或いは含まないマイクロプロセッサであってもよい。
基板6にはコネクタ11を取り付ける。本発明では、このコネクタ11を使用して基板6をテスト装置に接続する。コネクタ11は、部品1、7、及び8に通じる12などのトラックに基板内で接続される。多層型の電子基板の場合には、トラック12を基板の厚み13全体にわたって分散させることができる。
エネルギー粒子に対する部品1及びアプリケーションの感度を測定するためにテスト装置を使用する。このテスト装置では、部品1がレーザ光源14により励起される。このレーザ光源14は放射線15を放出し、これが電子部品1を攻撃する。この攻撃を促すために、部品1を、そのベース5を介してこの攻撃にさらすことが好ましい。この攻撃を促すために、保護層5は(特に化学的又は機械的処理により)ウィンドウ16の形で開くことが好ましく、ここを通じてレーザ14からの放射線15が侵入することができる。
テスト時には、電子部品1が、自己のインターフェイス11を介して電源及び制御装置17に接続される。装置17は、概略的には、制御、アドレス及びデータバス19によりプログラム・メモリ20に接続されたマイクロプロセッサ18、データ・メモリ21、インターフェイス11、レーザ光源14、及びレーザ・エネルギーを減衰するためのシステム32で構成される。装置17はまた、概略的に表すと、部品1がレーザ14からの相互作用及び励起を受ける際に、一方では制御電圧入力部23において予想電気信号レベルを受け、また測定入力部24において、インターフェイス11によりサンプリングされたアプリケーションからの電気信号を受け取るコンパレータ22も備える。装置のこの部分が、アプリケーションの誤動作の識別を可能にする。信号レベル23は、基板6と同一の他の基板により生成され、基板6と同期させたものであってもよく、この信号レベル23は害されない。
動作上の態様では、装置17はまた、部品1がレーザ14からの相互作用及び励起を受ける際に、一方では制御電圧入力部において部品の予想電気信号レベルを、また測定入力部において、部品1内のインターフェイス11によりサンプリングされた電気信号を受け取る別のコンパレータも備える。装置のこの部分が、部品1の故障の識別を可能にする。
実際には、部品の障害の測定を可能にする第1の任意のコンパレータと、対応するアプリケーションの障害の測定を可能にする第2のコンパレータの2つのコンパレータが存在することができる。第1のコンパレータは、例えば、攻撃を受けた後にメモリセル又はレジストリを読み出して、アプリケーションがこのメモリセル又はレジストリを要求しない場合にはその内容を検証するためのプログラムを含む。第2のコンパレータは、アプリケーションの出力信号を測定してこれらの一貫性を検証する。
コンパレータは、アプリケーション及び/又は電子部品1が受け取る信号の、予想信号との一貫性を測定するためのルーチン25によって置き換えることができる。測定動作は静的であってもよく、この場合にはインターフェイス11の接触面で得られる電位及び電流の値のみをテストする。この測定動作は、実際は本質的に動的である。この場合、マイクロプロセッサ18はまた、実行の履歴が認知されている必要のある特定の動作を分離するクロックも備え、この動作を測定して、この履歴が予期される方法で再生成されるかどうか、或いは何らかの変則性が存在するかどうかを見出す。
この趣旨で、プログラム・メモリ20は、レーザ光源14、この動きXYZ、この出力レベル及びこの開始時間のための制御プログラム26を含む。最後に、メモリ20は、基板6を動作させるための制御プログラム27で構成されることが好ましい。この動作によれば、基板6は、接続3において受け取った、場合によってはバス19から得られた入力データを処理し、出力データを生成し、バス19又は基板6のその他の部品7及び8に主に適用するという、専用に設計されたアプリケーションを実行する。2つのプログラム26及び27を同時に、連続的に、又は非同期的に実行することができる。プログラム26は、プログラム27の段階を考慮して、選択された時間に適時励起を開始することができる。
図2は、部品1のタイミングクロックからパルスを分離する第1の時間図33を示す図である。このクロックは、基板1上に実装してもよく、或いはバス19に接続してもよい。このパルスは、プログラム26により管理され、或いは少なくとも考慮されることが好ましい。第2の時間図34は、クロック33からの特定の信号に対して設定され、或いは設定されていない、時刻36から42に放射された35などの短期間レーザ・パルスの時間的分散を示している。第3の時間図43は、部品1の実行段階44から46を示している。これらの実行段階は、基板16で実行されるアプリケーションに従って部品1により行われるアクション、複雑な動作、選択、計算、再フォーマット、送信、検証、又はその他のアクションに対応する。従って、アプリケーションのサイクル時間47は、この中で1又は複数の処理段階が実行される時間として定義することができる。従って、本発明によれば、クロック33のサイクル48とは異なるこれらのアプリケーションサイクルに関して日付36から42が選択され、或いは少なくとも分散されることが重要である。これらのパルス35がサイクル47中に分散され、クロック33からのあらゆるパルスの開始49又は終了50に対して所定の時間に配置される場合には分散されないことが重要である。
古典的な方法では、特にマイクロプロセッサ18を使用する公知の方法は、アクチュエータ28を使用して結晶2の表面において光源14をXY方向に移動させるステップを含む。この移動を行うことにより、放射線14と半導体部品1との間の相互作用が最も強く、或いは臨界とさえ測定される関心場所を定めることができる。しかしながら、この知識は不十分である。この方法には深度に関する情報が備わっていない。
ウィンドウ16により形成される穴は、部品1のプレート2の幅よりも小さくすることができる。部品1の表面上における放射線15の衝突の跡は当然ながら穴16よりも小さく、というのも、そうでなければウィンドウ16のX及びY走査は無益なものになるからである。
このような技術では、部品1内の関心領域が部品1及び/又はアプリケーションの正常動作にとって有害な相互作用の焦点であるという意味でこれらの領域が配置される。本発明の目的は、部品の構造内のいずれかの場所が、有害な相互作用の焦点となるかどうかを発見することである。
本発明では、この結果を得るために、レンズ29により概略的に表す焦点装置を使用してレーザ放射線15を集束させ、このように集束した放射線15の焦点30の焦点深度をこのレンズ29で変更する。例えば、ここに示す深度31は、接点2−5の下に位置する。空気の屈折率とは異なる結晶2の屈折率が、当然ながら考慮に入れられる。これは図1には図示していないが、この場合集束された放射線は直線ビーム34を有する。本発明によれば、個々の焦点深度に関して部品1上の放射線のエネルギー相互作用が測定される。この測定の原理は以下の通りである。
レーザ光源14が、第1の所定の焦点に関して関心領域の反対側、例えば接点2−5上に位置すると直ぐに、マイクロプロセッサ18及びバス19を使用してアクチュエータ32へ送信される制御により、レーザ・エネルギーの減衰レベルが調整され、レーザ・パルスを生成するために、マイクロプロセッサ18及びバス19を使用して光源14が制御される。アクチュエータ32の減衰レベルの減少がレーザへのエネルギー増加をもたらす。結果的にこの増加が、部品1内に位置するレーザの出力の増加をもたらす。
実際は、このエネルギー励起の管理は、(特に、継続的な照射により部品が過熱するのを防ぐために)パルス化される。測定を現実的にするために、パルスは、例えば約100ピコ秒又はさらにそれ未満の継続、従って、全ての場合において1ナノ秒以下の継続時間となるように非常に短くすべきであることが確認された。
また、義務としてではないが、段階的に出力の変更を実行できることが好ましい。実験的観点からすれば、開始点がレーザ・エネルギー(出力)の最高値であり、これを臨界値が得られるまで下げていく(また一方、エネルギーの最低値から徐々に上げていくという逆も可能である)。パルスごとに、及びパルスの最後に、部品1内において及びアプリケーションのレベルにおいて読み出された信号の予想信号に対する一貫性が測定される。この一貫性が正しい場合、減衰が低減される。所定の瞬間に、アプリケーション又は部品1からの電子反応が初めて予想通りではなくなる臨界出力レベルに達する。この臨界出力レベルの値が記録される。
次に、例えば、焦点30が結晶2内にさらに侵入するようにレンズ29を部品1へ向けて移動させることにより(又は場合によっては可変焦点レンズを使用することにより)レーザ光源の焦点を変更する。この焦点30の他の深さ方向位置に関して増加による動作を繰り返し(減少による動作を行うこともできる)、新しい臨界出力値を取得する。このように作動させることにより、深さ方向のマッピング、及び電子部品1の誤動作の単なる表面マッピングではないマッピングを得ることができる。
レーザビームは、背面側より、すなわち部品1の回路基板側に入射する。レーザビームがメタライゼーションを貫通しない場合、高感度領域を全て明らかにするには背面側よりの照射が好ましい。従って、電子基板6上への実装は本方法と互換性があり、これによりウィンドウ16を開放できるようになる。
所定のパルス時間の間、臨界エネルギーレベルは臨界出力レベルに相当する。閾値エネルギーとしても知られている臨界エネルギー曲線を図1の構成において焦点深度に従ってトレースすると、図3に示すような外観となる。この曲線を使用して(最小値を調査して)、収集物の高感度領域の深度を提供する。実際のところ、臨界領域とは、部品1の正常動作を妨げるためにレーザ14から最低の出力を必要とする領域のことである。
1つの関心位置に関して、部品がレーザ・パルスに対して最大レベルの感度を表す焦点を識別するような方法で、レーザビームの焦点を調整する。障害を発生させるのに必要なレーザ・エネルギーのレベルが最小のときに、この最大レベルの感度が得られる。この動作は関心位置に関して行われるが、レーザマッピングの位置全て、又は場合によっては無作為に選択した位置に関して体系的に繰り返すこともできる。例えば、図3の所定の位置XYに関して、障害を発生させるために深度52において最小エネルギーレベル51が必要であることが確認された。他のいずれの深度においても、エネルギーレベル51よりも高いレーザ・エネルギーのレベルが必要であった。従って、焦点深度に応じた閾値エネルギーの発生を特徴付ける実験曲線の最小値は、高感度領域が位置する深度に相当する。
次に、この最小エネルギーレベルよりも高い、従ってこのエネルギーレベル51よりも高いレベルのレーザ・エネルギーに関して、レーザビームを部品に対して公知の又は無作為な方法で、部品の表面の全体又は一部にわたって、その深度の全て又は一部にわたって、段階44から46の全て又は一部に関して移動させる。いくつかの位置及び時間36から42に関して、信号33に対して同期して又は同期せずにレーザ発射を行い、テストシステムに対してチェックを行って1又は複数の障害(部品内の故障又はアプリケーションの誤動作)が発生したか否かをチェックする。
(線吸収又は非線形吸収機構により)部品1の設計材料が透過性ではない場合にはレーザを使用する必要がある。線吸収の場合、光子レーザからのエネルギーレベルは、半導体の禁制帯においてポテンシャル障壁よりも高くなければならない。シリコンの場合、レーザの波長は1.1マイクロメータよりも小さくなければならない。
従って、焦点深度に基づく閾値エネルギーの発生を特徴付ける実験曲線の最小値は、高感度領域が位置する深度に相当する。
粒子と同様に、その特性を十分に選択した場合、パルス化され集束されたレーザは、電子部品を構成する半導体を局所的に電離させることができ、アプリケーションを実行する部品内で過渡的又は恒久的故障を過渡的に発生させる。これを行うためには、レーザは、部品を構成する材料内で(線吸収又は非線形吸収機構により)電荷を生成できる波長を有する必要がある。
非線形吸収機構は、複数の光子による励起に対応する。複数の光子は、半導体材料により同時に吸収される。これらの光子からのエネルギーの合計は、故障を発生させるのに十分なものである。後者の機構の利点は、部品内の深部において及びこの部品の表面上において改善された空間分解能を可能にする点にある。従って、多光子衝撃のより正確な位置は、攻撃に対するアプリケーションの動作をより詳細に特徴付けることができる。
例えば、シリコン内での線吸収の場合、レーザの波長は1.1μm未満でなければならない。レーザは、単パルスモードで使用するか、或いはテストを受ける部品又はアプリケーションからの信号に対して同期することが好ましい。光学システムを使用して、部品のアクティブ領域のレベルにレーザ放射線を集束させる。最後に、レーザビームの光路長においてレーザ・エネルギーのレベルを変更できるシステムが存在する。このシステムは、レーザ・エネルギーのレベルをコンピュータから制御できるようにするインターフェイスを有する。
テストの自動化を可能にするために、要素を全て制御することができる。
レーザ発射の位置及び時間を無作為に選択して自然環境からの粒子の衝突を再現することができ、或いは再現しないこともでき、又は逆にこれらの位置及び時間を慎重に調整して、部品に故障を発生させてアプリケーションを誤動作させる空間的及び時間的位置を見出すことができる。また、個々の位置においてレーザ・エネルギーのレベルを調整して、故障が測定されなくなるまで及び/又はアプリケーションの誤動作が観察されなくなるまで同じ位置を繰り返しテストすることにより、部品及び関連するアプリケーションの感度のマッピングを作成できるようにすることができる。
緩和技術が適用されていなかった部品及びアプリケーション、並びに緩和技術が適用されていた部品及びアプリケーションに対してこの手順を実行することができる。2つの測定を比較することにより緩和の効果を証明することができる。部品により実行されるアプリケーションが誤動作する場合、緩和を実施して手順を繰り返す。基板6上の隔離された部品において、及びアプリケーションがインストールされたこの部品において、或いは自身が実際の環境に含まれる基板6上に含まれる部品1においてこの手順を実行することができる。
以下の表1は、本発明により実行できる検証及び測定動作を示している。記号Yは「はい」を、記号Nは「いいえ」を表す。
Figure 2010534331
状況AからLにおけるこれらの動作に対する反応においてテスト装置により得られた結果により、テストの妥当性、部品の妥当性、又はテストされるソフトウェア・アプリケーションの妥当性に関して引き出される結論は以下の通りである。
状況A:エネルギーレベルを増加させて再起動。
状況B:適用不可。
状況C:部品及びアプリケーションのレベルで発生する障害の空間的及び時間的マッピングを作成し、部品及びアプリケーション障害の原因として空間的及び時間的位置を識別し、障害のモードの徹底的な観察を行い、部品の動的効率領域を測定し(レーザ発射あたりの障害数)、アプリケーションの動的効率領域を測定した(レーザ発射あたりの障害数)。
状況D:部品のレベルで発生する障害の空間的マッピングを作成し、アプリケーションのレベルで発生する障害の空間的及び時間的マッピングを作成し、アプリケーション障害の原因として空間的及び時間的位置を識別し、部品障害の原因として空間的位置を識別し、障害のモードの徹底的な観察を空間的に行い、アプリケーション障害のモードの徹底的な観察を時間的に行い、部品の動的効率領域を測定し(レーザ発射あたりの障害数)、アプリケーションの動的効率領域を測定した(レーザ発射あたりの障害数)。
状況E:部品のレベルで発生する障害の空間的及び時間的マッピングを作成し、アプリケーション障害の空間的マッピングを作成し、部品障害の原因として空間的及び時間的位置を識別し、アプリケーション障害の原因として空間的位置を識別し、障害のモードの徹底的な観察を空間的に行い、統計的観察を時間的に行い、部品の動的効率領域を測定し(レーザ発射あたりの障害数)、アプリケーションの動的効率領域を測定した(レーザ発射あたりの障害数)。
状況F:部品及びアプリケーションのレベルで発生する障害の空間的マッピングを作成し、部品及びアプリケーション障害の原因として空間的位置を識別し、障害のモードの徹底的な観察を空間的に行い、統計的観察を時間的に行い、部品の動的効率領域を測定し(レーザ発射あたりの障害数)、アプリケーションの動的効率領域を測定した(レーザ発射あたりの障害数)。
状況G:部品及びアプリケーションのレベルで発生する障害の時間的マッピングを作成し、部品及びアプリケーション障害の原因として時間的位置を識別し、障害のモードの徹底的な観察を時間的に行い、統計的観察を空間的に行い、部品の動的効率領域を測定し(レーザ発射あたりの障害数)、アプリケーションの動的効率領域を測定した(レーザ発射あたりの障害数)。
状況H:アプリケーションのレベルで発生する障害の時間的マッピングを作成し、アプリケーション障害の原因として時間的位置を識別し、障害の形態の徹底的な観察を時間的に行い、統計的観察を空間的に行い、部品の動的効率領域を測定し(レーザ発射あたりの障害数)、アプリケーションの動的効率領域を測定した(レーザ発射あたりの障害数)。
状況I:部品のレベルで発生する障害の時間的マッピングを作成し、部品障害の原因として時間的位置を識別し、障害のモードの徹底的な観察を時間的に行い、統計的観察を空間的に行い、部品の動的効率領域を測定し(レーザ発射あたりの障害数)、アプリケーションの動的効率領域を測定した(レーザ発射あたりの障害数)。
状況J:粒子加速器によるテスト中に取得されるものと同様の、部品及びアプリケーションの障害のモードの統計的観察を時間的及び空間的の両方で行い、部品の動的効率領域を測定し(レーザ発射あたりの障害数)、アプリケーションの動的効率領域を測定した(レーザ発射あたりの障害数)。
状況K:部品内の障害の累積、多重エラーは識別せず、アプリケーション障害を発生させるのに必要な部品障害の数をアプリケーションサイクルに対する発射の時間に基づいて測定し、部品の静的効率領域を測定し(レーザ発射の総数に対する障害の総数)、アプリケーションの静的効率領域を測定した(レーザ発射の総数に対する障害の総数)。
状況L:部品内の障害の累積、多重エラーは識別せず、アプリケーションの静的効率領域を測定した(レーザ発射の総数に対する障害の総数)。
1 電子部品; 3 接続部; 4 接続インターフェイス; 5 保護層;
6 電子基板; 7、8 (他の)電子部品; 9 ピン型接続部品;
10 半田ボール型部品; 11 コネクタ; 12 トラック;
14 レーザ光源; 15 放射; 16 ウィンドウ; 17 制御装置;
19 データバス; 20 プログラム・メモリ。

Claims (11)

  1. 集積回路内の電子部品(1)で実行する、ソフトウェア・アプリケーションをテストする方法であって、
    前記部品の動作中及び前記アプリケーション(44〜46)の実行中にテスト設備(17)内において、前記部品内におけるエネルギー粒子により誘発される故障に対する前記アプリケーションの感度を測定し、
    前記テスト設備を使用して前記電子部品を起動(27)し、該起動により前記部品がクロック信号(33)によりアプリケーションサイクル時間(47)と同期され、
    前記部品が、動作作業環境において内部論理動作とは異なるアプリケーション動作を実行するという点で動作作業環境は静的作動環境とは異なり、
    このように起動された前記電子部品を、前記テスト設備によって生成されたパルス化レーザ放射線(15)パルスにより励起し、
    前記テスト中、前記部品の入力(3)が時間と共に変化する入力信号を受け取り、これに対応して前記部品の出力(3)が時間と共に変化する出力信号を生成し、
    前記起動された電子部品により実行される前記アプリケーション内で発生する、前記励起に対応する誤動作を測定(22)し、
    前記誤動作は、時間と共に変化する予想アプリケーション信号(23)とは異なる時間と共に変化するアプリケーション信号内に現れ、
    前記測定に関して、
    集積回路内の前記部品を、前記アプリケーションを実行できる電子基板(16)上に実装し、
    前記アプリケーションを実行できる前記電子基板を前記テスト設備内に配置し、
    前記クロック信号の及び/又は前記アプリケーションサイクルの非同期又は同期信号(36〜42)により励起パルスを開始し、
    前記レーザ放射線を前記部品内の異なる深度(Z)で集束(29)させ、
    前記パルスの継続時間を1ナノ秒以下に制限した、
    ことを特徴とする方法。
  2. 部品により実行され、本方法により行われるテスト後に誤動作を示すアプリケーションにおいて、
    緩和を実行し、
    前記テストステップを繰り返して前記緩和の効率を検証する、
    ことを特徴とする請求項1に記載の方法。
  3. 前記レーザ励起の開始時間に関する前記サイクル時間が、前記部品が複雑な動作を行うのにかかる時間である、
    ことを特徴とする請求項1から請求項2の1項に記載の方法。
  4. 前記レーザ放射線を、関心場所を得るために前記部品内の異なる深度において集束させ、
    前記部品が最大感度を示す前記焦点(37)を調査し、
    故障を発生させるのに必要なレーザ・エネルギーのレベルが最小のときに前記最大感度を取得し(36)、
    その後、前記部品内の異なる場所を、前記最小エネルギーレベルよりも高いレーザ・エネルギーレベルで攻撃する、
    ことを特徴とする請求項1から請求項3の1項に記載の方法。
  5. 所定の深度に関して、前記レーザ出力を好ましくは段階的に変化(32)させ、
    相互作用が臨界となる上限の前記レーザの臨界出力レベルを決定する、
    ことを特徴とする請求項1から請求項4の1項に記載の方法。
  6. 前記部品が、該部品のプレート(2)の一方の側面により励起され、該側面は、不純物の投入が行われる側面とは反対側にあることが好ましく、前記部品には、前記プレートの反対側にメタライゼーション(3)が取り付けられる、
    ことを特徴とする請求項1から請求項5の1項に記載の方法。
  7. 前記部品のプレートの保護層(5)内に少なくともシリコンに到達するように小さな孔(16)が設けられ、
    前記小さな孔は、前記部品のプレートの総表面積よりも小さな表面積を有し、
    前記小さな孔は、前記部品上における前記レーザ放射線からの衝突の跡よりも大きな表面積を有する、
    ことを特徴とする請求項6に記載の方法。
  8. 前記相互作用を、前記部品又は基板からの出力信号を予想値と比較することにより、或いは前記基板が起こすアクションを予想されるアクションと比較することにより測定し、
    前記比較(22)がもはや基準(23)に一致しなくなる状態を検出(25)する、
    ことを特徴とする請求項1から請求項7の1項に記載の方法。
  9. レーザ光源の光子レーザ・エネルギーの前記レベルは半導体部品の禁制帯の値よりも高く、若しくは光子エネルギーの前記レベルが前記半導体部品の前記禁制帯の前記値よりも低い場合には多光子吸収システムを実行する、
    ことを特徴とする請求項1から請求項8の1項に記載の方法。
  10. 前記レーザ光源が半導体材料内で複数の光子の同時吸収を引き起こす、
    ことを特徴とする請求項1から請求項8の1項に記載の方法。
  11. 請求項1から請求項10までの1項に記載の前記方法を実行するための装置。
JP2010517457A 2007-07-23 2008-06-26 ソフトウェア・アプリケーションの耐故障性をテストする方法および装置 Expired - Fee Related JP5721430B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0756687 2007-07-23
FR0756687A FR2919402B1 (fr) 2007-07-23 2007-07-23 Procede de test d'une application logicielle.
PCT/FR2008/051166 WO2009013419A1 (fr) 2007-07-23 2008-06-26 Procédé de test d'une application logicielle

Publications (2)

Publication Number Publication Date
JP2010534331A true JP2010534331A (ja) 2010-11-04
JP5721430B2 JP5721430B2 (ja) 2015-05-20

Family

ID=39156269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010517457A Expired - Fee Related JP5721430B2 (ja) 2007-07-23 2008-06-26 ソフトウェア・アプリケーションの耐故障性をテストする方法および装置

Country Status (8)

Country Link
US (1) US9213614B2 (ja)
EP (1) EP2181390A1 (ja)
JP (1) JP5721430B2 (ja)
CN (1) CN101784991A (ja)
BR (1) BRPI0814646A2 (ja)
CA (1) CA2693991C (ja)
FR (1) FR2919402B1 (ja)
WO (1) WO2009013419A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017167006A (ja) * 2016-03-16 2017-09-21 東芝メモリ株式会社 熱レーザ刺激装置、熱レーザ刺激方法および記録媒体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9874870B2 (en) * 2009-08-26 2018-01-23 Fisher-Rosemount Systems, Inc. Methods and apparatus to manage testing of a process control system
EP2428807A3 (en) * 2010-09-08 2014-10-29 DCG Systems, Inc. Laser assisted fault localization using two-photon absorption
US9201096B2 (en) 2010-09-08 2015-12-01 Dcg Systems, Inc. Laser-assisted device alteration using synchronized laser pulses
JP6535837B2 (ja) 2013-03-24 2019-07-03 ディーシージー システムズ、 インコーポレイテッドDcg Systems Inc. タイミングダイアグラム及びレーザ誘導性アップセットの同時取得のための同期パルスlada
CN110879623B (zh) * 2019-11-06 2021-04-13 中国空间技术研究院 一种具有校正功能的单粒子试验温度控制装置及温控方法
CN113132521B (zh) * 2021-03-04 2024-04-23 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) 移动终端软故障测试方法和系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786865A (en) * 1986-03-03 1988-11-22 The Boeing Company Method and apparatus for testing integrated circuit susceptibility to cosmic rays
JPH05226446A (ja) * 1992-02-17 1993-09-03 Hitachi Ltd 半導体装置のシングルイベント評価装置および方法
US6842021B1 (en) * 2003-11-07 2005-01-11 National Semiconductor Corporation System and method for detecting location of a defective electrical connection within an integrated circuit
WO2005008850A2 (en) * 2003-07-11 2005-01-27 Credence Systems Corporation Spatial and temporal selective laser assisted fault localization
WO2006037881A1 (fr) * 2004-10-01 2006-04-13 Centre National D'etudes Spatiales Procede et installation d'analyse d'un circuit integre
US7375332B1 (en) * 2004-03-25 2008-05-20 Sandia Corporation Laser-based irradiation apparatus and method to measure the functional dose-rate response of semiconductor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270643A (en) * 1990-11-28 1993-12-14 Schlumberger Technologies Pulsed laser photoemission electron-beam probe
US7331043B2 (en) * 2001-06-26 2008-02-12 Sun Microsystems, Inc. Detecting and mitigating soft errors using duplicative instructions
GB0406665D0 (en) * 2004-03-25 2004-04-28 Melexis Nv Testing intergrated circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4786865A (en) * 1986-03-03 1988-11-22 The Boeing Company Method and apparatus for testing integrated circuit susceptibility to cosmic rays
JPH05226446A (ja) * 1992-02-17 1993-09-03 Hitachi Ltd 半導体装置のシングルイベント評価装置および方法
WO2005008850A2 (en) * 2003-07-11 2005-01-27 Credence Systems Corporation Spatial and temporal selective laser assisted fault localization
US6842021B1 (en) * 2003-11-07 2005-01-11 National Semiconductor Corporation System and method for detecting location of a defective electrical connection within an integrated circuit
US7375332B1 (en) * 2004-03-25 2008-05-20 Sandia Corporation Laser-based irradiation apparatus and method to measure the functional dose-rate response of semiconductor devices
WO2006037881A1 (fr) * 2004-10-01 2006-04-13 Centre National D'etudes Spatiales Procede et installation d'analyse d'un circuit integre

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017167006A (ja) * 2016-03-16 2017-09-21 東芝メモリ株式会社 熱レーザ刺激装置、熱レーザ刺激方法および記録媒体

Also Published As

Publication number Publication date
JP5721430B2 (ja) 2015-05-20
CA2693991C (fr) 2017-07-25
EP2181390A1 (fr) 2010-05-05
US9213614B2 (en) 2015-12-15
WO2009013419A1 (fr) 2009-01-29
FR2919402A1 (fr) 2009-01-30
BRPI0814646A2 (pt) 2015-01-27
CA2693991A1 (fr) 2009-01-29
FR2919402B1 (fr) 2009-10-30
US20100280785A1 (en) 2010-11-04
CN101784991A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
JP5721430B2 (ja) ソフトウェア・アプリケーションの耐故障性をテストする方法および装置
Quinn et al. Fault simulation and emulation tools to augment radiation-hardness assurance testing
CN101458299A (zh) 现场可编程门阵列单粒子效应测试方法
Scialdone et al. FPGA qualification and failure rate estimation methodology for LHC environments using benchmarks test circuits
de Andres et al. Fault emulation for dependability evaluation of VLSI systems
CN108169660A (zh) 大气中子下fpga单粒子效应检测数据区分方法和系统
Alderighi et al. Experimental validation of fault injection analyses by the FLIPPER tool
Tsiligiannis et al. An SRAM based monitor for mixed-field radiation environments
CN101809455B (zh) 表征电子元件对能量相互作用的敏感性的方法
US5850145A (en) Apparatus and method for soft error comparison testing
US10956265B2 (en) Method of performing single event upset testing
Gil et al. A study of the effects of transient fault injection into the VHDL model of a fault-tolerant microcomputer system
Suhir et al. Probabilistic design for reliability (PDfR) of medical electronic devices (MEDs): when reliability is imperative, ability to quantify it is a must
Montrucchio et al. Software-implemented fault injection in operating system kernel mutex data structure
CN117849579A (zh) 用于评估芯片软错误率的方法、装置及计算机可读存储介质
Alderighi et al. The flipper fault injection platform: Experiences and knowledge from a ten-year project
Guibbaud et al. New combined approach for the evaluation of the soft-errors of complex ICs
Gil et al. Injecting intermittent faults for the dependability validation of commercial microcontrollers
Bocquillon et al. Highlights of laser testing capabilities regarding the understanding of SEE in SRAM based FPGAs
Alderighi et al. Using FLIPPER to predict proton irradiation results for VIRTEX 2 devices: A case study
CN113132521B (zh) 移动终端软故障测试方法和系统
Taatizadeh et al. A methodology for automated design of embedded bit-flips detectors in post-silicon validation
Rech et al. Evaluating the impact of DFM library optimizations on alpha-induced SEU sensitivity in a microprocessor core
De Florio Permanent Fault Injection and Selective Hardening of Real Time Operating Systems
Wiley Fault tolerant design verification through the use of laser fault injection

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150324

R150 Certificate of patent or registration of utility model

Ref document number: 5721430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees