JP2010530634A

JP2010530634A - 酸化物半導体及びそれを含む薄膜トランジスタ

Info

Publication number: JP2010530634A
Application number: JP2010513115A
Authority: JP
Inventors: チャン−ジョンキム，; サン−ウクキム，; ソン−イルキム，
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2007-06-19
Filing date: 2008-06-19
Publication date: 2010-09-09
Also published as: WO2008156312A3; EP2158608A2; CN101681925A; WO2008156312A2; US8450732B2; EP2158608A4; US20080315194A1; CN101681925B

Abstract

酸化物半導体及びそれを含む薄膜トランジスタが提供される。酸化物半導体はＺｎ原子及び、Ｔａ又はＹ原子のうちの少なくとも１つの原子を含み、薄膜トランジスタはＺｎ原子及び、Ｔａ又はＹ原子のうちの少なくとも１つの原子を含む酸化物半導体を含むチャンネルを有する。
【選択図】図１

Description

本発明は、酸化物半導体及びそれを含む薄膜トランジスタ（ＴＦＴ）に関し、さらに詳細には、Ｚｎ酸化物に新たな物質を添加した半導体物質及びそれを含む酸化物薄膜トランジスタに関する。

一般的な薄膜トランジスタ（Ｔｈｉｎｆｉｌｍｔｒａｎｓｉｓｔｏｒ）は、多様な応用分野に利用されており、例えば、ディスプレイ分野でスイッチング及び駆動素子として利用されており、クロスポイント型メモリ素子の選択スイッチとして使われている。

現在、ＴＶ用表示パネルとして液晶ディスプレイ（ＬＣＤ）が主軸をなしている間に、有機発光ディスプレイもＴＶへの応用のために多くの研究が進行しつつある。ＴＶ用ディスプレイ技術開発は、市場のニーズを満たす方向に発展している。市場で要求される事項としては、大型化されたＴＶまたはＤＩＤ（ＤｉｇｉｔａｌＩｎｆｏｒｍａｔｉｏｎＤｉｓｐｌａｙ）、低価格、高画質（動画像表現力、高解像度、明るさ、明暗比、色再現力）などがある。このような要求事項に対応するためには、ガラスなどの基板の大型化と共に、優秀な性能を有するディスプレイのスイッチング及び駆動素子として適用される薄膜トランジスタ（ＴＦＴ）が要求される。

ディスプレイの駆動及びスイッチング素子として使われるものとして、非晶質シリコン薄膜トランジスタ（以下、ａ−ＳｉＴＦＴ）がある。
これは比較的安価にて４ｍ^２を超える大型基板上に均一に形成されうる素子であって、現在最も広く使われている素子である。しかし、ディスプレイの大型化及び高画質化の趨勢によって素子性能も高性能が要求され、移動度０．５ｃｍ^２／Ｖｓレベルの既存のａ−ＳｉＴＦＴは、もう限界にきていると判断される。したがって、ａ−ＳｉＴＦＴより高い移動度を有する高性能ＴＦＴ及び製造技術が必要である。

ａ−ＳｉＴＦＴに比べて抜群の性能を有する多結晶シリコン薄膜トランジスタ（以下、ｐｏｌｙ−ＳｉＴＦＴ）は数十〜数百ｃｍ^２／Ｖｓの高い移動度を有するために、既存のａ−ＳｉＴＦＴでは実現が難しかった高画質のディスプレイに適用しうる性能を有する。
また、ａ−ＳｉＴＦＴに比べて素子特性の劣化問題が非常に少ない。

しかし、ｐｏｌｙ−ＳｉＴＦＴを製造するには、ａ−ＳｉＴＦＴに比べて複雑な工程が必要で、それによる追加費用も増加する。したがって、ｐｏｌｙ−ＳｉＴＦＴは、ディスプレイの高画質化やＯＬＥＤのような製品への応用に適合しているが、コスト面では、既存ａ−ＳｉＴＦＴに比べて劣るので、応用に制限的な短所がある。
そして、ｐｏｌｙ−ＳｉＴＦＴの場合、製造装備の限界や均一度不良のような技術的な問題によって、現在までは、１ｍを超える大型基板を利用した製造工程は実現されていないために、ＴＶ製品への応用が難しい。

これにより、ａ−ＳｉＴＦＴの長所とｐｏｌｙ−ＳｉＴＦＴの長所とをいずれも有する新たなＴＦＴ技術が要求されている。これについての研究が活発に進行しているが、その代表的なものとして酸化物半導体素子がある。
酸化物半導体素子として最近脚光を浴びているものが、ＺｎＯ系薄膜トランジスタである。現在ＺｎＯ系物質として、Ｚｎ酸化物、Ｉｎ−Ｚｎ酸化物、及びこれにＧａ、Ｍｇ、Ａｌ、Ｆｅなどがドーピングされた酸化物が紹介された。

ＺｎＯ系半導体素子は、低温工程で製造が可能で非晶質相であるために、大面積化が容易な長所を有する。また、ＺｎＯ系半導体フィルムは、高移動度の物質であって、多結晶シリコンのような非常に良好な電気的特性を有する。現在、移動度（ｍｏｂｉｌｉｔｙ）の高い酸化物半導体物質層、すなわち、ＺｎＯ系物質層を薄膜トランジスタのチャンネル領域に使用するための研究が進行している。

実施形態では、酸化物半導体、それを含む薄膜トランジスタ（ＴＦＴｓ）及びその製造方法に関し、例えば、Ｚｎ酸化物に追加的な物質（例えば、Ｔａ及び／又はＹ）が含まれた酸化物半導体、それを含む薄膜トランジスタ及びその製造方法に関する。実施形態ではまた、酸化物半導体を含むチャンネル領域を有する酸化物薄膜トランジスタを提供する。

少なくとも１つの実施形態によれば、酸化物半導体は、Ｚｎ原子、及びこれにＴａ及びＹ原子のうち、少なくとも１つが含まれた酸化物半導体である。薄膜トランジスタ（ＴＦＴ）は、酸化物半導体を含むチャンネルを含みうる。酸化物半導体は、Ｚｎ原子、及びここにＴａ及びＹ原子のうち、少なくとも１つが含まれうる。

実施形態のうち、少なくとも１つは、Ｚｎ及びＴａを含む酸化物半導体を提供する。
他の実施形態のうち、少なくとも１つは、酸化物薄膜トランジスタを提供する。酸化物薄膜トランジスタは、ゲート及びゲートに対応する位置に形成されたチャンネルを含む。
前記チャンネルは、Ｚｎ及びＴａを含む酸化物半導体を含みうる。
ゲート絶縁体は、前記ゲートとチャンネルとの間に形成されうる。
ソース及びドレインが前記チャンネルの両側部と各々接触しうる。

少なくとも他の一実施形態によれば、前記酸化物半導体は、Ｚｎ酸化物にＴａが含まれたものでありうる。
選択的に前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＴａが含まれたものでありうる。
本発明の一側面によれば、前記酸化物半導体は、Ｔａ：Ｉｎ：Ｚｎのａｔ％比が１：２．１〜１８：１．６〜１４の範囲でありうる。
また、本発明の一側面によれば、前記酸化物半導体は、Ｔａ：Ｉｎ：Ｚｎのａｔ％比が１：２．１〜９．５：１．６〜６．４の範囲でありうる。
また、本発明の一側面によれば、前記酸化物半導体は、Ｔａ：Ｉｎ：Ｚｎのａｔ％比が１：５．７〜９．５：４．８〜６．４の範囲でありうる。
また、本発明の一側面によれば、前記酸化物半導体は、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、Ｖ族元素、及びランタノイド（ｌａｎｔｈａｎｉｄｅ）系元素からなる群より選択される少なくとも１つの元素をさらに含みうる。

また、他の実施形態として、Ｚｎ及びＹを含む酸化物半導体を提供する。
また、他の実施形態として、酸化物薄膜トランジスタであって、ゲートと、前記ゲートと対応する位置に形成され、Ｚｎ及びＹを含む酸化物半導体を有して形成されるチャンネルと、前記ゲートとチャンネルとの間に形成されるゲート絶縁体と、前記チャンネルの両側部と各々接触して形成されるソース及びドレインとを備える酸化物薄膜トランジスタを提供する。

本発明の一側面によれば、前記酸化物半導体は、Ｚｎ酸化物にＹが含まれた酸化物半導体でありうる。
本発明の一側面によれば、前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＹが含まれたものでありうる。
本発明の一側面によれば、前記酸化物半導体は、Ｙ：Ｉｎ：Ｚｎのａｔ％比が１：１０〜１００：１０〜８０の範囲でありうる。
本発明の一側面によれば、前記酸化物半導体はＹ：Ｉｎ：Ｚｎのａｔ％比が１：２１．７〜５０：１４〜４１の範囲でありうる。
本発明の一側面によれば、前記酸化物半導体は、Ｙ：Ｉｎ：Ｚｎのａｔ％比が１：４６〜５０：３０〜４１の範囲でありうる。
本発明の一側面によれば、前記酸化物半導体は、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、Ｖ族元素、及びランタノイド（ｌａｎｔｈａｎｉｄｅ）系元素からなる群より選択される少なくとも１つの元素をさらに含む酸化物半導体でありうる。

また、少なくとも他の一実施形態では、Ｚｎと、Ｔａ又はＹの内の少なくとも１つを含む酸化物半導体を提供する。
また、酸化物薄膜トランジスタであって、ゲートと、前記ゲートと対応する位置に形成され、Ｚｎと、Ｔａ又はＹの内の少なくとも１つを含む酸化物半導体を有して形成されるチャンネルと、前記ゲートとチャンネルとの間に形成されるゲート絶縁体と、前記チャンネルの両側部と各々接触して形成されるソース及びドレインとを備える酸化物薄膜トランジスタを提供する。

本発明に係る酸化物半導体及びそれを含む薄膜トランジスタによれば、Ｚｎ酸化物に追加的な物質（例えば、Ｔａ及び／又はＹ）を含ませることにより、初期の半導体薄膜トランジスタにおいて、初期の電気的な特性の変化量が非常に小さくなり、高いＯｎ／Ｏｆｆ電流比と低いＯｆｆ電流を示し、ヒステリシスがなくて従来の酸化物薄膜トランジスタと比較して改良された特性を有するという効果を有する。

本発明の実施形態による酸化物半導体を含む薄膜トランジスタの構造を示す断面図であり、（ａ）は、ボトムゲート（ｂｏｔｔｏｍｇａｔｅ）型薄膜トランジスタを示し、（ｂ）は、トップゲート（ｔｏｐｇａｔｅ）型薄膜トランジスタを示す。本発明の実施形態による酸化物薄膜トランジスタの製造方法を説明するための断面図である。本発明の実施形態による酸化物薄膜トランジスタの製造方法を説明するための断面図である。本発明の実施形態による酸化物薄膜トランジスタの製造方法を説明するための断面図である。本発明の実施形態による酸化物薄膜トランジスタの製造方法を説明するための断面図である。本発明の実施形態による酸化物薄膜トランジスタの製造方法を説明するための断面図である。チャンネル物質としてＩＺＯにＴａを添加した酸化物薄膜トランジスタで、多様なソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別のゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを示すグラフである。チャンネル物質としてＩＺＯにＴａを添加した酸化物薄膜トランジスタで、多様なソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別のゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを示すグラフである。チャンネル物質としてＩＺＯにＴａを添加した酸化物薄膜トランジスタで、多様なソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別のゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを示すグラフである。チャンネル物質としてＩＺＯにＴａを添加した酸化物薄膜トランジスタで、多様なソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別のゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを示すグラフである。チャンネル物質としてＩＺＯにＴａを添加した酸化物薄膜トランジスタで、多様なソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別のゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを示すグラフである。チャンネル物質としてＩＺＯにＴａを添加した酸化物薄膜トランジスタで、多様なソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別のゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを示すグラフである。Ｔａターゲットの蒸着のためのパワーを２５Ｗでチャンネルを形成した後、３５０℃で熱処理した酸化物薄膜トランジスタに対して、５０℃にて経時的にゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを測定し、ドレイン電流値が３μＡである時のゲート電圧値の変化量を表したグラフである。Ｔａターゲットの蒸着のためのパワーを２５Ｗでチャンネルを形成した後、３５０℃で熱処理した酸化物薄膜トランジスタに対して、５０℃にて経時的にゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを測定し、ドレイン電流値が３μＡである時のゲート電圧値の変化量を表したグラフである。チャンネル物質としてＩＺＯにＹを添加した場合のソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別のゲート電圧Ｖ_ＧＳ−ドレイン電流Ｉ_ＤＳを示すグラフである。チャンネル物質としてＩＺＯにＹを添加した場合のソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別のゲート電圧Ｖ_ＧＳ−ドレイン電流Ｉ_ＤＳを示すグラフである。Ｙターゲットの蒸着パワーを１５Ｗに保持しつつ、チャンネルを形成した本発明の実施例による酸化物薄膜トランジスタに対してゲート電圧を０．１、５、１０、１５及び２０Ｖに印加する場合、ドレイン電圧Ｖ_ｄによるドレイン電流Ｉ_ｄ値を示すアウトプットグラフである。Ｙターゲットの蒸着のためのパワーを１５Ｗに保持しつつ、チャンネルを形成した本発明の実施形態による酸化物薄膜トランジスタを光に露出させた場合の電気的特性の変化を調べるために、ゲート電圧Ｖ_ＧＳ−ドレイン電流Ｉ_ＤＳを測定した結果を示すグラフである。Ｙターゲットの蒸着のためのパワーを１５Ｗに保持しつつ、チャンネルを形成した本発明の実施形態による酸化物薄膜トランジスタを光に露出させた場合の電気的特性の変化を調べるために、ゲート電圧Ｖ_ＧＳ−ドレイン電流Ｉ_ＤＳを測定した結果を示すグラフである。

以下、図面を参照して本発明の実施形態による酸化物半導体及びそれを含む酸化物薄膜トランジスタについて詳細に説明する。

参考までに、図面に示した各層の厚さ及び幅は、説明のために多少誇張して表現している。

本発明の実施形態による酸化物半導体は、Ｚｎ酸化物又はＩｎ−Ｚｎ複合酸化物にＴａ又はＹが添加された物質である。
Ｔａは、電気陰性度（ｅｌｅｃｔｒｏ−ｎｅｇａｔｉｖｉｔｙ）が１．５であり、Ｙは電気陰性度が１．２である物質であり、電気陰性度が３．５である酸素との電気陰性度差が各々２．０、２．３であって、イオン結合が相当強い酸化物を形成する。そして、Ｔａのイオン半径は０．０７０ｎｍ、Ｙのイオン半径は０．０９３ｎｍであり、イオン半径が０．０７４ｎｍであるＺｎと近似している。したがって、Ｚｎ酸化物又はＩｎ−Ｚｎ複合酸化物にＴａ又はＹが添加される場合、結晶格子の変形なしにＺｎとの置換が容易に発生しうる。

ａ−Ｓｉ：Ｈの場合は、ａ−ＳｉとＨ間で共有結合をしているが、この結合は、方向性を有するｓｐ３酸素が配位結合をして非晶質相に存在すれば、酸素結合をしている電子雲が歪む。これにより、弱い結合（ｗｅａｋｂｏｎｄ）が形成される。このような結合構造を有する薄膜トランジスタを長期間駆動すれば、結合領域に電子又はホール（Ｈｏｌｅ）が蓄積されつつ、結果的に結合が切れてスレショルド電圧Ｖｔｈの移動による信頼性に問題が発生する。

一方、イオン結合の場合、陽イオン電子雲の大きさが大きくて、酸素陰イオンの結合に関係なくオーバーラップして、結晶相でも、非晶質相でも弱い結合が存在しないために、スレショルド電圧Ｖｔｈの変化がほとんどないか、僅かである高信頼性の薄膜トランジスタの製造に寄与する。
本発明の実施形態による酸化物半導体では、Ｚｎ酸化物又はＺｎ−Ｉｎ複合酸化物にＴａ又はＹが添加されてイオン結合が大部分の結合を形成するが、あらゆる結合がイオン結合である必要はない。

本発明の一実施形態によるＩｎ−Ｚｎ複合酸化物は、Ｔａが添加された酸化物半導体において、Ｔａ：Ｉｎ：Ｚｎの組成比は、１：２．１〜１８：１．６〜１４原子（ａｔ％）比の範囲でありうる。
本発明の他の実施形態によるＩｎ−Ｚｎ複合酸化物は、Ｙが添加された酸化物半導体において、Ｙ：Ｉｎ：Ｚｎの組成比は、１：１０〜１００：１０〜８０原子比の範囲でありうる。
酸化物半導体には、Ｌｉ、ＫのようなＩ族元素、Ｍｇ、Ｃａ、ＳｒのようなＩＩ族元素、Ｇａ、Ａｌ、Ｉｎ、ＹのようなＩＩＩ族元素、Ｔｉ、Ｚｒ、Ｓｉ、Ｓｎ、ＧｅのようなＩＶ族元素、Ｔａ、Ｖｂ、Ｎｂ、ＳｂのようなＶ族元素、ランタノイド（ｌａｎｔｈａｎｉｄｅ）系元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）などが追加的に含まれうる。

本発明の実施形態による酸化物半導体は、ＬＣＤ、ＯＬＥＤに使われる駆動トランジスタのチャンネル物質として適用され、メモリ素子の周辺回路を構成するトランジスタ、又は選択トランジスタのチャンネル物質として適用されうる。

図１（ａ）、（ｂ）は、本発明の実施形態による酸化物半導体を含む薄膜トランジスタの構造を示す断面図である。（ａ）は、ボトムゲート（ｂｏｔｔｏｍｇａｔｅ）型薄膜トランジスタを示し、（ｂ）は、トップゲート（ｔｏｐｇａｔｅ）型薄膜トランジスタを示す。

図１（ａ）を参照すると、本発明の実施形態による酸化物薄膜トランジスタは、基板１１の一領域上に形成されたゲート電極１３、基板１１及びゲート電極１３上に形成されたゲート絶縁層１４を含んでいる。基板１１がＳｉで形成された場合、Ｓｉ表面に熱酸化工程による酸化層１２をさらに含みうる。
そして、ゲート１３に対応するゲート絶縁層１４上には、チャンネル１５が形成されており、チャンネル１５の両側部及びゲート絶縁層１４上には、ソース１６ａ及びドレイン１６ｂが形成されている。本発明の実施形態による酸化物薄膜トランジスタは、Ｚｎ酸化物又はＩｎ−Ｚｎ複合酸化物にＴａ又はＹを添加したチャンネル１５を含みうる。

ゲート電極１３は、上面及び二つの傾斜した側面を有する構造、例えば、上部の幅が下部幅より狭い台形（ｔｒａｐｅｚｏｉｄａｌ）の断面を有するものでありうる。ゲート絶縁層１４は、ゲート電極１３の上面及び側面と酸化層１２の上面の露出面を覆うように形成されたものでありうる。チャンネル１５の幅は、ゲート電極１３の下面の幅に対応するように、実質的に同一に形成されたものでありうる。

図１（ｂ）を参照すると、基板１０１上に各々形成されたソース１０２ａ及びドレイン１０２ｂを含み、ソース１０２ａ、ドレイン１０２ｂ間領域に形成されたチャンネル１０３を備える。チャンネル１０３及び基板１０１上には、ゲート絶縁層１０４が形成されており、チャンネル１０３に対応するゲート絶縁層１０４上には、ゲート電極１０５が形成されている。基板１０１がＳｉで形成された場合、基板１０１の表面には、熱酸化工程による酸化層をさらに含みうる。

以下、図１（ａ）、（ｂ）に示す本発明の実施形態による酸化物薄膜トランジスタを形成する各層の形成物質について説明する。
基板１１、１０１は、一般的な半導体素子に使われる基板を使用でき、例えば、Ｓｉ、ガラスまたは有機物材料を使用しうる。
基板１１、１０１の表面に形成された酸化層１２（図２では図示せず）は、例えば、基板１１、１０１がＳｉで形成された場合、Ｓｉ基板を熱酸化して形成されたＳｉＯ_２である。

ゲート電極１３、１０５は、導電性物質を使用でき、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗ、又はＣｕのような金属、又はＩＺＯ（ＩｎＺｎＯ）又はＡＺＯ（ＡｌＺｎＯ）のような金属又は導電性酸化物でありうる。
ゲート絶縁層１４、１０４は、通常の半導体素子に使われる絶縁物質を使用して形成することができる。具体的には、ＳｉＯ_２またはＳｉＯ_２より誘電率の高いＨｉｇｈ−Ｋ物質であるＨｆＯ_２、Ａｌ_２Ｏ_３、Ｓｉ_３Ｎ_４、又はそれらの混合物を使用することができる。
ソース１６ａ、１０２ａ及びドレイン１６ｂ、１０２ｂは、導電性物質を使用して形成し、例えば、Ｔｉ、Ｐｔ、Ｒｕ、Ａｕ、Ａｇ、Ｍｏ、Ａｌ、Ｗ、又はＣｕのような金属又はＩＺＯ（ＩｎＺｎＯ）又はＡＺＯ（ＡｌＺｎＯ）のような金属又は導電性酸化物を使用することができる。

以下、図２〜図６を参照して、本発明の実施形態による図１で示したボトムゲート型薄膜トランジスタの製造方法について説明する。
図２を参照すると、まず基板１１を用意する。基板１１は、Ｓｉ、ガラス又は有機物材料を使用しうる。Ｓｉを基板１１として使用する場合、熱酸化工程により基板１１の表面に絶縁層１２、例えば、ＳｉＯ_２を形成しうる。そして、基板１１上を金属または導電性金属酸化物などの導電性物質１３ａで覆う。

図３を参照すると、導電性物質１３ａをパターニングすることによって、ゲート１３を形成する。
図４を参照すると、ゲート１３の上部に絶縁物質を形成してパターニングしてゲート絶縁層１４を形成する。ゲート絶縁層は、シリコン酸化物、シリコン窒化物、ハフニウム（Ｈｆ）酸化物、アルミニウム酸化物又はハフニウム酸化物及びアルミニウム酸化物の混合物で形成しうる。

図５を参照すると、ゲート絶縁層１４上にチャンネル物質をＰＶＤ、ＣＶＤ又はＡＬＤなどの工程で塗布した後、ゲート１３に対応するゲート絶縁層１４上にチャンネル物質が残留するようにパターニングすることによって、チャンネル１５を形成する。
本発明の実施形態では、チャンネル１５は、Ｚｎ酸化物又はＩｎ−Ｚｎ複合酸化物に、Ｔａ又はＹのうち、少なくとも１つの物質を添加して形成しうる。

具体的には、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）工程でチャンネル１５を形成する場合、ＺｎＯ又はＩｎＺｎＯで形成されたターゲット（ｔａｒｇｅｔ）とＴａ又はＹで形成されたターゲットとを工程チャンバ内に装着してコ・スパッタリング（ｃｏ−ｓｐｕｔｔｅｒｉｎｇ）工程でチャンネル１５を形成する。また、ＺｎＯ又はＩｎＺｎＯに、Ｔａ又はＹのうち、少なくとも１つの物質をさらに含む単一ターゲットを使用することも可である。

図６を参照すると、金属又は導電性金属酸化物などの物質でチャンネル１５及びゲート絶縁層１４上を覆った後、チャンネル１５の両側部に接続するようにパターニングすることによって、ソース１６ａ及びドレイン１６ｂを形成する。
最後に、４００℃以下、例えば、３００℃の温度で一般的なファーネス、ＲＴＡ（ｒａｐｉｄｔｈｅｒｍａｌａｎｎｅａｌｉｎｇ）、レーザー又はホットプレートなどを利用して熱処理工程を実施する。

（製造例）
実施形態に係る製造例を図１（ａ）に示した構造を参照して説明する。
酸化膜１２が形成されたシリコン基板１１上にゲート電極１３として約２００ｎｍ厚さのＭｏを形成する。
そして、基板１１及びゲート電極１３上に２００ｎｍ厚さのシリコン窒化物をコート（ｃｏａｔ）してゲート絶縁層１４を形成する。
ゲート電極１３に対応するゲート絶縁層１４上に酸化物半導体をコートしてチャンネル１５を形成する。

チャンネル１５の形成の具体的な工程を説明すれば、次の通りである。
チャンネル１５の形成工程の製造例では、ＩＺＯターゲット（Ｉｎ_２Ｏ_３：ＺｎＯ＝１：２ｍｏｌ％）とＴａ又はＹターゲットとを使用する。それらターゲットをスパッタのチャンバ内に装着させた。蒸着条件は、常温でＡｒ及びＯ_２ガスを９５：５の比率で全体ガス圧力を保持し、ＩＺＯターゲットにＲＦｐｏｗｅｒ１５０Ｗを印加し、ＴａターゲットにＤＣｐｏｗｅｒ２５〜４０Ｗを印加し、ＹターゲットにＤＣｐｏｗｅｒ１５〜３５Ｗを印加した。チャンネルは、約７０ｎｍの厚さに形成した。

ここで、ＩｎＺｎＯターゲットの代わりに、ＺｎＯターゲットを使用しても良い。そして、チャンネル１５の両側にソース及びドレインをＴｉ／Ｐｔ（１０／１００ｎｍ）二重層で形成した。
次に、３００〜３５０℃で１時間熱処理工程を実施した。製造工程時、チャンネルの表面に不純物が形成された場合、例えば、エッチング溶液（水：酢酸：塩酸＝８０：２０：０．１ｖｏｌ％）などを使用して除去しうる。

上述したように製造した製造例による酸化物薄膜トランジスタ（チャンネルサイズ：Ｗ／Ｌ＝５０μｍ／４μｍ）に対して、ソース−ドレイン電圧（０．１Ｖ、１０Ｖ）別のゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄ変化を測定した。

図７〜図１２は、チャンネル物質としてＩＺＯにＴａを添加した場合のソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別ゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを示すグラフである。
図７〜図１２は、スパッタリング工程でＴａターゲットの蒸着パワーを各々１５Ｗ、２０Ｗ、２５Ｗ、３０Ｗ、３５Ｗ及び４０Ｗに変化させつつ、チャンネル物質を製造した試片のグラフを示す図面である。

図７〜図１２を参照すると、あらゆる蒸着パワーでトランジスタとして使用可能なトランスファカーブ特性を示すことが分かる。下記の表１では、Ｔａの蒸着パワーによる組成、移動度（ｍｏｂｉｌｉｔｙ）及びスイング電圧（ｓｗｉｎｇｖｏｌｔａｇｅ）を示す。
酸化物半導体物質に対して組成を評価（ｅｖａｌｕａｔｅ）するために、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙｃｏｕｐｌｅｄｐｌａｓｍａ）−ＡＥＳ（ＡｕｇｅｒＥｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ）（誤差範囲約１％）分析を実施した。
表１を参照すると、Ｔａターゲットの蒸着パワーが増加するほど、Ｔａの含量が増加することが分かる。

表１に示すＴａ：Ｉｎ：Ｚｎの原子含量（ａｔ％）比は、１：２．１〜９．５：１．６〜６．４原子比を示す。特に、Ｔａ１５Ｗ〜Ｔａ２５Ｗに該当する１：５．７〜９．５：４．８〜６．４原子比の範囲で、Ｏｎ電流が約１０^−４Ａであり、オフ電流が１０^−１１〜１０^−１２Ａ以下であり、オン／オフ電流比は、１０_７以上である特性を示す。

図１３及び図１４は、Ｔａターゲットの蒸着のためのパワーが２５Ｗでチャンネルを形成した後、３００℃で熱処理した試片に対して、５０℃にて、経時的にゲート電圧Ｖ_ｇ−ドレイン電流Ｉ_ｄを測定し、ドレイン電流値が３μＡである時のゲート電圧値の変化量を表したグラフである。

図１３を参照すると、経時的にゲート電圧値の変化量が少しずつ増加することが分かる。図１４を参照すると、約５０，０００時間が過ぎても、ゲート電圧値の変化量は２．５Ｖと予想される。したがって、初期の半導体薄膜トランジスタにおいて、初期の電気的な特性の変化量が非常に小さいと判断できる。従って、本発明の実施形態による酸化物薄膜トランジスタは、高いＯｎ／Ｏｆｆ電流比と低いＯｆｆ電流を示し、ヒステリシスがなくて従来の酸化物薄膜トランジスタと比較して改良された特性を有することが分かる。

図１５及び図１６は、チャンネル物質としてＩＺＯにＹを添加した場合のソース−ドレイン電圧（０．１Ｖ、５Ｖ、１０Ｖ）別のゲート電圧Ｖ_ＧＳ−ドレイン電流Ｉ_ＤＳを示すグラフである。図１５及び図１６は、スパッタリング工程で、Ｙターゲットの蒸着のためのパワーを各々１５Ｗに保持し、ＩＺＯターゲットの蒸着のためのパワーを各々１５０Ｗ及び２００Ｗに保持しつつ、チャンネル物質を製造した試片のグラフである。

図１５及び図１６を参照すると、チャンネル物質がトランジスタとして好適なトランスファカーブ特性を示すことが分かる。下記の表２では、Ｙの蒸着のために供給されたパワーに従った原子比を示す。組成を評価するために、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙｃｏｕｐｌｅｄｐｌａｓｍａ）−ＡＥＳ（ＡｕｇｅｒＥｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ）（誤差率約１％）分析を実施した。表２を参照すると、Ｙターゲットの蒸着のためのパワーが増加するほど、チャンネルでのＹの含量が増加することが分かる。

下記の表２で、Ｙ：Ｉｎ：Ｚｎの組成比は、１：２１．７〜５０：１４〜４１原子比を示す。特に、１：４６〜５０：３０〜４１原子比範囲でＯｎ電流が約１０^−４Ａ、オフ電流が１０^−１１〜１０^−１２Ａ以下であり、オン／オフ電流比は、１０^７以上である特性を示す。

図１７は、Ｙターゲットの蒸着のためのパワーを１５Ｗに保持しつつ、チャンネルを形成した本発明の実施形態による酸化物薄膜トランジスタに対してゲート電圧を０．１、５、１０、１５、及び２０Ｖで印加する場合のドレイン電圧Ｖ_ｄ−ドレイン電流Ｉ_ｄ値を示すグラフである。

この際、ＩＺＯ（Ｉｎ_２Ｏ_３：ＺｎＯ＝１：２ｍｏｌ％）ターゲットには、ＲＦ１５０Ｗを印加して、コ・スパッタリングした。
図１７を参照すると、ゲート電圧を０．１Ｖで印加する場合、ドレイン電圧が増加しても、ドレイン電流値の変化はないことが分かる。しかし、ゲート電圧を５Ｖ以上で印加する場合、ドレイン電圧を増加させれば、ドレイン電流値も徐々に増加することが分かる。

図１８及び図１９は、Ｙターゲットの蒸着のためのパワーを１５Ｗを保持しつつ、チャンネルを形成した本発明の実施形態による酸化物薄膜トランジスタを光に露出させた場合の電気的特性の変化を調べるために、ゲート電圧Ｖ_ＧＳ−ドレイン電流Ｉ_ＤＳを測定した結果を示すグラフである。

この際、ＩＺＯ（Ｉｎ_２Ｏ_３：ＺｎＯ＝１：２ｍｏｌ％）ターゲットには、ＲＦ１５０Ｗを印加してコ・スパッタリングした。
図１８は、ソース−ドレイン電圧が０．１Ｖである場合であり、図１９は、ソース−ドレイン電圧が１０Ｖである場合を示す。ここで、「ＦＩＲＳＴ」は、試片形成直後を示し、「ＯＰＥＮ」は、試片を自然光に露出させた場合（ｄｏｏｒｏｐｅｎ）を示し、「ＬＩＧＨＴ」は、薄膜トランジスタに直接ランプ光を照射したものである。

図１８及び図１９を参照すると、３つの場合のトランスファカーブの変化が大きくないことがわかる。すなわち、本発明の実施形態による薄膜トランジスタは、外部環境、特に外光に対する変化が少なく、信頼性が優秀であることが分かる。

一方、蒸着された薄膜の組成成分比、Ｉ_ＤＳ−Ｖ_ＧＳグラフ、移動度特性は、使われるターゲットの種類、蒸着時のターゲット印加電圧、蒸着装備、蒸着圧力、酸素分圧条件、基板温度により変更可能である。
例えば、ＩｎＺｎＯターゲット及び、Ｔａ又はＹターゲットの２種を使用する場合に代えて、ＩｎＺｎＯにＴａ又はＹが含まれた１つのターゲットで使用する場合、蒸着した薄膜組成が変わりうる。

また蒸着した薄膜組成が同じ場合でも、蒸着条件によって薄膜特性の変更が可能である。例えば、スパッタリング工程で酸化物半導体を蒸着する場合、酸素分圧によって酸化物の抵抗範囲は大きく変わりうる。酸素分圧が適量以下に調節される場合、蒸着された薄膜の抵抗が低い薄膜を蒸着し、酸素分圧を高く調節する場合、抵抗が高い薄膜を蒸着しうる。

上述したような実施形態を通じて、当業者ならば、本発明の技術的思想により酸化物半導体を利用してＬＣＤ、ＯＬＥＤなど平板ディスプレイの駆動トランジスタ、メモリ素子の周辺回路構成のためのトランジスタなど多様な電子素子を製造できることは理解されるものである。

本発明の実施形態による酸化物薄膜トランジスタは、ボトムゲート型又はトップゲート型として使われうる。結果的に、本発明の範囲は説明した実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。

１１、１０１基板
１２酸化層
１３、１０５ゲート電極
１４、１０４ゲート絶縁層
１５、１０３チャンネル
１６ａ、１０２ａソース
１６ｂ、１０２ｂドレイン

Claims

酸化物半導体であって、
Ｚｎ及びＴａを含むことを特徴とする酸化物半導体。
前記酸化物半導体は、Ｚｎ酸化物にＴａが含まれることを特徴とする請求項１に記載の酸化物半導体。
前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＴａが含まれることを特徴とする請求項１に記載の酸化物半導体。
前記酸化物半導体は、Ｔａ：Ｉｎ：Ｚｎのａｔ％比が１：２．１〜１８：１．６〜１４の範囲であることを特徴とする請求項３に記載の酸化物半導体。
前記酸化物半導体は、Ｔａ：Ｉｎ：Ｚｎのａｔ％比が１：２．１〜９．５：１．６〜６．４の範囲であることを特徴とする請求項３に記載の酸化物半導体。
前記酸化物半導体は、Ｔａ：Ｉｎ：Ｚｎのａｔ％比が１：５．７〜９．５：４．８〜６．４の範囲であることを特徴とする請求項３に記載の酸化物半導体。
前記酸化物半導体は、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、Ｖ族元素、及びランタノイド（ｌａｎｔｈａｎｉｄｅ）系元素からなる群より選択される少なくとも１つの元素をさらに含むことを特徴とする請求項１に記載の酸化物半導体。
酸化物薄膜トランジスタであって、
ゲートと、
前記ゲートと対応する位置に形成され、Ｚｎ及びＴａを含む酸化物半導体を有して形成されるチャンネルと、
前記ゲートとチャンネルとの間に形成されるゲート絶縁体と、
前記チャンネルの両側部と各々接触して形成されるソース及びドレインとを備えることを特徴とする酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｚｎ酸化物にＴａが含まれることを特徴とする請求項８に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＴａが含まれることを特徴とする請求項８に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｔａ：Ｉｎ：Ｚｎのａｔ％比が１：２．１〜１８：１．６〜１４の範囲であることを特徴とする請求項１０に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｔａ：Ｉｎ：Ｚｎのａｔ％比が１：２．１〜９．５：１．６〜６．４の範囲であることを特徴とする請求項１０に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｔａ：Ｉｎ：Ｚｎのａｔ％比が１：５．７〜９．５：４．８〜６．４範囲であることを特徴とする請求項１０に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、Ｖ族元素、及びランタノイド（ｌａｎｔｈａｎｉｄｅ）系元素からなる群より選択される少なくとも１つの元素をさらに含むことを特徴とする請求項８に記載の酸化物薄膜トランジスタ。
酸化物半導体であって、
Ｚｎ及びＹを含むことを特徴とする酸化物半導体。
前記酸化物半導体は、Ｚｎ酸化物にＹが含まれることを特徴とする請求項１５に記載の酸化物半導体。
前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＹが含まれることを特徴とする請求項１５に記載の酸化物半導体。
前記酸化物半導体は、Ｙ：Ｉｎ：Ｚｎのａｔ％比が１：１０〜１００：１０〜８０の範囲であることを特徴とする請求項１７に記載の酸化物半導体。
前記酸化物半導体は、Ｙ：Ｉｎ：Ｚｎのａｔ％比が１：２１．７〜５０：１４〜４１の範囲であることを特徴とする請求項１７に記載の酸化物半導体。
前記酸化物半導体は、Ｙ：Ｉｎ：Ｚｎのａｔ％比が１：４６〜５０：３０〜４１の範囲であることを特徴とする請求項１７に記載の酸化物半導体。
前記酸化物半導体は、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、Ｖ族元素、及びランタノイド（ｌａｎｔｈａｎｉｄｅ）系元素からなる群より選択される少なくとも１つの元素をさらに含むことを特徴とする請求項１５に記載の酸化物半導体。
酸化物薄膜トランジスタであって、
ゲートと、
前記ゲートと対応する位置に形成され、Ｚｎ及びＹを含む酸化物半導体を有して形成されるチャンネルと、
前記ゲートとチャンネルとの間に形成されるゲート絶縁体と、
前記チャンネルの両側部と各々接触して形成されるソース及びドレインとを備えることを特徴とする酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｚｎ酸化物にＹが含まれることを特徴とする請求項２２に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｚｎ−Ｉｎ複合酸化物にＹが含まれることを特徴とする請求項２２に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｙ：Ｉｎ：Ｚｎのａｔ％比が１：１０〜１００：１０〜８０の範囲であることを特徴とする請求項２４に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｙ：Ｉｎ：Ｚｎのａｔ％比が１：２１．７〜５０：１４〜４１の範囲であることを特徴とする請求項２４に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｙ：Ｉｎ：Ｚｎのａｔ％比が１：４６〜５０：３０〜４１の範囲であることを特徴とする請求項２４に記載の酸化物薄膜トランジスタ。
前記酸化物半導体は、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、Ｖ族元素、及びランタノイド（ｌａｎｔｈａｎｉｄｅ）系元素からなる群より選択される少なくとも１つの元素をさらに含むことを特徴とする請求項２２に記載の酸化物薄膜トランジスタ。
酸化物半導体であって、
Ｚｎと、Ｔａ又はＹの内の少なくとも１つを含むことを特徴とする酸化物半導体。
酸化物薄膜トランジスタであって、
ゲートと、
前記ゲートと対応する位置に形成され、Ｚｎと、Ｔａ又はＹの内の少なくとも１つを含む酸化物半導体を有して形成されるチャンネルと、
前記ゲートとチャンネルとの間に形成されるゲート絶縁体と、
前記チャンネルの両側部と各々接触して形成されるソース及びドレインとを備えることを特徴とする酸化物薄膜トランジスタ。