[go: up one dir, main page]

JP2010515242A - 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ - Google Patents

封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ Download PDF

Info

Publication number
JP2010515242A
JP2010515242A JP2009526198A JP2009526198A JP2010515242A JP 2010515242 A JP2010515242 A JP 2010515242A JP 2009526198 A JP2009526198 A JP 2009526198A JP 2009526198 A JP2009526198 A JP 2009526198A JP 2010515242 A JP2010515242 A JP 2010515242A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
circuit package
die
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009526198A
Other languages
English (en)
Inventor
アール． マクレラン ニール
ケイ． チャン ビンセント
アール． トパシオ ローデン
Original Assignee
エイティーアイ・テクノロジーズ・ユーエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/469,194 external-priority patent/US20080054490A1/en
Application filed by エイティーアイ・テクノロジーズ・ユーエルシー filed Critical エイティーアイ・テクノロジーズ・ユーエルシー
Publication of JP2010515242A publication Critical patent/JP2010515242A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

集積回路パッケージは、基板上のダイ近くに配置された封入剤保持構造を有する。この構造により、多量の封入剤を配置し、ダイの下に漏出させて保持できるようになる。前記基板に配置された前記保持構造部は、前記基板の機械特性を維持するための基板補強材としても機能することができ、より好ましい薄型基板の使用が可能となる。一実施形態では、補強材に開口および凹部を使用することにより、薄型基板の使用時に、受動電子部品が機械特性を維持することが可能となる。保持壁または補強材の一方を使用することにより、ストリップ、マトリクスを使用してこれらの集積回路パッケージを製造できるようになり、複数の集積回路パッケージを含む大きなストリップが工業的に製造され、その後分離される。

Description

関連出願への相互参照
本願は、２００６年８月３１日出願の米国特許出願第１１／４６９，１９４号の一部継続出願であり、その利益および優先権を主張する２００７年８月３０日出願の米国特許出願第１１／８４７，８１３号の優先権を主張する。これらの出願の内容は参照により本願明細書に援用される。
本発明は、一般に、集積回路のパッケージングに関し、より詳細には、フリップチップ半導体パッケージに関する。
集積回路は、半導体ダイに形成され、各種の最終製品に組み込むためにパッケージングされている。半導体集積回路パッケージの例としては、汎用プロセッサ、グラフィック処理ユニット、メモリチップ、各種の特化された特定用途向け集積回路（ＡＳＩＣ）などがある。
集積回路のパッケージングでは、通常、キャリアとして機能する基板にダイを配置し、ダイに設けた入出力（Ｉ／Ｏ）パッドと、キャリアに設けた導電性トレースとの間に電気的接続を形成する必要がある。キャリアは、リードフレームまたは回路基板の形をとることがある。マザーボード、コンピュータ拡張カードなどの外部デバイスにパッケージを載置するために適したボールまたはピンが基板に取り付けられる。導電性トレースが、キャリアに取り付けたボールまたはピンと電気的に相互接続する。
各種のパッケージング法が一般に使用されている。このような方法には、フリップチップパッケージングやワイヤーボンディングなどがある。ワイヤーボンディングでは、回路を含まないダイの非能動面（inactive
surface）がキャリアに取り付けられ、ダイの能動面がキャリアに設けた導電性トレースに向くように、ダイパッドにワイヤが上からボンディングされる。
しかし、フリップチップパッケージングでは、ダイの取り付け時に、集積回路の近くのダイの能動面が基板に対向する。少量のはんだ（ソルダーバンプと呼ばれる）が、ダイの各ダイパッドに形成されて、ダイにある各ダイパッドを、キャリアに設けた対応する導電性トレースに接続するために使用される。ソルダーバンプに低抵抗の電気的接続を与えるために、通常は、アンダーバンプメタライゼーション（ＵＢＭ）が各パッドに形成される。各導電性トレースが、対応するソルダーボールに接続し、外部Ｉ／Ｏの接続点を提供する。ソルダーボールは、半導体パッケージを外部のプリント回路基板（ＰＣＢ）に取り付けるために使用される。
フリップチップパッケージングは、一般に、ワイヤーボンディングと比較して、パッケージサイズの小型化、高性能化、高い入出力（Ｉ／Ｏ）密度および低コストを提供すると考えられている。
例えば、米国特許出願公開第２００５／０１２１７５７号明細書に詳細に記載されているように、複数のフリップチップパッケージがストリップで形成されうる。このようにして、複数のダイが基板に配置され、その後個々のチップパッケージに分離されうる。同様に、分離前に、補強材が、基板に取り付けたストリップとして形成されうる。
しかし、このようなパッケージングでは、ダイを基板に接合しているソルダーバンプが大きな熱機械的応力を受けることがある。このような応力の一般的な原因として、ダイとキャリア間の熱膨張率（ＣＴＥ）の不一致がある。つまり、動作時に、集積回路によって熱が常に発生してしまう。この熱により、ダイと基板／キャリアの両方が膨張する。ダイのＣＴＥが、キャリアのＣＴＥと大きくずれているため、この熱膨張率の差によって、ソルダーバンプに熱機械的応力がかかる。応力が十分に高い場合には、応力によって、ソルダーバンプが与える物理的接続が破壊され、この結果、電気的接続が失われることがある。
フリップチップ接合における熱機械的応力を低減させる公知の一手法に、アンダーフィル形成がある。アンダーフィル形成では、キャリアにダイを接合した後に、ダイとキャリア間に、追加の材料（アンダーフィルと呼ばれる）を、通常はエポキシ樹脂などの粘性を有する接着性液体の形で導入する必要がある。これによりソルダーバンプ上の応力が低減され、パッケージの信頼性が改善される。
通常、液体の粘性に関連する毛管現象によって、分配された封入剤が、基板とダイ間の開放空間へと、内側に漏出する。封入剤を配置したら、恒久的な接合を形成するために硬化される。ギャップに空洞が形成されるのを防ぐためのさまざまな手法が知られているが、アンダーフィル形成は依然として時間がかかる手法である。ダイが大型化すると、ダイを基板に接合するために使用されるソルダーバンプの数が増加する。場合によっては、封入剤の特性のため、必要な封入剤の一部分を、時間間隔をさまざまに変えて分配するために、分配機を連続的に使用しなければならない。空洞のないきれいなアンダーフィル構造を形成するには、多くの場合、分配、漏出、再分配を５〜６パス繰り返す必要がある。更に、公知の方法では、半導体ダイの全周にアンダーフィルを配置しており、材料がダイの中心に向かって流れる。粘性の低い封入剤を使用するとアンダーフィル工程を手早く実施できるが、粘性の低い封入剤は、漏出速度が高いが、基板のさまざまな方向に拡散する可能性がある。当然、封入剤を適用できる速度を上げることが望ましい。
必要な分配のパス数を減らすことによって、このような空間の充填に要する時間を短縮することができる新しいパッケージが求められている。
本発明の一実施形態を例示する集積回路パッケージは、第１の面および前記第１の面と反対の第２の面を有する基板と、前記第１の面に接続された封入剤保持構造と、前記封入剤保持構造の近くに配置されたダイと、を有する。前記ダイの少なくとも一部と前記封入剤保持構造との間に、前記封入剤保持構造と接触して封入剤が介挿されている。前記封入剤保持構造はパッケージの反りを最小化する補強材としても更に機能する。
本発明の別の態様によれば、集積回路パッケージは、基板と、前記基板に接続されたダイと、前記基板に接続された少なくとも１つの受動電子部品と、上面および底面を有する補強材と、を有し、前記底面は前記基板に接続され、前記受動電子部品を少なくとも部分的に囲んでいる。
本発明の別の態様によれば、集積回路パッケージのストリップが提供され、前記ストリップは、複数の集積回路パッケージを有し、前記ストリップにある少なくとも１つの集積回路パッケージは、４つの側方部分を有し、前記集積回路パッケージは、前記４つの側方部分の少なくとも２つの部分を、前記ストリップに沿って別の集積回路パッケージと共有している。
本発明の更に別の態様によれば、集積回路パッケージのストリップの製造方法が提供される。前記方法は、それぞれが基板にダイを受け入れるように適合された複数の開口を有する封入剤保持構造を取り付けるステップと、前記複数の開口のそれぞれに前記ダイを配置するステップと、前記ダイの側壁と前記封入剤保持構造との間に、前記封入剤保持構造と接触させて封入剤を配置するステップと、前記封入剤を硬化させるステップと、を有する。
本発明のほかの態様および特徴は、添付の図面を参照して、以下の本発明の特定の実施形態の説明を検討すれば、当業者にとって明らかとなるであろう。
図面において、本発明の実施形態を、例示のみを目的として図示する。
本発明の一実施形態を例示する集積回路パッケージの側面断面図。 図１の部分２によって示す、集積回路パッケージの拡大部分断面図。 本発明の別の実施形態を例示する、受動電子部品のための開口を有する集積回路パッケージの側面断面図。 切断線３−３に沿った、図３の受動電子部品のための開口を有する集積回路パッケージの上面図。 本発明の別の実施形態を例示する、受動電子素子のための凹状開口を有する集積回路パッケージの側面断面図。 切断線６−６に沿った、図５に示す受動電子部品のための凹状開口を有する集積回路パッケージの上面図。 切断線７−７に沿った、図８に示す本発明の別の実施形態を例示する集積回路パッケージのストリップの側面断面図。 図７に示した集積回路パッケージのストリップの部分上面図。 本発明の一実施形態を例示する集積パッケージのストリップの製造方法の正面概略図。 本発明の一実施形態を例示する集積パッケージのストリップの製造方法の正面概略図。 本発明の一実施形態を例示する集積パッケージのストリップの製造方法の正面概略図。 本発明の一実施形態を例示する集積パッケージのストリップの製造方法の正面概略図。 切断線１３−１３に沿った、図１２に示す図９〜１２による集積パッケージのストリップの製造に使用される補強材料の下面図。 本開示の一実施形態に係る集積パッケージのストリップの製造方法を示す図。 本開示の一実施形態に係る集積パッケージの製造方法を示す図。
図１は、本発明の一実施形態を例示する半導体集積回路パッケージ１の側面断面図である。
半導体集積回路パッケージ１は、例えば、マイクロプロセッサ、グラフィックプロセッサ、特定用途向けＩＣ（ＡＳＩＣ）、または当業者に公知のその他の集積電子回路などである。
図に示すように、パッケージ１（集積回路（ＩＣ）パッケージ１とも呼ぶ）は、第１の面１４と、第１の面１４と反対の第２の面１５とを有する基板２によって形成されたキャリアに載置された半導体ダイ６によって形成されている。基板２は、横向きに図示されているが、パッケージ１は、可能であれば、どのような方向で使用および製造されても、凹凸、表面仕上げ、凹部、溝、バンプまたは全体的に不規則に成形された幾何学形状を含んでもよいことが理解されよう。
基板２は、ダイ６用のキャリアであって、ＢＴ基板または他のどのような種類のプリント回路基板、エッチング配線板、ラミネートなどであり、これらは、例えば、１層以上のセラミック、ＦＲ−２などのフェノール樹脂含浸紙、ＦＲ−４などの難燃性エポキシ樹脂含浸織りガラス繊維マット、テフロン、ポリイミド、ポリスチレンおよび架橋ポリスチレンなどの低誘電率プラスチック、銅、アルミニウムまたは他の導電材料で形成された導電性コア層、ポリイミドフィルムの層、ボンディングされた銅などのセラミックベースの材料、絶縁された金属および金属ベースの基板などから形成されている。代替の一実施形態では、基板２はコアレスであり、絶縁層の連続する層で形成され、比較的誘電率が低く、流動性の良好な、味の素ビルドアップフィルム（ＡＢＦ）などの樹脂ベースの材料で形成された回路層の上の誘電層に接触して配置されている。しかし、適切な材料であれば、どのような材料を使用してもよい。
ダイ６は、その上に集積回路が形成されている半導体ダイである。ダイパッド（不図示）は、集積回路に電気的接点を提供する。ダイ６は、一連の電気的接点８またはバンプによって、熱的および電気的に基板２に接続されている。図１の電気的接点８は、小さい球体として図示されており、従来のフリップチップバンプ形成によって得られる導電性材料で形成することができる。バンプが図示されているが、どのような複数の電気的接点８を使用でき、これにはピン、リードなどがあるが、これらに限定されないことを当業者は理解するであろう。
ボールゲートアレイ（ＢＧＡ）ボール３が、基板２の底から延びており、通常、基板２を貫通する金属製のトレースおよびビアによって、基板２の第２の面１５に機能的に接続している。ＢＧＡボール３は、ダイ６、および基板２にある他の任意の構成要素に、（電気的接点８を介して）電力および入出力信号を伝達しうる。基板２は、導電性を改良するためのボンドパッド、銅のバンプホルダ（不図示）を有してもよいことを当業者は認めるであろう。ソルダーバンプ形成、スタッドバンプ形成、プレートバンプ形成または接着剤によるバンプ形成などの任意のバンプ形成方法が考察されるが、これらに限定されない。
更に、封入剤保持構造４は、基板２の第１の面１４に取り付けられているか、または第１の面１４から延びている。封入剤保持構造４は、例えば、接着剤の層５によって、表面１４にボンディングされうる。明らかなように、業界において使用されている種類の接着剤５であれば、どのようなものでも使用することができ、これには、天然接着剤、合成接着剤、乾燥接着剤、熱可塑性接着剤、反応型接着剤、感圧型接着剤、またはその他の一般に使用される接着剤などがあるが、これらに限定されない。ダイ６は、一般に、封入剤保持構造４の近くにある。封入剤７は、ダイ６の少なくとも一部と封入剤保持構造４の間に介挿される。
下で詳しく説明するように、封入剤保持構造４は基板２、このため集積回路パッケージ１の剛性を補強する補強材として更に機能しうる。このように、少なくとも一部の実施形態に関して、封入剤保持構造４は補強材と呼ばれる。
下で詳しく説明するように、封入剤７は基板２にダイ６をボンディングするために、ダイ６と基板２の上面１４の間に流されうる。更に封入剤７は、ダイ１と封入剤保持構造４の間の横方向の領域の一部も埋めることがある。このため、図１，２に示すように、封入剤７は、封入剤保持構造４と、ダイ６の側面および底面と接触している。このように、ダイ６は、ダイ６の底面および４つの側面で、封入剤７によって支持されている。このため、封入剤７は、ダイ６の縁に沿って横方向にダイ６に支持すると共に、更に、ダイ６の底面と基板２間のギャップを埋めるため、便利である。一般に、ダイ６は４つの縁を有し、このため、封入剤７はダイの底面と４つの縁でダイ６を支持している。当然、ダイ６がこれよりも多くの縁を有していてもよく、すべての縁が封入剤７によって支持される。封入剤７は、基板７と封入剤保持構造４によって支持される。
特に封入剤７の硬化前に漏出が生じうる場合には、封入剤保持構造４が、ダイ６の近くの領域内に封入剤７を保持することが可能である限り、封入剤保持構造４が、複数の部分から形成されても、一体的に形成されてもよい。
上で説明したように、封入剤保持構造４は、基板２、このためパッケージ１用の補強材としても機能することができ、便利である。すなわち、封入剤保持構造４は、基板２よりも硬く製造され、基板２に取り付けられうる。例えば、封入剤保持構造４が、ＦＲ−４またはＢＴ樹脂などの難燃性エポキシ樹脂含浸織りガラス繊維マットで形成されてもよい。別の実施形態では、封入剤保持構造４が、基板２と同じ材料で形成され、基板よりも厚く形成されてもよい。例えば、封入剤保持構造４は、基板２と同じ材料（例えばＦＲ−２、ＦＲ−４またはＢＴ）で形成されうる。当然、当業者が理解するように、どのような低コスト構造、積層構造、またはポリマーなどの充分な機械的強度と熱抵抗を備えたその他の絶縁材料が基板２に配置されてもよい。保持構造４の厚さは、例えば、約５００〜１０００ミクロンであってもよい。別の実施形態では、補強材として機能する保持構造４は、電気的接点８によって基板２に載置されたダイ６よりも薄い。
ヒートシンク、ヒートフィン、蒸気チャンバまたはこれらの任意の組み合わせなどの熱拡散装置（不図示）がダイ６の上面に更に接続されてもよい。
図１に示すパッケージ集積チップ６は、絶縁プラットホームに配置されて、パッケージ内に収容されるシリコン基板または他の任意の小型化された電子回路を有するＩＣダイ、マイクロプロセッサ、ネットワークプロセッサまたはトランシーバなどである。一実施形態では、封入剤７は、最初に、アンダーフィルニードルを有する分配装置によって配置される。この装置は、ダイ６と封入剤保持構造４の間で、ダイ６の端に沿って封入剤７を分配しうる。図１に示すように、封入剤７は漏出し、ダイ６の複数の電気的接点８間の領域を埋める。封入剤７は、保持構造４とダイ６の間の領域のどこにでも分配することができ、便利である。封入剤７は、熱的および機械的にダイ６を基板２に接続し、接続領域および電気的接点８を周囲の危険から保護しうる。好ましい一実施形態では、封入剤７は、一般に、アンダーフィル形成プロセスで使用され、アンダーフィルは、スナップ硬化タイプ、ロープロファイルタイプ、高性能タイプまたは再加工可能（reworkable）タイプで形成されうる。明らかなように、少なくとも、アンダーフィルとして適切な市販の材料であればどのようなものでも使用することができ、市販の分配装置であればどのようなものでも使用することができる。
封入剤７は、ダイ６と基板２の熱膨張係数が異なる場合に接続８を遮蔽することができ、便利である。ダイ６を横方向に支持することにより、ダイ６の側面に沿って、パッケージ１の耐久性を更に向上させることができ、有利である。
図２は、図１の部分２によって示す、集積回路パッケージ１の拡大部分断面図である。図に示すように、図２に示す液体アンダーフィル封入剤７は、封入剤保持構造４とパッケージングされたダイ６の間に配置されており、封入剤７は最初は第１のレベル（不図示）にある。漏出が発生すると、封入剤７が電気的接点８間を移動し、ダイ６の下に存在する空洞を埋める。漏出が進むと、レベル１３が下がり、最終的には、例えば、図２に示す位置で平衡に達する。ダイ６の側壁１０の一部はレベル１３の上にあり、封入剤保持構造４の部分１２はレベル１３の下に存在しうる。封入剤保持構造４の第２の部分１１は、レベル１３の上に存在する。封入剤保持構造４は、基板２に配置され、接着剤５によって固定された層として示されているが、任意の補強材、リブ構造、空洞化された網構造、ポッドまたは小さな柱が考えられることが当業者によって理解されよう。一実施形態では、ダイ６は側壁１０を有し、封入剤７は側壁１０と封入剤保持構造４に接触している。
封入剤保持構造４が存在する場合、粘性の低い封入剤を使用することができ、便利である。このように、半導体チップパッケージ１の組立を従来よりも短時間で実施することができる。例えば、保持構造４が存在する場合、封入剤７は、複数のパスを使用せずに分配することができ、迅速な製造を改善することができる。封入剤保持構造４がない場合には、封入剤が漏出し、封入剤をゆっくりと、数回または複数のパスで分配する必要がある。
一実施形態では、基板２の厚さは約７０〜約４００ミクロンである。別の実施形態では、基板２の厚さが約４００ミクロン以下であってもよい。一実施形態として特定の厚さを開示するが、基板２を薄化することが望ましいことが当業者によって理解されよう。このように、基板２の厚さが７０ミクロン未満であってもよい。別の実施形態では、基板２は、薄型コア基板、コアのない基板またはポリイミドテープ基板であってもよい。
図３は、本発明の別の実施形態を例示する、受動電子部品のための開口１’を有する集積回路パッケージ１’の側面断面図である。パッケージ１（図１，２）の構成要素と同じまたは実質的に同じである構成要素には、図１，２と同じ参照符号を付すが、一重引用符（’）を付す。集積回路パッケージ１’は基板２’を有し、ダイ６’は基板２’に接続されており、少なくとも１つの受動電子部品２０が基板２’に接続されている。受動電子部品２０は、キャパシタ、抵抗、インダクタなどである。保持構造４’は、補強材の形をとり、上面２１と底面２３を有する。底面２３は、接着剤５’によって基板２’に接続されている。保持構造４’は、基板２’に載置された受動電子部品２０を囲むかまたは部分的に囲んでいる。
図４は、図３の集積回路パッケージ１’の上面図である。図に示すように、保持構造４’は基板２’の上面を実質的に全面的に覆っている。更に図に示すように、保持構造４’は、少なくとも１つの受動電子部品２０を囲む保持構造４’に形成された矩形の開口２２を有する。図３は、補強材／保持構造４’に作成された開口が、補強材／保持構造４’の高さを完全に貫通している矩形の開口である構成を示す。
図５，６に示す更に別の実施形態では、凹状部分または空洞２６が、保持構造４”（図３，４の封入剤保持構造４’と同様）の底面２３に形成されている。このため、保持構造４”は受動素子２０を覆っており、受動素子２０を上から見ることができない。
２つの実施形態を示したが、少なくとも１つの受動電子部品２０を囲むかまたは部分的に囲む保持構造４”にどのような開口を形成してもよく、これには、受動電子部品２０への補強材の直接モールディング、粘着性補強材料への受動電子部品２０の圧入、あるいは、受動電子部品２０を囲むことが可能な任意の形状の開口の加工などが挙げられるが、これらに限定されない。一実施形態では、受動電子部品２０は、ダイ６の４つの側方面のそれぞれに配置された一組のキャパシタである。当然、薄層化基板２”の層を使用して、基板２”の機械抵抗または剛性を十分に維持しつつ、製造時に、補強材／保持構造４”に複数の開口、孔、凹部、およびその他の空洞を作成することができる。また、図５に参照符号２１として示すように、受動電子部品２０を、基板２”に機能的に接続する任意の公知の固着法が考察される。周知のように、封入剤７が、矩形の開口２２内に配置されてもよく、開口２２の端は受動素子２０の周りの保持壁として機能する。
図１〜６の集積回路パッケージ１，１’，１”は、一次元または二次元のストリップを分離することで作製することができ、便利である。例えば、図７，８に示すように、集積回路パッケージのストリップ１００は、いくつかの好ましい実施形態に係る、個々に図１〜６に示した複数の集積回路パッケージ１，１’，１”を形成するために作製作成される。各集積回路パッケージ１，１’，１”は、ストリップ７１に沿って平面に配置されている。集積回路パッケージ１，１’，１”は、図１に示すように第１の面１４を有する基板２，２’，２”を有する。ダイ６，６’または６”は、第１の面１４と接続され、ダイ６，６’または６”を囲む補強材／保持構造４，４’または４”も第１の面１４と接続され、ストリップ１００内の少なくとも１つの集積回路パッケージ１，１’または１”は、平面に対して垂直な４つの側方部分を有し、ストリップ１００に沿って別の集積回路パッケージと、４つの側方部分の少なくとも２つを共有している。
図７，８は、ストリップ１００の長手方向に沿った切断線Ａ１〜Ａ４と、ストリップ１００の横方向（latitudinal direction）に沿った切断線Ｂ１〜Ｂ５を更に示している。 これらの切断線は、各パッケージが、例えば、ソー分離切断法またはパンチ分離法など（これらに限定されない）の従来の切断法を使用してストリップ１００から分離された後の集積回路パッケージ１，１’，１”の位置を示すために、ストリップ１００上に示されている。 一実施形態では、各パッケージ１，１’，１”は、ソーを使用してストリップ１００から切断される。
図８に示す実施形態では、集積回路パッケージ１，１’，１”のマトリクスまたはアレイが示される。図に示すように、このアレイは、３パッケージ分の幅を有し、長さは任意であってもよい。実際的な実施形態では、１０×３のマトリクスとして形成されうる。当然、集積回路パッケージ１，１’，１”のどのような構成も可能であり、これには、一次元のストリップまたは二次元のアレイがあるが、これらに限定されない。ストリップ１００の場合、好ましい実施形態として示される集積回路パッケージ１，１’，１”の少なくとも一部の周りにある４つの側方縁８４，８５，８６，８７のそれぞれは、隣接する集積回路パッケージ１，１’，１”に接して配されており、各縁に沿って切断すると、２つの隣接するパッケージ１，１’，１”が少なくとも部分的にストリップ１００から切り離される構成が得られる。
図７は封入剤保持構造４または補強材が、基板２よりも広い平面寸法（planar
dimension）を有し、周囲縁８０を形成している実施形態を示し、これは図８によりわかりやすく示されている。周囲縁８０は、製造工程中に基板４をハンドリングするために使用される。基板２を、封入剤保持構造４と中心を合わせ、封入剤保持構造４の隣に配置するためにガイドが使用される。図７は、周囲縁８０に形成された一連のインデックス孔７０を示すが、どのようなガイドも考察され、これには、ノッチ、ピン、形状の変化、厚さの変化、磁気ロックまたは従来技術において公知の他の類似する装置などがある。好ましい一実施形態では、外側の切り込み（すなわち、切り込みＡ１、Ａ４およびＢ１）は、ストリップ１００の中心の領域から周囲縁８０を分離し、ストリップ１００の外縁７１を基板２と位置合わせするように設計されている。好ましい実施形態では、観察される公差は、基板２の外縁と補強材／保持構造４、４’または４”の外縁との間で約７５ミクロン以下である。ダイ６，６’または６”が、各集積回路パッケージ１，１’または１”の中心に中心合わせされている構成が示されており、別の実施形態では、受動電子部品２０用の開口も、ダイ６，６’または６”と外縁間で中心合わせされるが、これは図示されていない。異なる素子および各集積回路パッケージ１，１’または１”内の基板２にある構成要素の配置は、機能的なニーズ、熱的な要件または機械抵抗の規制（oblogation）に従って変わってもよいことが当業者によって理解されよう。
図１３は、上で説明した実施形態に係る補強材／封入剤保持構造４の表面に配置した接着剤５の位置を好ましい実施形態として示す。理解されるように、接着剤５は、大きな層として示されているが、通常、選択した接着剤５の接着作用に基づいて接着剤の薄い層が使用される。図１３の実施形態では、周囲縁８０は切り離され、切断作業中に廃棄されるため、周囲縁８０が接着剤５で覆われている必要はない。当然、補強材／保持構造４の表面全体にわたって接着剤５を配することも可能である。
留意点として、図４，６，８，１３はそれぞれ、水平面においてパッケージ１，１’，１”が矩形形状を有し、こちらも矩形形状のダイ６，６’，６”を有する実施形態を示している。当業界においては、一般に矩形形状が好ましいが、どのような形状も可能である。
図９〜１２は、本開示の一実施形態を例示する、ストリップ１００などの集積パッケージのストリップの作製方法の正面模式図であり、各正面は、集積パッケージのストリップの作製プロセスにおける異なる連続するステップを表している。図９，１０に示すように、基板２の層が、位置合わせ構造９２などの位置合わせ構造に挿入される。図１０に示すように、位置合わせ構造９２の凹部９３は、縦と横の両方向に基板２を保持することができ、その端の高さは、基板２を受け入れるのに十分である。位置合わせ構造９２に形成された一連のツーリングピン９１が、補強材／封入剤保持構造４を更に受け入れてもよい。
図１４は、本発明の一実施形態を例示する集積パッケージのストリップおよび個々の集積回路パッケージ１の製造方法を示すフローチャートである。各ブロックは連続して示される。図に示すように、適切な補強材料から形成されたシートに一連の開口を形成することによって、補強材層を用意する。ブロック１４１において、補強材層の第１表面を接着剤５で覆う。図１０に示すように、ブロック１４２において、基板のシート２を位置合わせ構造９２に配置する。次に、第１の面が基板２と接触し、その結果、ストリップのための図１１に示す基板／補強材サブアセンブリが形成されるように、位置合わせ構造９２上の基板２に補強材／保持構造４を配置する。ブロック１４３において接着剤５が硬化されうる。次に、ブロック１４４において、ソルダーバンプを取り付けたダイ６を、基板２上の相補的なアンダーバンプメタライゼーション（不図示）に配置する。また、ブロック１４４ではバンプ８のリフローも行われる。また、補強材／保持構造４は、位置合わせ構造９２の上に補強材層を配置するための一連のインデックス孔７３も有しうる。
ブロック１４５において保持壁を使用してアンダーフィル７を配置したあとに、ブロック１４６において第２の硬化を実施する。次にブロック１４７において、フリップチップＢＧＡパッケージにＢＧＡボール３が取り付けられうる。最後に、パッケージングしたストリップ１００から個々のパッケージを分離しうる。
図１２は、パッケージングされたダイ６を収納するために補強材層に一連の開口が形成されているストリップ１００を示す。その後、補強材層８０の縁が切断されて、インデックス孔７３または保持またはガイド手段が除去されうる。次に、硬化後、ブロック１４４において、ダイ６およびソルダーバンプを基板２上に配置することによって、ダイ６が各開口内で機能的に接続されてから、リフローが行われうる。更に別の実施形態では、基板２に接続された受動電子部品２０を収容するために、一連の開口が補強材層に形成されてもよい。
明らかなように、別の実施形態では、ブロックの順序が変更されたり、または他のブロックが代用されてもよい。例えば、個々の集積回路パッケージをストリップ１００から切り離してから、ＢＧＡボール３をストリップから集積回路パッケージに取り付けてもよい。
図１５は、本開示の一実施形態に係る集積パッケージ１の製造方法のフローチャートである。示されるように、ブロック１５０において、第１の面１４と第１の面１４と逆の第２の面１５とを有する基板２、第１の面１４に接続された封入剤保持構造４、封入剤保持構造４の近くにある側壁を有し、第１の面１４から所定の距離離れた底面も有するダイ６を有するサブアセンブリが提供される。サブアセンブリは、図１，２に示したようなものであるが、封入剤はない。この方法は、ブロック１５１において、側壁と封入剤保持構造４の間に封入剤７を配置するステップと、ブロック１５２において、底面と第１の面１４の間に封入剤７を漏出させるステップとを更に有する。封入剤７は、１回の動作で配置されても、複数ステップで配置されてもよい。集積回路パッケージ１に封入剤７を配置する際の通常作業を削減できることが考察され、便利である。
当然、図１４，１５に示した方法は、集積回路パッケージ１，１’，１”または他のパッケージを形成するために使用することができる。
当然、上記の実施形態は、例示のみを目的としており、限定を意図するものではない。本発明を実施する記載した実施形態は、形状、構成要素の配置、操作の詳細および順序がさまざまに変更される。むしろ、本発明は、請求の範囲によって規定される範囲に、このような変更のすべてを含むことを意図する。

Claims (42)

  1. 第１の面および前記第１の面と反対の第２の面を有する基板と、
    前記第１の面に接続された封入剤保持構造と、
    前記封入剤保持構造の近くに配置されたダイと、
    前記ダイの少なくとも一部と前記封入剤保持構造との間に、前記封入剤保持構造と接触して介挿された封入剤とを有し、前記封入剤保持構造はパッケージの反りを最小化する補強材として機能する集積回路パッケージ。
  2. 前記補強材は織りガラス繊維マットによって補強されたエポキシ樹脂を含む、請求項１に記載の集積回路パッケージ。
  3. 前記ダイは側壁を有し、前記封入剤は前記側壁および前記封入剤保持構造と接触している、請求項１に記載の集積回路パッケージ。
  4. 前記基板の厚さは約７０〜４００ミクロンである、請求項１に記載の集積回路パッケージ。
  5. 前記基板の厚さは約４００ミクロンである、請求項１に記載の集積回路パッケージ。
  6. 前記基板は薄型コア基板構造である、請求項１に記載の集積回路パッケージ。
  7. 前記基板はコアのない基板構造である、請求項１に記載の集積回路パッケージ。
  8. 前記基板はポリイミドテープ基板である、請求項１に記載の集積回路パッケージ。
  9. 前記ダイはその能動面が前記基板と対向するように前記基板に接続されている、請求項１に記載の集積回路パッケージ。
  10. 前記補強材の厚さは約５００乃至約１０００ミクロンである、請求項１に記載の集積回路パッケージ。
  11. 前記ダイは前記補強材よりも厚い、請求項１０に記載の集積回路パッケージ。
  12. 前記パッケージングされた集積チップの上側にヒートシンクが取り付けられている、請求項１１に記載の集積回路パッケージ。
  13. 基板と、
    前記基板に接続されたダイと、
    前記基板に接続された少なくとも１つの受動電子部品と、
    上面および底面を有する補強材とを備え、前記底面は前記基板に接続され、前記少なくとも１つの受動電子部品を少なくとも部分的に囲んでいる集積回路パッケージ。
  14. 前記底面は凹状であり、前記少なくとも１つの受動電子部品を収容している、請求項１３に記載の集積回路パッケージ。
  15. 前記補強材は織りガラス繊維マットによって補強されたエポキシ樹脂を含む、請求項１３に記載の集積回路パッケージ。
  16. 前記基板の厚さは約７０乃至約４００ミクロンである、請求項１３に記載の集積回路パッケージ。
  17. 前記基板の厚さは約４００ミクロンである、請求項１３に記載の集積回路パッケージ。
  18. 前記基板は薄型コア基板構造である、請求項１３に記載の集積回路パッケージ。
  19. 前記基板はコアのない基板構造である、請求項１３に記載の集積回路パッケージ。
  20. 前記基板はポリイミドテープ基板である、請求項１３に記載の集積回路パッケージ。
  21. 前記パッケージによって絶縁された回路はフリップチップボールグリッドアレイに集積化されている、請求項１３に記載の集積回路パッケージ。
  22. 前記補強材の厚さは約５００乃至約１０００ミクロンである、請求項１３に記載の集積回路パッケージ。
  23. 前記ダイは前記補強材よりも厚い、請求項２２に記載の集積回路パッケージ。
  24. 前記ダイの上側にヒートシンクが取り付けられている、請求項２３に記載の集積回路パッケージ。
  25. 前記少なくとも１つの受動電子部品はキャパシタである、請求項１３に記載の集積回路パッケージ。
  26. 前記ダイと前記補強材の少なくとも一部との間に前記補強材と接触して介挿された封入剤を有する、請求項１４に記載の集積回路パッケージ。
  27. 複数の集積回路パッケージを備える集積回路パッケージのストリップであって、前記ストリップにある少なくとも１つの集積回路パッケージは、４つの側方部分を有し、前記集積回路パッケージは前記４つの側方部分の少なくとも２つの部分を前記ストリップに沿って別の集積回路パッケージと共有している、集積回路パッケージのストリップ。
  28. 前記ストリップは集積回路パッケージの１０×３のアレイを有する、請求項２７に記載の集積回路パッケージのストリップ。
  29. 前記ストリップは、複数の集積回路パッケージを囲むインデックス孔を有する外縁を更に備える、請求項２７に記載の集積回路パッケージのストリップ。
  30. 前記基板の厚さは約７０乃至約４００ミクロンである、請求項２９に記載の集積回路パッケージのストリップ。
  31. 前記基板の厚さは約４００ミクロンである、請求項２９に記載の集積回路パッケージのストリップ。
  32. 前記基板は薄型コア基板構造である、請求項２９に記載の集積回路パッケージのストリップ。
  33. 前記基板はコアのない基板構造である、請求項２９に記載の集積回路パッケージのストリップ。
  34. 前記基板はポリイミドテープ基板である、請求項２９に記載の集積回路パッケージのストリップ。
  35. 前記補強材の厚さは約５００乃至約１０００ミクロンである、請求項２９に記載の集積回路パッケージのストリップ。
  36. それぞれが基板にダイを受け入れるように適合された複数の開口を有する封入剤保持構造を取り付けるステップと、
    前記複数の開口のそれぞれに前記ダイを配置するステップと、
    前記ダイの側壁と前記封入剤保持構造との間に前記封入剤保持構造と接触させて封入剤を配置するステップと、
    前記封入剤を硬化させるステップとを含む集積回路パッケージのストリップの製造方法。
  37. 前記封入剤は１回の操作で配置される、請求項３６に記載の集積回路パッケージのストリップの製造方法。
  38. 前記基板と前記封入剤保持構造とは同じ材料で形成されている、請求項１に記載の集積回路パッケージ。
  39. 前記ダイは、前記ダイの少なくとも１つの縁と接触している前記封入剤によって横方向に支持されている、請求項１に記載の集積回路パッケージ。
  40. 前記ダイは、前記ダイのすべての縁と接触している前記封入剤によって横方向に支持されている、請求項１に記載の集積回路パッケージ。
  41. 前記ダイは、前記ダイの少なくとも１つの縁と接触している前記封入剤によって横方向に支持されている、請求項１に記載の集積回路パッケージ。
  42. 前記ダイは、前記封入剤によって前記ダイの表面および前記ダイの縁を支持されている、請求項１に記載の集積回路パッケージ。
JP2009526198A 2006-08-31 2007-08-31 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ Pending JP2010515242A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/469,194 US20080054490A1 (en) 2006-08-31 2006-08-31 Flip-Chip Ball Grid Array Strip and Package
US11/847,813 US20080099910A1 (en) 2006-08-31 2007-08-30 Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
PCT/IB2007/003615 WO2008026077A2 (en) 2006-08-31 2007-08-31 Flip chip semiconductor package with encapsulant retaining structure and strip

Publications (1)

Publication Number Publication Date
JP2010515242A true JP2010515242A (ja) 2010-05-06

Family

ID=39136331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009526198A Pending JP2010515242A (ja) 2006-08-31 2007-08-31 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ

Country Status (6)

Country Link
US (1) US20080099910A1 (ja)
EP (1) EP2084739B1 (ja)
JP (1) JP2010515242A (ja)
KR (1) KR20090060309A (ja)
CN (1) CN102177580A (ja)
WO (1) WO2008026077A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651133B2 (en) 2018-01-29 2020-05-12 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI358797B (en) * 2007-09-11 2012-02-21 Advanced Semiconductor Eng A wireless communication module with power amplifi
TW200922394A (en) * 2007-11-02 2009-05-16 Delta Electronics Inc Circuit board module and method of strengthening structure thereof
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法
US8415809B2 (en) * 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US8013438B2 (en) * 2009-07-21 2011-09-06 Stmicroelectronics Asia Pacific Pte. Ltd. Semiconductor package with a stiffening member supporting a thermal heat spreader
KR101058621B1 (ko) * 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
CN102133218B (zh) * 2011-03-08 2012-08-08 孙卫东 一种头孢雷特组合物
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
US9287194B2 (en) * 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
US9275876B2 (en) * 2013-09-30 2016-03-01 Qualcomm Incorporated Stiffener with embedded passive components
US9401287B2 (en) 2014-02-07 2016-07-26 Altera Corporation Methods for packaging integrated circuits
JP6695066B2 (ja) * 2014-11-27 2020-05-20 ツーハイ アクセス セミコンダクター カンパニー リミテッド フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
CN104411100A (zh) * 2014-12-16 2015-03-11 南通富士通微电子股份有限公司 带支架的基板的制造方法
CN104465534A (zh) * 2014-12-16 2015-03-25 南通富士通微电子股份有限公司 带支架的基板
US20170092618A1 (en) * 2015-09-24 2017-03-30 Intel Corporation Package topside ball grid array for ultra low z-height
US10177060B2 (en) 2016-10-21 2019-01-08 Powertech Technology Inc. Chip package structure and manufacturing method thereof
US10157860B2 (en) 2016-12-28 2018-12-18 Intel Corporation Component stiffener architectures for microelectronic package structures
CN116137266A (zh) * 2016-12-31 2023-05-19 英特尔公司 具有加强件的电子封装组装件
US10157839B1 (en) * 2017-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method thereof
US10290592B2 (en) * 2017-06-30 2019-05-14 Intel Corporation Semiconductor package, and a method for forming a semiconductor package
CN109698137B (zh) * 2017-10-20 2020-09-29 中芯国际集成电路制造(上海)有限公司 芯片封装方法及芯片封装结构
US11367680B2 (en) 2017-12-08 2022-06-21 Tesla, Inc. Electronic assembly having multiple substrate segments
US10636746B2 (en) 2018-02-26 2020-04-28 International Business Machines Corporation Method of forming an electronic package
CN108962772B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
CN109037082B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
CN108962766B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
US10943843B2 (en) * 2019-01-07 2021-03-09 Advanced Semiconductor Engineering, Inc. Semiconductor package structure
US11830859B2 (en) * 2021-08-30 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method for forming the same
CN113990809B (zh) * 2021-12-17 2022-04-29 中兴通讯股份有限公司 封装结构、电路板组件和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000070677A1 (en) * 1999-05-14 2000-11-23 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112358A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置
US5030488A (en) * 1988-11-23 1991-07-09 Chemical And Polymer Technology, Inc. Laminates, panels and means for joining them
CN1202983A (zh) * 1995-11-28 1998-12-23 株式会社日立制作所 半导体器件及其制造方法以及装配基板
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
JP3437369B2 (ja) * 1996-03-19 2003-08-18 松下電器産業株式会社 チップキャリアおよびこれを用いた半導体装置
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
US6989294B1 (en) * 1998-06-10 2006-01-24 Asat, Ltd. Leadless plastic chip carrier with etch back pad singulation
FR2793032B1 (fr) * 1999-04-28 2001-06-29 Schlumberger Services Petrol Procede et appareil pour determiner la resistivite d'une formation traversee par un puits tube
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6528892B2 (en) * 2001-06-05 2003-03-04 International Business Machines Corporation Land grid array stiffener use with flexible chip carriers
WO2003019654A1 (en) * 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer
US6472762B1 (en) * 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader
US6710444B2 (en) * 2002-03-21 2004-03-23 Intel Corporation Molded substrate stiffener with embedded capacitors
US6890635B2 (en) * 2002-04-26 2005-05-10 E. I. Du Pont De Nemours And Company Low loss dielectric material for printed circuit boards and integrated circuit chip packaging
US6940154B2 (en) * 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7112884B2 (en) * 2002-08-23 2006-09-26 Ati Technologies, Inc. Integrated circuit having memory disposed thereon and method of making thereof
US6894229B1 (en) * 2002-11-06 2005-05-17 Altera Corporation Mechanically enhanced package and method of making same
JP2004214249A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6816654B1 (en) * 2003-06-27 2004-11-09 Dimitry Grabbe Fiber array ferrule and method of making
TWI251916B (en) * 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
US20050121757A1 (en) * 2003-12-04 2005-06-09 Gealer Charles A. Integrated circuit package overlay
US7501585B2 (en) * 2004-04-29 2009-03-10 Infineon Technologies Ag Semiconductor device support element with fluid-tight boundary
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US20060051912A1 (en) * 2004-09-09 2006-03-09 Ati Technologies Inc. Method and apparatus for a stacked die configuration
US7459782B1 (en) * 2005-10-05 2008-12-02 Altera Corporation Stiffener for flip chip BGA package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000070677A1 (en) * 1999-05-14 2000-11-23 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651133B2 (en) 2018-01-29 2020-05-12 Samsung Electronics Co., Ltd. Semiconductor package
US11088091B2 (en) 2018-01-29 2021-08-10 Samsung Electronics Co., Ltd. Semiconductor package
US11646275B2 (en) 2018-01-29 2023-05-09 Samsung Electronics Co., Ltd. Semiconductor package
US12132009B2 (en) 2018-01-29 2024-10-29 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20080099910A1 (en) 2008-05-01
WO2008026077A3 (en) 2011-03-03
EP2084739A2 (en) 2009-08-05
KR20090060309A (ko) 2009-06-11
CN102177580A (zh) 2011-09-07
EP2084739B1 (en) 2017-12-20
EP2084739A4 (en) 2012-02-29
WO2008026077A2 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
JP2010515242A (ja) 封入剤保持構造を有するフリップチップ半導体パッケージおよびストリップ
US8847383B2 (en) Integrated circuit package strip with stiffener
US8166643B2 (en) Method of manufacturing the circuit apparatus, method of manufacturing the circuit board, and method of manufacturing the circuit device
US8193644B2 (en) Pop precursor with interposer for top package bond pad pitch compensation
US7378731B2 (en) Heat spreader and package structure utilizing the same
KR20170140849A (ko) 반도체 패키지 및 그 제조 방법
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
US20120146242A1 (en) Semiconductor device and method of fabricating the same
US6559537B1 (en) Ball grid array packages with thermally conductive containers
KR20140113280A (ko) 단차를 형성하는 몰딩재를 갖는 패키지
US20160242285A1 (en) Printed wiring board
US10896877B1 (en) System in package with double side mounted board
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US20180301406A1 (en) Semiconductor package and method for manufacturing the same
US6266251B1 (en) Cavity-down ball grid array module
CN114823573B (zh) 一种散热型封装结构及其形成方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
KR102400533B1 (ko) 전자 소자 모듈 및 이의 제조방법
KR102042033B1 (ko) 칩 실장형 인쇄회로기판 및 그 제조방법
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
CN113345846B (zh) 封装结构及用于制造封装结构的方法
KR20240176190A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20250089143A (ko) 반도체 패키지
KR101580355B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100825

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130130