JP2010541521A - デュアルプロセッサ電源 - Google Patents

Abstract

電源には、複数電力セルと、電力セルのそれぞれに通じている主制御システムが含まれている。主コントローラには、電力セル制御情報を受信するように構成された制御プロセッサと、制御プロセッサに通じていて、コマンド及び状況情報を受信するように構成されたホストが含まれている。

Description

関連出願及び優先権主張
本願は、それぞれ、本書で援用されている２００７年９月２４日に出願されたの米国仮出願第６０／９７４，５９９号及び２００７年９月２５日に出願された米国仮出願第６０／９７４，８９６号の優先権の特典を主張するものである。

本発明は、一般に及びさまざまな実施形態において、デュアルプロセッサ構成を有する電源及びデュアルプロセッサ構成を有する電源の利用方法に関するものである。

いくつかの実施形態において、高電圧大電流電源は、モジュール式電力セルを利用して、電源と負荷の間における電力処理を行う。こうしたモジュール式電力セルは、さまざまな冗長性を有する特定の電源に適用して、電源の利用可能性を向上させることが可能である。電源のユーザ、電源自体、及び、電源にかかる任意の負荷の間におけるインタフェースの働きをするように、制御システムを組み込むことが可能である。例えば、図１には、９つのこうした電力セルを備える電源（例えばＡＣモータ駆動装置）のさまざまな実施形態が例示されている。図１の電力セルは、入力端子Ａ、Ｂ、及び、Ｃと出力端子Ｔ１及びＴ２を備えたブロックとして提示されている。図１の場合、変圧器または他の多巻線装置１１０はその一次巻線１１２において三相中電圧電力を受電し、単相インバータ（電力セルとも呼ばれる）のアレイを介して三相ＡＣモータのような負荷１３０に給電する。電源出力の各相は、本書において「相群」と呼ばれる一群の直列接続電力セルによって給電される。

変圧器１１０には、いくつかの二次巻線１１４〜１２２を励磁する一次巻線１１２が含まれている。一次巻線１１２は星形構成をなすように例示されているが、メッシュ構成も可能である。さらに、二次巻線１１４〜１２２は、三角または辺延び三角構成をなすように例示されているが、その開示が参考までにそっくりそのまま本書で援用されている特許文献１に記載のように、他の巻線構成を利用することも可能である。図１の例では、各電力セル毎に独立した二次巻線が設けられている。しかしながら、図１に例示の電力セル及び／または二次巻線の数は単に典型的なものにすぎず、他の数も可能である。こうした電源に関するさらなる詳細については上記特許文献１に開示されている。

任意のランク数の電力セルが、変圧器１１０と負荷１３０の間に接続される。図１に関して「ランク」は、三相集合、すなわち、電力供給システムの三相のそれぞれにわたって設けられる３つの電力セルからなるグループとみなされる。図１を参照すると、ランク１５０には電力セル１５１〜１５３が含まれ、ランク１６０には電力セル１６１〜１６３が含まれ、ランク１７０には電力セル１７１〜１７３が含まれている。主制御システム１９５が、局部制御装置にコマンド信号を送り、光ファイバまたは別の配線もしくは無線通信媒体１９０から状況／フィードバック情報を受信する。同様に、通信媒体１９２が、主制御システム１９５によって電源のユーザとの通信に利用される。ユーザからのコマンドを受信し、状況／フィードバック情報をユーザに送り返すことが可能である。通信媒体１９０の場合と同様、通信媒体１９２は光ファイバまたは別の配線もしくは無線媒体とすることが可能である。留意すべきは、図１に描かれた１相当りのセル数は典型的なものであって、さまざまな実施形態において３つを超えるかまたは３つ未満からなるランクの可能性もあり得るという点である。

図２には、図１の電力セルのさまざまな実施形態のうちの典型的な電力セル２１０に関する各種実施形態が例示されている。電力セル２１０には、三相ダイオードブリッジ整流器２１２、１つ以上の直流（ＤＣ）コンデンサ２１４、及び、Ｈ型ブリッジインバータ２１６が含まれている。整流器２１２は、セル入力２１８（すなわち入力端子Ａ、Ｂ、及び、Ｃ）で受電した交流（ＡＣ）電圧を、整流器２１２の出力間に接続された各コンデンサ２１４によって維持されるほぼ一定のＤＣ電圧に変換する。電力セル２１０の出力段には、それぞれ２つのスイッチング素子を備えた、左極及び右極の２つの電極を含むＨ型ブリッジインバータ２１６が含まれている。インバータ２１６は、Ｈ型ブリッジインバータ２１６における半導体素子のパルス幅変調（ＰＷＭ）を利用して、ＤＣコンデンサ２１４両端のＤＣ電圧をセル出力２２０（即ち、出力端子Ｔ１とＴ２間）のＡＣ出力に変換する。

図２に示すように、電力セル２１０には、セル入力２１８と整流器２１２の間に接続されたヒューズ２２２を含むことも可能である。ヒューズ２２２は、短絡故障の場合に電力セル２１０の保護に役立つ働きをすることが可能である。他の実施形態によれば、電力セル２１０は、その開示が参考までに本書においてそっくりそのまま援用されている特許文献２及び３に記載のものと同じかまたは同様である。

図１に戻ると、主制御システム１９５には、電源に関連した動作情報（電圧、電流等）を受信して、情報の処理を行い、処理した情報に基づいて、電源の動作を制御するコマンドを生成する単一プロセッサが含まれている。

多くの用途において、ある特定の電源のユーザ及び／または所有者は、電源に関連した情報を利用して、電源外部の１つ以上のシステムの動作を制御し、１つ以上のシステムに関連した情報を利用して、電源の動作も制御する。こうした実施例の場合、プロセッサは、電源に関連した動作情報、並びに、電源外部の１つ以上のシステムに関連した情報を受信して、その処理を行う。

こうした用途の一部には、依然として単一プロセッサによる電源のリアルタイム制御が可能なものもある。しかしながら、より多くの外部情報の処理及び提供が必要とされる他の用途の場合、単一プロセッサには、処理及び提供が可能なデータ量において、さらに電源のリアルタイム制御の維持において限界がある。

米国特許第５，６２５，５４５号明細書 米国特許第５，９８６，９０９号明細書 米国特許第６，２２２，２８４号明細書

一般的な態様の１つにおいて、本願にはある電源が開示される。この電源には、複数電力セルと、電力セルのそれぞれに通じている主制御システムが含まれている。主コントローラには、電力セル制御情報を受信するように構成された制御プロセッサと、制御プロセッサと通じていて、コマンド及び状況情報を受信するように構成されたホストが含まれている。

もう１つの一般的な態様において、本願には、電源を制御するための方法が開示されており、この方法には、電源の第１のプロセッサで駆動情報を受信するステップと、電力セル制御情報に基づいて第１の制御コマンドを生成するステップと、電源の第２のプロセッサでコマンド及び状況情報を受信するステップと、コマンド及び状況情報に基づいて命令を生成するステップと、第１のプロセッサに命令を伝達するステップと、命令に基づいて第２の制御コマンドを生成するステップが含まれている。

本発明のさまざまな実施形態は、例証のため下記の図に関連して本書に解説される。

電源のさまざまな実施形態を例示した図である。 図１の電源の電力セルのさまざまな実施形態を例示した図である。 デュアルプロセッサ構成をとる電源のさまざまな実施形態を例示した図である。 電源を制御するための方法のさまざまな実施形態を例示した図である。

理解しておくべきは、本発明の図及び説明の少なくとも一部は、本発明のより明確な理解のために関連する要素に焦点を絞り、その一方で、分かりやすくするため、やはり本発明の一部を構成すると考えられるが、通常の当該技術者には明らかであろう他の要素は削除するようにして単純化されているという点である。しかしながら、こうした要素は当該技術において周知のところであり、本発明のより十全な理解を必ずしも促進するものではないので、本書にはこうした要素の記述はない。

図３には、電源２３０における主制御システムに関連したさまざまな実施形態が例示されている。電源２３０は、図１のマルチセル電源と同様であるが、単一プロセッサベースのシステムの限界を克服した異なる主制御システム２３２を含んでいる。図３に示すように、主制御システム２３２には、フィールドプログラマブルアレイ（ＦＰＧＡ）、ＦＰＧＡと通じている制御プロセッサ、電気的プログラマブル論理素子（ＥＰＬＤ）、及び、ホストが含まれている。主制御システム２３２には、並列バスも含まれており、ＦＰＧＡ、ＥＰＬＤ、及び、ホストは、並列バスにそれぞれ接続されている。

さまざまな実施形態によれば、ＦＰＧＡはＲＡＭベースであり、１つ以上のディジタルアナログ変換器（ＤＡＣ）、１つ以上のアナログディジタル変換器（ＡＤＣ）、電力セルバイパスシステム（Ｂｙｐａｓｓ）、複数の電力セル（Ｃｅｌｌ）、エンコーダ、１つ以上の入力／出力インタフェース（Ｃｒｉｔｉｃａｌ Ｉ／Ｏ）、及び、内部ネットワーク（Ｄｒｉｖｅ／Ｄｒｉｖｅ）と通信を行うように構成されている。

ディジタルアナログ変換器は、選択されたディジタル信号をアナログ信号に変換するために利用することが可能である。１つ以上のアナログディジタル変換器は、種々のアナログ信号（例えば、電圧振幅、電流振幅、セル温度など）をディジタル信号に変換するために利用することが可能である。電力セルバイパスシステムは、電源２３０の１つ以上の故障した電力セルをバイパスするために利用することが可能である。電源２３０の各電力セルは、ＦＰＧＡに動作情報を送り、ＦＰＧＡを介して動作コマンドを受信する。エンコーダは、モータ（例えば、電源によって駆動されるモータ）に関連しており、モータの回転運動または位置を電子パルスのコードに変換して、ＦＰＧＡに電子パルスを伝達する。１つ以上の入力／出力インタフェースは、例えば、スイッチ、電位差計等として具現化することが可能であり、電源２３０がより大規模なシステムに適合する方法を（電源２３０のユーザ及び／または所有者が）決めることができるようにする。内部ネットワークは、複数電源の相互接続を容易化するために利用することが可能である。

総合的に、ＤＡＣ、各ＡＤＣ、電力セルバイパスシステム、各電力セル、エンコーダ、各入力／出力インタフェース、及び、内部ネットワークへの／からの情報は、「駆動」情報とみなすことが可能である。この駆動情報には、電力セル制御に関連した特定の情報を含むことが可能である。動作時、ＦＰＧＡは受信した駆動情報に論理演算を実施し、結果得られた情報を制御プロセッサに送る。制御プロセッサは、結果得られた情報を受信して、結果得られた情報に処理を施し、処理された情報に基づいて、適合するインタフェース（例えば、ある特定のＡＤＣとのインタフェース、ある特定の電力セルとのインタフェース等）に配信するためＦＰＧＡに送られる動作コマンドを生成する。ＦＰＧＡは、原則的に内部ハウスキーピング及び適合するインタフェースとの独自の通信を処理する。制御プロセッサは、ディジタル信号プロセッサとして具現化することが可能であり、ＦＰＧＡとともに、負荷（例えばモータ）の制御機能を提供する。図３に示されているように、制御プロセッサは、フラッシュメモリ及び／またはランダムアクセスメモリ（ＲＡＭ）と通信するように構成することが可能である。

さまざまな実施形態によれば、ＥＰＬＤは、１つ以上の通信モジュール（例えば、ネットワーク１、ネットワーク２等）、メモリ素子（ＮＶＲＡＭ）、及び１つ以上のＡＳＣＩＩシリアル装置（例えば、ＭＯＤＢＵＳ、ＰＲＯＦＩＢＵＳ等）に通じている。ＥＰＬＤはフラッシュ素子として具現化される。通信モジュールを利用して、標準的な通信プロトコルを用いた電源との通信を行えるようにすることが可能である。メモリ素子は、不揮発性メモリ素子であり、停電時にユーザ及び／または所有者が失いたくない情報（例えば、パラメータ、履歴等）の記憶に利用することが可能である。１つ以上の直列インタフェースによって、ＥＰＬＤはさまざまな異なるフィールドバスを介した通信が可能になる。

さまざまな実施形態によれば、ホストにはプリント回路基板に実装されたプロセッサが含まれている。ホストは、コンパクトフラッシュ（登録商標）素子、ユーザＩ／Ｏインタフェース、イーサネット（登録商標）インタフェース、ビデオグラフィックスアレイ（ＶＧＡ）インタフェース、キーパッドインタフェース、及び１つ以上のＵＳＢインタフェースと通信するように構成されている。総合的に、それぞれのインタフェースは、「非駆動」インタフェースとみなすことが可能である。総合的に、これらのインタフェースからのいかなる情報も「非駆動」情報またはコマンド及び状況情報とみなすことが可能である。

コンパクト（登録商標）フラッシュ素子は、ホストによって実行されるプログラムを記憶するために利用可能である。ユーザＩ／Ｏは、ユーザによるホストへの情報要求及び／または提供を可能にすることができる。こうした情報には、例えば、状況照会、電源パラメータの構成、ログ情報等を含むことが可能である。イーサネットインタフェースは、例えば、ＲＪ４５イーサネットコネクタとして具現化することが可能であり、ホストとそれに接続された装置との通信を可能にするために利用することが可能である。ＶＧＡインタフェースは、例えば、ＤＢ１５ビデオコネクタとして具現化することが可能であり、それに接続されたある特定のディスプレイを駆動するために利用可能である。キーパッドインタフェースは、例えば、ＲＳ４８５インタフェースとして具現化することが可能であり、ホストとそれに接続されたキーパッドとの通信を可能にするために利用することが可能である。１つ以上のＵＳＢインタフェースは、ホストとそれに接続された１つ以上の装置との通信を可能にするために利用することが可能である。例えば、さまざまな実施形態によれば、ホストは、ＵＳＢインタフェースを利用して、ＵＳＢマウス、ＵＳＢキーボード、ＵＳＢジャンプデバイス等と通信することが可能である。

動作中、ホストは、コマンド及び状況情報を受信及び／または提供し、システムプログラムを実行し、非駆動インタフェースを制御し、ＥＰＬＤに接続されたモジュール／装置を制御し、並列バス及びＦＰＧＡを介して制御プロセッサに情報を伝達する。制御プロセッサに情報が提供されると、引き続いて、制御プロセッサは電源の動作を変化させる動作コマンドの生成が可能になる。こうした情報には、例えば、電源２３０における電力セル数の表示、バイパス可能な電力セル数の表示、モータがある特定の速度に達すると、電源２３０に接続されたモータの加速を変化させる命令等を含むことが可能である。制御プロセッサとは対照的に、ホストはモータ制御機能を提供しない。

図３に示すさまざまな実施形態によれば、主制御システム２３２には、さらに並列バスに接続されたユニバーサルシリアルバス（ＵＳＢ）クライアントを含むことが可能である。ＵＳＢクライアントは、それに接続された独立したパーソナルコンピュータで実行するツールとのインタフェースをとるのに利用可能である。例えば、フィールドサービス技術員は、ＵＳＢクライアントを利用して、診断ツールと主制御システム２３２のインタフェースをとることが可能である。

図４には、電源を制御するための方法３００のさまざまな実施形態が例示されている。簡略化のため、方法３００の説明は、電源２３０への利用に関連して行うことにする。

プロセスはブロック３１０から開始され、電力セル制御（または「駆動」）情報がＦＰＧＡによって受信される。プロセスはブロック３１０からブロック３２０に進み、ＦＰＧＡは電力セル制御情報に対する論理演算を実施して、論理演算した電力セル制御情報を制御プロセッサに伝達する。プロセスはブロック３２０からブロック３３０に進み、制御プロセッサは、論理演算された電力セル制御情報を処理して、それに基づく制御コマンドを生成する。プロセスはブロック３３０からブロック３４０に進み、制御コマンドはＦＰＧＡを介して電力セルに伝達される。プロセスはブロック３４０からブロック３５０に進み、電力セルは制御コマンドを受信し、それに基づいてその動作を変化させる。

プロセスはブロック３５０からブロック３６０に進み、ホストがコマンド及び状況（または「非駆動」）情報を受信する。プロセスはブロック３６０からブロック３７０に進み、ホストはコマンド及び状況情報を処理して、処理したコマンド及び状況情報に基づく命令を生成する。プロセスはブロック３７０からブロック３８０に進み、命令は並列バス及びＦＰＧＡを介して制御プロセッサに伝達される。プロセスはブロック３８０からブロック３３０に進み、ブロック３３０、３４０、及び、３５０に関して上述のものと同じプロセスが反復される。ブロック３３０では、制御コマンドがコマンド及び状況情報に基づいて生成される。さまざまな実施形態によれば、第２の制御コマンドは、電力セル制御情報に基づくブロック３３０で生成された制御コマンドの修正版とすることもできるし、あるいは全く異なる制御コマンドとすることも可能である。プロセスはブロック３３０からブロック３４０に進み、第２の制御コマンドがＦＰＧＡを介して少なくとも１つの電力セルに伝達される。プロセスはブロック３４０からブロック３５０に進み、少なくとも１つの電力セルが第２の制御コマンドを受信し、それに基づいてその動作を変化させる。

方法３００の説明は順次プロセスに関連して行われているが、明らかに、既述の順序は変わる可能性があり、プロセスのいくつかのステップは並行して及び／または同時に実施することも可能である。例えば、ブロック３１０においてＦＰＧＡが電力セル制御情報を受信するとき、ブロック３６０においてホストもまたコマンド及び状況情報を受信することが可能である。

従って、本書では実施例の様式で本発明のいくつかの実施形態について述べてきたが、当事者には明らかなように、添付請求項によって記載される本発明の趣旨及び範囲から逸脱することなく、既述の実施形態に対するさまざまな修正、変更、及び、改変を実現することが可能である。

２３０ 電源
２３２ 主制御システム

Claims (15)

1. 複数の電力セルと、
   前記電力セルのそれぞれに通じている主制御システムが含まれており、前記主制御システムが、
   電力セル制御情報を受信するように構成された制御プロセッサと、
   前記制御プロセッサに通じていて、コマンド及び状況情報を受信するように構成されたホストとを具備することを特徴とする電源。
2. さらに、前記制御プロセッサに通じているフィールドプログラマブルゲートアレイが含まれることを特徴とする、請求項１に記載の電源。
3. 前記フィールドプログラマブルゲートアレイが、適合するインタフェースに動作コマンドを配信するように構成されていることを特徴とする、請求項２に記載の電源。
4. 前記適合するインタフェースに、ディジタルアナログ変換器、アナログディジタル変換器、電力セルバイパス、少なくとも１つの電力セル、エンコーダ、入力／出力インタフェース、及び内部ネットワークのうちの少なくとも１つが含まれることを特徴とする、請求項３に記載の電源。
5. さらに、前記ホスト及び前記フィールドプログラマブルゲートアレイに接続された並列バスが含まれることを特徴とする、請求項２に記載の電源。
6. さらに、前記並列バスに接続された電子的プログラマブル論理素子が含まれることを特徴とする、請求項５に記載の電源。
7. 前記電子的プログラマブル論理素子が、通信モジュール、メモリ素子、及び１つ以上のシリアル素子の少なくとも１つと通信するように構成されていることを特徴とする、請求項６に記載の電源。
8. 前記電子的プログラマブル論理素子が、１つ以上のシリアル装置を介してさまざまな異なるフィールドバスで通信するように構成されていることを特徴とする、請求項７に記載の電源。
9. 前記電子的プログラマブル論理素子が、ホストと通信するように構成されていることを特徴とする、請求項６に記載の電源。
10. 前記ホストが、コンパクトフラッシュ素子、ユーザ入力／出力インタフェース、イーサネットインタフェース、ビデオグラフィックスアレイインタフェース、キーパッドインタフェース、及び１つ以上のユニバーサルシリアルバスインタフェースのうちの少なくとも１つと通信するように構成されていることを特徴とする、請求項１に記載の電源。
11. 電源を制御するための方法であって、
    前記電源の第１のプロセッサで制御情報を受信するステップと、
    前記制御情報に基づいて第１の制御コマンドを生成するステップと、
    前記電源の第２のプロセッサでコマンド及び状況情報を受信するステップと、
    前記コマンド及び状況情報に基づいて命令を生成するステップと、
    前記第１のプロセッサに前記命令を伝達するステップと、
    前記命令に基づいて第２の制御コマンドを生成するステップとが含まれている方法。
12. 前記駆動情報を受信するステップに、前記電源のフィールドプログラマブルゲートアレイを介して前記制御情報を受信するステップが含まれることを特徴とする、請求項１１に記載の方法。
13. 前記命令を伝達するステップに、前記電源のフィールドプログラマブルゲートアレイを介して前記命令を伝達するステップが含まれることを特徴とする、請求項１１に記載の方法。
14. さらに、前記電源の電力セルに対して、
    前記受信した制御情報に基づいて生成された前記第１の制御コマンドと、
    前記受信したコマンド及び状況情報に基づいて生成された、前記第１のコマンドの更新版及び全く新しいコマンドの少なくとも一方である前記第２のコマンドのうちの、
    少なくとも一方を伝達するステップが含まれることを特徴とする、請求項１１に記載の方法。
15. さらに、前記電力セルの動作を変化させるステップが含まれることを特徴とする、請求項１４に記載の方法。

Images