[go: up one dir, main page]

JP2010239164A - Wiring board - Google Patents

Wiring board Download PDF

Info

Publication number
JP2010239164A
JP2010239164A JP2010168985A JP2010168985A JP2010239164A JP 2010239164 A JP2010239164 A JP 2010239164A JP 2010168985 A JP2010168985 A JP 2010168985A JP 2010168985 A JP2010168985 A JP 2010168985A JP 2010239164 A JP2010239164 A JP 2010239164A
Authority
JP
Japan
Prior art keywords
circuit pattern
wiring board
metal
power semiconductor
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010168985A
Other languages
Japanese (ja)
Inventor
Kenji Okamoto
健次 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2010168985A priority Critical patent/JP2010239164A/en
Publication of JP2010239164A publication Critical patent/JP2010239164A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/013
    • H10W72/073
    • H10W72/075
    • H10W72/884

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low-cost wiring board having excellent heat radiating properties which may be manufactured with less number of processes. <P>SOLUTION: In a wiring board, a circuit pattern 3 is formed by laminating a copper foil to an insulating layer 2. A metal material is further laminated by a cold spraying method to the upper part of the circuit pattern 3 to increase thickness in order to form an upper circuit pattern 5. Accordingly, even when a power semiconductor 6 is mounted on this thick upper circuit pattern 5, thermal resistance can be reduced because the heat generated by a loss of the same power semiconductor can be diffused by the upper circuit pattern 5. Therefore, it is possible to constitute a wiring board having excellent heat radiating properties and showing remarkably less amount of thermal resistance in comparison with the wiring board of the related art not including the upper circuit pattern 5. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は配線基板に関し、特に放熱性に優れ、産業用の電源機器にも適用できる配線基板に関する。   The present invention relates to a wiring board, and more particularly to a wiring board that has excellent heat dissipation and can be applied to industrial power supply equipment.

電源装置に使用される半導体モジュールは、家庭用エアコン、冷蔵庫などの民生機器から、インバータ、サーボコントローラなどの産業機器まで、広範囲に渡って適用されている。特に、パワー半導体を搭載したIGBT(Insulated Gate Bipolar Transistor)モジュールなどは、発熱が大きいことから、放熱性に優れた金属ベース配線基板やセラミックス配線基板が用いられてきている。   Semiconductor modules used for power supply devices are applied in a wide range from consumer equipment such as home air conditioners and refrigerators to industrial equipment such as inverters and servo controllers. In particular, an IGBT (Insulated Gate Bipolar Transistor) module equipped with a power semiconductor generates a large amount of heat, so that a metal base wiring board or a ceramic wiring board having excellent heat dissipation has been used.

図3は従来の金属ベース配線基板の断面構造を示す図である。
金属ベース配線基板は、ベース金属101と、このベース金属101上に形成された絶縁層102と、この絶縁層102上に形成された回路パターン103との3層構造になっている。ベース金属101は、アルミニウム板または銅板などの放熱性に優れた金属が用いられている。絶縁層102は、SiO2,Al23,AlNなどの無機フィラーを含有したエポキシ樹脂などからなっている。
FIG. 3 is a view showing a cross-sectional structure of a conventional metal base wiring board.
The metal base wiring board has a three-layer structure including a base metal 101, an insulating layer 102 formed on the base metal 101, and a circuit pattern 103 formed on the insulating layer 102. As the base metal 101, a metal having excellent heat dissipation such as an aluminum plate or a copper plate is used. The insulating layer 102 is made of an epoxy resin containing an inorganic filler such as SiO 2 , Al 2 O 3 , or AlN.

回路パターン103は、通常、銅箔が用いられているが、まれにアルミ箔が用いられる場合もある。銅箔は、通常35μm〜140μm程度の厚みのものが用いられている。この銅箔は、湿式エッチングにより所定の回路パターンに加工される。電流容量が10A程度と小さく、発熱の小さいパワー半導体の場合、そのパワー半導体は、直接この回路パターン103にはんだ付け接合により搭載される。パワー半導体の電流容量が大きくなる場合は、熱をこの回路パターン103上に広げて熱抵抗を低減させるため、銅箔の厚みは、140μm程度の厚いものにする。140μmで足りない場合は、さらに厚い、例えば200μm、250μmなどの銅箔を用いる。さらに、回路パターン103の厚みを1mm以上、例えば3〜4mmの厚みにすれば、ヒートスプレッダ効果が発揮され、パワー半導体で発生した熱は横方向に広がり、熱抵抗は大幅に低減される。   The circuit pattern 103 is usually made of copper foil, but in rare cases, aluminum foil may be used. The copper foil having a thickness of about 35 μm to 140 μm is usually used. This copper foil is processed into a predetermined circuit pattern by wet etching. In the case of a power semiconductor having a small current capacity of about 10 A and low heat generation, the power semiconductor is directly mounted on the circuit pattern 103 by soldering. When the current capacity of the power semiconductor is increased, the heat is spread on the circuit pattern 103 to reduce the thermal resistance, so that the thickness of the copper foil is about 140 μm. If 140 μm is insufficient, a thicker copper foil such as 200 μm or 250 μm is used. Furthermore, if the thickness of the circuit pattern 103 is 1 mm or more, for example, 3 to 4 mm, the heat spreader effect is exhibited, the heat generated in the power semiconductor spreads in the lateral direction, and the thermal resistance is greatly reduced.

金属ベース配線基板に使用される絶縁層102は、絶縁信頼性と熱放散性に優れていることが必要である。さらに、絶縁層102としては、応力緩和性、耐湿性、耐熱性などに優れていることも要求されており、それに適した樹脂組成物も知られている(たとえば、特許文献1〜3参照。)。このように、回路パターン103が熱放散性に優れた絶縁層102を介してベース金属101に接合されていることにより、金属ベース配線基板は、パワー半導体など高発熱部品を実装する配線基板として用いられている。   The insulating layer 102 used for the metal base wiring board needs to be excellent in insulation reliability and heat dissipation. Furthermore, the insulating layer 102 is also required to be excellent in stress relaxation properties, moisture resistance, heat resistance, and the like, and resin compositions suitable therefor are also known (see, for example, Patent Documents 1 to 3). ). Thus, the circuit pattern 103 is bonded to the base metal 101 via the insulating layer 102 having excellent heat dissipation, so that the metal base wiring board is used as a wiring board for mounting a high heat-generating component such as a power semiconductor. It has been.

しかしながら、SiO2,Al23,AlNなどの無機フィラーを含有したエポキシ樹脂の場合、充填量に限界があるので、その熱伝導率は現状7〜10W/m・K程度である。したがって、適用できるパワー半導体モジュールの電流容量にも限界があり、現状では50Aクラス程度までしか適用できない。 However, in the case of an epoxy resin containing an inorganic filler such as SiO 2 , Al 2 O 3 , AlN, etc., since the filling amount is limited, its thermal conductivity is currently about 7 to 10 W / m · K. Therefore, there is a limit to the current capacity of the power semiconductor module that can be applied, and at present, it can only be applied up to about 50 A class.

これに対し、50Aを超える、より大容量のパワー半導体モジュールの場合には、金属ベース配線基板ではなく、絶縁層の熱伝導率がより高いセラミックス配線基板が用いられている。   On the other hand, in the case of a power semiconductor module with a larger capacity exceeding 50 A, a ceramic wiring board having a higher thermal conductivity of the insulating layer is used instead of a metal-based wiring board.

図4は従来のセラミックス配線基板の断面構造を示す図であって、(a)はセラミックス配線基板を示し、(b)はベース金属が接合されたセラミックス配線基板を示している。   4A and 4B are diagrams showing a cross-sectional structure of a conventional ceramic wiring board, in which FIG. 4A shows a ceramic wiring board and FIG. 4B shows a ceramic wiring board to which a base metal is bonded.

セラミックス配線基板は、セラミックス絶縁板104の両側に回路パターン103が張り合わせられることによって構成されている。セラミックス絶縁板104は、原料紛をバインダーと練り合せ、グリーンシートと呼ばれるシート状の絶縁板にし、これを高温にて焼成することによって作製される。その後に、回路パターン103用の銅箔、もしくはアルミニム箔を高温で接合することにより、配線基板にする。さらに、これらセラミックス配線基板は、通常、厚さ2〜3mm程度の銅板のベース金属101にはんだ層105を介して接合されている。   The ceramic wiring board is configured by pasting circuit patterns 103 on both sides of a ceramic insulating plate 104. The ceramic insulating plate 104 is produced by kneading the raw material powder with a binder to form a sheet-like insulating plate called a green sheet and firing it at a high temperature. Thereafter, a copper foil or an aluminum foil for the circuit pattern 103 is bonded at a high temperature to form a wiring board. Furthermore, these ceramic wiring boards are usually bonded to a copper base metal 101 having a thickness of about 2 to 3 mm via a solder layer 105.

セラミックス絶縁板104は、その原料として、Al23,AlN,Si34などが用いられている。そのセラミックス絶縁板104の熱伝導率は、原料がAl23の場合、約20W/m・K、原料がAlNの場合、160〜180W/m・K、そして、原料がSi34の場合、80W/m・K程度となっており、エポキシ樹脂に無機フィラーを配合した場合に比べて、1〜2桁高くなっている。 The ceramic insulating plate 104 is made of Al 2 O 3 , AlN, Si 3 N 4 or the like as a raw material. The thermal conductivity of the ceramic insulating plate 104 is about 20 W / m · K when the raw material is Al 2 O 3 , 160 to 180 W / m · K when the raw material is AlN, and Si 3 N 4 as the raw material. In this case, it is about 80 W / m · K, which is 1 to 2 digits higher than the case where an inorganic filler is added to the epoxy resin.

特開2002−12653号公報JP 2002-12653 A 特開2002−76549号公報JP 2002-76549 A 特開2002−114836号公報Japanese Patent Application Laid-Open No. 2002-114836

しかしながら、金属ベース配線基板の場合、熱抵抗を低減するため、銅箔を厚くしていくと、回路パターン層を加工するためのエッチング加工の時間が厚みに比例して長くなっていくので、加工費が大幅に高くなり、コストが大幅に嵩んでしまうという問題点があった。しかも、回路パターン層の厚みが3〜4mmにもなれば、銅を溶かすのに長い時間を要するだけでなく、回路パターン層の端部のエッチングが精度良くできなくなるので、エッチング加工自体が現実的でなくなる。   However, in the case of a metal-based wiring board, if the copper foil is thickened to reduce the thermal resistance, the etching time for processing the circuit pattern layer becomes longer in proportion to the thickness. There is a problem that the cost is significantly increased and the cost is significantly increased. Moreover, if the thickness of the circuit pattern layer is 3 to 4 mm, not only will it take a long time to melt copper, but the etching of the edge of the circuit pattern layer cannot be performed with high accuracy, so the etching process itself is realistic. Not.

また、セラミックス配線基板の場合、セラミックス絶縁板を一度作製し、それに回路パターン層を接合し、エッチング加工し、このようにして作製されたセラミックス配線基板をベース金属にはんだで接合する、というように多くの工数が必要になっていることから、価格が高く、低価格化が困難であるという問題点があった。しかも、セラミックス配線基板の場合、回路パターン用の銅箔をあまり厚くすることができない。ヒートスプレッダ効果を高めるために厚い銅箔もしくは銅板を貼り付ければよいが、約1000℃以上の高温で銅板をセラミックス絶縁板に接合するので、両側の厚みを同じにしておかないと熱膨張係数の違いにより冷却時にバイメタル効果でそり曲がってしまう。また、前述のように、銅箔または銅板が厚くなるとエッチング加工費が大幅に高くなってしまうので、現在、セラミックス配線基板の回路パターンの厚みは、正確には0.6mm程度以下までしか用いられていない。   In the case of a ceramic wiring board, a ceramic insulating board is manufactured once, a circuit pattern layer is bonded thereto, etching is performed, and the ceramic wiring board thus manufactured is bonded to a base metal by soldering, etc. Since many man-hours are required, there is a problem that the price is high and it is difficult to reduce the price. Moreover, in the case of a ceramic wiring board, the copper foil for the circuit pattern cannot be made too thick. In order to enhance the heat spreader effect, a thick copper foil or copper plate may be attached, but the copper plate is bonded to the ceramic insulating plate at a high temperature of about 1000 ° C or higher. Will bend due to bimetal effect during cooling. Also, as described above, the thickness of the copper foil or the copper plate increases the etching processing cost significantly. Therefore, the thickness of the circuit pattern of the ceramic wiring board is currently only used to about 0.6 mm or less. Not.

本発明はこのような点に鑑みてなされたものであり、少ない工数で製造が可能で安価かつ放熱性に優れた配線基板を提供することを目的とする。   The present invention has been made in view of these points, and an object of the present invention is to provide a wiring board that can be manufactured with less man-hours, is inexpensive, and has excellent heat dissipation.

本発明では上記問題を解決するために、絶縁板に金属箔を張り合わせ、前記金属箔を加工して回路パターンを形成した配線基板において、前記回路パターンは、発熱半導体部品が搭載される部分の上部に、上積み回路パターンが積層して設けられていることを特徴とする配線基板が提供される。   In the present invention, in order to solve the above problems, in a wiring board in which a metal foil is bonded to an insulating plate and the metal foil is processed to form a circuit pattern, the circuit pattern is an upper part of a portion where a heat generating semiconductor component is mounted. In addition, a wiring board is provided in which the stacked circuit patterns are provided in a stacked manner.

このような配線基板によれば、金属箔の回路パターンの上にさらに厚い上積み金属パターンが形成されている。これにより、この厚肉の上積み回路パターン上にパワー半導体を搭載すれば、その損失により発生した熱が厚肉の上積み回路パターンで拡散できるので熱抵抗を減らすことができ、熱抵抗の少ない放熱性に優れた配線基板を構成することができる。   According to such a wiring board, a thicker stacked metal pattern is formed on the circuit pattern of the metal foil. As a result, if a power semiconductor is mounted on this thick stacked circuit pattern, the heat generated by the loss can be diffused in the thick stacked circuit pattern, so that the thermal resistance can be reduced, and the heat dissipation with low thermal resistance. An excellent wiring board can be configured.

また、本発明によれば、上積み回路パターンを備えた配線基板は、絶縁板が金属板に接合された無機フィラー充填樹脂とした金属ベース配線基板であることを特徴とする。
さらに、本発明によれば、上積み回路パターンを備えた配線基板は、絶縁板が両側に金属箔を張り合わせたセラミックス絶縁板としたセラミックス配線基板であり、セラミックス絶縁板の原料は、Al23,AlN,Si34から選ばれた1つであることを特徴とする。
Further, according to the present invention, the wiring board provided with the overlay circuit pattern is a metal base wiring board made of an inorganic filler-filled resin in which an insulating plate is bonded to a metal plate.
Furthermore, according to the present invention, the wiring board provided with the stacked circuit pattern is a ceramic wiring board in which the insulating board is a ceramic insulating board in which metal foil is bonded to both sides, and the raw material of the ceramic insulating board is Al 2 O 3. , AlN, or Si 3 N 4 .

本発明の配線基板は、金属箔の回路パターンを少なくとも部分的に厚く形成することができるため、この厚肉の回路パターン上にパワー半導体を搭載すれば、損失により発生した熱が厚肉の回路パターンで拡散できるので、熱抵抗を減らすことができ、従来の金属ベース配線基板やセラミックス配線基板に比べ大幅に熱抵抗の少ない放熱性に優れた配線基板を安価かつ容易に作製できるという利点がある。   Since the wiring board of the present invention can form a circuit pattern of metal foil at least partially thick, if a power semiconductor is mounted on this thick circuit pattern, the heat generated by the loss is thick. Since it can be diffused with a pattern, the thermal resistance can be reduced, and there is an advantage that it is possible to easily and inexpensively manufacture a wiring board having a low thermal resistance and excellent heat dissipation compared to conventional metal-based wiring boards and ceramic wiring boards. .

本発明の配線基板の製造工程および完成したパワー半導体モジュールの状態を示したものであって、(a)は金属ベース配線基板を示し、(b)はコールドスプレーによる上積み回路パターンの形成工程を示し、(c)は上積み回路パターンが形成された状態を示し、(d)は上積み回路パターン上にパワー半導体が実装されたパワー半導体モジュールを示している。The manufacturing process of the wiring board of this invention, and the state of the completed power semiconductor module are shown, Comprising: (a) shows a metal base wiring board, (b) shows the formation process of the stacked circuit pattern by cold spray. (C) shows a state in which an upper circuit pattern is formed, and (d) shows a power semiconductor module in which a power semiconductor is mounted on the upper circuit pattern. 上積み回路パターンの厚みについての説明図である。It is explanatory drawing about the thickness of an overlaid circuit pattern. 従来の金属ベース配線基板の断面構造を示す図である。It is a figure which shows the cross-section of the conventional metal base wiring board. 従来のセラミックス配線基板の断面構造を示す図であって、(a)はセラミックス配線基板を示し、(b)はベース金属が接合されたセラミックス配線基板を示している。It is a figure which shows the cross-section of the conventional ceramic wiring board, Comprising: (a) shows a ceramic wiring board, (b) has shown the ceramic wiring board to which the base metal was joined.

以下、本発明の実施の形態として、絶縁層に金属箔を張り合わせ、その金属箔を加工して所定の回路パターンを形成した金属ベースのプリント配線板に適用した場合を例に図面を参照して詳細に説明する。   Hereinafter, as an embodiment of the present invention, with reference to the drawings, an example in which the present invention is applied to a metal-based printed wiring board in which a predetermined circuit pattern is formed by bonding a metal foil to an insulating layer and processing the metal foil. This will be described in detail.

図1は本発明の配線基板の製造工程および完成したパワー半導体モジュールの状態を示したものであって、(a)は金属ベース配線基板を示し、(b)はコールドスプレーによる上積み回路パターンの形成工程を示し、(c)は上積み回路パターンが形成された状態を示し、(d)は上積み回路パターン上にパワー半導体が実装されたパワー半導体モジュールを示している。   FIG. 1 shows a manufacturing process of a wiring board according to the present invention and a state of a completed power semiconductor module, wherein (a) shows a metal-based wiring board, and (b) shows the formation of an overlaid circuit pattern by cold spraying. (C) shows a state in which an overlaid circuit pattern is formed, and (d) shows a power semiconductor module in which a power semiconductor is mounted on the overlaid circuit pattern.

金属ベース配線基板は、図1の(a)に示したように、ベース金属1上に無機フィラーを含有した絶縁層2を設け、その上に回路パターン3を張り合わせた3層構造の構成になっている。   As shown in FIG. 1A, the metal base wiring board has a three-layer structure in which an insulating layer 2 containing an inorganic filler is provided on a base metal 1 and a circuit pattern 3 is laminated thereon. ing.

回路パターン3は、通常、銅箔が用いられている。なお、この回路パターン3は、銅箔に代えて、アルミ箔を用いてもよい。絶縁層2に張り合わされた銅箔は、湿式エッチングにより所定のパターンに加工され、回路パターン3となる。ここで、銅箔は、通常、35μm〜140μm程度の厚みを持った標準品が用いられる。また、回路パターン3のパターン幅は、回路の電流容量により決められるが、エッチング加工費を考慮すると、銅箔の厚さは、できるだけ薄い方が望ましい。   The circuit pattern 3 is usually made of copper foil. The circuit pattern 3 may be an aluminum foil instead of the copper foil. The copper foil bonded to the insulating layer 2 is processed into a predetermined pattern by wet etching to form a circuit pattern 3. Here, as the copper foil, a standard product having a thickness of about 35 μm to 140 μm is usually used. Further, the pattern width of the circuit pattern 3 is determined by the current capacity of the circuit, but considering the etching processing cost, the thickness of the copper foil is desirably as thin as possible.

以上のように形成された金属ベース配線基板は、従来の金属ベース配線基板と同じであるが、本発明による配線基板では、回路パターン3の中で、放熱性を向上させたい領域のみ部分的に厚みを増すようにしている。すなわち、図1の(b)に示したように、回路パターン3の上に、その厚みを増したい領域に対応した形状の孔が開けられたマスク4を配置し、その上方からコールドスプレー法にて金属紛を常温にて超音速で吹き付け、回路パターン3上に金属紛を積層させていくことにより、図1の(c)に示した上積み回路パターン5を形成する。   The metal base wiring board formed as described above is the same as the conventional metal base wiring board. However, in the wiring board according to the present invention, only a region in the circuit pattern 3 where heat dissipation is desired to be improved is partially provided. The thickness is increased. That is, as shown in FIG. 1B, a mask 4 having a hole having a shape corresponding to a region where the thickness is to be increased is disposed on the circuit pattern 3, and a cold spray method is applied from above. Then, the metal powder is sprayed at supersonic speed at room temperature, and the metal powder is laminated on the circuit pattern 3 to form the stacked circuit pattern 5 shown in FIG.

ここで、コールドスプレー法について説明する。コールドスプレー法は、溶射技術の1つとしてとらえられており、溶射材料の融点または軟化温度よりも低い温度のガスを超音速流にして、その流れの中に溶射材料粒子を投入して加速させ、固相状態のまま基材に高速で衝突させて皮膜を形成する技術である。コールドスプレー法の特徴は、従来のプラズマ溶射法、フレーム溶射法、高速フレーム溶射法などに比べて、溶射材料粒子を加熱・加速する作動ガスの温度が著しく低いことである。プラズマ溶射などは2000〜8000℃の高い作動ガスの温度が必要であるが、コールドスプレーの場合、常温〜600℃程度の作動ガスでよい。溶射材料粒子をあまり加熱せずに固相状態のまま基材へ高速で衝突させるが、臨界速度に達するとその衝突エネルギにより基材と溶射材料粒子とが塑性変形して皮膜を形成する。そのため、他の溶射方法と違い、溶射材料の熱による酸化や熱変質を最小限にすることが可能である。   Here, the cold spray method will be described. The cold spray method is regarded as one of the thermal spraying techniques. A gas having a temperature lower than the melting point or softening temperature of the thermal spray material is converted into a supersonic flow, and the thermal spray material particles are injected into the flow to accelerate. This is a technique for forming a film by colliding with a substrate at a high speed in a solid state. The feature of the cold spray method is that the temperature of the working gas for heating and accelerating the sprayed material particles is significantly lower than that of the conventional plasma spraying method, flame spraying method, high-speed flame spraying method and the like. Plasma spraying or the like requires a high working gas temperature of 2000 to 8000 ° C., but in the case of cold spray, a working gas of room temperature to about 600 ° C. may be used. The thermal spray material particles are allowed to collide with the base material at a high speed in a solid state without being heated so much, but when the critical velocity is reached, the base material and the thermal spray material particles are plastically deformed to form a film. Therefore, unlike other thermal spraying methods, it is possible to minimize oxidation and thermal alteration of the thermal spray material due to heat.

コールドスプレー装置は、ボンベなどのガス源から供給された高圧ガスを粉末供給装置とガス加熱器とに分岐させる。このうち、主流の作動ガスは、電気炉などで直接または間接的に加熱されるコイル状のガス管内を流れて温度が上げられ、溶射ガンに供給されて超音速ノズルにより加速されて噴出する。   The cold spray device branches high-pressure gas supplied from a gas source such as a cylinder into a powder supply device and a gas heater. Of these, the mainstream working gas flows through a coiled gas pipe heated directly or indirectly by an electric furnace or the like, is heated, is supplied to a spray gun, is accelerated by a supersonic nozzle, and is ejected.

一方、作動ガスの一部は、粉末供給装置へ分流されてキャリアガスとして溶射粉末とともに溶射ガン後方に流入される。作動ガスの加熱は、行なわない場合もあるが、加熱した方が粒子速度を高くでき、かつ粒子の塑性変形を生じやすくするために有利である。ガスとしては空気、ヘリウム、窒素が使用される。   On the other hand, a part of the working gas is diverted to the powder supply device and flows into the back of the spray gun together with the spray powder as a carrier gas. Although the heating of the working gas may not be performed, the heating is advantageous in that it can increase the particle velocity and easily cause plastic deformation of the particles. Air, helium, or nitrogen is used as the gas.

ここで、回路パターン3に溶射される溶射材料には、粒子径が1〜50μmの金属材料が用いられる。その粒子材料としては、銅、アルミニウム、鉄、チタン、モリブデン、ニッケルなどが用いられる。配線基板用には、通常、銅またはアルミニウムが用いられる。これらの溶射材料粒子は、500〜900m/sのスピードで、10〜50mmの距離を隔ててマスク4越しに回路パターン3に吹き付けられて堆積させられ、これによって、図1の(c)に示したように、回路パターン3上に上積み回路パターン5が形成される。上積み回路パターン5が必要な膜厚を得るため、溶射材料粒子の吹き付けは、所定の時間行われる。上積み回路パターン5の厚みは、パワー半導体の発生ロスを考慮して設定される。発生ロスにもよるが、効果のある上積み回路パターン5の厚みは、0.5mm〜5mm程度である。   Here, a metal material having a particle diameter of 1 to 50 μm is used as the thermal spray material sprayed onto the circuit pattern 3. As the particle material, copper, aluminum, iron, titanium, molybdenum, nickel, or the like is used. Usually, copper or aluminum is used for the wiring board. These spray material particles are sprayed and deposited on the circuit pattern 3 through the mask 4 at a speed of 500 to 900 m / s at a distance of 10 to 50 mm, and as shown in FIG. As described above, the stacked circuit pattern 5 is formed on the circuit pattern 3. In order to obtain the required film thickness for the stacked circuit pattern 5, the sprayed material particles are sprayed for a predetermined time. The thickness of the stacked circuit pattern 5 is set in consideration of the loss generated in the power semiconductor. Although depending on the generated loss, the thickness of the effective overlay circuit pattern 5 is about 0.5 mm to 5 mm.

このような製造工程により上積み回路パターン5を直接銅箔に接合した3層構造の金属ベース配線基板が作製される。その後、コールドスプレーにより積層された上積み回路パターン5の上にパワー半導体6が実装される。パワー半導体6は、通常、SnPb系はんだやSnAgCu系はんだによって上積み回路パターン5に接合される。   A metal base wiring board having a three-layer structure in which the stacked circuit pattern 5 is directly bonded to the copper foil is manufactured by such a manufacturing process. Thereafter, the power semiconductor 6 is mounted on the stacked circuit pattern 5 stacked by cold spray. The power semiconductor 6 is usually joined to the stacked circuit pattern 5 by SnPb solder or SnAgCu solder.

そして、最後に、パワー半導体6は、外部回路への接続を行なうためワイヤ7による必要な結線が行われて、図1の(d)に示したパワー半導体モジュールが作製される。パワー半導体6のように電流容量が大きい半導体素子の場合、ワイヤ7は、通常、アルミニウム製ワイヤが用いられる。   Finally, the power semiconductor 6 is connected to the external circuit by a wire 7 necessary for connection to an external circuit, and the power semiconductor module shown in FIG. In the case of a semiconductor element having a large current capacity such as the power semiconductor 6, an aluminum wire is usually used as the wire 7.

なお、コールドスプレーにより上積みされる上積み回路パターン5は、回路パターン3の放熱が必要なパワー半導体6が搭載される部分のみに形成したが、回路パターン3の全面に形成しても良い。   Note that the upper circuit pattern 5 to be stacked by cold spray is formed only on the portion where the power semiconductor 6 that needs to dissipate the circuit pattern 3 is mounted, but may be formed on the entire surface of the circuit pattern 3.

また、コールドスプレーにより積層された銅材もしくはその他の金属材料でも、その材料が本来持っている熱伝導率を得ることができる。
さらに、ここでは、配線基板の一実施の形態として、金属ベース配線基板の場合について説明したが、図4に示したセラミックス配線基板でも、パワー半導体が搭載される側の回路パターン103の上に同様の製造方法にて上積み回路パターンを形成することができる。
Further, even with a copper material or other metal material laminated by cold spray, the thermal conductivity inherent to the material can be obtained.
Further, here, the case of a metal-based wiring board has been described as an embodiment of the wiring board, but the ceramic wiring board shown in FIG. 4 also has the same pattern on the circuit pattern 103 on the side where the power semiconductor is mounted. An overlaid circuit pattern can be formed by the manufacturing method described above.

次に、コールドスプレーにより回路パターン3上に積層する上積み回路パターン5の厚みの最適化について説明する。
図2は上積み回路パターンの厚みについての説明図である。
Next, optimization of the thickness of the stacked circuit pattern 5 laminated on the circuit pattern 3 by cold spray will be described.
FIG. 2 is an explanatory diagram of the thickness of the stacked circuit pattern.

パワー半導体6から発生する熱流は、通常、斜め45度の角度で拡散し広がるという性質を有している。したがって、パワー半導体6のチップ端部から上積み回路パターン5の端部までの距離aは、回路パターン3および上積み回路パターン5の合計の厚みbと等しければ、ヒートスプレッダ効果が最大に発揮され、熱抵抗を大幅に低減することができる。このため、パワー半導体6の大きさに対して無理に回路パターン3および上積み回路パターン5の幅を広げる必要はないし、無理に上積み回路パターン5の厚みを増加させる必要もない。   The heat flow generated from the power semiconductor 6 usually has the property of spreading and spreading at an angle of 45 degrees. Therefore, if the distance a from the chip end of the power semiconductor 6 to the end of the upper circuit pattern 5 is equal to the total thickness b of the circuit pattern 3 and the upper circuit pattern 5, the heat spreader effect is maximized and the thermal resistance is increased. Can be greatly reduced. For this reason, it is not necessary to forcibly increase the width of the circuit pattern 3 and the upper circuit pattern 5 with respect to the size of the power semiconductor 6, and it is not necessary to increase the thickness of the upper circuit pattern 5 by force.

以上の上積み回路パターン5の幅および厚みの関係から、搭載されるパワー半導体6の端部から上積み回路パターン5の端部までの距離aと回路パターン3および上積み回路パターン5の合計の厚みbとの比は、1が最適であるが、0.8〜1.2の範囲であれば、実質的に十分な熱拡散性が得られる。これが0.8未満では十分な熱拡散性が得られない場合が生じ、1.2を超えても効果は飽和することになる。   From the above relationship between the width and thickness of the stacked circuit pattern 5, the distance a from the end of the power semiconductor 6 to be mounted to the end of the stacked circuit pattern 5 and the total thickness b of the circuit pattern 3 and the stacked circuit pattern 5 The ratio of 1 is optimal, but if it is in the range of 0.8 to 1.2, substantially sufficient thermal diffusivity can be obtained. If this is less than 0.8, sufficient thermal diffusibility may not be obtained, and if it exceeds 1.2, the effect will be saturated.

なお、以上の実施の形態では、絶縁層またはセラミックス絶縁板に銅などの金属箔を張り合わせ、その金属箔を加工して所定の回路パターンを形成したプリント配線板に適用した場合について詳述したが、リードフレームの回路パターンの厚み調整に適用することもできる。   In the above embodiment, the case where a metal foil such as copper is bonded to an insulating layer or a ceramic insulating plate and the metal foil is processed to form a predetermined circuit pattern is described in detail. Also, it can be applied to the adjustment of the thickness of the circuit pattern of the lead frame.

1 ベース金属
2 絶縁層
3 回路パターン
4 マスク
5 上積み回路パターン
6 パワー半導体
7 ワイヤ
101 ベース金属
102 絶縁層
103 回路パターン
104 セラミックス絶縁板
105 はんだ層
DESCRIPTION OF SYMBOLS 1 Base metal 2 Insulating layer 3 Circuit pattern 4 Mask 5 Overlay circuit pattern 6 Power semiconductor 7 Wire 101 Base metal 102 Insulating layer 103 Circuit pattern 104 Ceramic insulating board 105 Solder layer

Claims (6)

絶縁板に金属箔を張り合わせ、前記金属箔を加工して回路パターンを形成した配線基板において、
前記回路パターンは、発熱半導体部品が搭載される部分の上部に、上積み回路パターンが積層して設けられていることを特徴とする配線基板。
In a wiring board in which a metal foil is laminated to an insulating plate and a circuit pattern is formed by processing the metal foil,
The circuit board is characterized in that an upper circuit pattern is laminated on an upper part of a portion where a heat generating semiconductor component is mounted.
前記上積み回路パターンは、搭載される半導体チップの端部から前記上積み回路パターンの端部までの距離を前記回路パターンおよび前記上積み回路パターンの合計の厚みと等しくしたことを特徴とする請求項1記載の配線基板。   2. The upper circuit pattern according to claim 1, wherein a distance from an end of a semiconductor chip to be mounted to an end of the upper circuit pattern is equal to a total thickness of the circuit pattern and the upper circuit pattern. Wiring board. 前記上積み回路パターンは、搭載される半導体チップの端部から前記上積み回路パターンの端部までの距離と前記回路パターンおよび前記上積み回路パターンの合計の厚みとの比を0.8〜1.2の範囲にしたことを特徴とする請求項1記載の配線基板。   The stacked circuit pattern has a ratio of a distance from an end of a semiconductor chip to be mounted to an end of the stacked circuit pattern and a total thickness of the circuit pattern and the stacked circuit pattern of 0.8 to 1.2. The wiring board according to claim 1, wherein the wiring board is in a range. 前記絶縁板が金属板に接合された無機フィラー充填樹脂とした金属ベース配線基板であることを特徴とする請求項2または3記載の配線基板。   4. The wiring board according to claim 2, wherein the insulating board is a metal-based wiring board made of an inorganic filler-filled resin bonded to a metal plate. 前記絶縁板が両側に前記金属箔を張り合わせたセラミックス絶縁板としたセラミックス配線基板であり、前記セラミックス絶縁板の原料は、Al23,AlN,Si34から選ばれた1つであることを特徴とする請求項2または3記載の配線基板。 The insulating plate is a ceramic wiring board made of a ceramic insulating plate in which the metal foil is bonded to both sides, and the raw material of the ceramic insulating plate is one selected from Al 2 O 3 , AlN, and Si 3 N 4. The wiring board according to claim 2 or 3, wherein 前記上積み回路パターンの材料は、銅、アルミニウム、鉄、チタン、モリブデン、ニッケルから選ばれた1つであることを特徴とする請求項2または3記載の配線基板。   4. The wiring board according to claim 2, wherein the material of the upper circuit pattern is one selected from copper, aluminum, iron, titanium, molybdenum, and nickel.
JP2010168985A 2010-07-28 2010-07-28 Wiring board Pending JP2010239164A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010168985A JP2010239164A (en) 2010-07-28 2010-07-28 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010168985A JP2010239164A (en) 2010-07-28 2010-07-28 Wiring board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005140498A Division JP4595665B2 (en) 2005-05-13 2005-05-13 Wiring board manufacturing method

Publications (1)

Publication Number Publication Date
JP2010239164A true JP2010239164A (en) 2010-10-21

Family

ID=43093166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010168985A Pending JP2010239164A (en) 2010-07-28 2010-07-28 Wiring board

Country Status (1)

Country Link
JP (1) JP2010239164A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351690A (en) * 1986-08-20 1988-03-04 松下電工株式会社 Manufacture of ceramic wiring board
JPH0778901A (en) * 1993-06-18 1995-03-20 Sumitomo Electric Ind Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351690A (en) * 1986-08-20 1988-03-04 松下電工株式会社 Manufacture of ceramic wiring board
JPH0778901A (en) * 1993-06-18 1995-03-20 Sumitomo Electric Ind Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
JP4595665B2 (en) Wiring board manufacturing method
JP6024750B2 (en) Semiconductor module
JP4844702B1 (en) Masking jig, substrate heating apparatus, and film forming method
US7256431B2 (en) Insulating substrate and semiconductor device having a thermally sprayed circuit pattern
JP6332439B2 (en) Power converter
JP4023397B2 (en) Semiconductor module and manufacturing method thereof
CN103828040A (en) Heat dissipation structure, power module, method for manufacturing heat dissipation structure and method for manufacturing power module
JP5971333B2 (en) Power converter
WO2015064430A1 (en) Laminate body, insulating cooling plate, power module, and production method for laminate body
US9318352B2 (en) Power module package and method for manufacturing the same
JP5246143B2 (en) SEMICONDUCTOR MODULE, ITS MANUFACTURING METHOD, AND ELECTRIC DEVICE
JP5077529B2 (en) Insulating substrate manufacturing method and semiconductor device manufacturing method
JP5861846B2 (en) Power converter and manufacturing method thereof
JP5644806B2 (en) Insulating substrate, semiconductor device and manufacturing method thereof
JP5875102B2 (en) Manufacturing method of semiconductor module
WO2016021561A1 (en) Composite substrate and power module
JP2007305772A (en) Semiconductor device and manufacturing method of semiconductor device
JP2006278558A (en) Insulated heat transfer structure and power module substrate
US9532448B1 (en) Power electronics modules
JP2013168421A (en) Wiring board and manufacturing method of the same
JP2010239164A (en) Wiring board
JP4492257B2 (en) Semiconductor module and manufacturing method thereof
JP2013191722A (en) Wiring board and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130716