[go: up one dir, main page]

JP2010238992A - Lift-off method and thin-film transistor manufacturing method - Google Patents

Lift-off method and thin-film transistor manufacturing method Download PDF

Info

Publication number
JP2010238992A
JP2010238992A JP2009086597A JP2009086597A JP2010238992A JP 2010238992 A JP2010238992 A JP 2010238992A JP 2009086597 A JP2009086597 A JP 2009086597A JP 2009086597 A JP2009086597 A JP 2009086597A JP 2010238992 A JP2010238992 A JP 2010238992A
Authority
JP
Japan
Prior art keywords
lift
resist
substrate
forming
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009086597A
Other languages
Japanese (ja)
Inventor
Junichi Tanaka
潤一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009086597A priority Critical patent/JP2010238992A/en
Publication of JP2010238992A publication Critical patent/JP2010238992A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】歩留まりの低下を防止して、製造工程の簡素化を図ることが可能になるとともに、製造コストの低減を図ることができる表示装置及びその製造方法を提供することを目的とする。
【解決手段】半導体ナノワイヤ3とリフトオフレジスト12と金属膜13とが形成された基板1を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、リフトオフレジスト12とともにリフトオフレジスト12上の金属膜13を剥離して、基板2上に金属膜13からなる所定のパターンを形成する。
【選択図】図8
An object of the present invention is to provide a display device and a method for manufacturing the same that can prevent a decrease in yield, simplify the manufacturing process, and reduce manufacturing costs.
A substrate on which a semiconductor nanowire, a lift-off resist, and a metal film are formed is immersed in a stripping solution composed of a liquid in which gaseous microbubbles are mixed to lift off the lift-off resist together with the lift-off resist. The metal film 13 on the resist 12 is peeled off, and a predetermined pattern made of the metal film 13 is formed on the substrate 2.
[Selection] Figure 8

Description

本発明は、基板上に形成されたリフトオフレジストとリフトオフレジスト上に形成された不要な薄膜を基板から剥離することにより、所望する薄膜パターンを基板上に形成するリフトオフ法及び薄膜トランジスタの製造方法に関する。   The present invention relates to a lift-off method in which a desired thin film pattern is formed on a substrate by peeling a lift-off resist formed on the substrate and an unnecessary thin film formed on the lift-off resist from the substrate, and a method for manufacturing a thin film transistor.

従来、液晶表示装置や有機EL表示装置等の表示装置においては、例えば、ガラス基板上にマトリックス状に配置された画素は、その近傍に配置されたトランジスタによって制御されている。また、このトランジスタとしては、アモルファスシリコン薄膜やポリシリコン薄膜からなる薄膜トランジスタ(TFT:Thin Film Transistor)が画素の制御に用いられている。   Conventionally, in a display device such as a liquid crystal display device or an organic EL display device, for example, pixels arranged in a matrix on a glass substrate are controlled by transistors arranged in the vicinity thereof. As this transistor, a thin film transistor (TFT) made of an amorphous silicon thin film or a polysilicon thin film is used for pixel control.

また近年、例えば、基板上に微細構造体である半導体ナノワイヤをチャネル材料に用いてTFTを形成する技術が開発されている。このようなTFTとしては、例えば、ガラス基板と、ガラス基板上に設けられたゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたソース電極およびドレイン電極と、ゲート絶縁膜上に配置されるとともに、ソース電極およびドレイン電極の双方に電気的に接続された、チャネルとして機能する半導体ナノワイヤとを備えたものが知られている。   In recent years, for example, a technique for forming a TFT using a semiconductor nanowire which is a fine structure on a substrate as a channel material has been developed. As such a TFT, for example, a glass substrate, a gate electrode provided on the glass substrate, a gate insulating film provided on the gate electrode, a source electrode and a drain electrode provided on the gate insulating film, A semiconductor nanowire that functions as a channel and is disposed on a gate insulating film and electrically connected to both the source electrode and the drain electrode is known.

また、従来、基板上に電極薄膜パターンを形成する形成方法として、リフトオフ法が広く使用されている。このリフトオフ法は、まず、所望の電極膜パターンに対応する開口部を有するリフトオフレジストを所定のパターンにより基板上に形成し、このリフトオフレジストを含む基板上に電極用の金属膜を形成する。次いで、リフトオフレジスト及び金属膜が形成された基板を剥離液に浸漬し、基板上のリフトオフレジスト及びリフトオフレジスト上の不要な金属膜を剥離することにより、基板上に所望の金属膜パターンを形成する方法である。   Conventionally, a lift-off method has been widely used as a method for forming an electrode thin film pattern on a substrate. In this lift-off method, first, a lift-off resist having an opening corresponding to a desired electrode film pattern is formed on a substrate with a predetermined pattern, and a metal film for an electrode is formed on the substrate including the lift-off resist. Next, the substrate on which the lift-off resist and the metal film are formed is immersed in a stripping solution, and the lift-off resist on the substrate and the unnecessary metal film on the lift-off resist are peeled off to form a desired metal film pattern on the substrate. Is the method.

ここで、リフトオフレジスト及びリフトオフレジスト上の不要な金属膜を剥離する際に、剥離液に浸漬された基板に対して、超音波振動を与える方法が提案されている。そして、この様な方法により、剥離液が、リフトオフレジストと金属膜との間に容易に進入することが可能となるため、効率的にリフトオフレジストの剥離を行うことができると記載されている(例えば、特許文献1参照)。   Here, a method of applying ultrasonic vibration to a substrate immersed in a stripping solution when stripping off a lift-off resist and an unnecessary metal film on the lift-off resist has been proposed. And it is described that the stripping solution can easily enter between the lift-off resist and the metal film by such a method, so that the lift-off resist can be stripped efficiently ( For example, see Patent Document 1).

特開2003−85965号公報JP 2003-85965 A

しかし、半導体ナノワイヤを備える薄膜トランジスタにおける金属膜パターンを形成する方法として、上述の超音波振動によるリフトオフ法を使用すると、超音波振動が半導体ナノワイヤに伝達され、結果として、超音波振動により、半導体ナノワイヤが破損してしまうという問題があった。   However, when the above-described lift-off method using ultrasonic vibration is used as a method for forming a metal film pattern in a thin film transistor including a semiconductor nanowire, the ultrasonic vibration is transmitted to the semiconductor nanowire, and as a result, the semiconductor nanowire is formed by ultrasonic vibration. There was a problem of being damaged.

そこで、本発明は、上述の問題に鑑みてなされたものであり、所望の金属膜パターンを形成する際に、半導体ナノワイヤ等の微細構造体の損傷を防止することができるとともに、効率的にレジストパターンの剥離を行うことができるリフトオフ方法及び薄膜トランジスタの製造方法を提供することを目的とする。   Therefore, the present invention has been made in view of the above-described problems, and can prevent damage to fine structures such as semiconductor nanowires and efficiently resist resist when forming a desired metal film pattern. It is an object of the present invention to provide a lift-off method and a thin film transistor manufacturing method capable of peeling a pattern.

上記目的を達成するために、請求項1に記載の発明は、微細構造体を備えるとともに、レジストを介して金属膜が形成された基板を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、レジストとともにレジスト上の金属膜を剥離して、基板上に金属膜からなる所定のパターンを形成するリフトオフ方法である。   In order to achieve the above object, the invention described in claim 1 is provided with a microstructure and a substrate on which a metal film is formed via a resist is composed of a liquid in which gaseous microbubbles are mixed. This is a lift-off method in which the metal film on the resist is peeled off together with the resist by being immersed in a stripping solution, and a predetermined pattern made of the metal film is formed on the substrate.

同構成によれば、剥離液が含有する気体のマイクロバブルによって、リフトオフレジストに対する剥離液の反応性を向上させることができるため、剥離液の剥離作用を向上させることができる。従って、基板上のリフトオフレジストおよびリフトオフレジスト上の不要な金属膜を容易に剥離することが可能になる。その結果、リフトオフにおいて、超音波振動を行うことなく、効率的にリフトオフレジストおよびリフトオフレジスト上の不要な金属膜の剥離を行うことが可能になり、微細構造体の損傷を確実に防止することができる。   According to this configuration, the reactivity of the stripping solution with respect to the lift-off resist can be improved by the gas microbubbles contained in the stripping solution, so that the stripping action of the stripping solution can be improved. Therefore, the lift-off resist on the substrate and the unnecessary metal film on the lift-off resist can be easily peeled off. As a result, the lift-off resist and the unnecessary metal film on the lift-off resist can be efficiently peeled off without performing ultrasonic vibration during lift-off, and damage to the fine structure can be reliably prevented. it can.

また、基板に対する剥離液の反応性を向上させることができるため、基板に付着した異物の除去を行うことができる。従って、基板上のリフトオフレジストおよびリフトオフレジスト上の不要な金属膜を剥離すると同時に、基板の洗浄を行うことが可能になる。その結果、基板の洗浄のために、別個の設備を設ける必要がなくなるため、基板の洗浄工程が簡略化できる。   In addition, since the reactivity of the stripping solution with respect to the substrate can be improved, foreign matters attached to the substrate can be removed. Therefore, the substrate can be cleaned at the same time as the lift-off resist on the substrate and the unnecessary metal film on the lift-off resist are removed. As a result, since it is not necessary to provide a separate facility for cleaning the substrate, the substrate cleaning process can be simplified.

請求項2に記載の発明は、請求項1に記載のリフトオフ方法であって、気体はオゾンであるとともに、液体は水であることを特徴とする。   A second aspect of the present invention is the lift-off method according to the first aspect, wherein the gas is ozone and the liquid is water.

同構成によれば、剥離液をオゾンと水により構成することができるため、環境に優しい剥離液を使用することが可能になる。   According to this configuration, since the stripping solution can be composed of ozone and water, it is possible to use an environmentally friendly stripping solution.

請求項3に記載の発明は、請求項1または請求項2に記載のリフトオフ方法であって、微細構造体が半導体ナノワイヤであることを特徴とする。   A third aspect of the present invention is the lift-off method according to the first or second aspect, wherein the microstructure is a semiconductor nanowire.

同構成によれば、例えば、半導体ナノワイヤを備える半導体装置のリフトオフにおいて、超音波振動を行う必要がなくなるため、半導体ナノワイヤの損傷を確実に防止することができる。   According to this configuration, for example, it is not necessary to perform ultrasonic vibration in the lift-off of a semiconductor device including semiconductor nanowires, so that damage to the semiconductor nanowires can be reliably prevented.

請求項4に記載の発明は、請求項1〜請求項3のいずれか1項に記載のリフトオフ方法であって、所定のパターンを形成することにより、微細構造体に接続される第1電極及び第2電極が形成されることを特徴とする。   Invention of Claim 4 is the lift-off method of any one of Claims 1-3, Comprising: The 1st electrode connected to a microstructure by forming a predetermined pattern, and A second electrode is formed.

請求項5に記載の発明は、基板上に微細構造体を形成する工程と、微細構造体が形成された基板上に感光性樹脂膜を形成するとともに、前記感光性樹脂膜を所定のパターンに加工することにより、リフトオフレジストを形成する工程と、微細構造体及びリフトオフレジストが形成された基板を覆うように、リフトオフレジストを介して金属膜を形成する工程と、微細構造体とリフトオフレジストと金属膜とが形成された基板を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、リフトオフレジストとともにリフトオフレジスト上の金属膜を剥離して、基板上に金属膜からなる所定のパターンを形成することにより、微細構造体に接続されるソース電極及びドレイン電極を形成する工程とを少なくとも備えることを特徴とする薄膜トランジスタの製造方法である。   According to a fifth aspect of the present invention, there is provided a step of forming a fine structure on a substrate, forming a photosensitive resin film on the substrate on which the fine structure is formed, and forming the photosensitive resin film into a predetermined pattern. A step of forming a lift-off resist by processing; a step of forming a metal film via the lift-off resist so as to cover the fine structure and the substrate on which the lift-off resist is formed; and the fine structure, the lift-off resist, and the metal The metal film on the lift-off resist is peeled off together with the lift-off resist by immersing the substrate on which the film is formed in a stripping solution composed of a liquid in which gas microbubbles are mixed. At least a step of forming a source electrode and a drain electrode connected to the microstructure by forming a predetermined pattern It is a manufacturing method of a thin film transistor, wherein the obtaining.

同構成によれば、剥離液が含有する気体のマイクロバブルによって、リフトオフレジストに対する剥離液の反応性を向上させることができるため、剥離液の剥離作用を向上させることができる。従って、基板上のリフトオフレジストおよびリフトオフレジスト上の不要な金属膜を容易に剥離することが可能になる。その結果、リフトオフにおいて、超音波振動を行うことなく、効率的にリフトオフレジストおよびリフトオフレジスト上の不要な金属膜の剥離を行うことが可能になり、微細構造体の損傷を確実に防止することができる薄膜トランジスタを製造することが可能になる。   According to this configuration, the reactivity of the stripping solution with respect to the lift-off resist can be improved by the gas microbubbles contained in the stripping solution, so that the stripping action of the stripping solution can be improved. Therefore, the lift-off resist on the substrate and the unnecessary metal film on the lift-off resist can be easily peeled off. As a result, the lift-off resist and the unnecessary metal film on the lift-off resist can be efficiently peeled off without performing ultrasonic vibration during lift-off, and damage to the fine structure can be reliably prevented. A thin film transistor that can be manufactured can be manufactured.

また、基板に対する剥離液の反応性を向上させることができるため、基板に付着した異物の除去を行うことができる。従って、基板上のリフトオフレジストおよびリフトオフレジスト上の不要な金属膜を剥離すると同時に、基板の洗浄を行うことが可能になる。その結果、基板の洗浄のために、別個の設備を設ける必要がなくなるため、薄膜トランジスタの製造工程において、基板の洗浄工程が簡略化できる。   In addition, since the reactivity of the stripping solution with respect to the substrate can be improved, foreign matters attached to the substrate can be removed. Therefore, the substrate can be cleaned at the same time as the lift-off resist on the substrate and the unnecessary metal film on the lift-off resist are removed. As a result, since it is not necessary to provide a separate facility for cleaning the substrate, the substrate cleaning process can be simplified in the thin film transistor manufacturing process.

請求項6に記載の発明は、請求項5に記載の薄膜トランジスタの製造方法であって、ソース電極及びドレイン電極が形成された基板上に、ゲート絶縁膜を形成する工程と、ゲート絶縁膜上に、他の感光性樹脂膜を成膜するとともに、他の感光性樹脂膜を所定のパターンに加工することにより、他のリフトオフレジストを形成する工程と、他のリフトオフレジストが形成された基板を覆うように、他のリフトオフレジストを介して他の金属膜を形成する工程と、他のリフトオフレジスト及び他の金属膜が形成された基板を、剥離液に浸漬させることにより、他のリフトオフレジストとともに他のリフトオフレジスト上の他の金属膜を剥離して、ゲート絶縁膜上に他の金属膜からなる所定のパターンを形成することにより、ゲート電極を形成する工程とを更に備えることを特徴とする。   The invention according to claim 6 is the method for manufacturing the thin film transistor according to claim 5, wherein a step of forming a gate insulating film on the substrate on which the source electrode and the drain electrode are formed, and on the gate insulating film, In addition to forming another photosensitive resin film and processing the other photosensitive resin film into a predetermined pattern, a step of forming another lift-off resist and a substrate on which the other lift-off resist is formed are covered. As described above, the step of forming another metal film through another lift-off resist, and the other lift-off resist and the substrate on which the other metal film is formed are immersed in a stripping solution, so that the other lift-off resist and the other metal film are immersed together. The gate electrode is formed by peeling off the other metal film on the lift-off resist and forming a predetermined pattern made of the other metal film on the gate insulating film Further characterized in that it comprises a degree.

同構成によれば、剥離液が含有する気体のマイクロバブルによって、他のリフトオフレジストに対する剥離液の反応性を向上させることができる。従って、基板上の他のリフトオフレジストおよび他のリフトオフレジスト上の不要な他の金属膜を容易に剥離することが可能になる。その結果、リフトオフにおいて、超音波振動を行うことなく、効率的に他のリフトオフレジストおよび他のリフトオフレジスト上の不要な他の金属膜の剥離を行うことが可能になり、微細構造体の損傷を確実に防止することができる薄膜トランジスタを製造することが可能になる。   According to this configuration, the reactivity of the stripping solution with respect to other lift-off resists can be improved by the gas microbubbles contained in the stripping solution. Therefore, other lift-off resists on the substrate and other unnecessary metal films on the other lift-off resists can be easily peeled off. As a result, it is possible to efficiently remove other lift-off resists and other unnecessary metal films on the other lift-off resists without performing ultrasonic vibration during lift-off, and damage the microstructure. A thin film transistor that can be reliably prevented can be manufactured.

請求項7に記載の発明は、請求項5または請求項6に記載の薄膜トランジスタの製造方法であって、気体はオゾンであるとともに、液体は水であることを特徴とする。   A seventh aspect of the invention is a method of manufacturing a thin film transistor according to the fifth or sixth aspect of the invention, wherein the gas is ozone and the liquid is water.

同構成によれば、剥離液をオゾンと水により構成することができるため、環境に優しい剥離液を使用することが可能になる。   According to this configuration, since the stripping solution can be composed of ozone and water, it is possible to use an environmentally friendly stripping solution.

請求項8に記載の発明は、請求項5〜7のいずれか1項に記載の薄膜トランジスタの製造方法であって、微細構造体が半導体ナノワイヤであることを特徴とする。   The invention described in claim 8 is the method of manufacturing a thin film transistor according to any one of claims 5 to 7, wherein the microstructure is a semiconductor nanowire.

同構成によれば、半導体ナノワイヤを備える薄膜トランジスタのリフトオフにおいて、超音波振動を行う必要がなくなるため、半導体ナノワイヤの損傷を確実に防止することができる薄膜トランジスタを製造することができる。   According to this configuration, since it is not necessary to perform ultrasonic vibration in the lift-off of the thin film transistor including the semiconductor nanowire, it is possible to manufacture a thin film transistor that can reliably prevent the semiconductor nanowire from being damaged.

請求項9に記載の発明は、基板上にゲート電極を形成する工程と、ゲート電極が形成された前記基板上に、ゲート絶縁膜を形成する工程と、ゲート絶縁膜上に微細構造体を形成する工程と、微細構造体が形成された基板上に感光性樹脂膜を成膜するとともに、感光性樹脂膜を所定のパターンに加工することにより、リフトオフレジストを形成する工程と、微細構造体及びリフトオフレジストが形成された基板を覆うように、リフトオフレジストを介して金属膜を成膜する工程と、微細構造体とリフトオフレジストと金属膜とが形成された基板を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、リフトオフレジストとともにリフトオフレジスト上の金属膜を剥離して、基板上に金属膜からなる所定のパターンを形成することにより、微細構造体に接続されるソース電極及びドレイン電極を形成する工程と、を少なくとも備えることを特徴とする薄膜トランジスタの製造方法である。   The invention according to claim 9 is the step of forming a gate electrode on a substrate, the step of forming a gate insulating film on the substrate on which the gate electrode is formed, and the formation of a microstructure on the gate insulating film Forming a photosensitive resin film on the substrate on which the fine structure is formed, processing the photosensitive resin film into a predetermined pattern, thereby forming a lift-off resist, and the fine structure and Gas microbubbles are mixed between the step of forming a metal film through the lift-off resist so as to cover the substrate on which the lift-off resist is formed and the substrate on which the microstructure, the lift-off resist, and the metal film are formed. The metal film on the lift-off resist is peeled off together with the lift-off resist by being immersed in a stripping solution composed of a liquid, and a predetermined film made of a metal film is formed on the substrate. By forming the turn is a method of manufacturing a thin film transistor, characterized in that it comprises at least a step, for forming a source electrode and a drain electrode connected to the microstructure.

同構成によれば、剥離液が含有する気体のマイクロバブルによって、リフトオフレジストに対する剥離液の反応性を向上させることができるため、剥離液の剥離作用を向上させることができる。従って、基板上のリフトオフレジストおよびリフトオフレジスト上の不要な金属膜を容易に剥離することが可能になる。その結果、リフトオフにおいて、超音波振動を行うことなく、効率的にリフトオフレジストおよびリフトオフレジスト上の不要な金属膜の剥離を行うことが可能になり、微細構造体の損傷を確実に防止することができる薄膜トランジスタを製造することが可能になる。   According to this configuration, the reactivity of the stripping solution with respect to the lift-off resist can be improved by the gas microbubbles contained in the stripping solution, so that the stripping action of the stripping solution can be improved. Therefore, the lift-off resist on the substrate and the unnecessary metal film on the lift-off resist can be easily peeled off. As a result, the lift-off resist and the unnecessary metal film on the lift-off resist can be efficiently peeled off without performing ultrasonic vibration during lift-off, and damage to the fine structure can be reliably prevented. A thin film transistor that can be manufactured can be manufactured.

また、基板に対する剥離液の反応性を向上させることができるため、基板に付着した異物の除去を行うことができる。従って、基板上のリフトオフレジストおよびリフトオフレジスト上の不要な金属膜を剥離すると同時に、基板の洗浄を行うことが可能になる。その結果、基板の洗浄のために、別個の設備を設ける必要がなくなるため、薄膜トランジスタの製造工程において、基板の洗浄工程が簡略化できる。   In addition, since the reactivity of the stripping solution with respect to the substrate can be improved, foreign matters attached to the substrate can be removed. Therefore, the substrate can be cleaned at the same time as the lift-off resist on the substrate and the unnecessary metal film on the lift-off resist are removed. As a result, since it is not necessary to provide a separate facility for cleaning the substrate, the substrate cleaning process can be simplified in the thin film transistor manufacturing process.

請求項10に記載の発明は、請求項9に記載の薄膜トランジスタの製造方法であって、。気体はオゾンであるとともに、前記剥離液は水であることを特徴とする
同構成によれば、剥離液をオゾンと水により構成することができるため、環境に優しい剥離液を使用することが可能になる。
A tenth aspect of the invention is a method of manufacturing a thin film transistor according to the ninth aspect of the invention. The gas is ozone, and the stripping solution is water. According to this configuration, the stripping solution can be composed of ozone and water, so it is possible to use an environmentally friendly stripping solution. become.

請求項11に記載の発明は、請求項9または請求項10に記載の薄膜トランジスタの製造方法であって、微細構造体が半導体ナノワイヤであることを特徴とする
同構成によれば、半導体ナノワイヤを備える薄膜トランジスタのリフトオフにおいて、超音波振動を行う必要がなくなるため、半導体ナノワイヤの損傷を確実に防止することができる薄膜トランジスタを製造することができる。
Invention of Claim 11 is a manufacturing method of the thin-film transistor of Claim 9 or Claim 10, Comprising: A microstructure is a semiconductor nanowire, According to the same structure, it comprises a semiconductor nanowire. Since it is not necessary to perform ultrasonic vibration in the lift-off of the thin film transistor, a thin film transistor that can reliably prevent the semiconductor nanowire from being damaged can be manufactured.

本発明によれば、微細構造体を備える基板に対するリフトオフにおいて、超音波振動を行うことなく、効率的にリフトオフレジストおよびリフトオフレジスト上の不要な金属膜の剥離を行うことが可能になり、微細構造体の損傷を確実に防止することができる。   According to the present invention, it is possible to efficiently remove a lift-off resist and an unnecessary metal film on the lift-off resist without performing ultrasonic vibration in lift-off with respect to a substrate having a fine structure. Body damage can be reliably prevented.

本発明の第1の実施形態に係るリフトオフ方法が使用される薄膜トランジスタの断面図である。It is sectional drawing of the thin-film transistor in which the lift-off method based on the 1st Embodiment of this invention is used. 本発明の第1の実施形態に係る薄膜トランジスタにおける半導体ナノワイヤの配置方法を説明するための図である。It is a figure for demonstrating the arrangement | positioning method of the semiconductor nanowire in the thin-film transistor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る薄膜トランジスタにおける半導体ナノワイヤの配置方法を説明するための図である。It is a figure for demonstrating the arrangement | positioning method of the semiconductor nanowire in the thin-film transistor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る薄膜トランジスタにおける半導体ナノワイヤの配置方法を説明するための図である。It is a figure for demonstrating the arrangement | positioning method of the semiconductor nanowire in the thin-film transistor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る薄膜トランジスタにおける半導体ナノワイヤの配置方法を説明するための図である。It is a figure for demonstrating the arrangement | positioning method of the semiconductor nanowire in the thin-film transistor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る薄膜トランジスタにおける半導体ナノワイヤの配置方法を説明するための図である。It is a figure for demonstrating the arrangement | positioning method of the semiconductor nanowire in the thin-film transistor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 1st Embodiment of this invention. マイクロバブルが混合された剥離液を製造するためのシステム(剥離液製造システム)を示す概略図である。It is the schematic which shows the system (peeling liquid manufacturing system) for manufacturing stripping liquid with which the microbubble was mixed. マイクロバブル発生装置を説明するための断面図である。It is sectional drawing for demonstrating a microbubble generator. 剥離液による基板の処理を説明するための図である。It is a figure for demonstrating the process of the board | substrate by stripping solution. 本発明の第1の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 1st Embodiment of this invention. 剥離液による基板の処理を説明するための図である。It is a figure for demonstrating the process of the board | substrate by stripping solution. 本発明の第2の実施形態における薄膜トランジスタの断面図である。It is sectional drawing of the thin-film transistor in the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the thin-film transistor which concerns on the 2nd Embodiment of this invention. 剥離液による基板の処理を説明するための図である。It is a figure for demonstrating the process of the board | substrate by stripping solution.

(第1の実施形態)
以下、本発明の実施形態を図面に基づいて詳細に説明する。
(First embodiment)
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の第1の実施形態に係るリフトオフ方法が使用される薄膜トランジスタの断面図である。   FIG. 1 is a cross-sectional view of a thin film transistor in which a lift-off method according to a first embodiment of the present invention is used.

薄膜トランジスタ1は、図1に示すように、基板2上に形成され、チャネルとして機能する微細構造体である半導体ナノワイヤ3と、半導体ナノワイヤ3上で互いに対峙するように設けられ、半導体ナノワイヤ3の両端を覆うように形成されたソース電極4及びドレイン電極5と、半導体ナノワイヤ3、ソース電極4及びドレイン電極5を覆うように設けられたゲート絶縁膜6と、ゲート絶縁膜6上に形成されたゲート電極7とを備えている。   As shown in FIG. 1, the thin film transistor 1 is formed on a substrate 2 and is provided so as to be opposed to each other on the semiconductor nanowire 3 and the semiconductor nanowire 3 that is a fine structure functioning as a channel. A source electrode 4 and a drain electrode 5 formed so as to cover the semiconductor nanowire 3, a gate insulating film 6 provided so as to cover the source electrode 4 and the drain electrode 5, and a gate formed on the gate insulating film 6 And an electrode 7.

基板2としては、シリコン基板やガラス基板等を使用することができ、シリコン基板としては、熱酸化膜を備えるものを使用することができる。   As the substrate 2, a silicon substrate, a glass substrate, or the like can be used. As the silicon substrate, a substrate provided with a thermal oxide film can be used.

半導体ナノワイヤ3としては、例えば、Si、Ge、SiGe等のIV族半導体、GaN、GaAs、InP、InAs等のIII―V族半導体、ZnO、ZnS、ZnSe、CdS等のII―VI族半導体からなる半導体を用いることができる。なお、半導体ナノワイヤ3の長さは、例えば、5μm〜100μmであり、直径は、例えば、0.02μm〜0.5μm程度である。なお、好ましくは、長さは、10μm〜50μmであり、直径は、0.05μm〜0.1μmである。また、半導体ナノワイヤ3の形状は、特に限定されず、例えば、断面略円形状や断面略多角形状のような形状であっても良い。   The semiconductor nanowire 3 is made of, for example, a group IV semiconductor such as Si, Ge, or SiGe, a group III-V semiconductor such as GaN, GaAs, InP, or InAs, or a group II-VI semiconductor such as ZnO, ZnS, ZnSe, or CdS. A semiconductor can be used. The length of the semiconductor nanowire 3 is, for example, 5 μm to 100 μm, and the diameter is, for example, about 0.02 μm to 0.5 μm. In addition, Preferably, length is 10 micrometers-50 micrometers, and a diameter is 0.05 micrometer-0.1 micrometer. Moreover, the shape of the semiconductor nanowire 3 is not particularly limited, and may be a shape such as a substantially circular cross section or a substantially polygonal cross section, for example.

また、ソース電極4、ドレイン電極5、及びゲート電極7を形成する材料としては、Ti、Au、Al、Ni、Ag、Cu、Pt、Pd等を使用することができる。なお、ソース電極4及びドレイン電極5の各々は、半導体ナノワイヤ3と電気的に接続されているが、半導体ナノワイヤ3の両端の表面をソース電極4およびドレイン電極5が覆っているに過ぎず、両者の化学的結合は存在していない。   Further, Ti, Au, Al, Ni, Ag, Cu, Pt, Pd, or the like can be used as a material for forming the source electrode 4, the drain electrode 5, and the gate electrode 7. Each of the source electrode 4 and the drain electrode 5 is electrically connected to the semiconductor nanowire 3, but the source electrode 4 and the drain electrode 5 only cover the surfaces of both ends of the semiconductor nanowire 3. There are no chemical bonds.

そして、薄膜トランジスタ1において、ゲート電極7に電圧が印加されると、静電誘導によってゲート絶縁膜6と半導体ナノワイヤ3との界面付近にチャネル層が形成される。そして、ソース電極4とドレイン電極5との間に電圧を印加すると、ソース電極4からチャネルへ電荷が注入され、チャネル層を伝い、ドレイン電極5へ抜けるという電荷の流れが生じることにより、薄膜トランジスタ1において、電流が流れる。   In the thin film transistor 1, when a voltage is applied to the gate electrode 7, a channel layer is formed near the interface between the gate insulating film 6 and the semiconductor nanowire 3 by electrostatic induction. When a voltage is applied between the source electrode 4 and the drain electrode 5, charge flows from the source electrode 4 into the channel, flows through the channel layer, and flows out to the drain electrode 5, thereby causing the thin film transistor 1. Current flows.

次に、半導体ナノワイヤ3を用いた薄膜トランジスタ1の製造方法について説明する。図2〜図6は、本発明の第1の実施形態に係る薄膜トランジスタにおける半導体ナノワイヤの配置方法を説明するための図である。また、図7〜図9、図13〜図15は、本発明の第1の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。   Next, a method for manufacturing the thin film transistor 1 using the semiconductor nanowire 3 will be described. 2-6 is a figure for demonstrating the arrangement | positioning method of the semiconductor nanowire in the thin-film transistor which concerns on the 1st Embodiment of this invention. FIGS. 7 to 9 and FIGS. 13 to 15 are views for explaining a method of manufacturing a thin film transistor according to the first embodiment of the present invention.

まず、半導体ナノワイヤ3を湿式法により作製する。より具体的には、耐熱性反応容器に純水40ml、硝酸亜鉛六水和物(シグマ−アルドリッチ社製)148mg、ヘキサメチレンテトラミン(シグマ−アルドリッチ社製)70mgを入れ、この溶液中にシリコン基板を入れる。この際、シリコン基板は鏡面側を下に向けて反応容器に立てかける。そして、耐熱性反応容器を90℃のオーブン中で10時間加熱する。上記の方法により、長径が0.05μm程度、長さが10μm程度の酸化亜鉛ナノワイヤがシリコン基板上に垂直にブラシの毛のように成長する。   First, the semiconductor nanowire 3 is produced by a wet method. More specifically, 40 ml of pure water, 148 mg of zinc nitrate hexahydrate (manufactured by Sigma-Aldrich) and 70 mg of hexamethylenetetramine (manufactured by Sigma-Aldrich) are placed in a heat-resistant reaction vessel, and a silicon substrate is placed in this solution. Insert. At this time, the silicon substrate is stood against the reaction vessel with the mirror side facing down. Then, the heat-resistant reaction vessel is heated in an oven at 90 ° C. for 10 hours. By the above method, zinc oxide nanowires having a major axis of about 0.05 μm and a length of about 10 μm are grown vertically on the silicon substrate like brush hairs.

次いで、作製した半導体ナノワイヤ3を、基板2上に形成して配置する。より具体的には、まず、図2に示すように、シリコン基板本体2a上に、例えば、厚みが1μmの熱酸化膜(SiO膜)2bが形成されたの基板2(例えば、厚みが525μm)と、表面に凹凸の形状を有するとともに、末端に撥水性の官能基を有する分子(例えば、フッ素化アルカン系分子)を含有する溶液8が塗布されたシリコンゴムからなるスタンプ部材9を用意する。次いで、図3に示すように、溶液8が塗布されたスタンプ部材9の表面を基板2に圧着させて、基板2の表面に、撥水性を有する分子膜を転写して、図4、図5に示すように、基板2上に、撥水領域10と、当該撥水領域10に包囲された親水領域11(例えば、長さが12μm、幅が0.5μmの領域)を形成する。 Next, the produced semiconductor nanowire 3 is formed and disposed on the substrate 2. More specifically, first, as shown in FIG. 2, a substrate 2 (for example, a thickness of 525 μm) on which a thermal oxide film (SiO 2 film) 2b having a thickness of 1 μm is formed on a silicon substrate body 2a, for example. And a stamp member 9 made of silicon rubber coated with a solution 8 containing a molecule (for example, a fluorinated alkane-based molecule) having a concavo-convex shape on the surface and a water-repellent functional group at the end. . Next, as shown in FIG. 3, the surface of the stamp member 9 to which the solution 8 is applied is pressed against the substrate 2, and a molecular film having water repellency is transferred to the surface of the substrate 2. As shown in FIG. 2, a water-repellent region 10 and a hydrophilic region 11 (for example, a region having a length of 12 μm and a width of 0.5 μm) surrounded by the water-repellent region 10 are formed on the substrate 2.

次いで、図6に示すように、作製した半導体ナノワイヤ3を、基板2上に形成された親水領域11に配置して、基板2上に半導体ナノワイヤ3を形成する。より具体的には、まず、図示しないドクターブレードにより、水を親水領域11に選択的に配置させる。次いで、作製した半導体ナノワイヤ3を鋭利なナイフなどによりシリコン基板上から剥離し、水に不要な溶媒(例えば、オクタデカン)中に分散させた分散液を調整する。次いで、不図示の他のドクターブレードにより、上記分散液を基板2の表面に塗布する。そうすると、分散液が、親水領域11に配置された水と接触するとともに、界面張力により、半導体ナノワイヤ3が、水と分散液の界面に吸着する。そして、水と溶媒が揮発することにより、図6に示すように、半導体ナノワイヤ3が、基板2上に形成された親水領域11に配置され、基板2上に半導体ナノワイヤ3が形成される。   Next, as shown in FIG. 6, the produced semiconductor nanowire 3 is disposed in the hydrophilic region 11 formed on the substrate 2, and the semiconductor nanowire 3 is formed on the substrate 2. More specifically, first, water is selectively disposed in the hydrophilic region 11 by a doctor blade (not shown). Next, the produced semiconductor nanowire 3 is peeled off from the silicon substrate with a sharp knife or the like, and a dispersion liquid dispersed in an unnecessary solvent (for example, octadecane) in water is prepared. Next, the dispersion liquid is applied to the surface of the substrate 2 by another doctor blade (not shown). Then, the dispersion liquid comes into contact with water arranged in the hydrophilic region 11, and the semiconductor nanowire 3 is adsorbed on the interface between the water and the dispersion liquid due to the interfacial tension. Then, when the water and the solvent are volatilized, as shown in FIG. 6, the semiconductor nanowire 3 is disposed in the hydrophilic region 11 formed on the substrate 2, and the semiconductor nanowire 3 is formed on the substrate 2.

なお、半導体ナノワイヤ3を配置する方法としては、上述のドクターブレード法の他に、例えば、半導体ナノワイヤ3を配置する所望の領域上に、インクジェット法により半導体ナノワイヤ3を溶媒に分散させたインクを滴下、乾燥させて、半導体ナノワイヤ3を配置させる方法や、スピンコート法転写法、ディップコート法等を用いて半導体ナノワイヤ3を配置させても良い。   As a method for arranging the semiconductor nanowires 3, in addition to the above-described doctor blade method, for example, an ink in which the semiconductor nanowires 3 are dispersed in a solvent by an inkjet method is dropped on a desired region where the semiconductor nanowires 3 are arranged. Alternatively, the semiconductor nanowires 3 may be placed by drying, placing the semiconductor nanowires 3, using a spin coating method transfer method, a dip coating method, or the like.

次いで、図7に示すように、半導体ナノワイヤ3が形成された基板2上に感光性樹脂膜を形成するとともに、例えば、フォトリソグラフィー法により、感光性樹脂膜を所定のパターンに加工することにより、ソース電極4及びドレイン電極5が形成される領域以外の領域に、リフトオフレジスト12を形成する。   Next, as shown in FIG. 7, a photosensitive resin film is formed on the substrate 2 on which the semiconductor nanowires 3 are formed, and the photosensitive resin film is processed into a predetermined pattern by, for example, a photolithography method. A lift-off resist 12 is formed in a region other than the region where the source electrode 4 and the drain electrode 5 are formed.

次いで、ソース電極4及びドレイン電極5の材料であるTi及びAuをスパッタ法により連続して堆積させ、図8に示すように、半導体ナノワイヤ3及びリフトオフレジスト12が形成された基板2を覆うように、リフトオフレジスト12を介して金属膜13を形成する。   Next, Ti and Au, which are materials of the source electrode 4 and the drain electrode 5, are continuously deposited by a sputtering method so as to cover the substrate 2 on which the semiconductor nanowire 3 and the lift-off resist 12 are formed as shown in FIG. Then, the metal film 13 is formed through the lift-off resist 12.

次いで、リフトオフレジスト12およびリフトオフレジスト12上に堆積した金属膜13をリフトオフ法により除去する。より具体的には、半導体ナノワイヤ3とリフトオフレジスト12と金属膜13とが形成された基板2(即ち、図8に示す処理基板33)を剥離液に浸漬し、基板2上のリフトオフレジスト12およびリフトオフレジスト12上の不要な金属膜13を剥離することにより、基板2上に所望の金属膜パターンを形成して、図9に示すように、半導体ナノワイヤ3の両端を覆うようにソース電極4及びドレイン電極5を形成する。   Next, the lift-off resist 12 and the metal film 13 deposited on the lift-off resist 12 are removed by a lift-off method. More specifically, the substrate 2 (that is, the processing substrate 33 shown in FIG. 8) on which the semiconductor nanowire 3, the lift-off resist 12 and the metal film 13 are formed is immersed in a stripping solution, and the lift-off resist 12 and the substrate 2 on the substrate 2 are immersed. By stripping off the unnecessary metal film 13 on the lift-off resist 12, a desired metal film pattern is formed on the substrate 2, and as shown in FIG. A drain electrode 5 is formed.

ここで、本実施形態においては、リフトオフを行う際に、気体のマイクロバブルが混合された液体により構成された剥離液を使用する点に特徴がある。以下、本発明の実施形態におけるリフトオフ法を図面を使用して詳細に説明する。図10は、マイクロバブルが混合された剥離液を製造するためのシステム(剥離液製造システム)を示す概略図である。また、図11は、マイクロバブル発生装置を説明するための断面図である。   Here, the present embodiment is characterized in that a stripping solution composed of a liquid in which gaseous microbubbles are mixed is used when lift-off is performed. Hereinafter, a lift-off method according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 10 is a schematic view showing a system (peeling liquid production system) for producing a peeling liquid mixed with microbubbles. Moreover, FIG. 11 is sectional drawing for demonstrating a microbubble generator.

この剥離液製造システム14は、液体30を収容するための貯留槽15と、貯留槽15内に設けられたマイクロバブル発生装置16と、マイクロバブル発生装置16に剥離液を構成する気体を供給するための気体供給ポンプ17と、マイクロバブル発生装置16に剥離液を構成する液体30を供給するとともに、貯留槽15内の液体30を循環させるための液体供給ポンプ18とを備えている。なお、液体供給ポンプ14の吸引側は、貯留槽15の底部に接続されている。   The stripping solution manufacturing system 14 supplies a liquid 15 that contains the liquid 30, a microbubble generator 16 provided in the reservoir 15, and a gas constituting the stripping liquid to the microbubble generator 16. And a liquid supply pump 18 for supplying the liquid 30 constituting the stripping liquid to the microbubble generator 16 and circulating the liquid 30 in the storage tank 15. The suction side of the liquid supply pump 14 is connected to the bottom of the storage tank 15.

また、図10に示すように、気体供給ポンプ17とマイクロバブル発生装置16の間には開閉弁19が設けられるとともに、液体供給ポンプ18とマイクロバブル発生装置16の間には開閉弁20が設けられている。また、気体供給ポンプ17には不図示の気体供給源が接続されている。   As shown in FIG. 10, an on-off valve 19 is provided between the gas supply pump 17 and the microbubble generator 16, and an on-off valve 20 is provided between the liquid supply pump 18 and the microbubble generator 16. It has been. The gas supply pump 17 is connected to a gas supply source (not shown).

マイクロバブル発生装置16は、図11に示すように、供給される気体と液体が混合され、マイクロバブルが発生する気液混合室21を備えた本体部22と、本体部22に形成された気体供給口23に接続されるとともに、気液混合室21と気体供給ポンプ17とを連通するための気体供給管24と、本体部22に形成された液体供給口25に接続されるとともに、気液混合室21と液体供給ポンプ18とを連通するための液体供給管26とを備えている。なお、気体供給管24の途中に上述の開閉弁19が設けられるとともに、液体供給管26の途中に上述の開閉弁20が設けられている。また、本体部22には、気体のマイクロバブルを含む液体30(即ち、剥離液)が噴射される噴射口28が形成されている。   As shown in FIG. 11, the microbubble generator 16 includes a main body 22 including a gas-liquid mixing chamber 21 in which a gas and a liquid to be supplied are mixed to generate microbubbles, and a gas formed in the main body 22. In addition to being connected to the supply port 23, it is connected to a gas supply pipe 24 for communicating the gas-liquid mixing chamber 21 and the gas supply pump 17, and a liquid supply port 25 formed in the main body portion 22. A liquid supply pipe 26 for communicating the mixing chamber 21 and the liquid supply pump 18 is provided. The on-off valve 19 is provided in the middle of the gas supply pipe 24, and the on-off valve 20 is provided in the middle of the liquid supply pipe 26. The main body 22 has an injection port 28 through which a liquid 30 containing gas microbubbles (that is, a peeling solution) is injected.

また、図11に示すように、気液混合室21は、気体供給口23から液体供給口25に向けて径が漸増するように形成された第1空間部27と、当該第1空間部27と連通されるとともに、第1空間部27から噴射口28に向けて径が漸減するように形成された第2空間部29が形成されている。   Further, as shown in FIG. 11, the gas-liquid mixing chamber 21 includes a first space portion 27 formed so that its diameter gradually increases from the gas supply port 23 toward the liquid supply port 25, and the first space portion 27. And a second space portion 29 formed so that the diameter gradually decreases from the first space portion 27 toward the injection port 28.

そして、開閉弁19が開かれると、気体供給管24を介して、気体供給ポンプ17から気液混合室21内に気体(例えば、オゾン)が供給される。この際、供給されたオゾンは、気液混合室21の内部を図中の矢印Xの方向に旋回しながら、第1空間部27及び第2空間室29から噴射口28に向かって進行する。   When the on-off valve 19 is opened, gas (for example, ozone) is supplied from the gas supply pump 17 into the gas-liquid mixing chamber 21 via the gas supply pipe 24. At this time, the supplied ozone advances from the first space portion 27 and the second space chamber 29 toward the injection port 28 while turning inside the gas-liquid mixing chamber 21 in the direction of the arrow X in the drawing.

また、開閉弁20が開かれると、液体供給管26を介して、液体供給ポンプ18から気液混合室21内に液体(例えば、水)が供給される。この際、供給された水は、気液混合室21の内部を図中の矢印Yの方向に旋回しながら、第2空間部29から噴射口28に向かって進行する。   When the on-off valve 20 is opened, liquid (for example, water) is supplied from the liquid supply pump 18 into the gas-liquid mixing chamber 21 through the liquid supply pipe 26. At this time, the supplied water advances from the second space 29 toward the injection port 28 while turning inside the gas-liquid mixing chamber 21 in the direction of arrow Y in the drawing.

そして、本実施形態においては、水の旋回速度とオゾンの旋回速度とを異ならせる設定としており、水の旋回速度がオゾンの旋回速度よりも大きくなるように設定している。従って、遠心分離作用により、供給されたオゾンは、気液混合室21の内側を旋回しながら噴射口28に向かって進行し、供給された水は、旋回するオゾンの外側を旋回しながら噴射口28に向かって進行する。   In this embodiment, the water turning speed is different from the ozone turning speed, and the water turning speed is set to be higher than the ozone turning speed. Accordingly, the supplied ozone advances toward the injection port 28 while turning inside the gas-liquid mixing chamber 21 due to the centrifugal separation action, and the supplied water is supplied to the injection port while turning outside the swirling ozone. Proceed toward 28.

また、オゾンの旋回速度が水の旋回速度よりも小さくなるよう設定されているため、オゾンと水との旋回速度の差により、気液混合室21内においてオゾンの周囲を旋回する水が、オゾンを切断・粉砕することになる。その結果、オゾンのマイクロバブルが発生することになり、オゾンのマイクロバブルを含有する水(即ち、剥離液)が、噴射口28から噴射されることになる。   In addition, since the swirl speed of ozone is set to be smaller than the swirl speed of water, the water swirling around the ozone in the gas-liquid mixing chamber 21 due to the difference in swirl speed between ozone and water is ozone. Will be cut and crushed. As a result, ozone microbubbles are generated, and water (that is, stripping solution) containing ozone microbubbles is ejected from the ejection port 28.

なお、気液混合室21内に供給される液体と気体の組み合わせとしては、上述の水とオゾン以外に、例えば、液体としては水、エタノールアミン類などの有機アミン系の薬液、各種有機溶剤、それらの混合液、また、気体としてはオゾン、酸素、窒素、二酸化炭素、それらの混合気体との組み合わせを採用することができる。このうち、特に、上述の水とオゾンの組み合わせによれば、剥離液をオゾンのマイクロバブルを含有する水により構成することができるため、環境負担を低減することが可能になる。   In addition to the water and ozone described above, the combination of liquid and gas supplied into the gas-liquid mixing chamber 21 includes, for example, water, organic amine chemicals such as ethanolamines, various organic solvents, As the mixed liquid and gas, ozone, oxygen, nitrogen, carbon dioxide, and a combination of these mixed gases can be employed. Among these, in particular, according to the above-described combination of water and ozone, the stripping solution can be composed of water containing microbubbles of ozone, so that the environmental burden can be reduced.

次いで、マイクロバブル発生装置16の噴射口28から噴射された、オゾンのマイクロバブルを含有する水を、剥離液として使用し、図12に示すように、処理槽31内に剥離液32を供給するとともに、剥離液32内に、上述の図8に示す処理基板33(即ち、半導体ナノワイヤ3とリフトオフレジスト12と金属膜13とが形成された基板2)を浸漬させる。   Next, water containing microbubbles of ozone sprayed from the injection port 28 of the microbubble generator 16 is used as a stripping solution, and the stripping solution 32 is supplied into the treatment tank 31 as shown in FIG. At the same time, the treatment substrate 33 (that is, the substrate 2 on which the semiconductor nanowire 3, the lift-off resist 12, and the metal film 13 are formed) shown in FIG.

そうすると、基板2上のリフトオフレジスト12とともにリフトオフレジスト12上の不要な金属膜が剥離されて、基板上に金属膜13からなる所定のパターンが形成され、図8に示すように、半導体ナノワイヤ3に接続されるソース電極4及びドレイン電極5が形成される。   Then, the unnecessary metal film on the lift-off resist 12 is peeled off together with the lift-off resist 12 on the substrate 2, and a predetermined pattern made of the metal film 13 is formed on the substrate. As shown in FIG. A source electrode 4 and a drain electrode 5 to be connected are formed.

この際、本実施形態においては、剥離液32が含有するオゾンのマイクロバブルによって、リフトオフレジスト12に対する剥離液32の反応性を向上させることができるため、剥離液32の剥離作用を向上させることができる。その結果、基板2上のリフトオフレジスト12およびリフトオフレジスト12上の不要な金属膜13を容易に剥離することが可能になる。   At this time, in this embodiment, the reactivity of the stripping solution 32 with respect to the lift-off resist 12 can be improved by the ozone microbubbles contained in the stripping solution 32, so that the stripping action of the stripping solution 32 can be improved. it can. As a result, the lift-off resist 12 on the substrate 2 and the unnecessary metal film 13 on the lift-off resist 12 can be easily peeled off.

即ち、本実施形態においては、リフトオフ工程において、超音波振動を行う必要がないため、半導体ナノワイヤ3の損傷を確実に防止することができるとともに、効率的にリフトオフレジスト12の剥離を行うことが可能になる。   That is, in this embodiment, since it is not necessary to perform ultrasonic vibration in the lift-off process, damage to the semiconductor nanowire 3 can be reliably prevented and the lift-off resist 12 can be efficiently peeled off. become.

次いで、図13に示すように、ソース電極4及びドレイン電極5が形成された基板2全体に、プラズマCVD(Chemical Vapor Deposition)法により、例えば、窒化シリコン膜などを成膜し、基板2上にゲート絶縁膜6を厚さ4000Å程度に形成する。   Next, as shown in FIG. 13, for example, a silicon nitride film or the like is formed on the substrate 2 by plasma CVD (Chemical Vapor Deposition) method on the entire substrate 2 on which the source electrode 4 and the drain electrode 5 are formed. A gate insulating film 6 is formed to a thickness of about 4000 mm.

次いで、図14に示すように、ゲート絶縁膜6が形成された基板2上に他の感光性樹脂膜を形成するとともに、例えば、フォトリソグラフィー法により、他の感光性樹脂膜を所定のパターンに加工することにより、ゲート電極7が形成される領域以外の領域に、リフトオフレジスト34を形成する。   Next, as shown in FIG. 14, another photosensitive resin film is formed on the substrate 2 on which the gate insulating film 6 is formed, and the other photosensitive resin film is formed into a predetermined pattern by, for example, photolithography. By processing, a lift-off resist 34 is formed in a region other than the region where the gate electrode 7 is formed.

次いで、ゲート電極7の材料であるTi及びAuをスパッタ法により連続して堆積させ、図15に示すように、リフトオフレジスト34が形成された基板2を覆うように、リフトオフレジスト34を介して金属膜35を形成する。   Next, Ti and Au, which are materials of the gate electrode 7, are continuously deposited by sputtering, and as shown in FIG. 15, a metal is formed through the lift-off resist 34 so as to cover the substrate 2 on which the lift-off resist 34 is formed. A film 35 is formed.

次いで、リフトオフレジスト34およびリフトオフレジスト34上に堆積した金属膜35をリフトオフ法により除去する。   Next, the lift-off resist 34 and the metal film 35 deposited on the lift-off resist 34 are removed by a lift-off method.

なお、この場合も、上述のリフトオフレジスト13の剥離と同様に、マイクロバブルが混合された剥離液32を使用して、リフトオフを行う。即ち、マイクロバブル発生装置16の噴射口28から噴射された、剥離液32として使用されるオゾンのマイクロバブルを含有する水30を、図16に示すように、処理槽37内に供給するとともに、剥離液32内に、リフトオフレジスト34及び金属膜35が形成された基板2(即ち、図15に示す処理基板36)を浸漬させる。そうすると、基板2上のリフトオフレジスト34およびリフトオフレジスト34上の不要な金属膜35が剥離されて、ゲート絶縁膜6上に金属膜35からなる所定のパターンを形成され、図1に示すように、ゲート絶縁膜6上にケート電極7が形成される。   In this case as well, lift-off is performed using the stripping solution 32 mixed with microbubbles, similarly to the above-described stripping of the lift-off resist 13. That is, as shown in FIG. 16, water 30 containing ozone microbubbles used as the stripping solution 32 sprayed from the spray port 28 of the microbubble generator 16 is supplied into the treatment tank 37, and The substrate 2 on which the lift-off resist 34 and the metal film 35 are formed (that is, the processing substrate 36 shown in FIG. 15) is immersed in the stripping solution 32. Then, the lift-off resist 34 on the substrate 2 and the unnecessary metal film 35 on the lift-off resist 34 are peeled off to form a predetermined pattern made of the metal film 35 on the gate insulating film 6, and as shown in FIG. Kate electrode 7 is formed on gate insulating film 6.

以上のようにして、半導体ナノワイヤ3を用いた薄膜トランジスタ1が製造される。   As described above, the thin film transistor 1 using the semiconductor nanowire 3 is manufactured.

以上に説明した本実施形態によれば、以下の効果を得ることができる。   According to the present embodiment described above, the following effects can be obtained.

(1)本実施形態においては、薄膜トランジスタ1の製造において、半導体ナノワイヤ3とリフトオフレジスト12と金属膜13とが形成された基板2(即ち、処理基板33)を、オゾンのマイクロバブルが混合された液体により構成された剥離液32に浸漬させる。そして、リフトオフレジスト12とともにリフトオフレジスト12上の金属膜13を剥離して、基板2上に金属膜13からなる所定のパターンを形成することにより、半導体ナノワイヤ3に接続されるソース電極4及びドレイン電極5を形成する構成としている。従って、剥離液32が含有するオゾンのマイクロバブルによって、リフトオフレジスト12に対する剥離液32の反応性を向上させて、剥離液32の剥離作用を向上させることができる。従って、基板2上のリフトオフレジスト12およびリフトオフレジスト12上の不要な金属膜13を容易に剥離することが可能になる。その結果、リフトオフにおいて、超音波振動を行うことなく、効率的にリフトオフレジスト12およびリフトオフレジスト12上の不要な金属膜13の剥離を行うことが可能になるため、半導体ナノワイヤ3の損傷を確実に防止することができる。   (1) In the present embodiment, in manufacturing the thin film transistor 1, the substrate 2 (that is, the processing substrate 33) on which the semiconductor nanowire 3, the lift-off resist 12, and the metal film 13 are formed is mixed with ozone microbubbles. It is immersed in the stripping solution 32 composed of a liquid. Then, the metal film 13 on the lift-off resist 12 is peeled off together with the lift-off resist 12, and a predetermined pattern made of the metal film 13 is formed on the substrate 2, whereby the source electrode 4 and the drain electrode connected to the semiconductor nanowire 3 5 is formed. Accordingly, the ozone microbubbles contained in the stripping solution 32 can improve the reactivity of the stripping solution 32 with respect to the lift-off resist 12 and improve the stripping action of the stripping solution 32. Therefore, the lift-off resist 12 on the substrate 2 and the unnecessary metal film 13 on the lift-off resist 12 can be easily peeled off. As a result, the lift-off resist 12 and the unnecessary metal film 13 on the lift-off resist 12 can be efficiently peeled off without performing ultrasonic vibration during lift-off, so that the semiconductor nanowire 3 can be reliably damaged. Can be prevented.

(2)また、基板2に対する剥離液32の反応性を向上させることができるため、基板2に付着した異物の除去を行うことができる。従って、基板2上のリフトオフレジスト12およびリフトオフレジスト12上の不要な金属膜13を剥離すると同時に、基板2の洗浄を行うことが可能になる。その結果、基板2の洗浄のために、別個の設備を設ける必要がなくなるため、基板2の洗浄工程が簡略化できる。   (2) Moreover, since the reactivity of the stripping solution 32 with respect to the substrate 2 can be improved, the foreign matter adhering to the substrate 2 can be removed. Therefore, the lift-off resist 12 on the substrate 2 and the unnecessary metal film 13 on the lift-off resist 12 are peeled off, and at the same time, the substrate 2 can be cleaned. As a result, it is not necessary to provide a separate facility for cleaning the substrate 2, so that the cleaning process of the substrate 2 can be simplified.

(3)本実施形態においては、剥離液32が含有する気体としてオゾンを使用するとともに、液体30として水を使用する構成としている。従って、剥離液32をオゾンと水により構成することができるため、環境に優しい剥離液32を使用することが可能になる。   (3) In the present embodiment, ozone is used as the gas contained in the stripping solution 32 and water is used as the liquid 30. Therefore, since the stripping solution 32 can be composed of ozone and water, it is possible to use the environmentally friendly stripping solution 32.

(4)本実施形態においては、微細構造体として半導体ナノワイヤ3を使用する構成としている。従って、半導体ナノワイヤ3を備える薄膜トランジスタ1のリフトオフにおいて、超音波振動を行う必要がなくなるため、半導体ナノワイヤ3の損傷を確実に防止することができる薄膜トランジスタ1を製造することができる。   (4) In this embodiment, the semiconductor nanowire 3 is used as the fine structure. Therefore, since it is not necessary to perform ultrasonic vibration in the lift-off of the thin film transistor 1 including the semiconductor nanowire 3, it is possible to manufacture the thin film transistor 1 that can reliably prevent the semiconductor nanowire 3 from being damaged.

(5)本実施形態においては、薄膜トランジスタ1の製造において、半導体ナノワイヤ3とリフトオフレジスト34と金属膜35とが形成された基板1(即ち、処理基板36)を、剥離液32に浸漬させることにより、リフトオフレジスト34とともにリフトオフレジスト34上の金属膜35を剥離して、ゲート絶縁膜6上に金属膜35からなる所定のパターンを形成し、ゲート電極7を形成する構成としている。従って、剥離液32が含有するオゾンのマイクロバブルによって、リフトオフレジスト34に対する剥離液32の反応性を向上させることができる。従って、基板1上のリフトオフレジスト34およびリフトオフレジスト34上の不要な金属膜35を容易に剥離することが可能になる。その結果、リフトオフにおいて、超音波振動を行うことなく、効率的にリフトオフレジスト34およびリフトオフレジスト34上の不要な金属膜35の剥離を行うことが可能になり、半導体ナノワイヤ3の損傷を確実に防止することができる。   (5) In the present embodiment, in manufacturing the thin film transistor 1, the substrate 1 (that is, the processing substrate 36) on which the semiconductor nanowire 3, the lift-off resist 34, and the metal film 35 are formed is immersed in the stripping solution 32. The metal film 35 on the lift-off resist 34 is peeled off together with the lift-off resist 34, a predetermined pattern made of the metal film 35 is formed on the gate insulating film 6, and the gate electrode 7 is formed. Therefore, the reactivity of the stripping solution 32 with respect to the lift-off resist 34 can be improved by the ozone microbubbles contained in the stripping solution 32. Therefore, the lift-off resist 34 on the substrate 1 and the unnecessary metal film 35 on the lift-off resist 34 can be easily peeled off. As a result, it is possible to efficiently remove the lift-off resist 34 and the unnecessary metal film 35 on the lift-off resist 34 without performing ultrasonic vibration during lift-off, and reliably prevent damage to the semiconductor nanowire 3. can do.

(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図17は、本発明の第2の実施形態における薄膜トランジスタの断面図である。なお、上記第1の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. FIG. 17 is a cross-sectional view of a thin film transistor according to the second embodiment of the present invention. Note that the same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

本実施形態においては、図17に示すように、薄膜トランジスタ50は、半導体ナノワイヤ3の下方にゲート電極7を設けた、いわゆるボトムゲート構造を有する薄膜トランジスタであって、基板2上に形成されたゲート電極7と、ゲート電極7を覆うように設けられたゲート絶縁膜6と、ゲート絶縁膜6上に形成された半導体ナノワイヤ3と、半導体ナノワイヤ3の両端を覆うように形成されたソース電極4及びドレイン電極5とを備えている。   In the present embodiment, as shown in FIG. 17, the thin film transistor 50 is a thin film transistor having a so-called bottom gate structure in which a gate electrode 7 is provided below the semiconductor nanowire 3, and the gate electrode formed on the substrate 2. 7, a gate insulating film 6 provided so as to cover the gate electrode 7, a semiconductor nanowire 3 formed on the gate insulating film 6, and a source electrode 4 and a drain formed so as to cover both ends of the semiconductor nanowire 3 And an electrode 5.

次に、半導体ナノワイヤ3を用いた薄膜トランジスタ50の製造方法について説明する。図18〜図22は、本発明の第2の実施形態に係る薄膜トランジスタの製造方法を説明するための図である。   Next, a method for manufacturing the thin film transistor 50 using the semiconductor nanowire 3 will be described. 18 to 22 are views for explaining a method of manufacturing a thin film transistor according to the second embodiment of the present invention.

まず、図18に示すように、基板2の全体に、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜し、その後、フォトリソグラフィによりパターニングして、ゲート電極7を厚さ4000Å程度に形成する。   First, as shown in FIG. 18, for example, a titanium film, an aluminum film, a titanium film, and the like are sequentially formed on the entire substrate 2 by a sputtering method, and then patterned by photolithography to form a gate electrode 7 having a thickness. It is formed to about 4000 mm.

続いて、図19に示すように、ゲート電極7が形成された基板2全体に、プラズマCVD法により、例えば、窒化シリコン膜などを成膜し、ゲート絶縁膜6を形成する。   Subsequently, as shown in FIG. 19, for example, a silicon nitride film or the like is formed on the entire substrate 2 on which the gate electrode 7 is formed by a plasma CVD method to form the gate insulating film 6.

次いで、図20に示すように、半導体ナノワイヤ3を湿式法により作製し、作製した半導体ナノワイヤ3を、上述の第1の実施形態において説明したドクターブレード法により、ゲート絶縁膜6上に形成して配置する。なお、本実施形態においては、半導体ナノワイヤ3として、単結晶構造を有するとともに、移動度が高いシリコンナノワイヤを使用することができる。このようなシリコンナノワイヤを使用することにより、アモルファスシリコンを使用する場合に比し、薄膜トランジスタ50の特性が飛躍的に向上する。   Next, as shown in FIG. 20, the semiconductor nanowire 3 is produced by a wet method, and the produced semiconductor nanowire 3 is formed on the gate insulating film 6 by the doctor blade method described in the first embodiment. Deploy. In the present embodiment, a silicon nanowire having a single crystal structure and high mobility can be used as the semiconductor nanowire 3. By using such silicon nanowires, the characteristics of the thin film transistor 50 are dramatically improved as compared to the case of using amorphous silicon.

次いで、図21に示すように、半導体ナノワイヤ3が形成された基板2上に感光性樹脂膜を形成するとともに、例えば、フォトリソグラフィー法により、感光性樹脂膜を所定のパターンに加工することにより、ソース電極4及びドレイン電極5が形成される領域以外の領域に、リフトオフレジスト51を形成する。   Next, as shown in FIG. 21, a photosensitive resin film is formed on the substrate 2 on which the semiconductor nanowire 3 is formed, and the photosensitive resin film is processed into a predetermined pattern by, for example, a photolithography method. A lift-off resist 51 is formed in a region other than the region where the source electrode 4 and the drain electrode 5 are formed.

次いで、スパッタリング法により、例えば、チタン膜、アルミニウム膜及びチタン膜などを順に成膜し、図22に示すように、半導体ナノワイヤ3及びリフトオフレジスト51が形成された基板2を覆うように、リフトオフレジスト51を介して金属膜53を形成する。   Next, for example, a titanium film, an aluminum film, a titanium film, and the like are sequentially formed by sputtering, and as shown in FIG. 22, a lift-off resist is formed so as to cover the substrate 2 on which the semiconductor nanowire 3 and the lift-off resist 51 are formed. A metal film 53 is formed via 51.

次いで、リフトオフレジスト51およびリフトオフレジスト51上に形成した金属膜53をリフトオフ法により除去する。より具体的には、半導体ナノワイヤ3とリフトオフレジスト51と金属膜53が形成された基板2(即ち、図22に示す処理基板54)を剥離液に浸漬し、基板2上のリフトオフレジスト51およびリフトオフレジスト51上の不要な金属膜53を剥離することにより、基板2上に所望の金属膜パターンを形成して、図1に示すように、半導体ナノワイヤ3の両端を覆うようにソース電極4及びドレイン電極5を形成する。   Next, the lift-off resist 51 and the metal film 53 formed on the lift-off resist 51 are removed by a lift-off method. More specifically, the substrate 2 (that is, the processing substrate 54 shown in FIG. 22) on which the semiconductor nanowire 3, the lift-off resist 51, and the metal film 53 are formed is immersed in a stripping solution, and the lift-off resist 51 and the lift-off on the substrate 2 are immersed. By stripping the unnecessary metal film 53 on the resist 51, a desired metal film pattern is formed on the substrate 2, and the source electrode 4 and the drain so as to cover both ends of the semiconductor nanowire 3 as shown in FIG. The electrode 5 is formed.

この場合も、上述の第1の実施形態において説明したレジストパターン13,35の剥離と同様に、マイクロバブルが混合された剥離液32を使用して、リフトオフを行う。即ち、マイクロバブル発生装置16の噴射口28から噴射されたオゾンのマイクロバブルが混合された水30により構成された剥離液32を、図23に示すように、処理槽31内に供給するとともに、剥離液32内に、上述の図22に示す処理用基板54を浸漬させる。そうすると、基板2上のリフトオフレジスト51とともにリフトオフレジスト51上の不要な金属膜53が剥離されて、基板2上に金属薄53からなる所定のパターンが形成され、図1に示すように、半導体ナノワイヤ3に接続されるソース電極4及びドレイン電極5が形成される。   In this case as well, lift-off is performed using the stripping solution 32 mixed with microbubbles, similarly to the stripping of the resist patterns 13 and 35 described in the first embodiment. That is, as shown in FIG. 23, a stripping liquid 32 composed of water 30 mixed with ozone microbubbles jetted from the jet port 28 of the microbubble generator 16 is supplied into the treatment tank 31, and The processing substrate 54 shown in FIG. 22 is immersed in the stripping solution 32. Then, the unnecessary metal film 53 on the lift-off resist 51 is peeled off together with the lift-off resist 51 on the substrate 2 to form a predetermined pattern made of the thin metal 53 on the substrate 2, and as shown in FIG. A source electrode 4 and a drain electrode 5 connected to 3 are formed.

以上のようにして、半導体ナノワイヤ3を用いた薄膜トランジスタ50が製造される。   As described above, the thin film transistor 50 using the semiconductor nanowire 3 is manufactured.

以上に説明した本実施形態によれば、上述の(2)〜(4)の効果に加えて、以下の効果を得ることができる。   According to the present embodiment described above, the following effects can be obtained in addition to the effects (2) to (4) described above.

(6)本実施形態においては、薄膜トランジスタ50の製造において、半導体ナノワイヤ3とリフトオフレジスト51と金属膜53とが形成された基板1(即ち、図22に示す処理基板54)を、オゾンのマイクロバブルが混合された水により構成された剥離液32に浸漬させることにより、リフトオフレジスト51とともにリフトオフレジスト51上の金属膜53を剥離して、基板1上に金属膜53からなる所定のパターンを形成することにより、半導体ナノワイヤ3に接続されるソース電極4及びドレイン電極5を形成する構成としている。従って、剥離液32が含有するオゾンのマイクロバブルによって、リフトオフレジスト51に対する剥離液32の反応性を向上させて、剥離液32の剥離作用を向上させることができる。従って、基板2上のリフトオフレジスト51およびリフトオフレジスト51上の不要な金属膜53を容易に剥離することが可能になる。その結果、リフトオフにおいて、超音波振動を行うことなく、効率的にリフトオフレジスト51およびリフトオフレジスト51上の不要な金属膜53の剥離を行うことが可能になり、半導体ナノワイヤ3の損傷を確実に防止することができる。   (6) In this embodiment, in the manufacture of the thin film transistor 50, the substrate 1 on which the semiconductor nanowire 3, the lift-off resist 51, and the metal film 53 are formed (that is, the processing substrate 54 shown in FIG. 22) is replaced with ozone microbubbles. The metal film 53 on the lift-off resist 51 is peeled off together with the lift-off resist 51 by immersing it in a stripping solution 32 composed of water mixed with water to form a predetermined pattern made of the metal film 53 on the substrate 1. Thus, the source electrode 4 and the drain electrode 5 connected to the semiconductor nanowire 3 are formed. Accordingly, the ozone microbubbles contained in the stripping solution 32 can improve the reactivity of the stripping solution 32 with respect to the lift-off resist 51 and improve the stripping action of the stripping solution 32. Therefore, the lift-off resist 51 on the substrate 2 and the unnecessary metal film 53 on the lift-off resist 51 can be easily peeled off. As a result, it is possible to efficiently peel off the lift-off resist 51 and the unnecessary metal film 53 on the lift-off resist 51 without performing ultrasonic vibration during lift-off, and reliably prevent damage to the semiconductor nanowire 3. can do.

なお、上記実施形態は以下のように変更しても良い。   In addition, you may change the said embodiment as follows.

上記実施形態においては、微細構造体として半導体ナノワイヤ3を備える薄膜トランジスタを例に挙げて説明したが、本発明のリフトオフ方法は、他の微細構造体(例えば、カーボンナノチューブに代表されるナノ細線)を備えるデバイスに対しても適用できることができる。   In the above embodiment, the thin film transistor including the semiconductor nanowire 3 is described as an example of the fine structure. However, the lift-off method of the present invention uses another fine structure (for example, a nanowire represented by a carbon nanotube). The present invention can also be applied to a device equipped with.

以上説明したように、本発明は、基板上に形成されたリフトオフレジストとリフトオフレジスト上に形成された不要な薄膜を基板から剥離することにより、所望する薄膜パターンを基板上に形成するリフトオフ法及び薄膜トランジスタの製造方法に有用である。   As described above, the present invention provides a lift-off method for forming a desired thin film pattern on a substrate by peeling the lift-off resist formed on the substrate and the unnecessary thin film formed on the lift-off resist from the substrate. This is useful for a method of manufacturing a thin film transistor.

1 薄膜トランジスタ
2 基板
3 半導体ナノワイヤ(微細構造体)
4 ソース電極(第1電極)
5 ドレイン電極(第2電極)
6 ゲート絶縁膜
7 ゲート電極
12 リフトオフレジスト
13 金属膜
30 液体
32 剥離液
34 リフトオフレジスト(他のリフトオフレジスト)
35 金属膜(他の金属膜)
50 薄膜トランジスタ
51 リフトオフレジスト
1 金属膜
1 Thin Film Transistor 2 Substrate 3 Semiconductor Nanowire (Microstructure)
4 Source electrode (first electrode)
5 Drain electrode (second electrode)
6 Gate insulating film 7 Gate electrode 12 Lift-off resist 13 Metal film 30 Liquid 32 Stripping solution 34 Lift-off resist (Other lift-off resist)
35 Metal films (other metal films)
50 Thin film transistor 51 Lift-off resist 1 Metal film

Claims (11)

微細構造体を備えるとともに、レジストを介して金属膜が形成された基板を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、前記レジストとともに前記レジスト上の前記金属膜を剥離して、前記基板上に前記金属膜からなる所定のパターンを形成することを特徴とするリフトオフ方法。   The metal on the resist together with the resist by immersing a substrate having a microstructure and a metal film formed through the resist in a stripping solution composed of a liquid mixed with gas microbubbles A lift-off method, wherein the film is peeled to form a predetermined pattern made of the metal film on the substrate. 前記気体はオゾンであるとともに、前記液体は水であることを特徴とする請求項1に記載のリフトオフ方法。   The lift-off method according to claim 1, wherein the gas is ozone and the liquid is water. 前記微細構造体が半導体ナノワイヤであることを特徴とする請求項1または請求項2に記載のリフトオフ方法。   The lift-off method according to claim 1, wherein the microstructure is a semiconductor nanowire. 前記所定のパターンを形成することにより、前記微細構造体に接続される第1電極及び第2電極が形成されることを特徴とする請求項1〜3のいずれか1項に記載のリフトオフ方法。   The lift-off method according to any one of claims 1 to 3, wherein a first electrode and a second electrode connected to the microstructure are formed by forming the predetermined pattern. 基板上に微細構造体を形成する工程と、
前記微細構造体が形成された基板上に感光性樹脂膜を形成するとともに、前記感光性樹脂膜を所定のパターンに加工することにより、リフトオフレジストを形成する工程と、
前記微細構造体及び前記リフトオフレジストが形成された前記基板を覆うように、前記リフトオフレジストを介して金属膜を形成する工程と、
前記微細構造体と前記リフトオフレジストと前記金属膜とが形成された前記基板を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、前記リフトオフレジストとともに該リフトオフレジスト上の前記金属膜を剥離して、前記基板上に前記金属膜からなる所定のパターンを形成することにより、前記微細構造体に接続されるソース電極及びドレイン電極を形成する工程と
を少なくとも備えることを特徴とする薄膜トランジスタの製造方法。
Forming a microstructure on the substrate;
Forming a photosensitive resin film on the substrate on which the microstructure is formed, and forming a lift-off resist by processing the photosensitive resin film into a predetermined pattern;
Forming a metal film through the lift-off resist so as to cover the fine structure and the substrate on which the lift-off resist is formed;
The substrate on which the fine structure, the lift-off resist, and the metal film are formed is immersed in a stripping solution composed of a liquid in which gaseous microbubbles are mixed, whereby the lift-off resist and the lift-off resist are formed on the lift-off resist. Forming a source electrode and a drain electrode connected to the microstructure by peeling off the metal film and forming a predetermined pattern made of the metal film on the substrate. A method for manufacturing a thin film transistor.
前記ソース電極及び前記ドレイン電極が形成された前記基板上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、他の感光性樹脂膜を成膜するとともに、前記他の感光性樹脂膜を所定のパターンに加工することにより、他のリフトオフレジストを形成する工程と、
前記他のリフトオフレジストが形成された前記基板を覆うように、前記他のリフトオフレジストを介して他の金属膜を形成する工程と、
前記他のリフトオフレジスト及び前記他の金属膜が形成された前記基板を、前記剥離液に浸漬させることにより、前記他のリフトオフレジストとともに該他のリフトオフレジスト上の前記他の金属膜を剥離して、前記ゲート絶縁膜上に前記他の金属膜からなる所定のパターンを形成することにより、ゲート電極を形成する工程と
を更に備えることを特徴とする請求項5に記載の薄膜トランジスタの製造方法。
Forming a gate insulating film on the substrate on which the source electrode and the drain electrode are formed;
Forming another photosensitive resin film on the gate insulating film and forming another lift-off resist by processing the other photosensitive resin film into a predetermined pattern;
Forming another metal film via the other lift-off resist so as to cover the substrate on which the other lift-off resist is formed;
The other metal film on the other lift-off resist is peeled off together with the other lift-off resist by immersing the substrate on which the other lift-off resist and the other metal film are formed in the stripping solution. 6. The method of manufacturing a thin film transistor according to claim 5, further comprising: forming a gate electrode by forming a predetermined pattern made of the other metal film on the gate insulating film.
前記気体はオゾンであるとともに、前記液体は水であることを特徴とする請求項5または請求項6に記載の薄膜トランジスタの製造方法。   7. The method of manufacturing a thin film transistor according to claim 5, wherein the gas is ozone and the liquid is water. 前記微細構造体が半導体ナノワイヤであることを特徴とする請求項5〜7のいずれか1項に記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to claim 5, wherein the microstructure is a semiconductor nanowire. 基板上にゲート電極を形成する工程と、
前記ゲート電極が形成された前記基板上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に微細構造体を形成する工程と、
前記微細構造体が形成された基板上に感光性樹脂膜を成膜するとともに、前記感光性樹脂膜を所定のパターンに加工することにより、リフトオフレジストを形成する工程と、
前記微細構造体及び前記リフトオフレジストが形成された前記基板を覆うように、前記リフトオフレジストを介して金属膜を形成する工程と、
前記微細構造体と前記リフトオフレジストと前記金属膜とが形成された前記基板を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、前記リフトオフレジストとともに該リフトオフレジスト上の前記金属膜を剥離して、前記基板上に前記金属膜からなる所定のパターンを形成することにより、前記微細構造体に接続されるソース電極及びドレイン電極を形成する工程と
を少なくとも備えることを特徴とする薄膜トランジスタの製造方法。
Forming a gate electrode on the substrate;
Forming a gate insulating film on the substrate on which the gate electrode is formed;
Forming a microstructure on the gate insulating film;
Forming a photosensitive resin film on the substrate on which the microstructure is formed, and forming a lift-off resist by processing the photosensitive resin film into a predetermined pattern;
Forming a metal film through the lift-off resist so as to cover the fine structure and the substrate on which the lift-off resist is formed;
The substrate on which the fine structure, the lift-off resist, and the metal film are formed is immersed in a stripping solution composed of a liquid in which gaseous microbubbles are mixed, whereby the lift-off resist and the lift-off resist are formed on the lift-off resist. Forming a source electrode and a drain electrode connected to the microstructure by peeling off the metal film and forming a predetermined pattern made of the metal film on the substrate. A method for manufacturing a thin film transistor.
前記気体はオゾンであるとともに、前記液体は水であることを特徴とする請求項9に記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to claim 9, wherein the gas is ozone and the liquid is water. 前記微細構造体が半導体ナノワイヤであることを特徴とする請求項9または請求項10に記載の薄膜トランジスタの製造方法。   The method for manufacturing a thin film transistor according to claim 9 or 10, wherein the microstructure is a semiconductor nanowire.
JP2009086597A 2009-03-31 2009-03-31 Lift-off method and thin-film transistor manufacturing method Pending JP2010238992A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009086597A JP2010238992A (en) 2009-03-31 2009-03-31 Lift-off method and thin-film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009086597A JP2010238992A (en) 2009-03-31 2009-03-31 Lift-off method and thin-film transistor manufacturing method

Publications (1)

Publication Number Publication Date
JP2010238992A true JP2010238992A (en) 2010-10-21

Family

ID=43093051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009086597A Pending JP2010238992A (en) 2009-03-31 2009-03-31 Lift-off method and thin-film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP2010238992A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015022855A1 (en) * 2013-08-13 2015-02-19 アルプス電気株式会社 Transparent conductive film forming method
KR20170008813A (en) 2014-12-02 2017-01-24 시그마 테크놀로지 유겐가이샤 Cleaning method and cleaning device using micro/nano-bubbles

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015022855A1 (en) * 2013-08-13 2015-02-19 アルプス電気株式会社 Transparent conductive film forming method
JP5944588B2 (en) * 2013-08-13 2016-07-05 アルプス電気株式会社 Method for forming transparent conductive film
KR20170008813A (en) 2014-12-02 2017-01-24 시그마 테크놀로지 유겐가이샤 Cleaning method and cleaning device using micro/nano-bubbles
US10632506B2 (en) 2014-12-02 2020-04-28 Sigma-Technology Inc. Cleaning method and cleaning device using micro/nano-bubbles

Similar Documents

Publication Publication Date Title
US8226208B2 (en) Non-wetting coating on a fluid ejector
US9056472B2 (en) Non-wetting coating on a fluid ejector
WO2007037381A1 (en) Method of mounting electronic circuit constituting member and relevant mounting apparatus
US20090159891A1 (en) Modifying a surface in a printed transistor process
TWI474400B (en) Hydrophobic cerium oxide layer and method for producing organic thin film transistor
WO2009122660A1 (en) Method of selectively arranging two types of materials on a substrate
US20110063369A1 (en) Non-Wetting Coating on a Fluid Ejector
US7837805B2 (en) Methods for treating surfaces
US20130186431A1 (en) Methods for Treating Surfaces, Methods for Removing One or More Materials from Surfaces, and Apparatuses for Treating Surfaces
CN205364838U (en) Integrated ink -jet printhead
JP2010238992A (en) Lift-off method and thin-film transistor manufacturing method
KR101047034B1 (en) Thin film pattern formation method
CN114068329B (en) Method for preparing recessed gate enhancement mode HEMT device based on CMP etching technology
CN1953141A (en) Fabrication method of semiconductor device
JP2001351893A (en) Substrate processing method
JP2008192911A (en) Electronic device and manufacturing method thereof
JP2009267192A (en) Manufacturing method for semiconductor device and semiconductor manufacturing device
CN102152632A (en) Thermal oxide coating on a fluid ejector
US10446410B2 (en) Method of processing surface of polysilicon and method of processing surface of substrate assembly
JP2012011566A (en) Method for manufacturing nozzle plate, ink jet head and ink jet recorder, and nozzle formation method
JP7606190B2 (en) Switching device and method for manufacturing same
KR20140010691A (en) The organic solution supply nozzle and, a coating apparatus having the same
JP2013225560A (en) Organic device and method for manufacturing the same
JP2014056999A (en) Method for forming patterned organic electrode
JP2013225559A (en) Method for manufacturing organic device and manufacturing device