JP2010232638A - Epitaxial wafer for light emitting device and light emitting device - Google Patents
Epitaxial wafer for light emitting device and light emitting device Download PDFInfo
- Publication number
- JP2010232638A JP2010232638A JP2010024253A JP2010024253A JP2010232638A JP 2010232638 A JP2010232638 A JP 2010232638A JP 2010024253 A JP2010024253 A JP 2010024253A JP 2010024253 A JP2010024253 A JP 2010024253A JP 2010232638 A JP2010232638 A JP 2010232638A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- cladding layer
- light emitting
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005253 cladding Methods 0.000 claims description 67
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000010030 laminating Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 113
- 235000012431 wafers Nutrition 0.000 description 66
- 229910052714 tellurium Inorganic materials 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 12
- 230000003446 memory effect Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 239000002994 raw material Substances 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- ILXWFJOFKUNZJA-UHFFFAOYSA-N ethyltellanylethane Chemical compound CC[Te]CC ILXWFJOFKUNZJA-UHFFFAOYSA-N 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- SPVXKVOXSXTJOY-UHFFFAOYSA-N selane Chemical compound [SeH2] SPVXKVOXSXTJOY-UHFFFAOYSA-N 0.000 description 1
- 229910000058 selane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、化合物半導体結晶からなる発光素子用エピタキシャルウェハおよび発光素子に関するものである。 The present invention relates to an epitaxial wafer for a light-emitting element comprising a compound semiconductor crystal and a light-emitting element.
化合物半導体結晶を用いた発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、ディスプレイ、リモコン、センサー、車載ランプなど様々な用途に用いられている。 Light emitting diodes (LEDs) using compound semiconductor crystals are used in various applications such as displays, remote controllers, sensors, and vehicle lamps.
化合物半導体結晶を成長させる方法には、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などがある。 Methods for growing compound semiconductor crystals include metal organic vapor phase epitaxy (MOVPE), molecular beam epitaxy (MBE), and the like.
ＭＯＶＰＥ法では、III族有機金属原料ガスとＶ族原料ガスを、高純度水素キャリアガスとの混合ガスとして成長炉内に導入し、成長炉内で加熱された基板付近で原料を熱分解し、基板上に化合物半導体結晶をエピタキシャル成長させる。 In the MOVPE method, a group III organometallic source gas and a group V source gas are introduced into a growth furnace as a mixed gas of high-purity hydrogen carrier gas, and the raw material is pyrolyzed in the vicinity of the substrate heated in the growth furnace. A compound semiconductor crystal is epitaxially grown on the substrate.
ＭＢＥ法では、超高真空下で原料となる金属などを加熱して分子線を発生させ、目標の基板の結晶に照射し薄膜を成長させる。 In the MBE method, a metal beam or the like as a raw material is heated under ultra high vacuum to generate a molecular beam, and the target substrate crystal is irradiated to grow a thin film.
化合物半導体エピタキシャルウェハとは、化合物半導体基板上に前述の方法でエピタキシャル層を形成したものである。基板はエピタキシャル成長のベースとなる。化合物半導体エピタキシャルウェハの代表例として、発光素子用エピタキシャルウェハがある。 A compound semiconductor epitaxial wafer is obtained by forming an epitaxial layer on a compound semiconductor substrate by the method described above. The substrate is the base for epitaxial growth. As a typical example of the compound semiconductor epitaxial wafer, there is an epitaxial wafer for a light emitting element.
この発光素子用エピタキシャルウェハは、基板上に少なくともｎ型クラッド層、発光層、ｐ型クラッド層が順次積層された構造となっている。 This epitaxial wafer for light-emitting elements has a structure in which at least an n-type cladding layer, a light-emitting layer, and a p-type cladding layer are sequentially stacked on a substrate.
ところで、ｎ型クラッド層の不純物としては、主にＴｅ，Ｓｅ，Ｓｉが使用されている。 By the way, Te, Se, and Si are mainly used as impurities of the n-type cladding layer.
これらのうち、Ｔｅ，Ｓｅをエピタキシャル成長に使用すると、Ｔｅ，Ｓｅが反応炉内に残留し、後の成長中に、結晶内に取り込まれる現象（メモリー効果）が起こる。Ｓｉではこの現象は発生しない。 Among these, when Te and Se are used for epitaxial growth, Te and Se remain in the reaction furnace, and a phenomenon (memory effect) occurs in the crystal during subsequent growth. This phenomenon does not occur in Si.
現在発光素子には、期待される用途の広さや従来技術との競合から、更なる低コスト化と安定した性能が求められている。 Currently, light-emitting elements are required to have further reduced cost and stable performance due to the wide range of expected applications and competition with conventional technologies.
ところが、現在では前述したＳｅやＴｅのメモリー効果により、意図しない層の（例えば、ｐ型クラッド層や中間層）成長中にＳｅやＴｅが結晶内に取り込まれ、動作電圧（Ｖｆ）が高くなるという悪影響が出ていた。動作電圧とはＬＥＤチップに２０ｍＡの電流を流して発光させる際に必要な電圧のことである。 However, due to the memory effect of Se and Te described above, Se and Te are taken into the crystal during growth of an unintended layer (for example, a p-type cladding layer or an intermediate layer), and the operating voltage (Vf) becomes high. There was an adverse effect. The operating voltage is a voltage necessary for emitting light by applying a current of 20 mA to the LED chip.
メモリー効果は、比較的ウェハ外周部分で強く発生するため、ウェハ外周部分のＶｆが高くなることで、ウェハ外周部分はＬＥＤとして使用できず、結果チップ歩留の低下を招いていた。 Since the memory effect occurs relatively strongly at the wafer outer peripheral portion, the wafer outer peripheral portion cannot be used as an LED due to an increase in Vf of the wafer outer peripheral portion, resulting in a decrease in chip yield.
また、ｎ型不純物としてメモリー効果がないＳｉを用いると、通電初期の発光出力（Ｐｏ）が低く、通電後のＰｏが高くなってしまう、つまり信頼性が悪い状態であった。 Further, when Si having no memory effect is used as the n-type impurity, the light emission output (Po) at the initial energization is low and Po after the energization is high, that is, the reliability is poor.
そこで、本発明の目的は、ウェハ外周部分の動作電圧を抑え、特性の面内均一性を向上させ、ウェハ全面を使用することができる発光素子用エピタキシャルウェハおよび信頼性の高い発光素子を提供することにある。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an epitaxial wafer for light emitting elements and a highly reliable light emitting element that can suppress the operating voltage at the outer peripheral portion of the wafer, improve the in-plane uniformity of characteristics, and can use the entire wafer surface. There is.
本発明は上記目的を達成するために創案されたものであり、請求項１の発明は、ｎ型基板上に、少なくともｎ型クラッド層、発光層、ｐ型クラッド層が順次積層された発光素子用エピタキシャルウェハにおいて、前記ｎ型クラッド層は、Ｓｉを含む２種類以上のｎ型不純物を用いて作製された発光素子用エピタキシャルウェハである。 The present invention has been made to achieve the above object, and the invention of claim 1 is a light emitting device in which at least an n type cladding layer, a light emitting layer, and a p type cladding layer are sequentially laminated on an n type substrate. In the epitaxial wafer, the n-type cladding layer is an epitaxial wafer for a light emitting device manufactured using two or more types of n-type impurities including Si.
請求項２の発明は、前記ｎ型クラッド層は、Ｓｉを含む２種類以上のｎ型不純物を混合添加したエピタキシャル層からなる請求項１に記載の発光素子用エピタキシャルウェハである。 The invention according to claim 2 is the epitaxial wafer for a light emitting device according to claim 1, wherein the n-type cladding layer is composed of an epitaxial layer to which two or more kinds of n-type impurities including Si are added.
請求項３の発明は、前記ｎ型不純物がＳｉとＳｅであり、前記ｎ型クラッド層中のＳｅの濃度は、Ｓｉ及びＳｅの濃度（ｎ型不純物濃度）に対して２０％以上８０％以下にされる請求項２に記載の発光素子用エピタキシャルウェハである。 According to a third aspect of the present invention, the n-type impurity is Si and Se, and the Se concentration in the n-type cladding layer is 20% or more and 80% or less with respect to the Si and Se concentration (n-type impurity concentration). It is an epitaxial wafer for light emitting elements of Claim 2 made.
請求項４の発明は、前記ｎ型クラッド層中のＳｉの濃度がｎ型基板側から徐々に高く、Ｓｉ以外のｎ型不純物の濃度がｎ型基板側から徐々に低くなるようにされ、かつ前記ｎ型クラッド層のキャリア濃度が３．５×１０17ｃｍ-3以上８．０×１０17ｃｍ-3以下の範囲である請求項２に記載の発光素子用エピタキシャルウェハである。 In the invention of claim 4, the concentration of Si in the n-type cladding layer is gradually increased from the n-type substrate side, and the concentration of n-type impurities other than Si is gradually decreased from the n-type substrate side, and 3. The epitaxial wafer for a light-emitting element according to claim 2, wherein a carrier concentration of the n-type cladding layer is in a range of 3.5 × 10 17 cm −3 to 8.0 × 10 17 cm −3 .
請求項５の発明は、前記ｎ型クラッド層は、Ｓｉ以外のｎ型不純物を添加したｎ型第１ドーパント添加層と、Ｓｉをｎ型不純物としたｎ型第２ドーパント添加層とを順次積層して形成される請求項１に記載の発光素子用エピタキシャルウェハである。 According to a fifth aspect of the present invention, the n-type cladding layer is formed by sequentially laminating an n-type first dopant addition layer to which an n-type impurity other than Si is added and an n-type second dopant addition layer in which Si is an n-type impurity. It is an epitaxial wafer for light emitting elements of Claim 1 formed of these.
請求項６の発明は、前記ｎ型クラッド層の全体厚さが７５０ｎｍ以上１２００ｎｍ以下であり、そのうち２５％以上９０％以下が前記ｎ型第２ドーパント添加層である請求項５に記載の発光素子用エピタキシャルウェハである。 The invention according to claim 6 is the light emitting device according to claim 5, wherein the total thickness of the n-type cladding layer is 750 nm to 1200 nm, of which 25% to 90% is the n-type second dopant addition layer. It is an epitaxial wafer.
請求項７の発明は、請求項１〜６のいずれかに記載の発光素子用エピタキシャルウェハを用いて作製された発光素子である。 A seventh aspect of the present invention is a light emitting device manufactured using the epitaxial wafer for a light emitting device according to any one of the first to sixth aspects.
本発明によれば、ウェハ外周部分の動作電圧を抑え、特性の面内均一性を向上させ、ウェハ全面を使用することができる発光素子用エピタキシャルウェハを得られる。 According to the present invention, it is possible to obtain an epitaxial wafer for light-emitting elements that can suppress the operating voltage at the outer peripheral portion of the wafer, improve the in-plane uniformity of characteristics, and can use the entire wafer surface.
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。 Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.
図１は、本発明の好適な実施の形態に係る発光素子用エピタキシャルウェハの構造図で
ある。ここでは、ＬＥＤ用エピタキシャルウェハの場合を説明する。
FIG. 1 is a structural diagram of an epitaxial wafer for light emitting devices according to a preferred embodiment of the present invention. Here, the case of the epitaxial wafer for LED is demonstrated.
図１に示すように、第１の実施の形態に係る発光素子用エピタキシャルウェハ１は、ｎ型基板２上に、バッファ層３、ｎ型クラッド層４、発光層５、スペーサ層６、ｐ型クラッド層７、中間層８、電流分散層９が順次積層されたものである。 As shown in FIG. 1, the light emitting element epitaxial wafer 1 according to the first embodiment includes a buffer layer 3, an n type cladding layer 4, a light emitting layer 5, a spacer layer 6, a p type on an n type substrate 2. The clad layer 7, the intermediate layer 8, and the current spreading layer 9 are sequentially laminated.
ｎ型基板２は化合物半導体結晶の下地であり、導電性ＧａＡｓ基板からなる。バッファ層３はｎ型基板２とｎ型クラッド層４の格子不整合を緩和するための層であり、ｎ型ＧａＡｓからなる。 The n-type substrate 2 is a base of a compound semiconductor crystal and is made of a conductive GaAs substrate. The buffer layer 3 is a layer for relaxing the lattice mismatch between the n-type substrate 2 and the n-type cladding layer 4 and is made of n-type GaAs.
ｎ型クラッド層４はｎ型ＡｌＧａＩｎＰからなり、ｐ型クラッド層７はｐ型ＡｌＧａＩｎＰからなる。これらは活性層５に隣接あるいは近接して形成されるバンドギャップエネルギーが高い半導体層である。 The n-type cladding layer 4 is made of n-type AlGaInP, and the p-type cladding layer 7 is made of p-type AlGaInP. These are semiconductor layers having high band gap energy formed adjacent to or close to the active layer 5.
活性層５は発光層であり、アンドープＡｌＧａＩｎＰからなり、スペーサ層６は活性層５の自由電子がイオン散乱されるのを抑止する働きがあり、活性層５よりＡｌ組成比の高いアンドープＡｌＧａＩｎＰからなる。 The active layer 5 is a light-emitting layer and is made of undoped AlGaInP, and the spacer layer 6 has a function of suppressing free-scattering of free electrons of the active layer 5 and is made of undoped AlGaInP having a higher Al composition ratio than the active layer 5. .
中間層８は、ｐ型クラッド層７と電流分散層９の格子不整合を緩和するための層であり、ｐ型ＡｌＧａＩｎＰからなる。電流分散層９は、電流をチップの面方向に拡散させて、広い発光面積を得るための層であり、ｐ型ＧａＰからなる。 The intermediate layer 8 is a layer for relaxing the lattice mismatch between the p-type cladding layer 7 and the current spreading layer 9 and is made of p-type AlGaInP. The current spreading layer 9 is a layer for diffusing current in the surface direction of the chip to obtain a wide light emitting area, and is made of p-type GaP.
さて、本発明の発光素子用エピタキシャルウェハ１は、ｎ型クラッド層４が、Ｓｉを含む２種類以上のｎ型不純物を用いて作製された点に特徴がある。 Now, the epitaxial wafer 1 for light-emitting elements of the present invention is characterized in that the n-type cladding layer 4 is produced using two or more types of n-type impurities including Si.
すなわち、ｎ型クラッド層４は、Ｓｉを含む２種類以上のｎ型不純物を混合添加したエピタキシャル層からなる。ｎ型不純物としては、Ｓｉの他にＴｅやＳｅを用いる。このｎ型クラッド層４は、キャリア濃度が３．５×１０17ｃｍ-3以上８．０×１０17ｃｍ-3以下であり、厚さが７５０ｎｍ以上１２００ｎｍ以下である。 In other words, the n-type cladding layer 4 is composed of an epitaxial layer to which two or more kinds of n-type impurities including Si are added and mixed. As the n-type impurity, Te or Se is used in addition to Si. The n-type cladding layer 4 has a carrier concentration of 3.5 × 10 17 cm −3 or more and 8.0 × 10 17 cm −3 or less and a thickness of 750 nm or more and 1200 nm or less.
例えば、ｎ型不純物としてＳｉとＳｅを混合添加する場合には、Ｓｅの濃度がｎ型クラッド層におけるｎ型不純物の濃度に対して２０％以上８０％以下となるようにするとよい。これは、Ｓｅの濃度がＳｉ及びＳｅの濃度に対して２０％未満だと、発光素子を作製した際に発光出力の安定化を図ることができず信頼性が低下し、８０％を超えるように混合添加すると、動作電圧の面内均一性が悪くなってしまうからである。 For example, when Si and Se are mixed and added as n-type impurities, the Se concentration is preferably 20% to 80% with respect to the n-type impurity concentration in the n-type cladding layer. This is because if the Se concentration is less than 20% with respect to the Si and Se concentrations, the light emission output cannot be stabilized when the light emitting device is manufactured, and the reliability is lowered, so that it exceeds 80%. This is because the in-plane uniformity of the operating voltage deteriorates if added to the mixture.
この発光素子用エピタキシャルウェハ１の作用を説明する。 The operation of the light emitting element epitaxial wafer 1 will be described.
従来、ｎ型クラッド層のｎ型不純物としてＴｅ，Ｓｅを添加するとメモリー効果が発生することが知られている。Ｓｉではメモリー効果が発生しないが、Ｓｉを単独で添加した場合には、素子化した際のチップの発光出力が通電により変化してしまい信頼性が悪くなってしまう問題があった。 Conventionally, it has been known that when Te or Se is added as an n-type impurity of an n-type cladding layer, a memory effect occurs. Although the memory effect does not occur in Si, when Si is added alone, there is a problem that the light emission output of the chip at the time of elementization is changed by energization and the reliability is deteriorated.
これに対し、発光素子用エピタキシャルウェハ１では、ｎ型クラッド層４のｎ型不純物として、メモリー効果が発生しないＳｉと、ドーピング効率のよいＳｅやＴｅを混合添加している。 On the other hand, in the epitaxial wafer 1 for light-emitting elements, Si that does not generate a memory effect and Se or Te with high doping efficiency are mixed and added as n-type impurities of the n-type cladding layer 4.
そのため、Ｓｉによりメモリー効果を抑制してウェハ外周部分の動作電圧を抑え、特性の面内均一性を向上させ、ウェハ全面を使用することができる。また、発光素子用エピタキシャルウェハ１から発光素子を作製した際に、ＳｅやＴｅによりその発光出力の安定化を図ることができ、信頼性の高い発光素子を作製することができる。 Therefore, the memory effect can be suppressed by Si, the operating voltage of the wafer outer peripheral portion can be suppressed, the in-plane uniformity of characteristics can be improved, and the entire wafer surface can be used. Further, when a light emitting element is manufactured from the epitaxial wafer 1 for light emitting element, the light emission output can be stabilized by Se or Te, and a highly reliable light emitting element can be manufactured.
次に、第２の実施の形態を説明する。 Next, a second embodiment will be described.
第２の実施の形態に係る発光素子用エピタキシャルウェハは、基本的には第１の実施の形態に係る発光素子用エピタキシャルウェハ１と同様であるが、ｎ型クラッド層４中のＳｉの濃度がｎ型基板２側から徐々に高く、Ｓｉ以外のｎ型不純物の濃度がｎ型基板２側から徐々に低くなるようにされ、かつｎ型クラッド層４のキャリア濃度が３．５×１０17ｃｍ-3以上８．０×１０17ｃｍ-3以下、厚さが７５０ｎｍ以上１２００ｎｍ以下にされたものである。Ｓｉ以外のｎ型不純物としては第１の実施の形態と同様に、ＳｅやＴｅを用いる。 The light emitting element epitaxial wafer according to the second embodiment is basically the same as the light emitting element epitaxial wafer 1 according to the first embodiment, except that the concentration of Si in the n-type cladding layer 4 is the same. The concentration of n-type impurities other than Si gradually increases from the n-type substrate 2 side, and the carrier concentration of the n-type cladding layer 4 is 3.5 × 10 17 cm. -3 or more and 8.0 × 10 17 cm -3 or less, and a thickness of 750 nm or more and 1200 nm or less. As n-type impurities other than Si, Se and Te are used as in the first embodiment.
より具体的には、ｎ型クラッド層４が所定のキャリア濃度を有するように、ｎ型クラッド層４中のＳｉ以外のｎ型不純物の濃度を、ｎ型基板２側から発光層５側に向かって１００％から０％に変化させ、またＳｉの濃度をそれとは逆に０％から１００％まで変化させる。 More specifically, the concentration of n-type impurities other than Si in the n-type cladding layer 4 is changed from the n-type substrate 2 side to the light emitting layer 5 side so that the n-type cladding layer 4 has a predetermined carrier concentration. In contrast, the Si concentration is changed from 0% to 100%.
例えば、Ｓｅのキャリア濃度が１００ｃｃｍで７．５×１０17ｃｍ-3、Ｓｉのキャリア濃度が２００ｃｃｍで７．５×１０17ｃｍ-3だったとした場合には、ｎ型クラッド層４の成長スタート時は、Ｓｅ：１００ｃｃｍ、Ｓｉ：０ｃｃｍとして、ｎ型クラッド層４成長中に、Ｓｅ：１００→０ｃｃｍ、Ｓｉ：０→２００ｃｃｍに徐々に変化させる。なお、各ｎ型ドーパント原料ガスの供給量は、目標とするｎ型不純物濃度（及びキャリア濃度）と、各原料のドーピング効率とにより適宜決定する。 For example, the carrier concentration of Se is 7.5 × 10 17 cm at 100 ccm -3, when the carrier concentration of the Si was that it was 7.5 × 10 17 cm -3 in 200ccm the growth start of the n-type cladding layer 4 In some cases, Se: 100 ccm and Si: 0 ccm are gradually changed from Se: 100 to 0 ccm and Si: 0 to 200 ccm during the growth of the n-type cladding layer 4. Note that the supply amount of each n-type dopant source gas is appropriately determined depending on the target n-type impurity concentration (and carrier concentration) and the doping efficiency of each source material.
本実施形態では、ｎ型クラッド層４を成長させ終わる寸前には、Ｓｉ以外のｎ型不純物が供給されていない。そのため、その後に形成される層にｎ型不純物が取り込まれる心配はない。 In the present embodiment, n-type impurities other than Si are not supplied just before the n-type cladding layer 4 is grown. Therefore, there is no fear that n-type impurities are taken into a layer formed thereafter.
また、ｎ型クラッド層４には、ドーピング効率のよいＳｅやＴｅも添加されているため、素子化した際に発光出力の安定化を図れ、結果発光素子の信頼性を向上できる。 Further, since Se and Te having good doping efficiency are also added to the n-type cladding layer 4, the light emission output can be stabilized when the element is formed, and the reliability of the light emitting element can be improved as a result.
そのため、第２の実施の形態に係る発光素子用エピタキシャルウェハによれば、第１の実施の形態に係る発光素子用エピタキシャルウェハ１と同様に、ウェハ外周部分の動作電圧を抑え、特性の面内均一性を向上させ、ウェハ全面を使用することができ、また信頼性の高い発光素子を作製することができる。 Therefore, according to the epitaxial wafer for light emitting devices according to the second embodiment, the operating voltage at the outer peripheral portion of the wafer is suppressed and the characteristics are kept in the same plane as in the epitaxial wafer 1 for light emitting devices according to the first embodiment. The uniformity can be improved, the entire wafer surface can be used, and a highly reliable light-emitting element can be manufactured.
さらに、第３の実施の形態を説明する。 Furthermore, a third embodiment will be described.
第３の実施の形態に係る発光素子用エピタキシャルウェハは、ｎ型クラッド層を２層構造としたものである。 The epitaxial wafer for light emitting devices according to the third embodiment has an n-type cladding layer having a two-layer structure.
具体的には、ｎ型クラッド層は、Ｓｉ以外の不純物（ＳｅやＴｅ）を添加したｎ型第１ドーパント添加層と、Ｓｉをｎ型不純物としたｎ型第２ドーパント添加層とを順次積層して形成される。 Specifically, the n-type cladding layer is formed by sequentially laminating an n-type first dopant added layer to which an impurity other than Si (Se or Te) is added and an n-type second dopant added layer using Si as an n-type impurity. Formed.
ｎ型クラッド層の全体厚さが７５０ｎｍ以上１２００ｎｍ以下であり、そのうち２５％以上９０％以下がｎ型第２ドーパント添加層であるとよい。これは、ｎ型第２ドーパント添加層の厚さがｎ型クラッド層の全体厚さに対して２５％未満だと、発光素子を作製した際に発光出力の安定化を図ることができず信頼性が低下し、９０％を超えると、動作電圧の面内均一性が悪くなってしまうからである。 The total thickness of the n-type cladding layer is preferably 750 nm to 1200 nm, of which 25% to 90% is preferably the n-type second dopant addition layer. This is because if the thickness of the n-type second dopant addition layer is less than 25% of the total thickness of the n-type cladding layer, the light emission output cannot be stabilized when the light emitting device is manufactured, and the reliability is increased. This is because the uniformity of the operating voltage is deteriorated when the property is reduced and exceeds 90%.
第３の実施の形態に係る発光素子用エピタキシャルウェハでは、ｎ型クラッド層の上層部、すなわちｎ型第２ドーパント添加層にはｎ型不純物として、メモリー効果が発生しないＳｉが添加されているので、ｎ型クラッド層の成長後に形成される層にｎ型不純物が取り込まれる心配はない。 In the epitaxial wafer for light emitting devices according to the third embodiment, Si that does not generate a memory effect is added as an n-type impurity in the upper layer portion of the n-type cladding layer, that is, the n-type second dopant addition layer. There is no fear that n-type impurities are taken into the layer formed after the growth of the n-type cladding layer.
そのため、第３の実施の形態に係る発光素子用エピタキシャルウェハによれば、第１の実施の形態に係る発光素子用エピタキシャルウェハ１と同様に、ウェハ外周部分の動作電圧を抑え、特性の面内均一性を向上させ、ウェハ全面を使用することができ、また信頼性の高い発光素子を作製することができる。 Therefore, according to the light emitting element epitaxial wafer according to the third embodiment, similarly to the light emitting element epitaxial wafer 1 according to the first embodiment, the operating voltage at the outer peripheral portion of the wafer is suppressed, and the in-plane characteristics are improved. The uniformity can be improved, the entire wafer surface can be used, and a highly reliable light-emitting element can be manufactured.
次に、本発明の発光素子を説明する。 Next, the light emitting device of the present invention will be described.
本発明の発光素子は、上述の第１〜３の実施の形態に係る発光素子用エピタキシャルウェハを用いて作製されたものである。 The light emitting device of the present invention is manufactured using the epitaxial wafer for light emitting devices according to the above first to third embodiments.
この発光素子は、ｎ型クラッド層４が、Ｓｉを含む２種類以上のｎ型不純物を用いて作製された本発明の発光素子用エピタキシャルウェハを用いているため、発光出力が安定しており、信頼性に優れる。 Since this n-type cladding layer 4 uses the epitaxial wafer for light-emitting elements of the present invention produced using two or more kinds of n-type impurities including Si, the light-emitting output is stable, Excellent reliability.
本発明の根拠を実施例により説明する。 The basis of the present invention will be described with reference to examples.
先ず、III族有機金属原料ガスとＶ族原料ガスを、高純度水素キャリアガスとの混合ガスとして反応炉内に導入し、反応炉内で加熱された基板付近で原料を熱分解し、基板上にエピタキシャル成長させる有機金属気相成長法にて、表１に示すＬＥＤエピタキシャル構造を成長させた。 First, a group III organometallic source gas and a group V source gas are introduced into the reaction furnace as a mixed gas of high-purity hydrogen carrier gas, and the source material is pyrolyzed near the substrate heated in the reaction furnace. The LED epitaxial structures shown in Table 1 were grown by metal organic vapor phase epitaxy.
ここでは、ｎ型、ｐ型をそれぞれｎ−、ｐ−で示す。また、不純物を添加しないものはアンドープと呼び、ｕｎ−で示した。 Here, n-type and p-type are denoted by n- and p-, respectively. In addition, the material to which no impurity is added is called undoped and indicated by un-.
本実施例の成長では、Ｇａ原料としてＴＭＧ（トリメチルガリウム）、Ａｌ原料としてＴＭＡ（トリメチルアルミニウム）、Ｉｎ原料としてＴＭＩ（トリメチルインジウム）、Ａｓ原料としてＡｓＨ3（アルシン）、Ｐ原料としてＰＨ3（ホスフィン）、ｎ型不純物であるＳｉの原料としてＳｉ2Ｈ6（ジシラン）、同じくＳｅの原料としてＨ2Ｓｅ（セレン化水素）、Ｔｅの原料としてＤＥＴｅ（ジエチルテルル）を用いた。ｐ型の不純物であるＭｇの原料としてＣｐ2Ｍｇ（ビスシクロペンタジニエルマグネシウム）、Ｚｎの原料としてＤＥＺ（ジエチル亜鉛）を用いた。 In the growth of this example, TMG (trimethylgallium) as a Ga source, TMA (trimethylaluminum) as an Al source, TMI (trimethylindium) as an In source, AsH 3 (arsine) as an As source, PH 3 (phosphine as a P source) ), Si 2 H 6 (disilane) as a raw material of Si that is an n-type impurity, H 2 Se (hydrogen selenide) as a raw material of Se, and DETe (diethyl tellurium) as a raw material of Te. Cp 2 Mg (biscyclopentadinyl magnesium) was used as a raw material for Mg, which is a p-type impurity, and DEZ (diethyl zinc) was used as a raw material for Zn.
ｎ型基板（ｎ型導電性ＧａＡｓ基板）２上に、バッファ層３として５００ｎｍのｎ型ＧａＡｓ（キャリア濃度１×１０18ｃｍ-3）、その上にｎ型クラッド層４として１０００ｎｍのｎ型（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ（キャリア濃度７．５×１０17ｃｍ-3）を成長させた。発光層５は不純物を添加しない（Ａｌ0.1Ｇａ0.9）0.51Ｉｎ0.49Ｐを６５０ｎｍ成長させた。発光層５の上にはスペーサ層６として（Ａｌ0.5Ｇａ0.5）0.51Ｉｎ0.49Ｐを３００ｎｍ成長させた。 On the n-type substrate (n-type conductive GaAs substrate) 2, the buffer layer 3 has an n-type GaAs (carrier concentration of 1 × 10 18 cm −3 ) of 500 nm, and the n-type cladding layer 4 has an n-type of 1000 nm ( Al 0.68 Ga 0.32 ) 0.51 In 0.49 P (carrier concentration 7.5 × 10 17 cm −3 ) was grown. The light emitting layer 5 was grown by adding 650 nm of (Al 0.1 Ga 0.9 ) 0.51 In 0.49 P to which no impurity was added. On the luminescent layer 5 is as a spacer layer 6 (Al 0.5 Ga 0.5) 0.51 In 0.49 P is 300nm growth.
そして、ｐ型クラッド層７として８００ｎｍの（Ａｌ0.7Ｇａ0.3）0.51Ｉｎ0.49Ｐ（Ｍｇ添加キャリア濃度３×１０17ｃｍ-3）を成長させた。その上にはｐ型クラッド層７と電流分散層（コンタクト層）９の格子不整合を緩和する中間層８を成長させた。中間層８はＺｎ添加のｐ型（Ａｌ0.15Ｇａ0.85）0.51Ｉｎ0.49Ｐ（キャリア濃度１×１０18ｃｍ-3）を３００ｎｍとした。最上層の電流分散層９としてはＺｎ添加のｐ型ＧａＰを９μｍ成長させた。 Then, 800 nm of (Al 0.7 Ga 0.3 ) 0.51 In 0.49 P (Mg-added carrier concentration 3 × 10 17 cm −3 ) was grown as the p-type cladding layer 7. An intermediate layer 8 for relaxing the lattice mismatch between the p-type cladding layer 7 and the current spreading layer (contact layer) 9 was grown thereon. The intermediate layer 8 was made of Zn-doped p-type (Al 0.15 Ga 0.85 ) 0.51 In 0.49 P (carrier concentration 1 × 10 18 cm −3 ) of 300 nm. As the uppermost current spreading layer 9, Zn added p-type GaP was grown by 9 μm.
ここでは、次の実施例１〜５、比較例１〜３のＬＥＤ用エピタキシャルウェハを成長させた。実施例及び比較例で成長させたＬＥＤ用エピタキシャルウェハのサイズは４ｉｎｃｈである。 Here, the epitaxial wafer for LED of the following Examples 1-5 and Comparative Examples 1-3 was grown. The size of the epitaxial wafer for LED grown in the examples and comparative examples is 4 inches.
比較例として、ｎ型クラッド層の不純物にＳｅを用いたウェハ（比較例１）、ｎ型クラッド層の不純物にＴｅを用いたウェハ（比較例２）、ｎ型クラッド層の不純物にＳｉを用いたウェハ（比較例３）をそれぞれ作製した。 As comparative examples, a wafer using Se as the impurity of the n-type cladding layer (Comparative Example 1), a wafer using Te as the impurity of the n-type cladding layer (Comparative Example 2), and Si as the impurity of the n-type cladding layer The wafers (Comparative Example 3) were prepared.
これらに対し実施例として、ｎ型クラッド層４の不純物としてＳｅとＳｉを同時添加（ｎ型クラッド層中における不純物の濃度比Ｓｅ：Ｓｉ＝２：１）したウェハ（実施例１）、ｎ型クラッド層４の不純物としてＴｅとＳｉを同時添加（ｎ型クラッド層中における不純物の濃度比Ｔｅ：Ｓｉ＝２：１）したウェハ（実施例２）、ｎ型クラッド層としてＳｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ（キャリア濃度７．５×１０17ｃｍ-3）を５００ｎｍ成長させ、その上にＳｉを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ（キャリア濃度７．５×１０17ｃｍ-3）を５００ｎｍ成長させたウェハ（実施例３）、ｎ型クラッド層としてＴｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ（キャリア濃度７．５×１０17ｃｍ-3）を５００ｎｍ成長させ、その上にＳｉを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ（キャリア濃度７．５×１０17ｃｍ-3）を５００ｎｍ成長させたウェハ（実施例４）、ｎ型クラッド層の成長スタート時は、Ｓｅ：１２５ｃｃｍ、Ｓｉ：０ｃｃｍとして、ｎ型クラッド層成長中に、Ｓｅ：１２５→０ｃｃｍ、Ｓｉ：０→２４１ｃｃｍに徐々に変化させ、ｎ型クラッド層の全体の厚さを１０００ｎｍ、キャリア濃度を７．９×１０17ｃｍ-3としたウェハ（実施例５）をそれぞれ作製した。なお、各ｎ型ドーパント原料ガスの供給量は、目標とするｎ型不純物濃度（及びキャリア濃度）と、各原料のドーピング効率とに基づき決定した。 On the other hand, as an example, a wafer (Example 1) in which Se and Si are simultaneously added as impurities of the n-type cladding layer 4 (impurity concentration ratio Se: Si = 2: 1 in the n-type cladding layer), n-type A wafer (Example 2) in which Te and Si are simultaneously added as impurities in the cladding layer 4 (impurity concentration ratio Te: Si = 2: 1 in the n-type cladding layer), and Se is added as an n-type cladding layer (Al 0.68 Ga 0.32 ) 0.51 In 0.49 P (carrier concentration 7.5 × 10 17 cm −3 ) was grown to 500 nm, and Si was added thereon (Al 0.68 Ga 0.32 ) 0.51 In 0.49 P (carrier concentration 7.5 × 10 17 cm −3 ) grown at 500 nm (Example 3), Te was added as an n-type cladding layer (Al 0.68 Ga 0.32 ) 0.51 In 0.49 P (carrier concentration 7.5 × 10 17 cm −3 ) 50 nm grown, Si was added thereon (Al 0.68 Ga 0.32) 0.51 In 0.49 P wafer (Example 4) in which the (carrier concentration 7.5 × 10 17 cm -3) is 500nm growth, n-type clad layer At the start of growth, Se: 125 ccm, Si: 0 ccm, and during the growth of the n-type cladding layer, Se: 125 → 0 ccm, Si: 0 → 241 ccm, and gradually change the total thickness of the n-type cladding layer Wafers (Example 5) having a thickness of 1000 nm and a carrier concentration of 7.9 × 10 17 cm −3 were produced. The supply amount of each n-type dopant source gas was determined based on the target n-type impurity concentration (and carrier concentration) and the doping efficiency of each source material.
これら実施例１〜５、比較例１〜３それぞれのウェハからＬＥＤチップを作製してその特性を比較した。比較した特性は、（１）通電初期の発光出力：Ｐｏ１［ｍＷ］、（２）通電初期の動作電圧：Ｖｆ１［Ｖ］、（３）２４０時間通電後の発光出力：Ｐｏ２［ｍＷ］、（４）２４０時間通電後の動作電圧：Ｖｆ２［Ｖ］である。また、発光出力・動作電圧それぞれ、２４０時間通電後特性（Ｐｏ２、Ｖｆ２）の通電初期特性（Ｐｏ１、Ｖｆ１）に対する割合をΔＰｏ［％］、ΔＶｆ［Ｖ］とした。なお、ΔＶｆは、２４０時間通電後の動作電圧Ｖｆ２から通電初期の動作電圧Ｖｆ１を引いた動作電圧の経時変化である。 LED chips were produced from the wafers of Examples 1 to 5 and Comparative Examples 1 to 3, and their characteristics were compared. The compared characteristics are as follows: (1) light emission output at the initial energization: Po1 [mW], (2) operating voltage at the initial energization: Vf1 [V], (3) light emission output after 240 hours of energization: Po2 [mW], ( 4) Operating voltage after 240 hours of energization: Vf2 [V]. Further, the ratio of the 240-hour post-energization characteristics (Po2, Vf2) to the initial energization characteristics (Po1, Vf1) for each of the light emission output and the operating voltage was set to ΔPo [%] and ΔVf [V]. ΔVf is a change with time of the operating voltage obtained by subtracting the operating voltage Vf1 at the initial energization from the operating voltage Vf2 after the energization for 240 hours.
（１）、（２）を初期特性と呼ぶ。また、（３）、（４）が信頼性試験で、ΔＰｏは１００％に近いほど、ΔＶｆは小さいほど信頼性が高いと言える。 (1) and (2) are called initial characteristics. In addition, (3) and (4) are reliability tests. It can be said that the closer the ΔPo is to 100% and the smaller the ΔVf, the higher the reliability.
実施例１〜５、比較例１〜３それぞれのウェハからは、ウェハ中央部と、ウェハ端から３ｍｍ内側に入った部分からチップを作製した。ウェハ中央部の発光出力とウェハ端から３ｍｍ内側に入った部分の発光出力の差をＰｏ差とする（ウェハ端３ｍｍ値−中央値）。同様に、動作電圧に関してもＶｆ差と呼ぶことにする。 From each of the wafers of Examples 1 to 5 and Comparative Examples 1 to 3, chips were produced from the wafer central portion and a portion 3 mm inside from the wafer edge. The difference between the light emission output at the center of the wafer and the light output at a portion 3 mm inside from the wafer edge is defined as the Po difference (wafer edge 3 mm value−median value). Similarly, the operating voltage is also referred to as Vf difference.
これらが小さければ小さいほど、特性の面内均一性が良好であると言える。なお、前述のΔＰｏ、ΔＶｆは、ウェハ中央部で確認した。 The smaller these are, the better the in-plane uniformity of characteristics. The above-described ΔPo and ΔVf were confirmed at the center of the wafer.
実施例１〜５、比較例１〜３から作製したＬＥＤチップの各特性を表２に示す。 Table 2 shows the characteristics of the LED chips fabricated from Examples 1 to 5 and Comparative Examples 1 to 3.
比較例１、２はＶｆ差が０．３５Ｖ，０．４２Ｖと高い。また、比較例３はΔＰｏが２５６．１％と非常に大きくなっている。これに対し実施例１〜５は、Ｖｆ差は０．０１〜０．０６と小さいことからＶｆの面内分布が大きく向上していることが分かる。また、ΔＰｏも１０１．８〜１０４．３％であり、信頼性も問題ない。その他の特性も比較例に対し同等かそれ以上の値を得ることができた。 In Comparative Examples 1 and 2, the Vf difference is as high as 0.35V and 0.42V. In Comparative Example 3, ΔPo is very large at 256.1%. In contrast, in Examples 1 to 5, since the Vf difference is as small as 0.01 to 0.06, it can be seen that the in-plane distribution of Vf is greatly improved. Also, ΔPo is 101.8 to 104.3%, and there is no problem with reliability. As for other characteristics, values equivalent to or higher than those of the comparative examples could be obtained.
次に、実施例１のＳｅとＳｉの割合を変化させた場合のＶｆ差とΔＰｏの結果を図２に示す。 Next, FIG. 2 shows the results of Vf difference and ΔPo when the ratio of Se and Si in Example 1 is changed.
図２に示すように、ＳｅとＳｉの混合添加において、Ｖｆ差、ΔＰｏいずれにも問題がないのは、Ｓｉ及びＳｅの濃度（ｎ型不純物濃度）に対して、Ｓｅの濃度を２０％以上８０％以下の割合とした場合であった。また、実施例２のＴｅとＳｉの混合添加の場合も同様の結果が得られた。 As shown in FIG. 2, in the mixed addition of Se and Si, there is no problem in either the Vf difference or ΔPo. The Se concentration is 20% or more with respect to the Si and Se concentrations (n-type impurity concentration). In this case, the ratio was 80% or less. Similar results were obtained when Te and Si were mixed and added in Example 2.
次に、実施例３のｎ型クラッド層としてＳｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ（キャリア濃度７．５×１０17ｃｍ-3）を成長させ、その上にＳｉを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ（キャリア濃度７．５×１０17ｃｍ-3）を成長させた構造にて、それぞれの厚さを変化させた場合のＶｆ差とΔＰｏの結果を図３に示す。ただし、両者の厚さの合計は１０００ｎｍとした。 Next, (Al 0.68 Ga 0.32 ) 0.51 In 0.49 P (carrier concentration 7.5 × 10 17 cm −3 ) to which Se was added as an n-type cladding layer of Example 3 was grown, and Si was added thereon. FIG. 3 shows the results of Vf difference and ΔPo when the thickness is changed in a structure in which (Al 0.68 Ga 0.32 ) 0.51 In 0.49 P (carrier concentration 7.5 × 10 17 cm −3 ) is grown. Shown in However, the total thickness of both was 1000 nm.
図３に示すように、この構造において、Ｖｆ差、ΔＰｏいずれにも問題がないのは、Ｓｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ（キャリア濃度７．５×１０17ｃｍ-3）の厚さが２５０ｎｍ以上９００ｎｍ以下の場合であった。また、実施例４のＴｅを添加した層とＳｉを添加した層を積層させる場合も同様の結果が得られた。 As shown in FIG. 3, in this structure, there is no problem in either Vf difference or ΔPo when Se is added (Al 0.68 Ga 0.32 ) 0.51 In 0.49 P (carrier concentration 7.5 × 10 17 cm −3 ) Was 250 nm to 900 nm. Similar results were obtained when the Te-added layer of Example 4 and the Si-added layer were stacked.
また、所定のキャリア濃度に形成されたｎ型クラッド層全体の厚さが７５０ｎｍ以上１２００ｎｍ以下のとき、Ｓｅを添加することで所定のキャリア濃度とした層の厚さがそのうちの２５％以上９０％以下である場合、実施例１〜５と同様に、Ｖｆの面内分布や信頼性、その他特性に良好な結果が得られた。 Further, when the total thickness of the n-type cladding layer formed at a predetermined carrier concentration is 750 nm or more and 1200 nm or less, the thickness of the layer having a predetermined carrier concentration by adding Se is 25% to 90% of the thickness. In the following cases, as in Examples 1 to 5, good results were obtained in the in-plane distribution, reliability, and other characteristics of Vf.
上記実施例では、発光層はアンドープのＡｌＧａＩｎＰ（６５０ｎｍ）の単層としたが、ＭＱＷ構造としてもよい。 In the above embodiment, the light emitting layer is a single layer of undoped AlGaInP (650 nm), but may have an MQW structure.
以上から、ｎ型クラッド層に、Ｓｉを含む２種類以上のｎ型不純物を添加することにより、ウェハ外周部分の動作電圧を抑え、特性の面内均一性を向上させ、ウェハ全面を使用することができ、また発光出力の安定化を図り、信頼性の高い発光素子を作製することができることが分かる。 From the above, by adding two or more types of n-type impurities including Si to the n-type cladding layer, the operating voltage at the outer peripheral portion of the wafer is suppressed, the in-plane uniformity of characteristics is improved, and the entire wafer surface is used. It can be seen that the light emission output can be stabilized and a highly reliable light emitting element can be manufactured.
１ 発光素子用エピタキシャルウェハ
２ ｎ型基板
４ ｎ型クラッド層
５ 発光層
７ ｐ型クラッド層
DESCRIPTION OF SYMBOLS 1 Epitaxial wafer for light emitting elements 2 n-type substrate 4 n-type cladding layer 5 light-emitting layer 7 p-type cladding layer
Claims (7)
前記ｎ型クラッド層は、Ｓｉを含む２種類以上のｎ型不純物を用いて作製されたことを特徴とする発光素子用エピタキシャルウェハ。 In an epitaxial wafer for a light emitting device in which at least an n type cladding layer, a light emitting layer, and a p type cladding layer are sequentially laminated on an n type substrate,
The n-type cladding layer is manufactured using two or more types of n-type impurities including Si, and is an epitaxial wafer for a light-emitting element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010024253A JP2010232638A (en) | 2009-03-03 | 2010-02-05 | Epitaxial wafer for light emitting device and light emitting device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009049271 | 2009-03-03 | ||
| JP2010024253A JP2010232638A (en) | 2009-03-03 | 2010-02-05 | Epitaxial wafer for light emitting device and light emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010232638A true JP2010232638A (en) | 2010-10-14 |
Family
ID=43048130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010024253A Pending JP2010232638A (en) | 2009-03-03 | 2010-02-05 | Epitaxial wafer for light emitting device and light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010232638A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022539292A (en) * | 2020-02-19 | 2022-09-08 | 天津三安光電有限公司 | Tunnel junction of multi-junction LED, multi-junction LED, and fabrication method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260417A (en) * | 1989-03-30 | 1990-10-23 | Mitsubishi Electric Corp | Method and apparatus for crystal growth of semiconductor thin film |
| JPH0410486A (en) * | 1990-04-26 | 1992-01-14 | Sanyo Electric Co Ltd | Manufacture of semiconductor laser |
| JPH0430589A (en) * | 1990-05-28 | 1992-02-03 | Sanyo Electric Co Ltd | Manufacture of semiconductor laser |
| JP2000340893A (en) * | 1999-05-28 | 2000-12-08 | Sharp Corp | Semiconductor laser device and method of manufacturing the same |
-
2010
- 2010-02-05 JP JP2010024253A patent/JP2010232638A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260417A (en) * | 1989-03-30 | 1990-10-23 | Mitsubishi Electric Corp | Method and apparatus for crystal growth of semiconductor thin film |
| JPH0410486A (en) * | 1990-04-26 | 1992-01-14 | Sanyo Electric Co Ltd | Manufacture of semiconductor laser |
| JPH0430589A (en) * | 1990-05-28 | 1992-02-03 | Sanyo Electric Co Ltd | Manufacture of semiconductor laser |
| JP2000340893A (en) * | 1999-05-28 | 2000-12-08 | Sharp Corp | Semiconductor laser device and method of manufacturing the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022539292A (en) * | 2020-02-19 | 2022-09-08 | 天津三安光電有限公司 | Tunnel junction of multi-junction LED, multi-junction LED, and fabrication method thereof |
| JP7309920B2 (en) | 2020-02-19 | 2023-07-18 | 天津三安光電有限公司 | Tunnel junction of multi-junction LED, multi-junction LED, and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI591851B (en) | Group III nitride semiconductor light-emitting device, method of manufacturing the same, and lamp | |
| US9318645B2 (en) | Nitride semiconductor light-emitting element | |
| CN101447540B (en) | Epitaxial wafer for semiconductor light emitting device and semiconductor light emitting device using same | |
| KR101238459B1 (en) | Nitride Semiconductor Light Emitting Device | |
| CN106415860B (en) | Nitride semiconductor light emitting device | |
| JP2010258096A (en) | Nitride semiconductor light emitting device | |
| US9209361B2 (en) | Nitride semiconductor light-emitting element | |
| JP5777196B2 (en) | Manufacturing method of nitride semiconductor light emitting device | |
| CN101826584B (en) | Light-emitting device epitaxial wafer and light-emitting device | |
| CN101330121B (en) | Method of producing nitride semiconductor light-emitting device | |
| KR20130102210A (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| US20070278474A1 (en) | Semiconductor light emitting element | |
| US20120241753A1 (en) | Semiconductor device and method for manufacturing same | |
| CN103367572B (en) | III-th family nitride compound semiconductor light emitting device and manufacture method thereof | |
| JP2010263189A (en) | Nitride semiconductor light emitting diode | |
| TW200950156A (en) | Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer | |
| WO2007114033A1 (en) | Method for manufacturing light emitting element, compound semiconductor wafer, and light emitting element | |
| TW201528441A (en) | Manufacturing method of nitride semiconductor component | |
| JP2010232638A (en) | Epitaxial wafer for light emitting device and light emitting device | |
| JP7200068B2 (en) | Light emitting device and manufacturing method thereof | |
| JP2008227103A (en) | GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT | |
| JP7311697B2 (en) | Nitride semiconductor light emitting device | |
| JP3432444B2 (en) | Semiconductor light emitting device | |
| KR20130094451A (en) | Nitride semiconductor light emitting device and method for fabricating the same | |
| JP2011061185A (en) | Epitaxial wafer for light emitting element and light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |