[go: up one dir, main page]

JP2010226450A - 伝送線路 - Google Patents

伝送線路 Download PDF

Info

Publication number
JP2010226450A
JP2010226450A JP2009071797A JP2009071797A JP2010226450A JP 2010226450 A JP2010226450 A JP 2010226450A JP 2009071797 A JP2009071797 A JP 2009071797A JP 2009071797 A JP2009071797 A JP 2009071797A JP 2010226450 A JP2010226450 A JP 2010226450A
Authority
JP
Japan
Prior art keywords
signal wiring
transmission line
glass substrate
recess
ground electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009071797A
Other languages
English (en)
Inventor
Takeo Shirai
健雄 白井
Yoshiki Hayazaki
嘉城 早崎
Takeshi Hashimoto
健 橋本
Koji Yokoyama
浩司 横山
Futoshi Nishimura
太 西村
Atsushi Suwa
敦 諏訪
Masakazu Adachi
雅和 足立
Narimasa Iwamoto
成正 岩本
Takaaki Yoshihara
孝明 吉原
Toru Baba
徹 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2009071797A priority Critical patent/JP2010226450A/ja
Priority to PCT/JP2010/055081 priority patent/WO2010110315A1/ja
Publication of JP2010226450A publication Critical patent/JP2010226450A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Waveguides (AREA)

Abstract

【課題】誘電損失が小さく伝達特性が優れた伝送線路を提供する。
【解決手段】MEMS構造体に用いられる伝送線路は、対向する表面F1及び裏面F2を有し、且つ表面F1に第1の凹みCa1が形成された誘電体基板21と、第1の凹みCa1の底面BT上に配置され、且つ高周波を伝送する信号配線10と、表面F1上に配置され、且つ信号配線10から電気的に絶縁された表面グランド電極11と、誘電体基板21の裏面F2上に配置された裏面グランド電極14とを有する。
【選択図】図3

Description

本発明は、高周波を伝送する伝送線路に関する。
従来から、シリコン基板等の誘電体基板上に線状の導体箔を形成したマイクロストリップラインが知られている(例えば、特許文献1参照)。特許文献1では、略板状の誘電体基板の一面側に線状の導体箔から成る信号配線を形成し、逆面側の信号配線と背中合わせの位置に接地面を形成し、誘電体基板の一部に信号配線と接地面との距離が誘電体基板の厚さよりも小さい寸法となる溝を形成している。
この溝は、誘電体基板の逆面側に形成され、信号配線が形成された一面側は平坦な面を成している。溝を形成して信号配線と接地面との間隔を短くすることによりマイクロストリップラインのインピーダンスを調整している。
特開平7−336114号公報
高周波を伝送する伝送線路として、マイクロストリップラインの他に、コプレーナ導波路(コプレーナウェイブガイド)が知られている。コプレーナ導波路は、基板の全面に形成された導体箔に線状の空隙部を設け、その空隙部の中央に線状の導体箔からなる信号配線を形成した構成であり、信号配線から両側の導体箔に向かう方向の電界と、基板内部において信号線周囲を囲む方向、基板外部において伝送方向に沿った方向の磁界によって電磁波を伝送する。
このコプレーナ導波路に対して、特許文献1に開示された誘電体基板の逆面側に溝を形成してマイクロストリップラインのインピーダンスを調整する技術を適用した場合、誘電体基板の一面側は平坦な面であるため、信号配線から両側の導体箔に向かう方向の電界(電束)のうち、誘電体基板の内部を貫通するものに対する誘電体基板の上方の空気層を通過するものの割合は増加しない。
ガラスやシリコンなどの誘電体基板の誘電正接は空気層の誘電正接に比べて大きいため、誘電体基板は空気層よりも電気エネルギーの損失(以後、「誘電損失」という)が大きい。ここで、「誘電正接(タンジェントデルタ)」とは、信号配線と接地面により形成されるコンデンサ内での誘電損失の度合いを表す数値である。
したがって、誘電体基板の逆面側に溝を形成したコプレーナ導波路では、誘電損失を小さくすることができない。
本発明は、上記問題点に鑑みて成されたものであり、その目的は、誘電損失が小さく伝達特性が優れた伝送線路を提供することである。
本発明の特徴は、MEMS構造体に用いられる伝送線路であって、当該伝送線路が、対向する第1の主表面及び第2の主表面を有し、且つ前記第1の主表面に第1の凹みが形成された誘電体基板と、前記第1の凹みの底面上に配置され、且つ高周波を伝送する信号配線と、前記第1の主表面上に配置され、且つ前記信号配線から電気的に絶縁された表面グランド電極と、前記第2の主表面上に配置された裏面グランド電極とを有することである。
本発明の特徴によれば、誘電体基板の第1の主表面に第1の凹みを形成し、この第1の凹みの底面上に信号配線を配置することにより、第1の主表面上に信号配線を配置した場合に比べて、信号配線と裏面グランド電極の距離を短くすることができるので、信号配線と裏面グランド電極が電磁的に結合した伝送線路において所望のインピーダンスを得ることができる。また同時に、第1の凹みの底面に信号配線を配置することにより、信号配線と表面グランド電極の間に形成される電束が貫通する誘電体として、誘電体基板よりも誘電損失の小さい空気の割合を増やすことができるので、誘電損失を低減することができる。
本発明の特徴において、前記第2の主表面上であって前記第1の凹みに対向する位置に第2の凹みが形成され、前記裏面グランド電極が前記第2の凹みの内部にも配置されていてもよい。これにより、信号配線と裏面グランド電極の距離を更に短くすることができるので、設計可能なインピーダンスの範囲が広がる。
本発明の伝送線路によれば、誘電損失を小さくして伝達特性を向上させることができる。
本発明の第1の実施の形態に関わる伝送線路を用いたマイクロリレーの外観を示す斜視図である。 図1のベース20、機能部30、カバー40及び駆動装置50を積層方向(z方向)に分離した状態で示す斜視図である。 図3(a)は、図2の点線Gで囲んだ部分に適用される、本発明の第1の実施の形態に関わる伝送線路の構成を示す上面図であり、図3(b)は、その底面図であり、図3(c)は、図3(a)のA−A切断面に沿った断面図であり、図3(d)は、変形例に関わる断面図である。 本発明の第1の実施の形態に係わる伝送線路が奏する作用効果を説明する図であり、図4(a)は比較例に関わる伝送線路の断面図であり、図4(b)は本発明の第1の実施の形態に関わる伝送線路の断面図である。 図5(a)は、図2の点線Gで囲んだ部分に適用される、本発明の第2の実施の形態に関わる伝送線路の構成を示す上面図であり、図5(b)は、その底面図であり、図5(c)は、図5(a)のB−B切断面に沿った断面図であり、図5(d)は、変形例に関わる断面図である。
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
(第1の実施の形態)
先ず、図1及び図2を参照して、本発明の第1の実施の形態に関わる伝送線路を用いたMEMS構造体の一例として、マイクロリレーの構成を説明する。本発明の第1の実施の形態に関わるマイクロリレーは、高周波の電気信号を取り扱い、且つ半導体プロセスを用いて作製される微小駆動機構を有するMEMSリレーであり、更に、常開接点と常閉接点とを備えた所謂ラッチング型リレーである。
図1に示すように、マイクロリレーは、ベース20と、機能部30と、カバー40と、電磁石装置51を有する駆動装置50とを備えている。図2は、ベース20、機能部30、カバー40及び駆動装置50の各構成を図示するため、各々を積層方向(z方向)に分離した状態で示している。本発明の第1の実施の形態に関わる伝送線路は、ベース20の一部分、例えば、点線Gで囲んだ部分に用いられている。
次に、図2を参照して、ベース20、機能部30、カバー40及び駆動装置50の各構成を説明する。
ベース20は、例えば、直方体状のガラス基板21と、機能部30に対向するガラス基板21の第1の主表面(以後、「表面」という)上に配置された信号配線10とを備える。信号配線10は、ガラス基板21の表面上における長手方向両端側それぞれに対を成して配置されている。各信号配線10の長さ方向は、ガラス基板21の短手方向(x方向)と一致し、1対の信号配線10は、その長さ方向に並んで配置されている。
ガラス基板21の表面上には、信号配線10に電気的に接続される複数の固定接点26がそれぞれ形成されている。各固定接点26は、各信号配線10においてガラス基板21の内側となる端部に接続されている。よって、ガラス基板21の長手方向の両端側それぞれに、一対の固定接点26が設けられている。
固定接点26は、例えば、銅(Cu)や金(Au)などの導電性が良好な金属材料からなる金属薄膜である。このような固定接点26は、スパッタ法や、電気めっき法、真空蒸着法などを利用して形成することができる。また、固定接点26は、単層構造に限らず、例えば、Au層と、Au層とベース20との間に介在されるTi層とからなる多層構造であってもよい。
機能部30は、主として、可動部32と、可動部32を囲むフレーム33とを有する。
フレーム33は、矩形枠状に形成されている。フレーム33の長手方向の両端側それぞれには、信号配線10をカバー40側に臨ませる開口(以下、本実施形態において「第1の開口」と称する)31が形成されている。また、フレーム33の中央部には、可動部32用の開口(以下、本実施形態において「第2の開口」と称する)34が形成されている。第1の開口31それぞれと第2の開口34とは、フレーム33の短手方向の中央部において互いに連通されている。なお、フレーム33における第1の開口31それぞれと第2の開口34との間の部位が、フレーム33の長手方向に沿った方向への可動部32の移動を規制する一対の規制突起を構成する。また、フレーム33の外形サイズは、ベース20の外形サイズに等しい。
可動部32は、フレーム33の第2の開口34内に配置される本体部320と、フレーム33の第1の開口31内にそれぞれ配置される接点用突片321とを有している。本体部320は、矩形板状に形成されている。本体部320の長手方向とフレーム33の長手方向とは略一致している。本体部320の長手方向の両端部それぞれの中央部には、接点用突片321が突設されている。接点用突片321の先端部は、第1の開口31内に配置されている。接点用突片321におけるベース20との対向面(図2における下面)には可動接点322が設けられている。可動接点322が一対の固定接点26それぞれに同時に接触した時、可動接点322は当該一対の固定接点26間を短絡させる。一方、本体部320の短手方向の両端部それぞれの中央部には、支点用突片323が突設されている。支点用突片323におけるカバー40との対向面(図2における上面)には支点突起324が設けられている。支点突起324は、可動部32の揺動動作(シーソ動作)の支点として使用される。
可動部32は、複数(例えば4つ)の支持片35によりフレーム33と一体に連結されている。各支持片35は、フレーム33の第2の開口34の長手方向における内側面と、本体部320の短手方向の外側面とを一体に連結している。4つの支持片35は、本体部320の中心に対して点対称となる位置に配置されている。
支持片35は、積層方向(z方向)に直交する平面内で本体部320の長手方向に沿った方向に蛇行しながら進む曲線形状を有する。これによって、可動部32はフレーム33に対して揺動自在に支持される。支持片35を蛇行形状に形成することで、支持片35の長さを長くできる。そのため、可動部32が揺動する際に支持片35がねじられることで生じるばね力のばね定数を適切に小さくすることができ、支持片35に加えられる応力も分散することができる。
可動部32、フレーム33及び支持片35は、例えば、50μm〜300μm程度、好ましくは200μm程度の厚みの半導体基板(例えば、シリコン基板や、SOI基板)をフォトリソグラフィ技術およびエッチング技術などの半導体微細加工技術を利用してパターニングすることにより形成することができる。
可動部32の本体部320におけるカバー40との対向面(図2における上面)側には、アーマチュア60が設けられている。アーマチュア60は、例えば、電磁軟鉄、電磁ステンレス、パーマロイなどの磁性材料を矩形板状に機械加工したものからなり、接着、溶接、熱着、或いはロウ付けなどの方法で本体部320に接合される。アーマチュア60は、駆動装置50の電磁石装置51が発生する磁場により可動部32を揺動させるために使用される。一方、可動部32におけるベース20との対向面側には、レシジュアル(レシジャル)70が設けられている。レシジュアル70は、可動部32とベース20との距離を好適な距離に設定するために使用される。
上記した機能部30のフレーム33は、可動接点322と一対の固定接点26とがそれぞれ対向するように位置合わせを行った状態で、ベース20に接合される。これにより、機能部30はベース20の表面側に取り付けられる。なお、フレーム33をベース20に接合するにあたっては、接合用の金属層(図示せず)を用いることができる。当該金属層は、グランドとして利用することができる。
カバー40は、例えば、直方体状のガラス基板45と、閉塞板42とを有する。ガラス基板45の外形サイズは、ベース20の外形サイズと等しい。ガラス基板45の中央部には、ガラス基板45を積層方向(z方向)に貫通する開孔部41が形成されている。閉塞板42は、ガラス基板45における機能部30との対向面(図2における下面)に密着接合され、開孔部41全体を閉塞している。したがって、開孔部41の内周面と閉塞板42とで囲まれる空間部が駆動装置50の収納室を構成している。閉塞板42は、例えば、厚みが5〜50μm程度、好ましくは20μm程度に形成されたシリコン板やガラス板などの薄板からなる。カバー40は、フレーム33におけるベース20側とは反対側の面(図2における上面)に接合される。なお、ガラス基板45をフレーム33に接合するにあたっては、接合用の金属層(図示せず)を用いることができる。当該金属層は、高周波用のシールド層として利用することができる。ただし、駆動装置50の磁場を遮断することがないように、当該金属層の材料には、非磁性体を用いる。
駆動装置50は、アーマチュア60を吸引する磁場を発生させる電磁石装置51と、可動部32をラッチするための永久磁石52とを備えている。電磁石装置51は、主として、ヨーク53と、一対のコイル54とを備えている。ヨーク53は、長尺矩形板状の主片530と、主片530の表面側(図2における下面側)の長手方向両端部それぞれに突設された矩形板状の脚片531とを一体に備えている。このようなヨーク53は、電磁軟鉄などの鉄板を曲げ加工あるいは鍛造加工することにより形成されている。永久磁石52は、直方体状に形成され、積層方向の一面側と他面側とが互いに異極となるように着磁されている。永久磁石52は、その他面をヨーク53の主片530の上記表面における長手方向中央部に当接させるようにして、ヨーク53に取り付けられる。各コイル54は、主片530における各脚片531と永久磁石52との間の部位それぞれに巻回される。また、駆動装置50には、一対のコイル端子55が設けられている。これら一対のコイル端子55間に電圧を印加することで、各コイル54に電流が流れる。このような駆動装置50は、カバー40の上記収納室に収納される。
なお、図1および図2に示すマイクロリレーでは、コイル54に通電するための駆動電極(図示せず)がガラス基板21の表面に対向する第2の主表面(裏面)上に形成されている。また、ガラス基板45における機能部30側とは反対側の面に、コイル端子55が接続される配線パターン43が形成されている。ここで、上記した駆動電極と配線パターン43とは、ガラス基板21を積層方向に貫通する貫通ビア27と、フレーム33を厚み方向に貫通する貫通ビア36と、カバー40を厚み方向に貫通する貫通ビア44とによって、電気的に接続されている。
また、図1及び図2には示さないが、1対の信号配線10においてベース20の外側となる端部は、ガラス基板21を貫通する孔の内部に埋め込まれた貫通信号配線を介して、ガラス基板21の第2の主表面(裏面)上に配置された裏面取出電極に電気的に接続されている。本発明の第1の実施の形態に関わる伝送線路は、信号配線10、貫通信号配線、及び裏面取出電極を含む、図2の点線Gで囲んだ部分に適用される。
次に、図3(a)〜図3(c)を参照して、図2に示すベース20における点線Gで囲んだ部分に適用される、本発明の第1の実施の形態に関わる伝送線路の構成を説明する。図3(a)は、図2に示すベース20における点線Gで囲んだ部分の機能部30側の面(表面)を示す平面図であり、図3(b)は、表面に対向する裏面を示す平面図であり、図3(c)は、図3(a)のA−A切断面に沿った断面図である。
本発明の第1の実施の形態に関わる伝送線路は、MEMS構造体に用いられる伝送線路であって、対向する第1の主表面F1(表面)及び第2の主表面F2(裏面)を有し、且つ表面F1に第1の凹みCa1が形成された誘電体基板の一例としてのガラス基板21と、第1の凹みCa1の底面BT上に配置され、且つ高周波を伝送する信号配線10と、表面F1上に配置され、且つ信号配線10から電気的に絶縁された表面グランド電極11と、裏面F2上に配置された裏面グランド電極14とを有する。
図3(a)の信号配線10は、1つの線状の配線であって、その両端において貫通信号配線12に接触している。図2のベース20における信号配線10に適用する場合、図3の信号配線10の中央部分を削除して、1対の信号配線10とすればよい。
貫通信号配線12は、ガラス基板21の表面F1から裏面F2までを貫通し、その表面F1側端部において信号配線10に接触し、その裏面F2側端部において裏面取出電極13に接触している。貫通信号配線12は円柱状の形状を有し、裏面取出電極13は、貫通信号配線12に対応する位置に配置され、且つ貫通信号配線12と同じ円形の平面形状を有する。
表面グランド電極11には線状の空隙部が設けられ、その空隙部の中央に線状の導体箔からなる信号配線10が配置されている。表面グランド電極11には接地電位が印加され、信号配線10とその両側の表面グランド電極11との間に形成される電界により電磁波が伝送される。また、信号配線10と表面グランド電極11との距離に調整することにより伝送線路の特性インピーダンスを任意に設計することができる。信号配線10と表面グランド電極11の隙間にはガラス基板21が表出している。
表面グランド電極11は、貫通グランド配線15に電気的に接続されている。貫通グランド配線15は、ガラス基板21の表面F1から裏面F2までを貫通し、その表面F1側端部において表面グランド電極11に接触し、その裏面F2側端部において裏面グランド電極14に接触している。貫通グランド配線15は円柱状の形状を有している。第1の実施の形態では、信号配線10の両側において、対を成す2つの貫通グランド配線15が配置されている。
裏面グランド電極14は、ガラス基板21の裏面F2のうち、裏面取出電極13が形成された領域及び裏面取出電極13の周辺領域を除いた部分に配置されている。裏面グランド電極14と裏面取出電極13との距離を調整することにより、伝送線路の特性インピーダンスを任意に設計することができる。裏面グランド電極14と裏面取出電極13の隙間にはガラス基板21が表出している。
図3(c)に示すように、ガラス基板21の表面F1上には第1の凹みCa1が形成され、第1の凹みCa1は裏面F2に対向する底面BT及び側面によって形成されている。第1の凹みCa1は線状の平面形状を有し、信号配線10は、線状の底面BTに沿って底面BTの中央部分に配置されている。
信号配線10の短手方向の端部から第1の凹みCa1の底面BTと側面との交線までの距離は、信号配線10の短手方向の幅の0〜2倍までの範囲が望ましい。また、第1の凹みCa1の側面は傾斜面を成しているが、底面に垂直を成していて構わない。
表面グランド電極11は、第1の凹みCa1の端部まで配置されている。換言すれば、表面グランド電極11は、第1の凹みCa1を除くガラス基板21の表面F1全体に配置されている。
次に、図3に示した伝送線路の製造方法の一例を説明する。例えば、500μmの厚みを有するガラス基板21に対して、貫通配線(12、15)用のスルーホール及び第1の凹みCa1を、ブラスト加工などを用いて形成する。ここで、スリット状の第1の凹みCa1の深さが200〜400μm、底面の幅が100〜400μmとなるように形成する。
ガラス基板21の裏面F2上に、金(Au)または銅(Cu)等の金属膜をメッキ処理によって成膜する。この時、上記した貫通配線(12、15)用のスルーホール内に金属膜が充填される。その後、フォトリソグラフィ技術及びエッチング技術を用いて、図3(b)に示すように、裏面グランド電極14及び裏面取出電極13をパターニングする。
同様にして、ガラス基板21の表面F1上に、AuまたはCu等の金属膜をメッキ処理によって成膜する。その後、フォトリソグラフィ技術及びエッチング技術を用いて、図3(a)に示すように、表面グランド電極11及び信号配線10をパターニングする。この時、信号配線10の線幅は、100〜300μmとする。これらの設計パラメータによれば、特性インピーダンスが50Ωの伝送線路を製造することができる。
次に、図4を参照して、図3(a)〜図3(c)に示した伝送線路が奏する作用効果を説明する。図4(a)は比較例に関わる伝送線路の断面図であり、図4(b)は本発明の第1の実施の形態に関わる伝送線路の断面図である。
比較例及び第1の実施の形態に係わる伝送線路は、共に、ガラス基板21の表裏面に形成されたグランド電極(11、14)に線状の空隙部を設け、その空隙部の中央に線状の導体箔からなる信号配線10を形成した構成である。そして、伝送線路は、信号配線10から両側の表面グランド電極11に向かう方向の電界ELと、ガラス基板21内部において信号配線10周囲を囲む方向、ガラス基板21外部において信号配線10の長手方向に沿った方向の磁界によって電磁波を伝送する。
図4(a)に示す比較例において、信号配線10及び表面グランド電極11はガラス基板21の平坦面に形成されているため、信号配線10から両側の表面グランド電極11に向かう方向の電界ELのうち、ガラス基板21の内部を貫通するものに対するガラス基板21の上方の空気層を通過するものの割合は大きくない。
これに対して、図4(b)に示す本発明の第1の実施の形態において、信号配線10は第1の凹みCa1の底面の中央部分に形成されているため、信号配線10から両側の表面グランド電極11に向かう方向の電界ELのうち、ガラス基板21の内部を貫通するものに対するガラス基板21の上方の空気層を通過するものの割合が大きくなる。
ガラスやシリコンなどの誘電体基板の誘電正接(タンジェントデルタ)は空気層の誘電正接に比べて大きいため、誘電体基板は空気層よりも誘電損失が大きい。したがって、第1の凹みCa1の内部に信号配線10を形成することにより、伝送線路の誘電損失を小さくすることができる。
以上説明したように、ガラス基板21の表面F1に第1の凹みCa1を形成し、第1の凹みCa1の底面BTに信号配線10を配置することにより、信号配線10と表面グランド電極11の間に形成される電束が貫通する誘電体として、ガラス基板21よりも誘電損失の少ない空気の割合を増やすことができるので、伝送線路の誘電損失を低減することができる。
また、第1の凹みCa1の底面BT上に信号配線10を配置することにより、平坦な表面F1上に信号配線10を配置した場合に比べて、信号配線10と裏面グランド電極14の距離を短くすることができるので、信号配線10と裏面グランド電極14が電磁的に結合した伝送線路において所望のインピーダンスを得ることができる。
更に、信号配線10が形成されるガラス基板21の一部分だけを薄くしてその他の部分を厚くすることができるので、ガラス基板21の機械的な強度は確保され、製造中、搬送中、使用中におけるハンドリングも従来と変らず、歩留まりの低下を抑制することができる。
(第2の実施の形態)
次に、図5(a)〜図5(c)を参照して、図2に示すベース20における点線Gで囲んだ部分に適用される、本発明の第2の実施の形態に関わる伝送線路の構成を説明する。図5(a)は、図2に示すベース20における点線Gで囲んだ部分の機能部30側の面(表面)を示す平面図であり、図5(b)は、表面に対向する裏面を示す平面図であり、図5(c)は、図5(a)のB−B切断面に沿った断面図である。
本発明の第2の実施の形態に関わる伝送線路は、MEMS構造体に用いられる伝送線路であって、対向する第1の主表面F1(表面)及び第2の主表面F2(裏面)を有し、且つ表面F1に第1の凹みCa1が形成された誘電体基板の一例としてのガラス基板21と、第1の凹みCa1の底面BT上に配置され、且つ高周波を伝送する信号配線10と、裏面F2上に配置された裏面グランド電極14とを有する。
図5(a)〜図5(c)の伝送線路は、図3(a)〜図3(c)の伝送線路と比べて、信号配線10から電気的に絶縁された表面グランド電極が表面F1上に配置されていない点、及び、表面グランド電極と裏面グランド電極14とを電気的に接続する貫通グランド配線がガラス基板21内に配置されていない点が異なるが、その他の構成は同じである。
図5(a)の信号配線10は、1つの線状の配線であって、その両端において貫通信号配線12に接触している。図2のベース20における信号配線10に適用する場合、図5の信号配線10の中央部分を削除して、1対の信号配線10とすればよい。
貫通信号配線12は、ガラス基板21の表面F1から裏面F2までを貫通し、その表面F1側端部において信号配線10に接触し、その裏面F2側端部において裏面取出電極13に接触している。貫通信号配線12は円柱状の形状を有し、裏面取出電極13は、貫通信号配線12に対応する位置に配置され、且つ貫通信号配線12と同じ円形の平面形状を有する。
図5(c)に示すように、ガラス基板21の表面F1上には第1の凹みCa1が形成され、第1の凹みCa1は裏面F2に対向する底面BT及び側面によって形成されている。第1の凹みCa1は線状の平面形状を有し、信号配線10は、線状の底面BTに沿って底面BTの中央部分に配置されている。
以上説明したように、第1の凹みCa1の底面BT上に信号配線10を配置することにより、平坦な表面F1上に信号配線10を配置した場合に比べて、信号配線10と裏面グランド電極14の距離を短くすることができるので、信号配線10と裏面グランド電極14が電磁的に結合した伝送線路において、インピーダンスの設計可能範囲を広げることができる。
また、信号配線10が形成されるガラス基板21の一部分だけを薄くしてその他の部分を厚くすることができるので、ガラス基板21の機械的な強度は確保され、製造中、搬送中、使用中におけるハンドリングも従来と変らず、歩留まりの低下を抑制することができる。
(その他の実施の形態)
上記のように、本発明は、2つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、図3(d)及び図5(d)に示すように、ガラス基板21の裏面F2に第2の凹みCa2を形成してもよい。第2の凹みCa2は、第1の凹みCa1に対向する位置に形成され、同じ線状の平面形状を有している。裏面グランド電極14は第2の凹みCa2の内面にも配置されている。これにより、信号配線10と裏面グランド電極14との距離を更に短くすることができる。よって、インピーダンスの設計可能範囲が更に広がる。
また、本発明の第1及び第2の実施の形態では、誘電体基板の一例としてガラス基板21について説明したが、誘電体基板は、単結晶シリコンからなるシリコン基板や、低温同時焼成セラミックス基板(LTCC基板)であっても構わない。それぞれの基板の利点を述べる。先ず、シリコン基板の場合は、フォトリソグラフィ技術及びエッチング技術といった半導体微細加工技術を利用することができるから、ガラス基板21を用いる場合に比べて、ベース20の加工を容易に行うことができる。特に、機能部30は、シリコンを用いて形成されているから、機能部30とベース20との線膨張係数をおおよそ等しくすることができる。そのため、線膨張係数の差に起因する応力を低減することができる。なお、シリコン基板としては、高抵抗のシリコンを用いることが望ましい。この場合には、高周波特性(特にスローウェーブモードでの高周波特性)を向上させることができる。
誘電体基板がガラス基板21である場合、比較的誘電率が低い物質であるガラスを用いることで高周波特性を向上させることができる。
低温同時焼成セラミックス基板は、ガラス基板21に比べて、直径が一様な円形状の貫通孔や内部配線(グランド層)を容易に形成することができる。貫通孔の直径が一様である場合には、貫通孔の直径が一様でない場合(例えば、孔の深さに従って径が変化する場合)に比べて、高周波特性が向上する。また、基板内部にグランド層を設けることにより、インピーダンスを調整することができ、インピーダンスの設計が容易になる。よって、ガラス基板に比べて、高周波の伝送特性を向上させることができる。
また、本発明の実施の形態では、MEMS構造体の一例として、マイクロリレーについて説明したが、これに限らず、高周波の電気信号を取り扱う、高周波スイッチ、共振器、フィルタ、発振器なども含まれる。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
10 信号配線
11 表面グランド電極
12 貫通信号配線
13 裏面取出電極
14 裏面グランド電極
15 貫通グランド配線
20 ベース
21 ガラス基板(誘電体基板)
26 固定接点
27、36、44 貫通ビア
30 機能部
31 第1の開口
32 可動部
33 フレーム
34 第2の開口
35 支持片
40 カバー
41 開孔部
42 閉塞板
43 配線パターン
45 ガラス基板
50 駆動装置
51 電磁石装置
52 永久磁石
53 ヨーク
54 コイル
55 コイル端子
60 アーマチュア
70 レシジュアル
320 本体部
321 接点用突片
322 可動接点
323 支点用突片
324 支点突起
530 主片
531 脚片
BT 底面
EL 電界
F1 表面(第1の主表面)
F2 裏面(第2の主表面)
G 点線

Claims (2)

  1. MEMS構造体に用いられる伝送線路であって、
    対向する第1の主表面及び第2の主表面を有し、且つ前記第1の主表面に第1の凹みが形成された誘電体基板と、
    前記第1の凹みの底面上に配置され、且つ高周波を伝送する信号配線と、
    前記第1の主表面上に配置され、且つ前記信号配線から電気的に絶縁された表面グランド電極と、
    前記第2の主表面上に配置された裏面グランド電極と
    を有することを特徴とする伝送線路。
  2. 前記第2の主表面上であって前記第1の凹みに対向する位置に第2の凹みが形成され、前記裏面グランド電極は、前記第2の凹みの内部にも配置されていることを特徴とする請求項1に記載の伝送線路。
JP2009071797A 2009-03-24 2009-03-24 伝送線路 Withdrawn JP2010226450A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009071797A JP2010226450A (ja) 2009-03-24 2009-03-24 伝送線路
PCT/JP2010/055081 WO2010110315A1 (ja) 2009-03-24 2010-03-24 伝送線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071797A JP2010226450A (ja) 2009-03-24 2009-03-24 伝送線路

Publications (1)

Publication Number Publication Date
JP2010226450A true JP2010226450A (ja) 2010-10-07

Family

ID=43043153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071797A Withdrawn JP2010226450A (ja) 2009-03-24 2009-03-24 伝送線路

Country Status (1)

Country Link
JP (1) JP2010226450A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014069258A1 (ja) * 2012-10-31 2014-05-08 株式会社村田製作所 高周波信号線路及びその製造方法
JP2016158035A (ja) * 2015-02-23 2016-09-01 国立大学法人富山大学 位相シフタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014069258A1 (ja) * 2012-10-31 2014-05-08 株式会社村田製作所 高周波信号線路及びその製造方法
JP5867621B2 (ja) * 2012-10-31 2016-02-24 株式会社村田製作所 高周波信号線路及びその製造方法
US9672956B2 (en) 2012-10-31 2017-06-06 Murata Manufacturing Co., Ltd. High-frequency signal line and manufacturing method thereof
JP2016158035A (ja) * 2015-02-23 2016-09-01 国立大学法人富山大学 位相シフタ

Similar Documents

Publication Publication Date Title
JP2001076605A (ja) 集積型マイクロスイッチおよびその製造方法
US8525623B2 (en) Integrated electromechanical relays
US7202765B2 (en) Latchable, magnetically actuated, ground plane-isolated radio frequency microswitch
WO2011145549A1 (ja) 配線構造を備えた構造体およびmemsリレー
JP2010226450A (ja) 伝送線路
CN101276705B (zh) 一种双稳态单晶硅梁射频微机电系统开关
JP2010225431A (ja) 伝送線路
JP2010226552A (ja) 伝送線路
WO2010110315A1 (ja) 伝送線路
US6989500B2 (en) Liquid metal contact reed relay with integrated electromagnetic actuator
WO2010074232A1 (ja) 配線構造およびこれを有するマイクロリレー
JP2010149268A (ja) 配線構造およびmemsリレー
JP2012084290A (ja) 接点構造及びその製造方法及び同接点構造を用いたマイクロリレー
JP2004048176A (ja) 高周波スイッチ、単極双投スイッチおよび多極多投スイッチ
JP2010153317A (ja) マイクロリレー
JP2012243673A (ja) Memsリレーの製造方法
JP2006252956A (ja) マイクロマシンスイッチ及び電子機器
JP2012084291A (ja) 接点構造及びその製造方法及び同接点構造を用いたマイクロリレー
JP4702325B2 (ja) マイクロリレー
JP2011096409A (ja) 接点装置及びそれを用いたリレー、並びにマイクロリレー
JP2010170981A (ja) 配線構造およびmemsリレー
JP4069827B2 (ja) マイクロリレー
JP2012084292A (ja) 接点構造及びそれを用いたマイクロリレー
JP2012084289A (ja) 接点構造及びそれを用いたマイクロリレー
JP2012212581A (ja) Memsリレー

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111207

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20111215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605