[go: up one dir, main page]

JP2010223998A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2010223998A
JP2010223998A JP2009068202A JP2009068202A JP2010223998A JP 2010223998 A JP2010223998 A JP 2010223998A JP 2009068202 A JP2009068202 A JP 2009068202A JP 2009068202 A JP2009068202 A JP 2009068202A JP 2010223998 A JP2010223998 A JP 2010223998A
Authority
JP
Japan
Prior art keywords
substrate
display device
power supply
liquid crystal
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009068202A
Other languages
Japanese (ja)
Inventor
Yasuyuki Mishima
康之 三島
Takayuki Higuchi
孝行 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2009068202A priority Critical patent/JP2010223998A/en
Publication of JP2010223998A publication Critical patent/JP2010223998A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】薄型化、低コスト化を図る。
【解決手段】基板と、表示領域に設けられた複数の画素と、前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、前記表示領域以外の領域に設けられた少なくとも1個の保護ダイオード素子を有し、前記少なくとも1個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続される。前記各画素は、前記基板上に形成されたアクティブ素子を有し、前記少なくとも1個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成される。前記少なくとも1個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタである
【選択図】図1
[PROBLEMS] To reduce the thickness and cost.
A display device having a substrate, a plurality of pixels provided in a display region, and a flexible substrate connected to one side of the substrate, wherein at least one provided in a region other than the display region. The at least one protection diode element is connected to a predetermined terminal of the flexible substrate by a pair of diode wirings. Each of the pixels has an active element formed on the substrate, and the at least one protection diode element is formed in the same process as the active element. The at least one protective diode element is a diode-connected thin film transistor.

Description

本発明は、表示装置に係わり、特に、表示装置の薄型化、低コスト化を図る上で有効な技術に関する。   The present invention relates to a display device, and more particularly to a technique effective in reducing the thickness and cost of a display device.

アクティブ素子として薄膜トランジスタを使用するTFT方式の液晶表示装置は高精細な画像を表示できるため、テレビ、パソコン用ディスプレイ等の表示装置として使用されている。特に、小型のTFT方式の液晶表示装置は、例えば下記特許文献1に記載されているように、携帯電話機の表示部として多用されている。
一般に、液晶表示装置の液晶表示パネルは、隣接する2本の走査線(ゲート線ともいう。)と、隣接する2本の映像線(ソース線またはドレイン線ともいう。)とで囲まれる領域に、走査線からの走査信号によってオンする薄膜トランジスタと、映像線からの映像信号が前述の薄膜トランジスタを介して供給される画素電極とが形成されて、所謂、画素が構成される。
これら複数の画素が形成された領域が表示領域であり、当該表示領域を囲んで周辺領域が存在する。周辺領域には、映像駆動回路及び走査線駆動回路を構成する半導体チップ、あるいは、表示領域の走査線と、映像線とを夫々接続するための配線が設けられている。
また、液晶表示パネルは周辺部に形成された端子群を有し、この端子群には、フレキシブル基板が電気的・機械的に接続されている。
A TFT liquid crystal display device using a thin film transistor as an active element can display a high-definition image, and is therefore used as a display device for a television, a personal computer display, or the like. In particular, a small TFT liquid crystal display device is widely used as a display unit of a cellular phone as described in, for example, Patent Document 1 below.
In general, a liquid crystal display panel of a liquid crystal display device has a region surrounded by two adjacent scanning lines (also referred to as gate lines) and two adjacent video lines (also referred to as source lines or drain lines). A so-called pixel is formed by forming a thin film transistor which is turned on by a scanning signal from a scanning line and a pixel electrode to which a video signal from a video line is supplied through the thin film transistor.
A region where the plurality of pixels are formed is a display region, and there is a peripheral region surrounding the display region. In the peripheral area, semiconductor chips constituting the video driving circuit and the scanning line driving circuit, or wirings for connecting the scanning lines of the display area and the video lines are provided.
Further, the liquid crystal display panel has a terminal group formed in the peripheral portion, and a flexible substrate is electrically and mechanically connected to the terminal group.

特開2007−25484号公報JP 2007-25484 A

従来の液晶表示装置において、液晶表示パネルの周辺領域に形成される半導体チップは、電源回路を有する。そして、フレキシブル基板には、電源回路を構成する電圧安定化コンデンサ、および昇圧用コンデンサが実装される。さらに、フレキシブル基板には、保護ダイオードも実装されている。
しかしながら、従来の液晶表示装置では、フレキシブル基板上に、電圧安定化コンデンサ、昇圧用コンデンサ、および、保護ダイオードを実装する必要があり、液晶表示装置の小型化の観点においては、その分不利という問題点があった。また、電圧安定化コンデンサ、昇圧用コンデンサ、および、保護ダイオードは、汎用のチップ部品を用いるためた、その分、液晶表示装置の製造コストが上昇するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、薄型化、低コスト化を図ることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
In a conventional liquid crystal display device, a semiconductor chip formed in a peripheral region of a liquid crystal display panel has a power supply circuit. The flexible substrate is mounted with a voltage stabilizing capacitor and a boosting capacitor constituting the power circuit. Furthermore, a protective diode is also mounted on the flexible substrate.
However, in the conventional liquid crystal display device, it is necessary to mount a voltage stabilizing capacitor, a boosting capacitor, and a protection diode on a flexible substrate, which is disadvantageous in terms of downsizing the liquid crystal display device. There was a point. In addition, since the voltage stabilizing capacitor, the boosting capacitor, and the protection diode use general-purpose chip parts, there is a problem that the manufacturing cost of the liquid crystal display device increases correspondingly.
The present invention has been made to solve the above-described problems of the prior art, and an object of the present invention is to provide a technique capable of reducing the thickness and cost of a display device. is there.
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
(1)基板と、表示領域に設けられた複数の画素と、前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、前記表示領域以外の領域に設けられた少なくとも1個の保護ダイオード素子を有し、前記少なくとも1個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続されている。
(2)(1)において、前記各画素は、前記基板上に形成されたアクティブ素子を有し、前記少なくとも1個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成される。
(3)(1)または(2)において、前記少なくとも1個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタである。
(4)(1)ないし(3)の何れかにおいて、前記基板は、前記複数の画素を駆動する駆動回路を有し、前記駆動回路は、内部電源電圧を生成する電源回路を有し、前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の安定化コンデンサが実装されており、前記少なくとも1個のダイオード素子は、前記フレキシブル基板上で、前記フレキシブル基板の外部電源電圧が入力される端子と、前記フレキシブル基板の前記安定化コンデンサが接続される端子の中の1つの端子との間に接続されている。
(5)(4)において、前記基板の前記表示領域の周囲には、前記駆動回路から前記画素に駆動電圧を供給する配線層が形成されており、前記少なくとも1個のダイオード素子は、前記駆動回路の前記基板の一辺に直交する2辺の少なくとも一方の辺の外側で、前記配線層の外側の領域に形成されている。
(6)(4)または(5)において、前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の昇圧用コンデンサが実装されている。
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
(1) A display device having a substrate, a plurality of pixels provided in a display region, and a flexible substrate connected to one side of the substrate, wherein at least one provided in a region other than the display region A protective diode element is included, and the at least one protective diode element is connected to a predetermined terminal of the flexible substrate by a pair of diode wirings.
(2) In (1), each of the pixels has an active element formed on the substrate, and the at least one protective diode element is formed in the same process as the active element.
(3) In (1) or (2), the at least one protective diode element is a diode-connected thin film transistor.
(4) In any one of (1) to (3), the substrate includes a drive circuit that drives the plurality of pixels, and the drive circuit includes a power supply circuit that generates an internal power supply voltage, A plurality of stabilizing capacitors constituting the power supply circuit in the drive circuit are mounted on the flexible substrate, and the at least one diode element is connected to the external power supply voltage of the flexible substrate on the flexible substrate. Is connected to one terminal among the terminals to which the stabilizing capacitor of the flexible substrate is connected.
(5) In (4), a wiring layer for supplying a driving voltage from the driving circuit to the pixel is formed around the display area of the substrate, and the at least one diode element is the driving circuit. The circuit is formed in a region outside the wiring layer outside at least one of two sides orthogonal to one side of the substrate.
(6) In (4) or (5), a plurality of boosting capacitors constituting the power supply circuit in the drive circuit are mounted on the flexible substrate.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、薄型化、低コスト化を図ることが可能となる。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the display device of the present invention, it is possible to reduce the thickness and the cost.

本発明の実施例の液晶表示装置の液晶表示パネルの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the liquid crystal display panel of the liquid crystal display device of the Example of this invention. 本実施例の第1の基板を説明するための模式図である。It is a schematic diagram for demonstrating the 1st board | substrate of a present Example. 半導体チップの電源回路が生成する複数の電圧レベルの電圧、及び、各信号線に供給する電圧波形の一例を示す図である。It is a figure which shows an example of the voltage waveform supplied to each of the voltage of the several voltage level which the power supply circuit of a semiconductor chip produces | generates, and each signal line. 従来の液晶表示パネルの第1の基板(SUB1)を説明するための模式図である。It is a schematic diagram for demonstrating the 1st board | substrate (SUB1) of the conventional liquid crystal display panel. 図1、図4に示す保護ダイオード(D1,D2)の具体的な構成を説明するための図である。FIG. 5 is a diagram for explaining a specific configuration of protection diodes (D1, D2) shown in FIGS. 1 and 4; 図1に示す保護ダイオード(D1,D2)の配置位置を説明するための図である。It is a figure for demonstrating the arrangement position of the protection diode (D1, D2) shown in FIG.

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例では、表示パネルの一例として液晶表示パネルを用いて説明する。なお、表示パネルとしては、液晶表示パネルに限らず、有機発光ダイオード素子や表面伝導型電子放出素子を用いることも可能である。
[実施例]
図1は、本発明の実施例の液晶表示装置の液晶表示パネルの概略構成を示すブロック図である。本実施例の液晶表示装置は、携帯電話機の表示部として使用される、小型のTFT方式の液晶表示装置である。
図1に示すように、本実施例の液晶表示パネルは、画素電極、薄膜トランジスタ等が設けられた第1の基板(TFT基板、アクティブマトリクス基板ともいう)(SUB1)と、カラーフィルタ等が形成される第2の基板(対向基板ともいう)(SUB2)とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
このように、本実施例の液晶表示装置では、液晶が一対の基板の間に挟持された構造となっている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In all the drawings for explaining the embodiments, parts having the same functions are given the same reference numerals, and repeated explanation thereof is omitted.
In this embodiment, a liquid crystal display panel will be described as an example of a display panel. The display panel is not limited to the liquid crystal display panel, and an organic light emitting diode element or a surface conduction electron-emitting element can also be used.
[Example]
FIG. 1 is a block diagram showing a schematic configuration of a liquid crystal display panel of a liquid crystal display device according to an embodiment of the present invention. The liquid crystal display device of this embodiment is a small TFT liquid crystal display device used as a display unit of a mobile phone.
As shown in FIG. 1, the liquid crystal display panel of this embodiment includes a first substrate (also referred to as a TFT substrate or an active matrix substrate) (SUB1) provided with pixel electrodes, thin film transistors, and the like, a color filter, and the like. A second substrate (also referred to as a counter substrate) (SUB2) is stacked with a predetermined gap therebetween, and the two substrates are bonded together by a sealing material provided in a frame shape in the vicinity of the peripheral edge between the two substrates. The liquid crystal is sealed and sealed inside the sealing material between the two substrates from a liquid crystal sealing port provided in a part of the sealing material, and a polarizing plate is attached to the outside of both the substrates.
Thus, the liquid crystal display device of this example has a structure in which the liquid crystal is sandwiched between a pair of substrates.

また、第1の基板(SUB1)は、第2の基板(SUB2)よりも大きな面積を有し、第1の基板(SUB1)の、第2の基板(SUB2)と対向しない領域には、薄膜トランジスタを駆動するドライバを構成する半導体チップ(Dr)が実装され、さらに、当該領域の一辺の周辺部には、フレキシブル配線基板(FPC)が実装される。本実施例では半導体チップ(Dr)により表示装置を駆動する例を示しているが、駆動回路を薄膜トランジスタ等を用いて第1の基板(SUB1)に一体的に形成して駆動回路を内蔵するようにしてもよい。
尚、基板の材質は絶縁性の基板であればよく、ガラスに限られず、プラスチックなどでもよい。また、カラーフィルタは対向基板側ではなくTFT基板側に設けてもよい。また、対向電極は、TN方式やVA方式の液晶表示パネルであれば対向基板側に設けられる。IPS方式の場合は、TFT基板側に設けられる。
なお、本発明において、液晶表示パネルの内部構造とは関係がない場合は、液晶表示パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶表示パネルであっても適用可能である。
The first substrate (SUB1) has a larger area than the second substrate (SUB2), and a thin film transistor is provided in a region of the first substrate (SUB1) that does not face the second substrate (SUB2). A semiconductor chip (Dr) that constitutes a driver for driving is mounted, and a flexible printed circuit board (FPC) is mounted on the periphery of one side of the region. In this embodiment, an example in which a display device is driven by a semiconductor chip (Dr) is shown. However, a driving circuit is integrally formed on a first substrate (SUB1) using a thin film transistor or the like so as to incorporate the driving circuit. It may be.
The material of the substrate may be an insulating substrate, and is not limited to glass but may be plastic. Further, the color filter may be provided not on the counter substrate side but on the TFT substrate side. The counter electrode is provided on the counter substrate side in the case of a TN liquid crystal display panel or a VA liquid crystal display panel. In the case of the IPS system, it is provided on the TFT substrate side.
In the present invention, when there is no relation to the internal structure of the liquid crystal display panel, detailed description of the internal structure of the liquid crystal display panel is omitted. Furthermore, the present invention can be applied to a liquid crystal display panel having any structure.

図2は、本実施例の第1の基板(SUB1)を説明するための模式図である。
図2において、1は液晶表示パネル、ARは表示領域であり、この表示領域AR内には、画素2がマトリクス状に形成される。画素2は、画素電極(PX)と、映像電圧を画素電極(PX)に印加するための薄膜トランジスタ(TFT)を有する。また、各画素2には、走査線(G)、映像線(D)、及び対向電極線(C)が接続されている。
行方向の薄膜トランジスタ(TFT)のゲート電極は、走査線(G)に接続され、列方向の薄膜トランジスタ(TFT)のドレイン電極は、映像線(D)に接続される。薄膜トランジスタ(TFT)のソース電極は、画素電極(PX)に接続される。また、画素電極(PX)と対向電極線(C)との間には、等価的に液晶容量(CLC)が形成されるとともに、画素電極(PX)と対向電極線(C)との間には、保持容量(Cadd)も配置される。
走査線(G)は走査線配線(GW)を介して、また、対向電極線(C)は対向電極線配線(CW)を介して半導体チップ(Dr)に接続される。なお、映像線(D)も、映像線配線(図示せず)を介して、半導体チップ(Dr)に接続される。
本実施例では、走査線(G)に、薄膜トランジスタ(TFT)をオンとするHighレベルの走査電圧を順次印加する。これにより、1表示ラインの薄膜トランジスタ(TFT)が順次オンとなり、映像線(D)上の映像電圧が、1表示ラインの画素電極(PX)に印加される。これにより、液晶表示パネル1に画像が表示される。
FIG. 2 is a schematic diagram for explaining the first substrate (SUB1) of the present embodiment.
In FIG. 2, 1 is a liquid crystal display panel, AR is a display area, and pixels 2 are formed in a matrix in the display area AR. The pixel 2 includes a pixel electrode (PX) and a thin film transistor (TFT) for applying a video voltage to the pixel electrode (PX). Each pixel 2 is connected with a scanning line (G), a video line (D), and a counter electrode line (C).
The gate electrode of the thin film transistor (TFT) in the row direction is connected to the scanning line (G), and the drain electrode of the thin film transistor (TFT) in the column direction is connected to the video line (D). A source electrode of the thin film transistor (TFT) is connected to the pixel electrode (PX). In addition, a liquid crystal capacitor (C LC ) is equivalently formed between the pixel electrode (PX) and the counter electrode line (C), and between the pixel electrode (PX) and the counter electrode line (C). Is also provided with a storage capacitor (Cadd).
The scanning line (G) is connected to the semiconductor chip (Dr) via the scanning line wiring (GW), and the counter electrode line (C) is connected to the semiconductor chip (Dr) via the counter electrode line wiring (CW). Note that the video line (D) is also connected to the semiconductor chip (Dr) via a video line wiring (not shown).
In this embodiment, a high level scanning voltage for turning on a thin film transistor (TFT) is sequentially applied to the scanning line (G). Thereby, the thin film transistors (TFTs) in one display line are sequentially turned on, and the video voltage on the video line (D) is applied to the pixel electrode (PX) in one display line. Thereby, an image is displayed on the liquid crystal display panel 1.

第1の基板(SUB1)の周辺部に実装されるフレキシブル配線基板(FPC)には、電圧安定化コンデンサ8と、昇圧用コンデンサ9が実装されている。また、液晶表示パネル内1の周辺部の表示領域(AR)外には、D1,D2の保護ダイオード10Aが形成される。
外部より映像信号、第1の外部電源電圧(VCI)11、および第2の外部電源電圧(VSS)12がフレキシブル基板(FPC)に入力されると、それらは、それぞれ半導体チップ(Dr)に入力される。
半導体チップ(Dr)は、電源回路を有しており、この電源回路は、電圧安定化コンデンサ8、昇圧用コンデンサ9、及び保護ダイオード10Aで構成される。半導体チップ(Dr)の電源回路は、第1の外部電源電圧(VCI)11と、第2の外部電源電圧(VSS)12とを用いて、電圧安定化コンデンサ8と、昇圧用コンデンサ9を用いたチャージポンプ回路により、各配線に供給する複数の電圧レベルの内部電源電圧を生成する。
A voltage stabilizing capacitor 8 and a boosting capacitor 9 are mounted on a flexible wiring board (FPC) mounted on the periphery of the first substrate (SUB1). Further, D1 and D2 protective diodes 10A are formed outside the display area (AR) in the periphery of the liquid crystal display panel 1.
When an external video signal, a first external power supply voltage (VCI) 11 and a second external power supply voltage (VSS) 12 are input to the flexible substrate (FPC), they are input to the semiconductor chip (Dr), respectively. Is done.
The semiconductor chip (Dr) has a power supply circuit, and this power supply circuit includes a voltage stabilizing capacitor 8, a boosting capacitor 9, and a protection diode 10A. The power supply circuit of the semiconductor chip (Dr) uses a first external power supply voltage (VCI) 11 and a second external power supply voltage (VSS) 12, and uses a voltage stabilizing capacitor 8 and a boosting capacitor 9. The internal power supply voltage of a plurality of voltage levels supplied to each wiring is generated by the charge pump circuit.

図3に、半導体チップ(Dr)内の電源回路が生成する複数の電圧レベルの電圧、及び、各信号線に供給する電圧波形の一例を示す。なお、この図3は、模式図であり、各電圧レベルを正確に表すものではない。
半導体チップ(Dr)内の電源回路は、第1の外部電源電圧(VCI)11と、第2の外部電源電圧(VSS)12とから、レギュレータ回路等により基準電圧(VC)を生成する。その後、電圧安定化コンデンサ8と、昇圧用コンデンサ9を用いたチャージポンプ回路等により、走査線正電源(VG1)20、走査線負電源(VG2)21、映像線正電源(VD1)22、映像線負電源(VD2)23、対向電極線正電源(VCOM1)24、及び、対向電極線負電源(VCOM2)25を更に生成する。
生成した20ないし25の内部電源電圧を用い、例えば、走査線電圧26、映像線電圧27、及び、対向電極線電圧28を、それぞれ薄膜トランジスタ(TFT)のゲート電極とドレイン電極、および、対向電極線(C)に供給する。
FIG. 3 shows an example of voltages at a plurality of voltage levels generated by the power supply circuit in the semiconductor chip (Dr) and voltage waveforms supplied to each signal line. FIG. 3 is a schematic diagram and does not accurately represent each voltage level.
The power supply circuit in the semiconductor chip (Dr) generates a reference voltage (VC) from the first external power supply voltage (VCI) 11 and the second external power supply voltage (VSS) 12 by a regulator circuit or the like. Thereafter, a scanning line positive power source (VG1) 20, a scanning line negative power source (VG2) 21, a video line positive power source (VD1) 22, and a video by a charge pump circuit using the voltage stabilizing capacitor 8 and the boosting capacitor 9 or the like. A line negative power source (VD2) 23, a counter electrode line positive power source (VCOM1) 24, and a counter electrode line negative power source (VCOM2) 25 are further generated.
Using the generated internal power supply voltages 20 to 25, for example, the scanning line voltage 26, the video line voltage 27, and the counter electrode line voltage 28 are respectively converted into the gate electrode and drain electrode of the thin film transistor (TFT), and the counter electrode line. Supply to (C).

D1,D2からなる保護ダイオード10Aは、複数の電圧レベルの電圧生成時の立ち上がり時間差等による電圧順位の逆ざやによる半導体チップ(Dr)のラッチアップや、半導体チップ(Dr)内の故障を抑制するためのものである。
ここで、D1の保護ダイオードは、第1の基板(SUB1)上に形成されたダイオード配線(DW)を介して、第1の外部電源電圧(VCI)11の入力端子と、電源回路で生成される映像線正電源(VD1)を安定化するための安定化コンデンサ(C1)が接続される端子との間に接続され、D2の保護ダイオードは、第1の基板(SUB1)上に形成されたダイオード配線(DW)を介して、半導体チップ(Dr)の第2の外部電源電圧(VSS)12の入力端子と、電源回路で生成される走査線負電源(VG2)を安定化するための安定化コンデンサ(C2)が接続される端子との間に接続される。
D1,D2の保護ダイオード10Aは、画素2内の薄膜トランジスタ(TFT)と同一工程で作成される。同様に、ダイオード配線も、例えば、走査線(G)、あるいは、映像線(D)と同一工程で作成される。
The protection diode 10A composed of D1 and D2 suppresses the latch-up of the semiconductor chip (Dr) due to the reverse of the voltage order due to the rise time difference at the time of generating a plurality of voltage levels, and the failure in the semiconductor chip (Dr). belongs to.
Here, the protection diode of D1 is generated by the input terminal of the first external power supply voltage (VCI) 11 and the power supply circuit via the diode wiring (DW) formed on the first substrate (SUB1). The protective diode D2 is formed on the first substrate (SUB1) and connected to a terminal to which a stabilization capacitor (C1) for stabilizing the video line positive power supply (VD1) is connected. Stabilization for stabilizing the input terminal of the second external power supply voltage (VSS) 12 of the semiconductor chip (Dr) and the scanning line negative power supply (VG2) generated by the power supply circuit via the diode wiring (DW). And the terminal to which the capacitor (C2) is connected.
The protective diodes 10 </ b> A for D <b> 1 and D <b> 2 are formed in the same process as the thin film transistor (TFT) in the pixel 2. Similarly, the diode wiring is created in the same process as the scanning line (G) or the video line (D), for example.

図5は、D1,D2の保護ダイオード10Aの具体的な構成を説明するための図である。図5(a)に示すように、D1,D2の保護ダイオード10Aは、薄膜トランジスタのドレイン電極とゲート電極とを共通に接続した、所謂、ダイオード接続の薄膜トランジスタで構成される。
前述したように、D1,D2の保護ダイオード10Aは、画素2内の薄膜トランジスタ(TFT)と同一工程で作成される。したがって、画素2内の薄膜トランジスタ(TFT)の半導体層がアモルファスシリコンで構成される場合には、D1,D2の保護ダイオード10Aの半導体層もアモルファスシリコンで構成される。
さらに、駆動回路を、薄膜トランジスタ等を用いて第1の基板(SUB1)に一体的に形成して、駆動回路を内蔵する場合、画素2内の薄膜トランジスタ(TFT)の半導体層はポリシリコンで構成される。したがって、この場合には、D1,D2の保護ダイオード10Aの半導体層もポリシリコンで構成される。
また、図2、図4では、D1,D2の保護ダイオード10Aが、1個のみを場合を図示しているが、図5(b)、(c)に示すように、D1,D2の保護ダイオードは、2個以上のダイオードが直列、あるいは並列に接続されたものであってもよい。
FIG. 5 is a diagram for explaining a specific configuration of the protection diode 10A of D1 and D2. As shown in FIG. 5A, the protective diodes 10A of D1 and D2 are so-called diode-connected thin film transistors in which the drain electrode and the gate electrode of the thin film transistors are connected in common.
As described above, the protective diodes 10 </ b> A of D <b> 1 and D <b> 2 are formed in the same process as the thin film transistor (TFT) in the pixel 2. Therefore, when the semiconductor layer of the thin film transistor (TFT) in the pixel 2 is made of amorphous silicon, the semiconductor layer of the protection diode 10A of D1 and D2 is also made of amorphous silicon.
Further, in the case where the driver circuit is integrally formed on the first substrate (SUB1) using a thin film transistor or the like and the driver circuit is incorporated, the semiconductor layer of the thin film transistor (TFT) in the pixel 2 is made of polysilicon. The Therefore, in this case, the semiconductor layer of the protective diode 10A of D1 and D2 is also made of polysilicon.
FIGS. 2 and 4 show the case where only one protection diode 10A for D1 and D2 is provided. However, as shown in FIGS. 5B and 5C, the protection diodes for D1 and D2 are shown. May be one in which two or more diodes are connected in series or in parallel.

図6は、D1,D2の保護ダイオード10Aの配置位置を説明するための回路図である。図6に示すように、第1の基板(SUB1)の表示領域(AR)の周囲には、走査線配線(GW)が密に形成されている。
そのため、第1の基板(SUB1)の表示領域(AR)の周囲に、D1,D2の保護ダイオード10A、あるいはダイオード配線(DW)を配置するためには、第1の基板(SUB1)の面積を広げる必要がある。
そこで、半導体チップ(Dr)の一方の短辺の外側、あるいは、図6に示すように、半導体チップ(Dr)の2つの短辺の外側で、走査線配線(GW)における半導体チップ(Dr)に接続される斜め配線の外側に、D1,D2の保護ダイオード10Aを配置することにより、第1の基板(SUB1)の面積を広げることなく、D1,D2の保護ダイオード10Aを配置することが可能となる。
FIG. 6 is a circuit diagram for explaining the arrangement positions of the protective diodes 10A of D1 and D2. As shown in FIG. 6, the scanning line wiring (GW) is densely formed around the display area (AR) of the first substrate (SUB1).
Therefore, in order to arrange the protective diodes 10A of D1 and D2 or the diode wiring (DW) around the display area (AR) of the first substrate (SUB1), the area of the first substrate (SUB1) is reduced. It is necessary to spread.
Therefore, the semiconductor chip (Dr) in the scanning line wiring (GW) outside one short side of the semiconductor chip (Dr) or outside the two short sides of the semiconductor chip (Dr) as shown in FIG. By disposing the protective diodes 10A for D1 and D2 on the outside of the diagonal wiring connected to, it is possible to dispose the protective diodes 10A for D1 and D2 without increasing the area of the first substrate (SUB1). It becomes.

[従来例]
図4は、従来の液晶表示パネルの第1の基板(SUB1)を説明するための模式図である。図4に示す従来の液晶表示パネルは、D1,D2の保護ダイオード10がフレキシブル配線基板(FPC)上に実装されている点で、図2に示す本実施例の液晶表示パネルと相違するが、それ以外の点は同じであるので再度の説明は省略する。
図4に示す従来の液晶表示パネル1においては、フレキシブル基板(FPC)上に、電圧安定化コンデンサ8と、昇圧用コンデンサ9、および、保護ダイオード(D1,D2)10を実装する必要があり、液晶表示パネルの小型化の観点においてはその分不利であり、また、それらの部品は、汎用のチップ部品を用いるため、その分、液晶表示装置の製造コストが上昇する。
[Conventional example]
FIG. 4 is a schematic diagram for explaining a first substrate (SUB1) of a conventional liquid crystal display panel. The conventional liquid crystal display panel shown in FIG. 4 is different from the liquid crystal display panel of this embodiment shown in FIG. 2 in that the protective diodes 10 of D1 and D2 are mounted on a flexible wiring board (FPC). Since the other points are the same, the description thereof will be omitted.
In the conventional liquid crystal display panel 1 shown in FIG. 4, it is necessary to mount a voltage stabilizing capacitor 8, a boosting capacitor 9, and protective diodes (D1, D2) 10 on a flexible substrate (FPC). From the viewpoint of miniaturization of the liquid crystal display panel, it is disadvantageous, and since these components use general-purpose chip components, the manufacturing cost of the liquid crystal display device is increased accordingly.

これに対して、本実施例では、液晶表示パネルを構成する第1の基板(SUB1)上に、ダイオード(D1,D2)を形成し、それを保護ダイオードとして用いることにより、フレキシブル配線基板(FPC)上の保護ダイオード(D1,D2)を削除することができる。
これにより、本実施例では、従来よりも液晶表示パネル1の小型化を図ることができ、また、そのダイオードに関しては、液晶表示パネル1内の配線、薄膜トランジスタ(TFT)を形成するために必要な、金属層、Si層で同時に形成することができるので、従来の液晶表示パネル1の製造コストと同等で、ダイオード(D1,D2)を形成できるため、その分、汎用ダイオード分の製造コストを低減することができる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
On the other hand, in this embodiment, a flexible wiring board (FPC) is formed by forming diodes (D1, D2) on the first substrate (SUB1) constituting the liquid crystal display panel and using them as protective diodes. ) The protective diodes (D1, D2) above can be deleted.
As a result, in this embodiment, the liquid crystal display panel 1 can be made smaller than before, and the diode is necessary for forming wirings and thin film transistors (TFTs) in the liquid crystal display panel 1. Since the metal layer and the Si layer can be formed at the same time, diodes (D1, D2) can be formed at the same manufacturing cost as the conventional liquid crystal display panel 1, thereby reducing the manufacturing cost for general-purpose diodes. can do.
As mentioned above, the invention made by the present inventor has been specifically described based on the above embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Of course.

SUB1 第1の基板(TFT基板、アクティブマトリクス基板)
SUB2 第2の基板(対向基板)
Dr 半導体チップ
FPC フレキシブル配線基板
AR 表示領域
PX 画素電極
TFT 薄膜トランジスタ
G 走査線
GW 走査線配線
D 映像線
C 対向電極線
CW 対向電極線配線
DW ダイオード配線
LC 液晶容量
Cadd 保持容量
1 液晶表示パネル
2 画素
8 電圧安定化コンデンサ
9 昇圧用コンデンサ
10,10A 保護ダイオード(D1,D2)
SUB1 First substrate (TFT substrate, active matrix substrate)
SUB2 Second substrate (counter substrate)
Dr semiconductor chip FPC flexible wiring board AR display area PX pixel electrode TFT thin film transistor G scanning line GW scanning line wiring D video line C counter electrode line CW counter electrode line wiring DW diode wiring C LC liquid crystal capacity Cadd holding capacity 1 liquid crystal display panel 2 pixels 8 Voltage stabilizing capacitor 9 Boosting capacitor 10, 10A Protection diode (D1, D2)

Claims (7)

基板と、
表示領域に設けられた複数の画素と、
前記基板の一辺に接続されるフレキシブル基板とを有する表示装置であって、
前記表示領域以外の領域に設けられた少なくとも1個の保護ダイオード素子を有し、
前記少なくとも1個の保護ダイオード素子は、一対のダイオード配線により前記フレキシブル基板の所定の端子に接続されていることを特徴とする表示装置。
A substrate,
A plurality of pixels provided in the display area;
A display device having a flexible substrate connected to one side of the substrate,
Having at least one protective diode element provided in a region other than the display region;
The display device, wherein the at least one protective diode element is connected to a predetermined terminal of the flexible substrate by a pair of diode wirings.
前記各画素は、前記基板上に形成されたアクティブ素子を有し、
前記少なくとも1個の保護ダイオード素子は、前記アクティブ素子と同一工程で形成されていることを特徴とする請求項1に記載の表示装置。
Each of the pixels has an active element formed on the substrate,
The display device according to claim 1, wherein the at least one protection diode element is formed in the same process as the active element.
前記少なくとも1個の保護ダイオード素子は、ダイオード接続された薄膜トランジスタであることを特徴とする請求項1または請求項2に記載の表示装置。   3. The display device according to claim 1, wherein the at least one protective diode element is a diode-connected thin film transistor. 前記基板は、前記複数の画素を駆動する駆動回路を有し、
前記駆動回路は、内部電源電圧を生成する電源回路を有し、
前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の安定化コンデンサが実装されており、
前記少なくとも1個のダイオード素子は、前記フレキシブル基板上で、前記フレキシブル基板の外部電源電圧が入力される端子と、前記フレキシブル基板の前記安定化コンデンサが接続される端子の中の1つの端子との間に接続されていることを特徴とする請求項1ないし請求項3のいずれか1項に記載の表示装置。
The substrate has a drive circuit for driving the plurality of pixels,
The drive circuit includes a power supply circuit that generates an internal power supply voltage;
A plurality of stabilizing capacitors constituting the power supply circuit in the drive circuit are mounted on the flexible substrate,
The at least one diode element includes, on the flexible substrate, a terminal to which an external power supply voltage of the flexible substrate is input and one terminal among the terminals to which the stabilization capacitor of the flexible substrate is connected. The display device according to claim 1, wherein the display device is connected between the display devices.
前記基板の前記表示領域の周囲には、前記駆動回路から前記画素に駆動電圧を供給する配線層が形成されており、
前記少なくとも1個のダイオード素子は、前記駆動回路の前記基板の一辺に直交する2辺の少なくとも一方の辺の外側で、前記配線層の外側の領域に形成されていることを特徴とする請求項4に記載の表示装置。
A wiring layer for supplying a driving voltage from the driving circuit to the pixel is formed around the display area of the substrate.
The at least one diode element is formed in a region outside the wiring layer outside at least one side of two sides orthogonal to one side of the substrate of the drive circuit. 4. The display device according to 4.
前記フレキシブル基板上には、前記駆動回路内の前記電源回路を構成する複数の昇圧用コンデンサが実装されていることを特徴とする請求項4または請求項5に記載の表示装置。   The display device according to claim 4, wherein a plurality of boosting capacitors constituting the power supply circuit in the drive circuit are mounted on the flexible substrate. 前記基板に対向して配置された対向基板と、
前記基板と前記対向基板との間に挟持された液晶とを有することを特徴とする請求項1ないし請求項6のいずれか1項に記載の表示装置。
A counter substrate disposed opposite the substrate;
The display device according to claim 1, further comprising a liquid crystal sandwiched between the substrate and the counter substrate.
JP2009068202A 2009-03-19 2009-03-19 Display device Pending JP2010223998A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009068202A JP2010223998A (en) 2009-03-19 2009-03-19 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009068202A JP2010223998A (en) 2009-03-19 2009-03-19 Display device

Publications (1)

Publication Number Publication Date
JP2010223998A true JP2010223998A (en) 2010-10-07

Family

ID=43041296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009068202A Pending JP2010223998A (en) 2009-03-19 2009-03-19 Display device

Country Status (1)

Country Link
JP (1) JP2010223998A (en)

Similar Documents

Publication Publication Date Title
JP5368125B2 (en) Display device
US8310427B2 (en) Liquid crystal display having common voltage regenerator and driving method thereof
CN102141709B (en) LCD device with a GIP structure
US20140287647A1 (en) Method of manufacturing a display device comprising a step of simultaneously polishing a second substrate and a semiconductor chip to have the same thickness as each other
US20050057467A1 (en) Electro-optical panel, electro-optical apparatus, and electronic system
JP4163611B2 (en) Liquid crystal display
JP2010108981A (en) Semiconductor device, electrooptical device, and electronic apparatus
JP2003315817A (en) Display device
TWI276863B (en) Electrooptical device and electronic equipment
JP2008116770A (en) Display device
US20070171178A1 (en) Active matrix display device
JP2010223998A (en) Display device
JP5649235B2 (en) Liquid crystal display
JP2008170758A (en) Display device and electronic equipment mounting the same
JP2007101972A (en) Liquid crystal device and electronic device
JP4296877B2 (en) Electro-optical device and electronic apparatus including the electro-optical device
US10062715B2 (en) TFT array substrate and manufacturing method thereof
KR102181298B1 (en) Display device
JP2007310131A (en) Active matrix substrate and active matrix display device
JP2008281598A (en) Semiconductor device, display device, and electronic equipment mounting same
JP6164554B2 (en) Display device
CN101000443A (en) Picture element module and display device
KR100793548B1 (en) Liquid crystal display
JP5653669B2 (en) Display device
KR20170126159A (en) Array Substrate For Liquid Crystal Display Device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20110218

Free format text: JAPANESE INTERMEDIATE CODE: A712

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218