[go: up one dir, main page]

JP2010205888A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010205888A
JP2010205888A JP2009049130A JP2009049130A JP2010205888A JP 2010205888 A JP2010205888 A JP 2010205888A JP 2009049130 A JP2009049130 A JP 2009049130A JP 2009049130 A JP2009049130 A JP 2009049130A JP 2010205888 A JP2010205888 A JP 2010205888A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
semiconductor chip
resin
warp correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009049130A
Other languages
English (en)
Inventor
Takashi Fujita
貴志 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2009049130A priority Critical patent/JP2010205888A/ja
Publication of JP2010205888A publication Critical patent/JP2010205888A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】反り矯正冶具を使用することなく実装時の反りを小さくすることで、実装面積の省スペース化を実現する半導体装置を提供する。
【解決手段】配線基板3のパッドにはんだバンプ2を介して半導体チップ1を接続した半導体装置であり、前記配線基板の半導体チップが搭載されている側の面に、半導体チップの搭載箇所以外の部分に、反り矯正用樹脂5を形成する。前記反り矯正用樹脂を、前記半導体チップを中心とし、前記半導体チップ端部から前記配線基板端部に向けて少なくとも一本以上の前記反り矯正用樹脂のパターンが放射状に形成する。
【選択図】図3

Description

本発明は、はんだバンプを介して多層配線基板上に半導体チップを実装する半導体装置に関する。
半導体チップを多層の配線基板上に実装する方法は、接点数の増大、または、信号遅延の問題により、ワイヤーボンディング接続から、はんだバンプを介するフリップチップ接続に移行してきている。従来のようなコア層を持ち、比較的総厚が厚い多層の配線基板上に半導体チップをフリップチップ接続で実装する場合は、配線基板はそれほど反らないが、総厚が薄い配線基板では、半導体チップ実装のリフロー時に配線基板の絶縁材と半導体チップの面方向の線膨張係数の相異から、リフローの後の冷却時に図2のように配線基板が反ってしまい、実装不良または実装信頼性の低下を引き起こす。
上記実装性、実装信頼性の問題を解決するため、従来、金属性反り矯正用冶具(スティフナ)を配線基板に貼り付け、金属製反り矯正用冶具により反りを低減する方法が提案されている(例えば、特許文献1参照)。
特開平11−186438号公報
しかし、特許文献1に示すような方法は、配線基板表面における金属製反り矯正用冶具の占有面積が大きく、部品搭載数が限定されるため設計の自由度が大きく制限される。
本発明は、上記問題点に鑑み案出されたもので、半導体装置における配線基板の表面面積の省スペース化を図ると共に、半導体チップの配線基板上への実装時の配線基板の反りを小さくすることで、実装性、実装信頼性を向上させる半導体装置を提供することを課題とするものである。
本発明は、上記課題を解決するために、配線基板のパッドにはんだバンプを介して半導体チップを接続した半導体装置であり、前記配線基板の半導体チップが搭載されている側の面に、半導体チップの搭載箇所以外の部分に、反り矯正用樹脂が形成されていることを特徴とする半導体装置である。
また、本発明は上記の半導体装置であって、上記反り矯正用樹脂が、上記半導体チップを中心とし、上記半導体チップ端部から上記配線基板端部に向けて少なくとも一本以上の上記反り矯正用樹脂のパターンが放射状に形成されていることを特徴とする半導体装置である。
また、本発明は上記の半導体装置であって、上記配線基板の厚さが350μm以下であることを特徴とする半導体装置である。
また、本発明は上記の半導体装置であって、上記反り矯正用樹脂の線膨張係数(A)が上記配線基板の線膨張係数(B)に対し、A>Bであることを特徴とする半導体装置であ
る。
また、本発明は上記の半導体装置であって、上記半導体チップの少なくとも1つの角に、上記反り矯正用樹脂が上記半導体チップの角を中心として中心角270°の扇状に形成されていることを特徴とする半導体装置である。
また、本発明は上記の半導体装置であって、上記配線基板の少なくとも一つの角部に、上記反り矯正用樹脂を矩形状に形成し、前記矩形状の反り矯正用樹脂と、上記放射状に形成されたパターンの反り矯正用樹脂とが繋がっていることを特徴とする半導体装置である。
半導体チップを配線基板へ加熱して接続すると、その後の冷却の際に、配線基板の絶縁材と半導体チップの線膨張係数の違いから、半導体装置に反りを生じる。本発明は、その反りを打ち消すように、配線基板の絶縁材と線膨張係数の異なる反り矯正用樹脂を半導体チップによる配線基板の反りが凸となる表面に、加熱時に形成する。それにより、冷却の際に、反り矯正用樹脂が、配線基板の半導体チップによる反りを相殺する矯正が行われ、半導体装置の反りを低減できる効果がある。
また、金属製反り矯正用冶具(スティフナ)貼り合せ装置等の設備が必要無いので製造工程が簡略でき、新たに必要になる反り矯正用樹脂を塗布する工程は、半導体チップ封止用のアンダーフィルを注入すべく塗布する装置を兼用して反り矯正用樹脂を塗布することができるので、製造工程が簡略化でき、製造コストを低減できる効果がある。
加えて、反り矯正用の金属製反り矯正用冶具(スティフナ)を配線基板に設置せず、従来スティフナを設置していた配線基板の表面のスペースを活用できるので、半導体チップの配線基板への設置面積を大幅に増やして半導体チップの実装密度を高くした半導体装置が得られる効果がある。
本発明の一実施例の、多層配線基板上に反り矯正用樹脂を放射状に形成した半導体装置の上面モデル図である。 封止用樹脂のみが塗布されている半導体装置の加熱後、熱膨張係数の相異により反りが大きくなった半導体装置の断面モデル図である。 本発明の実施例の半導体装置の断面モデルである。 本発明の一実施例の平面図(上面図)である。 本発明の一実施例の平面図(上面図)である。 本発明の一実施例の平面図(上面図)である。 本発明の一実施例の平面図(上面図)である。
図1は本発明の半導体装置の実施形態にかかる上面モデル図の一例であり、配線基板3を、多層の配線層と、絶縁樹脂層とソルダーレジストのいずれかで構成し、その配線基板3上に少なくとも1個以上の半導体チップ1を実装する。そして、配線基板3の、半導体チップ1を実装する側の面に、反り矯正用樹脂5を形成する。反り矯正用樹脂5は半導体チップ1を中心として放射状に形成されている。
多層の配線基板3の厚さは特に限定されるわけではないが、厚さが薄いほど剛性が下がるため、配線基板3の反り低減を効果的に得るためには配線基板3の厚さが350μm以下であることが特に望ましい。
図2は、配線基板3の上面の電極パッドにはんだバンプ2で半導体チップ1のパッドを接合することで半導体チップ1を配線基板3に実装した半導体装置の図1のX−X’線にそった断面図である。半導体チップ1下の配線基板3との間の空間には封止用樹脂4を注入する。図2の半導体装置の断面図は、封止用樹脂4を硬化した後の状態を示し、反り矯正用樹脂5を形成する以前の状態を示す。この場合、半導体チップ1と配線基板3の線膨張係数差から、半導体装置は半導体チップ1側を凸とした反りを生じる。
図3は、更に、反り矯正用樹脂5を半導体チップ1の封止用樹脂4に接して塗布した後に反り矯正用樹脂5を熱硬化させた半導体パッケージを、図1のX−X’線にそった断面で示す図である。本発明における反り矯正用樹脂5の線膨張係数(A)は特に限定されるものではないが、反り矯正用樹脂5は、その線膨張係数(A)と配線基板3の面内の方向への線膨張係数(B)がA>Bの関係となる場合、反り矯正用樹脂5の弾性による反り低減効果に加え、配線基板3の温度が低下した際、線膨張係数差により配線基板3を図2の反りとは逆方向に引っ張る方向に力が働くことによる反り低減効果が加わるため、特に大きい低減効果が得られる。
配線基板3表面に形成する反り矯正用樹脂5の形成パターンの例について、図1と図4から図7の半導体装置の上面図を用いて説明する。反り矯正用樹脂5が半導体チップ1を中心として、放射状に4方向に形成されているパターンの例を図1と図4に示す。図4では、放射状に形成されている反り矯正用樹脂5が配線基板3に対し水平方向、および垂直方向に形成されている。また、図5には、反り矯正用樹脂5が半導体チップ1を中心として、8方向に形成されている例を示す。すなわち、図4に加えて、反り矯正用樹脂5がさらに4本、配線基板3の対角線方向に形成されている。
さらに、図6、図7に、配線基板3表面に形成する反り矯正用樹脂5の形成パターンについて、放射状に形成された反り矯正用樹脂5の少なくともどちらか一端に、矩形状もしくは円形状の反り矯正用樹脂5を形成する場合を示す。そうすることで、より大きな反り低減効果が得られる。図6は、半導体チップの角に、反り矯正用樹脂5を半導体チップ1の角を中心として中心角270°の扇状に形成した例を示す。また、図7は、配線基板3の角に矩形状の反り矯正用樹脂5を形成し、その矩形状の反り矯正用樹脂5を、半導体チップ1から放射状に形成した反り矯正用樹脂5と繋げて形成するパターンの例を示す。
<第1の実施例>
本発明の第1の実施例による半導体基板の製造方法を以下に説明する。
(工程1)
多層の配線基板3として、総厚220μm、絶縁樹脂が線膨張係数が20ppmの樹脂を用いて構成した多層の配線基板3を用意した。
を配線基板へ加熱して接続する
(工程2)
次に、この配線基板3の上面の電極パッドに、加熱した半導体チップ1のパッド上のはんだバンプ2を接合する。
(工程3)
次に、封止用樹脂4を毛細管現象を利用し半導体チップ1と配線基板3間に充填し、さらに半導体チップ1の外周部を封止用樹脂4で封止する。
(工程4)
次に、図1に示すように、半導体チップ1の角から、配線基板3の角に向けて対角線方向に反り矯正用樹脂5を塗布し、加熱する。それにより、反り矯正用樹脂5を熱硬化させる。
なお、封止用樹脂4及び反り矯正用樹脂5は、エポキシ系で、線膨張係数が30ppmの樹脂を使用した。
<比較例>
以上の実施例の半導体装置が平面から反る高さは200μmあった。一方、比較例として、同じ配線基板3を用いて、反り矯正用樹脂5を形成せず半導体装置を作製した。その半導体装置は、図2のように反った。その配線基板3が平面から反る高さは約400μmになった。
以上の第1の実施例と比較例の反りの結果を比較すると、第1の実施例では、半導体装置が反る高さが比較例よりも大幅に低減され、半導体装置の平面度を向上できた。半導体チップ1を配線基板3へ加熱してはんだバンプ2を接続すると、その後の冷却の際に、配線基板3の絶縁材と半導体チップ1の線膨張係数の違いから、半導体装置に反りを生じる。第1の実施例は、その反りを打ち消すように、配線基板3の絶縁材と線膨張係数の異なる反り矯正用樹脂5を半導体チップ1による配線基板3の反りが凸となる表面に、加熱時に形成することにより、冷却の際に、反り矯正用樹脂5が、配線基板3の半導体チップ1による反りを相殺させることで半導体装置の反りを低減できた。
本発明を薄型半導体パッケージ基板の樹脂封止に適用することで、半導体チップ1を配線基板3に実装した後の反りを小さくできる半導体パッケージを得ることができる。
1・・・半導体チップ
2・・・はんだバンプ
3・・・配線基板
4・・・封止用樹脂
5・・・反り矯正用樹脂

Claims (6)

  1. 配線基板のパッドにはんだバンプを介して半導体チップを接続した半導体装置であり、前記配線基板の半導体チップが搭載されている側の面に、半導体チップの搭載箇所以外の部分に、反り矯正用樹脂が形成されていることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置であって、前記反り矯正用樹脂が、前記半導体チップを中心とし、前記半導体チップ端部から前記配線基板端部に向けて少なくとも一本以上の前記反り矯正用樹脂のパターンが放射状に形成されていることを特徴とする半導体装置。
  3. 請求項1又は2に記載の半導体装置であって、前記配線基板の厚さが350μm以下であることを特徴とする半導体装置。
  4. 請求項1乃至3の何れか一項記載の半導体装置であって、前記反り矯正用樹脂の線膨張係数(A)が前記配線基板の線膨張係数(B)に対し、A>Bであることを特徴とする半導体装置。
  5. 請求項1乃至4の何れか一項記載の半導体装置であって、前記半導体チップの少なくとも1つの角に、前記反り矯正用樹脂が前記半導体チップの角を中心として中心角270°の扇状に形成されていることを特徴とする半導体装置。
  6. 請求項2記載の半導体装置であって、前記配線基板の少なくとも一つの角部に、前記反り矯正用樹脂を矩形状に形成し、前記矩形状の反り矯正用樹脂と、前記放射状に形成されたパターンの反り矯正用樹脂とが繋がっていることを特徴とする半導体装置。
JP2009049130A 2009-03-03 2009-03-03 半導体装置 Pending JP2010205888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009049130A JP2010205888A (ja) 2009-03-03 2009-03-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009049130A JP2010205888A (ja) 2009-03-03 2009-03-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2010205888A true JP2010205888A (ja) 2010-09-16

Family

ID=42967111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049130A Pending JP2010205888A (ja) 2009-03-03 2009-03-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2010205888A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145348A1 (ja) * 2012-03-30 2013-10-03 新東工業株式会社 半導体素子用基板の反り矯正装置及び反り矯正方法
CN103430281A (zh) * 2011-07-21 2013-12-04 新东工业株式会社 用于半导体元件的基板的处理方法
US10916578B2 (en) 2018-02-14 2021-02-09 Canon Kabushiki Kaisha Semiconductor apparatus and camera

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103430281A (zh) * 2011-07-21 2013-12-04 新东工业株式会社 用于半导体元件的基板的处理方法
WO2013145348A1 (ja) * 2012-03-30 2013-10-03 新東工業株式会社 半導体素子用基板の反り矯正装置及び反り矯正方法
CN103503112A (zh) * 2012-03-30 2014-01-08 新东工业株式会社 半导体元件用基板的弯曲矫正装置及弯曲矫正方法
US9136192B2 (en) 2012-03-30 2015-09-15 Sintokogio, Ltd. Warp correction device and warp correction method for semiconductor element substrate
JPWO2013145348A1 (ja) * 2012-03-30 2015-12-10 新東工業株式会社 半導体素子用基板の反り矯正装置及び反り矯正方法
US9230868B2 (en) 2012-03-30 2016-01-05 Sintokogio, Ltd. Warp correction device and warp correction method for semiconductor element substrate
CN103503112B (zh) * 2012-03-30 2016-08-17 新东工业株式会社 半导体元件用基板的弯曲矫正装置及弯曲矫正方法
KR101830470B1 (ko) 2012-03-30 2018-02-20 신토고교 가부시키가이샤 반도체 소자용 기판의 휨 교정 장치 및 휨 교정 방법
US10916578B2 (en) 2018-02-14 2021-02-09 Canon Kabushiki Kaisha Semiconductor apparatus and camera

Similar Documents

Publication Publication Date Title
KR101919248B1 (ko) 휘어짐 제어 구조체를 갖는 반도체 디바이스 패키지
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
JP5263895B2 (ja) 半導体装置、及び半導体装置の製造方法
JP5261255B2 (ja) 半導体装置
US20120048607A1 (en) Electronic device
JP2011077108A (ja) 半導体装置
JP2009071251A (ja) フリップチップbga基板
JP2013239660A (ja) 半導体装置及びその製造方法
JP2009049218A (ja) 半導体装置及び半導体装置の製造方法
JP6726309B2 (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
JP2017224672A (ja) 半導体パッケージ基板、半導体パッケージ、およびその製造方法
JP5538682B2 (ja) 半導体装置及びその製造方法
JP2010205888A (ja) 半導体装置
JP2008277823A (ja) フリップチップパッケージ及びその製造方法
JP4110189B2 (ja) 半導体パッケージ
KR20180117238A (ko) 반도체 패키지 및 그 제조 방법
JP2010251547A (ja) 半導体装置及びその製造方法
JP2007042762A (ja) 半導体装置およびその実装体
CN101278393A (zh) 半导体封装、衬底、使用这种半导体封装或衬底的电子器件和用于校正半导体封装翘曲的方法
JP2012009713A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US8823170B2 (en) Apparatus and method for three dimensional integrated circuits
JP2013106031A (ja) 半導体パッケージ及びその製造方法
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
JP2011061055A (ja) 半導体装置の製造方法
JP5120304B2 (ja) スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法