JP2010204600A - 電気光学装置及びその製造方法 - Google Patents

Abstract

【課題】例えば、液晶装置等の電気光学装置の製造に要するコスト削減と、表示性能の向上とを同時に実現する。
【解決手段】ＴＦＴ（３０）は、ＴＦＴアレイ基板（１０）上において下側容量電極（８０ａ）及び（８０ｂ）と同層に形成された半導体層（３０ａ）と、その上に形成されたゲート絶縁膜（３０ｂ）と、ゲート電極（３０ｃ）とを備えて構成されている。半導体層（３０ａ）は、ＴＦＴアレイ基板（１０）の厚み方向に沿った厚みよりＴＦＴアレイ基板（１０）の基板面に沿った幅が大きくなるように形成されている。したがって、ＴＦＴ（３０）及び保持容量（７０）によれば、液晶装置（１）の製造時に、ポリシリコン等の半導体からなる下側容量電極（８０ａ）及び（８０ｂ）と共通の工程によってＴＦＴ（３０）を形成可能であり、液晶装置（１）の製造プロセスを簡略化でき、且つ製造コストの低減できる。
【選択図】図６

Description

本発明は、例えば、相互に共通の半導体層を用いて構成される容量素子及びトランジスタ素子を備えた電気光学装置、及びその製造方法の技術分野に関する。

この種の電気光学装置の一例である液晶装置の製造方法では、基板上の画像表示領域を構成する複数の画素の開口率を増大させつつ、画素電極の電位を保持するための容量素子を、基板上に形成された段差部を利用して形成し、平面的に容量素子を形成する場合に比べて３次元的に見て容量素子のサイズを拡げることによって、一定の領域でより大きな容量値を有する容量素子を形成可能な技術が開示されている（例えば、特許文献１参照。）。

この種の液晶装置では、画像表示領域の周辺に設けられる駆動回路の一部を構成するトランジスタ素子、或いは画素毎に設けられる画素スイッチング用素子の夫々を構成する半導体層等の構成要素は、画素毎に設けられた容量素子の構成要素と別々の工程で形成される。

特開２００５−１１５１０４号公報

しかしながら、液晶装置等の電気光学装置の製造に要するコストの削減に対する要請は従来から引き続き求められている。加えて、コスト削減と並行して、表示性能の向上に対する要請もある。より具体的には、例えば、画像信号に応じて設定される画素電極の電位を一定期間保持するために設けられる保持容量等の容量素子の容量値を高めることに対する要請もその一つである。

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、液晶装置等の電気光学装置の製造に要するコスト削減と、表示性能の向上とが同時に実現された電気光学装置、及びその製造方法を提供することを課題とする。

本発明に係る電気光学装置は上記課題を解決するために、基板上の画素領域に配列された複数の画素と、前記画素毎に設けられたトランジスタ素子と、前記トランジスタ素子の半導体層と同一の半導体膜から同時に形成された第１容量電極と、該第１容量電極に対向配置された第２容量電極とを有する容量素子とを備え、前記第１容量電極は、前記半導体層よりも膜厚が大きく形成されてなる。

本発明に係る電気光学装置によれば、複数の画素電極は、例えば、ＩＴＯ等の透明導電材料から構成され、表示領域にマトリクス状に設けられている。

容量素子は、前記画素電極に電気的に接続されており、例えば、液晶装置等の電気光学装置において、その動作時に、画素電極の電位を画像信号に応じた電位に一定期間保持する保持容量である。容量素子は、前記トランジスタ素子の半導体層と同一の半導体膜から同時に形成された第１容量電極と、該第１容量電極に対向配置された第２容量電極とを有する。

よって、本発明に係る電気光学装置によれば、容量素子が、基板上において、平面的に見て狭い領域の範囲内により大きな容量値を有するように形成されているため、電気光学装置の動作時において、画素電極の電位を画像信号に応じて一定期間保持する保持性能を高めることができ、電気光学装置が画像を表示する表示性能を高めることが可能である。

トランジスタ素子は、前記基板上において前記第１容量電極と同層に形成された活性層を有している。したがって、本発明に係る電気光学装置によれば、例えば、当該電気光学装置の製造時に、ポリシリコン等の半導体からなる第１容量電極と共通の工程によってトランジスタ素子を形成可能であり、電気光学装置の製造プロセスを簡略化でき、且つ製造コストの低減できる。

よって、本発明に係る電気光学装置によれば、容量素子が、基板上において、平面的に見て狭い領域の範囲内により大きな容量値を有するように形成されているため、例えば、液晶装置等の電気光学装置について、画素のうち容量素子等の不透明な部分によって構成され、且つ実質的に光が透過しない非開口領域を拡げることなく、表示性能を向上させることが可能である。加えて、トランジスタ素子及び容量素子を相互に共通の製造プロセスによって形成可能であるため、電気光学装置の製造コストも低減できる。

本発明に係る電気光学装置の一の態様では、前記容量素子は、平面的に見て前記画素に対応して設けられた画素電極を囲むように額縁状に形成されていてもよい。

この態様によれば、液晶装置等の電気光学装置において、画素のうち実質的に光が透過可能な開口領域を狭めることなく、容量素子の容量値を大きくすることが可能である。

本発明に係る電気光学装置の他の態様では、前記第２容量電極は、前記複数の画素に跨って形成されていてもよい。

この態様によれば、複数の容量素子の夫々に個別に第２容量電極を形成する場合に比べて、製造プロセスを簡略化できる。

本発明に係る電気光学装置の他の態様では、前記第１容量電極は、相互に電気的に接続された複数の第１サブ容量電極であり、前記第１容量電極と前記第２容量電極との間に形成された容量絶縁膜は、前記複数の第１サブ容量電極上に各々形成された複数のサブ容量絶縁膜から構成されており、前記第２容量電極は、前記複数のサブ容量絶縁膜上に形成されていてもよい。

この態様によれば、容量素子の容量値をより大きくすることが可能である。

本発明に係る電気光学装置の他の態様では、前記第１容量電極は、厚み方向に沿って延びる第２サブ容量電極と、前記基板の基板面に沿って延び、且つ前記第２サブ容量電極に電気的に接続された第３サブ容量電極とを有しており、前記容量絶縁膜は、前記第２サブ容量電極及び前記第３サブ容量電極の夫々の表面を覆うように形成されていてもよい。

この態様によれば、容量素子の容量値をより大きくすることが可能である。

本発明に係る電気光学装置の他の態様では、前記トランジスタ素子は、前記画素電極に電気的に接続された画素スイッチング用素子であってもよい。

この態様によれば、画素スイッチング用素子及び容量素子を共通の工程で形成できる。加えて、容量素子によって遮光されるため、画素スイッチング用素子に発生する光ルーク電流を低減できる。

本発明に係る電気光学装置の他の態様では、前記画素領域の周辺に設けられた回路部の一部を構成する第２トランジスタ素子を備え、前記第２トランジスタの半導体層は、前記第１半導体層よりも膜厚が大きく形成されており、前記第１容量電極とほぼ同一の膜厚に形成されていてもよい。

この態様によれば、例えば、データ線駆動回路及び捜査線駆動回路等の回路部の一部を容量素子と共通の工程によって形成できる。

本発明に係る電気光学装置の他の態様では、前記画素スイッチング用素子の半導体層は、厚み方向に沿った厚みより前記基板の基板面に沿った幅が大きくなるように形成されており、前記基板の基板面に沿って平面的に延びるチャネル領域を有するプレーナ型トランジスタ素子であってもよい。

この態様によれば、プレーナ型トランジスタ素子としてトランジスタ素子を形成可能である。

本発明に係る電気光学装置の他の態様では、前記第２トランジスタ素子の半導体層は、厚み方向に沿った厚みより前記基板の基板面に沿った幅が小さくなるように形成されており、前記基板の基板面に沿ったチャネル幅を有するフィン型トランジスタ素子であってもよい。

この態様によれば、フィン型トランジスタ素子としてトランジスタ素子を形成可能である。

本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上の一の領域に段差部を形成する第１工程と、前記段差部の上面及び側面並びに前記基板上の他の領域に渡って連続的に延びる半導体膜を形成する第２工程と、前記半導体膜から前記段差の上面及び側面覆う容量素子の第１容量電極を形成すると同時に、前記半導体膜から前記他の領域にトランジスタ素子の半導体層を形成する第３工程と、前記第１半導体層上に容量絶縁膜を形成すると同時に、前記半導体層上にゲート絶縁膜を形成する第４工程と、前記容量絶縁膜上に第２容量電極を形成すると同時に、前記ゲート絶縁膜上にゲート電極を形成する第５工程とを備える。

本発明に係る電気光学装置によれば、上述の発明に係る電気光学装置を簡便工程で製造することが可能である。

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。

本実施形態に係る液晶装置の平面図である。 図１のＩＩ−ＩＩ´断面図である。 本実施形態に係る液晶装置の画像表示領域における回路構成を示した回路図である。 本実施形態に係る液晶装置の画像表示領域を構成する複数の画素の配列状態を図式的に示した平面図である。 本実施形態に係る液晶装置の一部における具体的な構成を示した平面図である。 図５のＶＩ−ＶＩ´断面図である。 本実施形態に係る液晶装置の製造方法の主要な工程を順に示した平面工程図（その１）である。 本実施形態に係る液晶装置の製造方法の主要な工程を順に示した平面工程図（その２）である。 本実施形態に係る液晶装置の製造方法の主要な工程を順に示した断面工程図（その１）である。 本実施形態に係る液晶装置の製造方法の主要な工程を順に示した断面工程図（その２）である。 本実施形態に係る液晶装置の変形例（変形例１）の一部の具体的な構成を示した平面図である。 図１１のＸＩＩ−ＸＩＩ´断面図である。 本実施形態に係る液晶装置の製造方法の変形例（変形例１）の主要な工程を順に示した平面工程図（その１）である。 本実施形態に係る液晶装置の製造方法の変形例（変形例１）の主要な工程を順に示した平面工程図（その２）である。 本実施形態に係る液晶装置の製造方法の変形例（変形例１）の主要な工程を順に示した断面工程図（その１）である。 本実施形態に係る液晶装置の製造方法の変形例（変形例１）の主要な工程を順に示した断面工程図（その２）である。 本実施形態に係る液晶装置の他の変形例（変形例２）の具体的な構成を示した平面図である。 図１７のＸＶＩＩＩ−ＸＶＩＩＩ´断面図である。 本実施形態に係る液晶装置の他の変形例（変形例３）の具体的な構成を示した平面図である。 図１９のＸＸ−ＸＸ´断面図である。 図２０に示した構造の変形例に係る断面図である。 図１９のＸＸＩＩ−ＸＸＩＩ´断面図である。 図２２に示した構造の変形例に係る断面図である。 本実施形態に係る液晶装置の他の変形例（変形例４）の具体的な構成を示した平面図である。 本実施形態に係る液晶装置の他の変形例（変形例５）の具体的な構成を示した平面図である。 本実施形態に係る液晶装置の他の変形例（変形例６）の具体的な構成を示した平面図である。 本実施形態に係る液晶装置の他の変形例（変形例７）の具体的な構成を示した平面図である。

以下、図面を参照しながら、本発明に係る電気光学装置の一実施形態である液晶装置及びその製造方法を説明する。

＜１：液晶装置＞
＜１−１：液晶装置の全体構成＞
先ず、図１及び図２を参照しながら、本実施形態に係る液晶装置１の全体構成を説明する。

図１は、本実施形態に係る液晶装置１の全体構成を示した平面図であり、図２は、図１のＩＩ−ＩＩ´断面図である。

図１及び図２において、液晶装置１は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とを備えている。ＴＦＴアレイ基板１０は、本発明の「基板」の一例である。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板２０は、例えばＴＦＴアレイ基板１０と同様の材料からなる基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、電気光学動作の行われる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。画像表示領域１０ａは、本発明の「画素領域」の一例である。

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。

シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。

ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、サンプリング回路７、走査線駆動回路１０４及び外部回路接続端子１０２が夫々形成されている。データ線駆動回路１０１、サンプリング回路７、走査線駆動回路１０４は、本発明の「回路部」の一例を構成している。

ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び複数の外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に夫々沿って設けられている。

ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置されている。

また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。

また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられている。

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９がマトリクス状に設けられている。画素電極９は、ＩＴＯ膜からなる透明電極として形成されている。画素電極９上には、配向膜１６が形成されている。

他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ膜からなる対向電極２１が複数の画素電極９と対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。

液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９と対向電極２１との間には保持容量が形成される。

＜１−２：液晶装置の電気的な構成＞
次に、図３を参照しながら、液晶装置１の画像表示領域１０ａにおける電気的な構成を説明する。図３は、本実施形態に係る液晶装置１の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。

図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の夫々には、画素電極９、及び、本発明の「トランジスタ素子」の一例であるＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９に電気的に接続されており、液晶装置１の動作時において、画素電極９に対する画像信号の供給及び非供給を相互に切り替えるように、画素電極９をスイッチング制御する。画像信号が供給されるデータ線６は、ＴＦＴ３０のソース領域に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。

ＴＦＴ３０のゲートには、走査線１１が電気的に接続されており、液晶装置１は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、画素スイッチング用素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。

液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。

ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に保持容量７０が付加されている。保持容量７０が、本発明の「容量素子」の一例である。

＜１−３：画像表示領域を構成する画素の配列状態＞
次に、図４を参照しながら、画像表示領域１０ａを構成する画素９０ｇの配列状態を説明する。図４は、液晶装置１の画像表示領域１０ａを構成する複数の画素９０ｇの配列状態を図式的に示した平面図である。

図４に示すように、複数の画素９０ｇは、ＴＦＴアレイ基板１０上において、図中Ｘ方向及びＹ方向に沿ってマトリクス状に配列され、且つ画像表示領域１０ａを構成している。複数の画素電極９（図２参照。）の夫々は、複数の画素９０ｇの夫々に形成されている。ＴＦＴアレイ基板１０の画像表示領域１０ａの外側の領域は、画像表示に寄与しない周辺領域１９０ａである。

＜１−４：液晶装置の具体的な構成＞
次に、図５及び図６を参照しながら、液晶装置１の具体的な構成を説明する。図５は、本実施形態に係る液晶装置１の一部における具体的な構成を示した平面図であり、図６は、図５のＶＩ−ＶＩ´断面図である。尚、図５及び図６では、画素９０ｇの一部を構成する領域９０ｇ−１と、周辺領域１９０ａの一部を構成する領域１９０ａ−１とを並べて示している。

図５及び図６に示すように、液晶装置１は、保持容量７０、並びに、ＴＦＴ３０及び１３０を備えている。

保持容量７０は、各々が本発明の「第１容量電極」の一例を構成すると共に、本発明の「複数の第１サブ容量電極」の夫々の一例である下側容量電極８０ａ及び８０ｂと、各々が本発明の「容量絶縁膜」の一例を構成すると共に、本発明の「複数のサブ容量絶縁膜」の夫々の一例である容量絶縁膜８１ａ及び８１ｂと、本発明の「第２容量電極」の一例を構成する上側容量電極８２ａ及び８２ｂとを備えて構成されている。

下側容量電極８０ａ及び８０ｂは、半導体層３０ａ、並びに、半導体層１４０ａ及び１４０ｂを構成するポリシリコン等の同一の半導体膜から同時にパターニングして形成されており、下地膜４０上において、半導体層３０ａ、並びに、半導体層１４０ａ及び１４０ｂと同層に形成されている。加えて、下側容量電極８０ａ及び８０ｂは、相互に電気的に接続されていると共に、ＴＦＴアレイ基板１０の厚み方向に沿って延びている。下側容量電極８０ａ及び８０ｂは、ＴＦＴアレイ基板１０の厚み方向に沿って延びているため、下側容量電極がＴＦＴアレイ基板１０の基板面に沿って延びるように形成されている場合に比べて、平面的に見て狭い領域の範囲で広い表面積を有している。なお、下側容量電極８０ａ及び８０ｂ並びに半導体層１４０ａ及び１４０ｂの平面的な幅は、夫々ほぼ同一に形成されており、半導体層３０ａの膜厚とほぼ同一又は半導体層３０ａの膜厚より薄く形成される。

容量絶縁膜８１ａ及び８１ｂの夫々は、下側容量電極８０ａ及び８０ｂ上に形成されている。容量絶縁膜８１ａ及び８１ｂの夫々は、下側容量電極８０ａ及び８０ｂの夫々の表面に新たに絶縁膜を形成することによって、或いは、下側容量電極８０ａ及び８０ｂの夫々の表面を酸化することによって形成されている。すなわち、容量絶縁膜８１ａ及び８１ｂは、それぞれゲート絶縁膜３０ｂ並びにゲート絶縁膜１４１ａ及び１４１ｂと同一の絶縁膜から同時にパターニングされて形成されている。したがって、容量絶縁膜８１ａ及び８１ｂの夫々も、下側容量電極８０ａ及び８０ｂと同様に、平面的に見て狭い領域の範囲で広い面積を有するように構成されている。

上側容量電極８２ａ及び８２ｂは、容量絶縁膜８１ａ及び８１ｂ上に形成された一の容量電極８２を構成し、且つ下側容量電極８０ａ及び８０ｂと共に一対の容量電極を構成している。すなわち、上側容量電極８２ａ及び８２ｂは、それぞれゲート電極３０ｃ並びにゲート電極１４２ａ及び１４２ｂと同一の導電膜から同時にパターニングされて形成されている。なお、上側容量電極８２ａ及び８２ｂは、いずれか一方がＴＦＴ３０のドレインに、いずれか他方が固定電位或いは共通電位が供給される配線に電気的に接続される。

よって、液晶装置１によれば、保持容量７０が、ＴＦＴアレイ基板１０上において、平面的に見て狭い領域の範囲内により大きな容量値を有するように形成されているため、液晶装置１の動作時において、画素電極９の電位を画像信号に応じて一定期間保持する保持性能を高めることができ、液晶装置１が画像を表示する表示性能を高めることが可能である。加えて、保持容量７０によれば、保持容量７０が所謂フィン型の容量素子であるため、ＴＦＴアレイ基板１０の基板面に沿って各々が延びる容量電極及び容量絶縁膜からなる保持容量に比べて、一定の領域内でより大きな容量値を確保でき、液晶装置１が画像を表示する表示性能をより一層高めることが可能である。

また、所謂フィン型の容量素子である保持容量７０によれば、その近傍に配置されたＴＦＴ３０に照射される光を遮光できるため、ＴＦＴ３０に発生する光リーク電流を低減できる。

ＴＦＴ３０は、ＴＦＴアレイ基板１０上において下側容量電極８０ａ及び８０ｂと同層に形成された半導体層３０ａと、その上に形成されたゲート絶縁膜３０ｂと、ゲート電極３０ｃとを備えて構成されている。半導体層３０ａは、ＴＦＴアレイ基板１０の厚み方向に沿った厚みよりＴＦＴアレイ基板１０の基板面に沿った方向の幅が大きくなるように形成されている。ＴＦＴ３０は、ＴＦＴアレイ基板１０の基板面に沿って平面的に延びるチャネル領域を有するプレーナ型薄膜トランジスタである。

したがって、ＴＦＴ３０及び保持容量７０によれば、液晶装置１の製造時に、ポリシリコン等の半導体膜からなる下側容量電極８０ａ及び８０ｂと共通の工程によって同時にパターニングしてＴＦＴ３０を形成可能であり、液晶装置１の製造プロセスを簡略化でき、且つ製造コストの低減できる。

よって、液晶装置１によれば、保持容量７０が、ＴＦＴアレイ基板１０上において、平面的に見て狭い領域の範囲内により大きな容量値を有するように形成されているため、画素９０ｇのうち保持容量７０等の不透明な部分によって構成され、且つ実質的に光が透過しない非開口領域を拡げることなく、液晶装置１の表示性能を向上させることが可能である。加えて、ＴＦＴ３０及び保持容量７０を相互に共通の製造プロセスによって形成可能であるため、液晶装置１の製造コストも低減できる。

本実施形態では、ＴＦＴ１３０が、本発明の「トランジスタ素子」の一例であってもよい。ＴＦＴ１３０は、ＴＦＴアレイ基板１０上において周辺領域１９０ａ−１に設けられたデータ線駆動回路等の回路部の一部を構成する素子である。

ＴＦＴ１３０は、各々が、ＴＦＴアレイ基板１０の厚み方向に沿った厚みよりＴＦＴアレイ基板１０の基板面に沿った方向の幅が小さくなるように形成された半導体層１４０ａ及び１４０ｂと、これら半導体層上に形成されたゲート絶縁膜１４１ａ及び１４１ｂと、これらゲート絶縁膜上に形成されたゲート電極１４２ａ及び１４２ｂとを備えて構成されている。ＴＦＴ１３０は、ＴＦＴアレイ基板１０の基板面に沿ったチャネル幅を有するフィン型トランジスタ素子であり、半導体層１４０ａ及び１４０ｂは、ＴＦＴアレイ基板１０上において、下側容量電極８０ａ及び８０ｂを形成する際にこれら下側容量電極を形成するのと並行して下側容量電極８０ａ及び８０ｂと同層に形成されている。

ＴＦＴ１３０によれば、データ線駆動回路１０１及び走査線駆動回路１０４等の回路部の一部と、保持容量７０とを共通の工程によって形成できる。加えて、ＴＦＴ１３０によれば、ＴＦＴ３０と同様に、液晶装置１の製造プロセスを簡略化でき、且つ製造コストの低減できる。

＜１−５：液晶装置の製造方法＞
次に、図７乃至図１０を参照しながら、液晶装置１の製造方法を説明する。図７及び図８は、液晶装置１の製造方法の主要な工程を順に示した平面工程図である。図９及び図１０は、液晶装置１の製造方法の主要な工程を順に示した断面工程図である。

図７（ａ）及び図９（ａ）に示すように、下地膜４０上において、領域９０ｇ−１及び１９０ａ−１の夫々に、酸化シリコン等の絶縁膜からなる段差部６１及び６２を形成する。次に、図７（ｂ）及び図９（ｂ）に示すように、段差部６１及び６２の夫々の表面から下地膜４０の表面のうち段差部６１及び６２が形成されていない領域に渡って連続的に延びる半導体膜８０ｓを形成する。

次に、図７（ｃ）及び図９（ｃ）に示すように、レジスト膜９０、９１及び９２を形成する。次に、図７（ｄ）及び図９（ｄ）に示すように、レジスト膜９０、９１及び９２上から半導体膜８０ｓをエッチング処理する。当該エッチング処理により、段差部６１及び６２の上面及び側面、及び領域９０ｇ−１のうち段差部６１が形成されていない領域の夫々において各々が半導体膜８０ｓから下側容量電極８０ａ及び８０ｂと、半導体層１４０ａ及び１４０ｂと、半導体層３０ａとが形成される。なお、下側容量電極８０ａ及び８０ｂ並びに半導体層１４０ａ及び１４０ｂの平面的な幅は、半導体層３０ａの膜厚とほぼ同一又はエッチング処理により半導体層３０ａの膜厚よりやや薄く形成される。

次に、図８（ｅ）及び図１０（ｅ）に示すように、下側容量電極８０ａ及び８０ｂの表面に容量絶縁膜８１ａ及び８１ｂを形成すると共に、半導体層１４０ａ及び１４０ｂの表面にゲート絶縁膜１４１ａ及び１４１ｂを形成する。これと同時に、半導体層３０ａ上にゲート絶縁膜３０ｂを形成する。

次に、図８（ｆ）及び図１０（ｆ）に示すように、容量絶縁膜８１ａ及び８１ｂ、ゲート絶縁膜３０ｂ、並びに、ゲート絶縁膜１４１ａ及び１４１ｂの夫々の表面に導電膜８２ｓを形成する。次に、図８（ｇ）及び図１０（ｇ）に示すように、導電膜８２ｓをパターニング処理することによって、上側容量電極８２ａ及び８２ｂ、ゲート電極３０ｃ、ゲート電極１４２ａ及び１４２ｂを形成し、保持容量７０、ＴＦＴ３０及び１３０を形成する。その後、液晶装置１の構成要素のうち、保持容量７０、ＴＦＴ３０及び１３０の夫々の上に形成される構成要素を順次形成することによって液晶装置１を完成させる。

このような液晶装置１の製造方法によれば、上述の液晶装置１を簡便に形成できる。加えて、保持容量７０、ＴＦＴ３０及び１３０を並行して形成できる。

以下、本実施形態に係る液晶装置１、及びその製造方法の変形例を説明する。尚、上述の液晶装置１、及びその製造方法と共通する部分に共通の参照符号を付し、その詳細な説明を省略する。

＜２：変形例＞
（変形例１）
図１１及び図１２を参照しながら、本例に係る液晶装置の構成を説明する。図１１は、本例に係る液晶装置の一部における具体的な構成を示した平面図である。図１２は、図１１のＸＩＩ−ＸＩＩ´断面図である。

図１１及び図１２に示すように、本例に係る液晶装置は、保持容量７０に代えて、保持容量１７０を備えている点において、上述の液晶装置１と構成が相違する。

保持容量１７０は、下地膜４０上に形成された段差部６３を覆うように形成された下側容量電極１８０、容量絶縁膜１８１及び上側容量電極１８２を備えて構成されている。

下側容量電極１８０は、ＴＦＴアレイ基板１０の厚み方向に沿って延びるサブ容量電極１８０ａと、ＴＦＴアレイ基板１０の基板面に沿って延び、且つサブ容量電極１８０ａに電気的に接続された同一膜であるサブ容量電極１８０ｂとを有している。サブ容量電極１８０ａ及び１８０ｂの夫々は。本発明の「第２サブ容量電極」及び「第３サブ容量電極」の夫々の一例である。容量絶縁膜１８１は、下側容量電極１８０の表面に形成されており、上側容量電極１８２は、容量絶縁膜１８１の表面に形成されている。保持容量１７０は、保持容量７０と同様に、その容量値をより大きくすることができ、液晶装置１によって得られる効果と同様の効果が得られる。

次に、図１３乃至図１６を参照しながら、本例に係る液晶装置の製造方法を説明する。図１３及び図１４は、本例に係る液晶装置の製造方法の主要な工程を順に示した平面工程図である。図１５及び図１６は、本例に係る液晶装置の製造方法の主要な工程を順に示した断面工程図である。

図１３（ａ）及び図１５（ａ）に示すように、領域９０ｇ−１において、下地膜４０上に段差部６３を形成する。次に、図１３（ｂ）及び図１５（ｂ）に示すように、段差部６３の上面及び側面を覆うように領域９０ｇ−１に連続的に延びる半導体層１８０ｓを形成する。

次に、図１３（ｃ）及び図１５（ｃ）に示すように、レジスト膜１９０及び１９１を形成する。次に、図１３（ｄ）及び図１５（ｄ）に示すように、レジスト膜１９０、及び１９１上から半導体膜８０ｓをエッチング処理し、当該エッチング処理によりパターニングされた半導体層３０ａ及び下側容量電極１８０を形成する。

次に、図１４（ｅ）及び図１６（ｅ）に示すように、半導体層３０ａ及び下側容量電極１８０の夫々の表面を覆うようにゲート絶縁膜３０ｂ及び容量絶縁膜１８１を形成する。次に、図１４（ｆ）及び図１６（ｆ）に示すように、ゲート絶縁膜３０ｂ及び容量絶縁膜１８１の夫々の表面を覆うように、導電膜１８２ｓを形成する。

次に、図１４（ｇ）及び図１６（ｇ）に示すように、容量絶縁膜１８１、及びゲート絶縁膜３０ｂの夫々の表面に形成された導電膜８２ｓをパターニングすることによって、上側容量電極１８２及びゲート電極３０ｃを形成し、保持容量１７０及びＴＦＴ３０を形成する。その後、本例に係る液晶装置の構成要素のうち、保持容量１７０、及びＴＦＴ３０の夫々の上に形成される構成要素を順次形成することによって液晶装置を完成させる。

このような液晶装置の製造方法によれば、上述した本例に係る液晶装置を簡便に形成できる。加えて、保持容量１７０、及びＴＦＴ３０を並行して形成できる。

（変形例２）
次に、図１７及び図１８を参照しながら、本実施形態に係る液晶装置の変形例２の構成を説明する。図１７は、本例に係る液晶装置の具体的な構成を示した平面図である。図１８は、図１７のＸＶＩＩＩ−ＸＶＩＩＩ´断面図である。尚、以下の各変形例では、画像表示領域１０ａを構成する複数の画素のうち相互に隣り合う４つの画素における構成を詳細に説明する。以下で示す各断面図においては、説明の便宜上、液晶装置の構成要素のうち保持容量の上層側に形成される構成要素の図示を省略している。

図１７及び図１８に示すように、本例に係る液晶装置は、各画素に形成された画素電極９と、相互に隣り合う画素電極９間に設けられた画素スイッチング用素子であるＴＦＴ２３０と、保持容量２７０と、図１７中Ｘ方向に延びる走査線１１と、図１７中Ｙ方向に延びるデータ線３とを備えている。

ＴＦＴ２３０は、フィン型の薄膜トランジスタであり、半導体層２４０ａ及び２４０ｂと、ゲート絶縁膜２４１ａ及び２４１ｂと、ゲート電極２４２ａ及び２４２ｂとを備えている。ゲート電極２４２ａ及び２４２ｂは、一の導電膜からなるゲート電極２４２を構成している。ＴＦＴ２３０は、そのゲート電極が上層又は下層に形成された中継層を介して走査線３に電気的に接続されており、走査信号によってスイッチング制御される。ＴＦＴ２３０は、データ線６及び画素電極９に電気的に接続されており、データ線６を介して供給された画像信号を画素電極９に供給する。

保持容量２７０は、下側容量電極２８０、容量絶縁膜２８１及び上側容量電極２８２を有している。保持容量２７０は、平面的に見て画素電極９を囲むように額縁状に形成されている。したがって、保持容量２７０は、本例に係る液晶装置において、画素のうち実質的に光が透過可能な開口領域を狭めることなく、保持容量２７０の容量値を大きくすることが可能である。

保持容量２７０は、下側容量電極２８０、容量絶縁膜２８１及び上側容量電極２８２の夫々が、ＴＦＴアレイ基板１０の厚み方向に沿って延びるフィン型の容量素子であり、ポリシリコン等の半導体層である下側容量電極２８０と、半導体層２４０ａ及び２４０ｂは、ＴＦＴアレイ基板１０上において同層に並行して形成されている。したがって、本例に係る液晶装置によれば、保持容量２７０及びＴＦＴ２３０が相互に共通の工程を介して形成されるため、液晶装置の製造プロセスを簡略化できる。

加えて、本例に係る液晶装置によれば、図１７中Ｙ方向に沿って、言い換えればデータ線６に沿って相互に隣り合う保持容量２７０の夫々の上側容量電極２８２がこれら画素に渡って形成されている。したがって、本例に係る液晶装置によれば、複数の保持容量２７０の夫々に個別に上側容量電極２８２を形成する場合に比べて、液晶装置の製造プロセスを簡略化できる利点がある。

（変形例３）
次に、図１９乃至図２３を参照しながら、本実施形態に係る液晶装置の変形例３の構成を説明する。図１９は、本例に係る液晶装置の具体的な構成を示した平面図である。図２０は、図１９のＸＸ−ＸＸ´断面図である。図２１は、図２０に示した断面構造の変形例に係る断面図である。図２２は、図１９中のＸＸＩＩ−ＸＸＩＩ´断面図である。図２３は、図２２に示した断面構造の変形例に係る断面図である。

図１９及び図２０に示すように、本例に係る液晶装置は、各画素に形成された画素電極９と、相互に隣り合う画素電極９間に設けられた画素スイッチング用素子であるＴＦＴ３３０Ａと、保持容量２７０Ａと、図１９中Ｘ方向に延びる走査線１１と、図１９中Ｙ方向に延びるデータ線６とを備えている。

ＴＦＴ３３０Ａは、画素スイッチング用素子として設けられたプレーナ型の薄膜トランジスタであり、半導体層３３０ａと、ゲート絶縁膜３３０ｂと、ゲート絶縁膜３３０ｂ上に形成されたゲート電極３３０ｃとを備えている。

保持容量２７０Ａは、下地膜４０上に形成された段差部２６４の縁に重なるように形成されている。保持容量２７０Ａは、下側容量電極２７０ａ、容量絶縁膜２７０ｂ、及び上側容量電極２７０ｃを備えている。下側容量電極２７０ａは、段差部２６４の表面の一部を構成する側面に形成されている。保持容量２７０Ａは、平面的に見て画素電極９を囲むように額縁状に形成されている。したがって、保持容量２７０Ａは、本例に係る液晶装置において、画素のうち実質的に光が透過可能な開口領域を狭めることなく、保持容量２７０Ａの容量値を大きくすることが可能である。

ここで、図２１に示すように、ＴＦＴ３３０Ａは、段差部２６４Ａ上に形成されていてもよい。この場合、保持容量２７０Ａは、下側容量電極２７０ａ、容量絶縁膜２７０ｂ及び上側容量電極２７０ｃを備えており、段差部２７０Ａの側面を覆うように形成されている。このような保持容量２７０Ａ及びＴＦＴ３３０Ａによれば、液晶装置の製造プロセスを簡略化できる。

図２２に示すように、下側容量電極２７０ａ及び半導体層３３０ａは、下地膜４０上において同層に形成された一の半導体層を構成する。加えて、容量絶縁膜２７０ｂ及びゲート絶縁膜３３０ｂは、一の絶縁膜を構成している。本例に係る液晶装置の製造時において、下側容量電極２７０ａ及び半導体層３３０ａは同時に形成される。加えて、容量絶縁膜２７０ｂ及びゲート絶縁膜３３０ｂも、相互に同時に形成される。

よって、本例に係る液晶装置によれば、保持容量２７０Ａ及びＴＦＴ３３０Ａが共通の工程によって形成可能であるため、液晶装置の製造プロセスを簡略化でき、製造コストを削減可能である。

尚、図２３に示すように、ＴＦＴ３３０Ａは、段差部２６４Ａ上に形成されていてもよい。

（変形例４）
次に、図２４を参照しながら、本実施形態に係る液晶装置の変形例４の構成を説明する。図２４は、本例に係る液晶装置の具体的な構成を示した平面図である。本例に係る液晶装置は、上述した変形例３に係る液晶装置と比べて、保持容量２７０Ａの一部である上側容量電極２７０ｃの代わりに上側容量電極２７０ｄを備えている点で相違する。

図２４に示すように、本例に係る液晶装置によれば、上側容量電極２７０ｄが複数の画素の夫々に個別に設けられており、複数の画素において相互に分断されている。このような上側容量電極２７０ｄは、不図示の中継層等の配線を介して相互に電気的に接続されており、所定電位が供給されている。

（変形例５）
次に、図２５を参照しながら、本実施形態に係る液晶装置の変形例５の構成を説明する。図２５は、本例に係る液晶装置の具体的な構成を示した平面図である。本例に係る液晶装置は、上述した変形例４に係る液晶装置と比べて、ＴＦＴ３３０Ａの一部であるゲート電極３３０ｃに代えて、走査線１１の一部がゲート電極１１ａとして用いられている点で相違する。

図２５に示すように、ＴＦＴ３３０Ａは、図中Ｘ方向に延びる走査線１１のうちゲート絶縁膜３３０ｂに重なる部分であるゲート電極１１ａを備えている。このようなＴＦＴ３３０Ａによれば、走査線１１とは別にゲート電極を形成しなくてもよいため、液晶装置の製造プロセスを簡略化できる利点がある。

（変形例６）
次に、図２６を参照しながら、本実施形態に係る液晶装置の変形例６の構成を説明する。図２６は、本例に係る液晶装置の具体的な構成を示した平面図である。本例に係る液晶装置は、上述した変形例４に係る液晶装置と比べて、ＴＦＴ３３０Ａのチャネル長が図中Ｘ方向に沿っている点と、保持容量２７０Ａの一部を構成する上側容量電極２７０ｄが、図中Ｘ方向に沿って相互に隣り合う画素の双方に延びている点で相違する。

図２４に示すように、本例に係る液晶装置によれば、上側容量電極２７０ｄが、Ｘ方向に沿って相互に隣り合う画素に渡って形成されている。このような上側容量電極２７０ｄによれば、各画素に設けられた上側容量電極を中継層を介して電気的に接続しなくてもよい。

（変形例７）
次に、図２７を参照しながら、本実施形態に係る液晶装置の変形例７の構成を説明する。図２７は、本例に係る液晶装置の具体的な構成を示した平面図である。本例に係る液晶装置は、上述した変形例６に係る液晶装置と比べて、保持容量２７０Ａの一部を構成する上側容量電極２７０ｄが、相互に隣り合う画素において相互に分断されている点で相違する。

図２７に示すように、上側容量電極２７０ｄが複数の画素の夫々に個別に設けられており、複数の画素において相互に分断されている。このような上側容量電極２７０ｄは、不図示の中継層等の配線を介して相互に電気的に接続されている。

１・・・液晶装置、６・・・データ線、９・・・画素電極、１０・・・ＴＦＴアレイ基板、１０ａ・・・画像表示領域、１１・・・走査線、３０，１３０，２３０，３３０・・・ＴＦＴ、７０，１７０，２７０，２７０Ａ・・・保持容量

Claims (10)

1. 基板上の画素領域に配列された複数の画素と、
   前記画素毎に設けられたトランジスタ素子と、
   前記トランジスタ素子の半導体層と同一の半導体膜から同時に形成された第１容量電極と、該第１容量電極に対向配置された第２容量電極とを有する容量素子とを備え、
   前記第１容量電極は、前記半導体層よりも膜厚が大きく形成されてなることを特徴とする電気光学装置。
2. 前記容量素子は、平面的に見て前記画素に対応して設けられた画素電極を囲むように額縁状に形成されていること
   を特徴とする請求項１に記載の電気光学装置。
3. 前記第２容量電極は、前記複数の画素に跨って形成されていること
   を特徴とする請求項１又は２に記載の電気光学装置。
4. 前記第１容量電極は、相互に電気的に接続された複数の第１サブ容量電極であり、
   前記第１容量電極と前記第２容量電極との間に形成された容量絶縁膜は、前記複数の第１サブ容量電極上に各々形成された複数のサブ容量絶縁膜から構成されており、
   前記第２容量電極は、前記複数のサブ容量絶縁膜上に形成されていること
   を特徴とする請求項１から３の何れか一項に記載の電気光学装置。
5. 前記第１容量電極は、厚み方向に沿って延びる第２サブ容量電極と、前記基板の基板面に沿って延び、且つ前記第２サブ容量電極に電気的に接続された第３サブ容量電極とを有しており、
   前記容量絶縁膜は、前記第２サブ容量電極及び前記第３サブ容量電極の夫々の表面を覆うように形成されていること
   を特徴とする請求項１から３の何れか一項に記載の電気光学装置。
6. 前記トランジスタ素子は、前記画素電極に電気的に接続された画素スイッチング用素子であること
   を特徴とする請求項１から５の何れか一項に記載の電気光学装置。
7. 前記画素領域の周辺に設けられた回路部の一部を構成する第２トランジスタ素子を備え、
   前記第２トランジスタの半導体層は、前記第１半導体層よりも膜厚が大きく形成されており、前記第１容量電極とほぼ同一の膜厚に形成されてなる
   を特徴とする請求項１から５の何れか一項に記載の電気光学装置。
8. 前記画素スイッチング用素子の半導体層は、厚み方向に沿った厚みより前記基板の基板面に沿った幅が大きくなるように形成されており、
   前記基板の基板面に沿って平面的に延びるチャネル領域を有するプレーナ型トランジスタ素子であること
   を特徴とする請求項６に記載の電気光学装置。
9. 前記第２トランジスタ素子の半導体層は、厚み方向に沿った厚みより前記基板の基板面に沿った幅が小さくなるように形成されており、
   前記基板の基板面に沿ったチャネル幅を有するフィン型トランジスタ素子であること
   を特徴とする請求項７に記載の電気光学装置。
10. 基板上の一の領域に段差部を形成する第１工程と、
    前記段差部の上面及び側面並びに前記基板上の他の領域に渡って連続的に延びる半導体膜を形成する第２工程と、
    前記半導体膜から前記段差の上面及び側面覆う容量素子の第１容量電極を形成すると同時に、前記半導体膜から前記他の領域にトランジスタ素子の半導体層を形成する第３工程と、
    前記第１半導体層上に容量絶縁膜を形成すると同時に、前記半導体層上にゲート絶縁膜を形成する第４工程と、
    前記容量絶縁膜上に第２容量電極を形成すると同時に、前記ゲート絶縁膜上にゲート電極を形成する第５工程と
    を備えたことを特徴とする電気光学装置の製造方法。

Images