JP2010278602A - 積層型誘電体フィルタ - Google Patents

Abstract

【課題】 周波数−インピーダンス特性が安定した積層型誘電体フィルタを提供する。
【解決手段】 積層体１内部の第１及び第２内部電極３，４、積層体１を第１及び第２内部電極３，４と共に貫通する貫通孔５、積層体１側面の周縁側第１及び第２外部電極６，７、貫通孔５の内側面の中央側第１及び第２外部電極８，９、第１内部電極３から積層体１側面に引き出されて周縁側第１外部電極６に接続された周縁側第１引出部10、第１内部電極３から貫通孔５内側面に引き出されて中央側第１外部電極８に接続された中央側第１引出部12、周縁側第１引出部10と平面視で互いに重ならずに第２内部電極４から積層体１側面に引き出されて周縁側第２外部電極７に接続された周縁側第２引出部11、及び中央側第１引出部12と平面視で互いに重ならず第２内部電極４から貫通孔５内側面に引き出されて中央側第２外部電極９に接続された中央側第２引出部13を具備する。
【選択図】 図１

Description

本発明は、広範囲の周波数帯域において周波数−インピーダンス特性が安定した積層型誘電体フィルタに関するものである。

従来、マイクロプロセッシングユニット（ＭＰＵ：Micro Processing Unit）等のＩＣチップは、例えば、実装基板上に実装されており、その実装基板上においてＭＰＵに電力を供給する電源ラインとグランドラインとの間に、電源ノイズや放射電磁雑音（ＥＭＩノイズ：Electromagnetic Interference Noise）を除去するために、ノイズ除去フィルタが配置されている。

ところで、一般的に、固有の共振点を有する周波数−インピーダンス特性（例えば、横軸に周波数を、縦軸にインピーダンスの絶対値をとったときのグラフで示されるインピーダンス特性）を有する電子部品同士が接続された場合には、その電子部品の周波数−インピーダンス特性において反共振点を生じるおそれがあった。

以下に、反共振点を生じるメカニズムを説明する。

まず、接続された電子部品同士の周波数−インピーダンス特性において、固有の共振点が生じる周波数が両方の電子部品について丁度一致した場合は、両電子部品が接続された回路における、共振点におけるインピーダンスが減少する方向へ共振の幅が大きくなるだけで、特に問題はない。

しかし、接続された電子部品同士の周波数−インピーダンス特性において、固有の共振点が生じる周波数がずれた場合には、両電子部品が接続された回路において、それぞれの電子部品で固有の共振点が生じる周波数の中間の周波数において、インピーダンスが増大する方向への共振の幅が大きくなってしまう。これによって、反共振が生じる。

また、反共振が生じると、前述したように、インピーダンスが増大する方向への共振の幅が大きくなる。従って、ノイズを除去する効果が損なわれてしまうという問題点があった。

そこで、ノイズ除去フィルタおよびＩＣチップの周波数−インピーダンス特性が、前述したように接続されることによって影響し合って反共振を生じないように、ノイズ除去フィルタとして分布定数型ノイズフィルタが提案されている。

この分布定数型ノイズフィルタは、例えば、略平板状の二つの誘電体が略平板状の金属板を挟んでなる分布定数回路形成部と、この分布定数回路形成部に導通する陰極端子と、金属板の一部が誘電体から突出してなる電極部と、この電極部に電気的に接続された陽極端子とを備える基本構成を有している（例えば、特許文献１を参照。）。

この構成の分布定数型ノイズフィルタによれば、分布定数回路形成部で分布定数回路が形成されることにより、分布定数型ノイズフィルタの周波数−インピーダンス特性は使用する周波数帯域において共振点を有さなくなる。従って、積層型誘電体フィルタの周波数−インピーダンス特性とＩＣチップの周波数−インピーダンス特性とが影響し合って反共振点が発生することを抑制することができるというものである。

特開2002−164760号公報

ここで、近年電子機器の多機能化を図るため、多数の電子部品が実装基板に実装される傾向がある。このとき、各電子部品を流れる電流に起因する磁気および各電子部品から生じる熱が、電子部品同士で互いに影響し合わないように、各電子部品は互いに所定の間隔を有して配置されていることが好ましい。一方、実装基板の省スペース化が望まれており、従って、実装面積の小さい実装基板に多数の電子部品を高密度に実装する必要がある。

例えば、特許文献１に記載された分布定数型ノイズフィルタをＩＣチップとともに実装基板に実装する場合には、実装基板の上面とＩＣチップの下面との間の空間に分布定数型ノイズフィルタを配置して実装基板に実装する構成が望ましい。

また、ＩＣチップの多数の端子は、ＩＣチップの下面の周縁部に形成されている構成が一般的である。

しかしながら、従来の分布定数型ノイズフィルタでは、入力端子および出力端子が分布定数型ノイズフィルタ本体の両端部に形成されているため、ＩＣチップの多数の端子とは配置が大きく異なっている。従って、分布定数型ノイズフィルタの出力端子と所定のＩＣチップの端子とを配線を介して接続する際に双方の端子を接続するための配線の長さが長くなって、余分なインダクタンスが発生するという問題点があった。また、ＩＣチップの多数の端子に合わせて従来の分布定数型ノイズフィルタを多数実装しなければならなくなることも起因して、配線の構造が複雑になったりするという問題点があった。

そこで、この問題点に対しては、配線の長さを短くするとともに配線の構造を簡易化するために、下面側にキャビティを有しており、上面側にＩＣチップが実装される配線基板を実装基板に実装し、そのキャビティ内に、必要に応じて複数の分布定数型ノイズフィルタを収納する構成が考えられる。この構成によれば、分布定数型ノイズフィルタの出力端子から導出された配線を、配線基板内でＩＣチップの端子に対応する位置となるように展開して調整することができる。従って、分布定数型ノイズフィルタの出力を配線基板の上面側から導出し、ＩＣチップの端子に接続することができる。

しかしながら、この構成においては、配線基板中の配線の経路長が長くなるので、等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）が大きくなってしまうという問題点があった。

また、積層型誘電体フィルタを実装するに当たって配線基板を採用する構成としたとしても、ＩＣチップの多数の端子に応じて複数の分布定数型ノイズフィルタを実装しなければならないため、ＩＣチップの端子への電気的な接続が複雑になり、また、分布定数型ノイズフィルタを複数準備しなければならないことから、コストを抑制することが難しくなるという問題点があった。

本発明は、以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、固有の共振点を有さない積層型誘電体フィルタを提供することにある。また、低ＥＳＬ化の要求を満たす積層型誘電体フィルタを提供することにある。また、実装基板の省スペース化を可能とし、ＩＣチップの端子への電気的な接続が容易で、コストを抑制することも可能な積層型誘電体フィルタを提供することにある。

本発明の積層型誘電体フィルタは、複数の誘電体層が積層されて成る積層体と、該積層体の前記誘電体層間に積層方向に交互に形成された第１内部電極および第２内部電極と、前記積層体を前記第１内部電極および前記第２内部電極とともに貫通している貫通孔と、前記積層体の側面に、積層方向に帯状に形成された周縁側第１外部電極および周縁側第２外部電極と、前記貫通孔の内側面に、積層方向に帯状に形成された中央側第１外部電極および中央側第２外部電極と、前記第１内部電極から前記積層体の側面に引き出されて前記周縁側第１外部電極に接続されている周縁側第１引出部と、前記第１内部電極から前記貫通孔の内側面に引き出されて前記中央側第１外部電極に接続されている中央側第１引出部と、前記周縁側第１引出部とは平面視で互いに重ならないように前記第２内部電極から前記積層体の側面に引き出されて前記周縁側第２外部電極に接続されている周縁側第２引出部と、前記中央側第１引出部とは平面視で互いに重ならないように前記第２内部電極から前記貫通孔の内側面に引き出されて前記中央側第２外部電極に接続されている中央側第２引出部とを具備していることを特徴とするものである。

本発明の積層型誘電体フィルタによれば、複数の誘電体層が積層されて成る積層体と、積層体の誘電体層間に積層方向に交互に形成された第１内部電極および第２内部電極と、積層体を第１内部電極および第２内部電極とともに貫通している貫通孔と、積層体の側面に、積層方向に帯状に形成された周縁側第１外部電極および周縁側第２外部電極と、貫通孔の内側面に、積層方向に帯状に形成された中央側第１外部電極および中央側第２外部電極と、第１内部電極から積層体の側面に引き出されて周縁側第１外部電極に接続されている周縁側第１引出部と、第１内部電極から貫通孔の内側面に引き出されて中央側第１外部電極に接続されている中央側第１引出部と、周縁側第１引出部とは平面視で互いに重ならないように第２内部電極から積層体の側面に引き出されて周縁側第２外部電極に接続されている周縁側第２引出部と、中央側第１引出部とは平面視で互いに重ならないように第２内部電極から貫通孔の内側面に引き出されて中央側第２外部電極に接続されている中央側第２引出部とを具備していることから、第１内部電極における中央側第１引出部から周縁側第１引出部への電流経路と、第２内部電極における中央側第２引出部から周縁側第２引出部への電流経路との間に、それらの電流経路に並列に分布定数的に挿入された多数の静電容量から構成された分布定数回路が形成される。その結果、積層型誘電体フィルタの周波数−インピーダンス特性（例えば、横軸に周波数、縦軸にインピーダンスの絶対値をとったときのグラフにおけるインピーダンス特性）は共振点を有さなくなる。従って、積層型誘電体フィルタの周波数−インピーダンス特性と、この積層型誘電体フィルタが接続される電子部品の周波数−インピーダンス特性とが影響し合って、積層型誘電体フィルタおよび電子部品の周波数−インピーダンス特性が反共振点を生じなくなる。その結果、広範囲の周波数帯域において特性が安定した積層型誘電体フィルタを得ることができる。

また、第１内部電極における中央側第１引出部および周縁側第１引出部の間の電流経路（第１電流経路）と、第２内部電極における中央側第２引出部および周縁側第２引出部の間の電流経路（第２電流経路）とは、互いに逆方向に電流が流れることとなって、それぞれの電流経路を流れる電流によって誘起される磁界の方向が互いに逆向きになる。そのため、それらの磁界が互いに打ち消し合う。その結果、第１電流経路のインダクタンスおよび第２電流経路のインダクタンスが小さくなり、積層型誘電体フィルタの低ＥＳＬ化を図ることができる。

また、積層型誘電体フィルタの周縁側第１外部電極および周縁側第２外部電極は、それぞれ積層体の側面に形成されていることから、積層型誘電体フィルタの出力を積層体の側面から取り出すことができる。従って、積層型誘電体フィルタからの出力をその側面に対応するように下面の周縁部に配置されているＩＣチップ等の電子部品の多数の端子に接続することが容易となる。また、周縁側第１外部電極および周縁側第２外部電極と、ＩＣチップ等の電子部品の端子との間隔を、両者が互いに対応するように配置することによって小さくできるので、周縁側第１外部電極および周縁側第２外部電極と電子部品の端子とを接続するための配線の長さを短くすることによって配線のインダクタンスを小さくすることができる。その結果、積層型誘電体フィルタおよび配線の低ＥＳＬ化を図ることが可能となる。従って、積層型誘電体フィルタおよび電子部品が実装される実装基板の省スペース化を可能とし、積層型誘電体フィルタと電子部品の端子との電気的な接続が容易であり、かつ、低ＥＳＬ化の要求も満たすことが可能な積層型誘電体フィルタを提供することができる。

本発明の積層型誘電体フィルタの実施の形態の一例を模式的に示す透視斜視図である。 （ａ）は図１に示す積層型誘電体フィルタを上方から見た平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図、（ｃ）は（ａ）のＢ−Ｂ線における断面図である。 本発明の積層型誘電体フィルタの例における第１内部電極および第２内部電極の一例を示し、（ａ）は第１内部電極を上方から見た平面図、（ｂ）は第２内部電極を上方から見た平面図である。 図３（ａ），（ｂ）に示す第１内部電極および第２内部電極における第１の電流経路Ｒ１および第２の電流経路Ｒ２における等価回路図である。 本発明の積層型誘電体フィルタが実装された電子装置の一例を示す断面図である。

以下、本発明の積層型誘電体フィルタの実施の形態の例を、添付の図面を参照しつつ詳細に説明する。

図１は、本発明の積層型誘電体フィルタ14について実施の形態の第１の例を模式的に示す透視斜視図である。図２（ａ）は、図１に示す積層型誘電体フィルタ14を上方から見た平面図であり、図２（ｂ）は、図２（ａ）に示す積層型誘電体フィルタ14のＡ−Ａ線断面図であり、図２（ｃ）は、図２（ａ）に示す積層型誘電体フィルタ14のＢ−Ｂ線断面図である。

本例の積層型誘電体フィルタ14は、複数の誘電体層２が積層されて成る積層体１と、積層体１の誘電体層２間に積層方向に交互に形成された第１内部電極３および第２内部電極４と、積層体１を第１内部電極３および第２内部電極４とともに貫通している貫通孔５と、積層体１の側面に、積層方向に帯状に形成された周縁側第１外部電極６および周縁側第２外部電極７と、貫通孔５の内側面に、積層方向に帯状に形成された中央側第１外部電極８および中央側第２外部電極９と、第１内部電極３から積層体１の側面に引き出されて周縁側第１外部電極６に接続されている周縁側第１引出部10と、第１内部電極３から貫通孔５の内側面に引き出されて中央側第１外部電極８に接続されている中央側第１引出部12と、周縁側第１引出部10とは平面視で互いに重ならないように第２内部電極４から積層体１の側面に引き出されて周縁側第２外部電極７に接続されている周縁側第２引出部11と、中央側第１引出部12とは平面視で互いに重ならないように第２内部電極４から貫通孔５の内側面に引き出されて中央側第２外部電極９に接続されている中央側第２引出部13とを具備している。

このような構成により、第１内部電極３における中央側第１引出部12から周縁側第１引出部10への電流経路と、第２内部電極４における中央側第２引出部13から周縁側第２引出部11への電流経路との間に、それらの電流経路に並列に分布定数的に挿入された多数の静電容量から構成された分布定数回路が形成される。その結果、積層型誘電体フィルタ14の周波数−インピーダンス特性は、集中定数回路要素として機能する積層型誘電体フィルタのような共振点を有さなくなる。従って、積層型誘電体フィルタ14の周波数−インピーダンス特性と、この積層型誘電体フィルタ14が接続される電子部品の周波数−インピーダンス特性とが影響し合って、積層型誘電体フィルタおよび電子部品の周波数−インピーダンス特性が反共振点を生じなくなる。その結果、広範囲の周波数帯域において、具体的には数十ＭＨｚ〜数ＧＨｚの範囲において、特性が安定した積層型誘電体フィルタ14を供給することができる。

また、第１内部電極３および第２内部電極４をそれぞれ陽極側電極および陰極側電極とした場合は、第１内部電極３における中央側第１引出部12および周縁側第１引出部10の間の電流経路（第１の電流経路）と、第２内部電極４における中央側第２引出部13および周縁側第２引出部11の間の電流経路（第２の電流経路）とは、互いに逆方向に電流が流れることとなり、それぞれの電流経路を流れる電流によって誘起される磁界の方向が互いに逆向きになる。そのため、それらの磁界が互いに打ち消し合うこととなって、第１電流経路のインダクタンスおよび第２電流経路のインダクタンスが小さくなるので、積層型誘電体フィルタ14の低ＥＳＬ化を図ることができる。

また、積層型誘電体フィルタ14の周縁側第１外部電極６および周縁側第２外部電極７は、積層体１の側面に形成されていることから、積層型誘電体フィルタ14の出力を積層体１の外周部である側面から取り出すことができる。従って、例えば、積層型誘電体フィルタ14を、下面の周縁部に接続のための端子を有しているＩＣチップ等の電子部品の下部に実装した場合に、積層型誘電体フィルタ14からの出力を対応するＩＣチップ等の電子部品の端子に電気的に接続することが容易となる。また、周縁側第１外部電極６および周縁側第２外部電極７と対応する電子部品の端子との間隔を短くすることができるので、接続のための配線の長さを短くすることによって配線のインダクタンスを小さくすることができ、それによって、積層型誘電体フィルタおよび配線の低ＥＳＬ化を図ることが可能となる。その結果、実装基板の省スペース化を可能とし、電子部品の端子への接続が容易であり、かつ、低ＥＳＬ化の要求も満たすことが可能な積層型誘電体フィルタ14を得ることができる。

さらに、積層体１の側面に複数の周縁側第１外部電極６および周縁側第２外部電極７を形成した場合であれば、１つの積層型誘電体フィルタ14によって複数の出力を取り出すことができるので、回路の高密度化を図ってコストを抑制することが可能となる。

積層体１は、１層当たり１〜５μｍの厚みに形成された矩形状の複数の誘電体層２を、例えば20〜2000層積層して成る直方体状の誘電体ブロックである。なお、図１においては、本例の積層型誘電体フィルタ14を簡略化して説明するために誘電体層２の積層数を省略して示している。

また、積層体１の寸法は、図２（ａ）における積層型誘電体フィルタ14の上下方向を縦とし、図２（ａ）における積層型誘電体フィルタ14の左右方向を横とした場合に、例えば、縦が３〜７ｍｍ程度で、横が３〜７ｍｍ程度である。

誘電体層２の材料としては、例えば、チタン酸バリウム，チタン酸カルシウム，チタン酸ストロンチウム等の比較的誘電率が高いセラミックスを主成分とする誘電体材料を用いる。

第１内部電極３および第２内部電極４は、積層体１の誘電体層２間に積層方向に交互に、10〜1000層ずつ形成されている。これら第１内部電極３および第２内部電極４の材料としては、例えばニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられ、0.5〜２μｍの厚みでそれぞれ形成されている。

また、第１内部電極３および第２内部電極４の寸法は、図２（ａ）における積層型誘電体フィルタ14の上下方向を縦とし、図２（ａ）における積層型誘電体フィルタ14の左右方向を横とした場合に、例えば、縦が２〜６ｍｍ程度で、横が２〜６ｍｍ程度である。

また、第１内部電極３および第２内部電極４の縦および横の寸法は、誘電体層２の寸法より小さいものとする。これによって、第１内部電極３および第２内部電極４は、積層体１の側面に露出しないので、外部との絶縁性を保つことができる。第１内部電極３および第２内部電極４と誘電体層２との寸法差は、例えば、縦および横でそれぞれ0.5〜１ｍｍ程度である。

貫通孔５は、積層体１の誘電体層２を第１内部電極３および第２内部電極４とともに貫通している。貫通孔５の直径は、例えば、0.3〜0.7ｍｍ程度である。

周縁側第１外部電極６は、本例では積層体１の１つの側面に２つずつ、それぞれ積層方向に長い帯状に形成されている。

同様に本例では、周縁側第２外部電極７は、積層体１の１つの側面に２つずつ、それぞれ積層方向に長い帯状に形成されている。

また、周縁側第１外部電極６および周縁側第２外部電極７は、それぞれ後述するように第１内部電極３および第２内部電極４に接続されている。

周縁側第１外部電極６および周縁側第２外部電極７は、外部の回路に電気的に接続するための端子電極である。これら周縁側第１外部電極６および周縁側第２外部電極７の材料としては、例えばニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられ、２〜20μｍの厚みでそれぞれ形成されている。

また、周縁側第１外部電極６および周縁側第２外部電極７の相互の位置関係は、図２（ａ）で示す通り、周縁側第１外部電極６および周縁側第２外部電極７が平面視で交互に形成されているとよい。具体的に、周縁側第１外部電極６と周縁側第２外部電極７との間隔は、例えば、平面視で0.5〜２ｍｍ程度である。

このとき、積層方向に交互に積層された第１内部電極３および第２内部電極４をそれぞれ陽極側電極および陰極側電極とすることにより、周縁側第１外部電極６および周縁側第２外部電極７には互いに逆向きの電流が流れる。従って、この逆向きの電流経路が平面視で所定の間隔をもって近接していることにより、分布定数回路が形成され、積層型誘電体フィルタ14の低ＥＳＬ化を図ることができるので好ましい。

また、周縁側第１外部電極６および周縁側第２外部電極７の数は、それぞれ単数であっても複数であってもよい。特に、図２（ａ）で示した通り、周縁側第１外部電極６および周縁側第２外部電極７が複数形成されている、例えば８つずつ形成されている場合には、それらにより８つの分布定数回路を形成できるので、多数の端子を有する電子部品に対して、１つまたは少数の積層型誘電体フィルタ14で対応できるので好ましい。従って、この場合には１つの電子部品に対して多くの積層型誘電体フィルタ14を設置する必要がないため、電子部品および積層型誘電体フィルタ14を有する電子装置が大幅に小型化される。

中央側第１外部電極８は、本例では貫通孔５の内側面に２つずつ、それぞれ積層方向に帯状に形成されている。同様に本例では、中央側第２外部電極９は、貫通孔５の内側面に２つずつ、それぞれ積層方向に帯状に形成されている。

また、中央側第１外部電極８および中央側第２外部電極９は、それぞれ後述するように第１内部電極３および第２内部電極４に接続されている。

これら中央側第１外部電極８および中央側第２外部電極９の材料は、周縁側第１外部電極６および周縁側第２外部電極７の材料と同じものでよく、0.1〜0.3μｍの厚みでそれぞれ形成されている。

また、中央側第１外部電極８および中央側第２外部電極９の相互の位置関係は、図２（ａ）に示すように、平面視で貫通孔５の周囲に交互に形成されているとよい。この場合には、前述したように、第１内部電極３および第２内部電極４をそれぞれ陽極側電極および陰極側電極として、第１の電流経路を流れる電流の方向と第２の電流経路を流れる電流の方向とを逆向きとすることにより、積層型誘電体フィルタ14の低ＥＳＬ化を図ることができるので好ましい。

また、中央側第１外部電極８および中央側第２外部電極９の数は、それぞれ単数であっても複数であっても構わない。

また、本発明の積層型誘電体フィルタ14の実施の形態の一例における第１内部電極３および第２内部電極４の一例を図３（ａ），（ｂ）に示す。図３（ａ），（ｂ）は、それぞれ本例の積層型誘電体フィルタ14における第１内部電極３および第２内部電極４の平面図である。

図３（ａ）に示すように、第１内部電極３は、周縁側の各辺にそれぞれ２つずつ合計８つの周縁側第１引出部10が形成されている。これらの周縁側第１引出部10は、それぞれ積層体１の側面に引き出され、周縁側第１外部電極６に接続される。

周縁側第１引出部10は、第１内部電極３から積層体１の側面までの長さが、例えば、0.05〜0.15ｍｍ程度で、幅が0.05〜0.3ｍｍ程度である。

また、第１内部電極３は、貫通孔５の周辺に、２つの中央側第１引出部12が形成されている。これらの中央側第１引出部12は、それぞれ貫通孔５の内側面に引き出され、中央側第１外部電極８に接続される。

中央側第１引出部12は、第１内部電極３から貫通孔５の内側面までの長さが、例えば、0.05〜0.15ｍｍ程度で、幅が0.05〜0.3ｍｍ程度である。

図３（ｂ）に示すように、第２内部電極４は、周縁側の各辺にそれぞれ２つずつ合計８つの周縁側第２引出部11が形成されている。これらの周縁側第２引出部11は、それぞれ積層体１の側面に引き出され、周縁側第２外部電極７に接続される。

周縁側第２引出部11は、第２内部電極４から積層体１の側面までの長さが、例えば、0.05〜0.15ｍｍ程度で、幅が0.05〜0.3ｍｍ程度である。

また、第２内部電極４は、貫通孔５の周辺に、２つの中央側第２引出部13が形成されている。これらの中央側第２引出部13は、それぞれ貫通孔５の内側面に引き出され、中央側第２外部電極９に接続される。

中央側第２引出部13は、第２内部電極４から貫通孔５の内側面までの長さが、例えば、0.05〜0.15ｍｍ程度で、幅が0.05〜0.3ｍｍ程度である。

また、周縁側第１引出部10および周縁側第２引出部11の第１内部電極３および第２内部電極４における数および位置は、周縁側第１外部電極６および周縁側第２外部電極７の数および位置に対応している。

ここで、図２（ａ）に示すように、周縁側第１引出部10および周縁側第２引出部11は、平面視で互いに重ならないように形成されているので、両者に接続されている周縁側第１外部電極６および周縁側第２外部電極７も当然に、平面視で互いに重ならないように形成されている。従って、周縁側第１外部電極６および周縁側第２外部電極７は、平面視で交互に配置されるように積層体１の側面に形成されている。

また、同様に、中央側第１引出部12および中央側第２引出部13も、平面視で互いに重ならないように形成されている。従って、中央側第１引出部12および中央側第２引出部13は、平面視で交互に配置されるように貫通孔５の内側面に引き出されている。さらに、図３（ａ），（ｂ）に示すように、積層体１を貫通している貫通孔５の直径は、第１内部電極３および第２内部電極４も貫通しているものであるが、第１内部電極３および第２内部電極４と貫通孔５との間には導体非形成領域を設けてあり、その導体非形成領域を横切る中央側第１引出部12および中央側第２引出部13によって第１内部電極３および第２内部電極４が貫通孔５の内側面へ引き出されている。

このような構成によって、第１内部電極３は、中央側第１外部電極８とは電気的に接続されるが、中央側第２外部電極９とは貫通孔５の内側面において電気的に絶縁されることになる。また、第２内部電極４は、中央側第２外部電極９とは電気的に接続されるが、中央側第１外部電極８とは貫通孔５の内側面において電気的に絶縁されることになる。

また、第１内部電極３および第２内部電極４と貫通孔５との間に設ける貫通孔と同様の形状の導体非形成領域の直径は、例えば、0.5〜１ｍｍ程度であり、貫通孔５と同心円状に形成されている。

本例の積層型誘電体フィルタ14は、図３（ａ），（ｂ）に示すような構成とすることにより、以下の効果を奏する。周縁側第１引出部10（10Ａ）と中央側第１引出部12（12Ａ）との間の電流経路（第１の電流経路Ｒ１）と、周縁側第２引出部11（11Ａ）と中央側第２引出部13（13Ａ）との間の電流経路（第２の電流経路Ｒ２）との間に、それらの電流経路Ｒ１，Ｒ２に並列に分布定数的に挿入された多数の静電容量から構成された分布定数回路が形成される。その結果、積層型誘電体フィルタ14の周波数−インピーダンス特性が固有の共振点を有しなくなる。従って、例えば、本例の積層型誘電体フィルタ14がデジタル機器等に用いられる電子部品の信号ライン上に配置されて使用された場合には、積層型誘電体フィルタ14の周波数−インピーダンス特性が電子部品の周波数−インピーダンス特性の固有の共振点と影響し合わないので、積層型誘電体フィルタおよび電子部品の周波数−インピーダンス特性に反共振点が生じない。その結果、予め設計した値の電流を電子部品に供給することができる。

また、例えば、本例の積層型誘電体フィルタ14がデジタル機器等に用いられる電子部品の電源ライン上に配置されて使用される場合には、上述したように、積層型誘電体フィルタおよび電子部品の周波数−インピーダンス特性に反共振点が生じないので、広範囲の周波数帯域において電源ラインに含まれるノイズを良好に除去することができる。以上により、周波数−インピーダンス特性が安定した積層型誘電体フィルタ14を得ることができる。

次に、分布定数回路が形成されるメカニズムについて、図４を用いて以下に示す。図４は、図３（ａ），（ｂ）に示す第１内部電極３および第２内部電極４における第１の電流経路Ｒ１および第２の電流経路Ｒ２における等価回路図である。

図４に示されるように、第１の電流経路Ｒ１および第２の電流経路Ｒ２の間には複数の静電容量が形成される。また、それぞれの容量の大きさは互いに異なっている。その理由を以下に示す。

図３（ａ），（ｂ）に示すように、第１の電流経路Ｒ１および第２の電流経路Ｒ２は、平面視で互いに重ならない。従って、第１の電流経路Ｒ１および第２の電流経路Ｒ２の平面視における間隔は、第１内部電極３および第２内部電極４の中央側から周縁側に移動するに伴い、連続的に変化している。従って、第１の電流経路Ｒ１および第２の電流経路Ｒ２の間に生じる容量の大きさも、第１内部電極３および第２内部電極４の中央側から周縁側に移動するに伴い、連続的に変化する。

そのように、大きさがそれぞれ異なる複数の容量が、第１の電流経路Ｒ１および第２の電流経路Ｒ２の間に並列に形成されているものとなっており、これら複数の容量の周波数−インピーダンス特性が結合すると、固有の共振点を有さない周波数−インピーダンス特性となる。

なお、以上の説明は、図３（ａ），（ｂ）に示した例について、周縁側第１引出部10（10Ａ）と中央側第１引出部12（12Ａ）との間の電流経路（第１の電流経路Ｒ１）と、周縁側第２引出部11（11Ａ）と中央側第２引出部13（13Ａ）との間の電流経路（第２の電流経路Ｒ２）との間についてしたものであるが、他の中央側引出部および周縁側引出部の間の電流経路についても同様である。

また、本例の積層型誘電体フィルタ14が実装された電子装置の一例を図５に示す。図５は電子装置20の断面図である。

図５において、下面の周縁部に複数の接続のための端子16を有している電子部品としてのＩＣチップ15が、複数の端子16を介して実装基板17に実装されており、実装基板17の上面とＩＣチップ15の下面との間でＩＣチップ17の端子16が存在しない空間に、積層型誘電体フィルタ14が設置されている。また、陽極側電源18および陰極側電源19がそれぞれ、中央側第１外部電極８および中央側第２外部電極９に接続されている。また、周縁側第１外部電極６および周縁側第２外部電極７がそれぞれ、ＩＣチップ15の端子16に接続されている。

なお、図５に示すように、陽極側電源18および陰極側電源19と、中央側第１外部電極８および中央側第２外部電極９との接続は、実装基板17の内部の配線を経由して行なわれる。また、同様に、周縁側第１外部電極６および周縁側第２外部電極７と、ＩＣチップ15の端子16との接続も、実装基板17の内部の配線を経由して行なわれる。また、これらの配線は、実装基板17の表面上に形成された配線であってもよい。

このような電子装置20に積層型誘電体フィルタ14を使用した場合であれば、積層型誘電体フィルタ14の周縁側第１引出部10および周縁側第２引出部11は、積層体１の側面に形成されていることから、積層型誘電体フィルタ14の出力を積層体１の側面から取り出すことができる。従って、積層型誘電体フィルタ14とＩＣチップの端子との電気的な接続が容易となる。

また、周縁側第１外部電極６および周縁側第２外部電極７とＩＣチップ15の端子16との間隔を短くすることができるので、周縁側第１外部電極６および周縁側第２外部電極７とＩＣチップ15の端子16とを接続するための配線の長さが短くなり、その配線のインダクタンスが小さくなることから、積層型誘電体フィルタ14および配線の低ＥＳＬ化を図ることが可能となる。その結果、実装基板17上の省スペース化を可能とし、積層型誘電体フィルタ14とＩＣチップ15の端子16との電気的な接続が容易であり、かつ、積層型誘電体フィルタ14および配線の低ＥＳＬ化の要求を満たす積層型誘電体フィルタ14を得ることが可能となる。

さらに、積層体１の側面に複数の周縁側第１外部電極６および周縁側第２外部電極７を形成しているので、１つの積層型誘電体フィルタ14によって、複数の出力を取り出すことができるので、回路の高密度化に対応してコストを抑制することが可能となる。

本発明の積層型誘電体フィルタの実施例を以下に説明する。

まず、チタン酸バリウムを主成分とする強誘電体セラミックスから成り、厚みが３μｍの長方形状の誘電体層２を50層積層することによって、積層体１を形成した。積層体１の寸法は、図２（ａ）における積層型誘電体フィルタ14の上下方向を縦とし、図２（ａ）における積層型誘電体フィルタ14の左右方向を横とし、図２（ｂ）における積層型誘電体フィルタ14の上下方向を高さとした場合に、縦を10ｍｍ、横を10ｍｍ、高さを0.6ｍｍとした。また、各誘電体層２には、中央に直径が0.4ｍｍの貫通孔５を形成した。

また、積層体１の誘電体層２間に、ニッケルが主成分であり、厚さがそれぞれ２μｍの第１内部電極３および第２内部電極４を、20層ずつ積層方向に交互に形成した。また、第１内部電極３を陽極側電極とし、第２内部電極４を陰極側電極とした。

また、第１内部電極３および第２内部電極４のそれぞれの中央に、直径が0.7ｍｍの貫通孔と同様の形状の導体非形成領域を形成した。この導体非形成領域は、その内側を貫通孔５が貫通するものである。

また、積層体１の側面に２つずつ、ニッケルが主成分であり厚さが５μｍの周縁側第１外部電極６および周縁側第２外部電極７を形成した。なお、周縁側第１外部電極６および周縁側第２外部電極７は、それぞれが平面視で交互に位置するように積層体１の側面に積層方向に帯状に形成されるものとした。

また、貫通孔５の内側面に、ニッケルが主成分であり厚さが0.3μｍの中央側第１外部電極８および中央側第２外部電極９を２つずつ、積層方向に帯状に形成した。なお、中央側第１外部電極８および中央側第２外部電極９は、それぞれが平面視で貫通孔５の円周上において交互に位置するようにして貫通孔５の内側面に形成されるものとした。

また、第１内部電極３の周縁側の各辺に、それぞれ２つずつ合計８つの周縁側第１引出部10を形成した。周縁側第１引出部10は、周縁側第１外部電極６と接続されるものとした。また、周縁側第１引出部10の長さおよび幅は、それぞれ0.05ｍｍとした。

また、第１内部電極３の導体非形成領域から貫通孔５の周辺に、それぞれ２つずつ合計８つの中央側第１引出部12を形成した。この中央側第１引出部12は、中央側第１外部電極８と接続されるものである。また、中央側第１引出部12の長さおよび幅は、それぞれ0.05ｍｍとした。

また、第２内部電極４の周縁側の各辺に、それぞれ２つずつ合計８つの周縁側第２引出部11を形成した。周縁側第２引出部11は、周縁側第２外部電極７と接続されるものとした。また、周縁側第２引出部11の長さおよび幅は、それぞれ0.05ｍｍとした。

また、第２内部電極４の導体非形成領域から貫通孔５の周辺に、それぞれ２つずつ合計８つの中央側第２引出部13を形成した。この中央側第２引出部13は、中央側第２外部電極９と接続されるものである。また、中央側第２引出部13の長さおよび幅は、それぞれ0.05ｍｍとした。

また、第１内部電極３における周縁側第１引出部10および中央側第１引出部12の位置は、周縁側第１外部電極６および中央側第１外部電極８の位置に対応したものとした。

また、同様に、第２内部電極４における周縁側第２引出部11および中央側第２引出部13の位置も、周縁側第２外部電極７および中央側第２外部電極９の位置に対応したものとした。

このようにして得られた積層型誘電体フィルタ14のインピーダンスは１ｍΩであり、静電容量は100μＦであった。

次に、以上のように作製された本実施例の積層型誘電体フィルタ14を用いて、図５で示すような電子装置20を作製した。

まず、ＩＣチップ15は、下面の周縁部に16個の端子16を有しており、それらの端子16を介して実装基板17に実装されるものとした。端子16の高さは、0.7ｍｍとした。

また、ＩＣチップ15の寸法は、図５における電子装置20の上下方向を高さとし、図５における電子装置20の左右方向を横とし、図５における電子装置20の奥行きを縦とした場合に、縦を15ｍｍ、横を15ｍｍ、高さを１ｍｍとした。

また、実装基板17の上面とＩＣチップ15の下面との間の端子16が存在しない空間に、本実施例の積層型誘電体フィルタ14を設置し、実装基板17に実装した。

また、実装基板17内に形成された陽極側電源ラインおよび陰極側電源ラインを、中央側第１外部電極８および中央側第２外部電極９に接続した。

また、周縁側第１外部電極６および周縁側第２外部電極７は、実装基板17内の配線を介してＩＣチップ15の端子16に接続されるものとした。

そして、本実施例の電子装置20の積層型誘電体フィルタ14および配線を含む回路のＥＳＬの値を測定した。具体的には、この実施例の電子装置20について、それぞれ電源回路に150ｍＡの定格電流を１ＧＨｚの周波数で入力し、ＥＳＬの値を、測定装置（アジレント社製、製品名「4294」）を用いて測定した。その結果、実施例の電子装置20においてはＥＳＬの値が１ｐＨと低いものであった。

この結果より、本発明の実施例の積層型誘電体フィルタ14は、第１内部電極３および第２内部電極４をそれぞれ陽極側電極および陰極側電極とした場合に、第１内部電極３における中央側第１引出部12および周縁側第１引出部10の間の電流経路と第２内部電極４における中央側第２引出部13および周縁側第２引出部11の間の電流経路とで互いに逆方向に電流が流れることから、それぞれの電流経路を流れる電流によって誘起される磁界が互いに打ち消し合い、その結果、積層型誘電体フィルタ14の低ＥＳＬ化を達成することができることが分かった。

また、積層型誘電体フィルタ14の周縁側第１外部電極６および周縁側第２外部電極７からＩＣチップ15の端子16までの、実装基板17内の配線の最大の電流経路長は４ｍｍであった。従って、実施例の電子装置20は、電流経路長が短いので低ＥＳＬ化を達成する上で有利であることが分かった。

また、実施例の電子装置20は、積層型誘電体フィルタ14とＩＣチップ15の端子16との電気的な接続が容易であり、製造にかかるコストを低減させることが可能となることが分かった。

１：積層体
２：誘電体層
３：第１内部電極
４：第２内部電極
５：貫通孔
６：周縁側第１外部電極
７：周縁側第２外部電極
８：中央側第１外部電極
９：中央側第２外部電極
10，10Ａ：周縁側第１引出部
11，11Ａ：周縁側第２引出部
12，12Ａ：中央側第１引出部
13，13Ａ：中央側第２引出部
14：積層型誘電体フィルタ
15：ＩＣチップ
16：端子
17：実装基板
18：陽極側電源
19：陰極側電源
20：電子装置

Claims (1)

1. 複数の誘電体層が積層されて成る積層体と、
   該積層体の前記誘電体層間に積層方向に交互に形成された第１内部電極および第２内部電極と、
   前記積層体を前記第１内部電極および前記第２内部電極とともに貫通している貫通孔と、
   前記積層体の側面に、積層方向に帯状に形成された周縁側第１外部電極および周縁側第２外部電極と、
   前記貫通孔の内側面に、積層方向に帯状に形成された中央側第１外部電極および中央側第２外部電極と、
   前記第１内部電極から前記積層体の側面に引き出されて前記周縁側第１外部電極に接続されている周縁側第１引出部と、
   前記第１内部電極から前記貫通孔の内側面に引き出されて前記中央側第１外部電極に接続されている中央側第１引出部と、
   前記周縁側第１引出部とは平面視で互いに重ならないように前記第２内部電極から前記積層体の側面に引き出されて前記周縁側第２外部電極に接続されている周縁側第２引出部と、
   前記中央側第１引出部とは平面視で互いに重ならないように前記第２内部電極から前記貫通孔の内側面に引き出されて前記中央側第２外部電極に接続されている中央側第２引出部と
   を具備していることを特徴とする積層型誘電体フィルタ。

Images